TWI534889B - 減輕自我對準圖案化蝕刻中之非對稱輪廓 - Google Patents
減輕自我對準圖案化蝕刻中之非對稱輪廓 Download PDFInfo
- Publication number
- TWI534889B TWI534889B TW103119427A TW103119427A TWI534889B TW I534889 B TWI534889 B TW I534889B TW 103119427 A TW103119427 A TW 103119427A TW 103119427 A TW103119427 A TW 103119427A TW I534889 B TWI534889 B TW I534889B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- etching
- underlying layer
- etch
- underlying
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title claims description 16
- 230000000116 mitigating effect Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 183
- 238000005530 etching Methods 0.000 claims description 119
- 239000011241 protective layer Substances 0.000 claims description 57
- 125000006850 spacer group Chemical group 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 239000011162 core material Substances 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000036961 partial effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229940119177 germanium dioxide Drugs 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000004447 silicone coating Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma & Fusion (AREA)
Description
本申請案係主張美國臨時申請案第61/831,011號之優先權，該優先權基礎案係申請於2013年6月4日，其整體內容乃藉由參考文獻方式合併於此。
本發明係關於改善之蝕刻方法。本發明可特別有助於使用自我對準圖案化(SAP，Self-Aligned Pattern)技術之蝕刻。
此處之技術係關於半導體裝置製造。自我對準圖案化(SAP)係已知用於降低半導體基板上之特徵部尺寸的技術。然而，由於間隔件材料的半保形(semi conformal)性質，所以SAP技術可能會造成不被期望的下伏層彎曲。此處之技術係藉由提供用以保護下伏層並同時維持臨界尺寸的手段而解決此種彎曲。
在典型的SAP方法中，將間隔件層形成在芯模(mandrels)上，移除間隔件層的頂部分，接著移除芯模，因此在下伏層上留下間隔件層的隔開部分。然後，在間隔件層的這些部分之間對下伏層進行蝕刻。然而，間隔件層通常可能會具有小面(facets)，例如彎曲或傾斜的部分。當下伏層隨後被蝕刻時，離子會因為此種小面而轉向並且可能會撞擊到下伏層的側壁上。因此，這些側壁會被蝕刻，而無法達到用於蝕刻下伏層的期望垂直輪廓。
本發明提供一種經改善的蝕刻方法，當與SAP技術一起使用時，其特別有益。一般而言，當對間隔件層下方的下伏層進行蝕刻時，在一個蝕刻步驟中，下伏層被蝕刻達到蝕刻的全部深度。依照本發明之一範例，蝕刻下伏層的第一部分，之後在經部分蝕刻之下伏層的側壁上沉積或成長保護層。在形成保護層之後，蝕刻下伏層深度的剩餘部分。因此，保護層可防止或減少下伏層之側壁中的橫向蝕刻，如此俾能避免彎曲或使其降至最低，並且達到更為垂直的蝕刻。
依照一較佳範例，在蝕刻下伏層的第一部分之後，停止蝕刻，接著形成保護層。保護層不僅可形成在經部分蝕刻之下伏層的側壁上，而且亦可形成在底表面上。因此，依照一範例，當蝕刻再次開始時，可先執行突破(breakthrough)蝕刻步驟，之後繼續蝕刻穿過下伏層深度的剩餘部分。在突破蝕刻中，蝕刻條件可被更改而更有助於蝕刻穿過在經部分蝕刻之下伏層中之溝渠之底表面上的保護層。例如，可降低壓力及/或可更改蝕刻化學物質。
可在同一處理腔室中執行初始蝕刻、保護層之形成、以及之後的繼續蝕刻或下伏層剩餘部分之蝕刻完結，其中在此製程之整個期間持續維持電漿。例如，在於此製程之整個期間維持電漿的情況下，可變更處理化學物質，以致在下伏層的初始蝕刻之後，停止蝕刻並且更換處理化學物質或電漿化學物質，如此以便沉積或成長保護層，接著可再次更換處理化學物質(例如換回初始蝕刻所使用者)，如此俾能使蝕刻繼續進行，以蝕刻下伏層的剩餘部分。或者，此電漿可在每一個步驟之後被熄滅，然後在下一個步驟恢復。作為範例且不視為限制，對於商業化產品的生產而言，始終在製程期間持續維持電漿係被期望的。然而，例如在製程發展期間，則係期望將電漿停止或熄滅。
作為範例，由於下伏層的材料相同，所以下伏層之第一部分的蝕刻以及下伏層之剩餘部分的蝕刻可使用相同的處理氣體化學物質。如上所述，當在保護層沉積或成長之後開始恢復蝕刻時，亦可在經部分蝕刻之下伏層之底壁上的保護層之突破期間更改處理氣體化學物質。由於蝕刻係藉著垂直離子而具有高度方向性，所以此種在突破蝕刻期間的更改係可選擇的。
本發明可參考此處實施例之範例的詳細說明而更顯明白。吾人應瞭解可更改這些範例，以及在未利用到其他特徵的情況下，可利用某些特徵或特徵組合。因此，吾人可使用所揭露之範例的特徵或優點的子集合或者使用對本發明可應用之合適特定材料或製程的更改來實施本發明。此外，吾人應瞭解除非具體說明，否則本發明之步驟的順序亦可被更改或者可互相重疊，或者可包含額外的步驟。
圖1A-B與2A-B顯示習知自我對準圖案化(SAP，self-aligned patterning)製程以及伴隨之缺點。針對此種圖案化，芯模(mandrel)10可用以作為核心部(core)，接著在此芯模核心部之上沉積間隔件層12。芯模與間隔件層係沉積在下伏層14上。在移除芯模之前，於沉積及/或間隔件蝕刻期間，間隔件會在一側(此側不鄰接於芯模)形成小面化表面(facted surface)12a。其可為彎曲、傾斜、或其他不與相反側平行的形式。在圖2A中，隨著芯模的移除，吾人可輕易辨認出間隔件的小面化部分12a。在後續底層蝕刻製程期間，此種小面化可能係不被期望的。如圖2B中的箭頭A所示，在底層蝕刻期間，小面化間隔件/遮罩可能會使離子、自由基、或其他物種轉向並攻擊下伏層的側壁。此並不被期望，因為此種轉向的離子會橫向地蝕刻下伏層而導致彎曲14a。此底切(undercut)或彎曲14a主要係在非芯模側上，而芯模側(即，鄰接於芯模設置處的側壁表面)則具有相當小的彎曲或不具有彎曲。
依照本發明，提供一種自我對準圖案化蝕刻的方法，其減少小面化間隔件存在時的下伏層彎曲。此種技術包含執行部分蝕刻，之後執行側壁保護步驟以保護經部分蝕刻的下伏層，接著執行剩餘下伏層的蝕刻。吾人注意到可使用各種不同類型的材料以及蝕刻/保護化學物質。為了方便起見，此處之技術將使某些特定材料範例一致。例如，間隔件層12可包含氧化矽(SiO2)，下伏層14可為矽，以及基板(或者此下伏層下方的另一層)16可為氧化矽或氮化矽或其他材料。
芯模10係藉由習知技術所形成，例如藉由沉積芯模材料層，然後蝕刻此層以在基板上留下複數個芯模。之後，在芯模上形成間隔件材料，蝕刻部分的間隔件材料，然後藉由如先前圖1A-B與2A所述的蝕刻來移除芯模。
參考圖3A-D，提供或得到一基板，其具有間隔件層112(已移除芯模)、下伏層114、以及基板或另一層116。此基板堆疊包含間隔件112的小面化/傾斜側壁112a。如圖3B所示，使用間隔件層中的間隔件來作為遮罩，蝕刻下伏層的頂部分。可藉由使用相對於間隔件而對下伏層具有選擇性的蝕刻化學物質來執行此部分蝕刻。在進行部分蝕刻之後，可於下伏層114在此刻所產生的側壁(114a)上沉積及/或成長保護層115。作為一非限制性範例，當下伏層為矽時，則所沉積/成長的保護層可為例如利用氧電漿所形成的二氧化矽。因此，氧化步驟可用於產生保護層。在以二氧化矽保護下伏層的上側壁之後，接著可繼續蝕刻步驟以對下伏層114進行蝕刻而下至下方的基板或目標層116。
如同所述，可基於各種層的特定材料組成而選擇各種化學物質以及保護層。例如，若下伏層114為氮化物，則氟碳化物化學物質可用以產生保護或鈍化層115。當下伏層114為有機層時，則可使用在蝕刻下伏層時會抗拒蝕刻遮罩(112、115)的對應化學物質。又，吾人注意到本發明並不限於之後進行單一沉積(single deposition)的部分蝕刻，在單一沉積之後則進行完全/剩餘蝕刻。例如，針對特定的應用，可存在數個蝕刻/沉積/蝕刻循環。
在形成保護或鈍化層前之下伏層114的蝕刻量可根據待蝕刻的材料與深度而變化。然而，較佳係當已存在待蝕刻總深度之50%以下的初始蝕刻時，沉積鈍化或保護層115。
在首次蝕刻或初始蝕刻之後，於層114中形成溝渠，其在此溝渠中具有兩側壁114a以及一底壁114b。當形成此保護層時，其一般將會以各別的保護層部分115a與115b形成在經部分蝕刻的下伏層之溝渠的兩側壁114a與底壁114b上。因此，在繼續蝕刻下伏層114的剩餘部分之前，必須蝕刻穿過下伏層114之底壁114b上的部分115b。較佳係使用例如1-100 mTorr的低壓來執行下伏層114的蝕刻，此低壓產生具高方向性的離子，俾使位在溝渠底部的保護層部分115b可被蝕刻穿過，且同時，保護層部分115a就轉向的離子而言係足以保護側壁114a。
為進一步促進蝕刻穿過或突破部分115b，可針對部分115b的突破蝕刻而可選擇地更改此製程，之後可繼續進行下伏層114之剩餘部分的蝕刻(例如利用與部分蝕刻初始下伏層時所使用者相同的電漿化學物質與條件)。例如，在已形成保護層115之後，可更改於初始蝕刻期間的壓力及/或蝕刻化學物質，以進一步促進蝕刻穿過此保護層的底部分115b。如同先前所述，較佳係在低壓下執行電漿處理。在保護層之沉積或成長期間，壓力可稍微高於下伏層之蝕刻期間所使用者，因為稍微較高的壓力係有助於保護層的形成或成長(在保護層115之沉積或成長期間，將壓力保持為低，例如在1-100 mTorr的範圍內，然而，此壓力較佳係稍微高於蝕刻期間所使用的壓力)。在蝕刻穿過底部分115b之期間，此壓力被再次降低並且較佳係低於沉積/成長保護層所使用的壓力。此用以蝕刻穿過底部分115b的降低壓力可相同於或可稍微低於蝕刻下伏層114之剩餘物所使用的壓力。此外，相較於用在下伏層114之剩餘部分的蝕刻化學物質，吾人可更改用於蝕刻部分115b的蝕刻化學物質。例如，在底部分115b的蝕刻期間可利用氟或含氟氣體，例如CFx
或Cx
Fy
，之後，可將此氣體化學物質換回用於蝕刻下伏層114的氣體化學物質。用於蝕刻下伏層114的氣體化學物質可與初始蝕刻相同，並且用以蝕刻下伏層114的最終或剩餘部分。
電漿化學物質將會取決於待蝕刻之下伏層的材料，作為範例，HBr或Cl電漿可用於蝕刻下伏層，然此並不視為限制。作為範例且不視為限制，下伏層的初始蝕刻可進行約20-40秒，接著進行沉積或鈍化形成/成長2-30秒，之後進行大約2-10秒的突破蝕刻(其用以蝕刻部分115b)，以及進行大約30-60秒的最終或剩餘蝕刻。如同先前所述，可利用具階段方式的多個交替蝕刻與保護層形成之循環，而不提供其間具有一個沉積/成長步驟的兩階段下伏層蝕刻。
在下伏層114的下方，顯示基板116或基板層116。在下伏層114的下方可存在各種的層116。目標層116可作為蝕刻停止層，以便在下伏層114一旦被完全蝕刻穿過時停止蝕刻。作為範例，層116可為SiO或SiN。當然，在位於下伏層114正下方的此層底下亦可存在各種的層。層或基板116可為矽晶圓基板或其基板底座(substrate base)。層116亦可為隨後使用下伏層114作為遮罩而被蝕刻的層或基板。例如，下伏層114可由遮罩材料所形成，以便在蝕刻下伏層114之後，使下伏層114(如圖3B所示)對基板116之後續蝕刻提供遮罩，而於餘留在基板116上的下伏層114之部分間所形成的空間或孔隙中進行基板116(或下伏層114下方之其他層)的蝕刻。
如同先前所述，依照一範例，間隔件層112可為SiO2
，且其可作為用於下伏層114(其可例如為Si)之蝕刻的遮罩。接著，氧電漿可用於形成保護層115，俾使此保護層可例如為氧化矽。吾人應瞭解可利用替代材料，或者換言之，本發明亦可被利用或應用於其中使用替代材料的結構或架構。例如，間隔件或遮罩層112可為氮化矽材料。此保護層可為SiO，或聚合物或例如Cx
Hy
的氟碳化物，或例如以SiCl電漿所形成的矽塗層。在此下伏層的下方，層116可例如為SiN或SiO。在下伏層的蝕刻方面，作為範例，Cx
Fy
可用於下伏層的初始蝕刻與蝕刻完結。若期望將不同的化學物質或不同的氣體用於突破部分115b的話，則於突破期間可使用較貧氣體(leaner gas)(較少聚合物)，之後為了蝕刻下伏層114的剩餘部分，以與用於蝕刻此下伏層之初始部分相同的氣體化學物質來繼續進行蝕刻。
作為進一步範例，間隔件或遮罩層112亦可為或包含碳材料、氧化物、或氮化物，以及此下伏層可為例如有機平坦化層(OPL，organic planarization layer)的碳材料，且為了在初始蝕刻後的保護，可在此下伏層的側壁上形成聚合物或矽聚合物。針對此下伏層的蝕刻，吾人可利用氧基電漿、CO電漿、CO2
電漿、或COS電漿。此外，若期望促進此保護層之底部分115b的突破，吾人可利用額外的Cx
Fy
來蝕刻穿過底部分115b，之後以與在下伏層114之初始部分蝕刻期間所使用者相同的氣體化學物質來繼續進行蝕刻。
圖4係說明本發明之製程的流程圖。如步驟S100所示，首先形成芯模，其係例如藉由蝕刻芯模材料層而在此下伏層上留下芯模。在形成芯模之後，於步驟S102中，在芯模上形成間隔件層，接著在步驟S104中，蝕刻此間隔件層的頂部分。因此，在步驟S104之後，間隔件層係沿著芯模的側壁表面存在，但露出芯模的頂部，如此俾能在步驟S106中例如藉由蝕刻來移除芯模。在步驟S108中，蝕刻此下伏層的第一部分，接著在步驟S110中，於經部分蝕刻的下伏層上形成保護層。之後，可在步驟S112中執行突破蝕刻。如同先前所述，突破蝕刻之蝕刻製程的更改係可選擇的，以及與蝕刻下伏層時所使用者相同的蝕刻製程亦可用以蝕刻穿過此保護層的底部分115b。為進一步促進蝕刻穿過保護層的底部分，可執行突破蝕刻步驟，於其中，例如使壓力降低及/或更改蝕刻化學物質(例如具有較少或較低量的聚合物，或者具有額外的含氟氣體)，以促進蝕刻穿過保護層的底部分115b。之後，如步驟S114所示，繼續進行蝕刻，以蝕刻穿過此下伏層。亦如同先前所述，可在同一處理腔室中，使用始終持續維持的電漿與為執行各種步驟所更改的蝕刻化學物質或其他處理條件來執行初始蝕刻、保護層的形成、可選擇的突破蝕刻、以及穿過下伏層的蝕刻完結。或者，可在進行各種步驟之其中一或多者之後將此電漿熄滅，然後於下一個步驟再次觸發電漿。
在先前的敘述中，已提出具體細節。然而，吾人應瞭解此處之技術可在背離這些具體細節的其他實施例中被加以實現，且這些細節係為了解釋之目的而非限制。在此所揭露之實施例已參考隨附圖式進行說明。同樣地，為了解釋之目的，已提出具體的數量、材料、以及構造，以提供徹底的瞭解。然而，實施例在不具有這些具體細節的情況下仍可被加以實現。除非另外明確說明，否則可以不同於所述實施例的順序來執行所述之操作。在額外的實施例中，可執行各種額外的操作及/或可省略所述的操作。
熟習本項技藝者亦將瞭解到可存在有許多對上述技術之操作所做出而同時仍可達到本發明之相同目的之變化。此種變化乃被本案之範圍所涵蓋。確切而言，上述本發明實施例之說明不對下列請求項之範圍造成限制。
10‧‧‧芯模
12‧‧‧間隔件層
12a‧‧‧小面化表面
14‧‧‧下伏層
14a‧‧‧彎曲
16‧‧‧基板
112‧‧‧間隔件層
112a‧‧‧小面化/傾斜側壁
114‧‧‧下伏層
114a‧‧‧側壁
114b‧‧‧底壁
115‧‧‧保護層
115a‧‧‧保護層部分
115b‧‧‧保護層部分
116‧‧‧基板
S100‧‧‧形成芯模
S102‧‧‧在芯模上形成間隔件層
S104‧‧‧蝕刻間隔件層的頂部分
S106‧‧‧移除芯模
S108‧‧‧蝕刻下伏層的第一部分
S110‧‧‧在經部分蝕刻的下伏層上形成保護層
S112‧‧‧進行保護層之底部的突破蝕刻
S114‧‧‧繼續蝕刻穿過下伏層
A‧‧‧箭頭
12‧‧‧間隔件層
12a‧‧‧小面化表面
14‧‧‧下伏層
14a‧‧‧彎曲
16‧‧‧基板
112‧‧‧間隔件層
112a‧‧‧小面化/傾斜側壁
114‧‧‧下伏層
114a‧‧‧側壁
114b‧‧‧底壁
115‧‧‧保護層
115a‧‧‧保護層部分
115b‧‧‧保護層部分
116‧‧‧基板
S100‧‧‧形成芯模
S102‧‧‧在芯模上形成間隔件層
S104‧‧‧蝕刻間隔件層的頂部分
S106‧‧‧移除芯模
S108‧‧‧蝕刻下伏層的第一部分
S110‧‧‧在經部分蝕刻的下伏層上形成保護層
S112‧‧‧進行保護層之底部的突破蝕刻
S114‧‧‧繼續蝕刻穿過下伏層
A‧‧‧箭頭
圖1A與1B顯示在習知SAP製程中之間隔件層的形成與蝕刻； 圖2A與2B顯示在習知SAP製程中之芯模移除與下伏層蝕刻； 圖3A-3D顯示在本發明之SAP製程中的一蝕刻範例；及 圖4係說明本發明之一製程範例的流程圖。
S100‧‧‧形成芯模
S102‧‧‧在芯模上形成間隔件層
S104‧‧‧蝕刻間隔件層的頂部分
S106‧‧‧移除芯模
S108‧‧‧蝕刻下伏層的第一部分
S110‧‧‧在經部分蝕刻的下伏層上形成保護層
S112‧‧‧進行保護層之底部的突破蝕刻
S114‧‧‧繼續蝕刻穿過下伏層
Claims (14)
- 一種自我對準圖案化蝕刻方法，包含下列步驟：提供一基板，該基板具有形成在一或多個芯模之一側壁上的間隔件，其中該等間隔件係形成在一下伏層上，且該等間隔件係由第一材料所製造，以及其中該下伏層係由第二材料所製造；移除該一或多個芯模，以使所產生之該等間隔件具有下列橫剖面形狀：於其中，第一側壁為相對平坦，以及位於各自間隔件之相反側上的第二側壁經小面化而具有非平坦表面；藉由電漿蝕刻並使用該等間隔件作為遮罩以蝕刻該下伏層的第一部分；在該第一部分之蝕刻期間所產生之該下伏層的側壁上沉積或成長一保護層，其中在該保護層的沉積或成長期間停止蝕刻；及藉由電漿蝕刻並使用該等間隔件作為遮罩以蝕刻該下伏層的剩餘部分。
- 如申請專利範圍第1項所述之自我對準圖案化蝕刻方法，其中在當蝕刻該第一部分時所形成之該保護層的沉積或成長期間，該保護層也被沉積在該下伏層的一底壁上，以及其中該方法更包含執行突破蝕刻，以蝕刻穿過位於該下伏層之該底壁上的該保護層。
- 如申請專利範圍第2項所述之自我對準圖案化蝕刻方法，其中在該突破蝕刻期間，包含下列至少其中一者：(a)使用電漿氣體化學物質，其係不同於在蝕刻該下伏層之該剩餘部分期間所使用的電漿氣體化學物質；或(b)相較於在沉積或成長該保護層期間所使用的壓力，降低一處理腔室中的壓力。
- 如申請專利範圍第3項所述之自我對準圖案化蝕刻方法，其中在該下伏層之蝕刻的至少一部分期間，使用電漿氣體化學物質，該電漿氣體化學物質係與該第一部分之蝕刻的至少部分期間所使用的電漿氣體化學物質相同。
- 如申請專利範圍第4項所述之自我對準圖案化蝕刻方法，其中在該下伏層正下方設置一另一層或一基板之其中一者，又其中在該下伏層之該剩餘部分的蝕刻期間，露出該另一層或該基板之其中一者。
- 如申請專利範圍第5項所述之自我對準圖案化蝕刻方法，其中在沉積或成長該保護層期間，將電漿處理壓力維持高於在蝕刻該下伏層之該第一部分期間的電漿處理壓力，又其中在該突破蝕刻期間，包含下列兩者：(a)使用電漿氣體化學物質，其係不同於在蝕刻該下伏層之該剩餘部分期間所使用的電漿氣體化學物質；及(b)相較於在沉積或成長該保護層期間所使用的壓力，降低一處理腔室中的壓力。
- 如申請專利範圍第6項所述之自我對準圖案化蝕刻方法，其中在該第一部分之蝕刻期間，蝕刻該下伏層的深度，該深度係小於在蝕刻該第一部分與蝕刻該剩餘部分兩者時之該下伏層之蝕刻總深度的50%。
- 如申請專利範圍第1項所述之自我對準圖案化蝕刻方法，其中在該第一部分之蝕刻期間，蝕刻該下伏層的深度，該深度係小於在蝕刻該第一部分與蝕刻該剩餘部分兩者時之該下伏層之蝕刻總深度的50%。
- 如申請專利範圍第1項所述之自我對準圖案化蝕刻方法，其中以氧電漿來執行該保護層的沉積或成長。
- 一種自我對準圖案化蝕刻方法，包含下列步驟： 提供一基板，該基板具有位於其上的一芯模材料層以及位於該芯模材料層下方的一下伏層；蝕刻部分的該芯模材料層，以在該下伏層上形成複數個芯模；在該複數個芯模上沉積一間隔件層，以使該間隔件層至少形成在該複數個芯模的頂部與側壁上；蝕刻該間隔件層的頂部分，以露出該複數個芯模，並同時沿著該複數個芯模的側壁留下部分的該間隔件層；移除該複數個芯模，其中在移除該複數個芯模之後，露出部分的該下伏層，以及該間隔件層在其他部分的該下伏層上方提供遮罩；使用該間隔件層作為遮罩，以蝕刻該下伏層的第一部分而形成一經部分蝕刻的下伏層；在該經部分蝕刻之下伏層的側壁上沉積或成長一保護層，其中在沉積或成長該保護層期間，該保護層也被沉積在該下伏層的一底壁上，以及其中該方法更包含執行突破蝕刻，以蝕刻穿過位於該下伏層之該底壁上的該保護層，其中在該突破蝕刻期間，包含下列兩者：(a)使用電漿氣體化學物質，其係不同於在繼續蝕刻該下伏層期間所使用的電漿氣體化學物質；及(b)相較於在沉積或成長該保護層期間所使用的壓力，降低一處理腔室中的壓力；及在沉積或成長該保護層之後，繼續進行該下伏層之蝕刻，以蝕刻該下伏層的第二部分。
- 如申請專利範圍第10項所述之自我對準圖案化蝕刻方法，其中該下伏層之該第一部分的蝕刻步驟係進行小於該下伏層之蝕刻總深度之50%的蝕刻。
- 如申請專利範圍第11項所述之自我對準圖案化蝕刻方法，其中在該下伏層正下方設置一另一層或一基板底座之其中一者，以及其中該下伏層被完全蝕刻穿過，以露出部分的該另一層或基板底座。
- 如申請專利範圍第10項所述之自我對準圖案化蝕刻方法，其中在電漿維持於一處理腔室中的情況下執行該第一部分之蝕刻、該保護層之沉積或成長、以及該繼續蝕刻之每一者，以及其中在沉積或成長該保護層期間，使用氧電漿在該經部分蝕刻之下伏層的側壁上形成氧化物層。
- 如申請專利範圍第13項所述之自我對準圖案化蝕刻方法，其中在蝕刻該第一部分期間所使用的電漿化學物質係相同於在繼續蝕刻該下伏層期間所使用的電漿化學物質。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361831011P | 2013-06-04 | 2013-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201519310A TW201519310A (zh) | 2015-05-16 |
| TWI534889B true TWI534889B (zh) | 2016-05-21 |
Family
ID=51985594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103119427A TWI534889B (zh) | 2013-06-04 | 2014-06-04 | 減輕自我對準圖案化蝕刻中之非對稱輪廓 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9257280B2 (zh) |
| KR (1) | KR101772309B1 (zh) |
| TW (1) | TWI534889B (zh) |
| WO (1) | WO2014197324A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101772309B1 (ko) * | 2013-06-04 | 2017-08-28 | 도쿄엘렉트론가부시키가이샤 | 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화 |
| US9673059B2 (en) * | 2015-02-02 | 2017-06-06 | Tokyo Electron Limited | Method for increasing pattern density in self-aligned patterning integration schemes |
| US9972502B2 (en) * | 2015-09-11 | 2018-05-15 | Lam Research Corporation | Systems and methods for performing in-situ deposition of sidewall image transfer spacers |
| US9640409B1 (en) * | 2016-02-02 | 2017-05-02 | Lam Research Corporation | Self-limited planarization of hardmask |
| US10453686B2 (en) | 2016-08-31 | 2019-10-22 | Tokyo Electron Limited | In-situ spacer reshaping for self-aligned multi-patterning methods and systems |
| US9881794B1 (en) | 2016-11-29 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor methods and devices |
| KR102559215B1 (ko) | 2022-10-05 | 2023-07-24 | 장석호 | 자체발전 및 나노 캐패시터 저장 구조를 갖는 경광봉 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| US5283201A (en) | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
| US6218196B1 (en) * | 1998-05-06 | 2001-04-17 | Mitsubishi Denki Kabushiki Kaisha | Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device |
| JP4221859B2 (ja) * | 1999-02-12 | 2009-02-12 | 株式会社デンソー | 半導体装置の製造方法 |
| EP1384257A2 (en) * | 2001-05-04 | 2004-01-28 | Tokyo Electron Limited | Ionized pvd with sequential deposition and etching |
| US7977390B2 (en) * | 2002-10-11 | 2011-07-12 | Lam Research Corporation | Method for plasma etching performance enhancement |
| US6875703B1 (en) * | 2004-01-20 | 2005-04-05 | International Business Machines Corporation | Method for forming quadruple density sidewall image transfer (SIT) structures |
| US7396781B2 (en) * | 2005-06-09 | 2008-07-08 | Micron Technology, Inc. | Method and apparatus for adjusting feature size and position |
| KR100697292B1 (ko) * | 2005-10-04 | 2007-03-20 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| US8614151B2 (en) * | 2008-01-04 | 2013-12-24 | Micron Technology, Inc. | Method of etching a high aspect ratio contact |
| JP5264834B2 (ja) | 2010-06-29 | 2013-08-14 | 東京エレクトロン株式会社 | エッチング方法及び装置、半導体装置の製造方法 |
| US9165785B2 (en) * | 2013-03-29 | 2015-10-20 | Tokyo Electron Limited | Reducing bowing bias in etching an oxide layer |
| US9099496B2 (en) * | 2013-04-01 | 2015-08-04 | Sandisk Technologies Inc. | Method of forming an active area with floating gate negative offset profile in FG NAND memory |
| KR101772309B1 (ko) * | 2013-06-04 | 2017-08-28 | 도쿄엘렉트론가부시키가이샤 | 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화 |
| US20150037979A1 (en) * | 2013-08-02 | 2015-02-05 | Lam Research Corporation | Conformal sidewall passivation |
-
2014
- 2014-05-30 KR KR1020157037242A patent/KR101772309B1/ko active IP Right Grant
- 2014-05-30 WO PCT/US2014/040277 patent/WO2014197324A1/en active Application Filing
- 2014-06-03 US US14/294,278 patent/US9257280B2/en active Active
- 2014-06-04 TW TW103119427A patent/TWI534889B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140357084A1 (en) | 2014-12-04 |
| KR20160015328A (ko) | 2016-02-12 |
| TW201519310A (zh) | 2015-05-16 |
| KR101772309B1 (ko) | 2017-08-28 |
| US9257280B2 (en) | 2016-02-09 |
| WO2014197324A1 (en) | 2014-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI534889B (zh) | 減輕自我對準圖案化蝕刻中之非對稱輪廓 | |
| US9111874B2 (en) | Semiconductor structures and fabrication method thereof | |
| JP2007134668A (ja) | 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法 | |
| CN102315158A (zh) | 形成半导体器件的接触孔的方法 | |
| CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
| US20160233105A1 (en) | Method of forming a trench in a semiconductor device | |
| CN103839783A (zh) | 自对准双重图形的形成方法 | |
| CN109427559A (zh) | 半导体器件及其形成方法 | |
| US9564342B2 (en) | Method for controlling etching in pitch doubling | |
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| KR100831571B1 (ko) | 플래시 소자 및 이의 제조 방법 | |
| US9443756B2 (en) | Methods of forming a substrate opening | |
| US20160020105A1 (en) | Method for controlling the profile of an etched metallic layer | |
| JP2005197640A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20190068464A (ko) | 기판을 멀티 패터닝하는 기술 | |
| CN110690112B (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US8455363B2 (en) | Method for adjusting trench depth of substrate | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| US12100593B2 (en) | Method for forming self-aligned double pattern and semiconductor structures | |
| US20080124914A1 (en) | Method of fabricating flash memory device | |
| KR100792439B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| JP2003347274A (ja) | 表面パターニング方法 | |
| TW202101592A (zh) | 用於閘極堆疊形成及蝕刻的方法 | |
| US20080230839A1 (en) | Method of producing a semiconductor structure |