[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR980012751A - 질화갈륨계 화합물 반도체 레이저 및 그 제조방법 - Google Patents

질화갈륨계 화합물 반도체 레이저 및 그 제조방법 Download PDF

Info

Publication number
KR980012751A
KR980012751A KR1019970034869A KR19970034869A KR980012751A KR 980012751 A KR980012751 A KR 980012751A KR 1019970034869 A KR1019970034869 A KR 1019970034869A KR 19970034869 A KR19970034869 A KR 19970034869A KR 980012751 A KR980012751 A KR 980012751A
Authority
KR
South Korea
Prior art keywords
layer
mesa
semiconductor laser
gallium nitride
current blocking
Prior art date
Application number
KR1019970034869A
Other languages
English (en)
Other versions
KR100272155B1 (ko
Inventor
하루히코 오카자키
히데토시 후지모토
마사유키 이시가와
마사히로 야마모토
신야 누노우에
겐이치 하타코시
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR980012751A publication Critical patent/KR980012751A/ko
Application granted granted Critical
Publication of KR100272155B1 publication Critical patent/KR100272155B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

반도체 레이저는 질화갈륨계 화합물 반도체재료로 형성되고, 사파이어구조상의 n형 클레딩층과 p형 클레딩 층간에 활성층을 끼움으로써 얻어진 이중-헤테로구조부를 갖는다. 이중-헤테로구조부는 GaN 버퍼층을 매개로 사파이어구조 상에 메사형으로 형성된다. 이 메사형 구조의 양측은 GaN전류 블록킹층으로 매립된다

Description

질화갈륨계 화합물 반도체 레이저 및 그 제조방법
본 발명은 질화갈륨계 화합물 반도체재료를 이용한 반도체소자에 관한 것으로. 특히 단파장광을 발산하기 위한 질화갈륨계 화합물 반도체 레이저 및 그 제조방법에 관한 것이다. 최근, GaN과 같은 질화갈륨계 화합물 반도체는 청색에서 자외선 범위까지 반도체 레이저 및 단파장 발광 다이오드용의 재료로 크게 주목받고 있다. 특히, 이 재료계를 이용한 청색 반도체 레이저는 발진파장이 짧기 때문에, 고밀도 정보처리용의 광원으로의 응용이 기대된다. 저임계치 전류로 반도체 레이저를 발진하기 위하여, 활성층 내에 캐리어 주입과 광 제한(confinement)이 효과적으로 수행되어야만 한다. 활성층 내에 캐리어를 효과적으로 주입하기 위하여, p-n접합을 갖는 이중-헤테로접합과 전류수축구조가 중요하다. 광을 효과적으로 제한하기 위하여, 큰 굴절률차를 갖는 광 웨이브가이드의 형성이 중요하다.
그러나, 질화갈륨계 화합물 반도체 레이저에 있어서, 매사에 의한 광 웨이브가이드의 형성, 또는 표면 발광 반도체 레이저만이 제안되었다. 또 다른 구조 및 제조방법은 거의 보고되지 않고 있다. 종래 반도체 레이 저에서는 캐리어 주입 및 광 제한이 층분하지 않았다. 또한, 메사 광 웨이브가이드에 있어서, 높은 소자저항 특성 때문에, p측 접촉영역은 작다. 또 다른 화합물 반도체 재료로 캐리어 주입과 광 제한은 전류 블록킹층으 로 메사의 양측을 채움으로써 효과적으로 수행될 수 있다. 그러나, 질화갈륨계 화합물 반도체재료로는 그와 같은 배열이 정확하게 적용될 수 없다. 이것은 질화갈륨계 화합물 반도체재료가 결정성장을 야기하고 고결정질을 얻는,데 어렵기 때문이다. 이 이유 때문에, 메사는 에칭에 의해 원하는 표면을 노출함으로써, 원하는 형태로 형성하는데 어려움이 있다. 더욱 이, 질화갈륨계 화합물 반도체재료는 메사에칭으로 형성된 단계부에 재성장하는 것이 매우 어렵다. 상술한 바 와 같이, 메사는 메사에칭으로 원하는 표면을 노출함으로써, 원하는 형태로 형성하기가 어렵다. 결과적으로,메사의 양측을 매립하기가 더욱 힘들어진다.
이 방법에 있어서, 질화갈륨계 화합물 반도체재료를 이용한 반도체 레이저에 있어서는 캐리어 주입 및 광 제한이 반드시 층분하지 않아, 임계치가 감소될 수 없다.
메사형의 광 웨이브가이드에 있어서, 기판의 반대 콘택트부(보통, p측 상에)의 콘택트영역이 작기 때문에, 소자저항이 높은 특성으로 되버린다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 질화갈륨계 화합물 반도체재료를 이용하여 이중-혜테로구조부에 층분히 캐리어를 주입하고 광을 제한할 수 있으며, 작은 임계치로 발진하는 단파장 광원으로 이용할 수 있는 질화갈륨계 화합물 반도체 레이저 및 그 제조방법을 제공하는 것에 그 목적이 있다.
도 1은 제1실시예에 따른 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 2a 및 도 2b는 각각 제1실시예 변형의 소자구조를 나타낸 단면도,
도 3a 및 도 3b는 각각 제2실시예에 따른 화합물 반도체 레이저의 소 자구조를 나타낸 단면도,
도 4a 및 도 4b는 각각 제3실시예에 따른 화합물 반도체 레이저의 소자구조를 나타낸 사시도 및 단면도,
도 5는 제4실시예에 따른 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 6a∼6d는 각각 제4실시예에 반도체 레이저 제조공정의 전반을 나타낸 단면도,
도 7a-7c는 각각 제4실시예에 반도체 레이저 제조공정의 후반을 나타낸 단면도,
도 8a 및 도 8b는 각각 제4실시예에 반도체 레이저의 광파워 및 전압특성을 나타낸 그래프,
도 9a-9c는 각각 제4실시예 변형의 소자구조를 나타낸 단면도,
도 10은 제5실시예 에 따른 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 11은 최상모드 컷오프 조건을 나타낸 그래프.
도 12a 및 도 12b는 각각 이득 웨이브가이드 구조. 실제 굴절률 웨이브가이드 및 안티-웨이브가이드 구조 사이의 특성비교를 나타낸 그래프,
도 13은 제6실시예에 따른 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 14a 및 도 14b는 각각 안티-웨이브가이드 구조를 갖는 질화갈륨계 화합물 반도체 레이저의 특성을 나타낸 그래프,
도 15는 제7실시예에 따른 화합물 반도체 레이저의 소자구조를 나타낸 단면도,
도 16a∼16c는 각각 제8실시예에 따른 반도체 레이저 제조공정의 전반을 나타낸 단면도,
도 17a∼17c는 각각 제8실시예에 따른 반도체 레이저 제조공정의 후반을 나타낸 단면도이다.
본 발명의 제1특징은 지지기판과, 버퍼층을 매개로 상기 지지기판 상에 형성된 다른 도전형의 제1 및 제 2클레딩층간에 활성층을 끼움으로써 얻어진 이중-헤테로구조를 갖는 메사 스트립(Stripe), 매사 스트립의 양 측에 매립된 전류 블록킹층 및, 제1 및 제2클레딩층에 접속된 제1 및 제2전극을 구비하여 이루어진 질화갈륨 계 화합물 반도체 레이저를 제공하는 것을 특징으로 한다. 또한, 상기 각 버퍼층과, 활성층 및, 제1 및 제2클레딩층은 본질적으로, 이하의 구성식으로 나타낸 재료로 이루어진다:
InxGay Alz B1-x-yN
상기 구성식에서 0≤x,y,z,x+y+z≤1이다.
본 발명의 제2특징은 지지기판 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 다른 도전형의 제1 및 제2클레딩층간에 활성층을 끼움으로써 얻어진 이중-헤테로구조를 갖는 적층막을 형성하는 단계, 메사 스트립 을 형성하기 위하여 적층막을 선택적으로 에칭하는 단계, 결정을 재증발하기 위하여 고온에서 기상(vaporphase)중에 얻어진 구조를 남김으로써, 메사 스트립의 활성층의 양측을 일부 제거하는 단계, 결정을 성장하 기 위하여 고온에서 기상중에 합성구조를 남김으로써, 적어도 활성층의 양측 상에 제거한 부분에 메스(meas) 트랜스포트층을 형성하는 단계 및, 전류 블록킹층으로 메사 스트립의 양측을 매립하는 단계를 구비하여 이루어진 질화갈륨계 화합물 반도체 레이저 제조방법을 제공하는 것을 특징으로 한다. 상기 각 버퍼층과, 활성층 및, 제1 및 제2클레딩층은 본질적으로, 이하에 구성식으로 나타낸 재료로 이루어진다:
InxGay Alz B1-x-yN
상기 구성식에서 0≤x,y,z,x+y+z≤1이다.
본 발명에 따른 사파이어등으로 이루어진 기판 상에 질화갈륨계 화합물 반도체재료로 이루어진 이중-헤테로구조를 직접 형성하는 대신, 질화갈륨계 화합물 반도체재료로 이루어지는 버퍼층을 기판 상에 형성하고, 이중-헤테로구조를 그 상에 형성한다. 이 구조로, 이중-헤테로구조에 결정성장이 비교적 쉽게 야기될 수 있고,각 결정의 질이 향상될 수 있다. 이 이유 때문에, 원하는 형태를 갖는 메사 스트립이 메사 스트립 형성을 위한 에칭에 의해 원하는 표면에 노출함으로써, 형성될 수 있다. 따라서, 질화갈륨계 화합물 반도체재료가 메사 에칭으로 형성된 단계부에서 쉽게 재성장될 수 있고, 메사 스트립의 측부가 전류 블록킹층으로 매립될 수 있 다.
메사 스트립의 양측이 전류 블록킹층으로 매립되면, 캐리어는 활성층 내에 효과적으로 주입될 수 있다. 전류 블록킹층의 굴절률이 활성층의 굴절률 보다도 낮게 설정되면, 광은 발진 임계치를 감소하도록 활성층에 제한 될 수 있다. 특히, 활성층이 멀티플 퀀텀 웰(multiple quantum well) 구조를 질 경우, 발진 임계치는 더욱 감소될 수 있다. 메사 스트립의 양측이 전류 블록킹층으로 매립될 경우, 콘택트층은 메사 스트립 뿐만 아니라,전류 블록킹층 상에 형성될 수 있다. 이 구조로, p측 전극의 콘택트를 넓힐 수 있고, 전극과 반도체층간의 콘택트 저항이 저전압 구동이 가능하도록 감소될 수 있다. 적어도 Al을 포함한 층이 노출되는 표면 상에 전류 블록킹층이 형성되면, 재성장 인터페이스를 매개로 흐르는 재활성 전류가 감소될 수 있다. 저임계전류와 저동작전압을 갖는 확실한 디바이스가 신뢰될 수 있다. 메사 스트립과 전류 블록킹층은 버퍼층에 하나의 콘택트층 상에 배열된 인데그랄(integral) 메사를 구성할 수 있고, 반면 제1전극은 메사 다음 또 다른 콘택트층 상에 배열될 수 있다. 이 경우, 제1전극과 메사 스트립 사이에 위치한 전류 블록킹층의 제1부분의 폭이 메사 스트립을 매개로 제1부분과 대향하는 전류 블록킹층의 제2부분 보다도 작게 설정되면, 전류 통로는 짧게 될 수 있고, 동작전압도 감소될 수 있다. 전류 블록킹층의 제1부분의 폭은 바람직하게 매사 스트립의 3에서 20배가 되도록 설정한다. 이것은 이중 헤테로구조를 갖는 메사 스트립이 메사 근처에 형성되면, 동작전압의 감소결과 측표면을 따라 흐르는 재활성 전류의 폭이 매사를 통하여 흐르는 전류와 비교하여 길어지기 때문이다.
메사 스트립의 폭을 메사 폭의 1/50 이하로 설정하면, 메사 스트립은 임계치 전류를 감소하도록 적절하게 왜곡될 수 있다.
메사 스트립의 효과적인 굴절률이 전류 블록킹층 보다도 낮게 설정되면, 광유도효과는 메사 스트립의 폭을 극단적으로 좁히지 않고 얻을 수 있다. 작은 난시(astimatic)차를 갖으면서 기본 트랜스벌스(transverse) 모드로 안정적으로 발진할 수 있는 소자가 신뢰될 수 있다. 메사 트랜스포트층은 고온에서 기상중에 남긴 결정의 재 증발에 의해 메사 스트립의 활성층의 양측을 제거하고, 고온에서 기상중에 남긴 결정을 제거한 부분에 성장함으로써 형성될 수 있다. 결과적으로, 메사 스트립의 측표면에 매립된 전류 블록킹층과 메사 인터페이스 사이의 결정성은 향상될 수 있다. 메사의 측표면에 누설전류가 활성층 내에 전류를 효과적으로 주입하기 위하여 감소되기 때문에, 아주 작은 임계치로 발진하는 고출력, 단파장 반도체 레이저는 신뢰할 수 있다. 만약, 3층 레지스트(resist) 메사 스트립을 만들기 위하여 이용되면, 수직측벽을 갖는 마스크는 메사 스트립의 폭을 정확하게 콘트롤 하도록 형성될 수 있다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
(제1실시예)
도1은 본 발명의 제1실시예에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.
n형 GaN 콘택트층(103)은 GaN 버퍼층(102)를 매개로 사파이어 기판(101) 상에 형성된다. n형 AlGaN 클레딩층(104), n형 GaN 유도층(105), 멀티플 퀀텀 웰 구조(MQW)를 갖는 활성층(106), p형 GaN 유도층(107) 및, p형 AlGaN 클레딩층(108)에 의해 구성된 메사형 구조는 콘택트층(173) 상에 형성된다. 활성층(106)의 굴절률 보다도 낮은 굴절률을 갖는 각 고저항 GaN 전류 블록킹층(110)은 이 메사형 구조의 양측에 매립된다. MQW활성층(106)에 있어서, 15% In 조성을 갖는 InGaN은 매립층으로 이용되고, 15% In 조성을 갖는 InGaN은 웰층으로 이용된다. p형 GaN 콘택트층(109)은 메사형 구조 및 전류 블록킹층(110) 전체에 형성된다.
전류 블록킹층(110)은 콘택트층(103)의 모든 표면에 형성되지는 않지만, 콘택트층(103)의 노출부분에 형성된다. n측 전극(111)은 콘택트층(103)의 노출부분 상에 형성되고, 반면 p측 전극(112)은 p형 GaN 콘택트층(109)상에 형성 된다.
메사형 구조는 시이트(sheet)표면의 전방에서 후방으로 스트립된 형태를 갖는다. 스트립 폭은 0.5㎛에서 3㎛로 설정되고, 스트립 방향에 길이는 500㎛로 설정된다. 스트립에 수직을 이루는 방향으로 메사형 구조 및 전류 블록킹층의 길이는 200㎛로 설정되고, 스트립에 수직을 이루는 방향으로 n형 GaN 콘택트층(103)의 노출부분의 길이는 200㎛로 설정된다.
제조공정으로 알려진 바와 같은 MOCVD(Metal Organic Vapor Phase Growth)가 이용된다. Gan 버퍼층(102)은 사파이어 기판(101) 상에 50nm의 두께로 성장한다. 4㎛두께를 갖는 n형 GaN 콘택트층(103), 1㎛ 두께를 갖는 n형 GaN 클레딩층(104). 0.5㎛ 두께를 갖는 n형 GaN 가이드층(105), 0.3㎛ 두께를 갖는 MQW 활성층 (106),0.5㎛ 두께를 갖는 p형 GaN 가이드층(107) 및, 1㎛ 두께를 갖는 p형 AIGaN 클레딩층(108)이 GaN 버퍼층(102)상에 순차적으로 성장된다.
적층막은 선택적으로 n형 GaN 콘택트층(103)이 노출될 때까지 메사형태로 에칭되고, 그것에 의해서 메사형 구조를 형성한다. 바람직한 에칭방법은 염소가스 등을 이용하고, 마스크 재료로 SiO2를 이용하는 드라이에칭,약 300℃로 가열된 NaOH 용액에 구조를 침적(dipping)하는 웨트에칭을 포함한다. 매사형 구조 하층으로 제공 하는 GaN 콘택트층(103)의 표면은 (0001)평면이고, 메사의 측면은(11'00)평면 또는 (112'0)평면이다. "x"' 는 "x"의 반전신호를 의미한다.
이 방법으로 작성한 메사형 구조에 있어서, 메사부가 보호되고, 고저항 GaN 블록킹층(110)을 선택성장 시킨다. 고저항 GaN층(110)은 아연을 첨가함으로써, 만들어진다. 고저항 GaN층(110)이 P형 AIGaN 클레딩층(110)과 거의 동일 평면내로 되도록 조정한 후, 두께 0.3㎛의 P형 GaN 콘택트층(100)을 성장한다. 콘택트층(100)은 횡 방향으로 전류를 넓히기 위하여, 불순물이 고농도(1x1019Cm-3)로 도프된다.
p형 GaN 콘택트층(109)을 성장할 경우, 기판이 일단 성장장치를 끄집어내기 때문에, 산화막은 하지 결정영역상에 형성되고, 재성장층의 결정질이 저하하게 될 것이다. 이러한 이유 때문에, 재성장 전에 약간의 수소로 하지표면을 위상 에치(vapor-phase-etch)한 후, p형 콘택트층(109)을 형성하는 것이 바람직하다. 단계를 수행함으로써, 절연층이 하지 결정영역과 재성장층 사이의 인터페이스에 형성되는 것으로부터 보호될 수 있다.
저온 버퍼층은 재성장층, 예컨대 P형 콘택트층(109)이 형성되기 직전에 약 550℃에서 평성될 것이다. 이 버퍼층으로, 재성장층의 초기성장모드에 3차원 성장을 억제할 수 있어, 개시로부터 2차원적 성장평먼결정을 얻을 수 있다.
상기 기술한 2가지 단계는 동일한 효과를 달성하기 위하여, 고저항 GaN 블록킹층(110)의 형성에 이용될 것이다. 마스크로서 SiO2등을 이용하는 드라이에칭에 의해, 이 방법으로 작성한 매립구조는 n형 GaN층의 일부분이 노출될 때까지 에칭한다. 전극은 주지의 진공중착법에 의해 형성된다. 전재료로는 n형 GaN 콘택트층(103) 대한 n측 전극으로는 Ti/Au 적층막(11), p형 GaN 콘택트층(100)에 대한 p측 전극으로는 Ni/Au 적층막이 이용된다. 전극의 오믹(ohmic)-콘택트하기 위하여 5분동안 700℃에서 수행하는 것이 바람직하다.
본 실시예에 따른 사파이어 기판(101) 상에 격자부정합을 완화하기 위하여 GaN 버퍼층(102)이 형성되고, 이중-헤테로 구조부를 포함하는 적층구조가 GaN 버퍼층(102)상에 형성된다. 이중-헤테로구조부를 위한 결정성장을 용이하게 야기할 수 있으며, 각 결정층의 품질이 향상될 수있다. 이 이유 때문에, 원하는 형상을 갖는 메사를 메사 형상을 위한 에칭에 의해 원하는 표면을 노출함으로써 형성될 수 있다. 메사 에칭으로 형성된 판계부에서 질화갈륨계 화합물 반도체재료를 재성장하는 것도 비교적 용이하게 된다. 메사측부를 질화갈륨계 화합물 반도체로 양호하게 매립할 수 있다.
일반적으로, 인터페이스 레벨수는 오직 에칭된 결정의 측면 상에 형성된다. 그와 같은 인터페이스 레벨은 누설전류, 예컨대 효력없는 전류를 야기하기 쉽기 때문에, 전류 주입효율이 저하한다 이 이유 때문에, 매사의 측면 상에 인터페이스 레벨은 워킹(working)으로부터 방해될 것이다. 인터페이스의 영향을 억제하기 위한 한 방법으로 매사의 측면을 SiO2와 같은 산화 막으로 커버한 후, 블록킹층을 형성한다. 또 다른 방법로, 매사를 형성한 후, 매사의 측면을 수소로 약간 에칭하고나서 블록킹층을 형성한다. 앞의 방법으로 산화막과 함께 작용 하지 않도록 인터페이스를 유발하고 결정표면 상에 붙규칙성율 제거함으로써 인터페이스 레벨의 영향을 억제 하고, 나중의 방법으로 인터페이스 레벨을 만들 수 있다.
메사형 구조의 양측이 GaN 전류 블록킹층(110)으로 매립되기 때문에. 캐리어는 효율적으로 활성층(176)내에 주입될 수 있다. GaN이 활성층(106) 보다도 낮은 전류 불록킹층(110)의 굴절률을 설정하기 위하여 전류 블록킹층에 이용되기 때문에, 발진 임계치를 감소하기 위하여 광이 활성층에 제한될 수 있다. 특히. 활성층(106)이 멀티플 권텀 웰 구조를 갖기 때문에, 발진 임계치가 더욱 감소될 수 있다.
메사형 구조의 양측이 전류 블록킹층(110)으로 매립되기 때문에, p형 GaN 콘택트층(109)이 메사형 구조 뿐 만 아니라, 전류 블록킹층(110)상에 형성될 수 있다. 결과적으로, p측 전극(112)의 콘택트가 넓혀질 수 있고, 전극과 반도체층간의 콘택트 저항이 저전압구동이 가능하도록 감소될 수 있다.
(제1실시예의 변형예)
5% In 조성을 갖는 InGaN 장벽층 및 15% In 조성을 갖는 InGaN 웰층으로 이루어진 MQW 구조를 이용하지고 있지만, 단일의 InGaN 또는 단일 퀸텀 웰 구조도 이용한다. MQW의 이용은 이하의 이유 때문에 유리하다. 즉, 격자결함은 기판과 GaN계 층간의 격자정수차 때문에, 활성층 보다도 기판에 더 가까운 층에 발생하기 쉽다. 활성층을 MQW로 이용하면, 격자는 활성층 상에 형성한 p형 층의 불순물 활성화율을 증가하도록 완화 될수 있다. 장벽층 및 웰층은 InGaN에 한정되지 않고, 질화갈륨계 화합물 반도체재료 InxGay Alz B1-x-yN(0≤x,y,z,x+y+z≤1)가 이용될 수 있다.
제1실시예에서는 전류 블록킹층(110)으로서의 고저항층의 제조방법으로 결정성장의 Zn의 첨가를 예로 들었지만, 수소 등을 이온주입하는 것에 의한 불순물의 불활성화에 의해 저항이 증가될 수 있다. 제조공정에 있어서, 에칭 마스크와 성장 마스크는 SiO2로 반드시 한정되는 것이 아니라, Si3N4등도 될 것이다. 기판은 반드시 사파이어로 한정되는 것이 아니라, 스피넬(spinel), ZnO 등의 산화물, SiC, GaAs, GaN, ZnSe, Si 및, MgF2와 같은 절연물도 될 것이다.
전류 블록킹층(110)은 Zn 도프의 고저항 GaN에 한정되는 것은 아니라, AIN이나, InN, 또는 이들과 GaN과의 혼합결정, 또는 SiO2막과 같은 절연막이어도 된다. 더욱이, 도 2a에 나타낸 바와 같이 P형 GaN층(121)과 n형 GaN층(122)은 이들 P-n역접합을 이용하기 위하여 적층될 것이다.
매립층의 주변구조는 단순한 매립구조 대신에, 도2b에 나타낸 구조가 될 것이다. 도 2b에 있어서, p형 콘택트층(100)도 전류 블록킹층(고저항층)에 활성층(106)으로 도프한 Zn의 확산을 억제하도록 메사형 구조의 측면상에 형성된다. 이 경우, 전류는 빌트-인 포텐셜(built-in potential)의 차를 이용하여 제한할 수 있다.
(제2실시예)
도 3a는 본 발명의 제2실시예에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 도 1과 같이 동일한 참조부호를 동일한 부분에 나타내고, 상세한 설명은 생략한다.
제2실시예는 기판측 상에 클레딩층(104)의 부분이 클레딩층(104), 가이드층(105), 활성층(106), 가이드층(107)및, 클레딩층(108)으로 이루어진 메사형 구조로 남기는 제1실시예와 다르다. 이 경우, Al을 포함하지 않는 고저항 GaN 전류 블록킹층(110)이 매립되고 Al을 포함하는 AlGaN 클레딩층(104) 상에 성장한다.
이 배열로, 제1실시와 같은 동일한 효과와 더불어 이하의 효과를 얻을 수 있다. 즉, 고저항 GaN 전류 블록킹층(110)은 n형 GaN층(103)과 접촉하는 것이 아니라, n형 AlGaN 클레딩층(104)과 접촉하기 때문에, 누설전류와 임계치 모두가 감소된다.
특히, 제2실시예에 있어서, n형 클래딩층(104)의 표면이 노출되고, GaN 전류 블록킹층(110)이 그 위에 재성장한다. 이 경우, Zn-도프된 GaN과 같은 고저항을 갖는 i-형 레이저가 바람직하게 전류 블록킹층(110)으로 이용된다. Al을 포함하는 표면은 GaAIN, InGaAIN 등이 있다. GaN 전류 블록킹층이 Al을 포함하는 표면 상에 형성되면, 제네레이션-재조합 전류가 헤테로-장벽에 의해 억제될 수 있고, 그로 인래 더 좋은 전류 수숙효과가 얻어진다.
도 3a에 활성층 부분은 도 1과 같이, 가이드층간에 MQW 활성층을 끼움으로써 성된다. 그러나, 활성층 부분은 항상 퀀텀 웰 구조를 갖지는 않고, 단일 활성층일 것이다. 제2실시예도 제1시예와 같이 다양하게 변형 될 수 있다.
본 실시예에 따른 P형 GaAIN층(108)도 도 3b에 나타낸 바와 같이, 전류 블록킹층(110)상에 형성될 것이다 이 배열로, 헤테로-장벽에 의해 제네레이션-재조합 전류 억제효과가 현저하고, 그로 인해 전류 수축효과가 향상한다.
(제3실시예)
도 4a 및 도 4b는 본 발명의 제3실시예에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 각각 나타낸 사시도 및 단면도이다. 도 1과 같이 동일한 참조부호를 동일한 부분 나타내고, 상세한 설명은 생략한다.
제3실시예는 이중-헤테로구조부화 전류 블록킹층으로 이루어진 주요 소자부의 중심보다도 n측 전극(111)측에 더 까깝게 형성되는 제1실시예와 다르다. 즉, 이중-헤테로구조부는 주요 소자부의 중심에 형성되는 것이 아니라, n측 전극(111)측에 더 가까이 형성된다. n측 전극(111)측 상에 전류 블륵킹층의 폭은 10㎛이다.
이 배열로, 제1실시와 같은 동일한 효과를 얻을 수 있다. 또한, 이중-헤테로구조의 스트립부가 중심보다도 전극측에 더 가깝기 때문에, 전류 통로는 동작전압을 감소하도록 쇼트될 수 있다.
이중-헤테로구조부에 형성한 메사형 구조부(스트립부)화 n형 전극을 형성하기 위한 메사형 구조(주요 소자부)의 단부간의 거리는 스트립부의 폭이 바람직하게는 3에서 20배이다. 이 이유 때문에, 스트립부가 주요 소자부의 단부 가까이 형성되면, 측면을 따라 흐르는 재활성 전류의 통로가 스트립부를 따라 흐르는 전류와 비교하여 길어지기 때문에, 동작전압이 증가한다. 이 관점으로부터 스트립부의 폭은 0.5㎛에서 3.3㎛로 설정되고,스트립부에서 주요 소자부의 단부까지 길이는 10㎛로 설정된다.
도 4a 및 도 4b의 배열에 있어서. 스트립부의 폭은 n측 전극(111)을 형성하기 위한 주요 소자부의 폭을 1/50이하가 되도록 설정한다. 이 설정으로, 스트립부는 임계치 전류를 억제하기 위하여 적절하게 왜곡될 수 있다. 도 4a 및 도 4b의 배열에 있어서, 스트립부의 유효 굴절률은 전류 블록킹층(110)의 유효 굴절률 보다도 더 낮게 설정될 수 있다. 광 가이드효과는 스트립부의 폭을 극단적으로 좁히지 않고 얻을 수 있기 때문에, 작은 난시차를 갖는 소자를 실현할 수 있다.
MQW 활성층부가 도 4a 및 도 4b에 단일 층으로 이루어질지라도, 도 1과 같이, 가이드층간 MQW 활성층을 끼움으로써 이루어질 것이다. 제3실시예도 제1실시예와 같이 다양하게 변형될 수 있다. 스트립부가 중심에서 전극측으로 이동되는 배열도 도 2a와 2b 및 도 3에 나타낸 배열에 적용될 것이다.
(제4실시예)
도 5는 본 발명의 제4실시예에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.GaN 콘택트층(203)은 GaN 버퍼층(202)을 매개로 사파이어 기판(201) 상에 형성된다. n형 AIGaN 클레딩층(204), InGaN-MQW 활성층(205), p형 AIGaN 클레딩층(206) 및 GaN 콘택트층(203) 상에 P형 GaN층(207)으로 이루어진 이중 헤테로구조부는 메사형으로 형성된다.
메사형 구조로 활성층(205)의 양측은 부분적으로 제거되고, 활성층(205)의 굴절률 보다도 더 낮은 굴절률을 갖는 각(Al, In)GaN층(211: 메스트랜스포트층)은 제거된 부분에 형성된다. 각 P형 GaN 매립층(212)과 n형 GaN 매립층(213)을 적층함으로써 이루어진 전류 블록킹층은 메사형 구조의 양측에 매립된다. P형 GaN 콘택트층(208)은 메사형 구조 및 n형 GaN층(213) 상에 형성된다. 각 층은 에칭되고 n형 GaN 콘택트층(203)의 일부분을 노출하도록 제거된다. n형 전극(221)은 노출된 n형 GaN 콘택트층(203)상에 형성되고, 반면 P형 전극(222)은 P형 콘택트층(208) 상에 형성된다. 본 실시예에 있어서, 활성층의 굴절률 보다도 낮온 굴절률을 갖는(Al, In)GaN층(211)은 활성층(205)과 접촉 하여 형성되고, 광온 활성층(205)으로 제한될 수 있다. 활성층(205)에 전류는 P형 GaN 매립층(212)과 n형 GaN 매립층(213)의 존재 때문에, 수축될 수 있고, 그로 인해 활성층(205)에 전류를 효과적으로 주입할 수 있다. 즉, p형 전극(72)이 P형 GaN 콘택트층(208)의 전체표면 상에 형성될 지라도, 전류는 매립층(2112,213)간 p-n역접합 때문에, 활성층(205) 내에 효과적으로 주입된다. 이 구조에 있어서, p형 전극(222)의 콘택트영역이 증가될 수 있기 때문에, 전극과 반도체층간에 콘택트저항이 감소될 수 있고, 저 전압구동이 가능하며, 신뢰성이 상당히 향상된다. 소자표면이 P형 GaN 콘택트층에 의해 평탄화 되기 때문에, 소자는 쉽게 칩 내에 형성될 수 있다.
제조방법에 있어서, RIE는 일반적으로 메사형으로 이중-헤데로구조 에칭방법으로 이용된다. 이 때, 결정표면이 손상되므로 표면 상에 손상층을 에칭에 의해 제거한다. 그러나, 질화갈륨계 재료는 웨트에칭에 의해 제거되기 어렵다. 이 이유 때문에, 본 실시예에 있어서, 에칭 및 결정성장은 결정성장로에서 수행한다.
특히, 메사가 RIE와 같은 드라이에칭에 의해 형성한 후, 매립과 성장을 MOCVD 등에 의해 수행한다. 이 때, N2가스 유량을 낮게 설정하고, 800℃로 기판온도를 유지하는 동안 결정이 에칭된다. 특히, InGaN층의 에칭률이 높기 때문에, 메사부분에 활성층(205)은 쉽게 에칭된다. 손상층은 RIE에 의해 쉽게 제거될 수 있다. 이어서, NH3가스 유량은 증가하고, 기판온도를 800℃로 유지하는 동안 메스트랜스포트에 의해 에칭된 활성층 부분과 메사 저부의 코너에 결정성장한다. 이 제조방법에 따른 메사측면 상에 누설전류는 활성층(205)내에 전류가 효과적으로 주입하도록 감소된다.
도 6a-6d 및 도 7a∼7c는 각각 본 실시예에 제조공정을 나타낸다.
도 6a에 나타낸 바와 같이, 두께 50㎛를 갖는 GaN 버퍼층, 두께4㎛를 갖는 n형 GaN 콘택트층(203), 두께 1㎛를 갖는 n형 AIGaN 클레딩층(704), 두께 0.3㎛를 갖는 InGaN-MQW 활성층(205), 두께 1㎛를 갖는 p형 AIGaN 클레딩층(206) 및, 두께 0.5㎛를 갖는 p형 GaN층(207)은 MOCVD에 의해 순차적으로 사파이어 기판상에 성장된다. 도 6b에 나타낸 바와 같이, SiO2막(231)이 P형 GaN층(207)의 표면 상에 형성된 후, 얻어진 구조는 PEP에 의해 패턴되고, p형 GaN층(207)을 노출하도록 에칭되며, n형 GaN 콘택트층(203)이 노출할 때까지 RIE에 의해 에칭된다. SiO2막(231)은 3층 레지스트(후에 기술될)를 이용하여 패턴될 것이다.
합성구조가 800℃로 MOCVD 반응로에 유지되고, NH3와 N2가스가 각각 21/분과 201/분의 유량으로 흐를 경우, 표면은 도 6c에 나타낸 바와 같이, 특히 활성층(205) 양측의 일부분이 제거되도록 가스에 의해 에칭된다. NH3와 N2가스가 각각 101/분과 201/분의 유량으로 흐를 경우, 결정층(211: 스트랜스포트층)은 도 6d에 나타낸 바와 같이, 메스트랜스포트에 의해 메사표면 상에 凹凸을 매립하도록 성장한다.
도 7a에 나타낸 바와 같이, p형 GaN 매립층(212)과 n형 GaN 매립층(213)으로 이루어진 전류 블록킹층이 다음에 형성된다. 활성층 양측의 가스에칭, 메스트랜스포트층의 형성, 전류 블록킹층의 형성은 MOCVD를 위한 원료가스가 공급되는 단일 반응로에서 연속적으로 수행될 수 있다. 따라서, 메사형 구조의 측면이 외부대기에 노출되지 않는다.
도 7b에 나타낸 바와 같이, 표면 상에 SiO2막(231)은 p형 GaN 콘택트층(208)을 성장하기 위하여 제거 된다.
도 7c에 나타낸 바와 같이, SiO2막(232)이 형성된 후, 합성구조가 PEP에 의해 패턴되고 p형 GaN 콘택트층(208)을 노출하도록 에칭되며, n형 GaN 콘택트층(203)이 노출될 때까지 RIE에 의해 더 에칭된다.
Ti/Au 적층막이 n형 전극(221)으로 형성되고, Ni/Au 적층막이 p형 전극(222)으로 형성된 후, 열처리가 도 3a에 나타낸 구조를 얻기 위하여 수행된다.
도 8a 및 도 8b는 각각 이 방법으로 얻어진 반도체 레이저의 전류-광 파워/전압 특성을 조사한 결과를 나타낸다. 본 실시예에 있어서, 임계치 전류가 종래보다 약 1/2의 양호한 특성이 얻어진다. 웨이퍼 표면이 거의 평탄하기 때문에, 칩을 형성하는데 있어서의 소자 수율은 90%이상으로 양호하다.
(제4실시예의 변형예)
제4실시예에 있어서, 메스트랜스포트에 의해 결정층(211)은 활성층(205)의 측부와 메사 저부 양측에 형성된다. 즉, 도 9a에 나타낸 바와 같이, 결정층(211)은 활성층(205)의 측부에만 형성될 것이다.
전류 블록킹층은 반드시 p-n 역접합을 이용하는 층에 한정하지 않고, 도 9b에 나타낸 바와 같이, 고저항 GaN층(215)으로 해도 된다. 더욱이, 결정층(211)은 도 9c에 나타낸 바와 같이, 가스에칭을 활성층(205)이 크게 에칭하지 않을 정도로 수행한 후, 매스트랜스포트에 의해 형성될 것이다. 제1실시예의 변형예로 기술되어진 바와 같이, 활성층의 구성, 전류 블록킹층의 구성·재료 등은 사양에 따라 적절하게 변경될 수 있다.
(제5실시예)
도 10은 본 발명의 제5실시예에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다.기본구조는 도 1에 나타낸 제1실시예와 동일하다.
도 10에 있어서, 참조부호(301)는 사파이어 기판을 나타낸다. GaN 버퍼층(302), n형 GaN 콘택트층(303), n형 AIGaN 클레딩층(304), n형 GaN 웨이브가이드층(375), InGaN으로부터 형성된 MQW 활성층(306), p형 AIGaN 클레딩층(308), AIGaN 전류 블록킹층(310) 및, p형 GaN 콘택트층(309)은 기판(301)상에 형성된다. 각 층의 결정성장은 MOCVD 또는 MBE에 의해 수행된다.
P형 AIGaN 클레딩층(308)에서 n형 AIGaN 클레딩층(304)까지 구조를 에칭하고, 메사부를 제외하고 제거한다. 고저항 AlGaN 전류 블록킹층(310)은 메사부의 양측 상에 형성된다. p형 GaN 콘택트층(309)에서 n형 GaN 콘택트층(303)까지 구조가 부분적으로 제거된다. n측 전극(311)은 n형 GaN 콘택트층(303) 상에 형성되고, 반면 p측 전극(312)은 P형 GaN 콘택트층(309) 상에 형성된다. 이 레이저의 활성층 부분은 InCGa1-cN 웰층과 IndGa1-dN 장벽층(c 〉 d) 및, GaN 웨이브가이드층으로 이루어진 멀티플 퀀텀 웰을 갖는 SCH구조를 갖는다.
각 층의 구성과 두개의 상세한 예를 기술한다. 멀티플 퀸텀 웰은 In0.2Ga0.8N웰층(2nm)과 In0.05Ga0.95N 장벽층(4nm)의 5개 쌍으로 이루어지고, 각 GaN 웨이브가이드의 두개는 0.1㎛이다. 2개의 클레딩층은 각각 n형 Ga0.05Al0.15N(0.3㎛)과 p형 Ga0.85Al0.15NGa(0.3㎛)이다.
가장 중요한 것은 안정한 기본 트랜스벌스 모드 오실레이션을 얻기 위한 메사 폭과, 활성층 부분과 매립층간 굴절률차(△N)이다. 활성층 부분의 구조가 결정되며, N는 매립층의 구성에 의해 결정되면, △N는 매립층의 구성에 의해 결정된다. 본 실시예에있어서, 매립층은 Ga0.94Al0.05N으로부터 형성하고, 스트립 폭 은 1㎛으로 설정한다.
안정한 기본 트랜스벌스 모드 오실레이션을 실현하기 위한 매립층의 구성과 스트립 폭 사이의 관계는 이하에 기술한다. 도 11은 수평 트랜스벌스 모드의 초기모드(최상모드)가 Ga1-XAlXN 매립층의 Al 구성 "x" 에 따라 컷오프(cut off)하는 조건 하에서. 예컨대 In0.2Ga0.8N 웰층(2nm)과 In0.05Ga0.95N 장벽층(4nm)으로 이루어진 멀티플 퀸텀 웰 구조(웨이브가이드층과 클레딩층의 파라메터가 도 10과 동일하다)가 활성층 부분에 이용될 경우, 기본 트랜스벌스 모드만이 존재하는 조건하에서 만족시키기 위한 스트립 폭(W)을 플룻팅(plotting)함으로써 얻어진 그래프이다. 안정한 기본 트랜스벌스 모드 오실레이션을 실현하기 위하여, 스트링 폭(W)은 도 11에 커브로 나타낸 값 보다도 더 작게 설정되어야만 한다.
매립구조는 캐리어 및 광을 효과적으로 제한하기에 적합하고, 작은 임계치로 오실레이션을 실현하기에 적합하다. 질화갈륨계 화합물 반도체 레이저에 있어서, 매립구조의 제조공정은 기본 트랜스벌스 모드를 얻기 위한 메사 폭이 작기 때문에, 정확하게 제어되어야만 한다. 메사 폭은 쇼트 오실레이션 파장 때문에 작고, 그것은 질화갈륨계 화합물 반도체 레이저에 기본적인 문제이다. 비교적 큰 메사 폭을 얻기 위하여, 수평방향으로 굴절률차(△N)가 감소되고, 예컨대 매립층의 Al구성이 감소된다. 도 11로부터 알 수 있는 바와 같이, 최상모드를 신뢰할 수 있도록 컷오프하기 위하여, 메사 폭은 바람직하게는 △N의 제어가 구성 및 막 두께 제어능력에 의존하기 때문에, 1㎛ 이하로 설정한다.
메사 폭을 증가하기 위한 기술로 안티-웨이브가이드 구조가 존재한다. 안티-웨이브가이드 구조는 외측 스트립 굴절률이 내측 스트립 굴절률 보다도 더 크게 설정되는 구조이다. 이 경우 굴절률차(△N)는 정상 광 웨이브가이드의 것과 반대 네가티브값을 갖지만, 웨이브가이드 모드는 내측 또는 외측 스트립 손실 또는 이득차에 의해 형성된다. 안티-웨이브가이드 구조는 웨이브가이드 모드가 이득차만으로 형성되는 소위 이득 웨이브가이드 구조와 크게 다르다. 즉, 안티-웨이브가이드 구조의 난시가 작아 임계치가 감소될 수 있다.
도 12a 및 도 12b는 각각 이득 웨이브가이드 구조, 실제 굴절률 웨이브가이드 구조 및, 안티-웨이브가이드 구조를 비교하기 위하여, 초기 및 기본모드 사이의 난시차와 손실차에 따른 스트립 폭을 나타낸 것이다. 손실 차가 더욱 커짐에 따라, 기본 트랜스벌스 모드에 오실레이션이 더욱 쉽게 이루어진다. 난시차가 더욱 작아짐에 따라, 구조가 광디스크 등의 적용에 더욱 손쉽게 이용된다.
도 12a 및 도 12b에서 알 수 있는 바와 같이 이득 웨이브가이드 구조의 난시차가 매우 크기 때문에, 광디스크 등의 적용에 이용될 수 없다. 실제 굴절률 웨이브가이드 구조에 있어서, 난시차는 감소될 수 있다. 그러나, 최상 및 기본모드 사이의 손실차가 대규모-스트립-폭 범위에 있어서 기본적으로 0이기 때문에, 스트립 폭은 도 11에 참조하여 기술한 바와 같이, 매우 작은값으로 제어되어야만 한다.
반대로, 안티-웨이브가이드 구조에 있어서는 난시차가 실제 굴절률 웨이브가이드 구조와 같이, 작게 설정될 수 있고, 반면 최상 및 기본모드 사이의 손실차는 비교적 큰 스트립 폭에서 조차 크게 설정될 수 있다. 이 안티-웨이브가이드 구조를 채용한 예가 제6실시예에서 기술될 것이다.
(제6실시예)
도 13은 본 발명의 제6실시예에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 도 10과 같이 동일한 참조부호를 동일한 부분에 나타냈고, 상세한 기술은 생략한다.
제6실시예는 전류 블록킹층이 In0.2Ga0.8N층(359)으로 이루어진 도 10에 나타낸 제5실시예와 다르다. 전류 블록킹층(359)의 굴절률은 이중-헤테로구조부의 등가 굴절률 보다도 높다. 전류 블록킹층(359)의 밴드갭(bandgap)이 퀸텀 웰로 이루어진 웰층의 밴드갭과 동일하기 때문에, 고저항으로 캐리어 주입이 없을 경우, 전류 블 록킹층(359)은 발진파장에 대한 손실 층으로 제공한다. 즉, 외측 스트링 굴절률이 내측 스트립 굴절률 보다도 크고, 외측 스트립 손실이 내측 스트립 손실 보다도 큰 안티-웨이브가이드 구조가 실현된다.
본 실시예에 있어서. 스트립 폭은 3㎛로 설정한다. 그와 같이 비교적 큰 스트립 폭이 쉽게 유지된다. 이하에, 기술되어진 바와 같이, 스트립의 허용폭도 안티-웨이브가이드 구조에서는 크다.
도 14a 및 도 14b는 각각 난시차, 기본모드 손실 및, 초기 및 기본모드 사이의 손실차에 따른 스트립 폭을 나타낸다. 도 12a 및 도 12b와 관련하여 기술한 바와 같이, 난시차는 안티-웨이브가이드 구조에서는 작다. 도 14b에서 알 수 있는 바와 같이, 3㎛의 스트립 폭, 초기 및 기본모드 사이의 손실차가 크고, 기본모드 손실이 비교적 작다. 따라서, 오실레이션은 작은 임계치로 안정한 기본 트랜스벌스 모드에서 가능하다.
(제7실시예)
도 15는 본 발명의 제7실시예에 따른 질화갈륨계 화합물 반도체 레이저의 소자구조를 나타낸 단면도이다. 기본구조는 도 5에 나타낸 제4실시예와 동일하다. 도 15에 참조부호 401은 사파어 기판을 나타낸다. GaN버퍼층(402), n형 GaN 콘택트층(403), n형 GaAlN 클레딩층(404), n형 GaN 웨이브가이드층(454), InGaN 멀티플 퀀텀 웰층(405), p형 GaN 웨이브가이드층(457), p형 GaAlN 클레딩층(406), p형 GaN 캡층(407), GaN매립층(411), p형 InGaN 매립층(412), n형 GaN 매립층(413) 및, p형 GaN 콘택트층(408)은 기판(401) 상에 형성 된다. 참조부호 421은 n측 전극이고, 422는 p측 전극이다.
본 실시예에 있어서, 안티-웨이브가이드 구조는 P형 InGaN 매립층(412)의 손실에 의해 실현된다. 즉, 매립층(412)외 밴드갭을 활성층 일부분 웰층(412) 보다도 작게 또는 거의 동일하게 조절하면, 매립층(412)은 발진파장에 손실을 주는 층이 될 수 있다. 특히, p형 InGaN 매립층(412)의 구성은 웰층 보다도 크거나 같게 설정한다. 이 설정으로, 작은 임계치로 기본 트랜스벌스 모드로 발진하는 질화갈륨계 화합물 반도체 레이저를 실현할 수 있다.
(제8실시예)
도 16a∼16c 및 도 17a∼17c는 각각 본 발명의 제8실시예에 따른 질화갈륨계 화합물 반도체 레이저 제조공정을 나타낸 것이고, 특히 이중-헤테로구조부의 메사형 구조를 제조하는 공정을 나타낸다. 본 실시예는 상기 기술한 실시예에 적용할 수 있다.
도 16a에 나타낸 바와 같이, GaN 버퍼층(502)은 사파이어 기판(501) 상에 두 께 50nm로 성장한다. 두께 4㎛를 갖는 n형 GaN 콘택트층(503), 두께 1㎛를 갖는 n형 AlGaN 클레딩층(504), 두께 0.3㎛를 갖는 InGaN-MQW 활성층(505), ㎛를 갖는 p형 AlGaN 클레딩층(506) 및, 두께 0.5㎛를 갖는 p형 GaN층(507)은 MOCVD에 의해 GaN 버퍼층(502) 상에 순차성장한다.
도 16b에 나타낸 바와 같이, SiO2막(531)은 열(thermal) CVD에 의해 p형 GaN층(507) 상에 두께 0.4㎛17로 퇴적한다. 레지스트/중간층/레지스트로 이루어진 3층 레지스트가 SiO2막(531) 상에 형성된다. 즉, 제1레지스트(532)가 SiO2막(531) 상에 두께 3㎛로 형성된다. 레지스트를 경화(harden)시키기 위하여 합성구조를 질소대기에 20분 동안 250℃로 노출한 후, Ti(또는 Al)막(533)을 전자빔 퇴적에 의해 100nm에서 200nm의 두께로 퇴적하고, 제2레지스트(57)는 두께 1㎛로 그 위에 형성한다. 레지스트(57)는 스트립 폭, 예컨대 광노출 공정으로 1㎛를 갖는 스트립 형상으로 패턴한다.
도 16c에 나타낸 바와 같이, Ti막(533)은 염소가스를 이용하는 재활성 이온빔 에칭(RIBB)에 의해 마스크로서 레지스트(57)와 함께 선택적으로 에칭하고, Ti막(533)에 스트립 패턴이 전이한다.
도 17a에 나타낸 바와 같이, 레지스트(532)는 산소가스를 이용하는 RIBE에 의해 마스크로서 Ti막(533)과 함께 선택적으로 에칭하고, 레지스트(532)에 스트립 패턴이 전이한다. 이 때, 레지스트(532)는 이미 경화되어 있기 때문에, 염소 플라즈마에 만족스럽게 대항한다. 이 단계로, 거의 수직측벽을 갖는 레지스트 마스크가 형성 될 수 있다.
도 17b에 나타낸 바와 같이, SiO2막(531)은 마스크로 레지스트(532)와 Ti막(533)을 이용하는 RIE에 의해 선택적으로 에칭한다. 도 17 c에 나타낸 바와 같이, 선택에칭은 메사 스트립을 형성하기 위하여 수행한다. 결과적으로, 이중-헤테로구조와 수직측벽을 갖는 1-㎛ 폭 메사형 구조를 얻을 수 있다.
이어서, 전류 블록킹층(매립층)의 성장, 콘택트층의 성장, 기판-측 전극(예컨대, 도 6a∼6d 및 도 7a∼7c에 나타낸 단계)을 형성하기 위한 메사형 구조의 형성 및, 전극의 형성은 질화같륨계 화합물 반도체 레이저를 제조하기 위하여 수행한다.
본 실시예에 따른 철소 메사 스트립도 3층 레지스트를 이용함으로써, 높은 제어가능성으로 형성될 수 있다. 제8실시예는 제7실시예에서 제일먼저 기술한 것과 같이 매립구조(BH)를 갖는 레이저를 제조하는데 매우 효과적이다.
본 발명은 기관 상에 질화갈륨계 화합물 반도체재료로 이루어진 버퍼층을 매개로 질화갈륨계 화합물 반도체재료로 이루어진 메사형 이중-헤테로구조부를 형성하고, 그 메사형 구조의 양측을 전류 블록킹층으로 매립하는 구성으로 하고 있기 때문에, 이중-헤테로구조부에 있어서의 캐리어의 주입 및 광의 제한을 양호하게 행 할 수 있으며, 낮은 임계치로 발진하는 단파장의 광원으로 이용할 수 있는 질화갈륨계 화합물 반도체 레이저 를 실현할 수 있다.

Claims (20)

  1. 지지기판과, 버퍼층을 매개로 상기 지지기판 상에 형성된 다른 도전형의 제1 및 제2클레딩층간에 활성층을 끼움으로써 얻어진 이중-헤테로구조를 갖는 메사 스트립(stripe), 상기 메사 스트립의 양측에 매립된 전류 블록킹층 및, 상기 제1 및 제2클레딩층에 접속된 제1 및 제2전극을 구비하여 이루어지고, 상기 각 버퍼층과, 활성층 및, 제1 및 제2클레딩층은 본질적으로, InxGayAlzB1-X-YN의 구성식으로 이루어지고, 상기 구성식에서 0≤x,y,z,x+y+z≤1인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  2. 제1항에 있어서, 상기 제1 및 제2전극은 각각 본질적으로 상기 구성식으로 나타낸 재료로 이루어진 제1 및 제2콘택트층을 매개로 상기 제1 및 제2클레딩층에 접속된 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  3. 제2항에 있어서, 상기 제1콘택층은 상기 버퍼층 상에 배열되고, 상기 제1콘택트층 상에 배열된 완전한 메사를 구성하는 상기 메사 스트립 및 상기 블록킹층과, 상기 제1전극은 상기 메사 다음에 상기 제1콘택트층 상에 배열된 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  4. 제3항에 있어서, 상기 제1전극과 상기 메사 스트립간에 위치한 상기 전류 블록킹층의 제1부분의 폭이 상기 메사 스트립을 매개로 상기 제1부분에 대향하는 상기 전류 블록킹층의 제2부분의 폭 보다도 작은 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  5. 제3항에 있어서, 상기 메사 스트립은 폭이 상기 메사 스트립의 1/50 이상이 아닌 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  6. 제3항에 있어서, 상기 전류 블록킹층의 상기 제1부분의 폭이 상기 메사 스트립의 폭에 3배에서 20배인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  7. 제2항에 있어서, 상기 제2콘택트층은 상기 메사 스트립과 상기 전류 블록킹층간에 위치한 확장부분을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  8. 제1항에 있어서, 상기 활성층은 퀀텀 웰 구조인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  9. 제8항에 있어서, 상기 활성층은 멀티플 퀀텀 웰 구조인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  10. 제1항에 있어서, 상기 전류 블록킹층은 본질적으로 상기 구성식으로 나타낸 재료로 이루어진 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  11. 제10항에 있어서, 상기 블록킹층은 상기 메사 스트립 보다도 높은 저항을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  12. 제10항에 있어서, 상기 전류 블록킹층은 상기 이중-헤테로구조에 반대되는 p-n접합을 형성하기 위하여 적층된 복수층을 갖춘 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  13. 제10항에 있어서, 상기 전류 블록킹층은 상기 메사 스트립 보다도 낮은 굴절률을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  14. 제10항에 있어서, 상기 전류 블록킹층은 상기 메사 스트립 보다도 높은 굴절률을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  15. 제1항에 있어서, 상기 전류 블록킹층은 적어도 Al을 포함한 층 상에 형성된 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  16. 상기 제1클레딩층은 상기 메사 스트립의 양측에 확장하는 저부를 갖추고, 상기 전류 블록킹층은 상기 확장부에 형성되며, 상기 제1클레딩층은 Al을 포함하는 반면, 상기 전류 블록킹층은 Al을 포함하지 않는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  17. 제1항에 있어서, 상기 활성층의 양측부는 상기 활성층과 다른 구성을 갖고 본질적으로 상기 구성식으로 나타낸 재료로 이루어진 메스트랜스포트층으로 대체되는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저.
  18. 지지기판 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 다른 도전형의 제1 및 제2클레딩간 활성층을 끼움으로써 얻어진 이중-헤테로구조를 갖는 적층막을 형성하는 단계, 메사 스트립을 형성하기 위하여 상기 적층막을 선택적으로 에칭하는 단계, 결정을 재증발하기 위하여 고온에서 기상중에 얻어진 구조를 남김으로써, 상기 메사 스트립의 활성층의 양측을 일부 제거하는 단계, 결정을 성장하기 위하여 고온에서 기상중에 합성구조를 남김으로써, 적어도 상기 활성층의 양측 상에 제거한 부분에 메스트랜스포트층을 형성하는 단계 및.전류 블록킹층으로 상기 메사 스트립의 양측을 매립하는 단계를 구비하여 이루어지고, 상기 각 버퍼층과, 활성층 및, 제1 및 제2클레딩층은 본질적으로, InxGayAlzB1-X-YN의 구성식으로 이루어지고, 상기 구성식에서 0≤x,y,z,x+y+z≤1인 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저 제조방법.
  19. 제18항에 있어서, 상기 전류 블록킹층은 본질적으로 상기 구성식으로 나타낸 재료로 이루어지고, 상기 메사 스트립의 양측 상에 성장하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저 제조방법.
  20. 제18항에 있어서, 상기 적층막을 선택적으로 에칭함으로써 상기 메사 스트립을 형성하기 위하여, 레지스트/중간금속층/레지스트 적층막을 이용함으로써 마스크 패턴을 형성하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 질화갈륨계 화합물 반도체 레이저 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970034869A 1996-07-26 1997-07-25 질화갈륨계화합물반도체레이저및그제조방법 KR100272155B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-197855 1996-07-26
JP19785596 1996-07-26

Publications (2)

Publication Number Publication Date
KR980012751A true KR980012751A (ko) 1998-04-30
KR100272155B1 KR100272155B1 (ko) 2000-12-01

Family

ID=16381464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034869A KR100272155B1 (ko) 1996-07-26 1997-07-25 질화갈륨계화합물반도체레이저및그제조방법

Country Status (2)

Country Link
US (1) US5966396A (ko)
KR (1) KR100272155B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493639B1 (ko) * 2002-10-25 2005-06-03 엘지전자 주식회사 화합물 반도체 레이저 다이오드
US12191418B2 (en) 2019-04-12 2025-01-07 Google Llc Monolithic integration of different light emitting structures on a same substrate

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987048A (en) * 1996-07-26 1999-11-16 Kabushiki Kaisha Toshiba Gallium nitride-based compound semiconductor laser and method of manufacturing the same
US6555403B1 (en) * 1997-07-30 2003-04-29 Fujitsu Limited Semiconductor laser, semiconductor light emitting device, and methods of manufacturing the same
JP3653169B2 (ja) * 1998-01-26 2005-05-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子
WO2000016411A1 (en) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
JP2000261105A (ja) * 1999-03-08 2000-09-22 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体レーザ
JP2000277860A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd 半導体レーザ素子
JP3459599B2 (ja) * 1999-09-24 2003-10-20 三洋電機株式会社 半導体発光素子
DE10008584A1 (de) * 2000-02-24 2001-09-13 Osram Opto Semiconductors Gmbh Halbleiterbauelement für die Emission elektromagnetischer Strahlung und Verfahren zu dessen Herstellung
US6526082B1 (en) * 2000-06-02 2003-02-25 Lumileds Lighting U.S., Llc P-contact for GaN-based semiconductors utilizing a reverse-biased tunnel junction
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
KR100446615B1 (ko) * 2001-10-09 2004-09-04 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
JP2004128415A (ja) * 2002-10-07 2004-04-22 Toshiba Corp トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
JP4564234B2 (ja) * 2003-02-17 2010-10-20 株式会社東芝 半導体発光素子
KR100988083B1 (ko) * 2003-06-03 2010-10-18 삼성전자주식회사 반도체 레이저 소자
KR100949571B1 (ko) * 2008-01-21 2010-03-25 포항공과대학교 산학협력단 광양자테 레이저 및 그 제조 방법
JP5394717B2 (ja) * 2008-12-15 2014-01-22 日本オクラロ株式会社 窒化物半導体光素子の製造方法
DE102011075502A1 (de) * 2011-05-09 2012-11-15 Forschungsverbund Berlin E.V. Breitstreifen-Diodenlaser mit hoher Effizienz und geringer Fernfelddivergenz
DE102016125430A1 (de) * 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
JP7371552B2 (ja) * 2020-03-24 2023-10-31 住友電気工業株式会社 量子カスケードレーザ
WO2024052295A1 (en) * 2022-09-05 2024-03-14 Ams-Osram International Gmbh Optoelectronic device and method for processing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972238A (en) * 1987-12-08 1990-11-20 Kabushiki Kaisha Toshiba Semiconductor laser device
US5146465A (en) * 1991-02-01 1992-09-08 Apa Optics, Inc. Aluminum gallium nitride laser
DE69404367T2 (de) * 1993-03-25 1998-02-26 Nippon Electric Co Planar-Vergrabene-Heterostruktur-Laserdiode mit zwei Kanälen und niedrigem Leckstrom
JP3621155B2 (ja) * 1994-07-25 2005-02-16 三菱電機株式会社 半導体レーザの製造方法
JPH0897498A (ja) * 1994-09-26 1996-04-12 Mitsubishi Electric Corp 半導体装置および半導体レーザ装置
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
US5617438A (en) * 1994-12-19 1997-04-01 Kabushiki Kaisha Toshiba Semiconductor laser and method for manufacturing the same
US5740192A (en) * 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
JPH0936474A (ja) * 1995-07-14 1997-02-07 Mitsubishi Electric Corp 半導体レーザ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493639B1 (ko) * 2002-10-25 2005-06-03 엘지전자 주식회사 화합물 반도체 레이저 다이오드
US12191418B2 (en) 2019-04-12 2025-01-07 Google Llc Monolithic integration of different light emitting structures on a same substrate

Also Published As

Publication number Publication date
KR100272155B1 (ko) 2000-12-01
US5966396A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
KR100272155B1 (ko) 질화갈륨계화합물반도체레이저및그제조방법
KR100763827B1 (ko) 반도체 레이저 소자 및 그 제조방법
US6872982B2 (en) Semiconductor device and method of fabricating the same and method of forming nitride based semiconductor layer
US7485902B2 (en) Nitride-based semiconductor light-emitting device
EP0989643B1 (en) Semiconductor light-emitting device and manufacturing method for the same
JPH11214788A (ja) 窒化ガリウム系半導体レーザ素子
JP3936109B2 (ja) 半導体発光装置及びその製造方法
JP3447920B2 (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
JP4821385B2 (ja) Iii族窒化物半導体光素子
JP2000058981A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP4178807B2 (ja) 半導体発光素子およびその製造方法
JP5507792B2 (ja) Iii族窒化物半導体光素子
US6639926B1 (en) Semiconductor light-emitting device
JP3735638B2 (ja) 半導体レーザおよびその製造方法
JPH11340573A (ja) 窒化ガリウム系半導体レーザ素子
JP3963233B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3984200B2 (ja) 窒化ガリウム系化合物半導体レーザの製造方法
JP3717255B2 (ja) 3族窒化物半導体レーザ素子
JP3878707B2 (ja) 窒化物系半導体レーザ素子の製造方法
JP2865160B2 (ja) 半導体レーザの製造方法
JP4163321B2 (ja) 半導体発光装置
JP4415440B2 (ja) 半導体レーザの製造方法
JPH1168255A (ja) 半導体発光装置
KR100363240B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JP2001223434A (ja) 窒化物系半導体レーザ装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970725

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970725

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991028

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000823

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000824

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030801

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040730

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050729

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060731

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070731

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080725

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100730

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110720

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120802

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130801

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140722

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20150716

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705