[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR950004286A - 독출전용 기억장치 - Google Patents

독출전용 기억장치 Download PDF

Info

Publication number
KR950004286A
KR950004286A KR1019940016937A KR19940016937A KR950004286A KR 950004286 A KR950004286 A KR 950004286A KR 1019940016937 A KR1019940016937 A KR 1019940016937A KR 19940016937 A KR19940016937 A KR 19940016937A KR 950004286 A KR950004286 A KR 950004286A
Authority
KR
South Korea
Prior art keywords
memory cells
memory cell
memory
transistor
current characteristic
Prior art date
Application number
KR1019940016937A
Other languages
English (en)
Other versions
KR0135698B1 (ko
Inventor
노부타케 스기우라
히데오 가토
요시오 모치즈키
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950004286A publication Critical patent/KR950004286A/ko
Application granted granted Critical
Publication of KR0135698B1 publication Critical patent/KR0135698B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은, 메모리의 독출 여유를 넓히고, 패턴을 축소하며, 피크전류를 감소시키는 독출회로나 이것을 이용한 독출방식을 실시하는 것이 가능한 반도체 기억장치를 제공한다.
4값 이상의 데이터를 1메모리셀에 기록하는 반도체 기억장치에서 워드선(W1,W2,…)에 크게 다른 복수의 전위를 공급하는 전압가변회로(9)를 부가한다. 그리고, 이 회로를 이용해서 워드선에 인가되는 전압이 크기를 바꾸면서 데이터를 독출한다. 그 독출동작은 소정의 메모리셀을 전압의 크기를 바꾸는 것으로 그 메모리셀을 독출하도록 복수회로 나누어 행한다. 이 전압 가변회로의 전압은 메모리셀의 임계치에 동일한 전압을 이용하기 때문에 메모리셀을 이용하는 것도 가능하고, 또한 전원전압을 감압하여 공급한다.

Description

독출전용 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 기억장치 회로도의 메모리셀 부분을 나타낸 회로도.

Claims (4)

  1. 매트릭스상으로 배치된 복수의 메모리셀(M1~M4)과, 이 메모리셀(M1~M4)의 게이트가 접속되어 있는 복수의 워드선(W1~Wn), 상기 메모리셀(M1~M4)의 드레인이 접속되어 있는 복수의 비트선(B1~B4), 상기 워드선(W1~Wn)에 적어도 1개 이상의 전위를 공급하는 전압가변회로(9), 독출동작시에 있어서 상기 복수의 메모리셀(M1~M4)중에서 독출되는 소정의 메모리셀을 적어도 2개 이상 내부적으로 순차선택하는 수단을 갖춘 비트선선택수단(3,4), 이 비트선선택수단(3,4)에 의해 선택된 소정의 비트선의 전위를 검출하여 상기 복수의 메모리셀(M1~M4)중으로부터 독출되는 메모리셀에 흐르는 전류를 감지하는 감지증폭기(5), 적어도 2개 이상의 래치회로(71~74) 및, 상기 내부적으로 순차 선택된 적어도 2개 이상의 메모리셀의 상기 감지증폭기 (5)의 출력을 상기 래치회로(71~74)에 각각 래치하는 순차회로(61~64)를 구비하고 있는 것을 특징으로 하는 반도체 기억장치.
  2. 매트릭스상으로 배치된 복수의 메모리셀(M1~M4)과, 이 메모리셀(M1~M4)의 게이트가 접속되어 있는 복수의 워드선(M1~Wn), 상기 메모리셀(M1~M4)의 드레인이 접속되어 있는 복수의 비트선(B1~B4)및, 상기 워드선(W1~Wn)에 적어도 1개 이상의 전위를 공급하는 전압가변회로(9)를 구비하고, 상기 전압가변회로(9)는 상기 메모리셀을 구성하는 소정의 적어도 1개 이상의 트랜지스터 또는 이 메모리셀의 특성과 동등의 특성을 갖춘 적어도 1개 이상의 트랜지스터에 의해 구성되는 기준 트랜지스터(M01,M10,M11)에 의해 상기 워드선(W1~Wn)에 공급되는 복수의 전위를 설정하는 것을 특징으로 하는 반도체 기억장치.
  3. 매트릭스상으로 배치된 복수의 메모리셀(M1~M4)과, 이 메모리셀(M1~M4)의 게이트가 접속되어 있는 복수의 워드선(W1~Wn), 상기 메모리셀(M1~M4)의 드레인이 접속되어 있는 복수의 비트선(B1~B4)및, 상기 워드선(W1~Wn)에 적어도 1개 이상의 전위를 공급하는 전압가변회로(9)를 구비하고, 상기 전압 가변회로(9)는 상기 메모리셀을 구성하는 소정의 적어도 1개 이상의 트랜지스터 또는 이 메모리셀의 특성과 동등의 특성을 갖춘 적어도 1개 이상의 트랜지스터에 의해 구성되는 기준 트랜지스터(M01,M10,M11)의 게이트에, 상기 워드선에 공급하는 복수의 전위와 동등의 전위를 공급하는 수단을 갖추고, 상기 기준 트랜지스터(M01,M10,M11)의 드레인이 접속되며, 상기 기준 셀에 흐르는 전류를 감지하는 기준 감지증폭기(Tr31,Tr11;Tr41,Tr 22;Tr51,Tr33)를 구비하고, 이 기준 감지증폭기(Tr31,Tr11;Tr41,Tr22;Tr51,Tr33)의 출력에 의해 상기 감지증폭기의 출력을 이 감지증폭기에 접속된 래치회로에서 래치하든가, 또는 상기 감지증폭기에 접속된 출력회로에 의해 출력하는 것을 특징으로 하는 반도체 기억장치.
  4. 제2항에 있어서, 상기 기준 트랜지스터가 상기 메모리셀과 동일한 임계치의 트랜지스터, 상기 메모리셀과 임계치가 다르던가 전류특성이 같은 트랜지스터, 상기 메모리셀과 같은 임계치에서 전류특성이 이 메모리셀의 전류특성의 명배의 전류특성을 갖춘 트랜지스터, 상기 메모리셀과 같은 임계치에서 전류특성이 이 메모리셀의 전류특성의 명배의 전류특성을 갖춘 트랜지스터, 또는 상기 메모리셀과 임계치가 다르고, 전류특성이 이 메모리셀의 전류특성의 몇배의 전류특성을 갖춘 트랜지스터중 적어도 어느 1개 이상의 트랜지스터에 의해 구성되는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016937A 1993-07-12 1994-07-12 반도체 기억장치(a read only memory device) KR0135698B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-193876 1993-07-12
JP19387693A JP3179943B2 (ja) 1993-07-12 1993-07-12 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950004286A true KR950004286A (ko) 1995-02-17
KR0135698B1 KR0135698B1 (ko) 1998-05-15

Family

ID=16315220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016937A KR0135698B1 (ko) 1993-07-12 1994-07-12 반도체 기억장치(a read only memory device)

Country Status (7)

Country Link
US (2) US5457650A (ko)
EP (1) EP0634750B1 (ko)
JP (1) JP3179943B2 (ko)
KR (1) KR0135698B1 (ko)
CN (1) CN1038074C (ko)
DE (1) DE69427209T2 (ko)
TW (1) TW268129B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP2768321B2 (ja) * 1995-02-28 1998-06-25 日本電気株式会社 半導体記憶装置
KR0182868B1 (ko) * 1995-09-27 1999-04-15 김주용 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
TW334566B (en) * 1996-02-26 1998-06-21 Sanyo Electric Co Non-volatile semiconductor memory device
US5748533A (en) * 1996-03-26 1998-05-05 Invoice Technology, Inc. Read circuit which uses a coarse-to-fine search when reading the threshold voltage of a memory cell
EP0904587B1 (en) * 1996-06-14 2003-10-08 Macronix International Co., Ltd. Page mode floating gate memory device storing multiple bits per cell
US6857099B1 (en) * 1996-09-18 2005-02-15 Nippon Steel Corporation Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program
JP3093655B2 (ja) * 1996-09-27 2000-10-03 日本電気アイシーマイコンシステム株式会社 多値マスクｒｏｍのワード線駆動方法及びその駆動回路
KR100226746B1 (ko) * 1996-12-30 1999-10-15 구본준 다중비트셀의데이타센싱장치및방법
US6137726A (en) * 1997-11-25 2000-10-24 Samsung Electronics Co., Ltd. Multi-level memory devices having memory cell referenced word line voltage generations
KR100283029B1 (ko) * 1997-12-29 2001-03-02 윤종용 반도체 메모리 장치의 워드 라인 전압 발생 회로
KR100282707B1 (ko) * 1997-12-29 2001-02-15 윤종용 멀티-비트 데이터를 저장하는 반도체 메모리 장치 (semiconductor memory device for storing a multi-bit data)
KR100266744B1 (ko) * 1997-12-29 2000-09-15 윤종용 고집적 가능한 멀티-비트 데이터 래치 회로를 갖는 반도체 메모리 장치
KR100266748B1 (ko) 1997-12-31 2000-10-02 윤종용 반도체 메모리 장치 및 그 장치의 에러 정정 방법
US6279133B1 (en) 1997-12-31 2001-08-21 Kawasaki Steel Corporation Method and apparatus for significantly improving the reliability of multilevel memory architecture
US5896337A (en) 1998-02-23 1999-04-20 Micron Technology, Inc. Circuits and methods for multi-level data through a single input/ouput pin
JPH11283386A (ja) * 1998-03-31 1999-10-15 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US6178114B1 (en) 1999-01-12 2001-01-23 Macronix International Co., Ltd. Sensing apparatus and method for fetching multi-level cell data
KR100291897B1 (ko) 1999-03-11 2001-06-01 윤종용 버스트 모드 액세스를 구비한 반도체 메모리 장치
US6684520B1 (en) 2000-02-25 2004-02-03 Xilinx, Inc. Mask-alignment detection circuit in x and y directions
US6205055B1 (en) 2000-02-25 2001-03-20 Advanced Micro Devices, Inc. Dynamic memory cell programming voltage
US6424569B1 (en) 2000-02-25 2002-07-23 Advanced Micro Devices, Inc. User selectable cell programming
US6563320B1 (en) 2000-02-25 2003-05-13 Xilinx, Inc. Mask alignment structure for IC layers
US6305095B1 (en) 2000-02-25 2001-10-23 Xilinx, Inc. Methods and circuits for mask-alignment detection
US6297988B1 (en) 2000-02-25 2001-10-02 Advanced Micro Devices, Inc. Mode indicator for multi-level memory
US6219276B1 (en) 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6707713B1 (en) 2000-03-01 2004-03-16 Advanced Micro Devices, Inc. Interlaced multi-level memory
JP4467815B2 (ja) 2001-02-26 2010-05-26 富士通マイクロエレクトロニクス株式会社 不揮発性半導体メモリの読み出し動作方法および不揮発性半導体メモリ
US6891745B2 (en) * 2002-11-08 2005-05-10 Taiwan Semiconductor Manufacturing Company Design concept for SRAM read margin
US7180123B2 (en) * 2003-07-21 2007-02-20 Macronix International Co., Ltd. Method for programming programmable eraseless memory
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
CN100343920C (zh) * 2004-07-14 2007-10-17 义隆电子股份有限公司 适用字符线金属导线技术的平面单元只读存储器
US7145816B2 (en) * 2004-08-16 2006-12-05 Micron Technology, Inc. Using redundant memory for extra features
WO2006051455A1 (en) * 2004-11-09 2006-05-18 Koninklijke Philips Electronics N.V. Memory integrated circuit
KR100684873B1 (ko) * 2004-11-22 2007-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
JP4203489B2 (ja) * 2005-03-16 2009-01-07 シャープ株式会社 半導体記憶装置
KR100680479B1 (ko) 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치의 프로그램 검증 방법
US7257046B2 (en) * 2005-06-13 2007-08-14 Atmel Corporation Memory data access scheme
KR100706797B1 (ko) * 2005-08-23 2007-04-12 삼성전자주식회사 각각의 워드 라인에 다른 레벨의 소거 전압을 인가하는낸드 플래시 메모리 장치
KR100714823B1 (ko) * 2005-09-09 2007-05-07 주식회사 엑셀반도체 다치 에스램
US7400527B2 (en) * 2006-03-16 2008-07-15 Flashsilicon, Inc. Bit symbol recognition method and structure for multiple bit storage in non-volatile memories
JP2010073275A (ja) * 2008-09-19 2010-04-02 Spansion Llc 半導体装置およびデータ読み出し方法
JP2010140554A (ja) * 2008-12-11 2010-06-24 Samsung Electronics Co Ltd 不揮発性半導体記憶装置の読出し方法
US8248855B2 (en) * 2010-03-10 2012-08-21 Infinite Memories Ltd. Method of handling reference cells in NVM arrays
JP5355667B2 (ja) * 2011-11-21 2013-11-27 株式会社東芝 メモリシステム
JP2012109022A (ja) * 2012-03-07 2012-06-07 Nippon Telegr & Teleph Corp <Ntt> 読み出し装置
CN103325413B (zh) * 2012-03-21 2016-03-23 旺宏电子股份有限公司 具有寻址及相邻位的存储单元的集成电路及其操作方法
CN114817092A (zh) * 2022-04-13 2022-07-29 苏州菲斯力芯软件有限公司 一种高存储密度的多状态rom电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671965A (en) * 1979-11-19 1981-06-15 Nec Corp Semiconductor device
JPS603711B2 (ja) * 1980-04-30 1985-01-30 沖電気工業株式会社 読み出し専用記憶装置
JPS5769259A (en) * 1980-10-17 1982-04-27 Toshiba Corp Voltage detecting circuit
JPS5794990A (en) * 1980-12-03 1982-06-12 Seiko Epson Corp Data rom
CA1167963A (en) * 1980-12-24 1984-05-22 Mostek Corporation Multi-bit read only memory cell sensing circuit
JPS57120299A (en) * 1981-01-17 1982-07-27 Sanyo Electric Co Ltd Read-only memory
US4404655A (en) * 1981-01-28 1983-09-13 General Instrument Corporation Data sense apparatus for use in multi-threshold read only memory
JPS57153582A (en) * 1981-03-18 1982-09-22 Matsushita Electric Ind Co Ltd Speed controller for dc motor
JPS57181497A (en) * 1981-04-30 1982-11-08 Ricoh Co Ltd Read only memory
JPS5888672A (ja) * 1981-11-24 1983-05-26 Hitachi Ltd 入力しきい電圧自動測定回路
JPS58181497A (ja) * 1982-04-19 1983-10-24 Kobe Steel Ltd 被覆成形用押出装置の脱気方法
EP0148488B1 (en) * 1983-12-23 1992-03-18 Hitachi, Ltd. Semiconductor memory having multiple level storage structure
JPH06101534B2 (ja) * 1985-08-09 1994-12-12 三菱電機株式会社 半導体集積回路の内部電源電圧発生回路
US5293560A (en) * 1988-06-08 1994-03-08 Eliyahou Harari Multi-state flash EEPROM system using incremental programing and erasing methods
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5132935A (en) * 1990-04-16 1992-07-21 Ashmore Jr Benjamin H Erasure of eeprom memory arrays to prevent over-erased cells
KR940006611B1 (ko) * 1990-08-20 1994-07-23 삼성전자 주식회사 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
JPH04172698A (ja) * 1990-11-05 1992-06-19 Nec Kyushu Ltd 半導体集積回路
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance

Also Published As

Publication number Publication date
EP0634750A2 (en) 1995-01-18
DE69427209D1 (de) 2001-06-21
CN1102499A (zh) 1995-05-10
EP0634750B1 (en) 2001-05-16
CN1038074C (zh) 1998-04-15
US5852575A (en) 1998-12-22
JPH0729383A (ja) 1995-01-31
TW268129B (ko) 1996-01-11
US5457650A (en) 1995-10-10
JP3179943B2 (ja) 2001-06-25
KR0135698B1 (ko) 1998-05-15
DE69427209T2 (de) 2001-10-11
EP0634750A3 (en) 1996-01-10

Similar Documents

Publication Publication Date Title
KR950004286A (ko) 독출전용 기억장치
KR0122108B1 (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
US5757702A (en) Data holding circuit
JP2004005777A5 (ko)
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
KR960030240A (ko) 강유전체 램덤 액세스 메모리
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR950034268A (ko) 비휘발성 메모리 셀의 스트레스 감소 방법
KR930024162A (ko) 반도체 기억 장치
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
JPH0750557B2 (ja) 不揮発性メモリセルのアレイを有するメモリ装置
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR970012682A (ko) 강유전체 메모리장치 및 그 검사방법
KR870009396A (ko) 불휘발성 반도체 기억장치
US5970012A (en) Non-volatile semiconductor memory device having a memory cell capable of establishing multi-level information and data writing method thereof
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR890015265A (ko) 불휘발성 메모리 회로장치
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
EP1170749B1 (en) Semiconductor device
KR950020704A (ko) 반도체 메모리 장치
EP0374995A1 (en) Integrated circuit with a memory
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR970029813A (ko) 비트라인 프리차아지회로
KR940018975A (ko) 반도체 메모리
KR950012472A (ko) 비휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee