KR900003668B1 - 시분할교환기의 클록신호 합성전송 방식 - Google Patents

Abstract

내용 없음.

Description

시분할교환기의 클록신호 합성전송 방식

제 1 도는 종래의 클록신호 전송방식에 따른 시스템 블록도.

제 2 도는 제 1 도의 각부 타이밍도.

제 3 도는 본 발명에 다른 방식의 클록신호 합성전송 및 분리장치의 블록도.

제 4 도는 제 3 도의 각부 동작파형도.

제 5 도는 제 3 도중 합성회로, 분리회로 및 카운터회로의 일실시예를 도시한 상세도.

* 도면의 주요부분에 대한 부호의 설명

11 : 발진회로 12 : 분주회로

13 : 동기신호 발생회로 14 : 전송회로

15 : 수신회로 16,33 : 카운터회로

31 : 합성회로 32 : 분리회로

51 : AND게이트 52 : 단안정 멀티바이브레이터

53 : 지연회로

54 : 비동기형리셋터블(Asynchronous Resetable) 카운터

본 발명의 시분할 교환기의 클록신호 전송방식에 관한 것으로, 특히 시분할 전전자 교환기에 필요한 시스템 기본 클럭과 동기신호의 전송에 있어서 종래의 개별 전송방식과는 달리 두신호를 송신부에서 합성하여 하나의 케이블로 전송하며 수신부에서는 이를 분리하여 사용할 수 있도록한 클록신호 합성전송방식에 관한것이다.

시분할 교환기의 기본클럭의 고주파클록과 교환기내의 동기신호인 저주파클록을 각각 동축케이블을 써서 전송하는 종래의 클록신호 전송방식이 제 1 도의 시스템 블록도에 도시되어 있다. 여기서 상기 기본클럭은 교환시스템에서 디지탈회로의 타임베이스(time base)이며, 동기신호는 시스템 내부장치간의 동기를 맞추기 위한 신호이다. 상기 제 1 도와 같은 구성의 클록신호 전송에 있어서는 고주파 클록신호와 저주파 클록신호간의 누화(crosstalk)가 발생하게 되므로, 통상 케이블 포설경로를 분리해 주어야만 한다. 또 수신부에서 기본클록을 분주하여 각종 클록신호를 만들때 시스템 전체의 동기을 위해서 분주회로의 카운터를 리셋트(Reset)시켜 주어야 하는데, 이때 상기 동기신호와 기본클록이 특정한 위상관계를 가져야 한다. 그러나 고주파신호와 저주파신호의 전송지연 특성차이로 인하여 각 수신부마다 타이밍의 조정작업이 필요하게 되는 단점이 있다. 이를 제 1 도 및 제 2 도 도면구성을 참조하여 보면, 기본클록(1) 및 동기신호(3)의 파형이 전송시에 제 2 도와 같은 위상관계를 가져야 아는 제약이 따르는데, 이러한 위상관계는 기본클록용 케이블과 동기신호용 케이블의 전송길이 등에 따라 그 편차가 메우 심하여 조정하기가 까다롭고 또한 상기 두신호간의 상호 간섭으로 인하여 파형이 왜곡하기도 하는 불리함이 있었다.

따라서 본 발명의 목적은 시분할 전전자 교환기의 클록신호 전송에 있어서, 시스템 기본클록과 동기신호를 송신부에서 합성하여 하나의 케이블로 전송하고 수신부에서는 이를 분리하여 사용하는 클록신호 합성전송 방식을 제공함에 있다.

본 발명의 또다른 목적은 상기 시스템 기본클록과 동기신호를 동축케이블로 전송함에 따라 신호의 누화를 방지하고, 전송지연 특성차이로 인한 상기 두 신호간의 위상관계의 변화를 근본적으로 제거할 수 있는 전송방식을 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다. 제 3 도는 본 발명에 따른 클록신호 합성전송 및 분리장치의 시스템 구성블록도로서, 소정 기본클록신호를 출력하는 발진회로(11)와, 상기 발진회로(11)에서 출력되는 기본클럭록신호를 소정 분주하는 분주회로(12)와, 상기 발진회로(11) 및 분주회로(12)의 출력신호 논리상태에 대응하여 소정동기신호를 출력하는 동기신호 발생회로(13)와, 상기 기본클록신호와 동기신호를 합성하여 소정의 합성전송 클록신호를 출력하는 합성회로(31)와, 상기 합성전송 클록신호를 전송케이블에 출력하는 전송회로(14)와, 상기 전송회로(14)로 부터 전송된 합성전송 클럭신호를 전송케이블로 부터 입력하는 수신회로(15)와, 상기 수신회로(15)의 출력인 합성전송 클록신호를 동기신호와 기본클록신호로 분리시켜 출력하는 분리회로(32)와, 상기 동기신호에 의해 리셋트됨과 동시에 상기 기본클록신호를 소정 분주하여 출력하는 카운터회로(33)로 구성된다.

제 4 도는 제 3 도의 각부동작 파형도로서, 도면중 (1) 내지 (8)로 지시된 각부의 출력신호 상태를 도시하고 있다.

한편, 제 5 도는 제 3 도의 일실시예에 따른 상세회로도 및 그 동작파형도로서,(a)는 합성회로(31)를 AND게이트(51)로 구성한 회로도 및 그의 입출력 파형도이며,(b)는 분리회로(32)를 단안정 멀티바이브레이터(52)와 지연회로(53)로 구성하고 카운터회로(33)를 비동기형 리셋터블(Asynchronous Resetable)카운터(54)로 구성한 회로도 및 그의 입출력 파형도이다.

따라서 상술한 구성을 참조하여 본발명의 동작관계를 상술하면 다음과 같다.

발진회로(11)는 제 4 도의 (1)과 같은 기본클록신호를 출력한다.

상기 기본클록신호는 분주회로(12)에서 소정분주되어 제 4 도 (2)와같은 큰 주기의 분주클록이 되고, 이 분주클록은 동기신호 발생회로(13)에서 상기 발진회로(11)의 기본클록신호와 논리적으로 연산되어 제 4 도(3)의 동기신호가 된다. 여기서 상기 제 4 도(3)의 동기신호를 얻기위한 발진회로(11), 분주회로(12) 및 동기신호 발생회로(13)의 구성은 이 분야의 통상의 지식을 가진자라면 용이하게 실시할 수 있는 것으로, 상용의 논리소자용 집적회로를 다수 사용하여 구성할 수 있다. 상기 기본클록신호(1)와 동기신호(3)는 합성회로(31)에서 AND게이트를 통해 합성되면 제 4 도 (4)와같은 합성신호가 되어 전송회로(14)를 통해 전송케이블에 실려진다. 그러면, 수신회로(15)는 상기 합성신호를 전송케이블에서 수신하여 분리회로(32)에 출력시켜 원래의 기본클럭신호와 동기신호를 복구할 수 있도록 한다. 제 5 도 (b)의 단안정 멀티바이브레이터(52) 및 지연회로(53)로 구성된 상기 분리회로(32)는 입력된 합성신호를 상기 단안정 멀티바이브레이터(52)에서 모니터함으로써 제 5 도 (7)과같은 원래의 동기신호를 복구하고, 동시에 지연회로(53)에서는 상기 합성신호를 소정 다이밍 지연시킨후 그대로 출력시켜 제 5 도(7')와 같은 지연된 합성신호를 복구한다. 이러한 합성신호는 그대로 상기 발진회로(11)에서 출력된 시스템 기본클록(1)에 대신하여 사용된다. 즉, 종래방식의 제 1 도에 도시된 카운터회로(16)는 제 2 도의 기본클록(6)와 동기신호(7)를 이용하며, 이 동기신호(7)는 상기 카운터회로(16)의 동기형 리셋트신호로 이용되기 때문에 제 2 도에 도시된 바와같은 위상관계를 정확히 가져야 하지만, 본 발명에 따른 카운터회로(33)는 비동기형 리셋트이 가능한 카운터회로를 사용하였으므로 분리된 상기 동기신호(7)가 지연된 합성신호(7')의 하나 누락된 상승펄스(Rising Pulse) 구간에 대응하는 기능을 하게되며 상기 카운터회로(33)에서 출력되는 분주회로(8)들의 마스터리셋트(Master Reset)으로 이용된다. 상기와 같은 제 5 도(7)의 동기신호 시스템 기본클록신호에 합성되어 하나의 전송경로로 전송된 것이기 때문에 상기 동기신호(7)와 지연된 합성신호(7')의 위상관계는 항상 일정하게 되고 이에 따라 수신부에서의 위상관계 변화문제는 해결된다 하겠다.

이상 상술한 바와같은 본 발명은 시분할 전전자 교환기의 기본클록신호와 동기신호를 전송함에 있어서 이들을 합성하여 전송하게 되므로 사용되는 동축케이블의 량을 반감할 수 있으며, 각 수신부에서 두신호간의 위상조정 작업을 별도로 할 필요가 없게된다. 또한 종래방식에서와 같이 시스템 설계시 두개의 동축케이블의 경로 및 길이를 각 수신부 별로 고려해야만 하는 번거로움이 제거되고, 특히 두 신호간의 누화를 근본적으로 없앨 수 있으므로 양호한 전송품질을 얻을 수 있는 잇점이 있다.

Claims (2)

1. 시분할 전전자 교환기의 클록신호 전송회로에 있어서, 소정 기본클록신호를 출력하는 발진회로(11)와, 상기 발진회로(11)에서 출력되는 기본클록신호를 소정 분주하는 분주회로(12)와, 상기 발진회로(11) 및 분주회로(12)의 출력신호 논리상태에 대응하여 소정 동기신호를 출력하는 동기신호 발생회로(13)와, 상기 기본클록신호와 동기신호를 합성하여 소정의 합성전송 클록신호를 출력하는 합성회로(31)와, 상기 합성전송클록신호를 전송케이블에 출력하는 전송회로(14)와, 상기 전송회로(14)로 부터 전송된 합성전송 클록신호를 전송케이블로 부터 입력하는 수신회로(15)와, 상기 수신회로(15)의 출력인 합성전송 클록신호를 동기신호와 기본클록신호로 분리시켜 출력하는 분리회로(32)와, 상기 동기신호에 의해 리셋트됨과 동시에 상기 기본클록신호를 소정 분리하여 출력하는 카운터회로(33)를 구비하여, 상기 기본클록신호와 동기신호를 상기 합성회로(31)에서 합성하여 합성클록신호로써 단일 전송케이블을 통해 전송하고, 수신된 상기 합성클록신호를 상기 분리회로(32)에서 원래의 기본클록신호와 동기신호로 각각 복구하는 것을 특징으로 하는 시분할 전전자 교환기의 클록신호 합성전송 방식.
2. 제 1 항에 있어서, 상기 분리회로(32)가 상기 합성클록 신호로 부터 동기신호를 복구하는 단안정 멀티바이브레이터(52)와 상기 합성클록신호를 소정 지연시켜 출력하는 지연회로(53)로 구성됨을 특징으로 하는 시분할 전전자교환기의 클록신호합성전송 방식.

Images