[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR900006293B1 - 씨모오스 디램의 데이터 전송회로 - Google Patents

씨모오스 디램의 데이터 전송회로 Download PDF

Info

Publication number
KR900006293B1
KR900006293B1 KR1019870006287A KR870006287A KR900006293B1 KR 900006293 B1 KR900006293 B1 KR 900006293B1 KR 1019870006287 A KR1019870006287 A KR 1019870006287A KR 870006287 A KR870006287 A KR 870006287A KR 900006293 B1 KR900006293 B1 KR 900006293B1
Authority
KR
South Korea
Prior art keywords
data
output
input
buses
bus
Prior art date
Application number
KR1019870006287A
Other languages
English (en)
Other versions
KR890001304A (ko
Inventor
박용의
조수인
전동수
서승모
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870006287A priority Critical patent/KR900006293B1/ko
Priority to US07/206,824 priority patent/US5153459A/en
Priority to NL8801541A priority patent/NL192155C/nl
Priority to JP63147051A priority patent/JPS6419588A/ja
Priority to FR8808134A priority patent/FR2616934B1/fr
Priority to DE3820800A priority patent/DE3820800A1/de
Publication of KR890001304A publication Critical patent/KR890001304A/ko
Application granted granted Critical
Publication of KR900006293B1 publication Critical patent/KR900006293B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

씨모오스 디램의 데이터 전송회로
제 1 도는 종래의 데이터 전송회로도.
제 2 도는 본 발명에 따른 데이터 전송회로의 블럭도.
제 3 도는 본 발명의 일실시예의 구체회로도.
제 4 도는 제 3 도의 각부분의 파형도.
제 5 도는 종래의 데이터 전송회로도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 데이터 입력 버퍼 20 : 등화회로
30 : 입출력 센스 앰프 40 : 입출력 게이트
50 : 센스 앰프 100 : 제 1 트랜스미숀 게이트
200 : 제 2 트랜스미숀 게이트
300 : 제 1 입출력 버스 풀업 및 다운회로
400 : 제 2 입출력 버스 풀업 및 다운회로 500 : 입출력버스 등화 및 풀업회로
본 발명은 반도체 메모리장치에 있어서 데이터 전송회로에 관한 것으로, 특히 씨모오스 다이나믹램(이하 DRAM이라 칭함)의 데이터 입력버퍼에서 입출력 버스로의 개량된 데이터 전송회로에 관한 것이다.
씨모오스 DRAM에 있어서는 데이터를 읽어들일시 TTL(Transistor-Transistor-Logic)논리레벨의 데이터신호를 씨모오스 논리레벨의 데이터신호로 변환하는 데이터 입력버퍼(Data Input Buffer)를 내장하고 있고 상기 데이터 입력버퍼로부터 출력하는 데이터가 데이터버스와 입출력(I/0)버스를 통하고 센스증폭기(Sanse Amplifier)를 통해 행(row)어드레스에 의해 특정된 소정의 메모리셀에 상기 데이터가 기억된다.
따라서 통상의 DRAM에 있어서는 상기 데이터 입력버퍼로 부터 출력하는 데이터를 데이터버스와 입출력버스를 통해 메모리셀 어레이로 전송하여야 한다.
그러나 고밀도 DRAM 예를들어 IM DRAM의 경우 상기 데이터버스의 기생용량은 대략 1.5PF이며 입출력 버스의 기생용량은 3-4PF정도로서 데이터 입력버퍼는 이 기생용량을 모두 부하로써 구동하여야 하는부담을 안게된다 즉, 종래의 데이터 전송회로는 제 1 도에 도시한 바와같은 구성을 하고 있었다.
데이터 입력버퍼(10)를 통해 읽어들인 데이터는 데이터 버스(11) 및 (12)로 출력하고 트랜스퍼 게이트(1)및 (2)의 게이트(16)로 입력하는 제어 클럭에 의해 온상태가 되므로서 상기 데이터버스(11) 및 (12)에 있던 데이터가 입출력버스(13) 및 (14)로 전송되고 입출력 게이트(40)로 입력하여 이 입출력 게이트(40)에서 열어드레스 신호를 게이트 라인(41)으로 입력하여 모오스 트랜지스터(43) 및 (44)가 도통되고 센스앰프(50)를 통해 행어드레스 신호를 행어드레스 라인(64) 또는 (65)로 입력하여 비트라인(60) 또는 (61)상의 데이터를 메모리셀(62) 또는 (63)에 기억시켜 왔다.
또한 입출력 센스앰프(30)는 상기 메모리셀(62) 또는 (63)에 기억된 데이터를 읽어 도시하지 않는 출력데이터 버퍼로 증폭 출력하기 위한 것으로 메모리셀로부터 데이터를 읽을때만 동작을 한다.
따라서 종래의 데이터 전송회로는 데이터 입력버퍼(10)에서 출력하는 데이터를 메모리셀(62) 또는 (63)에 써넣기 위해 데이터버스(11) 및 (12)와 입출력 버스(13) 및 (14)의 기생용량을 모두 부하로 구동하여야 했다.
그러므로 데이터 입력버퍼(10)의 출력단에 있는 트랜지스터는 상기 기생용량을 모두 충전하기 위하여 트랜지스터의 크기가 매우커야 했으며 또한 전송 속도는 느리고 전력 소비도 크게되는 문제점이 있었다.
특히 상기의 기생용량중 가장 큰 용량이 되는 입출력 버스의 기생용량을 줄이기 위한 종래의 방법으로는 메모리의 집적도가 높아질수록 다수의 메모리 셀로 구성된 여러개의 블럭으로 분리하는 것이었다.
분리된 블럭수만큼 입출력버스의 쌍이 증가하며 이에 따라 데이터 버스에서 입출력버스로 데이터를 전송해 주는 트랜지스터 게이트수도 증가하게 된다.
그러나 데이터를 읽어들이는 라이트 싸이클에서는 아무리 많은 블럭으로 나눠어져서 입출력버스의 쌍이 많다. 하더라도 한쌍의 입출력 버스만이 선택되어 메모리 셀에 데이터를 써넣으므로 문제는 없다.
그러나 메모리 용량이 증가하면 할수록 메모리장치를 제조하였을시 테스트에 문제가 있게된다. 즉, 모든메모리셀에 데이터를 써넣고 읽어내는데 따른 테스트 시간이 엄청나게 증가하게 되어 집적도가 높아질수록 이 문제는 심각해진다.
따라서 보다 빠른 테스트를 하기 위하여서는 여러 비트의 데이터를 한번에 읽고 써야하는데 이 경우 읽어들이는 비트수만큼 입출력버스가 데이터 입력버퍼와 연결되어 데이터 입력버퍼와 연결되어 데이터 입력버퍼의 부담이 증가하게 된다. 결국 데이터 입력버퍼의 출력단의 풀업, 풀다운 트랜지스터의 크기를 늘어난 용량만큼 크게해야 하나 전술한 칩의 크기나 늘어나는 문제점이 있게된다.
그러한 문제점들을 해결하기 위한 제 5 도에 도시한 데이터 전송회로가(동일 출원인으로부터 일본국 특허출원 제159934/1987로서 출원된바 있다)현재 특허허락을 받았고 본 출원인에게 양도된 미합중국 특허 출원번호 제067,016호에 개시되어 있다. 제 5 도를 참조하면 데이터 버스라인(11)(12)와 입출력 버스라인(13)(14)를 아이솔레이숀하는 반전 버퍼회로(70)(80)가 각각 트랜스미숀 게이트(1)(2)와 상기 데이터 버스라인(13)(14)사이에 접속되 있다. 프리차아지시에는 라이트 데이터 클럭
Figure kpo00001
에 응답하여 상기 트랜스미숀게이트(1)(2)와 상기 반전 버퍼회로(70)(80)는 모두 오프상태가 되고 입출력 버스라인(13)(14)은 모두 프리차아지 및 등화회로(500)의 동작에 의해 전원공급 전압 VDD로 프리차아지 및 등화가 된다. 라이트 사이클시에는 데이터 입력 버퍼(10)로 부터 데이터
Figure kpo00002
와 DIN이 데이터 버스라인(11)과 (12)에 각각 전달된후 상기 클럭
Figure kpo00003
에 응답하여 트랜스 미숀게이트(1)(2)와 상기 반전버퍼회로(70)(80)가 동작하여 반전된 데이터 DIN과
Figure kpo00004
를 각각 입출력 버스라인(13)과 (14)에 전송하도록 한다. 따라서 데이터 입력 버퍼는 데이터 버스라인(11)(12)만 부하로 취급하기 때문에 데이터 입력 버퍼의 부하부담을 줄일수 있다.
이 데이터 전송회로는 전원공급전압 VDD로 입출력 버스라인(13)(14)을 프러차아지하는 기술에서는 문제가 없다. 그러나 개선된 동작 속도와 낮은 전력소모를 위한 1/2VDD로 상기 입출력버스라인(13)(14)를 프리차아지하는 기술에서는 결점을 갖게된다. 즉, 프리차아지 싸이클에서 입출력 버스라인(13)(14)는 모두1/2VDD로 충전이 되고 이 전압에 의해 P채널 모오스 트랜지스터(72)와 (82)는 모두 도통이 된다. 또한 클럭
Figure kpo00005
에 의해 N채널 모오스 트랜지스터(71)과 (81)도 모두 도통 상태에 있다.
따라서 상기 트랜지스터(71)과 (81)이 상기 트랜지스터(72)와 (82)보다 덜 도통상태로 되면 라인(31)과(32)의 전압이 N채널 모오스 트랜지스터(75)와 (85)의 드레쉬 홀드 전압보다 높게 되고 상기 트랜지스터(75)와 (85)의 도통으로 인해 데이터 입출력버스(13)과 (14)의 프리차아지가 달성될수 없다. 또한 상기 트랜지스터(71)(72) 및 (81)(82)의 도통으로 인한 전력 소모도 있게된다.
따라서 본 발명의 목적은 데이터 입력 버퍼의 부하 부담을 줄일수 있고 입출력 버스라인의 어떠한 프리차아지 전압에서도 충분히 확실한 동작을 할수 있는 개량된 데이터 전송회로를 제공함에 있다.
이하 본 발명을 첨부도면을 참조하면 상세히 설명한다.
제 2 도는 본 발명에 따른 데이터 전송회로의 블럭도로서 도면중 데이터 입력버퍼(10)와, 입출력게이트(40)와 입출력 센스앰프(30)는 제 1 도의 종래의 회로와 동일한 것으로써 동일 참조번호를 사용하였고 데이터버스(11),(12) 및 입출력버스(13)(14)도 제 1 도와 동일한 참조번호를 사용하였다.
따라서 본 발명은 데이터 입력버퍼(10)의 출력라인인 데이터버스(11)에 의해 접속되고 라이트 데이터 전송 클럭 øWDT의 반전 펄스
Figure kpo00006
와 이를 또 다시 반전시킨 øWDT를 입력으로 하는 제 1 트랜스미숀 게이트(100)와, 상기 클럭
Figure kpo00007
와 øWDT를 입력함과 동시에 데이터 입력버퍼(10)와 데이터 버스(12)로 접속되는 제 2 트랜스미숀 게이트(200)와, 상기 제 1 트랜스 미숀 게이트(100)의 출력라인(31)과 접속되고 어드레스의 정보를 받아서 라이트할 블록을 선택하도록 하는 클럭 øWDT와 상기 클럭
Figure kpo00008
및 라인(92)상의 신호를 입력하며 입출력버스(13)와 접속되는 제 1 입출력버스 풀업 및 다운 회로(300)와, 상기 제 2트랜스 미숀 게이트(200)의 출력라인(32)과 접속되고 상기 펄스
Figure kpo00009
와 øDTB 및 라인(91)상의 신호를 입력하며 출력라인이 입출력버스(14)와 접속되는 제 2 입출력 버스 풀업 및 다운회로(400)와, 입출력버스(13) 및 (14)의 양단에 접속되고 입출력 버스 등화 클럭
Figure kpo00010
및 입출력 버스 풀업클럭 øIOP를 입력하는 입출력 버스 등화회로(500)와 상기 클럭 øWDT를 반전하는 인버어터(600) 및 이를 또다시 반전하는 인버어터(700)로 구성된다,
상기 어드레스의 정보를 받아서 라이트할 블록을 선택하는 클럭 øDTB와 입출력버스 풀업 클럭 øIOP에 대해 부연 설명하면 다음과 같다.
1M디램에 있어서는 메모리 셀 어레이들이 4개의 블록으로 나뉘어지고 1개의 블록은 2개의 소블록으로 나뉘어질수 있도록 설계될수 있다. 이때 1개의 소블록마다 1개의 데이터 전송회로가 접속된다. 이때 소정 한어드레스 신호를 가지고 4개의 블럭중 2블럭을 선택할 수 있고 선택된 2개의 블럭에 포함된 4개의 소블록들은 타의 2개의 어드레스에 의해 한개의 소블록이 선택될 수 있다. 이들 어들레스 신호들을 디코오딩하여 1개의 소블록을 선택하게 하는 것이 상기 클럭 øDTB이다.
또한 입출력버스 풀업 클럭 øIOP는 라이트 데이터 전송클럭 øWDT와 상기 øDTB의 논리합을 통해 발생시킬 수 있다. 또한 øWDT는 외부 핀 또는 패드로 부터 입력되는 통상의 라이트 인에이블 신호가 될 수 있다. 프리차아지 싸이클중 데이터 입력버퍼(10)로 부터 데이터가 출력하기 전에 클럭
Figure kpo00011
를 입력하는 제1 및 제2 입출력버스 풀업 및 다운회로(300) 및 (400)은 라인(31) 및 (32)를 풀 다운하여 "로우"상태로하고 동시에 클럭 øIOP 및
Figure kpo00012
에 의해 입출력 버스 등화회로(500)는 입출력버스(13) 및 (14)를 다 같이 전원공급전압 VDD 또는 전원공급전압의 반인 1/2VDD까지 풀업한다. 지금 데이터 입력버퍼(10)로 부터 데이타가 데이터 버스라인(11) 및 (12)로 출력하면 제 1 및 제 2 트랜스 미숀 게이트(100),(200)는 클럭øWDT와
Figure kpo00013
에 의해 데이터 버스(11) 및 (12)상의 데이터를 라인(31) 및 (32)로 출력하고 제 1 및 제 2 입출력 버스 풀업 및 다운회로(300),(400)은 상기 라인(31) 및 (32)상의 데이터를 상기 클럭와øDTB의 제어하에 반전하여 라인(91),(92)로 출력하며, 제 1 입출력 버스 풀업 및 다운회로(300)는 라인(91)를 반전한 신호와 라인(92)의 신호가 같은 논리값이면 라인(91)과 동일한 신호를 I/O버스(13)으로 출력한다. 또한 제 2 입출력 버스 풀업 및 다운회로(400)는 라인(1)의 신호와 라인(92)를 반전한 신호가 같은논리값이면 라인(92)와 동일한 신호를 I/O버스(14)로 출력한다.
또한 상기 제 1 및 제 2 입출력 풀업 및 다운회로(300) 및 (400)은 클럭
Figure kpo00014
및 øDTB와 상기 라인(91)(92)상의 신호의 제어로 데이터 버스(11) 및 (12)와 입출력버스(13) 및 (14)를 완전히 분리 동작하게한다.
입출력버스(13) 및 (14)상의 데이터가 입출력 게이트(40)를 통해 읽혀진 후 입출력버스 등화클럭
Figure kpo00015
에 위해 입출력버스(13)과 (14)는 입출력버스 등화회로(500)에 의해 모두 "하이"상태로 프리차아지 된다.
제 3 도는 본 발명에 따른 제 2 도의 블럭도의 구체회로도를 나타낸 도면으로서, 데이터 버스(11) 및 (12)는 제 2 도의 데이터 입력버퍼(10)에 접속되어 입출력 버스(13) 및 (14)는 제 2 도의 입출력게이트(40) 및 입출력 센스앰프(30)에 접속된다. 도면중 M2,M3,M6,M7,Mg,M11,M12,M14,M16,M18,M20,M22는 엔 채널 모오스 트랜지스터이고, M1,M4,M5,M8,Ml0,M13,M15,M17,M19,M21,M23 내지 M27은 모두 피 채널 모오스 트랜지스터이며, VDD는 전원 공급 전압이고, 나머지 참조번호는 제 2 도의 참조번호와 동일하다.
제 4 (A)-(N)도는 본 발명에 따른 구체회로도인 제 3 도의 각 부분의 파형도를 나타낸 도면으로써 제 4 도(A) 및 (B)도는 데이터 입력버퍼(10)로 부터 데이터버스(11) 및 (12)에 각각 출력하는 데이터
Figure kpo00016
및 DIN의 파형도이며 , 제 4 (C) 및 (D)도는 라이트 데이터 전송 클럭 øWDT 및 입출력버스 등화클럭
Figure kpo00017
의 타이밍도이며, 제 4(E) 및 (F)도는 각각 제 1 및 제 2 트랜스 미숀 게이트(100) 및 (200)의 출력파형도이고, 제 4 (G)도는 어드레스의 정보를 받아서 라이트할 블럭을 선택하는 클럭 øDTB의 타이밍도이며 제 4(H) 및 (I)는 라인(41) 및 (42)의 파형도이고, 제 4(J) 및 (K)도는 각각 라인(41) 및 (42)의 반전된 파형으로 라인(51) 및 (52)의 파형도이며, 제 4(L)는 입출력 버스 등화회로(500)을 턴온시켜서 입출력버스(13) 및 (14)를 하이 상태로 풀업하도록 제어하는 클럭 øIOP의 타이밍도이고, 제 4(M) 및 (N)도는각각 입출력버스(13) 및 (14)의 파형도이다.
이하 제3도의 작동관계를 제 4 도의 파형도를 참조하여 상세히 설명한다. 먼저 데이터가 입력하기전(제 4 도의 시간 t1이전)에 라이트 데이터 전송 클럭 øWDT와 입출력 버스 등화클럭
Figure kpo00018
은 각각 "로우" 및 "하이"상태로써 각각 제 1 및 제 2 입출력버스 풀업 및 다운회로(300) 및 (400)를 구성하는 풀다운트랜지스터 M7 및 M12가 온상태가 되므로써 라인(31) 및 (32)는 모두 "로우"상태로 풀다운 된다.
또한 입출력버스를 하이상태로 풀업시키는 클럭 øIOP가 입출력버스 등화회로(500)를 구성하는 피모오스트랜지스터 M26 및 M27을 온시켜 입출력버스(13) 및 (14)를 모두 전원공급전압 VDD 또는 전원공급전압의 반인 1/2VDD로 풀업시켜 프리차이지를 한다. 시간 t1 이후 데이터버스(11) 및 (12)에 서로 반전 관계에 있는 데이터
Figure kpo00019
및 DIN이 제 4 (A) 및 (B)도에 도시한 바와같이 각각 "로우"와 "하이"상태로 나타난다 가장하고 시간 t2에 상기 클럭 øWDT가 제 4 (C)도와 같이 "하이"상태로 되면 상기 클럭 øWDT의 인버어터(600)을 통한 반전 클럭
Figure kpo00020
와 이를 또다시 반전시키는 인버어터(700)을 통한 클럭 øWDT에 의해 제 1 및 제 2 트랜스 미숀 게이트(100) 및 (200)를 구성하는 피모오스 트랜지스터 M1과 M4, 엔모오스 트랜지스터 M2와 M3가 모두 온상태가 되므로 라인(31) 및 (32)는 각각 "로우"와 "하이"상태로 된다. 상기 "로우"상태의 데이터는 제1입출력 풀업 및 다운회로(300)을 구성하는 피모오스 트랜지스터 M5와 엔모오스트랜지스터 M6의 게이트에 입력하고 상기 "하이"상태의 데이터는 제 2 입출력 풀업 및 다운회로(400)를 구성하는 피모오스 트랜지스터 M10 및 엔모오스 트랜지스터 M11의 게이트에 입력되고, 또한 전술한 라이트할 블럭을 선택하는 펄스 øDTl3가 피모오스 트랜지스터 M8과 엔모오스 트랜지스터 M9 및 피모오스 트랜지스터 M13과 엔모오스 트랜지스터 M14의 게이트에 각각 입력한다. 상기 트랜지스터들 M5,M6,M8 및M9로 구성된 부분과 상기 트랜지스터들 M10,M11,M13 및 M14로 구성된 부분은 낸드(NAND)게이트(310) (320)이다.
따라서 클럭 øDTB(하이상태)와 라인(31)상의 "로우"상태의 데이터신호에 의해 피모오스 트랜지스터 M5와 엔모오스 트랜지스터 M9가 온되고 피모오스 트랜지스터 M8과 엔모오스 트랜지스더 M6이 오프되므로 라인(41)이 전원 공급전압 VDD로 충전되고 "하이"상태로 되며 또한 이 상태가 M15와 M16로 구성된 인버어터에 입력되어 M16이 온되므로 라인(51)은 로우상태가 되어 M20이 오프되며 후술하는 라인(42)상의 "로우"상태에 의하여 M19가 온되어 입출력버스(13)은 VDD(하이상태)로 충전된다.
한편 라인(32)상의 데이터는 하이상태이므로 전술한 낸드게이트(320)의 엔도오스 트랜지스더 M11이 온상태가 되고 øDTB에 의하여 M14가 온 상태가 되어 라인(42)은 M11과 M14의 드레인-소오스 통로들을 통하여 접지측으로 방전하여 로우상태가 되고, 이 상태는 상기 피모오스 트랜지스터 M19의 게이트에 입력함과 동시에 M17과 M18로 구성된 인버어터에 입력되어 피모오스 트랜지스터 M17을 온상태로 만들어 라인(52)가 하이 상태로 되며 이 상태에 의해 엔모오스 트랜지스터 M22가 온상태가 되기 때문에 입출력버스(14)의 프리차아지 전압은 엔모오스 트랜지스터 M22의 드레인-소오스 통로를 통하여 접지측으로 방전하여 "로우"상태가 된다.
그러므로 상기 입출력버스(13) 및 (14)의 데이터는 제 2 도의 입출력 게이트(40)를 통해 메모리 어레이로 입력한다. 그후 시간 t3가 되면 입출력버스 등화 클럭
Figure kpo00021
가 "로우"상태가 되므로 피모오스 트랜지스터 M23 및 M24 ,M25가 도통이 되어 상기 입출력버스(13) 및 (14)를 모두 VDD 또는 1/2VDD의 전압으로 충전함과 동시에 클럭 øIOP의 "로우"상태에 의하여 피모오스 트랜지스터 M26 및 M27이 도통이 되어 상기 입출력버스(13)(14)는 완전히 VDD 또는 1/2VDD로 충전된다.
따라서 상술한 바와같은 본 발명은 제 2 입출력 버스 풀업 및 다운회로(400)의 라인(42)의 논리상태가 라인(92)를 통해 제 1 입출력 버스 풀업 및 다운회로의 피모오스 트랜지스터 M19를 제어하고 제 1 입출력버스풀업 및 다운회로(300)의 라인(41)의 논리상태가 라인(91)을 통해 제 2 입출력버스 풀업 및 풀다운회로(400)의 피모오스 트랜지스터 M21을 제어하므로써 각 입출력버스 풀업 및 다운회로(300)과 (400)의 출력이 라이트 사이클에서 확실히 서로 상반된 상태가 되도록 한다.
또한 본 발명은 제 1 및 제 2 트랜스 미숀 게이트를 "하이"상태의 전달 특성이 좋은 피모오스와 로우상태의 전달 특성이 좋은 엔모오스로 구성하므로써 데이타 버스(11)(12)상의 하이, 로우 상태에 관계없이 좋은 전달 특성을 갖게 한다.
또한 본 발명은 입출력버스와 트랜스 미숀 게이트 사이에 입출력버스 풀업 및 다운회로를 설치함으로써 데이터 입력버퍼의 출력단 트랜지스터가 데이터 버스의 기생용량만을 부하로 느끼므로 데이터 입력버퍼의 출력단 트랜지스터의 크기를 줄일수 있을 뿐만 아니라, 트랜스 미숀 게이트 또한 라인(31) 또는 라인(32)의 기생용량만을 충전하는 전류를 흘리므로 종래의 트랜스 미숀 게이트의 크기보다 충분히 작은 크기로 설계할수 있는 이점이 있다.

Claims (2)

  1. 라이트시 데이터를 입력하여 한쌍의 데이터 버스(11)(12)로 씨모오스 레벨의 서로 반전 관계에 있는 데이터신호를 출력하는 데이터 입력버퍼(10)와, 라이트 데이터 전송 클럭에 응답하여 상기 한쌍의 데이터버스(11)(12)상의 데이터 신호들을 각각 전송하는 제 1 및 제 2 트랜스 미숀 게이트(100)(200)와, 상기 제 1 및제 2 트랜스 미숀 게이트(100)(200)를 통해 각각 전송된 데이터 신호에 응답하여 한쌍의 입출력 버스(13)(14)를 전원공급전압 또는 접지 상태로 각각 풀업 및 풀 다운하는 제 1 및 제 2 입출력 풀업 및 풀다운회로(300)(400)와, 상기 한쌍의 입출력 버스(13)(14) 사이에 접속되고 프리차아지시 상기 입출력 버스(13)(14)를 모두 전원공급전압 또는 전원공급전압의 반으로 프리차아지 및 등화하는 입출력 버스 등화회로(500)를 구비한 씨모오스 데이터 전송회로에 있어서, 상기 제 1및 제 2 입출력 풀업 및 풀다운회로(300)(400)는 각각상기 제 1 및 제 2 트랜스 미숀 게이트(100)(200)로 부터 전송된 데이터 신호들을 블럭 선택 클럭의 제어로 반전하여 각각 출력하는 제 1 및 제 2 반전수단(310)(320)과, 상기 제 1 및 제 2 반전수단(310)(320)의 각각의 출력데이터 신호를 반전하는 제3 및 제 4 인버어터(M15,M16)(M17,M18)와, 상기 제 2 반전수단(320)의 출력 데이터 신호의 제어로 상기 제 3 인버어터(M15,M16)의 출력 데이터신호를 반전하여 상기 한쌍의 입출력버스(13)(14)중 하나의 버스로 출력하는 제 5 인버어터(M19,M20)와 상기 제 1 반전수단(310)의 출력데이터신호의 제어로 상기 제 4 인버어터(M17,M18)의 출력 데이터 신호를 반전하여 상기 타의 입출력 버스로 출력하는 제 6 인버어터(M21,M22)를 구비함을 특징으로 하는 씨모오스 데이터 전송회로.
  2. 제 1 항에 있어서, 제 1 및 제 2 반전수단(310)(320)의 각각은 대응하는 상기 제 1 및 제 2 트랜스 미숀게이트(100)(200)의 전송 데이터 신호와 블럭 선택 클럭을 입력하는 2입력 낸드(NAND)게이트임을 특징으로 하는 씨모오스 전송회로.
KR1019870006287A 1987-06-20 1987-06-20 씨모오스 디램의 데이터 전송회로 KR900006293B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019870006287A KR900006293B1 (ko) 1987-06-20 1987-06-20 씨모오스 디램의 데이터 전송회로
US07/206,824 US5153459A (en) 1987-06-20 1988-06-15 Data transmission circuit for data buses including feedback circuitry
NL8801541A NL192155C (nl) 1987-06-20 1988-06-16 Datatransmissieketen.
JP63147051A JPS6419588A (en) 1987-06-20 1988-06-16 Data transmission circuit for cmos-dram
FR8808134A FR2616934B1 (fr) 1987-06-20 1988-06-17 Circuit de transmission de donnees cmos dans une memoire vive dynamique
DE3820800A DE3820800A1 (de) 1987-06-20 1988-06-20 Datenuebertragungsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870006287A KR900006293B1 (ko) 1987-06-20 1987-06-20 씨모오스 디램의 데이터 전송회로

Publications (2)

Publication Number Publication Date
KR890001304A KR890001304A (ko) 1989-03-20
KR900006293B1 true KR900006293B1 (ko) 1990-08-27

Family

ID=19262251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006287A KR900006293B1 (ko) 1987-06-20 1987-06-20 씨모오스 디램의 데이터 전송회로

Country Status (6)

Country Link
US (1) US5153459A (ko)
JP (1) JPS6419588A (ko)
KR (1) KR900006293B1 (ko)
DE (1) DE3820800A1 (ko)
FR (1) FR2616934B1 (ko)
NL (1) NL192155C (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920001082B1 (ko) * 1989-06-13 1992-02-01 삼성전자 주식회사 반도체 메모리장치에 있어서 메모리 테스트용 멀티바이트 광역 병렬 라이트회로
JP2545481B2 (ja) * 1990-03-09 1996-10-16 富士通株式会社 半導体記憶装置
JP2745251B2 (ja) * 1991-06-12 1998-04-28 三菱電機株式会社 半導体メモリ装置
US5243572A (en) * 1992-01-15 1993-09-07 Motorola, Inc. Deselect circuit
KR930020442A (ko) * 1992-03-13 1993-10-19 김광호 데이타의 고속 액세스가 이루어지는 비트라인 제어회로
US5682110A (en) * 1992-03-23 1997-10-28 Texas Instruments Incorporated Low capacitance bus driver
US6028796A (en) * 1992-04-02 2000-02-22 Sony Corporation Read-out circuit for semiconductor memory device
US5289415A (en) * 1992-04-17 1994-02-22 Motorola, Inc. Sense amplifier and latching circuit for an SRAM
KR0127263B1 (ko) * 1993-02-23 1997-12-29 사토 후미오 반도체 집적회로
DE69426845T2 (de) * 1993-06-30 2001-09-13 Stmicroelectronics, Inc. Verfahren und Einrichtung zur Parallelprüfung von Speichern
US5721875A (en) * 1993-11-12 1998-02-24 Intel Corporation I/O transceiver having a pulsed latch receiver circuit
JP4197755B2 (ja) 1997-11-19 2008-12-17 富士通株式会社 信号伝送システム、該信号伝送システムのレシーバ回路、および、該信号伝送システムが適用される半導体記憶装置
US6347350B1 (en) 1998-12-22 2002-02-12 Intel Corporation Driving the last inbound signal on a line in a bus with a termination
US6738844B2 (en) * 1998-12-23 2004-05-18 Intel Corporation Implementing termination with a default signal on a bus line
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7161513B2 (en) 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6603817B1 (en) * 2000-03-21 2003-08-05 Mitsubisihi Denki Kabushiki Kaisha Buffer circuit capable of correctly transferring small amplitude signal in synchronization with high speed clock signal
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7903477B2 (en) * 2008-02-29 2011-03-08 Mosaid Technologies Incorporated Pre-charge voltage generation and power saving modes
CN114255793A (zh) 2020-11-20 2022-03-29 台湾积体电路制造股份有限公司 存储器器件的写入电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592996B2 (ja) * 1976-05-24 1984-01-21 株式会社日立製作所 半導体記憶回路
US4202045A (en) * 1979-03-05 1980-05-06 Motorola, Inc. Write circuit for a read/write memory
JPS595989B2 (ja) * 1980-02-16 1984-02-08 富士通株式会社 スタティック型ランダムアクセスメモリ
JPS5851354B2 (ja) * 1980-10-15 1983-11-16 富士通株式会社 半導体記憶装置
JPS57127989A (en) * 1981-02-02 1982-08-09 Hitachi Ltd Mos static type ram
JPS58203694A (ja) * 1982-05-21 1983-11-28 Nec Corp メモリ回路
JPS6142795A (ja) * 1984-08-03 1986-03-01 Toshiba Corp 半導体記憶装置の行デコ−ダ系
US4665508A (en) * 1985-05-23 1987-05-12 Texas Instruments Incorporated Gallium arsenide MESFET memory
US4686396A (en) * 1985-08-26 1987-08-11 Xerox Corporation Minimum delay high speed bus driver
JPS62165785A (ja) * 1986-01-17 1987-07-22 Mitsubishi Electric Corp 半導体記憶装置
US4763303A (en) * 1986-02-24 1988-08-09 Motorola, Inc. Write-drive data controller
KR890003488B1 (ko) * 1986-06-30 1989-09-22 삼성전자 주식회사 데이터 전송회로
JPH0831275B2 (ja) * 1986-09-09 1996-03-27 日本電気株式会社 メモリ回路

Also Published As

Publication number Publication date
US5153459A (en) 1992-10-06
NL8801541A (nl) 1989-01-16
FR2616934A1 (fr) 1988-12-23
NL192155C (nl) 1997-02-04
KR890001304A (ko) 1989-03-20
JPH0583999B2 (ko) 1993-11-30
JPS6419588A (en) 1989-01-23
NL192155B (nl) 1996-10-01
DE3820800A1 (de) 1988-12-29
FR2616934B1 (fr) 1993-07-02

Similar Documents

Publication Publication Date Title
KR900006293B1 (ko) 씨모오스 디램의 데이터 전송회로
KR940000613B1 (ko) 반도체메모리회로장치
US3953839A (en) Bit circuitry for enhance-deplete ram
US5059835A (en) Cmos circuit with programmable input threshold
KR890003488B1 (ko) 데이터 전송회로
KR960001107B1 (ko) 메모리 장치
GB2070372A (en) Semiconductor memory device
US5307322A (en) Memory cell for use in a multi-port RAM
JPH0422318B2 (ko)
US20110013467A1 (en) System and Method for Reading Memory
US3962686A (en) Memory circuit
US4447892A (en) Pre-charge for the bit lines of a random access memory
KR0155986B1 (ko) 반도체 기억장치
US5515315A (en) Dynamic random access memory
US5999470A (en) Sense amplifier circuit having high speed operation
US5053652A (en) High speed sensor system using a level shift circuit
EP0664614B1 (en) Decoder circuit which resists a fluctuation of a power supply
US5469402A (en) Buffer circuit of a semiconductor memory device
US6011739A (en) Semiconductor memory
JP3808623B2 (ja) データ入出力回路、半導体記憶装置および情報処理装置
EP0268288A2 (en) Semiconductor memory device
KR100222036B1 (ko) 반도체 메모리 장치의 라이트 회로
GB2207573A (en) Data transmission circuits
KR100259165B1 (ko) 반도체 메모리 소자의 비트라인 아이솔레이션 전압발생회로
JP2598424B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19870620

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19870620

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19890317

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19900212

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19900726

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19901126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19910116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19910116

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19930125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19940715

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19950728

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19960730

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19970731

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19980721

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 19990721

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20000714

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20010706

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20020708

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20030707

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20050708

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20060728

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20080310

Termination category: Expiration of duration