[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220033040A - 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자. - Google Patents

열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자. Download PDF

Info

Publication number
KR20220033040A
KR20220033040A KR1020210119791A KR20210119791A KR20220033040A KR 20220033040 A KR20220033040 A KR 20220033040A KR 1020210119791 A KR1020210119791 A KR 1020210119791A KR 20210119791 A KR20210119791 A KR 20210119791A KR 20220033040 A KR20220033040 A KR 20220033040A
Authority
KR
South Korea
Prior art keywords
oxide
thermoelectric
base substrate
thermoelectric composite
material layer
Prior art date
Application number
KR1020210119791A
Other languages
English (en)
Other versions
KR102508548B9 (ko
KR102508548B1 (ko
Inventor
박태주
이상운
김대웅
석태준
윤재현
Original Assignee
한양대학교 에리카산학협력단
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단, 아주대학교산학협력단 filed Critical 한양대학교 에리카산학협력단
Publication of KR20220033040A publication Critical patent/KR20220033040A/ko
Application granted granted Critical
Publication of KR102508548B1 publication Critical patent/KR102508548B1/ko
Publication of KR102508548B9 publication Critical patent/KR102508548B9/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01Manufacture or treatment
    • H01L35/34
    • H01L35/16
    • H01L35/18
    • H01L35/22
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/852Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/853Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/855Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)

Abstract

열전 복합체의 제조방법이 제공된다. 상기 열전 복합체의 제조방법은, 제1 이성분계 금속산화물을 포함하는 베이스 기재를 준비하는 단계, 및 상기 베이스 기재 상에, 금속 전구체 및 산소(O)를 포함하는 반응물질을 제공하여, 상기 금속 전구체와 상기 반응물질이 반응된 제2 이성분계 금속산화물을 포함하는 물질막을 형성하는 단계를 포함하되, 상기 물질막을 형성하는 단계에서, 상기 베이스 기재 상에 상기 물질막이 형성됨에 따라 상기 베이스 기재와 상기 물질막 사이에 2차원 전자 가스가 생성되는 것을 포함할 수 있다.

Description

열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자. {Thermoelectric composite, manufacturing method thereof, and thermoelectric and semiconductor device including thermoelectric composite}
본 발명은 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자에 관한 것으로서, 보다 구체적으로는 이종 접합 산화물 사이에 고농도 이차원 전자 가스(2 Dimensional Electron Gas)가 생성된 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자에 관련된 것이다.
열전현상은 열과 전기 사이의 가역적, 직접적인 에너지 변환을 의미하며, 재료 내부의 전자(electron)와 홀(hole)의 이동에 의해 발생하는 현상이다. 외부로부터 인가된 전류에 의해 형성된 heat flow를 이용하여 양단에 발생하는 온도차를 응용하는 펠티어 효과(Peltier effect)와 재료 양단의 온도차로부터 발생하는 기전력을 이용하여 전기를 발전시키는 제벡효과(Seebeck effect)로 구분된다.
기존의 열전소자는 열전효과를 높이기 위해 제백 계수(Seebeck coefficient)의 증가를 목표로 하고 있으며 주로 널리 사용되는 Bi2Te3의 경우에는 ZT가 상온에서 1에 근접한다. 혹은 이러한 물질에 열전도도(lattice thermal conductivity)를 감소시키거나 전기전도도(electron conductivity)를 증가시키기 위한 물질을 넣어 소자를 제작하지만 물질 자체의 물성이 정해져 있기 때문에 개선의 한계가 있다. 이에 따라, 열전효과를 향상시키기 위한 다양한 연구가 수행되고 있다.
본 발명이 해결하고자 하는 일 기술적 과제는, 2차원 전자 가스가 적용된 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 서로 다른 이성분계 물질막 사이 계면의 면 저항이 감소된 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 서로 다른 이성분계 물질막 사이 계면의 캐리어 밀도가 증가된 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 열전도도가 감소된 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 전기전도도가 향상된 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 캐리어 밀도와 제백 계수가 비례하는 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 이성분계 물질막의 제조 공정 온도를 제어함에 따라 제백 계수를 제어할 수 있는 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 열전 복합체의 제조방법을 제공한다.
일 실시 예에 따르면, 상기 열전 복합체의 제조방법은 제1 이성분계 금속산화물을 포함하는 베이스 기재를 준비하는 단계, 및 상기 베이스 기재 상에, 금속 전구체 및 산소(O)를 포함하는 반응물질을 제공하여, 상기 금속 전구체와 상기 반응물질이 반응된 제2 이성분계 금속산화물을 포함하는 물질막을 형성하는 단계를 포함하되, 상기 물질막을 형성하는 단계에서, 상기 베이스 기재 상에 상기 물질막이 형성됨에 따라 상기 베이스 기재와 상기 물질막 사이에 2차원 전자 가스가 생성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 물질막을 형성하는 단계는, 상기 베이스 기재 상에, 제1 금속 전구체 및 상기 반응물질을 제공하는 단계, 및 상기 베이스 기재 상에, 상기 제2 금속 전구체 및 상기 반응물질을 제공하는 단계를 포함하되, 상기 제1 금속 전구체 및 상기 반응물질을 제공하는 단계는, 상기 제2 금속 전구체 및 상기 반응물질을 제공하는 단계 보다 먼저 수행되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체는 TMA(Trimethylaluminum)를 포함하고, 상기 제2 전구체는 DMAIP(Dimethylaluminumisopropoxide)를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 금속 전구체 및 상기 반응물질을 제공하는 단계는 제1 유닛 공정(first unit process)으로 정의되고, 상기 제2 금속 전구체 및 상기 반응물질을 제공하는 단계는 2 유닛 공정(second unit process)으로 정의되되, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각, 복수회 반복 수행되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 물질막을 형성하는 단계의 공정 온도가 제어됨에 따라, 상기 베이스 기재와 상기 물질막의 계면(interface)의 면 저항(Sheet resistance)가 제어되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 물질막을 형성하는 단계의 공정 온도가 제어됨에 따라, 상기 베이스 기재와 상기 물질막의 계면(interface)의 캐리어 밀도(carrier density)가 제어되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 반응물질은, 물(H2O)을 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 열전 복합체를 제공한다.
일 실시 예에 따르면, 상기 열전 복합체는 제1 이성분계 금속산화물을 포함하는 베이스 기재, 상기 베이스 기재를 덮고, 제2 이성분계 금속산화물을 포함하는 물질막, 및 상기 베이스 기재와 상기 물질막 사이에 생성된 2차원 전자 가스를 포함하되, 상기 제1 이성분계 금속산화물과 상기 제2 이성분계 금속산화물은 서로 다른 종류의 금속을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 이성분계 금속산화물은, 티타늄 산화물(TiO2), 아연 산화물(ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 인듐 산화물(InO), 갈륨 산화물 (GaO), 실리콘 산화물(SiO), 주석 산화물(SnO), 바나듐 산화물(VO), 니켈 산화물(NiO), 탄탈륨 산화물(TaO), 네오디뮴 산화물(NbO), 또는 지르코늄 산화물(ZrO) 중 어느 하나를 포함하고, 상기 제2 이성분계 금속산화물은, 티타늄 산화물(TiO2), 아연 산화물(ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 인듐 산화물(InO), 갈륨 산화물(GaO), 실리콘 산화물(SiO), 주석 산화물(SnO), 바나듐 산화물(VO), 니켈 산화물(NiO), 탄탈륨 산화물(TaO), 네오디뮴 산화물(NbO), 또는 지르코늄 산화물(ZrO) 중 어느 하나를 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 열전 소자를 제공한다.
일 실시 예에 따르면, 상기 열전 소자는 제1 하부 전극, 상기 제1 하부 전극과 이격되어 배치된 제2 하부 전극, 상기 제1 하부 전극상에 배치되고, 상기 실시 예에 따른 열전 복합체를 포함하는 제1 열전 레그, 상기 제2 하부 전극 상에 배치되고, p-type 반도체를 포함하는 제2 열전 레그, 및 상기 제1 열전 레그의 일단, 및 상기 제2 열전 레그의 일단을 연결하는 상부 전극을 포함하되, 캐리어 밀도(carrier density)와 제백 계수(Seebeck coefficient)가 비례하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 열전 복합체의 상기 베이스 기재는, 나노 와이어(nano wire) 또는 나노 로드(nano rod) 중 어느 하나의 구조를 가질 수 있다.
일 실시 예에 따르면, 상기 열전 복합체의 상기 베이스 기재는, 다공성(porous) 구조를 가질 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 반도체 소자를 제공한다.
일 실시 예에 따르면, 상기 반도체 소자는 상기 실시 예에 따른 상기 열전 복합체, 및 상기 열전 복합체의 상기 물질막 상에 배치된 기능성막을 포함할 수 있다.
일 실시 예에 따르면, 상기 기능성막은, 실리콘 산화물(SiO2) 또는 하프늄 산화물(HfO2) 중 어느 하나를 포함할 수 있다.
본 발명의 실시 예에 따른 열전 복합체의 제조방법은 제1 이성분계 금속산화물(예를 들어, ZnO 또는 TiO2)을 포함하는 베이스 기재를 준비하는 단계, 및 상기 베이스 기재 상에, 금속 전구체 및 산소(O)를 포함하는 반응물질을 제공하여, 상기 금속 전구체와 상기 반응물질이 반응된 제2 이성분계 금속산화물(예를 들어, Al2O3)을 포함하는 물질막을 형성하는 단계를 포함하되, 상기 물질막을 형성하는 단계에서, 상기 베이스 기재 상에 상기 물질막이 형성됨에 따라 상기 베이스 기재와 상기 물질막 사이에 2차원 전자 가스가 생성되는 것을 포함할 수 있다.
또한, 상기 물질막은 원자층 증착(ALD) 공정으로 형성되되, 금속 전구체로서 TMA와 DMAIP가 함께 사용될 수 있다. 이에 따라, 상기 베이스 기재와 상기 물질막 사이 계면의 면 저항이 감소될 수 있다.
또한, TMA를 통해 상기 물질막이 형성되는 경우, 상기 물질막 상에 상기 기능성막이 추가적으로 형성될 수 있다. 이에 따라, 상기 베이스 기재 및 상기 물질막 사이에 상기 2차원 전자 가스가 생성되고, 상기 물질막 상에 상기 기능성막(140)이 배치된 기능성 구조체가 제조될 수 있다. 상기 기능성 구조체는, 반도체 소자에 적용되어 반도체 소자의 특성을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 열전 복합체는, 열전 소자의 n-type 반도체로 사용될 수 있다. 이 경우, 상기 열전 복합체가 원자층 증착(ALD) 공정으로 형성됨에 따라 극박막 형태의 제조가 용이할 수 있으므로, 상기 열전 소자의 열전도도 감소가 용이하게 이루어질 수 있다.
또한, 상기 열전 소자는 상기 2차원 전자 가스에 의해 전기 전도도가 향상될 수 있고, 원자층 증착(ALD) 공정에 의해 다층 적층 구조의 제조가 용이함으로 전기 전도도의 향상이 용이하게 이루어질 수 있다.
뿐만 아니라, 캐리어 밀도(carrier density)와 제백 계수(seebeck coefficient)가 반비례하는 종래의 열전 소자와 달리, 캐리어 밀도와 제백 계수가 비례하는 고유의 특성까지 발현될 수 있다.
도 1은 본 발명의 실시 예에 따른 열전 복합체의 제조 방법을 설명하는 순서도이다.
도 2는 본 발명의 실시 예에 따른 열전 복합체를 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 열전 복합체의 제조 방법 중 물질막 제조 공정을 구체적으로 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 열전 복합체의 물질막 상에 기능성막이 추가적으로 형성된 상태를 나타내는 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 7은 본 발명의 제3 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 8은 본 발명의 제3 실시 예에 따른 열전 복합체의 구조를 제조하는 과정을 설명하기 위한 도면이다.
도 9는 본 발명의 제4 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 10은 본 발명의 제1 변형 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 11은 도 10의 T-T' 단면도이다.
도 12는 본 발명의 제2 변형 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 13은 본 발명의 제1 실시 예에 따른 열전 소자를 설명하기 위한 도면이다.
도 14는 본 발명의 제2 실시 예에 따른 열전 소자를 설명하기 위한 도면이다.
도 15는 본 발명의 실험 예에 따른 열전 복합체의 열전 특성을 측정하는 모식도이다.
도 16은 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 형성 온도에 따른 계면의 면 저항을 나타내는 그래프이다.
도 17은 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 형성 온도에 따른 계면의 캐리어 밀도를 나타내는 그래프이다.
도 18은 본 발명의 실험 예에 따른 열전 복합체의 계면의 캐리어 밀도에 따른 제백 계수를 나타내는 그래프이다.
도 19는 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 제조 공정에 사용되는 금속 전구체에 따른 면 저항을 비교하는 그래프이다.
도 20은 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 제조 공정에 사용되는 반응물질에 따른 면 저항을 비교하는 그래프이다.
도 21은 본 발명의 실험 예 및 비교 예에 따른 열전 복합체의 면 저항을 비교하는 그래프이다.
도 22a 내지 도 22d는 본 발명의 실험 예에 따른 열전 복합체의 XPS 분석 결과를 나타내는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 열전 복합체의 제조 방법을 설명하는 순서도이고, 도 2는 본 발명의 실시 예에 따른 열전 복합체를 나타내는 도면이고, 도 3은 본 발명의 실시 예에 따른 열전 복합체의 제조 방법 중 물질막 제조 공정을 구체적으로 설명하기 위한 도면이고, 도 4는 본 발명의 실시 예에 따른 열전 복합체의 물질막 상에 기능성막이 추가적으로 형성된 상태를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 제1 이성분계 금속산화물을 포함하는 베이스 기재(110)가 준비될 수 있다(S110). 일 실시 예에 따르면, 상기 제1 이성분계 금속산화물은, 티타늄 산화물(TiO2), 아연 산화물(ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 인듐 산화물(InO), 갈륨 산화물 (GaO), 실리콘 산화물(SiO), 주석 산화물(SnO), 바나듐 산화물(VO), 니켈 산화물(NiO), 탄탈륨 산화물(TaO), 네오디뮴 산화물(NbO), 또는 지르코늄 산화물(ZrO) 중 어느 하나를 포함할 수 있다.
상기 베이스 기재(110) 상에 제2 이성분계 금속산화물을 포함하는 물질막(120)이 형성될 수 있다(S120). 일 실시 예에 따르면, 상기 제2 이성분계 금속산화물은 티타늄 산화물(TiO2), 아연 산화물(ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 인듐 산화물(InO), 갈륨 산화물 (GaO), 실리콘 산화물(SiO), 주석 산화물(SnO), 바나듐 산화물(VO), 니켈 산화물(NiO), 탄탈륨 산화물(TaO), 네오디뮴 산화물(NbO), 또는 지르코늄 산화물(ZrO) 중 어느 하나를 포함할 수 있다. 이하, 상기 제2 이성분계 금속산화물이 알루미늄 산화물(Al2O3)을 포함하는 경우에 대해 설명된다.
상기 물질막(120)은 원자층 증착 공정(Atomic Layer Deposition)으로 형성될 수 있다. 구체적으로, 상기 물질막(120)을 형성하는 단계는, 상기 베이스 기재(110) 상에 금속 전구체를 제공하는 단계, 및 상기 금속 전구체가 제공된 상기 베이스 기재(110) 상에 반응물질을 제공하는 단계를 포함할 수 있다. 또한, 상기 물질막(120)을 형성하는 단계는, 상기 금속 전구체를 제공하는 단계 및 상기 반응물질을 제공하는 단계 사이와, 상기 반응물질을 제공하는 단계 이후 퍼지(purge) 단계를 더 포함할 수 있다. 즉, 상기 물질막(120)은 금속 전구체 제공 단계-퍼지 단계-반응물질 제공 단계-퍼지 단계를 통해 형성될 수 있다.
상기 제1 이성분계 금속산화물을 포함하는 상기 베이스 기재(110) 상에 상기 제2 이성분계 금속산화물을 포함하는 상기 물질막(120)이 형성되는 경우, 상기 베이스 기재(110)와 상기 물질막(120) 사이에 2차원 전자 가스(2DEG, 130)가 생성될 수 있다. 일 실시 예에 따르면, 상기 2차원 전자 가스(130)의 생성은 상기 금속 전구체의 종류 및 상기 반응물질의 종류에 따라 제어될 수 있다. 즉, 상기 물질막(120)을 형성하는 과정에서 사용되는 상기 금속 전구체의 종류 및 상기 반응물질의 종류에 따라, 상기 2차원 전자 가스(130)의 생성 여부가 제어될 수 있다.
구체적으로, 상기 금속 전구체로서 TMA(Trimethylaluminum)가 사용되고, 상기 반응물질로서 물(H2O)이 사용될 수 있다. 이 경우, 상기 베이스 기재(110)와 상기 물질막(120) 사이에 상기 2차원 전자 가스(130)가 생성될 수 있다. 이와 달리, 상기 금속 전구체로서 DMAIP(Dimethylaluminumisopropoxide)가 사용되는 경우, 상기 베이스 기재(110)와 상기 물질막(120) 사이에 상기 2차원 전자 가스(130)가 생성되지 않을 수 있다. 또한, 상기 반응물질로서 오존(O3) 또는 산소 플라즈마(O2 plasma)가 사용되는 경우, 과도한 산화력으로 인하여 상기 2차원 전자 가스(130)가 생성되지 않을 수 있다.
또한, 일 실시 예에 따르면, 상기 물질막(120)을 형성하는 단계는 도 3에 도시된 바와 같이, 상기 베이스 기재(110) 상에 제1 금속 전구체, 및 반응물질을 제공하는 단계, 및 상기 베이스 기재(110) 상에 제2 금속 전구체, 및 반응물질을 제공하는 단계를 포함하되, 상기 제1 금속 전구체 및 반응물질을 제공하는 단계는 상기 제2 금속 전구체 및 반응물질을 제공하는 단계보다 먼저 수행될 수 있다. 예를 들어, 상기 제1 금속 전구체는 TMA(Trimethylaluminum)를 포함하고, 상기 제2 금속 전구체는 DMAIP(Dimethylaluminumisopropoxide)를 포함할 수 있다. 즉, 상기 물질막(120)은 서로 다른 금속 전구체(예를 들어, TMA와 DMAIP)를 통해 형성되되, TMA의 제공이 DMAIP의 제공 보다 먼저 이루어질 수 있다. 이와 달리, 상기 DMAIP의 제공이 상기 TMA의 제공보다 먼저 이루어지는 경우, 상기 베이스 기재(110)와 상기 물질막(120) 사이에 상기 2차원 전자 가스(130)가 생성되지 않는 문제점이 발생될 수 있다.
일 실시 예에 따르면, 상기 제1 금속 전구체(예를 들어, TMA) 및 상기 반응물질(예를 들어, H2O)을 제공하는 단계는 제1 유닛 공정(1st unit process)으로 정의되고, 상기 제2 금속 전구체(예를 들어, DMAIP) 및 상기 반응물질(예를 들어, H2O)을 제공하는 단계는 제2 유닛 공정(2nd unit process)으로 정의될 수 있다. 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각, 복수회 반복 수행될 수 있다.
상기 제1 금속 전구체(예를 들어, TMA) 및 상기 제2 금속 전구체(예를 들어, DMAIP)가 순차적으로 제공되어 상기 물질막(120)이 형성되는 경우, 상기 제1 금속 전구체(예를 들어, TMA)만이 제공되어 상기 물질막(120)이 형성되는 경우 보다 상기 베이스 기재(110)와 상기 물질막(120)의 계면의 면 저항(Sheet resistance)이 감소될 수 있다. 이로 인해, 상기 제1 금속 전구체(예를 들어, TMA) 및 상기 제2 금속 전구체(예를 들어, DMAIP)가 순차적으로 제공되어 형성된 상기 물질막(120)에 의해 생성된 상기 2차원 전자 가스(130)를 포함하는 반도체 소자는, 상기 제1 금속 전구체(예를 들어, TMA)만이 제공되어 형성된 상기 물질막(120)에 의해 생성된 상기 2차원 전자 가스(130)를 포함하는 반도체 소자 보다 전기적 특성이 향상될 수 있다.
도 4를 참조하면, TMA를 통한 원자층 증착 공정(ALD)으로 상기 물질막(120)이 형성된 후, 상기 물질막(120) 상에 기능성막(140)이 더 형성될 수 있다. 이에 따라, 상기 베이스 기재(110) 및 상기 물질막(120) 사이에 상기 2차원 전자 가스(130)가 생성되고, 상기 물질막(120) 상에 상기 기능성막(140)이 배치된 기능성 구조체가 제조될 수 있다.
상기 기능성 구조체는 반도체 소자에 적용되어, 반도체 소자의 특성을 향상시킬 수 있다. 예를 들어, 상기 기능성 구조체가 트랜지스터에 적용되는 경우, 2차원 전자 가스를 통한 전기적 특성의 향상뿐만 아니라, 상기 기능성막(140)을 통한 추가적인 특성 향상이 이루어질 수 있다. 예를 들어, 상기 기능성막(140)으로서 실리콘 산화물(SiO2)막이 사용되는 경우, 상기 기능성 구조체가 적용된 트랜지스터는 상기 2차원 전자 가스를 통한 전기적 특성의 향상뿐만 아니라, 상기 기능성막(예를 들어, SiO2)에 의한 전류 누설 방지 효과가 발생될 수 있다. 또한, 상기 기능성막(140)으로서 하프늄 산화물(HfO2)막이 사용되는 경우, 상기 기능성 구조체가 적용된 트랜지스터는 상기 2차원 전자 가스를 통한 전기적 특성의 향상뿐만 아니라, 상기 기능성막(예를 들어, HfO2)에 의한 고유전 특성까지 발현될 수 있다.
결과적으로, 본 발명의 실시 예에 따른 열전 복합체의 제조방법은, 상기 베이스 기재(110) 상에 원자층 증착(ALD) 공정으로 상기 물질막(120)을 형성하되, 상기 물질막(120)의 형성에 사용되는 금속 전구체로서 TMA가 사용될 수 있다. 이에 따라, 상기 베이스 기재(110)와 상기 물질막(120) 사이에 상기 2차원 전자 가스(130)가 생성될 수 있다.
또한, 상기 물질막(120)의 형성에 사용되는 금속 전구체로서 TMA 뿐만 아니라 DMAIP가 함께 사용됨으로써, 상기 베이스 기재(110)와 상기 물질막(120) 사이의 계면의 면 저항을 감소시킬 수 있다.
또한, TMA를 통해 상기 물질막(120)이 형성되는 경우, 상기 물질막(120) 상에 상기 기능성막(140)이 추가적으로 형성될 수 있다. 이에 따라, 상기 베이스 기재(110) 및 상기 물질막(120) 사이에 상기 2차원 전자 가스(130)가 생성되고, 상기 물질막(120) 상에 상기 기능성막(140)이 배치된 기능성 구조체가 제조될 수 있다. 상기 기능성 구조체는, 반도체 소자에 적용되어 반도체 소자의 특성을 향상시킬 수 있다.
도 5는 본 발명의 제1 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이고, 도 6은 본 발명의 제2 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이고, 도 7은 본 발명의 제3 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이고, 도 8은 본 발명의 제3 실시 예에 따른 열전 복합체의 구조를 제조하는 과정을 설명하기 위한 도면이고, 도 9는 본 발명의 제4 실시 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 5 내지 도 9를 참조하면, 본 발명의 실시 예에 따른 열전 복합체는 다양한 구조를 가질 수 있다. 즉, 본 발명의 실시 예에 따른 열전 복합체는, 상기 제1 이성분계 금속산화물(예를 들어, ZnO 또는 TiO2)을 포함하는 상기 베이스 기재(110), 상기 제2 이성분계 금속산화물(예를 들어, Al2O3)을 포함하는 상기 물질막(120), 및 상기 베이스 기재(110)와 상기 물질막(120) 사이에 생성된 상기 2차원 전자 가스(130)를 포함하되, 다양한 구조를 가질 수 있다.
보다 구체적으로, 도 5를 참조하면, 제1 실시 예에 따른 열전 복합체(100)는 나노 와이어(nano wire) 형상의 상기 베이스 기재(110), 상기 베이스 기재(110)의 표면을 감싸는 상기 물질막(120), 및 상기 베이스 기재(110)와 상기 물질막(120) 사이에 생성된 상기 2차원 전자 가스(130)를 포함할 수 있다.
도 6을 참조하면, 제2 실시 예에 따른 열전 복합체(100)는 나노 와이어(nano wire) 형상의 상기 베이스 기재(110), 상기 베이스 기재(110) 상에 교대로 형성된 제1 물질막(120) 및 제2 물질막(150)을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 물질막(120)은 상기 제2 이성분계 금속산화물(예를 들어, Al2O3)을 포함할 수 있다. 이와 달리, 상기 제2 물질막(150)은 상기 제1 이성분계 금속산화물(예를 들어, ZnO 또는 TiO2)을 포함할 수 있다. 이에 따라, 상기 베이스 기재(110) 및 상기 제1 물질막(120) 사이에 상기 2차원 전자 가스(미도시)가 생성되고, 상기 제1 물질막(120) 및 상기 제2 물질막(150) 사이에 상기 2차원 전자 가스(미도시)가 생성될 수 있다.
도 7을 참조하면, 제3 실시 예에 따른 열전 복합체(100)는 금속 기판과 열전 물질이 일체화된 구조를 가질 수 있다. 구체적으로, 상기 제3 실시 예에 따른 열전 복합체(100)는 금속 기판(10), 상기 금속 기판(10) 상에 형성된 복수의 상기 베이스 기재(110), 복수의 상기 베이스 기재(110)의 표면 프로파일을 따라 형성되어 복수의 상기 베이스 기재(110)를 덮는 상기 물질막(120), 및 상기 베이스 기재(110)와 상기 물질막(120) 사이에 생성된 2차원 전자 가스(미도시)를 포함하되, 상기 베이스 기재(110)는 나노 로드(nano rod) 형상을 가질 수 있다.
일 실시 예에 따르면, 나노 로드 형상을 갖는 복수의 상기 베이스 기재(110)는, 도 8에 도시된 바와 같이, 금속 기판(10)을 준비한 후 이를 식각하여 두께를 감소시키고, 두께가 감소된 금속 기판(10) 상에 금속 산화물층(10a)을 성장시키며, 성장된 금속 산화물층(10a)의 화학적으로 식각 함으로써 형성될 수 있다.
도 9를 참조하면, 제4 실시 예에 따른 열전 복합체(100)는 다공성(porous) 구조의 상기 베이스 기재(110), 상기 베이스 기재(110) 상에 형성된 물질막(120), 및 상기 베이스 기재(110)와 상기 물질막(120) 사이에 생성된 2차원 전자 가스(미도시)를 포함할 수 있다.
도 10은 본 발명의 제1 변형 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이고, 도 11은 도 10의 T-T' 단면도이고, 도 12는 본 발명의 제2 변형 예에 따른 열전 복합체의 구조를 설명하기 위한 도면이다.
도 10 및 도 11을 참조하면, 제1 변형 예에 따른 열전 복합체(100)는 베이스 나노 와이어(S), 상기 베이스 나노 와이어(S) 상에 형성된 제1 물질막(110), 상기 제1 물질막(110) 상에 형성된 제2 물질막(120), 및 상기 제1 물질막(110)과 상기 제2 물질막(120) 사이에 생성된 2차원 전자 가스(130)를 포함할 수 있다. 일 실시 예에 따르면, 상기 베이스 나노 와이어(S)는 열전 물질을 포함할 수 있다. 예를 들어, 상기 열전 물질은 비스무트(Bi) 및 텔루륨(Te)을 포함할 수 있다. 구체적으로, 상기 열전 물질은, Bi2Te3을 포함할 수 있다. 또한, 상기 제1 물질막(110)은 상기 제1 이성분계 금속산화물(예를 들어, ZnO 또는 TiO2)을 포함하고, 상기 제2 물질막(120)은 상기 제2 이성분계 금속산화물(예를 들어, Al2O3)을 포함할 수 있다.
도 12를 참조하면, 제2 변형 예에 따른 열전 복합체(100)는 열전 입자(particle, S), 상기 열전 입자(S)를 덮는 제1 물질막(110), 상기 제1 물질막(120)을 덮는 제2 물질막(120), 및 상기 제1 물질막(110)과 상기 제2 물질막(120) 사이에 생성된 2차원 전자 가스(130)를 포함할 수 있다. 일 실시 예에 따르면, 상기 열전 입자(S)는 열전 물질을 포함할 수 있다. 예를 들어, 상기 열전 물질은 비스무트(Bi) 및 텔루륨(Te)을 포함할 수 있다. 구체적으로, 상기 열전 물질은, Bi2Te3을 포함할 수 있다. 또한, 상기 제1 물질막(110)은 상기 제1 이성분계 금속산화물(예를 들어, ZnO 또는 TiO2)을 포함하고, 상기 제2 물질막(120)은 상기 제2 이성분계 금속산화물(예를 들어, Al2O3)을 포함할 수 있다.
이상, 본 발명의 실시 예 및 변형 예에 따른 열전 복합체가 설명되었다. 이하, 본 발명의 실시 예에 따른 열전 소자가 설명된다.
도 13은 본 발명의 제1 실시 예에 따른 열전 소자를 설명하기 위한 도면이고, 도 14는 본 발명의 제2 실시 예에 따른 열전 소자를 설명하기 위한 도면이다.
도 13 및 도 14를 참조하면, 제1 및 제2 실시 예에 따른 열전 소자(TE)는, 제1 하부 전극(11), 제2 하부 전극(12), 상부 전극(13), 제1 열전 레그(100), 및 제2 열전 레그(200)를 포함할 수 있다.
보다 구체적으로, 상기 제1 하부 전극(11) 및 상기 제2 하부 전극(12)은 서로 이격되어 배치되고, 상기 제1 하부 전극(11) 상에는 상기 제1 열전 레그(100)가 배치되며, 상기 제2 하부 전극(12) 상에는 상기 제2 열전 레그(200)가 배치될 수 있다. 또한, 상기 제1 열전 레그(100)의 일단 및 상기 제2 열전 레그(200)의 일단은 상기 상부 전극(13)을 통해 연결될 수 있다.
일 실시 예에 따르면, 상기 제1 열전 레그(100)는 도 1 및 도 2를 참조하여 설명된 상기 실시 예에 따른 열전 복합체를 포함할 수 있다. 즉 상기 제1 열전 레그(100)는, 상기 제1 이성분계 금속산화물(예를 들어, ZnO 또는 TiO2)을 포함하는 상기 베이스 기재(110), 상기 제2 이성분계 금속산화물(예를 들어, Al2O3)을 포함하는 상기 물질막(120), 및 상기 베이스 기재(110)와 상기 물질막(120) 사이에 생성된 상기 2차원 전자 가스(미도시)를 포함할 수 있다. 상기 제1 열전 레그(100)는 n-type 반도체로 적용될 수 있다. 이와 달리, 상기 제2 열전 레그(200)는 벌크(bulk) 반도체를 포함하고, p-type 반도체로 적용될 수 있다.
상기 제1 실시 예에 따른 열전 소자(TE) 및 상기 제2 실시 예에 따른 열전 소자(TE)는, 상기 제1 열전 레그(100)를 구성하는 열전 복합체의 구조가 서로 다를 수 있다. 예를 들어, 상기 제1 실시 예에 따른 열전 소자(TE)는, 도 13에 도시된 바와 같이, 상기 베이스 기재(110)와 상기 물질막(120)이 교대로 그리고 반복적으로 적층된 구조를 가질 수 있다. 이와 달리, 상기 제2 실시 예에 따른 열전 소자(TE)는, 도 14에 도시된 바와 같이, 다공성 구조를 가질 수 있다.
일 실시 예에 따르면, 상기 실시 예에 따른 열전 소자(TE)는, 상기 열전 복합체의 상기 물질막(120)을 형성하는 공정 온도를 제어함에 따라, 상기 베이스 기재(110)와 상기 물질막(120)의 계면의 면 저항(Sheet resistance) 및 캐리어 밀도(carrier density)가 제어될 수 있다. 또한, 상기 실시 예에 따른 열전 소자(TE)는, 상기 베이스 기재(110)와 상기 물질막(120)의 계면의 캐리어 밀도를 제어함에 따라, 제백 계수를 제어할 수 있다. 즉, 상기 실시 예에 따른 열전 소자는, 상기 물질막(120)을 형성하는 공정 온도를 제어함에 따라, 상기 열전 소자의 제백 계수를 제어할 수 있다.
구체적으로, 상기 물질막(120)을 형성하는 공정 온도가 증가함에 따라 상기 베이스 기재(110)와 상기 물질막(120)의 계면의 면 저항이 감소될 수 있다. 다만, 상기 물질막(120)을 형성하는 공정 온도가 100℃를 초과하는 경우, 상기 베이스 기재(110)와 상기 물질막(120)의 계면의 면 저항은 실질적으로 포화될 수 있다. 또한, 상기 물질막(120)을 형성하는 공정 온도가 증가함에 따라 상기 베이스 기재(110)와 상기 물질막(120)의 계면의 캐리어 밀도가 증가될 수 있다. 상기 베이스 기재(110)와 상기 물질막(120) 사이의 계면의 캐리어 밀도가 증가되는 경우, 상기 열전 소자의 제백 계수가 증가할 수 있다. 즉, 상기 실시 예에 따른 열전 소자는, 상기 물질막(120)을 형성하는 공정의 온도가 증가함에 따라, 상기 열전 소자(TE)의 제백 계수가 증가할 수 있다.
N-type 반도체로서 Bi2Te3가 사용되는 종래의 열전 소자의 경우, 열전도도를 감소시키거나 전기전도도를 증가시키기 위하여 별도의 물질들이 도핑 되었다. 하지만, 이러한 도핑 기술은, 물질 자체의 물성이 정해져 있으므로 열전도도의 감소와 전기전도도의 증가를 위한 한계점이 있었다. 이에 따라, 종래의 열전 소자는 열전 특성이 낮아 대형화가 어렵고, 소모 전력이 높으며 전력 생산 효율이 낮은 문제점이 있었다.
하지만, 본 발명의 실시 예에 따른 열전 소자(TE)는, 상기 열전 복합체를 포함하는 상기 제1 열전 레그(100)에 의해 낮은 열전도도 특성뿐만 아니라 높은 전기전도도 특성까지 가질 수 있다. 구체적으로, 상기 실시 예에 따른 열전 소자(TE)는, 상기 제1 열전 레그(100)로서 사용되는 상기 열전 복합체가 원자층 증착(ALD) 공정으로 형성됨에 따라 극박막 형태의 제조가 용이할 수 있다. 이로 인해, 상기 실시 예에 따른 열전 소자(TE)는 열전도도의 감소가 용이하게 이루어질 수 있다.
또한, 상기 실시 예에 따른 열전 소자(TE)는, 상기 열전 복합체가 포함하는 상기 2차원 전자 가스로 인해 전기 전도도가 향상될 수 있다. 또한, 상기 열전 복합체의 다층 적층 구조(상기 베이스 기재와 상기 물질막의 교대 적층 구조) 제조가 용이함으로, 전기 전도도 특성의 향상이 용이하게 이루어질 수 있다.
뿐만 아니라, 캐리어 밀도(carrier density)와 제백 계수(seebeck coefficient)가 반비례하는 종래의 열전 소자와 달리, 캐리어 밀도와 제백 계수가 비례하는 고유의 특성까지 발현될 수 있다.
이상, 본 발명의 실시 예에 따른 열전 소자가 설명되었다. 이하, 본 발명의 실시 예에 따른 열전 복합체의 구체적인 실험 예 및 특성 평가 결과가 설명된다.
도 15는 본 발명의 실험 예에 따른 열전 복합체의 열전 특성을 측정하는 모식도이다.
실험 예에 따른 열전 복합체 준비
도 15에 도시된 바와 같이, 쿼츠 기판(S), 상기 쿼츠 기판(S) 상에 형성된 ZnO 물질막(110), 상기 ZnO 물질막(110) 상에 형성된 Al2O3 물질막(120), 및 상기 ZnO 물질막(110)과 상기 Al2O3 물질막(120) 사이에 생성된 2차원 전자 가스(130)를 포함하는 열전 복합체가 제조된다.
보다 구체적으로, 상기 ZnO 물질막(110) 및 상기 Al2O3 물질막(120)은 모두 원자층 증착(ALD) 공정으로 형성되었으며, 상기 ZnO물질막(110)은 5 nm의 두께로 형성되었고 상기 Al2O3 물질막(120)은 3 nm의 두께로 형성되었다.
이후, 상기 열전 복합체의 일측에 히터(Heater)를 형성하고 타측에 히트 싱크(Heat sink)를 형성한 후, 열전대(Thermocouple) 및 전압 프로브(voltage probe)를 통해 상기 열전 복합체의 열전 특성을 측정하였다.
도 16은 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 형성 온도에 따른 계면의 면 저항을 나타내는 그래프이다.
도 16을 참조하면, 50℃ 내지 300℃의 온도로 제조된 Al2O3 물질막을 포함하는 상기 실험 예에 따른 열전 복합체를 준비한 후, ZnO 물질막과 Al2O3 물질막 사이 계면의 면 저항(Sheet resistance, Ohm/sq.)을 측정하여 나타내었다.
도 16에서 확인할 수 있듯이, Al2O3 물질막을 제조하는 공정 온도가 증가함에 따라, 계면의 면 저항도 감소하는 것을 확인할 수 있었다. 다만, Al2O3 물질막을 제조하는 공정 온도가 100℃를 초과하는 경우, 면 저항이 포화되어 실질적으로 일정하게 유지되는 것을 확인할 수 있었다.
도 17은 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 형성 온도에 따른 계면의 캐리어 밀도를 나타내는 그래프이다.
도 17을 참조하면, 50℃ 및 300℃의 온도로 제조된 Al2O3 물질막을 포함하는 상기 실험 예에 따른 열전 복합체를 준비한 후, ZnO 물질막과 Al2O3 물질막 사이 계면의 캐리어 밀도(carrier density, cm-2)를 측정하여 나타내었다. 도 17에서 확인할 수 있듯이, Al2O3 물질막을 제조하는 공정 온도가 50℃에서 300℃로 증가함에 따라, 계면의 캐리어 밀도가 증가하는 것을 확인할 수 있었다.
도 18은 본 발명의 실험 예에 따른 열전 복합체의 계면의 캐리어 밀도에 따른 제백 계수를 나타내는 그래프이다.
도 18을 참조하면, ZnO 물질막과 Al2O3 물질막 사이의 계면의 캐리어 밀도(nsheet, cm-2)가 서로 다른 열전 복합체를 준비한 후, 각각에 대해 제백 계수(Seebeck coefficient, |S| μV·K-1)를 측정하여 나타내었다. 보다 구체적으로, 도 18에서 상대적으로 낮은 캐리어 밀도를 갖는 열전 복합체는 Al2O3 물질막이 50℃의 온도에서 형성된 열전 복합체를 나타내고, 상대적으로 높은 캐리어 밀도를 갖는 열전 복합체는 Al2O3 물질막이 300℃의 온도에서 형성된 열전 복합체를 나타낸다.
도 18에서 확인할 수 있듯이, ZnO 물질막과 Al2O3 물질막 사이의 계면의 캐리어 밀도가 증가함에 따라, 열전 복합체의 제백 계수도 증가하는 것을 확인할 수 있었다. 즉, 본 발명의 실시 예에 따른 열전 복합체가 적용된 열전 소자의 경우, 캐리어 밀도와 제백 계수가 비례하는 특성을 갖는 것을 확인할 수 있었다. 또한, 도 17 및 도 18에서 확인할 수 있듯이, 본 발명의 실시 예에 따른 열전 복합체가 적용된 열전 소자의 경우, Al2O3 물질막의 형성 온도를 증가시킴에 따라 제백 계수가 증가되는 것을 알 수 있었다.
도 19는 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 제조 공정에 사용되는 금속 전구체에 따른 면 저항을 비교하는 그래프이다.
도 19를 참조하면, 서로 다른 금속 전구체(TMA, DMAIP)를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체를 준비한 후, 각각에 대해 ZnO 물질막과 Al2O3 물질막 사이 계면의 면 저항(Sheet resistance, Ohm/sq.)을 측정하여 나타내었다.
도 19에서 확인할 수 있듯이, TMA를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체는, DMAIP를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체 보다 면 저항이 현저하게 낮게 나타나는 것을 확인할 수 있었다. 특히, DMAIP를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체의 경우, 계면의 면 저항이 측정 한계치(Detection limit)까지 높게 발생되는 것을 확인할 수 있었다. 이에 따라, TMA를 사용하여 Al2O3 물질막을 제조하는 경우 ZnO 물질막과 Al2O3 물질막 사이에 2차원 전자 가스가 생성되지만, DMAIP를 사용하여 Al2O3 물질막을 제조하는 경우 ZnO 물질막과 Al2O3 물질막 사이에 2차원 전자 가스가 생성되지 않는 것을 알 수 있었다.
도 20은 본 발명의 실험 예에 따른 열전 복합체의 Al2O3 물질막 제조 공정에 사용되는 반응물질에 따른 면 저항을 비교하는 그래프이다.
도 20을 참조하면, 서로 다른 반응물질(H2O, O3)을 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체를 준비한 후, 각각에 대해 ZnO 물질막과 Al2O3 물질막 사이 계면의 면 저항(Sheet resistance, Ohm/sq.)을 측정하여 나타내었다.
도 20에서 확인할 수 있듯이, H2O를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체는, O3를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체 보다 면 저항이 현저하게 낮게 나타나는 것을 확인할 수 있었다. 특히, O3를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체의 경우, 계면의 면 저항이 측정 한계치(Detection limit)까지 높게 발생되는 것을 확인할 수 있었다. 이에 따라, H2O를 사용하여 Al2O3 물질막을 제조하는 경우 ZnO 물질막과 Al2O3 물질막 사이에 2차원 전자 가스가 생성되지만, O3를 사용하여 Al2O3 물질막을 제조하는 경우 ZnO 물질막과 Al2O3 물질막 사이에 2차원 전자 가스가 생성되지 않는 것을 알 수 있었다.
도 21은 본 발명의 실험 예 및 비교 예에 따른 열전 복합체의 면 저항을 비교하는 그래프이다.
도 21을 참조하면, 서로 다른 공정을 통해 제조된 Al2O3 물질막을 포함하는 실험 예 1에 따른 열전 복합체(TMA 23c), 실험 예 2에 따른 열전 복합체(TMA 4c + DMAIP 24c), 및 비교 예 1에 따른 열전 복합체(DMAIP 24c + TMA 4c)를 준비한 후, 각각에 대해 면 저항(Sheet resistance, Ohm/sq.)을 측정하여 나타내었다.
보다 구체적으로, 상기 실험 예 1에 따른 열전 복합체가 포함하는 Al2O3 물질막은, TMA 제공-퍼지-H2O 제공-퍼지로 정의되는 유닛 공정이 23회 반복 수행되어 제조되었다. 이와 달리, 상기 실험 예 2에 따른 열전 복합체가 포함하는 Al2O3 물질막은, TMA 제공-퍼지-H2O 제공-퍼지로 정의되는 제1 유닛 공정이 4회 반복 수행된 후 DMAIP 제공-퍼지-H2O 제공-퍼지로 정의되는 제2 유닛 공정이 24회 반복 수행되어 제조되었다. 이와 달리, 상기 비교 예 1에 따른 열전 복합체가 포함하는 Al2O3 물질막은, DMAIP 제공-퍼지-H2O 제공-퍼지로 정의되는 제2 유닛 공정이 24회 반복 수행된 후 TMA 제공-퍼지-H2O 제공-퍼지로 정의되는 제1 유닛 공정이 4회 반복 수행되어 제조되었다. 상기 실험 예 1, 실험 예 2, 및 비교 예 1에 따른 열전 복합체가 포함하는 Al2O3 물질막의 제조 공정이 아래의 <표 1>을 통해 정리된다.
실험 예 1 TMA-퍼지-H2O-퍼지 (23회 반복)
실험 예 2 TMA-퍼지-H2O-퍼지 (4회 반복) 이후 DMAIP-퍼지-H2O-퍼지(24회 반복)
실험 예 3 DMAIP-퍼지-H2O-퍼지(24회 반복) 이후 TMA-퍼지-H2O-퍼지 (4회 반복)
도 21에서 확인할 수 있듯이, TMA가 단독으로 사용되어 제조된 Al2O3를 포함하는 상기 실험 예 1에 따른 열전 복합체(TMA 23c)의 경우 5944 Ohm/sq의 면 저항을 나타내지만, TMA와 DMAIP가 함께 사용되어 제조된 Al2O3를 포함하는 상기 실험 예 2에 따른 열전 복합체(TMA 4c+DMAIP 24c)의 경우 3815 Ohm/sq의 면 저항을 나타내어, 상기 실험 예 1에 따른 열전 복합체 보다 약 36% 낮은 면 저항을 나타내는 것을 확인할 수 있었다. 이에 따라, TMA를 단독으로 사용하여 제조된 Al2O3 물질막 보다, TMA와 DMAIP가 함께 사용되어 제조된 Al2O3 물질막의 전기적 특성이 높은 것을 알 수 있었다.
다만, 상기 비교 예 1에 따른 열전 복합체(DMAIP 24c + TMA 4c)의 경우 측정 한계치(Detection limit) 이상의 높은 면 저항이 나타나는 것으로 보아, DMAIP 가 TMA 보다 먼저 사용된 Al2O3 물질막은, ZnO 물질막과 Al2O3 물질막 사이에 2차원 전자 가스가 생성되지 않는 것을 알 수 있었다.
즉, 전기적 특성이 높은 열전 복합체를 제조하기 위하여, Al2O3 물질막 제조 과정에서 TMA와 DMAIP가 함께 사용되되, TMA가 DMAIP 보다 먼저 사용되어야 함을 알 수 있었다.
도 22a 내지 도 22d는 본 발명의 실험 예에 따른 열전 복합체의 XPS 분석 결과를 나타내는 그래프이다.
도 22a 내지 도 22d를 참조하면, 서로 다른 금속 전구체(TMA, DMAIP)를 사용하여 제조된 Al2O3 물질막을 포함하는 열전 복합체를 준비한 후, 각각에 대해 XPS(X-ray Photoelectron Spectroscopy) 분석을 수행하고 그 결과를 나타내었다. 도 22A 내지 도 22D에서 확인할 수 있듯이, TMA를 사용하여 제조된 Al2O3 물질막은 Al2O3의 전형적인 O 1s peak(531 eV) 및 Al 2p peak(74.2 eV)를 확인할 수 있었다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
11, 12: 제1 및 제2 하부 전극
13: 상부 전극
100: 열전 복합체, 제1 열전 레그
110: 베이스 기재
120: 물질막
130: 2차원 전자 가스
200: 제2 열전 레그

Claims (14)

  1. 제1 이성분계 금속산화물을 포함하는 베이스 기재를 준비하는 단계; 및
    상기 베이스 기재 상에, 금속 전구체 및 산소(O)를 포함하는 반응물질을 제공하여, 상기 금속 전구체와 상기 반응물질이 반응된 제2 이성분계 금속산화물을 포함하는 물질막을 형성하는 단계를 포함하되,
    상기 물질막을 형성하는 단계에서, 상기 베이스 기재 상에 상기 물질막이 형성됨에 따라 상기 베이스 기재와 상기 물질막 사이에 2차원 전자 가스가 생성되는 것을 포함하는 열전 복합체의 제조방법.
  2. 제1 항에 있어서,
    상기 물질막을 형성하는 단계는,
    상기 베이스 기재 상에, 제1 금속 전구체 및 상기 반응물질을 제공하는 단계; 및
    상기 베이스 기재 상에, 상기 제2 금속 전구체 및 상기 반응물질을 제공하는 단계를 포함하되,
    상기 제1 금속 전구체 및 상기 반응물질을 제공하는 단계는, 상기 제2 금속 전구체 및 상기 반응물질을 제공하는 단계 보다 먼저 수행되는 것을 포함하는 열전 복합체의 제조방법.
  3. 제2 항에 있어서,
    상기 제1 금속 전구체는 TMA(Trimethylaluminum)를 포함하고, 상기 제2 금속 전구체는 DMAIP(Dimethylaluminumisopropoxide)를 포함하는 열전 복합체의 제조방법.
  4. 제2 항에 있어서,
    상기 제1 금속 전구체 및 상기 반응물질을 제공하는 단계는 제1 유닛 공정(first unit process)으로 정의되고,
    상기 제2 금속 전구체 및 상기 반응물질을 제공하는 단계는 2 유닛 공정(second unit process)으로 정의되되,
    상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각, 복수회 반복 수행되는 것을 포함하는 열전 복합체의 제조방법.
  5. 제1 항에 있어서,
    상기 물질막을 형성하는 단계의 공정 온도가 제어됨에 따라, 상기 베이스 기재와 상기 물질막의 계면(interface)의 면 저항(Sheet resistance)가 제어되는 것을 포함하는 열전 복합체의 제조방법.
  6. 제1 항에 있어서,
    상기 물질막을 형성하는 단계의 공정 온도가 제어됨에 따라, 상기 베이스 기재와 상기 물질막의 계면(interface)의 캐리어 밀도(carrier density)가 제어되는 것을 포함하는 열전 복합체의 제조방법.
  7. 제1 항에 있어서,
    상기 반응물질은, 물(H2O)을 포함하는 열전 복합체의 제조방법.
  8. 제1 이성분계 금속산화물을 포함하는 베이스 기재;
    상기 베이스 기재를 덮고, 제2 이성분계 금속산화물을 포함하는 물질막; 및
    상기 베이스 기재와 상기 물질막 사이에 생성된 2차원 전자 가스를 포함하되,
    상기 제1 이성분계 금속산화물과 상기 제2 이성분계 금속산화물은 서로 다른 종류의 금속을 포함하는 열전 복합체.
  9. 제8 항에 있어서,
    상기 제1 이성분계 금속산화물은, 티타늄 산화물(TiO2), 아연 산화물(ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 인듐 산화물(InO), 갈륨 산화물 (GaO), 실리콘 산화물(SiO), 주석 산화물(SnO), 바나듐 산화물(VO), 니켈 산화물(NiO), 탄탈륨 산화물(TaO), 네오디뮴 산화물(NbO), 또는 지르코늄 산화물(ZrO) 중 어느 하나를 포함하고,
    상기 제2 이성분계 금속산화물은, 티타늄 산화물(TiO2), 아연 산화물(ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 인듐 산화물(InO), 갈륨 산화물(GaO), 실리콘 산화물(SiO), 주석 산화물(SnO), 바나듐 산화물(VO), 니켈 산화물(NiO), 탄탈륨 산화물(TaO), 네오디뮴 산화물(NbO), 또는 지르코늄 산화물(ZrO) 중 어느 하나를 포함하는 열전 복합체.
  10. 제1 하부 전극;
    상기 제1 하부 전극과 이격되어 배치된 제2 하부 전극;
    상기 제1 하부 전극상에 배치되고, 제8 항에 따른 열전 복합체를 포함하는 제1 열전 레그;
    상기 제2 하부 전극 상에 배치되고, p-type 반도체를 포함하는 제2 열전 레그; 및
    상기 제1 열전 레그의 일단, 및 상기 제2 열전 레그의 일단을 연결하는 상부 전극을 포함하되,
    캐리어 밀도(carrier density)와 제백 계수(Seebeck coefficient)가 비례하는 것을 포함하는 열전 소자.
  11. 제10 항에 있어서,
    상기 열전 복합체의 상기 베이스 기재는, 나노 와이어(nano wire) 또는 나노 로드(nano rod) 중 어느 하나의 구조를 갖는 열전 소자.
  12. 제10 항에 있어서,
    상기 열전 복합체의 상기 베이스 기재는, 다공성(porous) 구조를 갖는 열전 소자.
  13. 제8 항에 따른 상기 열전 복합체; 및
    상기 열전 복합체의 상기 물질막 상에 배치된 기능성막을 포함하는 반도체 소자.
  14. 제13 항에 있어서,
    상기 기능성막은, 실리콘 산화물(SiO2) 또는 하프늄 산화물(HfO2) 중 어느 하나를 포함하는 반도체 소자.
KR1020210119791A 2020-09-08 2021-09-08 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자. KR102508548B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200114297 2020-09-08
KR1020200114297 2020-09-08

Publications (3)

Publication Number Publication Date
KR20220033040A true KR20220033040A (ko) 2022-03-15
KR102508548B1 KR102508548B1 (ko) 2023-03-09
KR102508548B9 KR102508548B9 (ko) 2023-05-11

Family

ID=80817284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210119791A KR102508548B1 (ko) 2020-09-08 2021-09-08 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자.

Country Status (1)

Country Link
KR (1) KR102508548B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219218A (ja) * 2012-04-10 2013-10-24 Hitachi Ltd 熱電変換材料及び熱電変換素子並びに熱電変換モジュール
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
KR101522819B1 (ko) * 2014-10-17 2015-05-27 한양대학교 에리카산학협력단 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
KR20160121704A (ko) * 2015-04-10 2016-10-20 한양대학교 산학협력단 열전 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219218A (ja) * 2012-04-10 2013-10-24 Hitachi Ltd 熱電変換材料及び熱電変換素子並びに熱電変換モジュール
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
KR101522819B1 (ko) * 2014-10-17 2015-05-27 한양대학교 에리카산학협력단 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
KR20160121704A (ko) * 2015-04-10 2016-10-20 한양대학교 산학협력단 열전 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR102508548B9 (ko) 2023-05-11
KR102508548B1 (ko) 2023-03-09

Similar Documents

Publication Publication Date Title
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
US9537075B2 (en) Graphite structure, electronic component and method of manufacturing electronic component
KR20100054453A (ko) 반도체 소자 및 그 형성 방법
CN113345795A (zh) 铁电薄膜结构以及包括该铁电薄膜结构的电子器件
US20130200443A1 (en) Interface Engineering to Optimize Metal-III-V Contacts
KR102508548B1 (ko) 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자.
KR102508546B1 (ko) 2차원 전자 가스 및 2차원 정공 가스 기반의 열전 소자, 및 그 제조방법
KR101892632B1 (ko) 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법
KR102597072B1 (ko) 이성분계 산화물 2deg 및 2dhg 열전 소자 기반 능동 냉각 장치 및 그 제조방법
US12108677B2 (en) Thermoelectric composite, preparation method therefor, and thermoelectric device and semiconductor device each comprising thermoelectric composite
KR101900045B1 (ko) 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
TWI505468B (zh) 閘極堆疊結構及包含其之金屬氧化物半導體元件及閘極堆疊結構之製造方法
JP5585101B2 (ja) 熱電変換素子及びその製造方法
TWI422042B (zh) 二極體元件及其製作方法
KR102153634B1 (ko) 열전 소자 및 그 제조 방법
KR102296386B1 (ko) 투명 열전소재의 제조방법 및 이를 이용한 투명 유연 열전소자
KR20220128601A (ko) 네거티브 커패시턴스 트랜지스터 및 그 제조 방법
TW201327841A (zh) 薄膜電晶體及薄膜電晶體之製造方法
JP6439509B2 (ja) 熱電変換素子、熱電変換モジュール、及び熱電変換素子の製造方法
Basu et al. AlGaN/GaN metal-oxide-semiconductor high electron mobility transistor with liquid phase deposited Al2O3 as gate dielectric
US20210111283A1 (en) Multi-negative differential transconductance device and method of producing the same
TW201216363A (en) Dielectric structure, transistor and manufacturing method thereof with praseodymium oxide
JP5185845B2 (ja) 可変容量素子

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]