[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111969046A - 高线性度增强型氮化镓高电子迁移率晶体管及制备方法 - Google Patents

高线性度增强型氮化镓高电子迁移率晶体管及制备方法 Download PDF

Info

Publication number
CN111969046A
CN111969046A CN202010683068.XA CN202010683068A CN111969046A CN 111969046 A CN111969046 A CN 111969046A CN 202010683068 A CN202010683068 A CN 202010683068A CN 111969046 A CN111969046 A CN 111969046A
Authority
CN
China
Prior art keywords
nitride
layer
group iii
gallium nitride
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010683068.XA
Other languages
English (en)
Inventor
刘志宏
蔡鸣
张进成
周弘
赵胜雷
王泽宇
郝璐
张苇杭
段小玲
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010683068.XA priority Critical patent/CN111969046A/zh
Publication of CN111969046A publication Critical patent/CN111969046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种高线性度增强型氮化镓高电子迁移率晶体管及制备方法,高线性度增强型氮化镓高电子迁移率晶体管,包括:晶圆,晶圆包括三族氮化物异质结,异质结界面形成二维电子气;位于晶圆上两端的源电极和漏电极;栅电极,设置在晶圆上,且位于源电极和漏电极之间;若干p型三族氮化物区,间隔设置在三族氮化物异质结内,且位于栅电极的下方,若干p型三族氮化物区与三族氮化物异质结形成纳米沟道带状结构。本发明的晶体管,在栅电极下设置有纳米沟道带状结构,实现了p型三族氮化物区对三族氮化物异质结的二维电子气的耗尽,形成了增强型的氮化镓高电子迁移率晶体管,而且提高了晶体管的跨导曲线的平坦度和线性度。

Description

高线性度增强型氮化镓高电子迁移率晶体管及制备方法
技术领域
本发明属于半导体技术领域,具体涉及一种高线性度增强型氮化镓高电子迁移率晶体管及制备方法。
背景技术
随着微电子技术的发展,以氮化镓为代表的第三代宽禁带半导体材料由于具有更大的禁带宽度、更高的临界击穿电场和较高的电子饱和漂移速度等优点,已成为微波/毫米波系统领域应用的理想材料。同时,由于氮化镓材料的临界电场强度是硅材料的11倍,氮化镓异质结结构的二维电子气的迁移率也比硅材料的迁移率高两倍左右,而氮化镓材料的Baliga优值系数要比硅材料高1400倍左右,因此氮化镓在电力电子器件领域也有非常大的潜力,是下一代高效率电力电子器件的重要候选材料之一。
由于氮化镓材料具有较强的自发极化系数,常规的氮化镓高电子迁移率晶体管属于常开型,或者称耗尽型,在栅电极无电压偏置的时候,沟道保持导通状态。但是,很多应用场合需要常关型即增强型的晶体管器件,在栅电极无电压偏置的时候,沟道要保持关断状态,以提高射频和电力电子电路和系统的安全性,并且减少负压产生电路和保护电路的需求,从而简化电路和系统设计。
目前,常见的增强型的氮化镓高电子迁移率晶体管器件的线性度较差,无法达到实际的工程应用需求。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种高线性度增强型氮化镓高电子迁移率晶体管及制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明提供了一种高线性度增强型氮化镓高电子迁移率晶体管,包括:
晶圆,所述晶圆包括三族氮化物异质结,异质结界面形成二维电子气;
位于所述晶圆上两端的源电极和漏电极;
栅电极,设置在所述晶圆上,且位于所述源电极和所述漏电极之间;
若干p型三族氮化物区,间隔设置在所述三族氮化物异质结内,且位于所述栅电极的下方,若干p型三族氮化物区与所述三族氮化物异质结形成纳米沟道带状结构。
在本发明的一个实施例中,所述晶圆包括自下而上依次设置的衬底、三族氮化物复合缓冲区、沟道层和复合势垒区,其中,所述沟道层和所述复合势垒区之间形成所述二维电子气。
在本发明的一个实施例中,所述p型三族氮化物区,设置在所述沟道层和所述复合势垒区内部,且其底部位于所述沟道层中。
在本发明的一个实施例中,所述衬底为高阻硅、半绝缘碳化硅、半绝缘蓝宝石、半绝缘金刚石、或半绝缘氮化铝材料,其厚度为50-1500μm,所述高阻硅的电阻率为1000-30000Ω·cm,晶向为<111>。
在本发明的一个实施例中,所述三族氮化物复合缓冲区包括自下而上依次设置的成核层、过渡层和核心缓冲层,其中,
所述成核层的材料为氮化铝,厚度为50-300nm;
所述过渡层为多层不同组分的铝镓氮过渡层,或氮化铝/氮化镓超晶格层,且所述过渡层的厚度为0.5-1.5μm;
所述核心缓冲层的材料为氮化镓、铝镓氮或氮化铝,其厚度为0.5-10 μm。
在本发明的一个实施例中,所述沟道层的材料为氮化镓、铟镓氮或铝镓氮,其厚度为10-500nm。
在本发明的一个实施例中,复合势垒区包括自下而上依次设置的隔离层、核心势垒层和帽层,其中,
所述隔离层的材料为氮化铝,厚度为0.1-2nm;
所述核心势垒层的材料为铝镓氮或铟铝氮,其厚度为5-40nm;
所述帽层的材料为氮化镓或氮化硅,其厚度为0.5-3nm。
在本发明的一个实施例中,所述p型三族氮化物区的材料为氮化镓、铟镓氮或铝镓氮,p型掺杂杂质为镁或锌,掺杂浓度为1x1017-1x1021 cm-2
在本发明的一个实施例中,所述p型三族氮化物区平行于所述源电极和所述漏电极连接方向的尺寸为10nm-1μm,所述纳米沟道带状结构的带宽为10nm-200nm。
本发明还提供了一种高线性度增强型氮化镓高电子迁移率晶体管的制备方法,包括:
S1:制备晶圆,所述晶圆包括三族氮化物异质结;
S2:在所述晶圆上的两端分别制备源电极和漏电极;
S3:对所述源电极和所述漏电极之间的所述三族氮化物异质结进行间隔刻蚀,形成刻蚀沟槽和三族氮化物异质结交错间隔的纳米沟道线结构;
S4:对所述刻蚀沟槽进行p型三族氮化物淀积填充,形成p型三族氮化物区,p型三族氮化物区与三族氮化物异质结交错间隔形成纳米沟道带状结构;
S5:在所述纳米沟道带状结构上制作栅电极。
与现有技术相比,本发明的有益效果在于:
1、本发明的高线性度增强型氮化镓高电子迁移率晶体管,在栅电极下设置有p型三族氮化物区和三族氮化物异质结交错间隔形成的纳米沟道带状结构,实现了p型三族氮化物区对三族氮化物异质结的二维电子气的耗尽,形成了增强型的氮化镓高电子迁移率晶体管;
2、本发明的高线性度增强型氮化镓高电子迁移率晶体管,在栅电极下方设置的纳米沟道带状结构,增强了晶体管接入区域的电流提供能力,减少了高输出电流下的源极电阻增大趋势,从而提高了增强型氮化镓高电子迁移率晶体管的跨导曲线的平坦度和线性度;
3、本发明的高线性度增强型氮化镓高电子迁移率晶体管结构简单,工艺过程易于控制,成本较低,且器件的可靠性高。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是本发明实施例提供的一种高线性度增强型氮化镓高电子迁移率晶体管的结构示意图;
图2是本发明实施例提供的晶圆结构示意图;
图3是本发明实施例提供的高线性度增强型氮化镓高电子迁移率晶体管的制备方法流程图;
图4a-4l是本发明实施例提供的高线性度增强型氮化镓高电子迁移率晶体管的制备过程示意图。
附图标记说明
1-晶圆;2-源电极;3-漏电极;4-栅电极;5-p型三族氮化物区;6-刻蚀沟槽;11-衬底;12-三族氮化物复合缓冲区;13-沟道层;14-复合势垒区; 121-成核层;122-过渡层;123-核心缓冲层;141-隔离层;142-核心势垒层; 143-帽层。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施方式,对依据本发明提出的一种高线性度增强型氮化镓高电子迁移率晶体管及制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效,在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明,可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解,然而所附附图仅是提供参考与说明之用,并非用来对本发明的技术方案加以限制。
实施例一
请参见图1,图1是本发明实施例提供的一种高线性度增强型氮化镓高电子迁移率晶体管的结构示意图。如图所示,本实施例的高线性度增强型氮化镓高电子迁移率晶体管,包括:
晶圆1,晶圆1包括三族氮化物异质结,异质结界面形成二维电子气;
位于晶圆1上两端的源电极2和漏电极3;
栅电极4,设置在晶圆1上,且位于源电极2和漏电极3之间;
若干p型三族氮化物区5,间隔设置在三族氮化物异质结内,且位于栅电极4的下方,若干p型三族氮化物区5与三族氮化物异质结形成纳米沟道带状结构。
本实施例的高线性度增强型氮化镓高电子迁移率晶体管,在栅电极4下设置有p型三族氮化物区5和三族氮化物异质结交错间隔形成的纳米沟道带状结构,实现了p型三族氮化物区5对三族氮化物异质结的二维电子气的耗尽,形成了增强型的氮化镓高电子迁移率晶体管。另外,由于在栅电极4下的纳米沟道带状结构,增强了晶体管接入区域的电流提供能力,减少了高输出电流下的源极电阻增大趋势,从而提高了增强型氮化镓高电子迁移率晶体管的跨导曲线的平坦度和线性度。
进一步地,请参见图2,图2是本发明实施例提供的晶圆结构示意图。如图所示,本实施例的晶圆1包括自下而上依次设置的衬底11、三族氮化物复合缓冲区12、沟道层13和复合势垒区14,其中,沟道层13和复合势垒区14之间形成二维电子气。
在本实施例中,p型三族氮化物区5,设置在沟道层13和复合势垒区 14内部,且其底部位于沟道层3中。具体地,p型三族氮化物区5是通过对晶圆1中复合势垒区14和部分沟道层13进行刻蚀后形成刻蚀沟槽,再淀积填充p型三族氮化物形成的。
可选地,衬底11为高阻硅、半绝缘碳化硅、半绝缘蓝宝石、半绝缘金刚石、或半绝缘氮化铝材料,其厚度为50-1500μm。
优选的,衬底11为高阻硅,电阻率为5000Ω·cm,晶向为<111>,尺寸为6寸,厚度为575μm。
进一步地,三族氮化物复合缓冲区12包括自下而上依次设置的成核层121、过渡层122和核心缓冲层123,其中,
成核层121的材料为氮化铝,厚度为50-300nm;
过渡层122为多层不同组分的铝镓氮过渡层,或氮化铝/氮化镓超晶格层,且过渡层122的厚度为0.5-1.5μm,其中,氮化铝/氮化镓超晶格层表示自下而上依次层叠的氮化铝层和氮化镓超晶格层;
核心缓冲层123的材料为氮化镓、铝镓氮或氮化铝,其厚度为0.5-10 μm。
优选地,成核层121的材料为氮化铝,厚度为180nm。
优选地,过渡层122的材料为氮化铝/氮化镓超晶格层,厚度为1μm。
优选地,核心缓冲层123的材料为氮化镓,并进行了Fe掺杂,厚度为 1μm。
进一步地,沟道层13的材料为氮化镓、铟镓氮或铝镓氮,其厚度为10- 500nm。
优选地,沟道层13的材料为氮化镓,厚度为300nm。
进一步地,复合势垒区14包括自下而上依次设置的隔离层141、核心势垒层142和帽层143,其中,
隔离层141的材料为氮化铝,厚度为0.1-2nm;
核心势垒层142的材料为铝镓氮或铟铝氮,其厚度为5-40nm;
可选地,铝镓氮中铝的组分,即铝镓氮中铝的原子比例为0.2-0.4;铟铝氮中铟的组分,即铟铝氮中铟的原子比例为0.1-0.2。
帽层143的材料为氮化镓或氮化硅,其厚度为0.5-3nm。
值得说明的是,复合势垒区14还可以只包括核心势垒层142,或包括自下而上依次设置的隔离层141和核心势垒层142,或包括自下而上依次设置的核心势垒层142和帽层143。
优选地,核心势垒层142的材料为铝镓氮,其中,铝组分为0.25,厚度为20nm;隔离层141的材料为铝镓氮,厚度为1nm。
在本实施中,p型三族氮化物区5的材料为氮化镓、铟镓氮或铝镓氮,p 型掺杂杂质为镁或锌,掺杂浓度为1x1017-1x1021 cm-2
在本实施例中,p型三族氮化物区5平行于源电极2和漏电极3连接方向的尺寸为10nm-1μm,纳米沟道带状结构的带宽,也就是相邻所述p型三族氮化物区5之间的间隔距离,以及p型三族氮化物区5的宽度为10nm- 200nm。
可选地,源电极2和漏电极3的材料为钛/铝/镍或其他金属/金,或为钛 /铝或其它金属电极,或为钽/铝或其它金属电极,源电极2和漏电极3的厚度均为50-800nm。
优选地,源电极2和漏电极3的材料均为钛/铝/镍/金,厚度为 20/120/40/50nm。
进一步地,栅电极4的材料为镍、钛、金或铝,其厚度为50-1000nm;优选地,栅电极5的材料为镍/金,厚度为50nm/300nm。
在其他实施例中,在栅电极4与纳米沟道带状结构之间还设置有绝缘介质层。该绝缘介质层的材料为氧化铝、氧化硅、氧化铪、氧化锆、氮化铝或氮化硅中的一种或多种叠层设置。
本实施例的高线性度增强型氮化镓高电子迁移率晶体管,通过对栅电极4下方的复合势垒区14和部分沟道层13进行刻蚀,形成了刻蚀沟槽和三族氮化物异质结交错间隔的纳米沟道线结构,从而减小了源电阻,提高了器件的线性度。另外,将p型三族氮化物淀积填充到纳米沟道线结构沟槽中,提高了铝镓氮/氮化镓或铟镓氮/氮化镓界面的能带的费米能级,从而耗尽了界面的二维电子气浓度,形成增强型器件。
与现有技术的增强型氮化镓高电子迁移率晶体管结构相比,本实施例的高线性度增强型氮化镓高电子迁移率晶体管,由于在复合势垒区14和部分沟道层13使用了纳米沟道带状结构,减少了源电阻,从而提高了器件的线性度。这种高线性度的增强型氮化镓高线子迁移率晶体管结构简单,工艺过程易于控制,成本较低,且器件可靠性高,而且具有较好、较稳定的性能,适用于于微波/毫米波的功率放大器件、电力电子电路芯片等领域。
实施例二
请参见图3,图3是本发明实施例提供的一种高线性度增强型氮化镓高电子迁移率晶体管制备方法流程示意图,如图所示,该方法包括:
S1:制备晶圆,所述晶圆包括三族氮化物异质结;
具体地,步骤S1包括:
S11:选取晶向为<111>的高阻硅作为衬底。
S12:在该高阻硅衬底上依次制备三族氮化物复合缓冲区、沟道层以及复合势垒区。
具体地,首先采用MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备与技术在高阻硅衬底上依次外延生长成核层、过渡层和核心缓冲层,以形成三族氮化物复合缓冲区。
然后,继续采用MOCVD设备与技术在核心缓冲层上外延生长沟道层。
最后,同样采用MOCVD设备与技术在沟道层上依次外延生长隔离层、核心势垒层与帽层,以形成复合势垒区。
至此,完成包括三族氮化物异质结的晶圆的制作。
S2:在所述晶圆上的两端分别制备源电极和漏电极;
具体地,在晶圆上,采用光刻工艺,制作源电极和漏电极窗口。
采用金属蒸发和剥离工艺在源电极和漏电极窗口淀积金属,以完成源电极和漏电极的制作。其中,金属材料为钛/铝/镍/金,厚度为20/120/40/50nm,退火温度为825℃,时间为30s。
S3:对所述源电极和所述漏电极之间的所述三族氮化物异质结进行间隔刻蚀,形成刻蚀沟槽和三族氮化物异质结交错间隔的纳米沟道线结构;
具体地,在步骤S2得到的样品表面,使用掩膜版进行光刻,对复合势垒区和部分沟道层进行刻蚀,以形成刻蚀沟槽和三族氮化物异质结交错间隔的纳米沟道线结构。其中,相邻刻蚀沟槽之间的间隔距离以及刻蚀沟槽的宽度均为10nm-200nm,刻蚀沟槽平行于源电极和漏电极连接方向的尺寸为 10nm-1μm。
S4:对所述刻蚀沟槽进行p型三族氮化物淀积填充,形成p型三族氮化物区,p型三族氮化物区与三族氮化物异质结交错间隔形成纳米沟道带状结构;
具体地,采用MOCVD设备与技术在刻蚀沟槽淀积填充p型三族氮化物,其中,p型掺杂杂质浓度为1x1017-1x1021 cm-2
S5:在所述纳米沟道带状结构上制作栅电极。
具体地,采用光刻工艺,制作栅电极窗口,然后采用金属蒸发和剥离工艺,制作栅电极,材料为镍/金,厚度为50/400nm,退火温度为400℃,时间为5min。
进一步地,对本实施例的制备方法进行详细描述如下,请参见图4a-4l,图4a-4l是本发明实施例提供的高线性度增强型氮化镓高电子迁移率晶体管的制备过程示意图。如图所示,本实施例的高线性度增强型氮化镓高电子迁移率晶体管的具体制备过程如下:
步骤1:制备晶圆1。
具体地,包括:
1a)选取晶向为<111>的高阻硅作为衬底11,如图4a所示;
1b)采用MOCVD设备与技术,在衬底11上外延生长厚度为180nm的成核层121,材料为氮化铝,如图4b所示;
1c)采用MOCVD设备与技术,在成核层121上外延生长厚度为1μm 的过渡层122,材料为氮化铝/氮化镓超晶格,如图4c所示;
1d)采用MOCVD设备与技术,在过渡层122上外延生长厚度为1μm 的核心缓冲层123,材料为氮化镓,如图4d所示;
其中,成核层121、过渡层122和核心缓冲层123组成三族氮化物复合缓冲区12。
1e)采用MOCVD设备与技术,在核心缓冲层123上外延生长厚度为 300nm的沟道层13,材料为氮化镓,如图4e所示;
1f)采用MOCVD设备与技术,在沟道层13上外延生长1nm的隔离层141,材料为氮化铝,如图4f所示;
1g)采用MOCVD设备与技术,在隔离层141上外延生长20nm的核心势垒层142,材料为铝镓氮,如图4g所示;
1h)采用MOCVD设备与技术,在核心势垒层142上外延生长2nm的帽层143,材料为氮化镓,如图4h所示。
至此,完成包括三族氮化物异质结的晶圆1的制作。其中,隔离层141、核心势垒层142和帽层143组成复合势垒区14,沟道层13和复合势垒区14之间形成所述二维电子气。
步骤2:制备源电极2和漏电极3。
在步骤1的基础上,在晶圆1上,采用光刻工艺,制作源电极窗口和漏电极窗口,并采用金属蒸发和剥离工艺,制作源电极2和漏电极3,材料为钛/铝/镍/金,厚度为20/120/40/50nm,退火温度为825℃,时间为30s,如图4i所示。
步骤3:在源电极2和漏电极3之间的晶圆1表面进行间隔刻蚀,形成刻蚀沟槽6,如图4j所示。
步骤4:制备p型三族氮化物区5。
采用MOCVD设备与技术,对刻蚀沟槽6进行p三族氮化物淀积填充,形成p型三族氮化物区5,p型三族氮化物区5和三族氮化物异质结交错间隔形成纳米沟道带状结构,如图4k所示。
步骤5:制备栅极4。
采用光刻工艺,在纳米沟道带状结构上制作栅电极窗口,采用金属蒸发和剥离工艺,制作栅电极4,材料为镍/金,厚度为50/400nm,退火温度为 400℃,时间为5min,如图4l所示。
本实施例的高线性度增强型氮化镓高电子迁移率晶体管的制造工艺简单,与现有工艺兼容,工艺成本比较低。
应当说明的是,在本文中,术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,包括:
晶圆(1),所述晶圆(1)包括三族氮化物异质结,异质结界面形成二维电子气;
位于所述晶圆(1)上两端的源电极(2)和漏电极(3);
栅电极(4),设置在所述晶圆(1)上,且位于所述源电极(2)和所述漏电极(3)之间;
若干p型三族氮化物区(5),间隔设置在所述三族氮化物异质结内,且位于所述栅电极(4)的下方,若干p型三族氮化物区(5)与所述三族氮化物异质结形成纳米沟道带状结构。
2.根据权利要求1所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,所述晶圆(1)包括自下而上依次设置的衬底(11)、三族氮化物复合缓冲区(12)、沟道层(13)和复合势垒区(14),其中,所述沟道层(13)和所述复合势垒区(14)之间形成所述二维电子气。
3.根据权利要求2所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,所述p型三族氮化物区(5),设置在所述沟道层(13)和所述复合势垒区(14)内部,且其底部位于所述沟道层(3)中。
4.根据权利要求2所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,所述衬底(11)为高阻硅、半绝缘碳化硅、半绝缘蓝宝石、半绝缘金刚石、或半绝缘氮化铝材料,其厚度为50-1500μm,所述高阻硅的电阻率为1000-30000Ω·cm,晶向为<111>。
5.根据权利要求2所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,所述三族氮化物复合缓冲区(12)包括自下而上依次设置的成核层(121)、过渡层(122)和核心缓冲层(123),其中,
所述成核层(121)的材料为氮化铝,厚度为50-300nm;
所述过渡层(122)为多层不同组分的铝镓氮过渡层,或氮化铝/氮化镓超晶格层,且所述过渡层(122)的厚度为0.5-1.5μm;
所述核心缓冲层(123)的材料为氮化镓、铝镓氮或氮化铝,其厚度为0.5-10μm。
6.根据权利要求2所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,所述沟道层(13)的材料为氮化镓、铟镓氮或铝镓氮,其厚度为10-500nm。
7.根据权利要求2所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,复合势垒区(14)包括自下而上依次设置的隔离层(141)、核心势垒层(142)和帽层(143),其中,
所述隔离层(141)的材料为氮化铝,厚度为0.1-2nm;
所述核心势垒层(142)的材料为铝镓氮或铟铝氮,其厚度为5-40nm;
所述帽层(143)的材料为氮化镓或氮化硅,其厚度为0.5-3nm。
8.根据权利要求1所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,所述p型三族氮化物区(5)的材料为氮化镓、铟镓氮或铝镓氮,p型掺杂杂质为镁或锌,掺杂浓度为1x1017-1x1021cm-2
9.根据权利要求1所述的高线性度增强型氮化镓高电子迁移率晶体管,其特征在于,所述p型三族氮化物区(5)平行于所述源电极(2)和所述漏电极(3)连接方向的尺寸为10nm-1μm,所述纳米沟道带状结构的带宽为10nm-200nm。
10.一种高线性度增强型氮化镓高电子迁移率晶体管的制备方法,其特征在于,包括:
S1:制备晶圆,所述晶圆包括三族氮化物异质结;
S2:在所述晶圆上的两端分别制备源电极和漏电极;
S3:对所述源电极和所述漏电极之间的所述三族氮化物异质结进行间隔刻蚀,形成刻蚀沟槽和三族氮化物异质结交错间隔的纳米沟道线结构;
S4:对所述刻蚀沟槽进行p型三族氮化物淀积填充,形成p型三族氮化物区,p型三族氮化物区与三族氮化物异质结交错间隔形成纳米沟道带状结构;
S5:在所述纳米沟道带状结构上制作栅电极。
CN202010683068.XA 2020-07-15 2020-07-15 高线性度增强型氮化镓高电子迁移率晶体管及制备方法 Pending CN111969046A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010683068.XA CN111969046A (zh) 2020-07-15 2020-07-15 高线性度增强型氮化镓高电子迁移率晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010683068.XA CN111969046A (zh) 2020-07-15 2020-07-15 高线性度增强型氮化镓高电子迁移率晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN111969046A true CN111969046A (zh) 2020-11-20

Family

ID=73361994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010683068.XA Pending CN111969046A (zh) 2020-07-15 2020-07-15 高线性度增强型氮化镓高电子迁移率晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN111969046A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257891A (zh) * 2021-04-27 2021-08-13 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制作方法
CN113257890A (zh) * 2021-04-21 2021-08-13 厦门市三安集成电路有限公司 一种高线性度氮化镓射频器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098255A (zh) * 2018-01-29 2019-08-06 中国电子科技集团公司第五十五研究所 一种局域化沟道的场效应晶体管及其制备方法
FR3078198A1 (fr) * 2018-02-16 2019-08-23 Exagan Transistor a haute mobilite electronique en mode enrichissement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098255A (zh) * 2018-01-29 2019-08-06 中国电子科技集团公司第五十五研究所 一种局域化沟道的场效应晶体管及其制备方法
FR3078198A1 (fr) * 2018-02-16 2019-08-23 Exagan Transistor a haute mobilite electronique en mode enrichissement

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257890A (zh) * 2021-04-21 2021-08-13 厦门市三安集成电路有限公司 一种高线性度氮化镓射频器件及其制作方法
CN113257890B (zh) * 2021-04-21 2022-07-22 厦门市三安集成电路有限公司 一种高线性度氮化镓射频器件及其制作方法
CN113257891A (zh) * 2021-04-27 2021-08-13 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制作方法
CN113257891B (zh) * 2021-04-27 2022-07-26 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制作方法

Similar Documents

Publication Publication Date Title
CN208861993U (zh) 常关型高电子迁移率晶体管
TWI310611B (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US8461626B2 (en) Hetero-structure field effect transistor, integrated circuit including a hetero-structure field effect transistor and method for manufacturing a hetero-structure field effect transistor
CN108604597A (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US8008655B2 (en) Nitride compound semiconductor device including organic semiconductor layer under gate electrode
CN109524460B (zh) 高空穴移动率晶体管
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
CN106653840A (zh) 一种半导体器件及其制造方法
TW201709512A (zh) 半導體單元
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN113035783B (zh) 石墨烯器件与GaN器件异质集成结构及制备方法
CN111668101B (zh) 一种增强型氮化镓高电子迁移率晶体管及其制备方法
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN107195674B (zh) 具有石墨烯掩埋源极和纵向栅极的GaN HEMT元胞结构及制备方法
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN109585544A (zh) 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
Weng et al. High Current Density and Low Ron Quaternary InAlGaN MIS-HEMT on Si for Power Applications
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
CN113066863A (zh) 一种基于铁电栅介质的增强型hemt器件及其制作方法
KR20220082892A (ko) Iii족 질화물 반도체 집적 회로 구조, 제조 방법 및 그 응용

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201120

RJ01 Rejection of invention patent application after publication