[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101522819B1 - 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법 - Google Patents

2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법 Download PDF

Info

Publication number
KR101522819B1
KR101522819B1 KR1020140140938A KR20140140938A KR101522819B1 KR 101522819 B1 KR101522819 B1 KR 101522819B1 KR 1020140140938 A KR1020140140938 A KR 1020140140938A KR 20140140938 A KR20140140938 A KR 20140140938A KR 101522819 B1 KR101522819 B1 KR 101522819B1
Authority
KR
South Korea
Prior art keywords
dimensional electron
film
electron gas
material layer
material film
Prior art date
Application number
KR1020140140938A
Other languages
English (en)
Inventor
김대현
박태주
유우항
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020140140938A priority Critical patent/KR101522819B1/ko
Application granted granted Critical
Publication of KR101522819B1 publication Critical patent/KR101522819B1/ko
Priority to PCT/KR2015/010141 priority patent/WO2016060388A1/ko
Priority to US15/519,732 priority patent/US11081577B2/en

Links

Images

Classifications

    • H01L29/778
    • H01L29/7786
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L29/2206
    • H01L29/247
    • H01L29/66969
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H01L29/0657

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

2차원 전자 가스를 포함하는 전자 소자가 제공된다. 상기 전자 소자는, 기판, 상기 기판 상에 배치되고, 이성분계 산화물로 형성된 제1 물질막, 상기 제1 물질막 상에 배치되고, 이성분계 산화물로 형성된 제2 물질막, 및 상기 제1 물질막 및 상기 제2 물질막 사이에 생성된 제1 2차원 전자 가스를 포함한다.

Description

2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법{Electronic device comprising two-dimensional electron gas, and method of fabricating the same}
본 발명은 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법에 관련된 것으로, 보다 상세하게는 이성분계 산화물들 사이에 정의된 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법에 관련된 것이다.
2차원 전자 가스(two-dimensional electron gas)란, 2차원 적으로 자유롭게 이동하는 전가 가스를 의미한다. 2차원 전자 가스는 양자화된 에너지 레벨들을 가지며, 이러한 2차원 전자 가스의 양자화된 에너지 레벨 특성을 이용한 다양한 전자 소자들이 개발되고 있다.
예를 들어, 대한민국 특허 공개 공보 10-2012-0064182(출원 번호 10-2010-0125288, 출원인 삼성전기 주식회사)에는 낮은 턴온(turn-on) 전압으로 동작 하고, 역방향 동작 시 내압을 증가시키기 위해, 베이스 기판 상에 배치되며, 내부에 2차원 전자 가스가 생성되는 에피 성장막을 갖는 질화물계 반도체 소자가 개시되어 있다.
2차원 전자 가스를 형성하기 위해 사용되는 GaN, 또는 SrTiO3의 결정 기판은 높은 가격 및 대면적화의 어려움으로 인해, 저렴한 가격으로 대면적화된 2차원 전자 가스층을 형성하는 데 한계가 있다.
대한민국 특허 공개 공보 10-2012-0064182
본 발명이 해결하고자 하는 일 기술적 과제는, 고신뢰성의 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 제조 공정이 간소화되고, 제조 비용이 감소된 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 대면적화에 최적화된 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는, 상술된 기술적 과제들에 제한되지 않는다.
상기 기술적 과제들을 해결하기 위해, 본 발명은 2차원 전자 가스를 포함하는 전자 소자를 제공한다.
일 실시 예에 따르면, 상기 전자 소자는, 기판, 상기 기판 상에 배치되고, 이성분계 산화물로 형성된 제1 물질막, 상기 제1 물질막 상에 배치되고, 이성분계 산화물로 형성된 제2 물질막, 및 상기 제1 물질막 및 상기 제2 물질막 사이에 생성된 제1 2차원 전자 가스를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막 및 상기 제2 물질막은 서로 다른 이성분계 산화물로 형성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막 및 상기 제2 물질막은 비정질인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막 및 상기 제2 물질막은, 이성분계의 비정질 금속 산화물로 형성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막의 두께는 2.5nm 이상인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 전자 소자는, 상기 기판 및 상기 제1 물질막 사이에 배치된 산화막을 더 포함하되, 상기 기판은 실리콘 기판을 포함하고, 상기 산화막은 실리콘 산화물을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막 및 상기 제2 물질막은 각각 복수로 제공되고, 상기 복수의 제1 물질막 및 상기 복수의 제2 물질막은 교대로 그리고 반복적으로 적층되고, 상기 전자 소자는, 상기 복수의 제1 물질막 및 상기 복수의 제2 물질막 사이의 복수의 2차원 전자 가스를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 전자 소자는, 상기 제2 물질막 상에 배치되고, 상기 제1 물질막 및 상기 제2 물질막과 다른 이성분계 산화물로 형성된 제3 물질막, 및 상기 제2 물질막 및 상기 제3 물질막 사이에 정의되는 제2 2차원 전자 가스를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막은, 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 어느 하나를 포함하고, 상기 제2 물질막은, 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 다른 하나를 포함할 수 있다.
상기 기술적 과제들을 해결하기 위해, 본 발명은 2차원 전자 가스를 포함하는 전자 소자의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 전자 소자의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에 이성분계 산화물로 형성된 제1 물질막을 형성하는 단계, 및 상기 제1 물질막 상에 이성분계 산화물로 형성된 제2 물질막을 형성하여, 상기 제1 물질막 및 상기 제2 물질막 사이에 제1 2차원 전자 가스를 생성하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막을 형성하는 단계, 및 상기 제2 물질막을 형성하는 단계가 단위 공정으로 정의되고, 상기 단위 공정이 복수 회 수행되어, 상기 제1 물질막들 및 상기 제2 물질막들을 교대로 그리고 반복적으로 적층하는 것을 포함하고, 상기 제1 물질막들 및 상기 제2 물질막들 사이에 복수의 2차원 전자 가스를 생성하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 전자 소자의 제조 방법은, 상기 제2 물질막 상에, 상기 제1 물질막 및 상기 제2 물질막과 다른 이성분계 산화물로 형성된 제3 물질막을 형성하여, 상기 제2 물질막 및 상기 제3 물질막 사이에 제2 2차원 전자 가스를 생성하는 단계를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막 및 상기 제2 물질막은, 원자층 증착법으로 형성되는 것을 포함할 수 있다.
본 발명의 실시 예에 따르면, 2차원 전자 가스를 포함하는 전자 소자는, 기판 상에 이성분계 산화물로 각각 형성된 제1 물질막 및 제2 물질막, 및 상기 제1 물질막 및 상기 제2 물질막 사이에 상기 2차원 전자 가스를 포함할 수 있다. 이에 따라, 제조 공정이 간소화되어 제조 비용이 감소되고, 대면적화가 용이한 2차원 전자 가스를 포함하는 전자 소자가 제공될 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자를 설명하기 위한 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자의 제조 방법을 설명하기 위한 순서도이다.
도 3 내지 도 4는 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 제1 실시 예의 변형 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 제3 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 제4 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 제5 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 10 및 도 11은 본 발명의 실시 예에 따른 2차원 전자 가스를 갖는 전자 소자에 포함된 물질막의 두께를 달리하면서 면 저항을 측정한 것을 설명하기 위한 그래프들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자는, 기판(100), 제1 물질막(110, first material layer), 제2 물질막(120), 및 2차원 전자 가스(115)를 포함할 수 있다.
상기 기판(100)은 반도체 기판일 수 있다. 일 실시 예에 따르면, 상기 기판(100)은 실리콘 기판일 수 있다. 또는, 상기 기판(100)은 화합물 반도체 기판일 수 있다. 또는, 상기 기판(100)은 유리 기판, 또는 플라스틱 기판일 수 있다. 상기 기판(100)은 플렉시블(flexible)할 수 있다.
상기 기판(100) 상에 절연막(105)이 배치될 수 있다. 상기 기판(100)이 실리콘 기판인 경우, 상기 절연막(105)은 실리콘 산화물을 포함할 수 있다. 이 경우, 상기 절연막(105)은, 상기 기판(100)의 자연 산화막, 상기 기판(100)의 열 산화막, 또는 상기 기판(100) 상에 증착된 실리콘 산화물 중에서 어느 하나일 수 있다. 도 1에 도시된 바와 달리, 상기 절연막(105)은 생략될 수 있다.
상기 기판(100) 상에 제1 물질막(110)이 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 물질막(110)의 두께는 2.5nm 이상일 수 있다. 상기 제1 물질막(110)은 이성분계 산화물로 형성될 수 있다. 일 실시 예에 따르면, 상기 제1 물질막(110)은 비정질 상태일 수 있다.
다시 말하면, 상기 제1 물질막(110)은 산소 및 산소와 다른 제1 원소의 비정질 화합물로 형성될 수 있다. 상기 제1 원소는 금속일 수 있다. 이에 따라, 상기 제1 물질막(110)은 이성분계 비정질 금속 산화물로 형성될 수 있다. 예를 들어, 상기 제1 물질막(110)에 포함된 상기 제1 원소는, 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 어느 하나를 포함할 수 있다. 구체적으로, 상기 제1 물질막(110)은, 티타늄 산화물(예를 들어, TiO2), 아연 산화물(예를 들어, ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(예를 들어, HfO), 또는 지르코늄 산화물(예를 들어, ZrO) 중에서 어느 하나를 포함할 수 있다.
상기 제1 물질막(110) 상에 제2 물질막(120)이 배치될 수 있다. 상기 제2 물질막(120)은 이성분계 산화물로 형성될 수 있다. 일 실시 예에 따르면, 상기 제2 물질막(120)은 비정질 상태일 수 있다.
다시 말하면, 상기 제2 물질막(110)은 산소 및 산소와 다른 제2 원소의 비정질 화합물로 형성될 수 있다. 상기 제2 원소는 금속일 수 있다. 이에 따라, 상기 제2 물질막(120)은 이성분계 비정질 금속 산화물로 형성될 수 있다. 상기 제2 물질막(120)에 포함된 상기 제2 원소는, 상기 제1 물질막(110)에 포함된 상기 제1 원소와 다른 것일 수 있다. 예를 들어, 상기 제1 물질막(110)에 포함된 상기 제1 원소가, 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 어느 하나를 포함하는 경우, 상기 제2 물질막(120)에 포함된 상기 제2 원소는, 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 다른 하나를 포함할 수 있다. 구체적으로, 상기 제1 물질막(110)이, 티타늄 산화물(예를 들어, TiO2), 아연 산화물(예를 들어, ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(예를 들어, HfO), 또는 지르코늄 산화물(예를 들어, ZrO) 중에서 어느 하나로 형성되는 경우, 상기 제2 물질막(120)은 티타늄 산화물(예를 들어, TiO2), 아연 산화물(예를 들어, ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(예를 들어, HfO), 또는 지르코늄 산화물(예를 들어, ZrO) 중에서 다른 하나로 형성될 수 있다. 예를 들어, 일 실시 예에 따르면, 상기 제1 물질막(110)이 TiO2 또는 Al2O3 중 어느 하나로 형성되는 경우, 상기 제2 물질막(120)은 TiO2 또는 Al2O3 중 다른 하나로 형성될 수 있다.
상기 제1 물질막(110) 및 상기 제2 물질막(120) 사이에 2차원 전자 가스(115, 2 dimensional electron gas)가 생성될 수 있다. 상기 2차원 전자 가스(115)는, 서로 다른 이성분계 비정질 산화물로 형성된 상기 제1 물질막(110) 및 상기 제2 물질막(120) 사이에 생성될 수 있다. 상기 제1 물질막(110) 및/또는 상기 제2 물질막(120)의 두께가 2.5nm보다 얇은 경우, 상기 2차원 전자 가스(115)는 생성되지 않을 수 있다. 이에 따라, 상기 제1 물질막(110) 및/또는 상기 제2 물질막(120)의 두께는 2.5nm 이상일 수 있다. 이로 인해, 상기 2차원 전자 가스(115)가 용이하게 생성될 수 있다.
상기 제2 물질막(120), 및 상기 제1 물질막(110)을 관통하는 제1 전극(132) 및 제2 전극(134)이 제공될 수 있다. 상기 제1 전극(132) 및 상기 제2 전극(134)은 도전성 물질(예를 들어, 금속 등)로 형성될 수 있다. 상기 제1 전극(132)의 일부분 및 상기 제2 전극(134)의 일부분은 상기 2차원 전자 가스(115)와 직접적으로 접촉되거나, 및/또는 연결될 수 있다.
본 발명의 실시 예에 따르면, 상기 기판(100) 상에 이성분계 산화물로 각각 형성된 상기 제1 물질막(110) 및 상기 제2 물질막(120) 사이에 상기 2차원 전자 가스(115)가 생성될 수 있다. 이에 따라, GaN, 또는 SrTiO3와 같은 단결정 기판을 사용하지 않고, 범용적으로 사용되는 실리콘 기판을 이용하더라도 상기 2차원 전자 가스(115)가 용이하게 생성될 수 있다. 이에 따라, 제조 공정이 간소화되어 제조 비용이 감소되고, 대면적화가 용이한 2차원 전자 가스를 포함하는 전자 소자가 제공될 수 있다.
이하, 상술된 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자의 제조 방법이 설명된다.
도 2는 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자의 제조 방법을 설명하기 위한 순서도이고, 도 3 내지 도 4는 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2 및 도 3을 참조하면, 기판(100)이 준비된다(S110). 상기 기판(100)은 도 1을 참조하여 설명된 것과 같이, 반도체 기판, 유리 기판, 또는 플라스틱 기판일 수 있다.
상기 기판(100) 상에 절연막(105)이 형성될 수 있다. 상기 절연막(105)은, 상기 기판(100)이 자연 산화되어 형성될 수 있다. 또는, 상기 절연막(105)은 상기 기판(100)을 열처리하여 형성된 열 산화막일 수 있다. 또는, 상기 절연막(105)은 화학 기상 증착 등 증착법으로 형성된 산화막일 수 있다. 도 3에 도시된 것과 달리, 상기 절연막(105)은 생략될 수 있다.
상기 기판(100) 상에 이성분계 산화물로 형성된 제1 물질막(110)이 형성될 수 있다(S120). 일 실시 예에 따르면, 상기 제1 물질막(110)은, 제1 원소를 포함하는 소스 및 산소를 포함하는 소스를 이용하여 원자층 증착법(ALD)으로 형성될 수 있다. 상기 제1 물질막(110)은, 도 1을 참조하여 설명된 것과 같이, 상기 제1 원소 및 산소의 이성분계 산화물로 비정질 형성될 수 있다. 도 1을 참조하여 설명된 것과 같이, 상기 제1 원소는 금속일 수 있다.
도 2 및 도 4를 참조하면, 상기 제1 물질막(110) 상에 이성분계 산화물로 형성된 제2 물질막(120)이 형성되어, 상기 제1 물질막(110) 및 상기 제2 물질막(120) 사이에 2차원 전자 가스(115)가 생성될 수 있다(S130). 상기 제2 물질막(120)은, 상기 제1 원소와 다른 제2 원소를 포함하는 소스 및 산소를 포함하는 소스를 이용하여, 원자층 증착법(ALD)으로 형성될 수 있다. 상기 제2 물질막(120)은, 도 1을 참조하여 설명된 것과 같이, 상기 제2 원소 및 산소의 이성분계 비정질 산화물로 형성될 수 있다. 도 1을 참조하여 설명된 것과 같이, 상기 제2 원소는 금속일 수 있다.
계속해서, 도 1을 참조하면, 상기 제2 물질막(120), 및 상기 제1 물질막(110)을 차례로 패터닝하여, 상기 절연막(105)을 노출하는 개구부를 형성하고, 상기 개구부를 채워 제1 전극(132) 및 제2 전극(134)이 형성될 수 있다.
상술된 본 발명의 제1 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법과 달리, 본 발명의 제1 실시 예의 변형 예에 따르면, 전극들은 제1 물질막 상에 배치될 수 있다. 이를, 도 5를 참조하여 설명한다.
도 5는 본 발명의 제1 실시 예의 변형 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 도 1 내지 도 4를 참조하여 설명된 기판(100), 절연막(105), 제1 물질막(110), 2차원 전자 가스(115), 및 제2 물질막(120)이 제공된다.
상기 제2 물질막(120)을 관통하여, 상기 제1 물질막(110)의 상부면 상에 제1 전극(136) 및 제2 전극(138)이 제공될 수 있다. 상기 제1 전극(136) 및 상기 제2 전극(138)은 도전성 물질(예를 들어, 금속 등)으로 형성될 수 있다. 상기 제1 전극(136)의 일부분 및 상기 제2 전극(138)의 일부분은 상기 2차원 전자 가스(115)와 직접적으로 접촉되거나, 및/또는 연결될 수 있다.
상기 제1 전극(136) 및 상기 제2 전극(138)은, 도 2 내지 도 4를 참조하여 설명된 방법으로 상기 제2 물질막(120)이 형성된 후, 상기 제2 물질막(120)을 관통하는 개구부를 형성하고, 상기 개구부를 채워 형성될 수 있다.
상술된 본 발명의 제1 실시 예 및 그 변형 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법과 달리, 본 발명의 제2 실시 예에 따르면, 기판 상에 복수의 물질막들이 제공되고, 복수의 물질막들 사이에 복수의 2차원 전자 가스가 제공될 수 있다. 이를, 도 6을 참조하여 설명한다.
도 6은 본 발명의 제2 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 도 1 내지 도 4를 참조하여 설명된 기판(100) 및 절연막(105)이 제공될 수 있다.
상기 기판(100) 상에, 제1 물질막들(110a) 및 제2 물질막들(120a)이 교대로 그리고 반복적으로 적층될 수 있다. 상기 제1 물질막들(110a)은 도 1을 참조하여 설명된 제1 물질막(110)과 같이, 이성분계 비정질 산화물로 형성될 수 있다. 상기 제2 물질막들(120a)은 도 1을 참조하여 설명된 제2 물질막(120)과 같이, 상기 제1 물질막들(110a)과 다른, 이성분계 비정질 산화물로 형성될 수 있다.
일 실시 예에 따르면, 상기 제1 물질막들(110a)의 두께는 서로 실질적으로(substantially) 동일하고, 상기 제2 물질막들(120a)의 두께는 서로 실질적으로 동일할 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상대적으로 상기 기판(100)에 인접한 상기 제1 물질막들(110a) 및/또는 상기 제2 물질막들(120a)의 두께는, 상대적으로 상기 기판(100)과 이격된 상기 제1 물질막들(110a) 및/또는 상기 제2 물질막들(120a)의 두께와 서로 다를 수 있다.
교대로 그리고 반복적으로 적층된 상기 제1 물질막들(110a) 및 상기 제2 물질막들(120a)을 형성하는 단계는, 도 2 내지 도 4를 참조하여 설명된 제1 물질막(110)의 형성 방법, 및 제2 물질막(120)의 형성 방법을 단위 공정으로 하여, 상기 단위 공정을 복수 회 반복 수행하는 것을 포함할 수 있다.
상기 제1 물질막들(110a) 및 상기 제2 물질막들(120a)의 사이에 복수의 2차원 전자 가스들(115a)이 제공될 수 있다. 상기 복수의 2차원 전가 가스들(115a)은 서로 평행한 2차원 평면들에 대응되도록 제공될 수 있다.
교대로 적층된 상기 제1 물질막들(110a) 및 상기 제2 물질막들(120a)을 관통하는 제1 전극(142) 및 제2 전극(144)이 제공될 수 있다. 상기 제1 전극(142) 및 상기 제2 전극(144)은 도전성 물질(예를 들어, 금속 등)로 형성될 수 있다. 상기 제1 전극(142)의 일부분 및 상기 제2 전극(144)의 일부분은 상기 2차원 전자 가스들(115a)와 직접적으로 접촉되거나, 및/또는 연결될 수 있다.
상술된 본 발명의 제2 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자와 달리, 본 발명의 제3 실시 예에 따르면, 서로 다른 3 종류 이상의 물질막들이 적층되고, 상기 물질막들 사이에 복수의 2차원 전자 가스들이 제공될 수 있다. 이를, 도 7을 참조하여 설명한다.
도 7은 본 발명의 제3 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 도 1 내지 도 4를 참조하여 설명된 기판(100) 및 절연막(105)이 제공될 수 있다.
상기 기판(100) 상에 제1 물질막(110), 제2 물질막(120), 및 제3 물질막(150)이 차례로 적층될 수 있다. 상기 제1 물질막(110)은 도 1을 참조하여 설명된 것과 같이, 이성분계 비정질 산화물로 형성될 수 있다. 상기 제2 물질막(120)은 도 1을 참조하여 설명된 것과 같이, 상기 제1 물질막(110)과 다른 이성분계 비정질 산화물로 형성될 수 있다. 상기 제3 물질막(150)은 상기 제1 물질막(110) 및 상기 제2 물질막(120)과 다른 이성분계 비정질 산화물로 형성될 수 있다. 예를 들어, 상기 제1 물질막(110)이 티타늄 산화물(예를 들어, TiO2), 아연 산화물(예를 들어, ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(예를 들어, HfO), 또는 지르코늄 산화물(예를 들어, ZrO) 중에서 어느 하나로 형성되고, 상기 제2 물질막(120)이 티타늄 산화물(예를 들어, TiO2), 아연 산화물(예를 들어, ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(예를 들어, HfO), 또는 지르코늄 산화물(예를 들어, ZrO) 중에서 다른 하나로 형성되는 경우, 상기 제3 물질막(150)은, 티타늄 산화물(예를 들어, TiO2), 아연 산화물(예를 들어, ZnO), 알루미늄 산화물(Al2O3), 하프늄 산화물(예를 들어, HfO), 또는 지르코늄 산화물(예를 들어, ZrO) 중에서 또 다른 하나로 형성될 수 있다.
상기 제1 물질막(110) 및 상기 제2 물질막(120) 사이에 제1 2차원 전자 가스 (115)이 생성되고, 상기 제2 물질막(120) 및 상기 제3 물질막(150) 사이에 제2 2차원 전자 가스(116)가 생성될 수 있다.
도 7에서 서로 다른 상기 제1 내지 제3 물질막들(110, 120, 150)이 상기 기판(100) 상에 적층되는 것으로 설명되었지만, 4개 이상의 서로 다른 물질막들이 적층될 수 있음은 자명하다.
또한, 도 7에 도시되지는 않았지만, 전극들이 상기 제1 내지 제3 물질막들(110, 120, 150)을 관통하여, 상기 기판(100) 상에 제공될 수 있다. 상기 전극들은, 상기 제1 2차원 전자 가스(115) 및 상기 제2 2차원 전자 가스(116) 중에서 적어도 어느 하나와 접촉 및/또는 연결될 수 있다.
상술된 본 발명이 제1 및 제2 실시 예들과 달리, 2차원 전자 가스는 3차원적으로 배치될 수 있다. 이를 도 8 및 도 9를 참조하여 설명한다.
도 8은 본 발명의 제4 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 8을 참조하면, 본 발명의 제4 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자는, 기판(200), 제1 물질막(210), 제2 물질막(220), 및 2차원 전자 가스(215)를 포함할 수 있다..
상기 기판(200)은 도 1을 참조하여 설명된 기판(100)과 동일한 물질로 형성될 수 있고, 상기 제1 물질막(210) 및 상기 제2 물질막(220)은 도 1을 참조하여 설명된 제1 물질막(110) 및 제2 물질막(220)과 동일한 물질로 형성될 수 있다.
상기 제1 물질막(210) 및 상기 제2 물질막(220)은 오목부 및 볼록부를 갖는 요철 구조를 가질 수 있다. 상기 볼록부의 상부면은, 상기 오목부의 상부면과 비교하여, 상기 기판(200)에 대해서, 상대적으로 높은 레벨(level)에 위치할 수 있다.
상기 제1 물질막(210) 및 상기 제2 물질막(220) 사이에 상기 2차원 전자 가스(215)가 제공될 수 있다. 상기 2차원 전자 가스(215)는 상기 제1 물질막(210) 및 상기 제2 물질막(220) 사이의 계면의 프로파일(profile)을 따라서, 오목부 및 볼록부를 갖는 요철 구조를 가질 수 있다. 다시 말하면, 상기 2차원 전자 가스(215)는, 상술된 제1 내지 제3 실시 예들에 따른 2차원 전자 가스와 달리, 상기 기판(200)에 대해서 평행하고 상대적으로 낮은 레벨에 위치하는 평면에 제공되는 제1 영역, 상기 기판(200)에 대해서 평행하지 않은 평면에 제공되는 제2 영역, 및 상기 기판(200)에 대해서 평행하고 상대적으로 높은 레벨에 위치하는 제3 영역을 포함할 수 있다.
상기 기판(200) 및 상기 제1 물질막(210) 사이에 절연막(205)이 제공될 수 있다. 상기 절연막(205)은 도 1을 참조하여 설명된 절연막(105)과 동일한 물질로 형성될 수 있다. 상기 절연막(205)은 오목부 및 볼록부를 갖는 요철 구조를 가질 수 있다. 도 8에 도시된 바와 달리, 상기 절연막(205)은 생략될 수 있다.
요철 구조의 상기 제1 물질막(210), 상기 2차원 전자 가스(215), 및 상기 제2 물질막(220)을 형성하는 단계는, 요철 구조를 갖는 상기 절연막(205)을 형성하는 단계, 및 상기 절연막(205) 상에 제1 물질막(210) 및 상기 제2 물질막(220)을 차례로 형성하는 단계를 포함할 수 있다.
상기 제1 물질막(210) 및 상기 제2 물질막(220)은 이성분계 산화물, 구체적으로 이성분계 비정질 산화물로 형성될 수 있다, 이에 따라, 상술된 바와 같이, 상기 제1 물질막(210) 및 상기 제2 물질막(220)이 오목부 및 볼록부를 갖는 요철 구조의 상기 절연막(205) 상에 실질적으로 콘포말하게 형성될 수 있고, 이로 인해, 오목부 및 볼록부를 갖는 상기 2차원 전자 가스(215)가 용이하게 형성될 수 있다.
도 8에서 1개의 2차원 전자 가스가 제공되는 것으로 설명되었으나, 2개 이상의 2차원 전자 가스가 요철 구조로 제공될 수 있음은 자명하다.
도 9는 본 발명의 제5 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자 및 그 제조 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 제5 실시 예에 따른 2차원 전자 가스를 포함하는 전자 소자는, 지지 구조체(202), 제1 물질막들(210a), 제2 물질막들(220a), 및 2차원 전자 가스들(215a)을 포함할 수 있다.
상기 지지 구조체(202)는 절연성 물질로 형성될 수 있다. 이와는 달리, 상기 지지 구조체(202)는 반도체 물질로 형성될 수 있다. 상기 지지 구조체(202)는 일 방향으로 연장하는 로드(rod) 타입일 수 있다. 상기 지지 구조체(202)는 단면은 원형 또는 타원형일 수 있다.
상기 제1 물질막들(210a) 및 상기 제2 물질막들(220a)이 상기 지지 구조체(202)의 외부면을 콘포말하게, 교대로, 그리고 반복적으로 덮을 수 있다. 상기 제1 물질막들(210a) 및 상기 제2 물질막들(220a)은 도 1을 참조하여 설명된 제1 물질막(110) 및 제2 물질막(120)과 동일한 물질로 형성될 수 있다. 상기 제1 물질막들(210a) 및 상기 제2 물질막들(220a)은 실린더 형태로 제공될 수 있다. 상기 제1 물질막들(210a) 및 상기 제2 물질막들(220a)의 단면은 도넛 형태로 제공될 수 있다.
상기 제1 물질막들(210a) 및 상기 제2 물질막들(220a) 사이에 상기 2차원 전자 가스들(215a)이 제공될 수 있다, 상기 2차원 전자 가스들(215a)은 실린더 형태로 제공될 수 있다. 상기 2차원 전자 가스들(215a)은 도넛 형태로 제공될 수 있다. 상대적으로 상기 지지 구조체(202)에 인접한 상기 2차원 전자 가스(215a)의 지름이, 상대적으로 상기 지지 구조체(202)에 이격된 상기 2차원 전자 가스(215a)의 지름보다 작을 수 있다.
상기 제1 물질막들(210a) 및 상기 제2 물질막들(220a)은 이성분계 산화물, 구체적으로 이성분계 비정질 산화물로 형성될 수 있다, 이에 따라, 상술된 바와 같이, 상기 제1 물질막들(210a) 및 상기 제2 물질막들(220a)이 일 방향으로 연장하는 로드 타입의 상기 지지구조체(202) 상에 실질적으로 콘포말하게 형성될 수 있고, 이로 인해, 실린더 모양의 상기 2차원 전자 가스들(215a)가 용이하게 형성될 수 있다.
도 9에서, 2개의 2차원 전자 가스가 제공되는 것으로 설명되었으나, 1개의 2차원 전자 가스, 또는 3개 이상의 2차원 전자 가스가 실린더 형태로 제공될 수 있음은 자명하다.
이하, 상술된 본 발명의 실시 예들에 따른 2차원 전자 가스를 갖는 전자 소자에 포함된 물질막들의 두께에 따른 특성 평가가 설명된다.
도 10 및 도 11은 본 발명의 실시 예에 따른 2차원 전자 가스를 갖는 전자 소자에 포함된 물질막의 두께를 달리하면서 면 저항을 측정한 것을 설명하기 위한 그래프들이다.
도 10을 참조하면, 실리콘 기판 상에 실리콘 산화막을 형성하였다. 원자층 증착법을 이용하여, 상기 실리콘 산화막 상에 제1 물질막으로 TiO2막을 증착하였다. 원자층 증착법을 이용하여, 상기 TiO2막 상에 제2 물질막으로 Al2O3막을 증착하였다. 상기 제1 물질막인 TiO2막의 두께를 달리하면서, 면 저항을 측정한 결과, TiO2막의 두께가 3nm인 경우, TiO2막의 두께가 2nm인 경우와 비교하여, 면 저항의 값이 현저하게 감소되는 것으로 측정되었으며, 또한, 상기 제2 물질막인 Al2O3가 생략된 경우와 비교하여, TiO2막의 두께가 3nm인 경우, 면 저항의 값이 현저하게 낮은 것으로 측정되었다. 다시 말하면, 제1 물질막으로 사용된 TiO2막의 두께가 3nm 이상인 경우, TiO2막 및 Al2O3막 사이에 2차원 전자 가스가 형성됨을 확인할 수 있다.
도 11을 참조하면, 실리콘 기판 상에 실리콘 산화막을 형성하였다. 원자층 증착법을 이용하여, 상기 실리콘 산화막 상에 제1 물질막으로 Al2O3막, 및 Al2O3막 상에 제2 물질막으로 TiO2막을 증착하였다. 상기 제2 물질막인 TiO2막의 두께를 달리하면서, 면 저항을 측정한 결과, TiO2막의 두께가 약 2.5nm 이상인 경우, 면 저항의 값이 현저하게 감소되는 것으로 측정되었다. 다시 말하면, 제2 물질막으로 사용된 TiO2막의 두께가 2.5nm 이상인 경우, TiO2막 및 Al2O3막 사이에 2차원 전자 가스가 형성됨을 확인할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 상술된 본 발명의 실시 예들에 따른 2차원 전자 가스를 포함하는 전자 소자는, (박막)트랜지스터, 메모리 소자, 로직 소자, 또는 센서 등 다양한 소자들에 사용될 수 있다. 또한, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
105: 산화막
110, 110a: 제1 물질막
120, 120a: 제2 물질막
115, 115a, 116: 2차원 전자 가스
132, 134, 136, 138, 142, 144: 전극
150: 제3 물질막

Claims (13)

  1. 실리콘 기판;
    상기 실리콘 기판 상에 배치되고, 이성분계 비정질 금속 산화물로 형성된 제1 물질막;
    상기 제1 물질막 상에 배치되고, 상기 제1 물질막과 다른 이성분계 비정질 금속 산화물로 형성된 제2 물질막; 및
    상기 제1 물질막 및 상기 제2 물질막 사이에 생성된 제1 2차원 전자 가스를 포함하는 전자 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 실리콘 기판 및 상기 제1 물질막 사이에 배치되어, 상기 제1 물질막과 직접 접촉하는 실리콘 산화막을 더 포함하는 전자 소자.
  7. 제1 항에 있어서,
    상기 제1 물질막 및 상기 제2 물질막은 각각 복수로 제공되고,
    상기 복수의 제1 물질막 및 상기 복수의 제2 물질막은 교대로 그리고 반복적으로 적층되고,
    상기 복수의 제1 물질막 및 상기 복수의 제2 물질막 사이의 복수의 2차원 전자 가스를 더 포함하는 전자 소자.
  8. 제1 항에 있어서,
    상기 제2 물질막 상에 배치되고, 상기 제1 물질막 및 상기 제2 물질막과 다른 이성분계 산화물로 형성된 제3 물질막; 및
    상기 제2 물질막 및 상기 제3 물질막 사이에 정의되는 제2 2차원 전자 가스를 더 포함하는 전자 소자.
  9. 제1 항에 있어서,
    상기 제1 물질막은, 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 어느 하나를 포함하고,
    상기 제2 물질막은, 티타늄(Ti), 아연(Zn), 알루미늄(Al), 하프늄(Hf), 또는 지르코늄(Zr) 중에서 다른 하나를 포함하는 전자 소자.
  10. 실리콘 기판;
    상기 실리콘 기판 상에 배치되고 이성분계 비정질 금속 산화물로 형성되고, 두께가 2.5nm 이상인 제1 물질막;
    상기 제1 물질막 상에 배치되고, 상기 제1 물질막과 다른 이성분계 비정질 금속 산화물로 형성된 제2 물질막; 및
    상기 제1 물질막 및 상기 제2 물질막 사이에 생성된 2차원 전자 가스를 포함하는 전자 소자.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020140140938A 2014-10-17 2014-10-17 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법 KR101522819B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140140938A KR101522819B1 (ko) 2014-10-17 2014-10-17 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
PCT/KR2015/010141 WO2016060388A1 (ko) 2014-10-17 2015-09-24 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
US15/519,732 US11081577B2 (en) 2014-10-17 2015-09-24 Electronic device including two-dimensional electron gas and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140938A KR101522819B1 (ko) 2014-10-17 2014-10-17 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101522819B1 true KR101522819B1 (ko) 2015-05-27

Family

ID=53395444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140938A KR101522819B1 (ko) 2014-10-17 2014-10-17 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11081577B2 (ko)
KR (1) KR101522819B1 (ko)
WO (1) WO2016060388A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117742A (ko) * 2017-04-19 2018-10-30 한양대학교 에리카산학협력단 박막 센서 및 그 제조 방법
KR20220033040A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자.
KR20220033042A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 이성분계 산화물 2deg 및 2dhg 열전 소자 기반 능동 냉각 장치 및 그 제조방법
KR20220033041A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 2차원 전자 가스 및 2차원 정공 가스 기반의 열전 소자, 및 그 제조방법
WO2022055248A1 (ko) * 2020-09-08 2022-03-17 한양대학교에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자
KR20220128601A (ko) * 2019-06-25 2022-09-21 한양대학교 에리카산학협력단 네거티브 커패시턴스 트랜지스터 및 그 제조 방법
KR102718846B1 (ko) * 2021-09-27 2024-10-18 한양대학교 에리카산학협력단 전자 소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2556899B (en) * 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
US11973135B2 (en) 2018-02-06 2024-04-30 Nissan Motor Co., Ltd. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130053576A (ko) * 2011-11-15 2013-05-24 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
US20140253183A1 (en) * 2013-03-06 2014-09-11 Kabushiki Kaisha Toshiba Field effect transistor device
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840207B2 (ja) * 2002-09-30 2006-11-01 株式会社東芝 絶縁膜及び電子素子
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US7588988B2 (en) * 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7432526B2 (en) 2005-12-20 2008-10-07 Palo Alto Research Center Incorporated Surface-passivated zinc-oxide based sensor
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8409984B2 (en) * 2009-06-10 2013-04-02 Nexgen Semi Holding, Inc. Apparatus and method for manufacturing multi-component oxide heterostructures
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
JP2012248813A (ja) * 2011-05-31 2012-12-13 Elpida Memory Inc ルチル結晶構造を備えた酸化チタン膜の製造方法
JP6050018B2 (ja) * 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US20130264680A1 (en) * 2012-04-05 2013-10-10 Uchicago Argonne Llc NANOLAMINATES OF Al2O3/TiO2 WITH GIANT DIELECTRIC CONSTANT LOW-LEAKAGE-LOW LOSS-EXTENDED FREQUENCY OPERATION FOR NEW-GENERATION NANOELECTRONICS AND ENERGY STORAGE DEVICES
KR20130118095A (ko) * 2012-04-19 2013-10-29 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101348937B1 (ko) 2012-08-17 2014-01-09 한국과학기술연구원 산화물 전자소자 및 그 제조방법
KR20140046809A (ko) 2012-10-11 2014-04-21 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20140052162A (ko) 2012-10-22 2014-05-07 한국과학기술연구원 산화물 센서 및 그 제조방법
WO2015141625A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130053576A (ko) * 2011-11-15 2013-05-24 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
US20140253183A1 (en) * 2013-03-06 2014-09-11 Kabushiki Kaisha Toshiba Field effect transistor device
KR101450093B1 (ko) * 2013-10-22 2014-10-15 한국과학기술연구원 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968903B1 (ko) * 2017-04-19 2019-08-14 한양대학교에리카산학협력단 박막 센서 및 그 제조 방법
KR20180117742A (ko) * 2017-04-19 2018-10-30 한양대학교 에리카산학협력단 박막 센서 및 그 제조 방법
KR20220128601A (ko) * 2019-06-25 2022-09-21 한양대학교 에리카산학협력단 네거티브 커패시턴스 트랜지스터 및 그 제조 방법
KR102620854B1 (ko) * 2019-06-25 2024-01-03 한양대학교 에리카산학협력단 네거티브 커패시턴스 트랜지스터 및 그 제조 방법
KR20220033042A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 이성분계 산화물 2deg 및 2dhg 열전 소자 기반 능동 냉각 장치 및 그 제조방법
WO2022055248A1 (ko) * 2020-09-08 2022-03-17 한양대학교에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자
KR20220033041A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 2차원 전자 가스 및 2차원 정공 가스 기반의 열전 소자, 및 그 제조방법
KR102508546B1 (ko) * 2020-09-08 2023-03-09 한양대학교 에리카산학협력단 2차원 전자 가스 및 2차원 정공 가스 기반의 열전 소자, 및 그 제조방법
KR102508548B1 (ko) * 2020-09-08 2023-03-09 한양대학교 에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자.
KR102597072B1 (ko) * 2020-09-08 2023-11-01 한양대학교 에리카산학협력단 이성분계 산화물 2deg 및 2dhg 열전 소자 기반 능동 냉각 장치 및 그 제조방법
KR20220033040A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자.
US12108677B2 (en) 2020-09-08 2024-10-01 Industry-University Cooperation Foundation Hanyang University Erica Campus Thermoelectric composite, preparation method therefor, and thermoelectric device and semiconductor device each comprising thermoelectric composite
KR102718846B1 (ko) * 2021-09-27 2024-10-18 한양대학교 에리카산학협력단 전자 소자
KR102718849B1 (ko) * 2021-09-27 2024-10-18 한양대학교 에리카산학협력단 전자 소자

Also Published As

Publication number Publication date
WO2016060388A1 (ko) 2016-04-21
US20170243967A1 (en) 2017-08-24
US11081577B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
KR101522819B1 (ko) 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
JP2022164771A (ja) 半導体装置の作製方法
Lee et al. Flexible graphene–PZT ferroelectric nonvolatile memory
US9081460B2 (en) Electronic device, method for manufacturing the same and touch panel including the same
JP6359335B2 (ja) 半導体装置
KR20110043267A (ko) 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
Mundle et al. ZnO/Al: ZnO transparent resistive switching devices grown by atomic layer deposition for memristor applications
US10254866B2 (en) Display device
TW201222664A (en) Protective structure enclosing device on flexible substrate
JP2011518424A (ja) ナノデバイス、これを含むトランジスタ、ナノデバイス及びこれを含むトランジスタの製造方法
US20150144884A1 (en) Graphene film, electronic device, and method for manufacturing electronic device
JP2015031856A (ja) 光学フィルター
JP6606821B2 (ja) 層状物質の積層構造及びその製造方法
KR20200007937A (ko) Tft 기판의 제조방법
US9023166B2 (en) Method of transferring graphene
US9054021B2 (en) Transistors and fabrication method
US20160027931A1 (en) Thin Film Transistor and Manufacturing Method Thereof, Array Substrate, and Display Apparatus
US9784892B2 (en) Display devices and methods of manufacturing display devices
KR102176740B1 (ko) 스트레처블 전자 소자 및 스트레처블 전자 소자의 제조 방법
Martínez et al. Blue electroluminescence in SRO-HFCVD films
KR100959163B1 (ko) 은계를 투명전극으로 하는 자외선 발광소자
KR101900045B1 (ko) 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
KR20150081150A (ko) 금속 시드층을 포함하는 박막 구조체 및 금속 시드층을 이용하여 투명 전도성 기판 상에 산화물 박막을 형성하는 방법
KR102025471B1 (ko) 실리콘 마이크로 와이어 폴리머 복합체, 투명태양전지 및 이의 제조방법
US20150034912A1 (en) Thin film transistor substrate, display device having the same and method of manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 5