[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20200053623A - 고 에너지 ale (atomic layer etching) - Google Patents

고 에너지 ale (atomic layer etching) Download PDF

Info

Publication number
KR20200053623A
KR20200053623A KR1020207012786A KR20207012786A KR20200053623A KR 20200053623 A KR20200053623 A KR 20200053623A KR 1020207012786 A KR1020207012786 A KR 1020207012786A KR 20207012786 A KR20207012786 A KR 20207012786A KR 20200053623 A KR20200053623 A KR 20200053623A
Authority
KR
South Korea
Prior art keywords
substrate
bias
modified surface
plasma
exposing
Prior art date
Application number
KR1020207012786A
Other languages
English (en)
Inventor
웬빙 양
사만다 탄
타말 무커르지
케렌 제이콥스 카나릭
양 판
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200053623A publication Critical patent/KR20200053623A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

고 에너지 ALE를 수행하기 위한 방법들 및 장치가 본 명세서에 제공된다. 방법들은 에칭될 재료를 갖는 기판을 제공하는 단계, 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 재료의 표면을 노출하는 단계, 및 아래에 놓인 개질되지 않은 표면에 대해 개질된 표면을 우선적으로 제거하도록 개질된 표면을 에너제틱 (energetic) 입자에 노출하는 단계를 포함하고, 에너제틱 입자는 아래에 놓인 개질되지 않은 표면의 평균 표면 결합 에너지를 극복하기 충분한 이온 에너지를 갖는다. 사용된 에너제틱 입자의 에너지는 매우 높고, 일부 경우들에서, 개질된 표면을 에너제틱 입자에 노출할 때 사용된 바이어스에 인가된 전력은 적어도 150 eV이다.

Description

고 에너지 ALE (ATOMIC LAYER ETCHING)
관련 출원에 대한 교차 참조
본 출원은 2017년 10월 6일 출원되고, 명칭이 "PULSING ATOMIC LAYER ETCHING"인 미국 특허 가출원 번호 제 62/569,443 호 및 2017년 12월 15일 출원되고, 명칭이 "HIGH ENERGY ATOMIC LAYER ETCHING"인 미국 특허 가출원 번호 제 62/599,613 호 모두를 우선권으로 주장하는, 2018년 10월 1일 출원되고, 명칭이 "HIGH ENERGY ATOMIC LAYER ETCHING"인 미국 특허 출원 번호 제 16/148,939 호의 이익을 주장하고, 이들은 모두 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된다.
반도체 제조 프로세스들은 다양한 재료들의 에칭을 포함한다. 3차원 구조체들이 10 ㎚ 이하 (sub-10 ㎚) 노드를 향해 축소됨에 따라, 종래의 에칭 프로세스들은 전례없는 과제들에 직면한다. 예를 들어, 에칭 레이트가 상승하는 종횡비에 영향을 받기 때문에 피치 로딩 (pitch loading) 이 문제가 된다. 에칭 프론트 (etch front) 로의 중성자들 및 이온들의 이송, 에칭 프론트들에서 표면 반응 레이트, 및 에칭 프론트로부터 에칭 생성물 제거와 관련된 과제들은 디바이스들이 축소됨에 따라 현저해진다.
고 에너지 ALE를 수행하기 위한 방법들 및 장치들이 본 명세서에 제공된다. 일 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 에칭될 재료를 포함하는 기판을 제공하는 단계; 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계; 및 아래에 놓인 개질되지 않은 표면에 대해 개질된 표면을 우선적으로 제거하도록 개질된 표면을 에너제틱 (energetic) 입자에 노출하는 단계를 포함하고, 에너제틱 입자는 아래에 놓인 개질되지 않은 표면의 평균 표면 결합 에너지를 극복하기 충분한 이온 에너지를 갖는다.
다양한 실시예들에서, 에너제틱 입자의 이온 에너지는 아래에 놓인 개질되지 않은 표면의 결합을 파괴하기 충분하다. 에너제틱 입자는 약 1 ％ 내지 약 10 ％의 듀티 사이클을 갖는 시간적으로 분리된 도즈들로 전달될 수도 있다.
다양한 실시예들에서, 바이어스 전압이 개질된 표면을 에너제틱 입자에 노출하는 단계 동안 기판을 홀딩하는 기판 지지부에 인가된다.
일부 실시예들에서, 에너제틱 입자는 다량의 개질된 표면을 제거하고, 그리고 제거된 개질된 표면의 양은 식
Figure pct00001
으로 주어져서, 여기서 Y는 에너제틱 입자의 이온 수율이고, F는 에너제틱 입자의 플럭스이고, t는 에너제틱 입자로의 노출의 지속기간이고, 그리고 d는 에칭될 재료의 표면 밀도이다.
다양한 실시예들에서, 에너제틱 입자는 아래에 놓인 개질되지 않은 재료를 유의하게 (significantly) 스퍼터링하지 않는다. 예를 들어, 개질된 표면은 자기-제한된 방식으로 개질된 표면을 제거하기 충분한 지속기간 동안 에너제틱 입자에 노출될 수도 있다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 에칭될 재료를 포함하는 기판을 제공하는 단계; 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계; 및 개질된 표면을 제거하기 위해 개질된 표면을 에너제틱 입자에 노출하는 동안 바이어스를 인가하는 단계를 포함하여, 바이어스에 인가된 전력은 적어도 150 eV이다.
다양한 실시예들에서, 바이어스에 인가된 전력은 적어도 500 eV이다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 에칭될 재료를 포함하는 기판을 제공하는 단계; 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계; 및 개질된 표면을 제거하기 위해 개질된 표면에 에너제틱 입자의 도즈를 전달하는 단계를 포함하여, 도즈는 아래에 놓인 개질되지 않은 표면의 표면 결합 에너지보다 낮은 바이어스 전압을 사용하여 전달되면, 개질된 표면을 제거하기 불충분하다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 에칭될 재료를 포함하는 기판을 제공하는 단계; 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계; 및 이온 충돌에 의해 개질된 표면 및 아래에 놓인 개질되지 않은 표면을 제거하기 충분한 지속기간보다 긴 지속기간 동안 아래에 놓인 개질되지 않은 표면에 대해 개질된 표면의 적어도 80 ％를 우선적으로 제거하도록 에너제틱 입자에 개질된 표면을 노출하는 단계를 포함한다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 에칭될 재료를 포함하는 기판을 제공하는 단계; 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계; 및 100 ％보다 작은 듀티 사이클을 갖는 펄스들의 에너제틱 입자에 개질된 표면을 노출하는 단계를 포함한다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 에칭될 재료를 포함하는 기판을 제공하는 단계; 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계; 및 에너제틱 입자의 감쇠된 도즈에 개질된 표면을 노출하여 감쇠 없는 도즈가 개질된 표면으로 연속적으로 전달될 때 에칭될 재료에 대해 표면 결합 에너지보다 큰 에너지를 갖는다.
다양한 실시예들에서, 도즈는 활성화된 종의 이온 플럭스를 가변시킴으로써 감쇠된다.
일부 실시예들에서, 도즈는 개질된 표면이 활성화된 종에 노출되는 지속기간을 가변시킴으로써 감쇠된다.
다양한 실시예들에서, 감쇠된 도즈는 개질된 표면 중 적어도 일부를 제거하도록 개질된 표면에 대해 활성화된 종의 2 이상의 시간적으로 분리된 펄스들을 포함한다.
일부 실시예들에서, 도즈는 개질된 표면으로 활성화된 종의 이온들의 가속도를 가변시킴으로써 감쇠된다.
다양한 실시예들에서, 도즈는 개질된 표면으로 활성화된 종을 지향성으로 전달하기 위해 기판을 홀딩하는 기판 지지부에 인가된 바이어스 전압을 가변시킴으로써 감쇠된다.
또 다른 양태에서, 기판을 프로세싱하는 방법을 수반하고, 방법은 에칭될 재료를 포함하는 기판을 제공하는 단계; 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계; 및 시간적으로 분리된 펄스들의 에너제틱 입자에 개질된 표면을 노출하는 단계; 및 시간적으로 분리된 펄스들 동안 이온 에너지 및 도즈를 조절하는 단계를 포함한다. 일부 실시예들에서, 이온 에너지 및 도즈를 조절하는 단계는 이온 에너지를 상승시키는 단계 및 감소된 도즈로 이온 에너지의 상승을 보상하는 단계를 포함한다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 개질된 표면을 형성하기 위해 기판의 표면을 개질하도록 기판을 개질 가스에 노출하는 단계; 기판의 개질된 표면을 제거 가스에 노출하는 단계; 및 기판으로부터 개질된 표면의 적어도 일부를 제거하기 위해 개질된 표면을 제거 가스에 노출하는 단계 동안 활성화 소스로부터 생성된 에너지의 복수의 시간적으로 분리된 펄스들을 제공하는 단계를 포함한다.
일부 실시예들에서, 방법은 기판을 개질 가스에 노출하는 단계 및 개질된 표면을 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 더 포함하여, 에너지의 복수의 시간적으로 분리된 펄스들은 사이클 각각에서 개질된 표면을 제거 가스에 노출하는 단계 동안 제공된다.
다양한 실시예들에서, 에너지의 복수의 시간적으로 분리된 펄스들은 사이클 당 적어도 100 개의 에너지의 시간적으로 분리된 펄스들을 포함한다.
다양한 실시예들에서, 에너지의 시간적으로 분리된 펄스들은 개질된 표면을 제거하기 충분하고 개질된 표면을 물리적으로 스퍼터링하기에는 불충분하다.
다양한 실시예들에서, 제공된 에너지는 개질된 표면을 제거하기 충분한 제거 가스로의 노출 동안 기판에 인가된 최소 전압, 및 개질된 표면을 스퍼터링하기 불충분한 제거 가스로의 노출 동안 기판에 인가된 최대 전압의 바이어스 윈도우에 의해 규정된다.
다양한 실시예들에서, 에너지의 복수의 시간적으로 분리된 펄스들은 약 10 ㎐ 내지 약 200 ㎐의 주파수로 펄싱된다.
다양한 실시예들에서, 에너지의 복수의 시간적으로 분리된 펄스들은 약 1 ％ 내지 약 10 ％의 듀티 사이클로 펄싱된다.
일부 실시예들에서, 활성화 소스는 2 이상의 소스들을 포함한다.
일부 실시예들에서, 활성화 소스는 RF (radio frequency) 플라즈마, 기판에 인가된 바이어스, 자외선 복사, 광자들, 및 이들의 조합들로 구성된 그룹으로부터 선택된다.
일부 실시예들에서, 활성화 소스는 기판을 바이어싱하도록 인가된 전압을 포함한다. 바이어스 전압은 적어도 약 500 V 내지 약 1500 V일 수도 있다. 바이어스는 0 V와 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱될 수도 있다.
일부 실시예들에서, 바이어스는 약 100 V 내지 약 300 V의 저 바이어스 전압과 약 500 V 내지 약 1500 V의 고 바이어스 전압 사이에서 펄싱된다.
일부 실시예들에서, 바이어스는 약 10 ㎐ 내지 약 200 ㎐의 펄싱 주파수를 사용하여 펄싱된다.
일부 실시예들에서, 바이어스는 약 1 ％ 내지 약 20 ％의 듀티 사이클을 사용하여 펄싱된다.
일부 실시예들에서, 활성화 소스는 RF 플라즈마를 포함한다.
일부 실시예들에서, RF 플라즈마는 전력 및 플라즈마 전력이 0 W인 OFF 상태와 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱된 RF 플라즈마 전력을 인가함으로써 생성된다.
일부 실시예들에서, 전력 및 RF 플라즈마 전력을 인가함으로써 생성된 RF 플라즈마는 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱되고, 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 고 플라즈마 전력은 약 900 W 내지 약 1500 W이다.
일부 실시예들에서, RF 플라즈마는 약 10 ㎐ 내지 약 200 ㎐의 펄싱 주파수를 사용하여 펄싱된다.
일부 실시예들에서, RF 플라즈마 펄싱의 듀티 사이클은 약 1 ％ 내지 약 20 ％이다.
일부 실시예들에서, 활성화 소스는 기판에 인가된 RF 플라즈마 및 바이어스를 포함한다. 바이어스는 0 V와 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱될 수도 있다. 바이어스는 약 100 V 내지 약 300 V의 저 바이어스 전압과 약 500 V 내지 약 1500 V의 고 바이어스 전압 사이에서 펄싱될 수도 있다. RF 플라즈마는 전력 및 플라즈마 전력이 0 W인 OFF 상태와 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱된 RF 플라즈마 전력을 인가함으로써 생성될 수도 있다. RF 플라즈마는 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱될 수도 있고, 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 고 플라즈마 전력은 약 900 W 내지 약 1500 W이다.
다양한 실시예들에서, 기판은 하나 이상의 좁은 피처들 및 하나 이상의 넓은 피처들을 포함한다.
일부 실시예들에서, 기판은 약 0 ℃ 내지 약 120 ℃의 기판 온도로 프로세싱된다.
일부 실시예들에서, 기판은 기판을 개질 가스에 노출하는 동안 약 5 mTorr 내지 약 1 Torr의 챔버 압력을 갖는 프로세스 챔버에서 프로세싱된다.
일부 실시예들에서, 기판은 기판을 개질 가스에 노출하는 동안 약 5 mTorr 내지 약 200 mTorr의 챔버 압력을 갖는 프로세스 챔버에서 프로세싱된다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 개질된 표면을 형성하기 위해 기판의 표면을 개질하도록 기판을 개질 가스에 노출하는 단계; 기판의 개질된 표면을 제거 가스에 노출하는 단계; 및 기판으로부터 개질된 표면의 적어도 일부를 제거하기 위해 개질된 표면을 제거 가스에 노출하는 동안 2 이상의 시간적으로 분리된 펄스들로 플라즈마를 주기적으로 점화하는 단계를 포함한다.
방법은 또한 기판을 개질 가스에 노출하는 단계 및 개질된 표면을 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 포함할 수도 있어서, 플라즈마의 2 이상의 시간적으로 분리된 펄스들은 사이클 각각에서 개질된 표면을 제거 가스에 노출하는 단계 동안 제공한다.
일부 실시예들에서, 플라즈마의 복수의 시간적으로 분리된 펄스들은 사이클 당 에너지의 적어도 100 펄스들을 포함한다.
방법은 또한 개질된 표면을 제거 가스에 노출하는 동안 펄스들의 바이어스를 인가하는 단계를 포함할 수도 있다. 일부 실시예들에서, 방법은 또한 기판을 개질 가스에 노출하는 단계 및 개질된 표면을 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 포함할 수도 있어서, 플라즈마의 2 이상의 시간적으로 분리된 펄스들 및 바이어스가 사이클 각각에서 개질된 표면을 제거 가스에 노출하는 단계 동안 제공된다.
일부 실시예들에서, 플라즈마의 복수의 시간적으로 분리된 펄스들 및 바이어스는 사이클 당 적어도 100 펄스들을 포함하고, 일 사이클은 기판을 개질 가스에 노출하는 단계 및 개질된 표면을 제거 가스에 노출하는 단계를 포함한다.
일부 실시예들에서, 플라즈마 및 바이어스는 동일한 주파수로 펄싱된다.
일부 실시예들에서, 플라즈마 및 바이어스는 동일한 듀티 사이클을 사용하여 펄싱된다.
또 다른 양태는 기판을 프로세싱하는 방법을 수반하고, 방법은 개질된 표면을 형성하기 위해 기판의 표면을 개질하도록 기판을 개질 가스에 노출하는 단계; 기판의 개질된 표면을 제거 가스에 노출하는 단계; 개질된 표면을 노출하는 동안 플라즈마를 점화하는 단계; 및 기판으로부터 개질된 표면의 적어도 일부를 제거하기 위해 개질된 표면을 제거 가스에 노출하는 동안 기판에 2 이상의 시간적으로 분리된 펄스들의 바이어스를 주기적으로 인가하는 단계를 포함한다.
방법은 또한 개질된 표면을 제거 가스에 노출하는 동안 펄스들로 플라즈마를 점화하는 단계를 포함할 수도 있다.
일부 실시예들에서, 방법은 기판을 개질 가스에 노출하는 단계 및 개질된 표면을 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 포함하여, 바이어스 전력의 2 이상의 시간적으로 분리된 펄스들은 사이클 각각에서 개질된 표면을 제거 가스에 노출하는 단계 동안 제공한다.
일부 실시예들에서, 바이어스 전력의 복수의 시간적으로 분리된 펄스들은 사이클 당 적어도 100 펄스들을 포함하고, 일 사이클은 기판을 개질 가스에 노출하는 단계 및 개질된 표면을 제거 가스에 노출하는 단계를 포함한다.
또 다른 양태는 기판을 프로세싱하기 위한 장치를 수반하고, 장치는 샤워헤드 및 재료를 갖는 기판을 홀딩하기 위한 기판 지지부를 포함하는 프로세스 챔버, 플라즈마 생성기, 및 적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하여, 적어도 하나의 프로세서 및 메모리는 서로 통신가능하게 연결되고, 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작가능하게 연결되고, 그리고 메모리는, 프로세스 챔버로 개질 가스의 도입을 유발하고; 프로세스 챔버로 제거 가스의 도입을 유발하고; 그리고 활성화 소스로 하여금 제거 가스의 도입 동안 펄싱되게 하기 위한 머신 판독가능 인스트럭션들을 저장한다.
일부 실시예들에서, 메모리는 제거 가스의 도입 동안 활성화 소스의 펄스 주파수로 하여금 약 10 ㎐ 내지 약 200 ㎐가 되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 제거 가스의 도입 동안 활성화 소스의 듀티 사이클로 하여금 약 1 ％ 내지 약 10 ％가 되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 활성화 소스는 플라즈마 전력을 사용하여 프로세스 챔버에서 생성된 플라즈마이고 그리고 메모리는 활성화 소스로 하여금 플라즈마 전력이 0 W인 OFF 상태와 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 활성화 소스는 프로세스 챔버에서 생성된 플라즈마이고 그리고 메모리는 활성화 소스로 하여금 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하고, 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 그리고 고 플라즈마 전력은 약 900 W 내지 약 1500 W이다.
일부 실시예들에서, 메모리는 바이어스로 하여금 펄스들로 기판 지지부에 인가되게 하는 머신 판독가능 인스트럭션들을 더 저장한다. 예를 들어, 메모리는 바이어스로 하여금 0 V과 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다. 일부 실시예들에서, 메모리는 바이어스로 하여금 활성화 소스와 동일한 펄싱 주파수에서 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다. 일부 실시예들에서, 메모리는 바이어스로 하여금 활성화 소스와 동일한 펄싱 듀티 사이클로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
또 다른 양태는 기판을 프로세싱하기 위한 장치를 수반할 수도 있고, 장치는 샤워헤드 및 재료를 갖는 기판을 홀딩하기 위한 기판 지지부를 포함하는 프로세스 챔버, 플라즈마 생성기, 및 적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하여, 적어도 하나의 프로세서 및 메모리는 서로 통신가능하게 연결되고, 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작가능하게 연결되고, 그리고 메모리는, 프로세스 챔버로 개질 가스의 도입을 유발하고; 프로세스 챔버로 제거 가스의 도입을 유발하고; 그리고 제거 가스의 도입 동안 2 이상의 시간적으로 분리된 펄스들로 프로세스 챔버 내에서 생성되게 하는 머신 판독가능 인스트럭션들을 저장한다.
일부 실시예들에서, 메모리는 제거 가스의 도입 동안 RF 플라즈마 전력의 펄스 주파수로 하여금 약 10 ㎐ 내지 약 200 ㎐가 되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 제거 가스의 도입 동안 RF 플라즈마 전력의 듀티 사이클로 하여금 약 1 ％ 내지 약 10 ％가 되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 RF 플라즈마 전력으로 하여금 RF 플라즈마 전력이 0 W인 OFF 상태와 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 RF 플라즈마 전력으로 하여금 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하고, 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 그리고 고 플라즈마 전력은 약 900 W 내지 약 1500 W이다.
일부 실시예들에서, 메모리는 바이어스로 하여금 펄스들로 기판 지지부로 인가되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 바이어스로 하여금 0 V와 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 바이어스로 하여금 약 100 V 내지 약 300 V의 저 바이어스 전압과 약 500 V 내지 약 1500 V의 고 바이어스 전압 사이에서 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 바이어스로 하여금 RF 플라즈마 전력과 동일한 펄싱 주파수로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 바이어스로 하여금 RF 플라즈마 전력과 동일한 펄싱 듀티 사이클로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
또 다른 양태는 기판을 프로세싱하기 위한 장치를 수반하고, 장치는 샤워헤드 및 재료를 갖는 기판을 홀딩하기 위한 기판 지지부를 포함하는 프로세스 챔버, 플라즈마 생성기, 및 적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하여, 적어도 하나의 프로세서 및 메모리는 서로 통신가능하게 연결되고, 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작가능하게 연결되고, 그리고 메모리는, 프로세스 챔버로 개질 가스의 도입을 유발하고; 프로세스 챔버로 제거 가스의 도입을 유발하고; 그리고 기판에 제거 가스의 도입 동안 바이어스 전력으로 하여금 2 이상의 시간적으로 분리된 펄스들로 기판 지지부에 인가되게 하는 머신 판독가능 인스트럭션들을 저장한다.
일부 실시예들에서, 메모리는 제거 가스의 도입 동안 바이어스 전력의 펄스 주파수로 하여금 약 10 ㎐ 내지 약 200 ㎐가 되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 제거 가스의 도입 동안 바이어스 전력의 듀티 사이클로 하여금 약 1 ％ 내지 약 10 ％가 되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 바이어스 전력으로 하여금 바이어스 전력이 0 V인 OFF 상태와 바이어스 전력이 약 500 V 내지 약 1500 V인 ON 상태 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 바이어스 전력으로 하여금 저 바이어스 전력과 고 바이어스 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하고, 저 바이어스 전력은 약 100 V 내지 약 300 V이고 그리고 고 바이어스 전력은 약 500 V 내지 약 1500 V이다.
일부 실시예들에서, 메모리는 제거 가스의 도입 동안 플라즈마 전력을 펄스들로 인가함으로써 플라즈마가 점화되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 플라즈마 전력으로 하여금 0 W와 약 50 W 내지 약 900 W인 플라즈마 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 플라즈마 전력으로 하여금 바이어스 전력과 동일한 펄싱 주파수로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
일부 실시예들에서, 메모리는 바이어스 전력과 동일한 펄싱 듀티 사이클로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장한다.
이들 및 다른 양태들이 도면들과 함께 이하에 더 기술된다.
도 1은 ALE를 겪는 기판들의 예시적인 개략도들을 도시한다.
도 2는 FinFET 반도체 디바이스의 3차원 개략도를 도시한다.
도 3a 및 도 3b는 특정한 개시된 실시예들에 따른, 방법들에 대한 동작들을 도시하는 프로세스 흐름도들이다.
도 4a 내지 도 4g는 특정한 개시된 실시예들에 따라 수행된 동작들의 예들을 도시하는 타이밍 개략도들이다.
도 4h는 예시적인 저 에너지 및 고 에너지 ALE 기법들의 타이밍 개략도이다.
도 4i 및 도 4j는 ALE의 개질된 층의 저 이온 에너지 및 고 이온 에너지 제거의 예시적인 개략도들이다.
도 5는 개시된 실시예들을 수행하기 위한 예시적인 프로세스 챔버의 개략도이다.
도 6은 개시된 실시예들을 수행하기 위한 예시적인 프로세스 장치의 개략도이다.
도 7은 특정한 개시된 실시예들에 따라 수행된 실험을 위해 바이어스 전력이 펄싱되는, 펄싱된 ALE에서 사용된 바이어스 전력의 함수로서 SOI (silicon on insulator) 의 사이클 당 에칭의 그래프이다.
도 8a는 특정한 개시된 실시예들에 따라 수행된 실험을 위해 바이어스 전력이 펄싱되는, 펄싱된 ALE에서 사용된 바이어스 전력의 함수로서 비정질 실리콘 및 실리콘 옥사이드의 사이클 당 에칭의 그래프이다.
도 8b는 도 8a에 대해 수행된 실험을 위해 바이어스 전력이 펄싱되는, 펄싱된 ALE에서 사용된 바이어스 전력의 함수로서 에칭 선택도의 그래프이다.
도 9a는 특정한 개시된 실시예들에 따라 수행된 실험을 위해 바이어스 전력이 펄싱되는, 펄싱된 ALE에서 사용된 바이어스 전력의 함수로서 비정질 실리콘 및 실리콘 옥사이드의 사이클 당 에칭의 그래프이다.
도 9b는 도 9a 에 대해 수행된 실험을 위해 바이어스 전력이 펄싱되는, 펄싱된 ALE에서 사용된 바이어스 전력의 함수로서 에칭 선택도의 그래프이다.
도 10a 및 도 10b는 특정한 개시된 실시예들에 따라 수행된 실험을 위해 상이한 바이어스 전력들에 대해 펄싱된 ALE에서 사용된 트렌치 CD (critical dimension) 의 함수로서 피치 로딩의 그래프들이다.
도 11은 펄싱된 ALE 대 펄싱 없는 ALE에 사용된 재료의 사이클 당 에칭을 도시하는 그래프이다.
도 12a는 식 5B에 제공된 함수에 기초하여 예시적인 사이클 당 에칭 모델의 그래프이다.
도 12b는 저 에너지 ALE의 일 예의 아르곤 바이어스의 함수로서 사이클 당 에칭의 그래프이다.
도 13은 완전한 제거를 위한 아르곤 노출에 대한 "온 (on)" 시간의 함수로서 이온 에너지의 일 예이다.
도 14a는 펄싱된 ALE의 아르곤 노출의 다양한 "온" 시간들에 대한 바이어스의 함수로서 ALE에 대한 사이클 당 정규화된 에칭의 일 예이다.
도 14b는 시뮬레이팅된 실험 데이터에 대한 아르곤 노출의 "온" 시간들에 대한 사이클 당 예시적인 에칭의 그래프이다.
도 15는 실리콘 및 SiCl에 대한 다양한 아르곤 바이어스 전압들에 대한 예시적인 에칭 레이트들의 그래프이다.
도 16a는 실험시 50 V 아르곤 바이어스에 노출된 기판의 예시적인 도면이다.
도 16b는 실험시 200 V 아르곤 바이어스에 노출된 기판의 예시적인 도면이다.
이하의 기술에서, 다수의 구체적인 상세들이 제시된 실시예들의 완전한 이해를 제공하도록 개진된다. 개시된 실시예들은 이들 구체적인 상세들 중 일부 또는 전부가 없이 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들이 특정한 실시예들과 함께 기술될 것이지만, 이는 개시된 실시예들을 제한하도록 의도되지 않았다는 것이 이해될 것이다.
반도체 프로세싱은 종종 다양한 에칭 동작들을 수반한다. 3D 구조체들을 프로세싱 및 형성하기 위한 일 예시적인 기술은 지향성 에칭 및 측벽 패시베이션 (passivation) 을 생성하는, RIE (reactive ion etch) 를 수반한다. 일반적으로, RIE는 불소-함유 화합물들, 염소, 수소 브로마이드 (hydrogen bromide) 로부터 생성된 할로겐-함유 종과 같은 반응성 종; 및 지향성 에칭에 사용하기 위한 헬륨 및/또는 아르곤과 같은 이온들 및 측벽 표면을 패시베이팅하기 위한 다양한 종을 생성한다. 그러나, 에칭 깊이가 증가함에 따라, 종들 (species) 이 피처들의 하단부들로 전달되기 때문에 부분적으로 피처 홀들의 측벽들에 부딪치는 종들로 인해, 상이한 종횡비들의 피처들에 대한 깊이 로딩이 발생한다. 깊이 로딩이 또한 다양한 동일한 영역들 (예컨대 넓은 피처 개구부를 갖는 피처들) 및 조밀한 영역들 (예컨대 좁은 피처 개구부를 갖는 피처들) 로 인해 발생한다. "좁은" 개구부를 갖는 피처는 상대적인 면에서 "넓은" 피처의 라인 폭보다 작은 라인 폭 및 개구부 직경을 갖는 피처로서 규정될 수도 있다. 넓은 피처들은 좁은 피처들의 CD보다 적어도 1.5 배, 또는 적어도 2 배, 또는 적어도 5 배, 또는 적어도 10 배 또는 10 배 보다 큰 개구부 직경 또는 CD를 가질 수도 있다. "좁은" 피처들의 예들은 약 1 ㎚ 내지 약 10 ㎚의 개구부 직경을 갖는 피처들을 포함한다. "넓은" 피처들의 예들은 대략 (on order of) 수백 ㎚ 내지 약 1 ㎛의 개구부 직경을 갖는 피처들을 포함한다.
에칭 프로세스들은 종종 재료를 제거하기 위한 에칭 가스들의 조합에 에칭될 재료를 노출하는 단계를 수반한다. 그러나, 이러한 제거는 자기-제한이 아닐 수도 있고, 일부 경우들에서 목표된 것보다 많이 에칭할 수도 있고, 또는 원치 않은 피처 프로파일을 발생시킬 수도 있다. 피처 사이즈들이 축소됨에 따라, ALE (Atomic Layer Etch) 와 같은 원자 스케일 프로세싱에 대해 성장하는 수요가 있다. ALE는 막 두께들에서 수치적 (digital) 작은 변화들을 발생시키는 명목상 자기-제한 단계들의 사이클들로 순차적인 자기-제한 반응들을 사용하여 재료의 박층들을 제거하는 기법이다. 프로세스는 평활도 (smoothness) 및 컨포멀성 (conformality), 그리고 또한 일부 ALE의 경우 지향성을 특징으로 한다.
ALE는 원자 스케일 내부 깊이 (in-depth) 분해능 및 제어를 사용하여 블랭킷 제거 또는 재료의 초박층들의 패턴-규정 에칭을 위해 발전된 반도체 제작 (예를 들어, 약 10 ㎚ 미만의 기술 노드) 에 사용될 수 있다. 일반적으로, ALE는 임의의 적합한 기법을 사용하여 수행될 수도 있다. ALE 기법들의 예들은 예시적인 ALE 및 에칭 기법들을 기술할 목적들을 위해 참조로서 본 명세서에 인용된, 2014년 11월 11일 허여된 미국 특허 제 8,883,028 호; 및 2014년 8월 19일 허여된 미국 특허 제 8,808,561 호에 기술된다. 다양한 실시예들에서, ALE는 플라즈마를 사용하여 수행될 수도 있고, 또는 열적으로 수행될 수도 있다.
ALE는 사이클들로 수행될 수도 있다. "ALE 사이클"의 개념은 본 명세서의 다양한 실시예들의 논의와 관련된다. 일반적으로 ALE 사이클은 모노레이어 (monolayer) 를 에칭하는 것과 같은, 에칭 프로세스를 한번 수행하기 위해 사용된 동작들의 최소 세트이다. 일 사이클의 결과는 기판 표면 상의 막 층의 적어도 일부가 에칭되는 것이다. 통상적으로, ALE 사이클은 반응성 층을 형성하기 위한 개질 동작, 이어서 이 개질된 층만을 제거하거나 에칭하기 위한 제거 동작을 포함한다. 사이클은 반응물질들 또는 부산물들 중 하나를 스윕핑 (sweeping) 하는 것과 같은 특정한 보조 동작들을 포함할 수도 있다. 일반적으로, 일 사이클은 동작들의 고유한 시퀀스의 일 예를 포함한다. 일 예로서, ALE 사이클은 다음 동작들: (i) 반응물질 가스의 전달, (ii) 챔버로부터 반응물질 가스의 퍼지, (iii) 제거 가스 및 선택가능한 플라즈마의 전달, 및 (iv) 챔버의 퍼지를 포함할 수도 있다. 일부 실시예들에서, 에칭은 컨포멀하지 않게 (nonconformally) 에칭될 수도 있다. 도 1은 ALE 사이클의 2 개의 예시적인 개략적 예시들을 도시한다. 도식 171a 내지 도식 171e는 일반적인 ALE 사이클을 도시한다. 171a에서, 기판이 제공된다. 171b에서, 기판의 표면이 개질된다. 171c에서, 다음 단계가 준비된다. 171d에서, 개질된 층이 에칭된다. 171e에서, 개질된 층이 제거된다. 유사하게, 도식 172a 내지 도식 172e는 실리콘 막을 에칭하기 위한 ALE 사이클의 일 예를 도시한다. 172a에서, 많은 실리콘 원자들을 포함하는, 실리콘 기판이 제공된다. 172b에서, 반응물질 가스 염소가 기판으로 도입되고, 기판의 표면을 개질한다. 172b의 개략도는 예로서 일부 염소가 기판의 표면 상에 흡착된 것을 도시한다. 염소가 도 1에 도시되지만, 임의의 염소-함유 화합물 또는 적합한 반응물질이 사용될 수도 있다. 172c에서, 반응물질 가스 염소는 챔버로부터 퍼지된다. 172d에서, 제거 가스 아르곤은 Ar+ 플라즈마 종 및 화살표들로 나타낸 바와 같이 지향성 플라즈마로 도입되고, 이온 충돌은 기판의 개질된 표면을 제거하도록 수행된다. 저 에너지 ALE에서 이온 충돌은 기판이 스퍼터링되는 것을 방지하는 프로세스 조건들에서, 연속적으로 수행된다. 예를 들어, 이 동작 동안, 기판을 향해 이온들을 끌어당기도록 바이어스가 기판에 인가된다. 전력이 이 제거 동작 동안 연속적으로 전달되기 때문에, 바이어스 전력은 통상적으로 스퍼터링을 방지하는 전력으로 설정된다. 따라서, 바이어스에 인가된 전력은 통상적으로 대략 약 100 V 미만이다. 바이어스 전력은 에칭될 재료에 종속되고, 따라서 예를 들어, 게르마늄에 대해, 바이어스 전력은 약 20 V 내지 약 35 V일 수도 있지만, 실리콘에 대해, 바이어스 전력은 약 35 V 내지 약 65 V일 수도 있다. 이들 예들에서, 게르마늄은 35 V보다 큰 바이어스 전력들에서 스퍼터링하고, 그리고 실리콘은 65 V보다 큰 바이어스 전력들에서 스퍼터링한다. 이에 따라, 바이어스 전력은 통상적으로 스퍼터링을 방지하고, 또한 기판 및 주변 재료들에 손상을 방지하기 위해 낮게 유지된다. 이들 예시적인 "바이어스 윈도우들"에서 최소 바이어스 전력은 개질된 재료를 제거하기 위해 기판에 충분한 에너지를 제공하기 위해 필요한 최소 바이어스 전력이다. 따라서, 연속적으로 전달된 바이어스 전력에 대해, 게르마늄에 대해 20 V 미만 또는 실리콘에 대해 35 V 미만인 바이어스 전력들에서, 개질된 표면은 기판으로부터 제거되기 충분한 에너지를 갖지 않는다. 172e에서, 챔버는 퍼지되고 부산물들은 제거된다.
일 사이클은 재료의 약 0.1 ㎚ 내지 약 50 ㎚, 또는 재료의 약 0.1 ㎚ 내지 약 20 ㎚, 또는 재료의 약 0.1 ㎚ 내지 약 2 ㎚, 또는 재료의 약 0.1 ㎚ 내지 약 5 ㎚, 또는 재료의 약 0.2 ㎚ 내지 약 50 ㎚, 또는 재료의 약 0.2 ㎚ 내지 약 5 ㎚를 부분적으로만 에칭할 수도 있다. 일 사이클에서 에칭된 재료의 양은 자기-제한 방식으로 에칭 목적에 종속될 수도 있다. 일부 실시예들에서, ALE의 사이클이 재료의 모노레이어보다 적게 제거할 수도 있다.
챔버 압력, 기판 온도, 플라즈마 전력, 주파수, 및 타입, 및 바이어스 전력과 같은 ALE 프로세스 조건들은 에칭될 재료, 에칭될 재료를 개질하기 위해 사용된 가스들의 조성, 에칭될 재료 아래에 놓인 재료, 및 개질된 재료를 제거하기 위해 사용된 가스들의 조성에 종속된다. 그러나, 이들 인자들의 조합은 다양한 재료들을 에칭하기 위해 ALE를 수행하는 것을 어렵게 한다.
다양한 재료들을 스퍼터링하지 않고 자기-제한 방식으로 ALE를 수행하는 것은 어렵고 종종 바이어스 전력이 기판에 대한 손상 및 스퍼터링을 방지하기 위해 통상적으로 낮게 유지되기 때문에 특정한 프로세스 조건들에 의해 제한된다.
피처 사이즈들이 피처 폭에서 10 ㎚ 미만으로 축소됨에 따라, 피처들 사이 1 ㎚ CD 변동은 피처-대-피처 (from feature to feature) 종횡비의 큰 변동을 유발하고, 깊이 로딩 효과가 연속적인 바이어스를 사용한 종래의 ALE (저 에너지 ALE) 에 의해 수행된 에칭 프로세스들에서 관찰된다. 에칭 프로세스들 동안, 보다 깊은 트렌치들의 재료의 ALE의 사이클 당 에칭 양이 보다 얕은 트렌치의 재료의 ALE의 사이클 당 에칭 양보다 작다. 일부 경우들에서, 사이클 당 에칭 양은, 단일 피처에서 조차, 피처 개구부 근방 상단부에서보다 피처들의 하단부들에서 작을 수 있다. 특정한 이론에 얽매이지 않고, 극 (extreme) 3D 구조체들의 ALE의 자기-제한 특성을 만족시키기 위해, 플라즈마로부터 공급된 이온 에너지는 변경되어야 한다고 여겨진다. 그러나, 다양한 종횡비들의 피처들을 갖는 기판들에 대해, 이온 에너지가 ALE를 사용하여 큰 피처 개구부를 갖는 피처들을 에칭하기 충분하도록 선택되면, 보다 좁은 피처 개구부들을 갖는 피처들은 감소된 에너지 및 플럭스를 갖는 이온들을 수신하여, 보다 작은 피처들을 에칭하는데 비효율적이다. 그러나, 좁은 피처 개구부들을 갖는 피처들을 효과적으로 에칭하기 위해 보다 큰 이온 에너지가 선택되면, 보다 큰 피처들이 훨씬 보다 높은 이온 에너지를 경험하여, 보다 큰 피처들의 표면들을 스퍼터링하여, ALE의 자기-제한 양태를 제거한다. 3D 구조체들에서 나타나는 이 깊이 로딩 효과는 에칭 레이트가 피처들의 기하구조에 종속된다는 것을 암시한다.
에칭 동안 기하구조 종속성이 있을 수도 있는 몇몇 이유들이 있다. 존재할 수도 있는 일 예시적인 과제는 포지티브 이온들의 생성으로 인해 발생하는 대전 효과이고, 좁은 피처 개구부로 인해 고 종횡비 피처들의 피처 개구부에서 또는 개구부 근방에서 포지티브 대전된 이온들의 일부 축적이 있고, 따라서 피처의 개구부가 피처의 하단부에서 보다 많이 포지티브 대전되는 피처의 깊이에서 대전된 차가 발생하고, 이는 개질된 표면을 제거하기 위해 사용된 인입 포지티브 대전된 이온들과 포지티브 대전된 피처 개구부 사이의 반발 현상 (repelling phenomenon) 을 발생시켜, 피처의 하단부에서 개질된 표면의 고르지 않은 제거를 발생시킨다.
증가하는 수의 새로운 재료들이 집적 회로 프로세싱으로 도입되고 프로세스 파라미터들 (가스 압력, 웨이퍼 온도, 플라즈마 전력, 이온 에너지, 등) 의 많은 수의 조합이 주어지면, 고 종횡비 피처들의 대전 효과가 문제가 되는 것을 방지하는 동안, 미리 결정된 재료에 대해 스퍼터링할 뿐만 아니라 층별 (layer-by-layer) 자기-제한 방식으로 에칭하는, ALE 프로세스를 달성한다.
고 에너지를 사용하여 제어된 ALE를 수행하는 방법들이 본 명세서에 제공된다. 개시된 실시예들은 표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 에칭될 재료의 표면을 노출하는 단계 및 아래에 놓인 개질되지 않은 표면에 대해 개질된 표면을 제거하도록 개질된 표면을 에너제틱 (energetic) 입자에 노출하는 단계를 수반하고, 에너제틱 입자는 아래에 놓인 개질되지 않은 표면의 평균 표면 결합 에너지를 극복하기 충분한 이온 에너지를 갖는다.
예를 들어, 기판은 에칭될 재료를 포함할 수도 있고, 재료는 평균 표면 결합 에너지를 갖는다. 에칭될 재료는 다양한 재료의 층들을 포함한다. ALE의 자기-제한 양태가 주어지면, 개질 가스로의 노출 동안, 개질 가스는 노출된 표면은 개질되지만, 아래에 놓인 재료는 개질되지 않도록, 에칭될 재료의 표면을 개질한다. 개질된 재료가 이온, 전자, 중성자, 광자 또는 다른 종과 같은 에너제틱 입자에 노출될 때, 에너제틱 입자는 아래에 놓인 개질되지 않은 표면을 뒤에 남기고, ALE의 자기-제한 양태를 유지하면서 개질된 표면을 제거한다. 에너제틱 입자는 에칭될 재료의 아래에 놓인 개질되지 않은 표면의 평균 표면 결합 에너지를 극복하기 충분한 이온 에너지일 수도 있는, 고 에너지로 전달된다. 즉, 일부 실시예들에서, 에너제틱 입자가 큰 도즈들, 예컨대 많은 에너제틱 입자들이 한번에 표면으로 전달된다면, 에너제틱 입자는 아래에 놓인 재료의 결합들을 파괴하여, 개질된 표면 아래의 재료를 스퍼터링하고 ALE의 자기-제한 양태를 최소화한다. 반대로, 개시된 실시예들은 고 에너지가 소량의 도즈를 전달함으로써 보상되도록, 에너제틱 입자를 전달하기 위한 도즈로 에너제틱 입자 에너지를 조절하는 단계를 수반한다. 저 에너지 ALE에서, 저 에너지는 고 도즈를 전달함으로써 보상되고; 즉, 에너제틱 입자들은 저 에너지로 전달되지만, 고 도즈들로 연속적으로 전달될 수 있고 여전히 ALE의 자기-제한 양태를 유지하기 위해 아래에 놓인 개질되지 않은 표면에 영향을 주지 않고 개질된 표면만을 제거할 수 있다. 그러나, 고 에너지 ALE에서, 고 에너지는 저 도즈를 전달함으로써 보상되고; 즉, 에너제틱 입자는 저 에너지 ALE에서 사용된 에너지보다 훨씬 높을 수 있는 (그리고 저 에너지 ALE와 동일한 도즈로 전달되면, 개질된 표면보다 많이 제거하는) 고 에너지로 전달되지만 에칭이 여전히 자기-제한이도록 저 도즈이다.
다양한 실시예들은 에칭될 재료의 표면을 개질하는 단계 및 개질된 표면의 일부 또는 모두를 제거하기 위해 제거 가스를 활성화하는 것으로부터 생성된 활성화된 종의 감쇠된 도즈에 개질된 표면을 노출하는 단계를 수반한다. 감쇠된 도즈는 다양한 방식들을 사용하여 달성될 수 있다. 활성화된 종의 감쇠된 도즈를 제공하는 일 방식은 프로세스들의 고/저 뿐만 아니라 온/오프 사이에서 동기식 또는 비동기식으로 펄싱 플라즈마 전력, 바이어스 전압, 가스 플로우들, 등등을 수반할 수도 있는, 시간적으로 분리된 펄스들로 활성화된 종을 전달하는 것이다. 감쇠된 도즈는 개질된 표면으로 연속적으로 전달되면, 에칭될 재료에 대한 스퍼터링 문턱값 에너지보다 높은 에너지를 갖는 도즈의 감소된 효과를 전달할 때 규정된다. 일부 경우들에서, 스퍼터링 문턱값은 에칭될 재료의 표면 결합 에너지이다.
감쇠된 도즈를 전달하는 다른 방식은 활성화된 종의 이온 플럭스를 가변시키는 것이지만, 감쇠가 없는 도즈는 표면 결합 에너지보다 높은 에너지를 가질 것이다. 감쇠된 도즈를 전달하는 또 다른 예시는 개질된 표면이 활성화된 종의 감쇠된 도즈에 노출되는 지속기간을 가변시키는 것이다. 지속기간은 개질된 표면을 제거하기 불충분할 수 있다. 예를 들어, 감쇠된 도즈의 미리 결정된 지속기간에 대한 단일 펄스는 개질된 표면을 제거하기 위해 불충분할 수도 있지만, 시간에 걸쳐 감쇠된 도즈로 전달된 동일한 지속기간에 대한 2 이상의 펄스들이 개질된 표면을 제거하기 충분할 수도 있다. 또 다른 예는 활성화된 종에서 생성된 이온들의 개질된 표면으로의 가속도를 가변시킴으로써 감쇠된 도즈를 전달하는 단계를 수반한다. 또 다른 예는 활성화된 종을 개질된 표면으로 지향성으로 전달하기 위해 기판을 홀딩하는 기판 지지부에 인가된 바이어스 전압을 가변시킴으로써 감쇠된 도즈를 전달하는 단계를 수반한다. 일부 실시예들에서, 감쇠된 도즈는 아래에 놓인 개질되지 않은 재료를 스퍼터링하지 않고 개질된 표면을 제거하기 충분하다.
ALE를 수행하기 위한 이전 기법들은 ALE의 제거 동작 동안 기판을 홀딩하는 기판 지지부에 인가된 바이어스 전압의 "ALE 윈도우"를 획득하는 것에 기초하고, 기판으로부터 개질된 표면 분자들을 제거하기 위해 개질된 표면으로 충분한 에너지 (ALE 윈도우의 하한) 를 제공하지만 개질된 표면의 문턱값 에너지보다 낮은 에너지를 제공하고, 문턱값을 초과한다면, 재료 및/또는 개질된 표면 아래에 놓인 표면의 물리적 스퍼터링을 발생시킬 것이다 (ALE 윈도우의 상한). ALE에 의한 제거를 보장하기 위해 표면 상의 재료의 스퍼터링을 방지하도록 저 바이어스 전압 및 저 플라즈마 전력들을 제공하는 것에 초점을 둔 이러한 기법들은 자기-제한이고 따라서 층별 프로세스에서 제어될 수 있다.
반대로, 개시된 실시예들은 고 플라즈마 전력들, 고 바이어스 전압들, 또는 둘 다에서 동작하는 것을 수반한다. 용어들 "바이어스 전력" 및 "바이어스 전압"은 바이어스가 기판 지지부에 인가될 때 기판 지지부가 설정되는 전압을 기술하기 위해 본 명세서에서 상호교환가능하게 사용된다는 것이 이해될 것이다. 문턱값 바이어스 전력 또는 문턱값 바이어스 전압은 기판 지지부 상의 기판의 표면 상의 재료가 스퍼터링되기 전에 기판 지지부에 인가된 바이어스의 최대 전압을 지칭한다. 따라서 문턱값 바이어스 전력은 에칭될 재료, 플라즈마를 생성하기 위해 사용된 가스, 플라즈마를 점화하기 위한 플라즈마 전력, 및 플라즈마 주파수에 부분적으로 종속된다. 본 명세서에 기술된 바와 같은 바이어스 전력 또는 바이어스 전압은 단위 "V" 또는 "Vb"로 나타낸, 전압들로 측정되고, 여기서 b는 바이어스를 지칭한다. 본 명세서에 기술된 바와 같은 eV (electron volts) 는 1 V의 전위 차를 통해 가속함으로써 일 전자가 획득하는 에너지의 양이다. 전자 볼트 (Electron Volts) 는 1 V의 전위 차를 통해 가속함으로써 일 전자가 획득하는 에너지의 양이다. 개시된 실시예들은 1 ％ 내지 10 ％의 듀티 사이클들과 같은, 저 듀티 사이클 펄스들로 동작할 수 있다. 개시된 실시예들은 활성화된 제거 가스로 전달된 고 에너지가 반발 효과를 극복하기 충분하기 때문에, 대전 문제를 극복한다. 저 에너지 ALE에서 반발 효과를 극복하기 위해 보다 높은 바이어스 전력을 사용하려고 시도하는 것을 상상할 수 있지만, 저 에너지 ALE에서 보다 높은 바이어스 전력이 긴 노출 시간으로 인해 기판에 스퍼터링 또는 손상을 발생시킬 것이고, 따라서 ALE의 자기-제한 특성을 상실한다. 반대로, 고 에너지에서 펄싱된 ALE를 사용하는 것은 스퍼터링 없이 ALE의 자기-제한 특성을 유지하면서 반발 효과를 극복한다.
이하에 더 기술된 도 13에 도시된 바와 같이, 통상적으로 짧은 듀티 사이클을 사용한, 개질된 층의 제거는 불완전하다고 예상된다.
그러나, 개시된 실시예들은 고 에너지를 사용하여 ALE를 수행하는 일 기법으로서 짧은 듀티 사이클들을 사용하는 것을 수반한다. 특정한 이론에 얽매이지 않고, ALE의 제거 동작과 관련된 시간 종속성이 있다고 여겨진다.
이 예는 염소 플라즈마에 의해 개질된 실리콘 표면 및 아르곤 플라즈마를 사용하여 제거될 수 있는 SiCl을 갖는 개질된 표면을 수반하도록 한다. 이는 일 예로서만 제공되고, 이하의 대표예는 일반적으로 저 에너지 및 고 에너지 ALE 모두를 포함하는, ALE에 대해 임의의 적합한 플라즈마 (염소 대신) 및 에너제틱 종 (아르곤 플라즈마 대신) 에 의한 에칭을 위한 임의의 적합한 재료에 관련된다는 것이 이해될 것이다.
N0는 기판 상의 표면 사이트들의 총 수를 나타내도록 한다. 표면 사이트들의 총 수는 다음으로 주어진다:
Figure pct00002
식 1
여기서 N은 반응되지 않은 사이트들 (SiCl이 표면 상에 남아 있는 사이트들) 의 총 수를 나타내고, 그리고 S는 반응된 사이트들 (Si의 하부층 만이 남아 있는 사이트들) 의 총 수를 나타낸다.
기판 상에 염소를 흡착시키기 위한 반응은 다음으로 주어진다.
Figure pct00003
식 2
이 식은 이온 보조된 탈착을 도시하고, 그리고 이온 당 반응들에서, 레이트 효율 Y=수율을 갖는 역 반응이 없다는 것을 가정한다.
F는 ions/㎠-sec 단위로 주어진 이온들의 플럭스이다.
따라서 레이트의 표현은 다음으로 주어진다.
Figure pct00004
식 3
[S] 의 도출은 시간 t에서 다음의 표현에 의해 주어지고, k는 [S] 및 t에 종속된다고 가정한다:
Figure pct00005
식 4
반응된 단편적인 표면은 다음과 같이 θ로 주어진다:
Figure pct00006
식 5A
Figure pct00007
식 5B
식 5A는 식 5B로 다시 쓰여졌다. 식 5B에서, θ(t) 는 시간의 함수로서 제거량을 나타내고, 여기서 Y(ε) 는 생성물을 제거하기 위한 이온 수율이고 (0 eV에서 0.1 이온, 여기서 Y(ε) ~
Figure pct00008
), d는 1/㎠ 단위의 표면 밀도이고, F는 일부 장치들에서 50 eV에서 ~1E16/㎠s 일 수도 있는 이온 플럭스이고, t는 아르곤 이온들의 "온" 시간, 예컨대 2 초 동작의 10 ％ 듀티 사이클에 대해 0.2 초 도즈이다.
이하에 나중에 기술되는 도 12b는 실리콘의 ALE를 위해 식 5A의 역 관계 함수를 사용하여 사이클 당 에칭의 일 예를 도시한다. 특정한 이론에 얽매이지 않고, 보다 높은 에너지에서 모멘텀 전달이 보다 효율적이기 때문에, 보다 높은 에너지에서 보다 적은 이온들이 필요하다고 여겨진다. 일 예는 도 4i 및 도 4j에 제공된다. 도 4i에서, 개질된 표면으로 전달된 50 eV의 저 이온 에너지는 13000 ㎧의 속도로 전달된 아르곤을 사용하여 개질된 표면을 제거한다, 여기서 Y~0.1 SiClx/ion이다. 비교예에서, 도 4j에서, 개질된 표면으로 전달된 50 eV의 고 이온 에너지는 33000 ㎧의 속도로 전달된 아르곤을 사용하여 개질된 표면을 제거한다, 여기서 Y~0.5 SiClx/ion이다. 따라서, 저 이온 에너지를 사용하여 제거하기 위해 10 개의 이온들이 필요한 표면에 대해, 고 이온 에너지를 사용하여 동일한 표면을 제거하기 위해 2 개의 이온들만이 필요하다.
특정한 이론에 얽매이지 않고, 스퍼터링이 이온 에너지와 함께 증가하지만, SiCl 표면은 아래에 놓인 Si 표면보다 빠르게 에칭하고, 따라서 에칭량에 대한 기여는 반응성 층이 제거될 때까지 작다. 노출 시간이 매우 짧다면, 반응성 층은 제거 시간의 대부분을 나타낸다. 예를 들어, 도 15는 SiCl (1501) 이 모든 에너지들에서 Si (1502) 보다 빠르게 에칭하는, 에칭 레이트 대 아르곤 바이어스의 예를 도시한다.
도 16a는 1.5 초/사이클로 50 V 바이어스를 사용하는 저 에너지 ALE의 일 예를 도시하고, 보다 평활한 표면들, 보다 큰 노출 시간 윈도우, 및 사이클 당 보다 큰 분해능을 발생시키고, 이는 하부층에 대해 보다 적은 손상을 발생시킬 수 있다. 회색은 기판 상의 TEOS를 나타낸다. 녹색은 아래에 놓인 재료를 나타낸다. 도 16b는 고 에너지를 사용하는 펄싱된 ALE에 노출된 동일한 기판 구조체의 일 예를 도시하고, 이는 유사한 시너지 효과들을 사용하여 보다 높은 쓰루풋, 500 eV에서 2°와 반대로 50 eV에서 8°로 주어진 보다 좁은 IADF (ion angular distribution function) 로 인한 개선된 ARDE (aspect ratio dependent etching), 보다 적은 대전 효과, 및 보다 적은 재증착 및 이온 스케터링 (scattering) 을 발생시킨다. 고 에너지 ALE는 CCP 반응기들에서 사용하기 유용할 수도 있는 짧은 펄스들로 전달될 수 있다. 고 에너지 ALE는 보다 큰 이온 에너지 윈도우를 가능하게 한다.
개시된 실시예들은 금속들, 금속-함유 재료들, 유전체 재료들, 반도체 재료들, 절연 재료들, 등등을 포함하는 다양한 재료들을 에칭하는데 적합하다. 비제한적인 예들은 실리콘, 실리콘 옥사이드, 실리콘 나이트라이드, 텅스텐, 탄소, 게르마늄, 금속 옥사이드들, 및 금속 나이트라이드들 (예컨대 티타늄 나이트라이드, 알루미늄 나이트라이드, 등) 을 포함한다. 본 명세서에 제공된 예들이 실리콘을 에칭하는 것으로 지향되지만, 다양한 재료들을 에칭하도록 사용될 수 있고, 그리고 개질 가스 화학물질 (chemistry), 제거 가스 화학물질, 및 프로세스 조건들은 에칭될 재료에 종속될 수도 있다는 것이 이해될 것이다.
본 명세서의 방법들 및 장치들은 고 에너지 ALE를 수행하도록 지향된다. 고 에너지 ALE (고 에너지 atomic layer etching) 는 저 도즈로 고 에너지를 보상함으로써 사용될 수 있다. 반대로, 보다 낮은 에너지에서 수행된 종래의 ALE (저 에너지 ALE) 는 고 도즈의 저 에너지를 수반한다. 도즈는 ALE의 제거 동작 동안 사용된 이온들의 수로 규정된다.
일부 실시예들에서, 고 에너지 ALE는 본 명세서에서 펄싱된 ALE로 지칭된 에칭 프로세스를 사용하여 수행될 수 있다. 일부 경우들에서, 용어들 "고 에너지 ALE"및 "펄싱된 ALE"는 상호교환가능하게 사용된다. 단일 고 에너지 ALE 사이클은 적어도 2 개의 동작들: 1) 연속적인 또는 펄싱 플라즈마에서 표면 개질; 및 2) 개질된 층을 제거하기 위해 바이어스 전력, 또는 RF 플라즈마 전력, 또는 둘 다와 같은 하나 이상의 펄싱된 에너지 소스들, 또는 광자 에너지를 사용한 개질된 표면의 제거를 포함한다. 복수의 펄스들은 단일 고 에너지 ALE 사이클에서 표면 개질 동작 및/또는 제거 동작 중 어느 하나에 사용될 수도 있다. 예를 들어, 일부 실시예들에서, 바이어스 전력 펄싱의 100 이상의 펄스들이 제거 동안 수행될 수도 있다. 제거 동안, 바이어스 또는 전력 또는 둘 다가 펄싱될 수도 있고, 그리고 일부 경우들에서, 다른 에너지, 예컨대 광자 에너지가 사용될 수도 있다. 펄스들은 바이어스 및 플라즈마 전력 펄싱 모두를 사용할 때 동기하거나 비동기할 수도 있다. 펄싱을 위한 주파수들은 동일하거나 상이할 수도 있다. 펄싱 온/오프 또는 저 전력 또는 전압과 고 전력 또는 전압 사이, 펄스들의 주파수, 펄스들의 듀티 사이클, 및 펄스들의 지속기간을 포함하는, 펄싱 조건들은 개질 화학물질, 제거 가스 화학물질, 에칭될 재료, 기판 피처 프로파일, 및 개시된 실시예들의 적용예에 따라 주의 깊게 맞춤될 수도 있다.
개시된 실시예들은 저 에너지 ALE 프로세스들보다 약 10 배 내지 약 20 배 더 높은 이온 에너지를 사용하는 고 에너지 ALE 레짐에서 수행될 수 있다. 일부 실시예들은 약 1 ％ 내지 약 10 ％인 매우 낮은 듀티 사이클들로 기판에 전압을 전달함으로써 인가된 기판으로의 바이어스 및 유도 결합 플라즈마의 전력의 동기화된 펄싱에 의해 수행된다. 새로운 프로세스 레짐은 약 30:1보다 높은, 고 종횡비들과 저 로딩 효과 및 감소되거나 제거된 측방향 에칭과 함께, 매우 좁은 피처들을 에칭하게 한다.
펄싱된 ALE는 펄싱 플라즈마 및 이온 바이어스 펄싱 모두를 수반할 수도 있어, 펄싱이 개질 및 제거 모두 동안 수행된다.
표면 개질 동안 펄싱은 효과적인 플라즈마 시간을 제어할 수 있고 개질을 수행하기 위해 사용된 장치 또는 툴에 맞춤될 수 있다. 제거 동안 펄싱은 고 에너지를 사용하여 개질된 표면을 제거하기 위해 사용될 수 있다. 일부 실시예들에서, 제거 동안 펄싱은 펄싱 RF 플라즈마 및 펄싱 바이어스 전력 모두를 포함할 수도 있고, 그리고 펄싱은 RF 플라즈마 전력 펄싱 및 바이어스 전력 펄싱이 동일한 펄싱 주파수로 동일한 듀티 사이클을 사용하여 펄싱되도록 동기화될 수도 있다.
펄싱된 에너지를 사용하여 펄싱된 ALE는 자기-제한 시너지 윈도우를 확장하는 방식을 제공한다. 시너지는 표면 개질 동작 및 제거 동작 모두의 상호작용으로 인해 양호한 에칭이 발생하는 것을 의미한다. 보다 높은 바이어스/에너지 레짐으로 확장된 시너지 윈도우는 매우 좁은 3D 구조체들과 연관된 이온 스케터링으로 인해 에칭 프론트에 도달하는 이온 에너지/플럭스 손실을 보상할 수 있다. 따라서, 고 에너지 ALE는 CD들 및 종횡비들의 넓은 스펙트럼에 대해 자기-제한 반응들에서 사이클 당 동일한 에칭을 가능하게 하는 동작 레짐을 제공한다.
고 에너지 ALE는 ALE의 시너지 거동에 대한 자기-제한 에너지 윈도우를 확장한다. 연속적인 이온 충돌시, 실리콘의 스퍼터링 문턱값 전압은 예를 들어 100 V보다 클 수도 있다. 즉, 100 V보다 큰 바이어스 전력들에서, 실리콘 표면은 스퍼터링할 것이다. 펄싱 모드는 미리 결정된 주파수 및 듀티 사이클에서 플라즈마 및 이온들을 생성한다. 보다 낮은 듀티 사이클에서 전력/바이어스 펄싱을 사용하여, 문턱값 스퍼터링 바이어스가 보다 높은 바이어스 전력으로 상승될 수 있다. 따라서, 바이어스 펄싱은 저 에너지 ALE와 비교하여 적어도 한 자릿수만큼 자기-제한 에너지 윈도우의 범위 및 크기를 증가시킨다.
특정한 이론에 얽매이지 않고, 펄싱된 ALE는 펄싱으로 감소된 이온 플루언스 (fluence) 로 인해 달성된다고 여겨진다. 플루언스가 플럭스*시간과 동일하다고 주어지면, 이는 이온들의 도즈를 나타낸다. 가장 단순한 추정으로서, 도즈의 감소는 듀티 사이클 및 단차 시간들의 비로 계산될 수 있다. 예를 들어, 10 ％ 듀티 사이클에 대해, 펄싱을 사용할 때 5 초 대신 도즈 시간이 2 초이고, 그러면 플루언스의 효과적인 감소는 94 ％이다. 따라서, 이 예에서, 웨이퍼는 저 에너지 ALE에서 사용된 원래 이온 도즈보다 0.06 배로 노출된다. 사이클 당 에칭된 양은 이온 도즈 및 이온 에너지에 종속된다. 일반적으로, 도즈를 감소시키는 것은 보다 적은 에칭량을 발생시킬 것이다. 특정한 이론에 얽매이지 않고, 보다 낮은 도즈는 보다 높은 이온 에너지로 갈수록 보상될 수 있다고 여겨진다.
반응성 이온 에칭과 비교하면, 고 에너지 ALE는 반응물질들의 이송 및 표면 반응을 독립적으로 제어하기 위해 2 개의 자기-제한 단계들을 채용한다. 펄싱 바이어스 모드는 바이어스 전력 또는 RF 전력이 트렌치 사이즈 및 종횡비에 독립적인, ALE에 의해 3D 구조체들을 에칭하기 위한 레짐을 제공하도록 ALE에 대해 자기-제한 윈도우를 재규정한다. 제공된 실시예들은 블랭킷 및 패터닝된 기판들 모두의 에칭에 적합하다. 일부 실시예들에서, 고 에너지 ALE를 위한 바이어스 윈도우는 스퍼터링을 유발하지 않고 고 에너지 ALE에 사용된 최대 바이어스 전압이 단일 세트 값이 아니라, 값들의 범위이도록, 분명하지 않은 최대 값들을 가질 수도 있다.
개시된 실시예들은 전압의 범위로 지칭되는 ALE 에너지 윈도우를 확장하여, 에칭이 실질적으로 자기-제한이다. 일부 실시예들에서, ALE 에너지 윈도우는 사이클 당 에칭 대 전압 그래프를 평가함으로써 결정되고 일부 실시예들에서 사이클 당 에칭이 안정기 (plateau) 인 것을 식별하는 단계를 수반하고 에너지 윈도우는 안정기 값의 ± 약 10 ％로 계산된다. 일부 실시예들에서, 이는 양의 기울기가 0의 기울기 (최소) 가 되고, 0의 기울기가 양의 기울기 (최대) 가 되는 굴절 지점들을 결정함으로써 수행될 수 있다. 일부 실시예들에서, ALE 에너지 윈도우는 기판을 스퍼터링하지 않고 재료의 개질된 표면을 제거하도록 기판에 적용될 수 있는 전압의 범위이다. 전압의 범위는, 개질된 재료를 제거하기 위해 개질된 표면에 충분한 에너지를 제공하기 위해 필요한 최소 전압인 최소 전압, 및 제거 가스가 기판을 스퍼터링하기 전에 기판이 견딜 수 있는 최대 전압인 최대 전압을 포함한다.
저 에너지 ALE에서, 바이어스 윈도우들은 통상적으로 스퍼터링에 의해 유발된 기판에 대한 손상을 방지하도록 낮아지는 경향이 있는 바이어스 전압들의 범위에서 보다 좁다. 듀티 사이클을 변경하고 따라서 제거 가스에 인가된 에너지의 지속기간을 변화시킴으로써, 듀티 사이클이 감소하고 따라서 에너지로의 노출의 지속기간이 감소될 때, 바이어스 윈도우들이 범위 및 진폭에서 증가하여 기판에 인가될 수 있는 바이어스 전압들이 저 에너지 ALE 동안 사용된 바이어스 전압들보다 10 내지 20 배까지 클 수 있다. 제거 동안 제거 가스에 대해 보다 큰 에너지를 사용하는 것은 보다 큰 손상을 발생시킬 것이고, 따라서 바이어스 전압 또는 RF 플라즈마 전력을 감소시킴으로써 에너지의 양을 감소시킴으로써 손상을 완화시키려고 시도한다는 것이 일반적으로 예상될 수도 있다. 그러나, 특정한 이론에 얽매이지 않고, 개질 화학물질, 제거 가스 화학물질, 및 기판 재료 화학물질의 세트 각각에 대해 시간에 따라 소비된 에너지의 양은 개질된 재료를 제거하기 위한 바이어스 윈도우를 제공하도록 사용된다고 여겨진다. 저 에너지 ALE에서, 바이어스 전력에 대한 특정한 제한이 스퍼터링을 방지하기 위해 관찰된다. 그러나, 고 에너지 ALE에서, 바이어스 전력은 바이어스가 펄스들로 시간에 따라 전달되기 때문에, 저 에너지 ALE에서 사용된 바이어스 전력보다 10 배까지 또는 20 배까지 클 수 있다. 고 에너지 ALE가 펄스들로 수행되지만, 일부 실시예들에서 다른 기법들이 ALE 동안 고 에너지를 전달하도록 사용될 수도 있다는 것을 주의한다. 고 에너지 ALE에 사용된 바이어스 전력들에서 저 에너지 ALE가 스퍼터링을 발생시키지만, 고 에너지 ALE는 시간에 따라 고 바이어스 전력을 분리하여, 기판 상의 모든 스퍼터링을 방지한다. 개질 화학물질, 제거 가스 화학물질, 및 에칭될 재료에 종속되는, 인가된 에너지 및 시간 (예를 들어, 듀티 사이클) 및 플럭스의 조합은 특정한 개시된 실시예들을 사용하여 바이어스 윈도우를 최대화하도록 수정될 수 있다.
개시된 실시예들은 FinFET 애플리케이션들을 위해 피처들을 에칭하는데 특히 적합할 수도 있다. 도 2는 예시적인 FinFET 구조체 (fin-shaped field effect transistor) (200) 를 도시한다. 기판 (202) 은 반도체 기판일 수도 있다. 이 구조체에서, 표면 (214a) 및 표면 (204a) 은 소스 영역들에 대응하는 한편, (214b) 및 (204b) 는 드레인 영역들에 대응한다. 라이너 (212) 는 기판 (202) 의 반도체 재료를 절연체 재료 (230) 예컨대 실리콘 옥사이드로부터 분리한다. 박형의 게이트 유전체 층들 (206b 및 206a) 이 절연체 재료 (230) 위에 증착될 수도 있고 스페이서들 (210), 게이트 전극 (208), 및 게이트 전극 배리어 (208a) 를 포함하는, 게이트로부터 절연체 재료 (230) 를 분리할 수도 있다. 전기적 콘택트 (250) 가 게이트의 상단부 위에 형성된다. 특정한 개시된 실시예들은 기판 (202) 에 형성된 트렌치들에 대해 최소 깊이 로딩을 갖는 fin/STI (shallow trench isolation) 를 규정하도록 사용될 수 있다. 부가적으로, 특정한 개시된 실시예들은 게이트 전극 증착을 위해 더미 게이트 제거에 적합할 수도 있다.
도 3a 및 도 3b는 특정한 개시된 실시예들에 따라 수행되는 방법들의 동작들을 도시하는 프로세스 흐름도이다. 도 3a 및 도 3b의 동작들은 약 1 mTorr 내지 약 100 Torr, 예를 들어, 약 1 mTorr 내지 약 1 Torr, 예컨대 약 50 mTorr의 챔버 압력에서 수행될 수도 있다. 도 3a 및 도 3b의 동작들은 약 0 ℃ 내지 약 120 ℃의 기판 온도에서 수행될 수도 있다.
이하의 논의를 위해, 도 3a의 동작들 302, 304, 306, 310, 및 312는 도 3b의 동작들 302, 304, 306, 310, 및 312에 대응할 수도 있고 그리고/또는 동일할 수도 있다는 것이 이해될 것이다. 동작 302에서, 기판이 프로세스 챔버에 제공된다. 기판은 그 위에 증착된 유전체, 도전성, 또는 반도전성 재료와 같은 재료의 하나 이상의 층들을 갖는 웨이퍼들을 포함하는, 실리콘 웨이퍼, 예를 들어, 200-㎜ 웨이퍼, 300-㎜ 웨이퍼, 또는 450-㎜ 웨이퍼일 수도 있다. 패터닝된 기판은 비아들 또는 콘택트 홀들과 같은 "피처들"을 가질 수도 있고, 이는 좁은 그리고/또는 재차 들어간 (re-entrant) 개구부들, 피처들 내 협착부들 (constrictions), 및 고 종횡비들 중 하나 이상을 특징으로 할 수도 있다. 피처들은 상기 기술된 층들 중 하나 이상으로 형성될 수도 있다. 피처의 일 예는 반도체 기판의 홀 또는 비아 또는 기판 상의 층이다. 또 다른 예는 기판의 트렌치 또는 층이다. 다양한 실시예들에서, 피처는 하부층, 예컨대 배리어 층 또는 접착 층을 가질 수도 있다. 하부층들의 비제한적인 예들은 유전체 층들 및 도전 층들, 예를 들어, 실리콘 옥사이드들, 실리콘 나이트라이드들, 실리콘 카바이드들, 금속 옥사이드들, 금속 나이트라이드들, 금속 카바이드들, 및 금속 층들을 포함한다.
일부 실시예들에서, 기판은 어떠한 피처들도 갖지 않고 기판의 표면은 재료의 블랭킷 층이다. 일부 실시예들에서, 기판은 다양한 사이즈들의 피처들을 포함한다. 다양한 실시예들에서, 개시된 실시예들을 수행함으로써 제조된 기판들의 타입들은 개시된 실시예들을 수행하기 전에 기판 상의 피처들의 종횡비들에 종속될 수도 있다. 일부 실시예들에서, 동작 301에서 제공된 기판 상의 피처들은 적어도 약 2:1, 적어도 약 3:1, 적어도 약 4:1, 적어도 약 6:1, 적어도 약 10:1, 적어도 약 30:1, 이상의 종횡비를 가질 수도 있다. 피처는 또한 개구부 근방에 예를 들어, 약 5 ㎚ 내지 500 ㎚, 예를 들어 약 25 ㎚ 내지 약 300 ㎚의 개구부 직경 또는 라인 폭의 치수를 가질 수도 있다. 개시된 방법들은 약 20 ㎚보다 작은 개구부를 갖는 피처들을 갖는 기판들에 대해 수행될 수도 있다.
비아, 트렌치, 또는 다른 리세스된 피처가 충진되지 않은 피처 또는 피처로서 지칭될 수도 있다. 다양한 실시예들에 따라, 피처 프로파일은 점진적으로 좁아질 수도 있고 그리고/또는 피처 개구부에서 오버행을 포함할 수도 있다. 재차 들어간 프로파일은 하단부, 폐쇄된 단부, 또는 피처의 내부로부터 피처 개구부로 좁아지는 프로파일이다. 재차 들어간 프로파일은 패터닝 동안 비대칭 에칭 역학 및/또는 이전의 막 증착, 예컨대 확산 배리어의 증착에서 컨포멀하지 않은 막 단차 커버리지로 인한 오버행에 의해 생성될 수도 있다. 다양한 예들에서, 피처는 피처의 중간 및/또는 하단의 폭보다 피처의 상단부의 개구부에서 보다 좁은 폭을 가질 수도 있다.
동작 304에서, 기판은 적어도 기판의 표면을 개질하기 충분한 지속기간 동안 개질 가스에 노출된다. 에칭 화학물질이 동작 304에서 챔버로 도입된다. 본 명세서에 기술된 바와 같이, 재료들이 챔버 내로 도입되는 동작들에서, 일부 실시예들에서 플라즈마를 사용한 ALE를 수반하고, 반응기 또는 챔버는 기판 또는 웨이퍼를 프로세싱하기 전에 화학물질을 챔버 내로 도입함으로써 안정화될 수도 있다. 챔버를 안정화하는 것은 동일한 플로우 레이트들, 압력, 온도들, 및 안정화에 이어지는 동작에서 사용될 화학물질과 다른 조건들을 사용할 수도 있다. 일부 실시예들에서, 챔버를 안정화하는 것은 상이한 파라미터들을 수반할 수도 있다. 일부 실시예들에서, 캐리어 가스, 예컨대 N2, Ar, Ne, He, 및 이들의 조합들이 동작 304 동안 연속적으로 흐른다. 일부 실시예들에서, 캐리어 가스는 제거 동안에만 사용된다. 캐리어 가스는 이하에 기술된 바와 같이 일부 동작들에서 퍼지 가스로서 사용될 수도 있다.
개질 동작은 후속하는 제거 동작에서 개질되지 않은 재료보다 쉽게 제거되는 두께를 갖는 박형의, 반응성 표면 층을 형성한다. 개질 동작에서, 기판이 염소를 챔버 내로 도입함으로써 염소화될 수도 있다. 염소가 개시된 실시예들에서 예시적인 에천트 종으로서 사용되지만, 일부 실시예들에서, 상이한 가스가 챔버 내로 도입된다는 것이 이해될 것이다. 에칭 가스는 에칭될 기판의 타입 및 화학물질에 따라 선택될 수도 있다. 일부 실시예들에서, 플라즈마가 점화될 수도 있고 염소는 에칭 프로세스를 위해 기판과 반응한다. 일부 실시예들에서, 염소는 기판과 반응할 수도 있고 또는 기판의 표면 상으로 흡착될 수도 있다. 다양한 실시예들에서, 염소는 가스성 형태로 챔버 내로 도입되고 상기 기술된 것들 중 어느 하나일 수도 있는 캐리어 가스에 의해 선택가능하게 동반될 수도 있다. 염소 플라즈마로부터 생성된 종은 기판을 하우징하는 프로세스 챔버에서 플라즈마를 형성함으로써 직접 생성될 수 있고 또는 이들은 기판을 하우징하지 않는 프로세스 챔버에서 리모트로 생성될 수 있고, 기판을 하우징하는 프로세스 챔버 내로 공급될 수 있다. 일부 실시예들에서, 플라즈마가 사용되지 않고 염소는 챔버 내로 열적으로 도입될 수도 있다.
다양한 실시예들에서, 플라즈마는 ICP (inductively coupled plasma) 또는 CCP (capacitively coupled plasma) 일 수도 있다. ICP는 약 50 W 내지 약 2000 W의 플라즈마로 설정될 수도 있다. 일부 실시예들에서, 바이어스는 약 0 V 내지 약 500 V로 인가될 수도 있다.
다양한 실시예들에서, 플라즈마는 기판 표면의 개질을 용이하게 하도록 점화된다. 일부 실시예들에서, 개질 가스는 플라즈마 종을 생성하고 이어서 기판이 하우징되는 프로세스 챔버로 전달되는, 리모트 플라즈마 챔버에서 점화된다. 일부 실시예들에서, 개질 가스는 프로세스 챔버 내에서 점화된다.
다양한 실시예들에서, 플라즈마는 동작 304 동안 펄싱될 수도 있다. 플라즈마는 약 50 W 내지 약 2000 W의 플라즈마 전력의 ON 상태와 0 W의 플라즈마 전력의 OFF 상태 사이에서 펄싱될 수도 있다. 일부 실시예들에서, 플라즈마는 약 10 W 내지 약 100 W 플라즈마 전력의 저 상태와 약 900 W 내지 약 1500 W 플라즈마 전력의 고 상태 사이에서 펄싱될 수도 있다.
펄싱은 약 10 ㎐ 내지 약 200 ㎐의 펄싱 주파수에서 수행될 수도 있다. 개질 가스에 대한 플라즈마 펄싱의 듀티 사이클은 약 1 ％ 내지 약 20 ％일 수도 있다. 펄싱은 기간들의 반복들을 수반할 수도 있고, 각각은 지속기간 T를 지속할 수도 있다는 것이 이해될 것이다. 지속기간 T는 미리 결정된 기간 동안 펄스 ON 시간에 대한 지속기간 (플라즈마가 ON 상태인 지속기간) 및 OFF 시간에 대한 지속기간 (지속기간 플라즈마가 OFF 상태인 지속기간) 을 포함한다. 펄스 주파수는 1/T로 이해될 것이다. 예를 들어, 펄싱 기간 T = 100 ㎲에 대해, 주파수는 1/T = 1/100 ㎲, 또는 10 ㎑이다. 듀티 사이클 또는 듀티비는 듀티 사이클 또는 듀티비가 펄스 ON 시간을 T로 나눈 값이도록, 에너지 소스가 ON 상태에 있는 동안 기간 T의 분율 (fraction) 또는 백분율이다. 예를 들어, 펄싱 기간 T = 100 ㎲에 대해, (에너지 소스가 기간에서 ON 상태인 지속기간이 70 ㎲이도록) 펄스 ON 시간이 70 ㎲이고 (에너지 소스가 기간에서 OFF 상태인 지속기간이 30 ㎲이도록) 펄스 OFF 시간이 30 ㎲이면, 듀티 사이클은 70 ％이다.
도 4h는 3 ％, 10 ％, 40 ％, 및 100 ％ (100 ％는 충분한 시너지를 갖지만 저 연속 에너지에서 수행된 ALE) 를 포함하는 ALE 사이클들에 대해 사용될 수도 있는 다양한 듀티 사이클들의 예들을 제공한다. Ar이 턴온되는 대응하는 "ON" 시간들이 도 4h에서 개략적으로 제공된다.
일부 실시예들에서, 플라즈마는 보다 높은 에너지로 하여금 개질 가스로 전달되게 하도록 펄싱된다. 일부 실시예들에서, 플라즈마는 장치로 하여금 장치의 한계들을 해결하는 특정한 조건들에서 동작하는 플라즈마를 생성하기 위해 사용되게 하도록 펄싱될 수도 있다. 예를 들어, 짧은, 연속적인 지속기간 동안 플라즈마 전력을 전달할 수 없는 장치들에 대해, 플라즈마 ON 시간 전체가 짧은, 연속적인 지속기간과 동일하도록 짧은 연속적인 지속기간에 전달될 도즈를 보다 긴 시간 기간에 걸쳐 복수의 펄스들로 분리하는 것은 기판 표면 상의 활성 사이트들의 대부분 또는 전부를 개질하기 충분한 플라즈마 전력의 전달을 용이하게 한다. 예를 들어, 염소가 실리콘 표면을 연속적으로 개질하기 위해 필요한 최소 시간량이 400 밀리초이지만, 장치가 이 짧은, 연속적인 지속기간 동안 염소 가스 및 플라즈마 전력을 전달할 수 없으면, 400 밀리초 지속기간은 연속적인 염소 가스 플로우 및 4 사이클들의 100 ㎳ 펄스의 플라즈마 전력 및 400 ㎳의 무 플라즈마 전력을 사용하여 2 초에 걸쳐 전달될 수 있다.
동작 306에서, 프로세스 챔버는 기판 표면을 개질하지 않는 과도한 개질 가스 분자들을 제거하도록 선택가능하게 퍼지된다. 퍼지 동작에서, 비표면-결합 활성 염소 종은 프로세스 챔버로부터 제거될 수도 있다. 이는 흡착된 층을 제거하지 않고, 활성 종을 제거하기 위해 프로세스 챔버를 퍼지 및/또는 배기함으로써 이루어질 수 있다. 염소 플라즈마에서 생성된 종은 단순히 플라즈마를 중단하고 남아 있는 종으로 하여금 부식하게 함으로써 그리고 선택가능하게 챔버의 퍼지 및/또는 배기와 조합하여 제거될 수 있다. 퍼지는 N2, Ar, Ne, He 및 이들의 조합들과 같은 임의의 불활성 가스를 사용하여 이루어질 수 있다.
동작 308a에서, 활성화 가스가 기판으로 전달되고 활성화 소스가 활성화 가스로부터 개질된 표면을 제거하도록 사용된 활성화된 종을 생성하도록 사용된다. 동작 308a에서, 기판은 기판을 에칭하기 위한 RF 플라즈마 전력, 바이어스 전력, 광자들, 또는 다른 에너지 소스와 같은 에너지 소스를 펄싱함으로써 전달도리 수도 있는, 활성화된 종의 고 에너지 도즈들에 노출된다. 일부 실시예들에서, 2 이상의 고 에너지 도즈가 일 ALE 사이클에서 동작 308a 동안 제공된다. 고 에너지 도즈는 개질된 표면을 스퍼터링하기 위한 문턱값 에너지보다 높은 에너지로 그리고 단일 에너지 도즈를 사용하여 개질된 표면을 제거하기 불충분한 지속기간 동안 제공된다. 활성화 가스는 아르곤, 헬륨, 네온, 크립톤, 크세논, 또는 이들의 조합들과 같은 불활성 가스 또는 희가스 (noble gas) 일 수도 있다. 일부 실시예들에서, 단일 고 에너지 도즈의 에너지는 스퍼터링 문턱값 에너지보다 적어도 2 내지 적어도 15 배 크다. 예를 들어, 일부 실시예들에서, 개시된 실시예들을 사용하여 실리콘을 에칭하기 위해, 고 에너지 도즈는 65V의 예시적인 문턱값 스퍼터링 바이어스 전력과 비교하여, 적어도 150 eV, 또는 적어도 500 eV, 또는 적어도 1000 eV, 또는 100 eV 내지 약 1500 eV의 바이어스 전력으로 제공된다.
일부 실시예들에서, 하나 이상의 에너지 소스들은 펄싱되는 한편, 하나 이상의 에너지 소스들은 연속적으로 전달된다. 예를 들어, 일부 실시예들에서, RF 플라즈마 전력은 연속적인 한편, 바이어스 전력은 펄싱된다. 일부 실시예들에서, RF 플라즈마 전력은 펄싱되고 바이어스 전력이 펄싱된다. 일부 실시예들에서, RF 플라즈마 전력은 펄싱되고 바이어스 전력은 연속적이다. 다양한 실시예들에서, 전력이 펄싱되면, 펄싱은 ON 상태와 OFF 상태 사이, 또는 저 상태와 고 상태 사이에서 수행될 수도 있다.
주파수 및 듀티 사이클을 포함하는, 플라즈마 전력 및 바이어스 전력에 대한 펄싱 조건들은 에칭될 재료에 종속된다. 이하의 범위들은 개질 가스로서 염소를 사용하여 실리콘을 에칭하기 위해 사용될 수도 있다. RF 플라즈마 전력에 대해, ON 상태와 OFF 상태 사이에서 펄싱될 때, ON 상태 동안 전력은 약 50 W 내지 약 900 W일 수도 있다. RF 플라즈마 전력에 대해, 저 전력과 고 전력 사이에서 펄싱될 때, 고 전력 동안 전력은 약 900 W 내지 약 1500 W일 수도 있고 저 전력 동안 전력은 약 10 W 내지 약 100 W일 수도 있다. 바이어스 전력에 대해, ON 상태와 OFF 상태 사이에서 펄싱될 때, 바이어스 전력은 저 에너지 ALE를 위한 바이어스 전력보다 약 10 내지 약 20 배 높을 수도 있다. 실리콘을 에칭하기 위해, ON 상태동안 바이어스 전력은 약 1 ％ 내지 약 10 ％의 듀티 사이클들 동안 약 100 V 내지 약 1500 V일 수도 있다. 바이어스 전력에 대해, 고 전력과 저 전력 사이에서 펄싱될 때, 고 전력에 대한 바이어스 전력은 약 1 ％ 내지 약 10 ％의 듀티 사이클들에 대해 약 500 V 내지 약 1500 V일 수도 있고, 저 전력은 약 1 ％ 내지 약 10 ％의 듀티 사이클들에 대해 약 100 V 내지 약 300 V일 수도 있다. 일부 실시예들에서, 바이어스 및 RF 플라즈마 전력은 일 ALE 사이클 동안 적어도 약 100 회 펄싱된다.
일 예에서, 이하의 프로세스 조건들이 실리콘을 에칭하기 위해 사용될 수도 있다:
Figure pct00009
일부 실시예들에서, RF 플라즈마 전력은 연속적인 한편 바이어스 전력이 ON 상태와 OFF 상태 사이에서 펄싱된다. 일부 실시예들에서, RF 플라즈마 전력은 연속적인 한편, 바이어스 전력은 고 전력과 저 전력 사이에서 펄싱된다. 일부 실시예들에서, RF 플라즈마 전력은 ON 상태와 OFF 상태 사이에서 펄싱되는 한편 바이어스 전력은 ON 상태와 OFF 상태 사이에서 펄싱된다. 일부 실시예들에서, RF 플라즈마 전력은 고 전력과 저 전력 사이에서 펄싱되는 한편, 바이어스 전력은 ON 상태와 OFF 상태 사이에서 펄싱된다. 일부 실시예들에서, RF 플라즈마 전력은 ON 상태와 OFF 상태 사이에서 펄싱되는 한편, 바이어스 전력은 고 전력과 저 전력 사이에서 펄싱된다. 일부 실시예들에서, RF 플라즈마 전력은 고 전력과 저 전력 사이에서 펄싱되는 한편 바이어스 전력은 고 전력과 저 전력 사이에서 펄싱된다. 일부 실시예들에서, 고 바이어스 전력은 스퍼터링하지 않고 개질된 표면을 제거하기 충분한 에너지를 제공하기 위한 최대 바이어스 전력까지일 수도 있고, 저 바이어스 전력은 미리 결정된 RF 플라즈마 전력 및 듀티 사이클에 대해 개질된 표면을 제거하기 충분한 에너지를 제공하기 위한 최소 바이어스 전력만큼 낮을 수도 있다.
일부 실시예들에서, RF 전력 및 바이어스 전력의 펄싱은 바이어스 전력이 온될 때 RF 전력이 온되고, 바이어스 전력이 오프될 때 RF 전력은 오프되고, 또는 바이어스 전력이 하이일 때 RF 전력이 온되고, 바이어스 전력이 로우일 때 RF 전력이 오프되고, 또는 바이어스 전력이 온될 때 RF 전력이 하이이고, 바이어스 전력이 오프일 때 RF 전력이 로우이고, 또는 바이어스 전력이 하이일 때 RF 전력이 하이이고, 바이어스 전력이 로우일 때 RF 전력이 로우이도록 동기화될 수도 있다.
일부 실시예들에서, RF 전력 및 바이어스 전력의 펄싱은 바이어스 전력이 온일 때 RF 전력은 오프되고, 바이어스 전력이 오프될 때 RF 전력이 온되고, 또는 바이어스 전력이 하이일 때 RF 전력이 오프되고, 바이어스 전력이 로우일 때 RF 전력이 온되고, 또는 바이어스 전력이 온일 때 RF 전력이 로우이고 바이어스 전력이 온될 때 RF 전력이 하이이고, 또는 바이어스 전력이 하이일 때 RF 전력이 로우이고 바이어스 전력이 로우일 때 RF 전력이 하이이도록 비동기화될 수도 있다. 일부 실시예들에서, 펄싱 RF 전력의 주파수와 펄싱 바이어스 전력의 주파수는 동일하다. 일부 실시예들에서, 펄싱 RF 전력의 주파수 및 펄싱 바이어스 전력의 주파수는 상이하다.
펄싱은 약 200 ㎐와 같은 약 10 ㎐ 내지 약 200 ㎐의 펄싱 주파수로 수행될 수도 있다. 활성화 가스에 대한 플라즈마 펄싱의 듀티 사이클은 약 1 ％ 내지 약 10 ％일 수도 있다. 다양한 실시예들에서, 듀티 사이클을 감소시키는 것은 보다 낮은 듀티 사이클이 보다 넓은 바이어스 윈도우 및 기판에 인가된 보다 큰 바이어스 전력의 오차를 발생시키도록, 범위 및 크기에서 바이어스 윈도우를 증가시킨다.
도 3b에 대해, 동작 308b에서, 개질된 표면은 개질된 표면을 에칭하도록 고 에너지 에너제틱 입자에 노출된다. 에너제틱 입자는 에칭될 재료의 아래에 놓인 개질되지 않은 표면의 평균 표면 결합 에너지보다 큰 이온 에너지를 가질 수도 있다. 고 에너지 에너제틱 입자는 동작 308a에 대해 상기 기술된 것과 같이 펄스들로 기판에 전달될 수도 있다. 일부 실시예들에서, 에너제틱 입자는 아래에 놓인 개질되지 않은 재료를 유의하게 스퍼터링하지 않는다. 예를 들어, 에너제틱 입자에 의한 제거 동안 스퍼터링된 아래에 놓인 개질되지 않은 재료의 양은 일 사이클에서 에너제틱 입자에 의해 제거된 재료의 총 양의 약 10 ％ 미만이다.
다양한 실시예들에서, 동작 308b는 저 이온 에너지에 노출된다면, 개질된 표면의 적어도 80 ％를 제거하기 불충분한 지속기간 동안 개질된 표면을 노출하는 단계를 수반한다.
동작 310에서, 챔버는 동작 308a 또는 동작 308b의 제거 동작으로부터 과도한 활성화 가스 및 반응 부산물들을 제거하도록 선택가능하게 퍼지된다.
동작 312에서, 동작 304 내지 동작 310은 사이클들로 선택가능하게 반복된다. 다양한 실시예들에서, 개질 동작 및 제거 동작은 약 1 사이클 내지 약 200 사이클들, 또는 약 1 사이클 내지 약 150 사이클들, 또는 약 1 사이클 내지 약 70 사이클들, 또는 약 1 사이클 내지 약 40 사이클들, 또는 약 1 내지 약 30 사이클들, 또는 약 1 내지 약 20 사이클들과 같은 사이클들로 반복될 수도 있다. 임의의 적합한 수의 ALE 사이클들이 목표된 양의 막을 에칭하도록 포함될 수도 있다. 일부 실시예들에서, ALE는 기판의 층들의 표면의 약 1 Å 내지 약 50 Å를 에칭하도록 사이클들로 수행된다. 일부 실시예들에서, ALE의 사이클들은 기판 상의 층들의 표면의 약 2 Å 내지 약 50 Å를 에칭한다.
다양한 타이밍 개략도들이 도 4a 내지 도 4g에 도시된다. 이들 도면들에 대해, RF 플라즈마가 표면 개질 동안 오프되는 것으로 도시되지만, 다양한 실시예들에서 플라즈마는 표면 개질 동안 턴온된다. 도 4a 내지 도 4g의 모든 예들에서, 개질 가스는 표면 개질 동안 턴온되고 일정하고, 퍼지 페이즈들 및 제거 동안 오프되고; 제거 가스는 제거 동안 턴온되고 일정하고, 퍼지 페이즈들 및 제거 동안 오프된다. 도시되지 않지만, 캐리어 가스가 에칭 사이클들 동안 연속적으로 흐를 수도 있다는 것이 이해될 것이다. 일부 실시예들에서, 퍼지 페이즈 가스는 제거 가스와 동일하고 따라서 제거 가스는 플라즈마 또는 바이어스 전력이 전달되지 않는 (미도시) 퍼지 페이즈 동안 턴온될 수도 있다.
도 4a는 바이어스 전력은 제거 동작 동안 ON과 OFF 사이에서 펄싱되지만, RF 플라즈마는 제거 동작 동안 일정한, 표면 개질, 퍼지, 제거, 및 퍼지의 2 에칭 사이클들을 도시한다. 일 ALE 사이클의 제거 동안 바이어스 전력에 대해 4 개의 ON 펄스들만이 도시되지만, 복수의 펄스들이 1 ％ 내지 10 ％와 같은, 다양한 듀티 사이클로 사용될 수도 있다.
도 4b는 바이어스 전력은 제거 동작 동안 저 전력과 고 전력 사이에서 펄싱되지만 RF 플라즈마는 제거 동작 동안 일정한, 표면 개질, 퍼지, 제거, 및 퍼지의 2 에칭 사이클들을 도시한다. 일 ALE 사이클의 제거 동안 바이어스 전력에 대해 4 개의 고 전력만이 도시되지만, 복수의 펄스들이 1 ％ 내지 10 ％와 같은, 다양한 듀티 사이클로 사용될 수도 있다.
도 4c는 RF 플라즈마가 또한 제거 동작 동안 ON과 OFF 사이에서 펄싱하는 동안, 바이어스 전력은 제거 동작 동안 ON과 OFF 사이에서 펄싱되는, 표면 개질, 퍼지, 제거, 및 퍼지의 2 에칭 사이클들을 도시한다. 일 ALE 사이클의 제거 동안 4 개의 ON 펄스들만이 도시되지만, 복수의 펄스들이 1 ％ 내지 10 ％와 같은, 다양한 듀티 사이클로 사용될 수도 있다. 이 예에서, RF 펄싱 및 바이어스 전력 펄싱은 동일한 주파수 및 듀티 사이클과 동기화된다.
도 4d는 RF 플라즈마가 또한 제거 동작 동안 ON과 OFF 사이에서 펄싱되는 동안, 바이어스 전력이 제거 동작 동안 저 전력과 고 전력 사이에서 펄싱되는, 표면 개질, 퍼지, 제거, 및 퍼지의 2 에칭 사이클들을 도시한다. 일 ALE 사이클의 제거 동안 4 개의 펄스들만이 도시되지만, 복수의 펄스들이 1 ％ 내지 10 ％와 같은, 다양한 듀티 사이클로 사용될 수도 있다. 이 예에서, RF 펄싱 및 바이어스 전력 펄싱은 동일한 주파수 및 듀티 사이클과 동기화된다.
도 4e는 RF 플라즈마가 또한 제거 동작 동안 저 전력과 고 전력 사이에서 펄싱되는 동안 바이어스 전력은 제거 동작 동안 ON과 OFF 사이에서 펄싱되는, 표면 개질, 퍼지, 제거, 및 퍼지의 2 에칭 사이클들을 도시한다. 일 ALE 사이클의 제거 동안 4 개의 펄스들만이 도시되지만, 복수의 펄스들이 1 ％ 내지 10 ％와 같은, 다양한 듀티 사이클로 사용될 수도 있다. 이 예에서, RF 펄싱 및 바이어스 전력 펄싱은 동일한 주파수 및 듀티 사이클과 동기화된다.
도 4f는 RF 플라즈마가 또한 제거 동작 동안 저 전력과 고 전력 사이에서 펄싱되는 동안, 바이어스 전력이 제거 동작 동안 저 전력과 고 전력 사이에서 펄싱되는, 표면 개질, 퍼지, 제거, 및 퍼지의 2 에칭 사이클들을 도시한다. 일 ALE 사이클의 제거 동안 4 개의 펄스들만이 도시되지만, 복수의 펄스들이 1 ％ 내지 10 ％와 같은, 다양한 듀티 사이클로 사용될 수도 있다. 이 예에서, RF 펄싱 및 바이어스 전력 펄싱은 동일한 주파수 및 듀티 사이클과 동기화된다.
도 4g는 RF 플라즈마가 또한 제거 동작 동안 ON과 OFF 사이에서 펄싱하는 동안, 바이어스 전력이 제거 동작 동안 ON과 OFF 사이에서 펄싱되는, 표면 개질, 퍼지, 제거, 및 퍼지의 2 에칭 사이클들을 도시한다. 일 ALE 사이클의 제거 동안 4 개의 바이어스 전력 펄스들만 (그리고 3 개의 RF 플라즈마 펄스들만) 이 도시되지만, 복수의 펄스들이 1 ％ 내지 10 ％와 같은, 다양한 듀티 사이클로 사용될 수도 있다. 이 예에서, RF 플라즈마가 오프될 때 바이어스 전력이 온되고 RF 플라즈마가 온될 때 바이어스 전력이 오프되지만, 동일한 주파수를 갖도록, RF 펄싱 및 바이어스 전력 펄싱은 비동기된다.
도 4a 내지 도 4g는 다양한 펄싱된 ALE 실시예들의 펄스들의 타이밍의 예들만을 제공한다. 많은 변동들이 펄싱된 ALE의 특정한 개시된 실시예들에서 사용될 수도 있다는 것이 이해될 것이다.
에칭 선택도를 달성하기 위한 실시예들이 본 명세서에 제공된다. 예를 들어, 에칭 선택도는, 보다 높은 바이어스 전력에서 2 개의 재료들 사이에 보다 낮은 선택도가 관찰될 수도 있는 동안, 보다 낮은 바이어스 전력에서 2 개의 재료들 사이에 보다 높은 선택도가 관찰될 수도 있도록 사용된 에칭될 재료, 제거 가스 및 개질 가스들, 및 ON 상태 동안 펄스들에 대해 사용된 바이어스 전력에 종속될 수도 있다. 개시된 실시예들은 자기-제한 펄싱된 ALE를 동작시키기 위한 바이어스 윈도우를 확장하기 때문에, 이는 목표된 에칭 특성들 및 일부 실시예들에서, 피처 프로파일을 획득하기 위해 펄싱된 ALE 동안 다양한 바이어스 전력들을 사용하여 다른 재료에 대한 일 재료의 에칭 선택도를 맞춤하게 한다.
장치
특정한 실시예들에서 ALE 동작들에 적합할 수도 있는 ICP 반응기들이 이제 기술된다. 이러한 ICP 반응기들은 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된, 2013년 12월 10일 출원되고, 명칭이 "IMAGE REVERSAL WITH AHM GAP FILL FOR MULTIPLE PATTERNING"인 미국 특허 출원 공개번호 제 2014/0170853 호에 또한 기술되었다. ICP 반응기들이 본 명세서에 기술되었지만, 일부 실시예들에서, CCP 반응기들이 또한 사용될 수도 있다는 것이 이해되어야 한다. 일부 실시예들에서, ECR (electron cyclotron resonance) 플라즈마가 사용될 수도 있다.
도 5는 본 명세서의 특정한 실시예들을 구현하기 적절한 ICP 에칭 장치 (500) 의 단면도를 개략적으로 도시하고, 일 예는 CA, Fremont 소재의 Lam Research Corp.에 의해 생산된 Kiyo™ 반응기이다. 유도 결합 플라즈마 에칭기 장치 (500) 는 챔버 벽들 (501) 및 윈도우 (511) 에 의해서 구조적으로 구획된 전체 프로세싱 챔버를 포함한다. 챔버 벽들 (501) 은 스테인레스 스틸 또는 알루미늄으로 제조될 수도 있다. 윈도우 (511) 는 석영 또는 다른 유전체 재료로 제조될 수도 있다. 선택가능한 내부 플라즈마 그리드 (550) 는 상부 서브-챔버 (502) 및 하부 서브-챔버 (503) 로 전체 프로세싱 챔버 (501) 를 분할한다. 대부분의 실시예들에서, 플라즈마 그리드 (550) 는 제거될 수도 있고, 따라서, 서브-챔버들 (502 및 503) 로 이루어진 챔버 공간을 활용한다. 척 (517) 은 하단 내측 표면 근방에서 하부 프로세싱 챔버 (503) 내에 위치된다. 척 (517) 은 에칭 프로세스 및 증착 프로세스가 수행되는 반도체 웨이퍼 (519) 를 수용 및 홀딩하도록 구성된다. 척 (517) 은 웨이퍼 (519) 가 존재하는 경우에 웨이퍼 (519) 를 지지하는 정전 척일 수 있다. 일부 실시예들에서, 에지 링 (미도시) 이 척 (517) 을 둘러싸며 척 (517) 위에 존재할 경우에 웨이퍼 (519) 의 상단 표면과 대략 동일 평면에 있는 상부 표면을 갖는다. 척 (517) 은 또한 웨이퍼 (519) 를 척킹 및 디척킹하기 위한 정전 전극들을 포함한다. 필터 및 DC 클램프 전력 공급부 (미도시) 가 이 목적을 위해서 제공될 수도 있다. 척 (517) 으로부터 웨이퍼 (519) 를 리프팅 (lifting) 하기 위한 다른 제어 시스템들이 또한 제공될 수 있다. 척 (517) 은 RF 전력 공급부 (523) 를 사용하여 전기적으로 대전될 수 있다. RF 전력 공급부 (523) 는 연결부 (527) 를 통해 매칭 회로 (521) 에 연결된다. 바이어스 전력은 기판을 바이어싱하도록 척 (517) 으로 전달될 수도 있다. 다양한 실시예들에서, 바이어스 전력은 0 V (무 바이어스) 내지 약 2000 V, 또는 0 V 내지 1800 V, 또는 0 V 내지 1500 V, 또는 500 V 내지 약 1500 V의 값으로 설정될 수도 있다. 매칭 회로 (521) 는 연결부 (525) 를 통해 척 (517) 에 연결된다. 이러한 방식으로, RF 전력 공급부 (523) 는 척 (517) 에 연결된다.
플라즈마 생성을 위한 엘리먼트들은 윈도우 (511) 위에 위치된 코일 (533) 을 포함한다. 일부 실시예들에서, 코일은 개시된 실시예들에서 사용되지 않는다. 코일 (533) 은 전기적으로 도전성 재료로 제조되고, 적어도 1 회의 완전한 턴 (turn) 을 포함한다. 도 5에 도시된 코일 (533) 의 예는 3 회의 턴들을 포함한다. 코일 (533) 의 단면도들은 심볼들로 도시되고, "X"를 갖는 코일들은 페이지 내로 회전하여 연장하는 한편, "●"을 갖는 코일들은 페이지로부터 회전하여 연장한다. 플라즈마 생성을 위한 엘리먼트들은 또한 코일 (533) 에 RF 전력을 공급하도록 구성된 RF 전력 공급부 (541) 를 포함한다. 일반적으로, RF 전력 공급부 (541) 는 연결부 (545) 를 통해 매칭 회로 (539) 에 연결된다. 매칭 회로 (539) 는 연결부 (543) 를 통해 코일 (533) 에 연결된다. 이러한 방식으로, RF 전력 공급부 (541) 는 코일 (533) 에 연결된다. RF 전력 공급부 (541) 는 ALE 사이클의 개질 동작 동안 1 ％ 내지 약 20 ％의 듀티 사이클을 사용하여 10 ㎐ 내지 200 ㎐의 주파수로 펄싱되고, 그리고/또는 제거 동작 동안 1 ％ 내지 약 20 ％의 듀티 사이클을 사용하여 10 ㎐ 내지 200 ㎐의 주파수로 펄싱되도록 구성될 수도 있다. 선택가능한 Faraday 차폐부 (549) 는 코일 (533) 과 윈도우 (511) 사이에 위치된다. Faraday 차폐부 (549) 는 코일 (533) 에 대해 이격된 관계로 유지된다. Faraday 차폐부 (549) 는 윈도우 (511) 바로 위에 배치된다. 코일 (533), Faraday 차폐부 (549), 및 윈도우 (511) 는 각각 서로 실질적으로 평행하도록 구성된다. Faraday 차폐부는 금속 또는 다른 종이 플라즈마 챔버 (501) 의 유전체 윈도우 상에 증착되는 것을 방지할 수도 있다.
프로세스 가스들 (예를 들어, 염소, 아르곤, 산소, 등) 이 상부 챔버 (502) 내에 위치된 하나 이상의 주 가스 플로우 유입구들 (560) 을 통해 그리고/또는 하나 이상의 측면 가스 플로우 유입구들 (570) 을 통해 프로세스 챔버 (501) 내로 흐를 수도 있다. 유사하게, 명시적으로 도시되지 않지만, 프로세스 가스들을 용량 결합 플라즈마 프로세싱 챔버로 공급하도록 유사한 가스 플로우 유입구들이 사용될 수도 있다. 진공 펌프, 예를 들어, 1 또는 2 단계 기계적 드라이 펌프 및/또는 터보분자 펌프 (540) 가 프로세스 챔버 (501) 로부터 프로세스 가스들을 유출하도록 그리고 프로세스 챔버 (501) 내에서 압력을 유지하도록 사용될 수도 있다. 예를 들어, 펌프는 ALE의 퍼지 동작 동안 챔버 (501) 를 배기하도록 사용될 수도 있다. 진공 펌프에 의해 제공된 진공 환경의 적용을 선택적으로 제어하도록 프로세스 챔버로 진공 펌프를 유체적으로 연결하도록 밸브-제어된 도관이 사용될 수도 있다. 이는 동작 중인 플라즈마 프로세싱 동안, 쓰로틀 밸브 (미도시) 또는 펜둘럼 밸브 (미도시) 와 같은 폐루프 제어된 플로우 제한 디바이스를 채용함으로써 이루어질 수도 있다. 유사하게, 용량 결합 플라즈마 프로세싱 챔버로의 진공 펌프 및 밸브 제어된 유체 연결이 또한 채용될 수도 있다.
장치의 동작 동안, 하나 이상의 프로세스 가스들은 가스 플로우 유입구들 (560 및/또는 570) 를 통해 공급될 수도 있다. 특정한 실시예들에서, 프로세스 가스들은 주 가스 플로우 유입구 (560) 를 통해서만, 또는 측면 가스 플로우 유입구 (570) 를 통해서만 공급될 수도 있다. 일부 경우들에서, 도면에 도시된 가스 플로우 유입구들은 보다 복잡한 가스 플로우 유입구들, 예를 들어 하나 이상의 샤워헤드들로 대체될 수도 있다. Faraday 차폐부 (549) 및/또는 선택가능한 그리드 (550) 는 챔버 (501) 로의 프로세스 가스들의 전달을 허용하는 내부 채널들 및 홀들을 포함할 수도 있다. Faraday 차폐부 (549) 및 선택가능한 그리드 (550) 중 하나 또는 모두는 프로세스 가스들의 전달을 위한 샤워헤드로서 역할을 할 수도 있다. 일부 실시예들에서, 액체 기화 및 전달 시스템이 챔버 (501) 의 업스트림에 위치될 수도 있어, 일단 액체 반응물질 또는 전구체가 기화되면, 기화된 반응물질 또는 전구체가 유입구들 (560 및/또는 570) 를 통해 챔버 (501) 내로 도입된다. 예시적인 액체 전구체들은 SiCl4 및 실리콘 아마이드류를 포함한다.
RF 전류로 하여금 코일 (533) 을 통해 흐르게 하도록 RF 전력 공급부 (541) 로부터 코일 (533) 로 RF 전력이 공급된다. 코일 (533) 을 통한 RF 전류는 코일 (533) 을 중심으로 전자기장을 생성한다. 전자기장은 상부 서브-챔버 (502) 내에 유도 전류를 생성한다. 웨이퍼 (519) 와 다양한 생성된 이온들 및 라디칼들의 물리적 및 화학적 상호작용들은 웨이퍼의 피처들을 선택적으로 에칭하고 웨이퍼 상에 층들을 증착한다.
상부 서브-챔버 (502) 및 하부 서브-챔버 (503) 양자가 있도록 플라즈마 그리드가 사용되면, 상부 서브-챔버 (502) 내에서 전자-이온 플라즈마를 생성하도록 유도 전류는 상부 서브-챔버 (502) 내에 존재하는 가스에 작용한다. 선택가능한 내부 플라즈마 그리드 (550) 는 하부 서브-챔버 (503) 내 핫 (hot) 전자들의 양을 제한한다. 일부 실시예들에서, 장치는 하부 서브-챔버 (503) 내에 존재하는 플라즈마가 이온-이온 플라즈마이도록 설계되고 동작된다.
상부 전자-이온 플라즈마 및 하부 이온-이온 플라즈마 양자가 양이온 및 음이온을 포함할 수도 있지만, 이온-이온 플라즈마가 양이온들에 대한 음이온들의 보다 큰 비를 가질 것이다. 휘발성 에칭 및/또는 증착 부산물들은 포트 (522) 를 통해 하부 서브-챔버 (503) 로부터 제거될 수도 있다. 본 명세서에 개시된 척 (517) 은 탄탈룸을 에칭하도록 기판을 프로세싱하기 위해 약 -200 ℃ 내지 약 600 ℃ 또는 약 -20 ℃ 내지 약 250 ℃ 범위의 온도들에서 동작할 수도 있고, 척 (517) 은 약 0 ℃보다 낮은 온도로 설정될 수도 있다. 온도는 사용된 프로세스 동작 및 특정한 레시피 및 툴에 종속될 것이다.
챔버 (501) 는 클린 룸 또는 제조 설비 내에 설치될 때 설비들 (미도시) 에 커플링될 수도 있다. 설비들은 프로세싱 가스들, 진공, 온도 제어, 및 환경 입자 제어를 제공하는 플럼빙을 포함한다. 이들 설비들은 타깃 제조 설비 내에 설치될 때 챔버 (501) 에 커플링된다. 부가적으로, 챔버 (501) 는 로보틱스들로 하여금 통상적인 자동화를 사용하여 반도체 웨이퍼들을 장치 챔버 (501) 내외로 이송하게 하는 이송 챔버에 커플링될 수도 있다.
일부 실시예들에서, (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있는) 시스템 제어기 (530) 는 프로세싱 챔버의 동작들 전부 또는 일부를 제어한다. 시스템 제어기 (530) 는 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 수도 있다. 일부 실시예들에서, 장치는 개시된 실시예들이 수행될 때 플로우 레이트들 및 지속기간들을 제어하기 위한 스위칭 시스템을 포함한다. 일부 실시예들에서, 장치는 약 500 ㎳까지, 또는 약 750 ㎳까지의 스위칭 시간을 가질 수도 있다. 스위칭 시간은 플로우 화학물질, 선택된 레시피, 반응기 아키텍처, 및 다른 인자들에 종속될 수도 있다.
일부 구현예들에서, 제어기 (530) 는 상기 기술된 예들의 일부일 수도 있는, 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 기판 지지부, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기 (530) 는, 프로세싱 파라미터들 및/또는 시스템의 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기 (530) 는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기 (530) 로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다. 일부 실시예들에서, 제어기 (530) 는 ALE의 개질 동작을 위한 온도 윈도우를 결정하기 위해, 또는 ALE의 제거 동작을 위한 프로세스 조건들을 위한 윈도우를 결정하기 위해, 또는 둘 다를 위해 사용될 수도 있다.
제어기 (530) 는 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기 (530) 는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기 (530) 는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기 (530) 가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기 (530) 는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
도 6은 VTM (vacuum transfer module) (638) 과 인터페이싱하는 다양한 모듈들을 갖는 반도체 프로세스 클러스터 아키텍처를 도시한다. 복수의 저장 설비들 사이에서 웨이퍼들을 "이송"하기 위한 이송 모듈들 및 프로세스 모듈들의 배치는 "클러스터 툴 아키텍처" 시스템으로 지칭될 수도 있다. 또한 로드록 또는 이송 모듈로 공지된 에어록 (630) 이 4 개의 프로세싱 모듈들 (620a 내지 620d) 을 갖는 VTM (638) 내에 도시되고, 프로세싱 모듈들은 다양한 제조 프로세스들을 수행하도록 개별적으로 최적화될 수도 있다. 예로서, 프로세싱 모듈들 (620a 내지 620d) 은 기판 에칭, 증착, 이온 주입, 웨이퍼 세정, 스퍼터링, 및/또는 다른 반도체 프로세스들을 수행하도록 구현될 수도 있다. 하나 이상의 기판 에칭 프로세싱 모듈들 (620a 내지 620d 중 어느 하나) 이 본 명세서에 개시된 바와 같이, 즉, 개질 가스를 도입하기 위해, 제거 가스를 도입하기 위해, 그리고 개시된 실시예들에 따른 다른 적합한 기능들을 위해 구현될 수도 있다. 에어록 (630) 및 프로세스 모듈 (620) 은 "스테이션들"로 지칭될 수도 있다. 스테이션 각각은 스테이션을 VTM (638) 에 인터페이싱하는 패싯 (636) 을 갖는다. 패싯 각각 내부에서, 센서들 (1 내지 18) 은 웨이퍼가 각각의 스테이션들 사이에서 이동할 때 웨이퍼 (626) 의 통과를 검출하도록 사용된다.
로봇 (622) 이 스테이션들 사이에서 웨이퍼 (626) 를 이송한다. 일 실시예에서, 로봇 (622) 은 하나의 암을 갖고, 또 다른 실시예에서, 로봇 (622) 은 2 개의 암들을 갖고, 암 각각은 이송을 위해 웨이퍼 (626) 와 같은 웨이퍼들을 피킹하기 위해 엔드 이펙터 (624) 를 갖는다. ATM (atmospheric transfer module) (640) 의 프론트엔드 로봇 (632) 이 LPM (Load Port Module) (642) 의 FOUP (Front Opening Unified Pod) (634) 또는 카세트로부터 에어록 (630) 으로 웨이퍼들 (626) 을 이송하도록 사용된다. 프로세스 모듈 (620) 내부의 모듈 중심 (628) 은 웨이퍼 (626) 를 배치하기 위한 일 위치이다. ATM (640) 내 얼라이너 (644) 가 웨이퍼들을 정렬하기 위해 사용된다.
예시적인 프로세싱 방법에서, 웨이퍼는 LPM (642) 내 FOUP들 (634) 중 하나에 배치된다. 프론트엔드 로봇 (632) 은 FOUP (634) 로부터 웨이퍼 (626) 로 하여금 에칭되거나 프로세싱되기 전에 적절히 중심에 위치되게 하는, 얼라이너 (644) 로 웨이퍼를 이송한다. 정렬된 후, 웨이퍼 (626) 는 프론트엔드 로봇 (632) 에 의해 에어록 (630) 내로 이동된다. 에어록 모듈들이 ATM와 VTM 사이의 분위기를 매칭하는 능력을 갖기 때문에, 웨이퍼 (626) 는 손상되지 않고 두 압력 분위기들 사이에서 이동할 수 있다. 에어록 모듈 (630) 로부터, 웨이퍼 (626) 는 로봇 (622) 에 의해 VTM (638) 을 통해 프로세싱 모듈들 (620a 내지 620d) 중 하나 내로 이동된다. 이 웨이퍼 이동을 달성하기 위해, 로봇 (622) 은 암들 각각의 엔드 이펙터들 (624) 을 사용한다. 일단 웨이퍼 (626) 가 프로세싱되면, 웨이퍼는 로봇 (622) 에 의해 프로세싱 모듈들 (620a 내지 620d) 로부터 에어록 모듈 (630) 로 이동된다. 여기서부터, 웨이퍼 (626) 는 프론트엔드 로봇 (632) 에 의해 FOUP들 (634) 중 하나 또는 얼라이너 (644) 로 이동될 수도 있다.
웨이퍼 운동을 제어하는 컴퓨터가 클러스터 아키텍처에 로컬일 수 있고, 또는 제작 현장의 클러스터 아키텍처 외부에 위치될 수 있고, 또는 리모트 위치에 있고 네트워크를 통해 클러스터 아키텍처에 연결될 수 있다는 것을 주의해야 한다. 도 5에 대해 상기 기술된 제어기는 도 6의 툴과 함께 구현될 수도 있다.
실험
실험 1
40 사이클들의 펄싱된 ALE에 기판을 노출함으로써 기판 상의 SOI 재료에 대해 실험이 수행되었고, 사이클 각각은 40 mTorr에서 개질하기 위한 200 sccm 염소 도즈, 100 ㎐ 주파수로 펄싱; 아르곤을 사용한 퍼지; 100 ㎐ 주파수에서 펄싱된 바이어스 (ON/OFF) 를 사용하여 300 W 플라즈마와 함께 400 sccm 헬륨 플로우; 아르곤을 사용한 퍼지를 포함한다. 사이클 당 에칭은 시도 각각에 대해 결정되고, 시도 각각은 50 V 증분으로, 100 내지 500 범위의 바이어스의 ON 상태에 대해 상이한 바이어스 전력을 사용한다. 바이어스 전력은 300 V 내지 500 V의 고 바이어스 전력에서 자기-제한 레짐으로 포화된 에칭 레이트를 도시하는, 도 7에서 Å으로 사이클 당 에칭에 대해 플롯팅되고, 연속적인 ALE에서 자기-제한 바이어스 전력보다 실질적으로 높다. 도 7에 도시된 Y-축은 선형 스케일이다.
실험 2
실험은 기판 상의 비정질 실리콘 및 실리콘 옥사이드 재료에 대해 사이클 당 에칭을 결정하기 위해 수행되었다. 비정질 실리콘 및 실리콘 옥사이드 모두 제거 가스로서 헬륨을 사용하여 70 사이클들의 펄싱된 ALE에 노출되고, 사이클 각각은 20 mTorr에서 개질을 위해 180 sccm의 헬륨과 180 sccm의 염소, 바이어스 없이 100 ㎐ 주파수로 펄싱; 헬륨을 사용한 퍼지; 100 ㎐ 주파수에서 펄싱된 바이어스 (ON/OFF) 를 사용하여 0 W 플라즈마 전력과 함께 400 sccm 헬륨 플로우; 헬륨을 사용한 퍼지를 포함한다. 사이클 당 에칭은 100 V 증분으로, 100 V 내지 500 V 범위의 바이어스의 ON 상태에 대해 다양한 바이어스 전력들에서 결정된다. 바이어스 전력은 실리콘 옥사이드 (원) 의 사이클 당 에칭보다 높은 비정질 실리콘 (삼각형) 의 사이클 당 에칭을 도시하는 도 8a에서 Å으로 사이클 당 에칭에 대해 플롯팅된다. 도 8a에 도시된 Y-축은 선형 스케일이다. 보다 낮은 바이어스 전력에서 보다 높은 선택도 그리고 고 바이어스 전력에서 보다 낮은 선택도를 나타내는, 실리콘 옥사이드에 대한 비정질 실리콘의 에칭 선택도가 계산되고 도 8b에 도시된다. 이들 결과들은 보다 넓은 범위의 바이어스 전력이 펄싱된 ALE를 사용하여 에칭 선택도를 달성하기 위해 맞춤될 수 있다는 것을 암시한다.
실험 3
실험은 기판 상의 비정질 실리콘 및 실리콘 옥사이드 재료에 대해 사이클 당 에칭을 결정하기 위해 수행되었다. 비정질 실리콘 및 실리콘 옥사이드 모두 제거 가스로서 아르곤을 사용한 200 사이클들의 펄싱된 ALE에 노출되고; 사이클 각각은 20 mTorr에서 개질을 위해 180 sccm의 헬륨과 180 sccm의 염소, 바이어스 없이 100 ㎐ 주파수 및 200 W 플라즈마 전력으로 펄싱; 아르곤을 사용한 퍼지; 100 ㎐ 주파수에서 펄싱된 바이어스 (ON/OFF) 를 사용하여 0 W 플라즈마 전력과 함께 400 sccm 아르곤 플로우; 아르곤을 사용한 퍼지를 포함한다. 사이클 당 에칭은 25 V 또는 50 V 증분으로 200 V 내지 400 V 범위의 바이어스의 ON 상태에 대해 다양한 바이어스 전력들에서 결정된다. 바이어스 전력은 실리콘 옥사이드 (원) 의 사이클 당 에칭보다 높은 비정질 실리콘 (삼각형) 의 사이클 당 에칭을 도시하는 도 9a에서 Å으로 사이클 당 에칭에 대해 플롯팅된다. 도 9a에 도시된 Y-축은 선형 스케일이다. 보다 낮은 바이어스 전력에서 보다 높은 선택도 그리고 고 바이어스 전력에서 보다 낮은 선택도를 도시하는, 실리콘 옥사이드에 대한 비정질 실리콘의 에칭 선택도가 계산되고 도 9b에 도시된다. 이들 결과들은 보다 넓은 범위의 바이어스 전력이 펄싱된 ALE를 사용하여 에칭 선택도를 달성하기 위해 맞춤될 수 있다는 것을 암시한다.
실험 4
사용된 제거 가스가 헬륨인, 펄싱된 ALE를 사용하여 패터닝된 기판들에 대해 실험이 수행되었다. 기판의 패턴은 80 ㎚의 피처 폭을 갖고 조밀한 구조체들은 피처의 개구부 근방에서 약 5 ㎚의 피처 폭을 갖고, 대략 60 ㎚ 내지 80 ㎚인 피처 깊이들을 갖는다. 기판은 120 ℃의 기판 온도에서 복수의 사이클들의 펄싱된 ALE에 노출되고, 사이클 각각은 플라즈마와 함께 염소 도즈, 헬륨으로 퍼지, 0 V 내지 65V의 바이어스 전력에서 노출 당 3 초 동안 25 ％ 듀티 사이클로 플라즈마 및 펄싱된 바이어스와 함께 헬륨 제거 가스 노출, 헬륨으로 퍼지를 포함한다. 피치 로딩 백분율은 CD 범위를 갖는 다양한 트렌치들에 대해 계산되고, 결과들은 도 10a에 도시된다. 도시된 바와 같이, 트렌치 사이즈가 증가함에 따라, 피치 로딩은 감소한다.
유사한 구조체의 패턴이 120 ℃의 기판 온도에서 복수의 사이클들의 펄싱된 ALE에 노출되고, 사이클 각각은 플라즈마와 함께 염소 도즈, 헬륨으로 퍼지, 0 V 내지 150 V의 바이어스 전력에서 노출 당 3 초 동안 10 ％ 듀티 사이클로 플라즈마 및 펄싱된 바이어스와 함께 헬륨 제거 가스 노출, 헬륨으로 퍼지를 포함한다. 피치 로딩 백분율은 CD 범위를 갖는 다양한 트렌치들에 대해 계산되고, 결과들은 도 10b에 도시된다. 도시된 바와 같이, 트렌치 사이즈가 증가함에 따라, 피치 로딩은 감소한다.
기판들의 이미지들은 10 ㎚ 미만의 피처 개구부를 갖는 트렌치들에 대해 도시되는 것으로 생성되고, 10 ％ 듀티 사이클을 사용하여 0 V 내지 150 V의 보다 높은 헬륨 바이어스 펄싱에 노출된 기판에 걸쳐 25 ％ 듀티 사이클을 사용하여 0 V 내지 65 V의 저 헬륨 바이어스 펄싱에 노출된 기판들보다 피처 각각에 대해 보다 유사한 에칭 깊이들을 달성한다.
실험 4
도 11은 3 개의 상이한 곡선들에 대한 제거 동작 동안 사이클 당 에칭 대 바이어스의 비교를 도시한다. 곡선 1002는 ALE가 2-초 노출 시간을 사용하는 제거 동작 동안 3 ％ 듀티 사이클 펄싱을 사용하여 수행될 때 사이클 당 에칭의 일 예를 도시한다. 곡선 1101은 ALE가 2 초 노출 시간을 사용하는 제거 동작 동안 10 ％ 듀티 사이클 펄싱으로 수행되는 사이클 당 에칭의 일 예를 도시한다. 이들은 ALE가 제거 동안 7-초 노출 시간과 함께 펄싱 없이 (예를 들어, 100 ％의 듀티 사이클) 수행되는 곡선 1103과 비교된다. 도시된 바와 같이, 펄싱된 실시예들은 포화되는 한편 (10 ％ 듀티 사이클은 약 900 eV에서 포화되고, 그리고 3 ％ 듀티 사이클은 약 1500 eV에서 포화됨) 펄싱되지 않은 실시예에 대해 제공된 데이터는 특정한 포화 바이어스 전압을 갖지 않는다.
실험 4
도 12a는 제거 동안 연속적인 노출시 사이클 당 에칭 대 바이어스 전압에 대해 수집된 실험 데이터의 일 예를 도시한다. 화살표 1201은 사이클 당 에칭이 포화되는 전압의 ALE 윈도우의 일 예를 도시한다.
도 12b는 실리콘의 연속적인 ALE에서 사이클 당 에칭 대 시간의 일 예를 도시한다. 비교하면, 아르곤 노출의 지속기간의 함수로서 에칭 반응기에서 이온 빔에 대한 에칭 양들을 나타내는 문자는 100 내지 300 초의 아르곤 노출 시 에칭 양의 상승을 수반하고, 약 650 초까지 에칭 양의 상대적으로 수평 기울기가 이어지고, 일부 경우들에서 700 초가 넘는 아르곤 노출에 대해 약간 상승한다.
실험 5
도 13은 아르곤 이온들의 "ON" 시간에 종속된 이온 에너지의 완전한 제거를 도시한다.
도 14a는 개질 가스로서 염소 및 제거 가스로서 아르곤을 사용하여 실리콘 기판에 대한 다양한 ON 시간들에 대한 ALE 윈도우를 도시하고, 플럭스 레이트가 F=F0(1+a*V바이어스^1.5) 로 가정되고, F0 는 실험 데이터로부터 결정된다. 예를 들어, 곡선 1401은 정규화된 사이클 당 에칭을 나타내고 펄스 각각은 0.06 초이고, 곡선 1402는 정규화된 사이클 당 에칭을 나타내고 펄스 각각은 0.2 초이고, 곡선 1403은 정규화된 사이클 당 에칭을 나타내고 펄스 각각은 0.5 초이고, 곡선 1405는 정규화된 사이클 당 에칭을 나타내고 펄스 각각은 1 초이고, 곡선 1407는 정규화된 사이클 당 에칭을 나타내고 펄스 각각은 2 초이고, 곡선 1408은 정규화된 사이클 당 에칭을 나타내고 펄스 각각은 3 초이고, 그리고 곡선 1409는 정규화된 사이클 당 에칭을 나타내고 펄스 각각은 7 초이다. 라인 1410은 일 층이 에칭된 양을 도시한다.
도 14b는 특정한 아르곤 ON 시간들을 사용하여 ALE의 시너지 효과를 사용한 완전한 제거를 허용할 수 있는 펄싱된 ALE에 대한 사이클 당 에칭을 도시하는 데이터에 대한 예시적인 피팅 시뮬레이션을 도시한다. 이들 결과들은 제거 동안 훨씬 보다 긴 "온" 시간의 지속기간들에서도, 펄싱된 ALE는 실질적인 스퍼터링 없이 사이클 당 보다 높은 에칭 레이트를 사용하여 제거를 완료하게 할 수 있다는 것을 암시한다.
결론
전술한 실시예들이 이해의 명확성을 목적으로 다소 상세히 기술되었지만, 이는 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 실시예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 이에 따라, 본 실시예들은 제한이 아닌 예시로서 간주되어야 하고, 실시예들은 본 명세서에 제공된 상세들로 제한되지 않는다.

Claims (89)

  1. 기판을 프로세싱하는 방법에 있어서,
    에칭될 재료를 포함하는 기판을 제공하는 단계;
    표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 상기 에칭될 재료의 상기 표면을 노출하는 단계; 및
    아래에 놓인 개질되지 않은 표면에 대해 상기 개질된 표면을 우선적으로 제거하도록 상기 개질된 표면을 에너제틱 (energetic) 입자에 노출하는 단계로서, 상기 에너제틱 입자는 상기 아래에 놓인 개질되지 않은 표면의 평균 표면 결합 에너지를 극복하기 충분한 이온 에너지를 갖는, 상기 개질된 표면을 에너제틱 입자에 노출하는 단계를 포함하는, 기판 프로세싱 방법.
  2. 제 1 항에 있어서,
    상기 에너제틱 입자의 상기 이온 에너지는 상기 아래에 놓인 개질되지 않은 표면의 결합을 파괴하기 충분한, 기판 프로세싱 방법.
  3. 제 1 항에 있어서,
    에너제틱 입자는 약 1 ％ 내지 약 10 ％의 듀티 사이클을 갖는 시간적으로 분리된 도즈들로 전달되는, 기판 프로세싱 방법.
  4. 제 1 항에 있어서,
    바이어스 전압이 상기 개질된 표면을 상기 에너제틱 입자에 노출하는 단계 동안 상기 기판을 홀딩하는 기판 지지부에 인가되는, 기판 프로세싱 방법.
  5. 제 1 항에 있어서,
    상기 에너제틱 입자는 다량의 상기 개질된 표면을 제거하고, 그리고 상기 제거된 개질된 표면의 양은 식
    Figure pct00010

    으로 주어지고, 여기서 Y는 상기 에너제틱 입자의 이온 수율이고, F는 에너제틱 입자의 플럭스이고, t는 상기 에너제틱 입자로의 상기 노출의 지속기간이고, 그리고 d는 상기 에칭될 재료의 표면 밀도인, 기판 프로세싱 방법.
  6. 제 1 항에 있어서,
    상기 에너제틱 입자는 상기 아래에 놓인 개질되지 않은 재료를 유의하게 (significantly) 스퍼터링하지 않는, 기판 프로세싱 방법.
  7. 제 5 항에 있어서,
    상기 개질된 표면은 자기-제한된 방식으로 상기 개질된 표면을 제거하기 충분한 지속기간 동안 상기 에너제틱 입자에 노출되는, 기판 프로세싱 방법.
  8. 기판을 프로세싱하는 방법에 있어서,
    에칭될 재료를 포함하는 기판을 제공하는 단계;
    표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 상기 에칭될 재료의 상기 표면을 노출하는 단계; 및
    상기 개질된 표면을 제거하기 위해 상기 개질된 표면을 에너제틱 입자에 노출하는 동안 바이어스를 인가하는 단계를 포함하고,
    상기 바이어스에 인가된 전력은 적어도 150 eV인, 기판 프로세싱 방법.
  9. 제 8 항에 있어서,
    상기 바이어스에 인가된 전력은 적어도 500 eV인, 기판 프로세싱 방법.
  10. 기판을 프로세싱하는 방법에 있어서,
    에칭될 재료를 포함하는 기판을 제공하는 단계;
    표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 상기 에칭될 재료의 상기 표면을 노출하는 단계; 및
    상기 개질된 표면을 제거하기 위해 상기 개질된 표면에 에너제틱 입자의 도즈를 전달하는 단계를 포함하고,
    상기 도즈는 아래에 놓인 개질되지 않은 표면의 표면 결합 에너지보다 낮은 바이어스 전압을 사용하여 전달되면, 상기 개질된 표면을 제거하기 불충분한, 기판 프로세싱 방법.
  11. 기판을 프로세싱하는 방법에 있어서,
    에칭될 재료를 포함하는 기판을 제공하는 단계;
    표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 상기 에칭될 재료의 상기 표면을 노출하는 단계; 및
    이온 충돌에 의해 상기 개질된 표면 및 아래에 놓인 개질되지 않은 표면을 제거하기 충분한 지속기간보다 긴 지속기간 동안 상기 아래에 놓인 개질되지 않은 표면에 대해 상기 개질된 표면의 적어도 80 ％를 우선적으로 제거하도록 에너제틱 입자에 상기 개질된 표면을 노출하는 단계를 포함하는, 기판 프로세싱 방법.
  12. 기판을 프로세싱하는 방법에 있어서,
    에칭될 재료를 포함하는 기판을 제공하는 단계;
    표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 상기 에칭될 재료의 상기 표면을 노출하는 단계; 및
    100 ％보다 작은 듀티 사이클을 갖는 펄스들의 에너제틱 입자에 상기 개질된 표면을 노출하는 단계를 포함하는, 기판 프로세싱 방법.
  13. 기판을 프로세싱하는 방법에 있어서,
    에칭될 재료를 포함하는 기판을 제공하는 단계;
    표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 상기 에칭될 재료의 상기 표면을 노출하는 단계; 및
    에너제틱 입자의 감쇠된 도즈에 상기 개질된 표면을 노출하는 단계를 포함하고,
    상기 감쇠 없는 도즈는 상기 개질된 표면으로 연속적으로 전달될 때 상기 에칭될 재료에 대해 표면 결합 에너지보다 큰 에너지를 갖는, 기판 프로세싱 방법.
  14. 제 13 항에 있어서,
    상기 도즈는 활성화된 종의 이온 플럭스를 가변시킴으로써 감쇠되는, 기판 프로세싱 방법.
  15. 제 13 항에 있어서,
    상기 도즈는 상기 개질된 표면이 상기 활성화된 종에 노출되는 지속기간을 가변시킴으로써 감쇠되는, 기판 프로세싱 방법.
  16. 제 13 항에 있어서,
    상기 감쇠된 도즈는 상기 개질된 표면 중 적어도 일부를 제거하도록 상기 개질된 표면에 대해 상기 활성화된 종의 2 이상의 시간적으로 분리된 펄스들을 포함하는, 기판 프로세싱 방법.
  17. 제 13 항에 있어서,
    상기 도즈는 상기 개질된 표면으로 상기 활성화된 종의 이온들의 가속도를 가변시킴으로써 감쇠되는, 기판 프로세싱 방법.
  18. 제 13 항에 있어서,
    상기 도즈는 상기 개질된 표면으로 상기 활성화된 종을 지향성으로 전달하기 위해 상기 기판을 홀딩하는 기판 지지부에 인가된 바이어스 전압을 가변시킴으로써 감쇠되는, 기판 프로세싱 방법.
  19. 기판을 프로세싱하는 방법에 있어서,
    에칭될 재료를 포함하는 기판을 제공하는 단계;
    표면을 개질하고 개질된 표면을 형성하도록 개질 가스에 상기 에칭될 재료의 상기 표면을 노출하는 단계; 및
    시간적으로 분리된 펄스들의 에너제틱 입자에 상기 개질된 표면을 노출하는 단계; 및
    상기 시간적으로 분리된 펄스들 동안 이온 에너지 및 도즈를 조절하는 단계를 포함하는, 기판 프로세싱 방법.
  20. 제 19 항에 있어서,
    상기 이온 에너지 및 도즈를 조절하는 단계는 상기 이온 에너지를 상승시키는 단계 및 감소된 도즈로 상기 이온 에너지의 상승을 보상하는 단계를 포함하는, 기판 프로세싱 방법.
  21. 기판을 프로세싱하는 방법에 있어서,
    개질된 표면을 형성하기 위해 기판의 표면을 개질하도록 상기 기판을 개질 가스에 노출하는 단계;
    상기 기판의 상기 개질된 표면을 제거 가스에 노출하는 단계; 및
    상기 기판으로부터 상기 개질된 표면의 적어도 일부를 제거하기 위해 상기 개질된 표면을 상기 제거 가스에 노출하는 단계 동안 활성화 소스로부터 생성된 에너지의 복수의 시간적으로 분리된 펄스들을 제공하는 단계를 포함하는, 기판 프로세싱 방법.
  22. 제 21 항에 있어서,
    상기 기판을 상기 개질 가스에 노출하는 단계 및 상기 개질된 표면을 상기 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 더 포함하고, 상기 에너지의 복수의 시간적으로 분리된 펄스들은 사이클 각각에서 상기 개질된 표면을 상기 제거 가스에 노출하는 단계 동안 제공되는, 기판 프로세싱 방법.
  23. 제 22 항에 있어서,
    상기 에너지의 복수의 시간적으로 분리된 펄스들은 사이클 당 적어도 100 개의 에너지의 시간적으로 분리된 펄스들을 포함하는, 기판 프로세싱 방법.
  24. 제 21 항에 있어서,
    상기 에너지의 시간적으로 분리된 펄스들은 상기 개질된 표면을 제거하기 충분하고 상기 개질된 표면을 물리적으로 스퍼터링하기에는 불충분한, 기판 프로세싱 방법.
  25. 제 21 항에 있어서,
    상기 제공된 에너지는 상기 개질된 표면을 제거하기 충분한 상기 제거 가스로의 상기 노출 동안 상기 기판에 인가된 최소 전압, 및 상기 개질된 표면을 스퍼터링하기 불충분한 상기 제거 가스로의 노출 동안 상기 기판에 인가된 최대 전압의 바이어스 윈도우에 의해 규정되는, 기판 프로세싱 방법.
  26. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 에너지의 복수의 시간적으로 분리된 펄스들은 약 10 ㎐ 내지 약 200 ㎐의 주파수로 펄싱되는, 기판 프로세싱 방법.
  27. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 에너지의 복수의 시간적으로 분리된 펄스들은 약 1 ％ 내지 약 10 ％의 듀티 사이클로 펄싱되는, 기판 프로세싱 방법.
  28. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 활성화 소스는 2 이상의 소스들을 포함하는, 기판 프로세싱 방법.
  29. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 활성화 소스는 RF (radio frequency) 플라즈마, 상기 기판에 인가된 바이어스, 자외선 복사, 광자들, 및 이들의 조합들로 구성된 그룹으로부터 선택되는, 기판 프로세싱 방법.
  30. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 활성화 소스는 상기 기판을 바이어싱하도록 인가된 전압을 포함하는, 기판 프로세싱 방법.
  31. 제 30 항에 있어서,
    상기 바이어스 전압은 적어도 약 500 V 내지 약 1500 V인, 기판 프로세싱 방법.
  32. 제 30 항에 있어서,
    상기 바이어스는 0 V와 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱되는, 기판 프로세싱 방법.
  33. 제 30 항에 있어서,
    상기 바이어스는 약 100 V 내지 약 300 V의 저 바이어스 전압과 약 500 V 내지 약 1500 V의 고 바이어스 전압 사이에서 펄싱되는, 기판 프로세싱 방법.
  34. 제 30 항에 있어서,
    상기 바이어스는 약 10 ㎐ 내지 약 200 ㎐의 펄싱 주파수를 사용하여 펄싱되는, 기판 프로세싱 방법.
  35. 제 30 항에 있어서,
    상기 바이어스는 약 1 ％ 내지 약 20 ％의 듀티 사이클을 사용하여 펄싱되는, 기판 프로세싱 방법.
  36. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 활성화 소스는 RF 플라즈마를 포함하는, 기판 프로세싱 방법.
  37. 제 36 항에 있어서,
    상기 RF 플라즈마는 전력 및 상기 플라즈마 전력이 0 W인 OFF 상태와 상기 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱된 상기 RF 플라즈마 전력을 인가함으로써 생성되는, 기판 프로세싱 방법.
  38. 제 36 항에 있어서,
    전력 및 상기 RF 플라즈마 전력을 인가함으로써 생성된 상기 RF 플라즈마는 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱되고, 상기 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 상기 고 플라즈마 전력은 약 900 W 내지 약 1500 W인, 기판 프로세싱 방법.
  39. 제 36 항에 있어서,
    상기 RF 플라즈마는 약 10 ㎐ 내지 약 200 ㎐의 펄싱 주파수를 사용하여 펄싱되는, 기판 프로세싱 방법.
  40. 제 36 항에 있어서,
    상기 RF 플라즈마 펄싱의 듀티 사이클은 약 1 ％ 내지 약 20 ％인, 기판 프로세싱 방법.
  41. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 활성화 소스는 상기 기판에 인가된 RF 플라즈마 및 바이어스를 포함하는, 기판 프로세싱 방법.
  42. 제 41 항에 있어서,
    상기 바이어스는 0 V와 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱되는, 기판 프로세싱 방법.
  43. 제 41 항에 있어서,
    상기 바이어스는 약 100 V 내지 약 300 V의 저 바이어스 전압과 약 500 V 내지 약 1500 V의 고 바이어스 전압 사이에서 펄싱되는, 기판 프로세싱 방법.
  44. 제 41 항에 있어서,
    상기 RF 플라즈마는 전력 및 상기 플라즈마 전력이 0 W인 OFF 상태와 상기 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱된 상기 RF 플라즈마 전력을 인가함으로써 생성되는, 기판 프로세싱 방법.
  45. 제 41 항에 있어서,
    상기 RF 플라즈마는 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱되고, 상기 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 상기 고 플라즈마 전력은 약 900 W 내지 약 1500 W인, 기판 프로세싱 방법.
  46. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 기판은 하나 이상의 좁은 피처들 및 하나 이상의 넓은 피처들을 포함하는, 기판 프로세싱 방법.
  47. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 기판은 약 0 ℃ 내지 약 120 ℃의 기판 온도로 프로세싱되는, 기판 프로세싱 방법.
  48. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 기판은 상기 기판을 상기 개질 가스에 노출하는 동안 약 5 mTorr 내지 약 1 Torr의 챔버 압력을 갖는 프로세스 챔버에서 프로세싱되는, 기판 프로세싱 방법.
  49. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 기판은 상기 기판을 상기 개질 가스에 노출하는 동안 약 5 mTorr 내지 약 200 mTorr의 챔버 압력을 갖는 프로세스 챔버에서 프로세싱되는, 기판 프로세싱 방법.
  50. 기판을 프로세싱하는 방법에 있어서,
    개질된 표면을 형성하기 위해 기판의 표면을 개질하도록 상기 기판을 개질 가스에 노출하는 단계;
    상기 기판의 상기 개질된 표면을 제거 가스에 노출하는 단계; 및
    상기 기판으로부터 상기 개질된 표면의 적어도 일부를 제거하기 위해 상기 개질된 표면을 상기 제거 가스에 노출하는 동안 2 이상의 시간적으로 분리된 펄스들로 플라즈마를 주기적으로 점화하는 단계를 포함하는, 기판 프로세싱 방법.
  51. 제 50 항에 있어서,
    상기 기판을 상기 개질 가스에 노출하는 단계 및 상기 개질된 표면을 상기 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 더 포함하고, 상기 플라즈마의 2 이상의 시간적으로 분리된 펄스들은 사이클 각각에서 상기 개질된 표면을 상기 제거 가스에 노출하는 단계 동안 제공되는, 기판 프로세싱 방법.
  52. 제 50 항에 있어서,
    상기 플라즈마의 복수의 시간적으로 분리된 펄스들은 사이클 당 에너지의 적어도 100 펄스들을 포함하는, 기판 프로세싱 방법.
  53. 제 50 항 내지 제 52 항 중 어느 한 항에 있어서,
    상기 개질된 표면을 상기 제거 가스에 노출하는 동안 펄스들의 바이어스를 인가하는 단계를 더 포함하는, 기판 프로세싱 방법.
  54. 제 53 항에 있어서,
    상기 기판을 상기 개질 가스에 노출하는 단계 및 상기 개질된 표면을 상기 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 더 포함하고, 상기 플라즈마의 2 이상의 시간적으로 분리된 펄스들 및 바이어스가 사이클 각각에서 상기 개질된 표면을 상기 제거 가스에 노출하는 단계 동안 제공되는, 기판 프로세싱 방법.
  55. 제 53 항에 있어서,
    상기 플라즈마의 복수의 시간적으로 분리된 펄스들 및 바이어스는 사이클 당 적어도 100 펄스들을 포함하고, 일 사이클은 상기 기판을 상기 개질 가스에 노출하는 단계 및 상기 개질된 표면을 상기 제거 가스에 노출하는 단계를 포함하는, 기판 프로세싱 방법.
  56. 제 53 항에 있어서,
    상기 플라즈마 및 바이어스는 동일한 주파수로 펄싱되는, 기판 프로세싱 방법.
  57. 제 53 항에 있어서,
    상기 플라즈마 및 바이어스는 동일한 듀티 사이클을 사용하여 펄싱되는, 기판 프로세싱 방법.
  58. 기판을 프로세싱하는 방법에 있어서,
    개질된 표면을 형성하기 위해 기판의 표면을 개질하도록 상기 기판을 개질 가스에 노출하는 단계;
    상기 기판의 상기 개질된 표면을 제거 가스에 노출하는 단계;
    상기 개질된 표면을 노출하는 동안 플라즈마를 점화하는 단계; 및
    상기 기판으로부터 상기 개질된 표면의 적어도 일부를 제거하기 위해 상기 개질된 표면을 상기 제거 가스에 노출하는 동안 상기 기판에 2 이상의 시간적으로 분리된 펄스들의 바이어스를 주기적으로 인가하는 단계를 포함하는, 기판 프로세싱 방법.
  59. 제 58 항에 있어서,
    상기 개질된 표면을 상기 제거 가스에 노출하는 동안 펄스들로 플라즈마를 점화하는 단계를 더 포함하는, 기판 프로세싱 방법.
  60. 제 58 항에 있어서,
    상기 기판을 상기 개질 가스에 노출하는 단계 및 상기 개질된 표면을 상기 제거 가스에 노출하는 단계를 2 이상의 사이클들로 반복하는 단계를 더 포함하고, 상기 바이어스 전력의 2 이상의 시간적으로 분리된 펄스들은 사이클 각각에서 상기 개질된 표면을 상기 제거 가스에 노출하는 단계 동안 제공되는, 기판 프로세싱 방법.
  61. 제 58 항에 있어서,
    상기 바이어스 전력의 복수의 시간적으로 분리된 펄스들은 사이클 당 적어도 100 펄스들을 포함하고, 일 사이클은 상기 기판을 상기 개질 가스에 노출하는 단계 및 상기 개질된 표면을 상기 제거 가스에 노출하는 단계를 포함하는, 기판 프로세싱 방법.
  62. 기판을 프로세싱하기 위한 장치에 있어서,
    샤워헤드 및 재료를 갖는 기판을 홀딩하기 위한 기판 지지부를 포함하는 프로세스 챔버,
    플라즈마 생성기, 및
    적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하고,
    상기 적어도 하나의 프로세서 및 상기 메모리는 서로 통신가능하게 연결되고,
    상기 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작가능하게 연결되고, 그리고
    상기 메모리는,
    상기 프로세스 챔버로 개질 가스의 도입을 유발하고;
    상기 프로세스 챔버로 제거 가스의 도입을 유발하고; 그리고
    활성화 소스로 하여금 상기 제거 가스의 도입 동안 펄싱되게 하기 위한 머신 판독가능 인스트럭션들을 저장하는, 기판 프로세싱 장치.
  63. 제 62 항에 있어서,
    상기 메모리는 상기 제거 가스의 도입 동안 상기 활성화 소스의 펄스 주파수로 하여금 약 10 ㎐ 내지 약 200 ㎐가 되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  64. 제 62 항에 있어서,
    상기 메모리는 상기 제거 가스의 도입 동안 상기 활성화 소스의 듀티 사이클로 하여금 약 1 ％ 내지 약 10 ％가 되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  65. 제 62 항에 있어서,
    상기 활성화 소스는 플라즈마 전력을 사용하여 상기 프로세스 챔버에서 생성된 플라즈마이고 그리고 상기 메모리는 상기 활성화 소스로 하여금 상기 플라즈마 전력이 0 W인 OFF 상태와 상기 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  66. 제 62 항에 있어서,
    상기 활성화 소스는 상기 프로세스 챔버에서 생성된 플라즈마이고 그리고 상기 메모리는 상기 활성화 소스로 하여금 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하고, 상기 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 그리고 상기 고 플라즈마 전력은 약 900 W 내지 약 1500 W인, 기판 프로세싱 장치.
  67. 제 62 항 내지 제 66 항 중 어느 한 항에 있어서,
    상기 메모리는 바이어스로 하여금 펄스들로 상기 기판 지지부에 인가되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  68. 제 67 항에 있어서,
    상기 메모리는 상기 바이어스로 하여금 0 V와 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  69. 제 67 항에 있어서,
    상기 메모리는 상기 바이어스로 하여금 상기 활성화 소스와 동일한 펄싱 주파수로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  70. 제 67 항에 있어서,
    상기 메모리는 상기 바이어스로 하여금 상기 활성화 소스와 동일한 펄싱 듀티 사이클로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  71. 기판을 프로세싱하기 위한 장치에 있어서,
    샤워헤드 및 재료를 갖는 기판을 홀딩하기 위한 기판 지지부를 포함하는 프로세스 챔버,
    플라즈마 생성기, 및
    적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하고,
    상기 적어도 하나의 프로세서 및 상기 메모리는 서로 통신가능하게 연결되고,
    상기 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작가능하게 연결되고, 그리고
    상기 메모리는,
    상기 프로세스 챔버로 개질 가스의 도입을 유발하고;
    상기 프로세스 챔버로 제거 가스의 도입을 유발하고; 그리고
    상기 제거 가스의 도입 동안 2 이상의 시간적으로 분리된 펄스들로 상기 프로세스 챔버 내에서 생성되게 하는 머신 판독가능 인스트럭션들을 저장하는, 기판 프로세싱 장치.
  72. 제 71 항에 있어서,
    상기 메모리는 상기 제거 가스의 도입 동안 상기 RF 플라즈마 전력의 펄스 주파수로 하여금 약 10 ㎐ 내지 약 200 ㎐가 되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  73. 제 71 항에 있어서,
    상기 메모리는 상기 제거 가스의 도입 동안 상기 RF 플라즈마 전력의 듀티 사이클로 하여금 약 1 ％ 내지 약 10 ％가 되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  74. 제 71 항에 있어서,
    상기 메모리는 상기 RF 플라즈마 전력으로 하여금 상기 RF 플라즈마 전력이 0 W인 OFF 상태와 상기 플라즈마 전력이 약 50 W 내지 약 900 W인 ON 상태 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  75. 제 71 항에 있어서,
    상기 메모리는 상기 RF 플라즈마 전력으로 하여금 저 플라즈마 전력과 고 플라즈마 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하고, 상기 저 플라즈마 전력은 약 10 W 내지 약 100 W이고 그리고 상기 고 플라즈마 전력은 약 900 W 내지 약 1500 W인, 기판 프로세싱 장치.
  76. 제 71 항 내지 제 75 항 중 어느 한 항에 있어서,
    상기 메모리는 바이어스로 하여금 펄스들로 상기 기판 지지부로 인가되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  77. 제 76 항에 있어서,
    상기 메모리는 상기 바이어스로 하여금 0 V와 약 500 V 내지 약 1500 V인 바이어스 전압 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  78. 제 76 항에 있어서,
    상기 메모리는 상기 바이어스로 하여금 약 100 V 내지 약 300 V의 저 바이어스 전압과 약 500 V 내지 약 1500 V의 고 바이어스 전압 사이에서 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  79. 제 76 항에 있어서,
    상기 메모리는 상기 바이어스로 하여금 상기 RF 플라즈마 전력과 동일한 펄싱 주파수로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  80. 제 76 항에 있어서,
    상기 메모리는 상기 바이어스로 하여금 상기 RF 플라즈마 전력과 동일한 펄싱 듀티 사이클로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  81. 기판을 프로세싱하기 위한 장치에 있어서,
    샤워헤드 및 재료를 갖는 기판을 홀딩하기 위한 기판 지지부를 포함하는 프로세스 챔버,
    플라즈마 생성기, 및
    적어도 하나의 프로세서 및 메모리를 갖는 제어기를 포함하고,
    상기 적어도 하나의 프로세서 및 상기 메모리는 서로 통신가능하게 연결되고,
    상기 적어도 하나의 프로세서는 적어도 플로우 제어 하드웨어와 동작가능하게 연결되고, 그리고
    상기 메모리는,
    상기 프로세스 챔버로 개질 가스의 도입을 유발하고;
    상기 프로세스 챔버로 제거 가스의 도입을 유발하고; 그리고
    상기 기판에 상기 제거 가스의 도입 동안 바이어스 전력으로 하여금 2 이상의 시간적으로 분리된 펄스들로 상기 기판 지지부에 인가되게 하는 머신 판독가능 인스트럭션들을 저장하는, 기판 프로세싱 장치.
  82. 제 81 항에 있어서,
    상기 메모리는 상기 제거 가스의 도입 동안 상기 바이어스 전력의 펄스 주파수로 하여금 약 10 ㎐ 내지 약 200 ㎐가 되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  83. 제 81 항에 있어서,
    상기 메모리는 상기 제거 가스의 도입 동안 상기 바이어스 전력의 듀티 사이클로 하여금 약 1 ％ 내지 약 10 ％가 되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  84. 제 81 항에 있어서,
    상기 메모리는 상기 바이어스 전력으로 하여금 상기 바이어스 전력이 0 V인 OFF 상태와 상기 바이어스 전력이 약 500 V 내지 약 1500 V인 ON 상태 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  85. 제 81 항에 있어서,
    상기 메모리는 상기 바이어스 전력으로 하여금 저 바이어스 전력과 고 바이어스 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하고, 상기 저 바이어스 전력은 약 100 V 내지 약 300 V이고 그리고 상기 고 바이어스 전력은 약 500 V 내지 약 1500 V인, 기판 프로세싱 장치.
  86. 제 81 항 내지 제 85 항 중 어느 한 항에 있어서,
    상기 메모리는 상기 제거 가스의 도입 동안 플라즈마 전력을 펄스들로 인가함으로써 플라즈마가 점화되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  87. 제 86 항에 있어서,
    상기 메모리는 상기 플라즈마 전력으로 하여금 0 W와 상기 약 50 W 내지 약 900 W인 플라즈마 전력 사이에서 펄싱하게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  88. 제 86 항에 있어서,
    상기 메모리는 상기 플라즈마 전력으로 하여금 상기 바이어스 전력과 동일한 펄싱 주파수로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
  89. 제 86 항에 있어서,
    상기 메모리는 상기 바이어스 전력과 동일한 펄싱 듀티 사이클로 펄싱되게 하는 머신 판독가능 인스트럭션들을 더 저장하는, 기판 프로세싱 장치.
KR1020207012786A 2017-10-06 2018-10-02 고 에너지 ale (atomic layer etching) KR20200053623A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762569443P 2017-10-06 2017-10-06
US62/569,443 2017-10-06
US201762599613P 2017-12-15 2017-12-15
US62/599,613 2017-12-15
US16/148,939 2018-10-01
US16/148,939 US10763083B2 (en) 2017-10-06 2018-10-01 High energy atomic layer etching
PCT/US2018/054001 WO2019070737A1 (en) 2017-10-06 2018-10-02 HIGH-ENERGY ATOMIC LAYER ETCHING

Publications (1)

Publication Number Publication Date
KR20200053623A true KR20200053623A (ko) 2020-05-18

Family

ID=65994055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012786A KR20200053623A (ko) 2017-10-06 2018-10-02 고 에너지 ale (atomic layer etching)

Country Status (7)

Country Link
US (3) US10763083B2 (ko)
EP (1) EP3692567B1 (ko)
JP (2) JP7293211B2 (ko)
KR (1) KR20200053623A (ko)
CN (1) CN111448641A (ko)
TW (1) TWI808998B (ko)
WO (1) WO2019070737A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024049699A1 (en) * 2022-08-31 2024-03-07 Lam Research Corporation Nitride thermal atomic layer etch

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
KR20240029787A (ko) 2018-03-30 2024-03-06 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)
WO2020102085A1 (en) 2018-11-14 2020-05-22 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
JP7345382B2 (ja) * 2018-12-28 2023-09-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
US11518674B2 (en) * 2019-02-04 2022-12-06 Ut-Battelle, Llc Atomic-scale e-beam sculptor
US11270893B2 (en) * 2019-04-08 2022-03-08 International Business Machines Corporation Layer-by-layer etching of poly-granular metal-based materials for semiconductor structures
WO2020223152A1 (en) * 2019-04-29 2020-11-05 Lam Research Corporation Atomic layer etching for subtractive metal etch
TW202424665A (zh) 2019-06-26 2024-06-16 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
US11817295B2 (en) * 2019-08-14 2023-11-14 Tokyo Electron Limited Three-phase pulsing systems and methods for plasma processing
KR20210135004A (ko) 2020-01-15 2021-11-11 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
CN113808931A (zh) * 2020-06-11 2021-12-17 中国科学院微电子研究所 圆弧形鳍顶形成方法及鳍式场效应晶体管
JP7504686B2 (ja) 2020-07-15 2024-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR20220022502A (ko) * 2020-08-18 2022-02-28 주식회사 원익아이피에스 원자층 식각 방법 및 장치
FR3113769B1 (fr) * 2020-09-03 2023-03-24 Commissariat Energie Atomique Procede de gravure d’une couche de materiau iii-n
JP7526361B2 (ja) 2020-09-03 2024-07-31 アプライド マテリアルズ インコーポレイテッド 選択的異方性金属エッチング
GB202020822D0 (en) * 2020-12-31 2021-02-17 Spts Technologies Ltd Method and apparatus
KR20230136016A (ko) * 2021-02-03 2023-09-26 램 리써치 코포레이션 원자 층 에칭의 에칭 선택도 제어
WO2023176558A1 (ja) * 2022-03-18 2023-09-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2023183199A1 (en) * 2022-03-22 2023-09-28 Lam Research Corporation High energy atomic layer etch of a carbon containing layer
WO2023183129A1 (en) * 2022-03-22 2023-09-28 Lam Research Corporation Fast atomic layer etch
CN117157734A (zh) 2022-03-29 2023-12-01 株式会社国际电气 衬底处理方法、半导体器件的制造方法、程序及衬底处理装置
WO2024203479A1 (ja) * 2023-03-27 2024-10-03 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798056A (en) 1972-04-05 1974-03-19 Bell Telephone Labor Inc Electroless plating process
JPH03133128A (ja) 1989-10-19 1991-06-06 Res Dev Corp Of Japan ディジタル・エッチング方法
US6143082A (en) 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
US6527855B2 (en) 2000-10-10 2003-03-04 Rensselaer Polytechnic Institute Atomic layer deposition of cobalt from cobalt metallorganic compounds
JP4152600B2 (ja) * 2001-03-19 2008-09-17 株式会社リコー 微粒子の配列方法
US6448192B1 (en) 2001-04-16 2002-09-10 Motorola, Inc. Method for forming a high dielectric constant material
EP1384257A2 (en) 2001-05-04 2004-01-28 Tokyo Electron Limited Ionized pvd with sequential deposition and etching
US7589017B2 (en) 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US7955972B2 (en) 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7141494B2 (en) 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6635965B1 (en) 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7005372B2 (en) 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6664122B1 (en) 2001-10-19 2003-12-16 Novellus Systems, Inc. Electroless copper deposition method for preparing copper seed layers
US7690324B1 (en) 2002-06-28 2010-04-06 Novellus Systems, Inc. Small-volume electroless plating cell
US6841943B2 (en) 2002-06-27 2005-01-11 Lam Research Corp. Plasma processor with electrode simultaneously responsive to plural frequencies
WO2004009861A2 (en) 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
TWI314762B (en) 2002-08-13 2009-09-11 Lam Res Corp Method for controlling a recess etch process
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7829152B2 (en) 2006-10-05 2010-11-09 Lam Research Corporation Electroless plating method and apparatus
KR100905278B1 (ko) 2007-07-19 2009-06-29 주식회사 아이피에스 박막증착장치, 박막증착방법 및 반도체 소자의 갭-필 방법
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
US7772114B2 (en) 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
SG188140A1 (en) 2008-02-08 2013-03-28 Lam Res Corp Adjustable gap capacitively coupled rf plasma reactor including lateral bellows and non-contact particle seal
US9048088B2 (en) 2008-03-28 2015-06-02 Lam Research Corporation Processes and solutions for substrate cleaning and electroless deposition
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
CN101783281B (zh) * 2009-01-15 2012-01-11 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体刻蚀装置及栅极的刻蚀方法
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
JP5416280B2 (ja) 2010-08-19 2014-02-12 株式会社アルバック ドライエッチング方法及び半導体装置の製造方法
US8974684B2 (en) * 2011-10-28 2015-03-10 Applied Materials, Inc. Synchronous embedded radio frequency pulsing for plasma etching
US8808561B2 (en) * 2011-11-15 2014-08-19 Lam Research Coporation Inert-dominant pulsing in plasma processing systems
US20130129922A1 (en) 2011-11-21 2013-05-23 Qualcomm Mems Technologies, Inc. Batch processing for electromechanical systems and equipment for same
US8633115B2 (en) 2011-11-30 2014-01-21 Applied Materials, Inc. Methods for atomic layer etching
US8883028B2 (en) * 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
JP2013235912A (ja) 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US20140349469A1 (en) 2013-05-22 2014-11-27 Qualcomm Mems Technologies, Inc. Processing for electromechanical systems and equipment for same
US9362163B2 (en) 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
US9318304B2 (en) * 2013-11-11 2016-04-19 Applied Materials, Inc. Frequency tuning for dual level radio frequency (RF) pulsing
US9620382B2 (en) * 2013-12-06 2017-04-11 University Of Maryland, College Park Reactor for plasma-based atomic layer etching of materials
FR3017241B1 (fr) * 2014-01-31 2017-08-25 Commissariat Energie Atomique Procede de gravure plasma
US20150345029A1 (en) 2014-05-28 2015-12-03 Applied Materials, Inc. Metal removal
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US10047438B2 (en) 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
KR101677748B1 (ko) * 2014-10-29 2016-11-29 삼성전자 주식회사 펄스 플라즈마 장치 및 펄스 플라즈마 장치 구동 방법
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
SG11201707998TA (en) 2015-03-30 2017-10-30 Tokyo Electron Ltd Method for atomic layer etching
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10056264B2 (en) * 2015-06-05 2018-08-21 Lam Research Corporation Atomic layer etching of GaN and other III-V materials
US20160381060A1 (en) 2015-06-23 2016-12-29 Veracode, Inc. Systems and methods for aggregating asset vulnerabilities
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
WO2017099718A1 (en) 2015-12-08 2017-06-15 Intel Corporation Atomic layer etching of transition metals by halogen surface oxidation
US10727073B2 (en) * 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10692724B2 (en) * 2016-12-23 2020-06-23 Lam Research Corporation Atomic layer etching methods and apparatus
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10494715B2 (en) 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024049699A1 (en) * 2022-08-31 2024-03-07 Lam Research Corporation Nitride thermal atomic layer etch

Also Published As

Publication number Publication date
US20240274408A1 (en) 2024-08-15
US20190108982A1 (en) 2019-04-11
EP3692567A4 (en) 2021-07-14
JP2023113837A (ja) 2023-08-16
JP7293211B2 (ja) 2023-06-19
US10763083B2 (en) 2020-09-01
CN111448641A (zh) 2020-07-24
EP3692567A1 (en) 2020-08-12
US20200402770A1 (en) 2020-12-24
JP2020536393A (ja) 2020-12-10
EP3692567B1 (en) 2024-08-07
WO2019070737A1 (en) 2019-04-11
TWI808998B (zh) 2023-07-21
TW201923893A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
US20240274408A1 (en) High energy atomic layer etching
KR102652921B1 (ko) GaN 및 다른 III-V 족 재료들의 원자층 에칭
KR102510612B1 (ko) 향상된 텅스텐 증착 충진을 위한 텅스텐의 원자층 에칭
US10515816B2 (en) Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
KR102617520B1 (ko) 탄탈룸의 원자층 에칭 (ale)
KR102608585B1 (ko) Ale (atomic layer etch) 리셋을 사용한 선택적인 증착
US9620376B2 (en) Self limiting lateral atomic layer etch
KR20170031041A (ko) 반도체 산업계 안팎에서 ale 평활도
US20230298904A1 (en) Electron excitation atomic layer etch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal