KR20200028815A

KR20200028815A - 슈퍼 파워 게이팅 셀 및 이를 포함하는 집적 회로

Info

Publication number: KR20200028815A
Application number: KR1020190032537A
Authority: KR
Inventors: 이회진
Original assignee: 삼성전자주식회사
Priority date: 2018-09-07
Filing date: 2019-03-21
Publication date: 2020-03-17

Abstract

본 개시의 예시적 실시 예에 따라 집적 회로는, 복수의 표준 셀들을 구비하는 IP(Intellectual property) 블록, 제1 수평 방향으로 연장된 제1 파워 레일을 통해 상기 IP 블록에 파워를 공급하도록 배치되고, 제1 메탈 레이어에 상기 제1 수평 방향과 직교하는 제2 수평 방향으로 연장된 제1 도전 라인을 구비하는 제1 파워 게이팅 셀 및 상기 제1 수평 방향으로 연장된 제2 파워 레일을 통해 상기 IP 블록에 파워를 공급하도록 상기 제2 수평 방향으로 상기 제1 파워 게이팅 셀에 인접하게 배치되고, 상기 제1 메탈 레이어에 상기 제2 수평 방향으로 연장된 제2 도전 라인을 구비하는 제2 파워 게이팅 셀을 포함하고, 상기 제1 도전 라인은, 상기 제2 도전 라인과 상기 제2 수평 방향으로 연결(coupled)된 것을 특징으로 한다.

Description

슈퍼 파워 게이팅 셀 및 이를 포함하는 집적 회로{SUPER POWER GATING CELL AND INTEGRATED CIRCUIT INCLUDING THE SAME}

본 개시의 기술적 사상은 집적 회로에 관한 것으로서, 자세하게는 슈퍼 파워 게이팅 셀을 포함하는 집적 회로 및 이를 제조하는 방법에 관한 것이다.

반도체 공정이 미세화됨에 따라 집적 회로에 포함되는 도전 라인(또는, 메탈 라인)의 폭이 좁아지고, 도전 라인 간의 간격이 좁아짐에 따라, 도전 라인의 저항치(resistance) 및 도전 라인 간 커패시턴스(capacitance)가 증가할 수 있다. 즉, 반도체 공정의 미세화로 인하여, 도전 라인들의 저항치 및 커패시턴스가 증가하게 되고, 이에 따라, 집적 회로의 신호 천이가 지연될 수 있고, 집적 회로의 파워(power) 소모가 증가하여 전체적인 집적 회로의 성능이 저하될 수 있다.

본 개시의 기술적 사상은 슈퍼 파워 게이팅 셀을 포함하는 집적 회로에 관한 것으로서, 집적 회로에 포함된 도전 라인들의 저항치 및 커패시턴스를 줄임으로써, 집적 회로의 성능을 향상시킬 수 있는 슈퍼 파워 게이팅 셀, 이를 포함하는 집적 회로 및 집적 회로를 제조하는 방법을 제공한다.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 집적 회로는, 복수의 표준 셀들을 구비하는 IP(Intellectual property) 블록,제1 수평 방향으로 연장된 제1 파워 레일을 통해 상기 IP 블록에 파워를 공급하도록 배치되고, 제1 메탈 레이어에 상기 제1 수평 방향과 직교하는 제2 수평 방향으로 연장된 제1 도전 라인을 구비하는 제1 파워 게이팅 셀 및 상기 제1 수평 방향으로 연장된 제2 파워 레일을 통해 상기 IP 블록에 파워를 공급하도록 상기 제2 수평 방향으로 상기 제1 파워 게이팅 셀에 인접하게 배치되고, 상기 제1 메탈 레이어에 상기 제2 수평 방향으로 연장된 제2 도전 라인을 구비하는 제2 파워 게이팅 셀을 포함하고, 상기 제1 도전 라인은, 상기 제2 도전 라인과 상기 제2 수평 방향으로 연결(coupled)된 것을 특징으로 한다.

본 개시의 기술적 사상의 일측면에 따른 집적 회로는, 복수의 제1 표준 셀들을 구비하는 제1 IP 블록 및 복수의 제1 파워 게이팅 셀들을 구비하고, 제1 수평 방향으로 연장된 복수의 제1 파워 레일들을 통해 상기 제1 IP 블록에 파워를 공급하도록 배치된 제1 슈퍼 파워 게이팅 셀을 포함하고, 상기 제1 슈퍼 파워 게이팅 셀은, 상기 제1 파워 레일들에 전기적으로 연결(connected)되도록 제1 메탈 레이어 및 제2 메탈 레이어에서 각각 상기 제1 수평 방향으로 연장된 복수의 제1 도전 라인들 및 수직 방향으로 상기 제1 메탈 레이어와 상기 제2 메탈 레이어 사이에 위치한 제3 메탈 레이어에서 상기 제1 파워 게이팅 셀들을 전기적으로 연결(connected)시키기 위해 상기 제1 수평 방향과 직교하는 제2 수평 방향으로 연장된 복수의 제2 도전 라인들을 포함하는 것을 특징으로 한다.

본 개시의 기술적 사상의 일측면에 따른 집적 회로는, 복수의 표준 셀들을 구비하는 IP 블록 및 복수의 파워 게이팅 셀들을 구비하고, 제1 수평 방향으로 연장된 복수의 파워 레일들을 통해 상기 IP 블록에 파워를 공급하도록 배치된 제1 슈퍼 파워 게이팅 셀을 포함하고, 상기 슈퍼 파워 게이팅 셀은, 상기 파워 레일들 중 전원 전압을 전달하는 제1 파워 레일들과 전기적으로 연결되고, 제1 메탈 레이어에 상기 제1 수평 방향으로 연장된 복수의 제1 도전 라인들 및 상기 제1 메탈 레이어에 상기 제1 수평 방향과 직교하는 제2 수평 방향으로 연장되어 상기 제1 도전 라인들과 연결된(coupled) 복수의 제2 도전 라인들을 포함하는 것을 특징으로 한다.

본 개시의 예시적 실시 예에 따라, 집적 회로의 파워 네트워크의 저항치 및 커패시턴스를 최소화함으로써 IR 드롭을 완화시켜 결과적으로 집적 회로의 성능을 향상시킬 수 있는 효과가 있다.

본 개시의 예시적 실시 예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 본 개시의 예시적 실시 예들에 대한 기재로부터 본 개시의 예시적 실시 예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시 예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시 예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.

본 명세서에 첨부된 도면들은 도해의 편의를 위하여 스케일에 맞지 아니할 수 있고, 구성요소들을 과장하거나 축소하여 도시할 수 있다.
도 1은 본 개시의 예시적 실시 예에 따른 집적 회로의 일부를 나타내는 도면이다.
도 2는 도 1의 제1 파워 게이팅 셀의 M1 레이어의 Z측 방향의 하부 구성을 구체적으로 설명하기 위한 도면이다.
도 3은 도 1의 A-A' 선을 따라서 Z축 방향에 평행하게 자른 집적 회로의 단면을 나타내는 도면이다.
도 4는 본 개시의 예시적 실시 예에 따른 집적 회로의 IP 블록들에 각각 파워를 공급하는 파워 게이팅 셀 그룹을 설명하기 위한 도면이다.
도 5는 도 4의 제3 파워 게이팅 셀과 표준 셀 간의 구조적 관계를 서술하기 위한 도면이다.
도 6은 도 4의 제3 파워 게이팅 셀 및 제4 파워 게이팅 셀과 표준 셀(C)간의 구조적 관계를 서술하기 위한 도면이다.
도 7 내지 도 10은 본 개시의 일 실시 예에 따라 파워 게이팅 셀 그룹의 M2 레이어에 형성된 도전 라인들의 구현 예들을 설명하기 위한 도면이다.
도 11a 및 도 11b는 본 개시의 일 실시 예에 따른 파워 게이팅 셀 그룹의 배치 실시 예를 설명하기 위한 도면이다.
도 12는 본 개시의 일 실시 예에 따른 집적 회로의 일부를 나타내는 도면이다.
도 13은 도 12의 X-X' 선을 따라서 Z축 방향에 평행하게 자른 집적 회로(10')의 단면을 나타내는 도면이다.
도 14는 본 개시의 일 실시 예에 따른 집적 회로의 IP 블록에 파워를 공급하는 파워 게이팅 셀 그룹을 설명하기 위한 도면이다.
도 15는 본 개시의 예시적 실시 예에 따른 파워 게이팅 셀 그룹의 M1 레이어에 형성된 도전 라인들의 구현 예를 설명하기 위한 도면이다.
도 16은 본 개시의 예시적 실시 예에 따라 복수의 표준 셀들을 포함하는 집적 회로를 제조하는 방법을 나타내는 순서도이다.
도 17은 본 개시의 예시적 실시 예에 따른 시스템-온-칩(system on chip; SoC)을 나타내는 블록도이다.
도 18은 본 개시의 예시적 실시 예에 따른 프로그램을 저장하는 메모리를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.

도 1은 본 개시의 예시적 실시 예에 따른 집적 회로(10)의 일부를 나타내는 도면이다. 도해의 편의를 위하여 도 1은 집적 회로(10)에 포함된 층(layer)들 중 일부 층들만을 도시한다. 본 명세서에서 도면들은 FEOL(font end of line) 공정에 의해서 형성되는 층들을 제외하고, BEOL(back end of line) 공정에 의해서 형성되는 층들 중 일부를 도시할 수 있다. 또한, 본 명세서에서 X축 및 Y축으로 이루어진 평면은 수평면으로 지칭될 수 있고, 다른 구성요소보다 상대적으로 +Y방향으로 배치된 구성요소는 다른 구성요소 위에 있는 것으로 지칭될 수 있으며, 다른 구성요소보다 상대적으로 -Y방향으로 배치된 구성요소는 다른 구성요소 아래에 있는 것으로 지칭될 수 있다. 따라서, 이하에서는 소정의 파워 게이팅 셀 또는 슈퍼 파워 게이팅 셀의 바운더리들 중 상대적으로 +Y방향에 수평하게 놓인 바운더리는 탑 바운더리, 상대적으로 -Y방향에 수평하게 놓인 바운더리는 바텀 바운더리로 지칭될 수 있다.

도 1을 참조하면, 굵은 점선으로 도시된 바와 같이, 집적 회로(10)는 표준 셀들(C1, C2, C3)을 포함할 수 있다. 표준 셀은 집적 회로(10)에 포함되는 레이아웃의 단위로서, 집적 회로(10)는 다수의 다양한 표준 셀들을 포함할 수 있다. 표준 셀들은 미리 정해진 규격을 준수하는 구조를 가질 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 표준 셀들(C1, C2, C3)은 일정한 높이(즉, Y축 방향의 길이)를 가질 수 있고, Y축 방향으로 상호 이격되어 평행하게 X축 방향으로 연장되는 한 쌍의 파워 레일들(PR1 및 PR2/ PR2 및 PR3)과 중첩되는 바운더리(boundary)를 가질 수 있다.

집적 회로(10)는 표준 셀들(C1, C2, C3)에 파워 레일들(PR1, PR2, PR3)을 통해 파워를 공급하기 위한 파워 게이팅 셀들(PGC1, PGC2)을 포함할 수 있다. 다만, 도 1에서는, 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2)간의 연결 관계를 서술하기 위하여 제1 파워 게이팅 셀(PGC1) 및 제2 파워 게이팅 셀(PGC2) 간의 바운더리를 포함하는 일부만이 도시되어 있으며, 파워 게이팅 셀들(PGC1, PGC2)은 표준 셀들(C1, C2, C3)보다 Y축 방향으로 더 큰 길이를 가질 수 있다. 도 1에 도시된 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2)의 바운더리는 실시 예에 따라 다양하게 정의될 수 있으며, 이하에서는 서술의 편의를 위해, 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2)은 PR2 파워 레일에서 중첩되는 바운더리를 갖는 것을 가정한다.

파워 게이팅 셀들(PGC1, PGC2)은 M1 레이어, M2 레이어 및 M3 레이어를 포함할 수 있으며, 파워 게이팅 제어를 통해 파워를 표준 셀들(C1, C2, C3)에 공급하기 위하여 M1 레이어 내지 M3 레이어에 형성된 패턴들을 포함할 수 있다. M1 내지 M3 레이어는 전도성 레이어, 예컨대, 메탈 레이어로서, Z축 방향으로 상호 이격되어 평행하게 위치할 수 있다. 구체적으로, 제1 파워 게이팅 셀(PGC1)은 제1 파워 게이팅 셀(PGC1)에 인가된 제1 전압(또는, 전원 전압)이 파워 게이팅 제어를 통해 제2 전압(또는, 가상(virtual) 전압)으로서 출력되도록 하는 패턴들을 포함할 수 있다. 더 나아가, 제1 파워 게이팅 셀(PGC1)은 제1 전압을 수신하는 입력 핀 및 제2 전압을 출력하는 출력 핀을 포함할 수 있다. 일부 실시 예들에서, 제1 파워 게이팅 셀(PGC1)의 입력 핀 및 출력 핀은 각각 M1 레이어 또는 M3 레이어에 형성된 패턴들일 수 있다. 제1 파워 게이팅 셀(PGC1)의 구성은 제2 파워 게이팅 셀(PGC2)의 구성에도 적용될 수 있으며, 이하에서는, 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2) 간의 연결 관계를 중심으로 서술한다.

제1 파워 게이팅 셀(PGC1)은 PR1 파워 레일에 소정의 전압을 공급하는 X축 방향의 L11 도전 라인의 일부, L13 도전 라인의 일부를 포함할 수 있으며, PR2 파워 레일에 소정의 전압을 공급하는 X축 방향의 L21 도전 라인의 일부, L23 도전 라인의 일부를 포함할 수 있다. 제2 파워 게이팅 셀(PGC2)은 PR2 파워 레일에 소정의 전압을 공급하는 X축 방향의 L21 도전 라인의 일부, L23 도전 라인의 일부를 포함할 수 있으며, PR3 파워 레일에 소정의 전압을 공급하는 X축 방향의 L31 도전 라인의 일부, L33 도전 라인의 일부를 포함할 수 있다. 일부 실시 예들에서, PR1 파워 레일에는 양의 공급 전압(예컨대, 제2 전압)이 인가될 수 있고, PR2 파워 레일에는 음의 공급 전압(예컨대, 그라운드 전압)이 인가될 수 있으며, PR3 파워 레일에는 양의 공급 전압(예컨대, 제2 전압)이 인가될 수 있다. 다른 한편으로, 일부 실시 예들에서, PR1 파워 레일에는 음의 공급 전압(예컨대, 그라운드 전압)이 인가될 수 있고, PR2 파워 레일에는 양의 공급 전압(예컨대, 제2 전압)이 인가될 수 있으며, PR3 파워 레일에는 음의 공급 전압(예컨대, 그라운드 전압)이 인가될 수 있다. 이하, 본 개시의 예시적 실시 예들에서 PR1 파워 레일 및 PR3 파워 레일에 양의 공급 전압이 인가되고, PR2 파워 레일에 음의 공급 전압이 인가되는 것으로 설명되나, 본 개시의 기술적 사상이 이에 제한되지 아니하는 점은 이해할 것이다.

일 실시 예에 따라, 제1 파워 게이팅 셀(PGC1)은 M2 레이어에서 Y축 방향으로 연장된 L2a_1 도전 라인 내지 L2d_1 도전 라인을 포함할 수 있으며, 제2 파워 게이팅 셀(PGC2)은 M2 레이어에 Y축 방향으로 연장된 L2a_2 도전 라인 내지 L2d_2 도전 라인을 포함할 수 있다. 제1 파워 게이팅 셀(PGC1)의 L2a_1 도전 라인 내지 L2d_1 도전 라인은 각각 제2 파워 게이팅 셀(PGC2)의 L2a_2 도전 라인 내지 L2d_2 도전 라인과 연결(coupled)될 수 있다. 일 실시 예로, 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2)은 Y축 방향으로 상호 스택되면서, M2 레이어에 형성된 L2a_1 도전 라인 내지 L2d_1 도전 라인과 L2a_2 도전 라인 내지 L2d_2 도전 라인이 연결(coupled)될 수 있다. 실시 예에 따라, L2a_1 도전 라인 내지 L2d_1 도전 라인과 L2a_2 도전 라인 내지 L2d_2 도전 라인 중 연결된 것들의 Y축 방향 길이의 합은 표준 셀(C1, C2, C3)의 Y축 방향의 길이의 n(단, n은 4 이상의 정수)배수 이상일 수 있다. 이하에서는, 표준 셀(C1, C2, C3)의 Y축 방향의 길이는 표준 셀의 높이로 지칭될 수도 있다.

제1 파워 게이팅 셀(PGC1)의 M1 레이어에는 L11 도전 라인의 일부 및 L21 도전 라인의 일부가 형성될 수 있고, M3 레이어에는 L13 도전 라인의 일부 및 L23 도전 라인의 일부가 형성될 수 있으며, M2 레이어에는 L2a_1 도전 라인 내지 L2d_1 도전 라인이 형성될 수 있다. 제2 파워 게이팅 셀(PGC2)의 M1 레이어에는 L21 도전 라인의 일부 및 L31 도전 라인의 일부가 형성될 수 있고, M3 레이어에는 L23 도전 라인의 일부 및 L33 도전 라인의 일부가 형성될 수 있으며, M2 레이어에는 L2a_2 도전 라인 내지 L2d_2 도전 라인이 형성될 수 있다. 다만, 도 1에서는 파워 게이팅 셀들(PGC1, PGC2)의 M2 레이어에 형성된 4개의 도전 라인들이 각각 연결된 구성을 개시하고 있으나, 이는, 예시적 실시 예에 불과한 바, 이에 국한되지 않고, M2 레이어에 형성된 더 적거나 더 많은 도전 라인들이 각각 연결된 다양한 구성이 파워 게이팅 셀들(PGC1, PGC2)에 적용될 수 있다.

일 실시 예에 따라, L11 도전 라인, L13 도전 라인, L21 도전 라인 및 L23 도전 라인에 인가되는 전압의 종류에 따라 제1 파워 게이팅 셀(PGC1)의 L2a_1 도전 라인 내지 L2d_1 도전 라인은 L11 도전 라인, L13 도전 라인, L21 도전 라인 및 L23 도전 라인과 비아(via)등을 통해 직접적으로 연결(coupled)되거나, 직접적으로 연결되지 않을 수 있다. 일 예로, L11 도전 라인, L13 도전 라인에 양의 공급 전압(예컨대, 제2 전압)이 인가될 때에, L2a_1 도전 라인 내지 L2d_1 도전 라인은 비아 등을 통해 L11 도전 라인, L13 도전 라인과 직접적으로 연결될 수 있고, L21 도전 라인, L23 도전 라인에 음의 공급 전압(예컨대, 그라운드 전압)이 인가될 때에, L2a_1 도전 라인 내지 L2d_1 도전 라인은 L21 도전 라인, L23 도전 라인과 직접적으로 연결되지 않을 수 있다.

한편, L21 도전 라인, L23 도전 라인, L31 도전 라인 및 L33 도전 라인에 인가되는 전압의 종류의 따라 제2 파워 게이팅 셀(PGC2)의 L2a_2 도전 라인 내지 L2d_2 도전 라인은 L21 도전 라인, L23 도전 라인, L31 도전 라인 및 L33 도전 라인과 비아 등을 통해 직접적으로 연결(coupled)되거나, 직접적으로 연결되지 않을 수 있다. 일 예로, L21 도전 라인, L23 도전 라인에 음의 공급 전압이 인가될 때에, L2a_1 도전 라인 내지 L2d_1 도전 라인은 L21 도전 라인, L23 도전 라인과 직접적으로 연결되지 않을 수 있고, L31 도전 라인, L33 도전 라인에 양의 공급 전압이 인가될 때에, L2a_1 도전 라인 내지 L2d_1 도전 라인은 L31 도전 라인, L33 도전 라인과 직접적으로 연결될 수 있다.

제1 파워 게이팅 셀(PGC1)은 제1 전압을 M2 레이어 쪽으로 라우팅(routing)하기 위해 M3 레이어에 형성된 도전 라인들(미도시), 제2 전압을 PR1 파워 레일에 라우팅하기 위해 M3 레이어 또는 M1 레이어에 형성된 도전 라인들(미도시) 및 그라운드 전압을 PR2 파워 레일에 라우팅하기 위해 M3 레이어 또는 M1 레이어에 형성된 도전 라인들(미도시)를 더 포함할 수 있으며, L2a_1 도전 라인 내지 L2d_1 도전 라인은 상기 도전 라인들(미도시) 중 적어도 하나와 비아를 통해 직접적으로 연결(coupled)될 수 있다. 또한, 제2 파워 게이팅 셀(PGC2)은 제1 전압을 M2 레이어 쪽으로 라우팅(routing)하기 위해 M3 레이어에 형성된 도전 라인들(미도시), 제2 전압을 PR3 파워 레일에 라우팅하기 위해 M3 레이어 또는 M1 레이어에 형성된 도전 라인들(미도시) 및 그라운드 전압을 PR2 파워 레일에 라우팅하기 위해 M3 레이어 또는 M1 레이어에 형성된 도전 라인들(미도시)를 더 포함할 수 있으며, L2a_2 도전 라인 내지 L2d_2 도전 라인은 상기 도전 라인들(미도시) 중 적어도 하나와 비아를 통해 직접적으로 연결(coupled)될 수 있다.

이와 같이, 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2)은 M2 레이어에 각각 형성된 L2a_1 도전 라인 내지 L2d_1 도전 라인, L2a_2 도전 라인 내지 L2d_2 도전 라인을 통해 연결된 구성을 가질 수 있으며, 이러한 구성은 집적 회로(10)에 포함된 다른 파워 게이팅 셀들(미도시)에도 적용될 수 있고, 이를 통해, 집적 회로(10)에 대한 파워 네트워크의 저항치 및 커패시턴스를 최소화할 수 있다. 결과적으로, 집적 회로(10)의 IR 드롭은 완화될 수 있으며, 집적 회로(10)의 성능은 향상될 수 있다. 이하에서, M2 레이어에 형성된 소정의 도전 라인들을 통해 연결되는 파워 게이팅 셀들을 슈퍼 파워 게이팅 셀로 정의할 수 있으며, 슈퍼 파워 게이팅 셀에 대한 구체적인 실시 예들은 후술한다.

도 2는 도 1의 제1 파워 게이팅 셀(PGC1)의 M1 레이어의 Z축 방향의 하부 구성을 구체적으로 설명하기 위한 도면이다.

도 1 및 도 2를 참조하면, 제1 파워 게이팅 셀(PGC1)은 벌크층(Bulk), 절연층(Insulator), 절연층(Insulator)의 상부에 형성되는 소스(Source), 드레인(Drain) 및 게이트(Gate)를 포함할 수 있다. 도 2의 도시된 구성은 FinFET(Field Effect Transistor) 구성의 일 예가 적용될 수 있다. 드레인(Drain)에는 제1 파워 게이팅 셀(PGC1)의 M1 레이어 내지 M3 레이어에 형성된 패턴들을 통해 제1 전압(V_DD)이 공급될 수 있다. 즉, M1 레이어 내지 M3 레이어에 형성된 패턴들은 외부로부터 제공된 제1 전압(V_DD)을 드레인(Drain)으로 라우팅할 수 있으며, 상기 패턴들은 L2a_1 도전 라인 내지 L2d_1 도전 라인을 포함할 수 있다. 제1 파워 게이팅 셀(PGC1)은 상기 패턴들을 전기적으로 상호 연결하기 위한 복수의 비아들을 더 포함할 수 있다. 게이트(Gate)에는 제1 파워 게이팅 셀(PGC1)의 M1 레이어 내지 M3 레이어에 형성된 다른 패턴들을 통해 게이트 제어신호(Gate_CTRL)가 인가될 수 있다. 제1 파워 게이팅 셀(PGC1)은 상기 다른 패턴들을 전기적으로 상호 연결하기 위한 복수의 비아들을 더 포함할 수 있다. 게이트(Gate)로 인가된 게이트 제어신호(Gate_CTRL)에 따라 드레인(Drain)과 소스(Source)) 사이에 채널(미도시)이 형성되고, 드레인(Drain)으로 인가된 제1 전압(V_DD)은 채널(미도시)과 소스(Source)를 통하여 제2 전압(V_DD')으로 출력될 수 있다. 제2 전압(VDD')은 제1 파워 게이팅 셀(PGC1)의 M1 레이어 내지 M3 레이어에 형성된 또 다른 패턴들을 통해 표준 셀(C1)에 공급될 수 있다. 제1 파워 게이팅 셀(PGC1)은 상기 또 다른 패턴들을 전기적으로 상호 연결하기 위한 복수의 비아들을 더 포함할 수 있다.

도 3은 도 1의 A-A' 선을 따라서 Z축 방향에 평행하게 자른 집적 회로(10)의 단면을 나타내는 도면이다. 도해의 편의를 위하여 도 3은 집적 회로(10)에 포함된 레이어들 중 일부 레이어들(M1, M2, M3)만을 도시한다.

도 1 및 도 3을 참조하면, PR1 파워 레일은 제1 파워 게이팅 셀(PGC1)의 X축 방향으로 상호 평행하게 연장되어 M1 레이어 및 M3 레이어에 각각 형성된 도전 라인들(L11, L13)을 포함할 수 있고, PR2 파워 레일은 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2)의 바운더리(BD)에서 X축 방향으로 상호 평행하게 연장되어 M1 레이어 및 M3 레이어에 각각 형성된 도전 라인들(L21, L23)을 포함할 수 있으며, PR3 파워 레일은 제2 파워 게이팅 셀(PGC2)의 X축 방향으로 상호 평행하게 연장되고 M1 레이어 및 M3 레이어에 각각 형성된 도전 라인들(L31, L33)을 포함할 수 있다.

제1 파워 게이팅 셀(PGC1)의 M2 레이어에 Y축 방향으로 연장된 도전 라인(L2a_1)은 제2 파워 게이팅 셀(PGC2)의 M2 레이어에 Y축 방향으로 연장된 도전 라인(L2a_2)과 연결(coupled)될 수 있다. 즉, L2a_1 도전 라인과 L2a_2 도전 라인은 Y축 방향으로 정렬되어 M2 레이어에서 제1 파워 게이팅 셀(PGC1)과 제2 파워 게이팅 셀(PGC2)을 Y축 방향으로 가로지르도록 형성될 수 있다.

도 3에서는 동일한 메탈 레이어(M1, M3)의 도전 라인들(L11/L21/L31, L13/L23/L33)은 상호 Y축 방향 기준 등간격으로 형성된 것을 개시하고 있으나, 이는 예시적 실시 예로써, 이에 국한되지 않고, 도전 라인들은(L11/L21/L31, L13/L23/L33) 상호 상이한 간격으로 형성될 수 있다.

도 4는 본 개시의 예시적 실시 예에 따른 집적 회로(200)의 IP 블록들(IP_1-IP_3)에 각각 파워를 공급하는 파워 게이팅 셀 그룹(PGCG_1-PGCG_3)을 설명하기 위한 도면이다. 이하에서, IP 블록은 특정 기능을 수행하기 위해 복수의 표준 셀들이 계획된 설계 방식을 기반으로 배치(lay-out)된 형태의 회로 블록에 해당할 수 있다. 파워 게이팅 셀 그룹은 하나의 IP 블록에 파워를 공급하는 복수의 파워 게이팅 셀들을 하나의 그룹으로 정의하는 단위에 해당할 수 있다.

도 4를 참조하면, 집적 회로(200)는 복수의 파워 게이팅 셀 그룹들(PGCG_1-PGCG_3) 및 복수의 IP 블록들(IP_1-IP_3)을 포함할 수 있다. 파워 게이팅 셀 그룹들(PGCG_1-PGCG_3)은 X축 방향으로 연장된 파워 레일들을 통해 IP 블록들(IP_1-IP_3) 각각에 파워를 공급할 수 있다. 구체적으로, 제1 파워 게이팅 셀 그룹(PGCG_1)은 제1 IP 블록(IP_1)에 파워를 공급하는 복수의 파워 게이팅 셀들(제1 파워 게이팅 셀(PGC_11)을 포함)을 포함하고, 제2 파워 게이팅 셀 그룹(PGCG_2)은 제2 IP 블록(IP_2)에 파워를 공급하는 복수의 파워 게이팅 셀들(제2 내지 제5 파워 게이팅 셀들(PGC_21-PGC_24)을 포함)을 포함하며, 제3 파워 게이팅 셀 그룹(PGCG_3)은 제3 IP 블록(IP_3)에 파워를 공급하는 복수의 파워 게이팅 셀들(제6 파워 게이팅 셀(PGC_31)을 포함)을 포함할 수 있다. 도 4에서는 서술의 편의상 서로 다른 Y축 방향의 길이를 갖는 제1 내지 제3 IP 블록들(IP_1-IP_3)이 각각 탑 바운더리(top boundary) 및/또는 바텀 바운더리(bottom boundary)가 접하여 배치되어 있는 것으로 도시하고 있으나, 이는 예시적 실시 예에 불과한 바, 이에 국한되지 않으며, 제1 내지 제3 IP 블록(IP_1-IP_3)은 각각 Y축 방향으로의 길이가 동일 또는 상이할 수 있으며, X축 방향으로의 길이 또한 동일 또는 상이할 수 있다. 또한, 제1 내지 제3 IP 블록(IP_1-IP_3)에 포함된 표준 셀들, 레이 아웃 방식은 동일 또는 상이할 수 있다.

제1 파워 게이팅 셀 그룹(PGCG_1)에 포함된 파워 게이팅 셀들은 Y축 방향으로 상호 스택되고, 각각 M2 레이어에 Y축 방향으로 연장된 도전 라인들이 연결(coupled)되어 L1 도전 라인들과 같이 제1 파워 게이팅 셀 그룹(PGCG_1)의 파워 게이팅 셀들을 전기적으로 연결하는 도전 라인들이 제1 파워 게이팅 셀 그룹(PGCG_1) 내에서 구성될 수 있다. 제1 파워 게이팅 셀(PGC_11)은 제1 파워 게이팅 셀 그룹(PGCG_1)의 바텀 바운더리에 가장 인접한 파워 게이팅 셀로서 제1 파워 게이팅 셀(PGC_11)은 제1 파워 게이팅 셀 그룹(PGCG_1)과 제2 파워 게이팅 셀 그룹(PGCG_2) 사이의 바운더리에 인접하여 배치될 수 있다. 제1 파워 게이팅 셀(PGC_11)의 M2 레이어에 Y축 방향으로 연장된 도전 라인들은 제1 파워 게이팅 셀(PGC_11) 또는 제1 파워 게이팅 셀 그룹(PGCG_1)의 바텀 바운더리로부터 미리 정해진 거리만큼 Y축 방향으로 이격된 지점까지만 연장될 수 있다. 즉, 제1 파워 게이팅 셀(PGC_11)의 상기 도전 라인들은 제2 파워 게이팅 셀 그룹(PGCG_2)의 바운더리와 접하지 않도록 제한적으로 연장될 수 있다.

제2 파워 게이팅 셀 그룹(PGCG_2)에 포함된 파워 게이팅 셀들은 Y축 방향으로 상호 스택되고, 각각 M2 레이어에 Y축 방향으로 연장된 도전 라인들이 연결(coupled)되어 L2 도전 라인들과 같이 제2 파워 게이팅 셀 그룹(PGCG_2)의 파워 게이팅 셀들을 전기적으로 연결하는 도전 라인들이 제2 파워 게이팅 셀 그룹(PGCG_2) 내에서 구성될 수 있다. 제2 파워 게이팅 셀(PGC_21)은 제2 파워 게이팅 셀 그룹(PGCG_2)의 탑 바운더리에 가장 인접한 파워 게이팅 셀로서 제2 파워 게이팅 셀(PGC_21)은 제2 파워 게이팅 셀 그룹(PGCG_2)과 제1 파워 게이팅 셀 그룹(PGCG_1) 사이의 바운더리에 인접하여 배치될 수 있다. 제2 파워 게이팅 셀(PGC_21)의 M2 레이어에 Y축 방향으로 연장된 L2 도전 라인들은 제2 파워 게이팅 셀(PGC_21) 또는 제2 파워 게이팅 셀 그룹(PGCG_2)의 탑 바운더리로부터 미리 정해진 거리만큼 Y축 방향으로 이격된 지점까지만 연장될 수 있다. 즉, 제2 파워 게이팅 셀(PGC_21)의 상기 도전 라인들은 제1 파워 게이팅 셀 그룹(PGCG_1)의 바운더리와 접하지 않도록 제한적으로 연장될 수 있다. 제3 파워 게이팅 셀(PGC_22)은 제2 파워 게이팅 셀 그룹(PGCG_2)의 바텀 바운더리에 가장 인접한 파워 게이팅 셀로서 제3 파워 게이팅 셀(PGC_21)은 제2 파워 게이팅 셀 그룹(PGCG_2)과 제3 파워 게이팅 셀 그룹(PGCG_3) 사이의 바운더리에 인접하여 배치될 수 있다. 제3 파워 게이팅 셀(PGC_22)의 M2 레이어에 Y축 방향으로 연장된 도전 라인들은 제3 파워 게이팅 셀(PGC_22) 또는 제2 파워 게이팅 셀 그룹(PGCG_2)의 바텀 바운더리로부터 미리 정해진 거리만큼 Y축 방향으로 이격된 지점까지만 연장될 수 있다. 즉, 제3 파워 게이팅 셀(PGC_22)의 상기 도전 라인들은 제3 파워 게이팅 셀 그룹(PGCG_3)의 바운더리와 접하지 않도록 제한적으로 연장될 수 있다.

제3 파워 게이팅 셀 그룹(PGCG_3)에 포함된 파워 게이팅 셀들은 Y축 방향으로 상호 스택되고, 각각 M2 레이어에 Y축 방향으로 연장된 도전 라인들이 연결(coupled)되어 L3 도전 라인들과 같이 제3 파워 게이팅 셀 그룹(PGCG_3)의 파워 게이팅 셀들을 전기적으로 연결하는 도전 라인들이 제3 파워 게이팅 셀 그룹(PGCG_3) 내에서 구성될 수 있다. 제6 파워 게이팅 셀(PGC_31)은 제3 파워 게이팅 셀 그룹(PGCG_3)의 탑 바운더리에 가장 인접한 파워 게이팅 셀로서 제6 파워 게이팅 셀(PGC_31)은 제3 파워 게이팅 셀 그룹(PGCG_3)과 제2 파워 게이팅 셀 그룹(PGCG_2) 사이의 바운더리에 인접하여 배치될 수 있다. 제6 파워 게이팅 셀(PGC_31)의 M2 레이어에 Y축 방향으로 연장된 도전 라인들은 제6 파워 게이팅 셀(PGC_31) 또는 제3 파워 게이팅 셀 그룹(PGCG_3)의 탑 바운더리로부터 미리 정해진 거리만큼 Y축 방향으로 이격된 지점까지만 연장될 수 있다. 즉, 제6 파워 게이팅 셀(PGC_31)의 상기 도전 라인들은 제3 파워 게이팅 셀 그룹(PGCG_3)의 바운더리와 접하지 않도록 제한적으로 연장될 수 있다.

도 4에서와 같이, 각 파워 게이팅 셀 그룹들(PGCG_1-PGCG_3)의 바운더리에 인접하게 배치된 파워 게이팅 셀들(PGC_11, PGC_21, PGC_22, PGC_31)의 M2 레이어에 형성된 도전 라인들은 제한적으로 연장될 수 있다. 다만, 도 4에 도시된 실시 예는 예시적인 것에 불과한 바, M2 레이어에 형성된 도전 라인이 파워 게이팅 셀 그룹들(PGCG_1-PGCG_3) 별로 분리될 수 있도록 다양한 실시 예들이 파워 게이팅 셀들(PGC_11, PGC_21, PGC_22, PGC_31)에 적용될 수 있다.

이하에서는, 파워 레일의 연장 방향인 X축 방향과 직교하는 Y축 방향으로 M2 레이어에 연장된 도전 라인들이 연결됨으로써 전기적으로 연결된 파워 게이팅 셀들을 슈퍼 파워 게이팅 셀로 정의할 수 있다. 이에 따라, 제1 내지 제3 파워 게이팅 셀 그룹(PGCG_1-PGCG_3)은 각각 슈퍼 파워 게이팅 셀로 지칭될 수도 있다.

또한, 도 4에서는 파워 게이팅 셀 그룹(PGCG_1-PGCG_3)은 슈퍼 파워 게이팅 셀로서 파워 게이팅 셀 그룹(PGCG_1-PGCG_3)에 포함된 모든 파워 게이팅 셀들이 M2 레이어에 형성된 도전 라인들(L1-L3)을 통해 연결된 구성으로 도시하고 있으나, 이는 예시적인 실시 예에 불과한 바, 파워 게이팅 셀 그룹(PGCG_1-PGCG_3)은 복수의 슈퍼 파워 게이팅 셀들을 포함하도록 구현될 수 있다. 즉, 파워 게이팅 셀 그룹(PGCG_1-PGCG_3)의 M2 레이어에 형성된 도전 라인들(L1-L3)은 소정의 Y축 방향의 길이(예를 들면, 표준 셀의 높이의 n배만큼의 길이)마다 분리된 형태로 구현될 수 있으며, 이에 대한 구체적인 내용은 도 7 등에서 서술한다.

M2 레이어의 도전 라인들(L1-L3)은 디자인 룰에 따라 형성될 수 있으며, 일 예로, 슈퍼 파워 게이팅 셀 내에서는 M2 레이어의 도전 라인들(L1-L3)이 끊어지지 않고 형성될 수 있다. 슈퍼 파워 게이팅 셀의 단위는 M2 레이어의 도전 라인의 길이에 관한 디자인 룰에 의해 결정될 수 있다.

도 5는 도 4의 제3 파워 게이팅 셀(PGC_23)과 표준 셀(C) 간의 구조적 관계를 서술하기 위한 도면이다. 도 5에서는 제3 파워 게이팅 셀(PGC_23)에 대한 평면도가 도시되어 있으며, 제3 파워 게이팅 셀(PGC_23)의 M1 레이어의 구성은 생략한다.

도 5를 참조하면, 제3 파워 게이팅 셀(PGC_23)은 M2 레이어 및 M3 레이어를 포함할 수 있으며, 파워 게이팅 제어를 통해 파워를 표준 셀들에 공급하기 위하여 M2 레이어 및 M3 레이어에 형성된 패턴들을 포함할 수 있다. 구체적으로, 제3 파워 게이팅 셀(PGC_23)은 X축 방향으로 M3 레이어에 형성되어, 파워 레일들에 포함된, 도전 라인들(L1-L5)의 일부 및 Y축 방향으로 M2 레이어에 형성되어, 저항치 및 커패시턴스를 낮추기 위한, 도전 라인들(L12a-L12d)을 포함할 수 있다. 제3 파워 게이팅 셀(PGC_23)은 Y축 방향의 제1 길이(H1)를 가질 수 있으며, M2 레이어에 형성된 도전 라인들(L12a-L12d)도 Y축 방향의 제1 길이(H1)와 동일하거나 유사한 길이를 가질 수 있다. 표준 셀(C)은 Y축 방향의 제2 길이(H2)를 가질 수 있다. 제3 파워 게이팅 셀(PGC_23)의 길이(H1)는 표준 셀(C)의 제2 길이(H2)의 최소 네 배에 해당할 수 있다. 다만, 이는 예시적인 실시 예에 불과한 바, 이에 국한되지 않고, 제1 길이(H1)는 제2 길이(H2)의 n배(단, n은 4 이상의 정수)로 구현될 수 있다.

실시 예들에 따라, M2 레이어에 형성된 도전 라인들(L12a-L12d)은 다른 파워 게이팅 셀(제2 파워 게이팅 셀(PGC_22, 도 4) 또는 제4 파워 게이팅 셀(PGC_24, 도 4))의 M2 레이어에 형성된 도전 라인들과 연결(coupled)되고, 이렇게 연결된 도전 라인들의 Y축 방향의 길이는 표준 셀(C)의 길이(H2)의 n배 이상으로 구현될 수 있다.

도 6은 도 4의 제3 파워 게이팅 셀(PGC_23) 및 제4 파워 게이팅 셀(PGC_24)과 표준 셀(C)간의 구조적 관계를 서술하기 위한 도면이다. 도 6에서는 제3 파워 게이팅 셀(PGC_23) 및 제4 파워 게이팅 셀(PGC_24)에 대한 평면도가 도시되어 있으며, 제3 파워 게이팅 셀(PGC_23) 및 제4 파워 게이팅 셀(PGC_24)의 M1 레이어의 구성은 생략한다.

도 6을 참조하면, 제3 파워 게이팅 셀(PGC_23) 및 제4 파워 게이팅 셀(PGC_24)은 각각 M2 레이어 및 M3 레이어를 포함할 수 있으며, 파워 게이팅 제어를 통해 파워를 표준 셀들에 공급하기 위하여 M2 레이어 및 M3 레이어에 형성된 패턴들을 포함할 수 있다. 구체적으로, 제3 파워 게이팅 셀(PGC_23)은 X축 방향으로 M3 레이어에 형성되어, 파워 레일들에 포함된, 도전 라인들(L1-L5)의 일부 및 Y축 방향으로 M2 레이어에 형성되어, 저항치 및 커패시턴스를 낮추기 위한, 도전 라인들(L2a_11-L2d_11, L2a_12-L2d_12)을 포함할 수 있다. L2a_11 도전 라인 내지 L2d_11 도전 라인은 각각 L2a_12 도전 라인 내지 L2d_12 도전 라인으로부터 Y축 방향으로 미리 정해진 간격만큼 이격되어 형성될 수 있다.

제4 파워 게이팅 셀(PGC_24)은 X축 방향으로 M3 레이어에 형성되어, 파워 레일들에 포함된, 도전 라인들(L5-L9)의 일부 및 Y축 방향으로 M2 레이어에 형성되어, 저항치 및 커패시턴스를 낮추기 위한, 도전 라인들(L2a_21-L2d_21, L2a_22-L2d_22)을 포함할 수 있다. 구체적으로, 제4 파워 게이팅 셀(PGC_24)은 X축 방향으로 M3 레이어에 형성되어, 파일 레일들에 포함된, 도전 라인들(L5-L9)의 일부 및 Y축 방향으로 M2 레이어에 형성되어, 저항치 및 커패시턴스를 낮추기 위한, 도전 라인들(L2a_21-L2d_21, L2a_22-L2d_22)을 포함할 수 있다. L2a_22 도전 라인 내지 L2d_22 도전 라인은 각각 L2a_21 도전 라인 내지 L2d_21 도전 라인으로부터 Y축 방향으로 미리 정해진 간격만큼 이격되어 형성될 수 있다.

제3 파워 게이팅 셀(PGC_23)의 L2a_12 도전 라인 내지 L2d_12 도전 라인은 각각 제4 파워 게이팅 셀(PGC_24)의 L2a_21 도전 라인 내지 L2d_21 도전 라인과 연결(coupled)될 수 있다. 일 실시 예에 따라, L2a_12 도전 라인과 L2a_21 도전 라인의 Y축 방향의 제3 길이(H3)는 표준 셀(C)의 제2 길이(H2)의 최소 네 배에 해당할 수 있다. 다만, 이는 예시적인 실시 예에 불과한 바, 이에 국한되지 않고, 제3 길이(H3)는 제2 길이(H2)의 n배로 구현될 수 있다. 이와 같이, 제3 파워 게이팅 셀(PGC_23)과 제4 파워 게이팅 셀(PGC_24)은 M2 레이어에 형성된 도전 라인들(L2a_12-L2d_12, L2a_21-L2d_21)이 연결됨으로써 전기적으로 연결될 수 있다.

도 7 내지 도 10은 본 개시의 일 실시 예에 따라 파워 게이팅 셀 그룹(PGCG_1-PGCG_4)의 M2 레이어에 형성된 도전 라인들(La_1-Ld_1, La_2-Lc_2, La_3-Ld_3, La_41-La_44)의 구현 예들을 설명하기 위한 도면이다. 이하에서 서술된 파워 게이팅 셀 그룹(PGCG_1-PGCG_4)의 구현 예는 예시적 실시 예에 불과한 바, 이에 국한되지 않으며, 파워 게이팅 셀 그룹(PGCG_1-PGCG_4)에 포함된 파워 게이팅 셀의 개수, M2 레이어에 형성된 도전 라인들의 패턴은 다양할 수 있음은 분명하다.

도 7을 참조하면, 파워 게이팅 셀 그룹(PGCG_1)은 제1 내지 제4 슈퍼 파워 게이팅 셀(SPGC1_1-SPGC4_1)을 포함할 수 있다. 제1 슈퍼 파워 게이팅 셀(SPGC1_1)은 제1 및 제2 파워 게이팅 셀(PGCa1_1, PGCa2_1)을 포함할 수 있으며, 제1 및 제2 파워 게이팅 셀(PGCa1_1, PGCa2_1)의 M2 레이어에는 Y축 방향으로 제1 도전 라인들(La_1)이 형성될 수 있다. 제2 슈퍼 파워 게이팅 셀(SPGC2_1)은 제3 및 제4 파워 게이팅 셀(PGCb1_1, PGCb2_1)을 포함할 수 있으며, 제1 및 제2 파워 게이팅 셀(PGCb1_1, PGCb2_1)의 M2 레이어에는 Y축 방향으로 제2 도전 라인들(Lb_1)이 형성될 수 있다. 제3 슈퍼 파워 게이팅 셀(SPGC3_1)은 제5 및 제6 파워 게이팅 셀(PGCc1_1, PGCc2_1)을 포함할 수 있으며, 제5 및 제6 파워 게이팅 셀(PGCc1_1, PGCc2_1)의 M2 레이어에는 Y축 방향으로 제3 도전 라인들(Lc_1)이 형성될 수 있다. 제4 슈퍼 파워 게이팅 셀(SPGC4_1)은 제7 및 제8 파워 게이팅 셀(PGCd1_1, PGCd2_1)을 포함할 수 있으며, 제7 및 제8 파워 게이팅 셀(PGCd1_1, PGCd2_1)의 M2 레이어에는 Y축 방향으로 제4 도전 라인들(Ld_1)이 형성될 수 있다. 도전 라인들(La_1-La_4)의 Y축 방향의 길이는 표준 셀의 Y축 방향의 길이(또는, 높이)의 미리 정해진 배수 이상에 길이를 가질 수 있다. 각각의 도전 라인들(La_1-La_4)은 Y축 방향으로 미리 정해진 간격만큼 이격되어 형성될 수 있다. 파워 게이팅 셀 그룹(PGCG_1)의 탑 바운더리에 가장 인접하게 배치된 제1 파워 게이팅 셀(PGCa1_1)의 M2 레이어의 제1 도전 라인들(La_1)은 Y축 방향으로 상기 탑 바운더리로부터 미리 정해진 간격만큼 이격된 지점까지 제한적으로 연장될 수 있다. 또한, 파워 게이팅 셀 그룹(PGCG_1)의 바텀 바운더리에 가장 인접하게 배치된 제8 파워 게이팅 셀(PGCd2_1)의 M2 레이어의 제4 도전 라인들(Ld_1)은 Y축 방향으로 상기 바텀 바운더리로부터 미리 정해진 간격만큼 이격된 지점까지 제한적으로 연장될 수 있다.

전술한 바와 같이, 제1 슈퍼 파워 게이팅 셀(SPGC1_1)에서 제1 파워 게이팅 셀(PGCa1_1)의 탑 바운더리로부터 Y축 방향으로 미리 정해진 간격만큼 이격된 지점에서 제2 파워 게이팅 셀(PGCa2_1)의 바텀 바운더리로부터 Y축 방향으로 미리 정해진 간격만큼 이격된 지점까지 제1 도전 라인들(La_1)이 연장될 수 있다. 제1 슈퍼 파워 게이팅 셀(SPGC1_1)의 구성은 제2 내지 제4 슈퍼 파워 게이팅 셀(SPGC2_1-SPGC4_1)의 구성에 적용될 수 있다.

도 8을 참조하면, 파워 게이팅 셀 그룹(PGCG_2)은 제1 내지 제3 슈퍼 파워 게이팅 셀(SPGC1_2-SPGC3_2)을 포함할 수 있다. 제1 슈퍼 파워 게이팅 셀(SPGC1_2)은 제1 내지 제3 파워 게이팅 셀(PGCa1_2-PGCa3_2)을 포함할 수 있으며, 제1 내지 제3 파워 게이팅 셀(PGCa1_2-PGCa3_2)의 M2 레이어에는 Y축 방향으로 제1 도전 라인들(La_2)이 형성될 수 있다. 제2 슈퍼 파워 게이팅 셀(SPGC2_2)은 제4 내지 제6 파워 게이팅 셀(PGCb1_2-PGCb3_2)을 포함할 수 있으며, 제4 내지 제6 파워 게이팅 셀(PGCa1_2-PGCb3_2)의 M2 레이어에는 Y축 방향으로 제2 도전 라인들(Lb_2)이 형성될 수 있다. 제3 슈퍼 파워 게이팅 셀(SPGC3_2)은 제7 내지 제9 파워 게이팅 셀(PGCc1_2-PGCc2_2)을 포함할 수 있으며, 제7 내지 제9 파워 게이팅 셀(PGCc1_2-PGCc2_2)의 M2 레이어에는 Y축 방향으로 제3 도전 라인들(Lc_2)이 형성될 수 있다. 도전 라인들(La_2-Lc_3)의 Y축 방향의 길이는 도 7의 도전 라인들(La_1-La_4)의 Y축 방향의 길이보다 길 수 있다. 각각의 도전 라인들(La_2-Lc_2)은 Y축 방향으로 미리 정해진 간격만큼 이격되어 형성될 수 있다. 파워 게이팅 셀 그룹(PGCG_2)의 탑 바운더리에 가장 인접하게 배치된 제1 파워 게이팅 셀(PGCa1_2)의 M2 레이어의 제1 도전 라인들(La_2)은 Y축 방향으로 상기 탑 바운더리로부터 미리 정해진 간격만큼 이격된 지점까지 제한적으로 연장될 수 있다. 또한, 파워 게이팅 셀 그룹(PGCG_1)의 바텀 바운더리에 가장 인접하게 배치된 제9 파워 게이팅 셀(PGCc2_2)의 M2 레이어의 제3 도전 라인들(Lc_2)은 Y축 방향으로 상기 바텀 바운더리로부터 미리 정해진 간격만큼 이격된 지점까지 제한적으로 연장될 수 있다.

전술한 바와 같이, 제1 슈퍼 파워 게이팅 셀(SPGC1_2)에서 제1 파워 게이팅 셀(PGCa1_2)의 탑 바운더리로부터 Y축 방향으로 미리 정해진 간격만큼 이격된 지점에서 제2 파워 게이팅 셀(PGCa2_1)의 바텀 바운더리로부터 Y축 방향으로 미리 정해진 간격만큼 이격된 지점까지 제1 도전 라인들(La_2)이 연장될 수 있다. 제1 슈퍼 파워 게이팅 셀(SPGC1_2)의 구성은 제2 및 제3 슈퍼 파워 게이팅 셀(SPGC2_2, SPGC3_2)의 구성에 적용될 수 있다. 또한, 실시 예들에 있어서, 슈퍼 파워 게이팅 셀(SPGC1_2-SPGC3_2)은 더 많은 파워 게이팅 셀들을 포함하도록 구현될 수 있으며, M2 레이어에 Y축 방향으로 더 길게 형성된 도전 라인들을 포함하도록 구현될 수 있다.

도 9를 참조하면, 파워 게이팅 셀 그룹(PGCG_3)은 제1 내지 제9 파워 게이팅 셀(PGC1_3-PGC9_3)을 포함할 수 있다. 제1 내지 제3 파워 게이팅 셀(PGC1_3-PGC3_3)의 M2 레이어에는 Y축 방향으로 제1 도전 라인들(La_3)이 형성될 수 있다. 제3 내지 제5 파워 게이팅 셀(PGC3_3-PGC5_3)의 M2 레이어에는 Y축 방향으로 제2 도전 라인들(Lb_3)이 형성될 수 있다. 제3 파워 게이팅 셀(PGC3_3)은 제1 도전 라인들(La_3)과 제2 도전 라인들(Lb_3)이 이격되어 만들어진 M2 레이어의 공간(SP1)을 포함할 수 있다. 제5 내지 제7 파워 게이팅 셀(PGC5_3-PGC7_3)의 M2 레이어에는 Y축 방향으로 제3 도전 라인들(Lc_3)이 형성될 수 있다. 제5 파워 게이팅 셀(PGC5_3)은 제2 도전 라인들(Lb_3)과 제3 도전 라인들(Lc_3)이 이격되어 만들어진 M2 레이어의 공간(SP2)을 포함할 수 있다. 제7 내지 제9 파워 게이팅 셀(PGC7_3-PGC9_3)의 M2 레이어에는 Y축 방향으로 제4 도전 라인들(Ld_3)이 형성될 수 있다. 제7 파워 게이팅 셀(PGC7_3)은 제3 도전 라인들(Lc_3)과 제4 도전 라인들(Ld_3)이 이격되어 만들어진 M2 레이어의 공간(SP3)을 포함할 수 있다.

전술한 바와 같이, 파워 게이팅 셀 그룹(PGCG_3)의 탑 바운더리에 가장 인접하게 배치된 제1 파워 게이팅 셀(PGC1_3)의 M2 레이어의 제1 도전 라인들(La_3)은 Y축 방향으로 상기 탑 바운더리로부터 미리 정해진 간격만큼 이격된 지점까지 제한적으로 연장될 수 있다. 또한, 파워 게이팅 셀 그룹(PGCG_3)의 바텀 바운더리에 가장 인접하게 배치된 제9 파워 게이팅 셀(PGC9_3)의 M2 레이어의 제4 도전 라인들(Ld_3)은 Y축 방향으로 상기 바텀 바운더리로부터 Y축 방향으로 미리 정해진 간격만큼 이격된 지점까지 제한적으로 연장될 수 있다. 이 때, 특정한 파워 게이팅 셀(PGC3_3, PGC5_3, PGC7_3)이 도전 라인들(La_3, Lb_3, Lc_3, Ld_3) 사이의 공간(SP1, SP2, SP3)을 포함하는 때에, 파워 게이팅 셀 그룹(PGCG_3)은 슈퍼 파워 게이팅 셀(SPGC_3)로 지칭될 수 있다.

도 10을 참조하면, 파워 게이팅 셀 그룹(PGCG_4)은 제1 내지 제8 파워 게이팅 셀(PGC1_4-PGC8_4)을 포함할 수 있다. 제1 내지 제8 파워 게이팅 셀(PGC1_4-PGC8_4)의 M2 레이어에는 Y축 방향으로 제1 도전 라인(La_41) 및 제3 도전 라인(La_43)이 형성될 수 있으며, 제1 내지 제8 파워 게이팅 셀(PGC1_4-PGC8_4)의 각각의 M2 레이어에는 Y축 방향으로 제2 도전 라인(La_42) 및 제4 도전 라인(La_44)이 형성될 수 있다. 즉, 파워 게이팅 셀 그룹(PGCG_4)에는 M2 레이어에 서로 다른 패턴을 갖는 도전 라인들(La_41-La_44)이 형성될 수 있다. 다만, 이는 예시적인 실시 예에 불과한 바, 이에 국한되지 않고, 파워 게이팅 셀 그룹(PGCG_4)을 포함하는 집적 회로의 저항치 및 커패시턴스를 줄일 수 있도록 다양한 패턴의 도전 라인들이 M2 레이어에 Y축 방향으로 형성될 수 있다. 이 때, 파워 게이팅 셀 그룹(PGCG_3)은 슈퍼 파워 게이팅 셀(SPGC_4)로 지칭될 수 있다.

도 11a 및 도 11b는 본 개시의 일 실시 예에 따른 파워 게이팅 셀 그룹(PGCG, PGCG')의 배치 실시 예를 설명하기 위한 도면이다.

도 11a를 참조하면, 파워 게이팅 셀 그룹(PGCG)은 제1 내지 제4 슈퍼 파워 게이팅 셀(SPGC1-SPGC4)을 포함할 수 있다. 제1 슈퍼 파워 게이팅 셀(SPGC1)은 X축 방향으로 연장된 파워 레일들(PR)과 연결되고, M2 레이어에 Y축 방향으로 연장된 도전 라인들(L1)을 포함할 수 있다. 제2 슈퍼 파워 게이팅 셀(SPGC2)은 X축 방향으로 연장된 파워 레일들(PR)과 연결되고, M2 레이어에 Y축 방향으로 연장된 도전 라인들(L2)을 포함할 수 있다. 제3 슈퍼 파워 게이팅 셀(SPGC3)은 X축 방향으로 연장된 파워 레일들(PR)과 연결되고, M2 레이어에 Y축 방향으로 연장된 도전 라인들(L3)을 포함할 수 있다. 제4 슈퍼 파워 게이팅 셀(SPGC4)은 X축 방향으로 연장된 파워 레일들(PR)과 연결되고, M2 레이어에 Y축 방향으로 연장된 도전 라인들(L4)을 포함할 수 있다.

제2 슈퍼 파워 게이팅 셀(SPGC2)은 제1 슈퍼 파워 게이팅 셀(SPGC1)의 Y축 방향을 기준으로 아래에 배치되고, 제1 슈퍼 파워 게이팅 셀(SPGC1)의 좌측 바운더리의 연장선으로부터 제1 거리(D1)만큼 제2 슈퍼 파워 게이팅 셀(SPGC2)의 좌측 바운더리가 이격되어 배치될 수 있다. 제3 슈퍼 파워 게이팅 셀(SPGC3)은 제2 슈퍼 파워 게이팅 셀(SPGC2)의 Y축 방향을 기준으로 아래에 배치되고, 제1 슈퍼 파워 게이팅 셀(SPGC1)의 좌측 바운더리의 연장선과 제3 슈퍼 파워 게이팅 셀(SPGC3)의 좌측 바운더리가 정렬되어 배치될 수 있다. 제4 슈퍼 파워 게이팅 셀(SPGC4)은 제3 슈퍼 파워 게이팅 셀(SPGC3)의 Y축 방향을 기준으로 아래에 배치되고, 제3 슈퍼 파워 게이팅 셀(SPGC3)의 좌측 바운더리의 연장선으로부터 제2 거리(D2)만큼 제4 슈퍼 파워 게이팅 셀(SPGC4)의 좌측 바운더리가 이격되어 배치될 수 있다.

제1 거리(D1) 및 제2 거리(D2)는 동일 또는 상이할 수 있다. 실시 예에 따라, 슈퍼 파워 게이팅 셀들(SPGC1-SPGC4)이 각각 바운더리의 일부가 접하도록 배치되거나, 바운더리의 일부가 접하지 않도록 배치될 수도 있다.

도 11b를 참조하면, 파워 게이팅 셀 그룹(PGCG')은 제1 내지 제4 슈퍼 파워 게이팅 셀(SPGC1'-SPGC4')을 포함할 수 있다. 제1 슈퍼 파워 게이팅 셀(SPGC1') 및 제3 슈퍼 파워 게이팅 셀(SPGC3')은 X축 방향으로 연장된 파워 레일들(PR)과 연결되고, M2 레이어에 Y축 방향으로 연장된 도전 라인들(L1')의 일부를 각각 포함할 수 있다. 즉, 도전 라인들(L1')은 제1 슈퍼 파워 게이팅 셀(SPGC1') 및 제3 슈퍼 파워 게이팅 셀(SPGC3')에 걸쳐 형성될 수 있다. 제2 슈퍼 파워 게이팅 셀(SPGC2') 및 제4 슈퍼 파워 게이팅 셀(SPGC4')은 X축 방향으로 연장된 파워 레일들(PR)과 연결되고, M2 레이어에 Y축 방향으로 연장된 도전 라인들(L2')의 일부를 각각 포함할 수 있다. 즉, 도전 라인들(L2')은 제2 슈퍼 파워 게이팅 셀(SPGC2') 및 제4 슈퍼 파워 게이팅 셀(SPGC4')에 걸쳐 형성될 수 있다.

제2 슈퍼 파워 게이팅 셀(SPGC2')은 제1 슈퍼 파워 게이팅 셀(SPGC1')의 Y축 방향을 기준으로 아래에 배치되고, 제1 슈퍼 파워 게이팅 셀(SPGC1')의 좌측 바운더리의 연장선으로부터 제1 거리(D1')만큼 제2 슈퍼 파워 게이팅 셀(SPGC2')의 좌측 바운더리가 이격되어 배치될 수 있다. 제3 슈퍼 파워 게이팅 셀(SPGC3')은 제2 슈퍼 파워 게이팅 셀(SPGC2')의 Y축 방향을 기준으로 아래에 배치되고, 제1 슈퍼 파워 게이팅 셀(SPGC1')의 좌측 바운더리의 연장선과 제3 슈퍼 파워 게이팅 셀(SPGC3')의 좌측 바운더리가 정렬되어 배치될 수 있다. 제4 슈퍼 파워 게이팅 셀(SPGC4')은 제3 슈퍼 파워 게이팅 셀(SPGC3')의 Y축 방향을 기준으로 아래에 배치되고, 제3 슈퍼 파워 게이팅 셀(SPGC3')의 좌측 바운더리의 연장선으로부터 제2 거리(D2')만큼 제4 슈퍼 파워 게이팅 셀(SPGC4')의 좌측 바운더리가 이격되어 배치될 수 있다. 제1 거리(D1') 및 제2 거리(D2')는 동일 또는 상이할 수 있다.

도 12는 본 개시의 일 실시 예에 따른 집적 회로(10')의 일부를 나타내는 도면이다. 이하에서는, 도 1의 집적 회로(10)와 동일한 구성의 서술은 생략하도록 하며, 도 1과 다른 구성을 중심으로 서술한다.

도 12를 참조하면, 집적 회로(10')는 파워 레일들(PR1', PR2', PR3')을 통해 파워를 공급하기 위한 파워 게이팅 셀들(PGC1', PGC2')을 포함할 수 있다. 제1 파워 게이팅 셀(PGC1')은 PR1' 파워 레일에 소정의 전압을 공급하는 X축 방향의 L11' 도전 라인의 일부, L13' 도전 라인의 일부를 포함할 수 있으며, PR2' 파워 레일에 소정의 전압을 공급하는 X축 방향의 L21_1' 도전 라인의 일부, L23' 도전 라인의 일부를 포함할 수 있다. 제2 파워 게이팅 셀(PGC2')은 PR2' 파워 레일에 소정의 전압을 공급하는 X축 방향의 L21_1' 도전 라인의 일부, L23' 도전 라인의 일부를 포함할 수 있으며, PR3' 파워 레일에 소정의 전압을 공급하는 X축 방향의 L31' 도전 라인의 일부, L33' 도전 라인의 일부를 포함할 수 있다. 이하에서는, 도 1에서 전술한 바와 같이, PR1' 파워 레일 및 PR3' 파워 레일에 양의 공급 전압(예컨대, 제2 전압)이 인가되고, PR2' 파워 레일에 음의 공급 전압(예컨대, 그라운드 전압)이 인가되는 것을 전제하여 서술한다. 다만, 이는 예시적인 실시 예에 불과한 바, 이에 국한되지 않고, PR1' 파워 레일 및 PR3' 파워 레일에 음의 공급 전압(예컨대, 그라운드 전압)이 인가되고, PR2' 파워 레일에 양의 공급 전압(예컨대, 제2 전압)이 인가될 수 있음은 분명하다.

일 실시 예에 따라, 제1 파워 게이팅 셀(PGC1')은 M1 레이어에 Y축 방향으로 연장된 L21a' 도전 라인 및 L21b' 도전 라인을 더 포함할 수 있다. L21a' 도전 라인은 제1 파워 게이팅 셀(PGC1')의 탑 바운더리까지 연장될 수 있으며, L21b' 도전 라인은 제1 파워 게이팅 셀(PGC1')의 다른 도전 라인(미도시)과 연결되도록 연장될 수 있다. 제1 파워 게이팅 셀(PGC1')의 다른 도전 라인(미도시)은 M1 레이어에 X축 방향으로 연장된 도전 라인으로서, PR1' 파워 레일의 Y축 방향 기준 아래에 배치되어 양의 공급 전압을 표준 셀들에 전달하는 다른 파워 레일에 포함된, 도전 라인일 수 있다.

제2 파워 게이팅 셀(PGC2')은 M1 레이어에 Y축 방향으로 연장된 L31a' 도전 라인 및 L31b' 도전 라인을 더 포함할 수 있다. L31a' 도전 라인은 제2 파워 게이팅 셀(PGC2')의 바텀 바운더리까지 연장될 수 있으며, L31b' 도전 라인은 제2 파워 게이팅 셀(PGC2')의 다른 도전 라인(미도시)과 연결되도록 연장될 수 있다. 제2 파워 게이팅 셀(PGC2')의 다른 도전 라인(미도시)은 M1 레이어에 X축 방향으로 연장된 도전 라인이며, PR3' 파워 레일의 Y축 방향 기준 위에 배치되어 양의 공급 전압을 표준 셀들에 전달하는 다른 파워 레일에 포함된, 도전 라인일 수 있다.

일 실시 예로, 제1 파워 게이팅 셀(PGC1')과 제2 파워 게이팅 셀(PGC2')은 상호 스택되면서, M1 레이어에 형성된 L21a' 도전 라인과 L31a' 도전 라인이 연결(coupled)될 수 있다. 즉, L11' 도전 라인과 L31' 도전 라인은 L21a' 도전 라인과 L31a' 도전 라인을 통해 전기적으로 연결될 수 있으며, L21_1' 도전 라인과 L21_2' 도전 라인은 L21a' 도전 라인이 Y축 방향으로 연장되기 위한 공간을 확보하기 위하여 서로 X축 방향으로 미리 정해진 간격만큼 상호 이격되어 형성될 수 있다. M1 레이어에 형성된 도전 라인들의 패턴을 통해 제1 파워 게이팅 셀(PGC1') 및 제2 파워 게이팅 셀(PGC2')은 전기적으로 연결될 수 있고, 이러한 구성은 집적 회로(10')에 포함된 다른 파워 게이팅 셀들(미도시)에도 적용될 수 있으며, 이를 통해, 집적 회로(10')의 저항치 및 커패시턴스를 낮출 수 있다. 또한, L21_1' 도전 라인과 L21_2' 도전 라인은 비아들, M2 레이어의 도전 라인(예를 들면, L2a_2' 도전 라인 및 L2c_2' 도전 라인) 및 M3 레이어의 도전 라인(예를 들면, L23' 도전 라인)을 통해 전기적으로 연결될 수 있다.

제1 파워 게이팅 셀(PGC1')은 M2 레이어에 Y축 방향으로 연장된 L2a_1' 도전 라인 내지 L2d_1' 도전 라인을 더 포함할 수 있다. 제2 파워 게이팅 셀(PGC2')은 M2 레이어에 Y축 방향으로 연장된 L2a_2' 도전 라인 내지 L2d_2' 도전 라인을 더 포함할 수 있다. L2a_1' 도전 라인 내지 L2d_1' 도전 라인은 제1 파워 게이팅 셀(PGC1')의 탑 바운더리에서부터 미리 정해진 거리만큼 이격된 지점에서 바텀 바운더리에서부터 미리 정해진 거리만큼 이격된 지점까지 연장될 수 있으며, L2a_2' 도전 라인 내지 L2d_2' 도전 라인은 제2 파워 게이팅 셀(PGC2')의 탑 바운더리에서부터 미리 정해진 거리만큼 이격된 지점에서 바텀 바운더리에서부터 미리 정해진 거리만큼 이격된 지점까지 연장될 수 있다. 즉, L2a_1' 도전 라인 내지 L2d_1' 도전 라인은 L2a_2' 도전 라인 내지 L2d_2' 도전 라인과 연결(coupled)되지 않으며,이에 따라, 집적 회로(10')의 M2 레이어에 연장된 도전 라인들(L2a_1'- L2d_1', L2a_2'- L2d_2')의 패턴은 도 1의 집적 회로(10)의 M2 레이어에 연장된 도전 라인들(L2a_1- L2d_1, L2a_2- L2d_2)의 패턴과 상이할 수 있다.

도 13은 도 12의 X-X' 선을 따라서 Z축 방향에 평행하게 자른 집적 회로(10')의 단면을 나타내는 도면이다. 도해의 편의를 위해 도 13은 집적 회로(10')에 포함된 레이어들 중 일부 레이어들(M1, M2, M3)만을 도시한다.

도 12 및 도 13을 참조하면, PR1' 파워 레일은 제1 파워 게이팅 셀(PGC1')의 X축 방향으로 상호 평행하게 연장되고 M1 레이어 및 M3 레이어에 각각 형성된 도전 라인들(L11', L13')을 포함할 수 있고, PR2' 파워 레일은 제1 파워 게이팅 셀(PGC1')과 제2 파워 게이팅 셀(PGC2')의 경계에서 X축 방향으로 상호 평행하게 연장되고 M1 레이어 및 M3 레이어에 각각 형성된 도전 라인들(L21_2', L23')을 포함할 수 있으며, PR3 파워 레일은 제2 파워 게이팅 셀(PGC2')의 X축 방향으로 상호 평행하게 연장되고 M1 레이어 및 M3 레이어에 각각 형성된 도전 라인들(L31', L33')을 포함할 수 있다.

제1 파워 게이팅 셀(PGC1')의 M2 레이어에 Y축 방향으로 연장된 도전 라인(L2a_1')과 제2 파워 게이팅 셀(PGC2')의 M2 레이어에 Y축 방향으로 연장된 도전 라인(L2a_2')은 바운더리(BD')를 기준으로 미리 정해진 간격만큼 이격될 수 있다.

PR1' 파워 레일의 L11' 도전 라인은 제1 파워 게이팅 셀(PGC1')의 L21a' 도전 라인과 제2 파워 게이팅 셀(PGC2')의 L31a' 도전 라인을 통해 PR3' 파워 레일의 L31' 도전 라인과 전기적으로 연결될 수 있다.

도 14는 본 개시의 일 실시 예에 따른 집적 회로(300)의 IP 블록(IP)에 파워를 공급하는 파워 게이팅 셀 그룹(PGCG')을 설명하기 위한 도면이다.

도 14를 참조하면, 집적 회로(300)는 파워 게이팅 셀 그룹(PGCG') 및 IP 블록(IP)을 포함할 수 있다. 파워 게이팅 셀 그룹(PGCG')은 복수의 파워 게이팅 셀들을 포함할 수 있다. 파워 게이팅 셀 그룹(PGCG')은 M1 레이어에 X축 방향으로 형성되어 양의 공급 전압(또는, 음의 공급 전압)을 IP 블록(IP)에 제공하는 복수의 제1 도전 라인들(Lx), M1 레이어에 X축 방향으로 형성되어 음의 공급 전압(또는, 양의 공급 전압)을 IP 블록(IP)에 제공하는 복수의 제2 도전 라인들(Ly) 및, 제1 도전 라인들(Lx)과 제2 도전 라인들(Ly)을 연결하기 위해 M1 레이어에 Y축 방향으로 연장된 복수의 제3 도전 라인들(Lz)을 포함할 수 있다. 제1 도전 라인들(Lx)과 제2 도전 라인들(Ly)은 파워 게이팅 셀 그룹(PGCG') 내에서 제3 도전 라인들(Lz)을 통해 연결될 수 있다. 즉, 다른 파워 게이팅 셀 그룹(미도시)과 연결되지 않도록 제3 도전 라인들(Lz)은 파워 게이팅 셀 그룹(PGCG')의 탑 바운더리 및 바텀 바운더리 부근에서는 제한적으로 형성될 수 있다. 이와 같이, 파워 게이팅 셀 그룹(PGCG')에 포함된 파워 게이팅 셀들이 M1 레이어의 제3 도전 라인들(Lz)을 통해 연결된 바, 파워 게이팅 셀 그룹(PGCG')은 슈퍼 파워 게이팅 셀로 지칭될 수 있다.

도 15는 본 개시의 예시적 실시 예에 따른 파워 게이팅 셀 그룹(PGCG')의 M1 레이어에 형성된 도전 라인들(Lk_1-Lk_4)의 구현 예를 설명하기 위한 도면이다.

도 15를 참조하면, 파워 게이팅 셀 그룹(PGCG')는 제1 내지 제4 슈퍼 파워 게이팅 셀(SPGC1-SPGC2)을 포함할 수 있다. 제1 슈퍼 파워 게이팅 셀(SPGC1)은 제1 및 제2 파워 게이팅 셀(PGCa1, PGCa2)을 포함할 수 있으며, 제1 및 제2 파워 게이팅 셀(PGCa1, PGCa2)의 M1 레이어에는 양의 공급 전압(또는, 음의 공급 전압)을 IP 블록에 제공하기 위한 제1 도전 라인(Lx_1), 음의 공급 전압(또는, 양의 공급 전압)을 IP 블록에 제공하기 위한 제2 도전 라인(Ly_1) 및, 제1 도전 라인(Lx_1)과 제2 도전 라인(Ly_1)을 연결하기 위한, 제3 도전 라인(Lz_1)을 포함할 수 있다. 제2 슈퍼 파워 게이팅 셀(SPGC2)은 제3 및 제4 파워 게이팅 셀(PGCb1, PGCb2)을 포함할 수 있으며, 제3 및 제4 파워 게이팅 셀(PGCb1, PGCb2)의 M1 레이어에는 양의 공급 전압(또는, 음의 공급 전압)을 IP 블록에 제공하기 위한 제1 도전 라인(Lx_2), 음의 공급 전압(또는, 양의 공급 전압)을 IP 블록에 제공하기 위한 제2 도전 라인(Ly_2) 및, 제1 도전 라인(Lx_2)과 제2 도전 라인(Ly_2)을 연결하기 위한, 제3 도전 라인(Lz_2)을 포함할 수 있다. 제3 슈퍼 파워 게이팅 셀(SPGC3)은 제5 및 제6 파워 게이팅 셀(PGCc1, PGCc2)을 포함할 수 있으며, 제5 및 제6 파워 게이팅 셀(PGCc1, PGCc2)의 M1 레이어에는 양의 공급 전압(또는, 음의 공급 전압)을 IP 블록에 제공하기 위한 제1 도전 라인(Lx_3), 음의 공급 전압(또는, 양의 공급 전압)을 IP 블록에 제공하기 위한 제2 도전 라인(Ly_3) 및, 제1 도전 라인(Lx_3)과 제2 도전 라인(Ly_3)을 연결하기 위한, 제3 도전 라인(Lz_3)을 포함할 수 있다. 제4 슈퍼 파워 게이팅 셀(SPGC4)은 제7 및 제8 파워 게이팅 셀(PGCd1, PGCd2)을 포함할 수 있으며, 제7 및 제8 파워 게이팅 셀(PGCd1, PGCd2)의 M1 레이어에는 양의 공급 전압(또는, 음의 공급 전압)을 IP 블록에 제공하기 위한 제1 도전 라인(Lx_4), 음의 공급 전압(또는, 양의 공급 전압)을 IP 블록에 제공하기 위한 제2 도전 라인(Ly_4) 및, 제1 도전 라인(Lx_4)과 제2 도전 라인(Ly_4)을 연결하기 위한, 제3 도전 라인(Lz_4)을 포함할 수 있다.

즉, 본 개시의 예시적 실시 예에 따른 파워 게이팅 셀 그룹(PGCG')은 슈퍼 파워 게이팅 셀(SPGC1-SPGC4) 단위로 제1 도전 라인(Lx_1-Lx_4)과 제2 도전 라인(Ly_1-Ly_4)이 연결될 수 있도록 제3 도전 라인(Lz_1-Ly_4)이 각 슈퍼 파워 게이팅 셀(SPGC1-SPGC4)의 탑 바운더리 및 바텀 바운더리에서 제한적으로 연장될 수 있다.

다만, 도 15는 예시적인 실시 예에 불과한 바, 이에 국한되지 않으며, 실시 예들에 따라, 파워 게이팅 셀 그룹(PGCG')은 더 많거나 더 적은 슈퍼 파워 게이팅 셀들을 포함할 수 있고, 슈퍼 파워 게이팅 셀(SPGC1-SPGC4)은 더 많거나 더 적은 파워 게이팅 셀들을 포함할 수 있다.

도 16은 본 개시의 예시적 실시 예에 따라 복수의 표준 셀들을 포함하는 집적 회로를 제조하는 방법을 나타내는 순서도이다.

표준 셀 라이브러리(D50)는 복수의 표준 셀들에 관한 정보, 예컨대 기능 정보, 특성 정보, 레이아웃 정보 등을 포함할 수 있고, 도 16에 도시된 바와 같이, 제1 그룹 정보(D51) 및 제2 그룹 정보(D52) 중 적어도 하나를 포함할 수 있다. 제1 그룹 정보(D51)는 도 1을 참조하여 전술된 바와 같이, M2 레이어에 Y축 방향으로 연장된 도전 라인들이 연결되는 파워 게이팅 셀들에 관한 정보를 포함할 수 있고, 제2 그룹 정보(D52)는 도 13을 참조하여 전술된 바와 같이, M1 레이어에 Y축 방향으로 연장된 도전 라인들을 통해 표준 셀들에 파워를 공급하는 도전 라인들이 연결되는 파워 게이팅 셀들에 관한 정보를 포함할 수 있다.

도 16을 참조하면, 단계 S100에서, RTL 데이터(D10)로부터 네트리스트 데이터(D20)를 생성하는 논리 합성 동작이 수행될 수 있다. 예를 들면, 반도체 설계툴(예컨대, 논리 합성 툴)은 VHDL(VHSIC Hardware Description Language) 및 Verilog와 같은 HDL(Hardware Description Language)로서 작성된 RTL 데이터(D10)로부터 표준 셀 라이브러리(D50)를 참조하여 논리 합성을 수행함으로써, 비트스트림(bitstream) 또는 네트리스트를 포함하는 네트리스트 데이터(D20)를 생성할 수 있다. 전술된 바와 같이, M2 레이어를 통해 연결된 파워 게이팅 셀들에 대한 정보(즉, D51) 또는 M1 레이어를 통해 연결된 파워 게이팅 셀들에 대한 정보(즉, D52)가 표준 셀 라이브러리(D50)에 포함될 수 있고, 논리 합성 과정에서 그러한 정보를 참조하여 표준 셀들이 집적 회로에 포함될 수 있다.

단계 S200에서, 네트리스트 데이터(D20)로부터 레이아웃 데이터(D30)를 생성하는 배치 및 라우팅(Place & Routing; P&R) 동작이 수행될 수 있다. 도 16에 도시된 바와 같이, 배치 및 라우팅 단계(S200)는 복수의 단계들(S210, S220, S230)을 포함할 수 있다.

단계 S210에서, 표준 셀들을 배치하는 동작이 수행될 수 있다. 예를 들면, 반도체 설계 툴(예컨대, P&R 툴)은 네트리스트 데이터(D20)로부터 표준 셀 라이브러리(D50)를 참조하여 복수의 표준 셀들을 배치할 수 있다. 전술된 바와 같이, 표준 셀들은 미리 정해진 높이를 가질 수 있으므로, 반도체 설계 툴은 미리 정해진 길이로 교차하는 그리드 상에서 표준 셀들을 배치할 수 있다. 파워 레일들은 그리드와 중첩되는 일 방향으로 연장될 수 있고, 등 간격으로 배치될 수 있다.

단계 S220에서, 상호연결들을 생성하는 동작이 수행될 수 있다. 상호연결은 표준 셀의 출력 핀 및 입력 핀을 전기적으로 연결할 수 있고, 예컨대 적어도 하나의 비아 및 적어도 하나의 도전 패턴을 포함할 수 있다. 상호연결들을 생성함으로써 파워 게이팅 셀들, 표준 셀들은 라우팅될 수 있다.

단계 S230에서, 레이아웃 데이터(D30)를 생성하는 동작이 수행될 수 있다. 레이아웃 데이터(D30)는, 예컨대 GDSII와 같은 포맷을 가질 수 있고, 표준 셀들 및 상호연결들의 기하학적 정보를 포함할 수 있다.

단계 S300에서, 마스크를 제작(manufacturing)하는 동작이 수행될 수 있다. 예를 들면, 레이아웃 데이터(D30)에 따라 복수의 층들에 형성된 패턴들이 정의될 수 있고, 복수의 층들 각각의 패턴들을 형성하기 위한 적어도 하나의 마스크(또는, 포토마스크)가 제작될 수 있다.

단계 S400에서, 집적 회로를 제조(fabricating)하는 동작이 수행될 수 있다. 예를 들면, 단계 S300에서 제작된 적어도 하나의 마스크를 사용하여 복수의 층들이 패터닝됨으로써 집적 회로가 제조될 수 있다. 도 16에 도시된 바와 같이, 단계 S400은 단계들(S410, S420)을 포함할 수 있다.

단계 S410에서, FEOL(front-end-of-line) 공정이 수행될 수 있다. FEOL은 집적 회로 제조 과정에서 개별 소자들, 예컨대 트랜지스터, 캐패시터, 저항치 등을 기판에 형성하는 과정을 지칭할 수 있다. 예를 들면, FEOL은 웨이퍼를 평탄화(planarization)하고 세정(cleaning)하는 단계, 트랜치(trench)를 형성하는 단계, 웰(well)을 형성하는 단계, 게이트(gate) 라인을 형성하는 단계, 소스 및 드레인을 형성하는 단계 등을 포함할 수 있다.

단계 S420에서, BEOL(back-end-of-line) 공정이 수행될 수 있다. BEOL은 집적 회로 제조 과정에서 개별 소자들, 예컨대 트랜지스터, 캐패시터, 저항 등을 상호연결하는 과정을 지칭할 수 있다. 예를 들면, BEOL은 게이트, 소스 및 드레인 영역을 실리사이드화(silicidation)하는 단계, 유전체를 부가하는 단계, 평탄화 단계, 홀을 형성하는 단계, 금속층을 부가하는 단계, 비아를 형성하는 단계, 패시베이션(passivation)층을 형성하는 단계 등을 포함할 수 있다. 그 다음에, 집적 회로는 반도체 패키지에 패키징될 수 있고, 다양한 어플리케이션의 부품으로서 사용될 수 있다. BEOL 공정(S420)에 의해서, 본 개시의 예시적 실시 예에 따른 파워 레일들 및 신호를 라우팅하기 위한 패턴들이 형성될 수 있다.

도 17은 본 개시의 예시적 실시 예에 따른 시스템-온-칩(system on chip; SoC)(420)을 나타내는 블록도이다. SoC(420)는 반도체 장치로서, 본 개시의 예시적 실시 예에 따른 집적 회로를 포함할 수 있다. SoC(420)는 다양한 기능을 수행하는 IP(intellectual property)와 같은 복잡한 기능 블록들을 하나의 칩에 구현한 것으로서, 본 개시의 예시적 실시 예들에 따른 최소한의 저항치 및 커패시턴스를 가질 수 있는 파워 게이팅 셀들의 구성에 기인하여 SoC(420)의 각 기능 블록들에 효율적으로 파워를 공급할 수 있다.

도 17을 참조하면, SoC(420)는 모뎀(422), 디스플레이 컨트롤러(423), 메모리(424), 외부 메모리 컨트롤러(425), CPU(central processing unit)(426), 트랜잭션 유닛(427), PMIC(428) 및 GPU(graphic processing unit)(429)을 포함할 수 있고, SoC(420)의 각 기능 블록들은 시스템 버스(421)를 통해서 서로 통신할 수 있다.

SoC(420)의 동작을 전반적으로 제어할 수 있는 CPU(426)는 다른 기능 블록들(422, 423, 424, 425, 427, 428, 429)의 동작을 제어할 수 있다. 모뎀(422)은 SoC(420) 외부로부터 수신되는 신호를 복조(demodulation)하거나, SoC(420) 내부에서 생성된 신호를 변조(modulation)하여 외부로 송신할 수 있다. 외부 메모리 컨트롤러(425)는 SoC(420)에 연결된 외부 메모리 장치로부터 데이터를 송수신하는 동작을 제어할 수 있다. 예를 들면, 외부 메모리 장치에 저장된 프로그램 및/또는 데이터는 외부 메모리 컨트롤러(425)의 제어 하에서 CPU(426) 또는 GPU(429)에 제공될 수 있다. GPU(429)는 그래픽 처리와 관련된 프로그램 명령(instruction)들을 실행할 수 있다. GPU(429)는 외부 메모리 컨트롤러(425)를 통해서 그래픽 데이터를 수신할 수도 있고, GPU(429)에 의해서 처리된 그래픽 데이터를 외부 메모리 컨트롤러(425)를 통해서 SoC(420) 외부로 전송할 수도 있다. 트랜잭션 유닛(427)은 각 기능 블록들의 데이터 트랜잭션을 모니터링할 수 있고, PMIC(428)는 트랜잭션 유닛(427)의 제어에 따라 각 기능 블록으로 공급되는 전력을 제어할 수 있다. 디스플레이 컨트롤러(423)는 SoC(420) 외부의 디스플레이(또는 디스플레이 장치)를 제어함으로써 SoC(420) 내부에서 생성된 데이터를 디스플레이에 전송할 수 있다.

메모리(424)는, 비휘발성 메모리로서 EEPROM (non-volatile memory such as a Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM (Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM (Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등을 포함할 수도 있고, 휘발성 메모리로서 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM, DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR (Low Power DDR) SDRAM, GDDR (Graphic DDR) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등을 포함할 수도 있다.

도 18은 본 개시의 예시적 실시 예에 따른 프로그램을 저장하는 메모리를 포함하는 컴퓨팅 시스템(430)을 나타내는 블록도이다. 본 개시의 예시적 실시 예에 따라 집적 회로를 제조하는 방법(예를 들면, 도 16에 도시된 방법)에 포함되는 단계들 중 적어도 일부는 컴퓨팅 시스템(430)에서 수행될 수 있다.

컴퓨팅 시스템(430)은 데스크탑 컴퓨터, 워크스테이션, 서버 등과 같이 고정형 컴퓨팅 시스템일 수도 있고, 랩탑 컴퓨터 등과 같이 휴대형 컴퓨팅 시스템일 수도 있다. 도 18에 도시된 바와 같이, 컴퓨팅 시스템(430)은 프로세서(431), 입출력 장치들(432), 네트워크 인터페이스(433), RAM(random access memory)(434), ROM(read only memory)(435) 및 저장 장치(436)를 포함할 수 있다. 프로세서(431), 입출력 장치들(432), 네트워크 인터페이스(433), RAM(434), ROM(435) 및 저장 장치(436)는 버스(437)에 연결될 수 있고, 버스(437)를 통해서 서로 통신할 수 있다.

프로세서(431)는 프로세싱 유닛으로 지칭될 수 있고, 예컨대 마이크로프로세서(micro-processor), AP(application processor), DSP(digital signal processor), GPU(graphic processing unit)과 같이 임의의 명령어 세트(예컨대, IA-32(Intel Architecture-32), 64 비트 확장 IA-32, x86-64, PowerPC, Sparc, MIPS, ARM, IA-64 등)를 실행할 수 있는 적어도 하나의 코어를 포함할 수 있다. 예를 들면, 프로세서(431)는 버스(437)를 통해서 메모리, 즉 RAM(434) 또는 ROM(435)에 액세스할 수 있고, RAM(434) 또는 ROM(435)에 저장된 명령어들을 실행할 수 있다.

RAM(434)은 본 개시의 예시적 실시 예에 따른 집적 회로를 제조하기 위한 프로그램(500) 또는 그것의 적어도 일부를 저장할 수 있고, 프로그램(500)은 프로세서(431)로 하여금 집적 회로를 제조하는 방법에 포함되는 단계들 중 적어도 일부를 수행하도록 할 수 있다. 즉, 프로그램(500)은 프로세서(431)에 의해서 실행 가능한 복수의 명령어들을 포함할 수 있고, 프로그램(500)에 포함된 복수의 명령어들은 프로세서(431)로 하여금, 예컨대 도 16의 단계 S100의 논리 합성 동작 및/또는 단계 S200의 P&R(place and routing) 동작을 수행하도록 할 수 있다.

저장 장치(436)는 컴퓨팅 시스템(430)에 공급되는 전력이 차단되더라도 저장된 데이터를 소실하지 아니할 수 있다. 예를 들면, 저장 장치(436)는 비휘발성 메모리 장치를 포함할 수도 있고, 자기 테이프, 광학 디스크, 자기 디스크와 같은 저장 매체를 포함할 수도 있다. 또한, 저장 장치(436)는 컴퓨팅 시스템(430)으로부터 탈착 가능할 수도 있다. 저장 장치(436)는 본 개시의 예시적 실시 예에 따른 프로그램(500)을 저장할 수도 있으며, 프로그램(500)이 프로세서(431)에 의해서 실행되기 이전에 저장 장치(436)로부터 프로그램(500) 또는 그것의 적어도 일부가 RAM(434)으로 로딩될 수 있다. 다르게는, 저장 장치(436)는 프로그램 언어로 작성된 파일을 저장할 수 있고, 파일로부터 컴파일러 등에 의해서 생성된 프로그램(500) 또는 그것의 적어도 일부가 RAM(434)으로 로딩될 수 있다. 또한, 도 18에 도시된 바와 같이, 저장 장치(436)는 데이터베이스(451)를 저장할 수 있고, 데이터베이스(251)는 집적 회로를 설계하는데 필요한 정보, 예컨대 도 16의 표준 셀 라이브러리(D50)를 포함할 수 있다.

저장 장치(436)는 프로세서(431)에 의해서 처리될 데이터 또는 프로세서(431)에 의해서 처리된 데이터를 저장할 수도 있다. 즉, 프로세서(431)는 프로그램(500)에 따라, 저장 장치(436)에 저장된 데이터를 처리함으로써 데이터를 생성할 수 있고, 생성된 데이터를 저장 장치(436)에 저장할 수도 있다. 예를 들면, 저장 장치(436)는 RTL 데이터(D10), 네트리스트 데이터(D20) 및/또는 레이아웃 데이터(D30)를 저장할 수도 있다.

입출력 장치들(432)은 키보드, 포인팅 장치 등과 같은 입력 장치를 포함할 수 있고, 디스플레이 장치, 프린터 등과 같은 출력 장치를 포함할 수 있다. 예를 들면, 사용자는 입출력 장치들(432)을 통해서, 프로세서(431)에 의해 프로그램(500)의 실행을 트리거할 수도 있고, 도 16의 RTL 데이터(D10) 및/또는 네트리스트 데이터(D20)를 입력할 수도 있으며, 도 16의 레이아웃 데이터(D30)를 확인할 수도 있다.

네트워크 인터페이스(433)는 컴퓨팅 시스템(430) 외부의 네트워크에 대한 액세스를 제공할 수 있다. 예를 들면, 네트워크는 다수의 컴퓨팅 시스템들 및 통신 링크들을 포함할 수 있고, 통신 링크들은 유선 링크들, 광학 링크들, 무선 링크들 또는 임의의 다른 형태의 링크들을 포함할 수 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

복수의 표준 셀들을 구비하는 IP(Intellectual property) 블록;
제1 수평 방향으로 연장된 제1 파워 레일을 통해 상기 IP 블록에 파워를 공급하도록 배치되고, 제1 메탈 레이어에 상기 제1 수평 방향과 직교하는 제2 수평 방향으로 연장된 제1 도전 라인을 구비하는 제1 파워 게이팅 셀; 및
상기 제1 수평 방향으로 연장된 제2 파워 레일을 통해 상기 IP 블록에 파워를 공급하도록 상기 제2 수평 방향으로 상기 제1 파워 게이팅 셀에 인접하게 배치되고, 상기 제1 메탈 레이어에 상기 제2 수평 방향으로 연장된 제2 도전 라인을 구비하는 제2 파워 게이팅 셀을 포함하고,
상기 제1 도전 라인은, 상기 제2 도전 라인과 상기 제2 수평 방향으로 연결(coupled)된 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 파워 게이팅 셀은, 상기 제1 파워 레일과 연결(coupled)되고 상기 제1 수평 방향으로 연장된 제3 도전 라인을 더 포함하고,
상기 제2 파워 게이팅 셀은, 상기 제2 파워 레일과 연결(coupled)되고 상기 제1 수평 방향으로 연장된 제4 도전 라인을 더 포함하며,
상기 제3 도전 라인 및 상기 제4 도전 라인이 형성된 제2 메탈 레이어는, 상기 제1 메탈 레이어와 상이한 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 파워 게이팅 셀은, 상기 제1 파워 레일과 연결되고 상기 제1 수평 방향으로 연장된 제3 도전 라인 및 제4 도전 라인을 더 포함하고,
상기 제2 파워 게이팅 셀은, 상기 제2 파워 레일과 연결되고 상기 제1 수평 방향으로 연장된 제5 도전 라인 및 제6 도전 라인을 더 포함하며,
상기 제3 도전 라인 및 상기 제5 도전 라인은, 제2 메탈 레이어에 형성되고,
상기 제4 도전 라인 및 상기 제6 도전 라인은, 제3 메탈 레이어에 형성되는 것을 특징으로 하는 집적 회로.
제3항에 있어서,
상기 제2 메탈 레이어, 상기 제1 메탈 레이어 및 상기 제3 메탈 레이어 순으로 수직 방향으로 각각 상호 이격된 것을 특징으로 하는 집적 회로.
제3항에 있어서,
상기 제1 도전 라인은, 상기 제3 도전 라인 및 상기 제4 도전 라인과 비아(via)를 통해 직접적으로 연결(coupled)되지 않고,
상기 제2 도전 라인은, 상기 제5 도전 라인 및 상기 제6 도전 라인과 비아(via)를 통해 직접적으로 연결(coupled)되지 않는 것을 특징으로 하는 집적 회로.
제3항에 있어서,
상기 제3 도전 라인 및 상기 제5 도전 라인은 제1 전압 신호를 라우팅하고, 상기 제4 도전 라인 및 상기 제6 도전 라인은 제2 전압 신호를 상기 제1 파워 레일 및 상기 제2 파워 레일에 각각 라우팅하고,
상기 제1 도전 라인은, 상기 제3 도전 라인 및 상기 제4 도전 라인 중 적어도 하나와 비아를 통해 직접적으로 연결(coupled)되고,
상기 제2 도전 라인은, 상기 제5 도전 라인 및 상기 제6 도전 라인 중 적어도 하나와 비아를 통해 직접적으로 연결(coupled)되는 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 도전 라인의 길이 및 상기 제2 도전 라인의 길이의 합은, 상기 표준 셀의 상기 제2 수평 방향의 길이의 n(단, n은 4 이상의 정수)배수 이상인 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 도전 라인은,
상기 제1 파워 게이팅 셀의 상기 제2 수평 방향으로 대향하는 바텀 바운더리(bottom boundary)에서 탑 바운더리(top boundary)까지 상기 제2 수평 방향으로 연장된 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 도전 라인은,
상기 제1 파워 게이팅 셀의 탑 바운더리로부터 미리 정해진 거리만큼 상기 제2 수평 방향으로 이격된 지점에서 상기 제1 파워 게이팅 셀의 바텀 바운더리까지 상기 제2 수평 방향으로 연장된 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 도전 라인은,
상기 제1 파워 게이팅 셀의 탑 바운더리로부터, 상기 제1 파워 게이팅 셀의 바텀 바운더리에서 상기 제2 수평 방향과 반대인 제3 수평 방향으로 미리 정해진 거리만큼 이격된, 지점까지 상기 제2 수평 방향으로 연장된 것을 특징으로 하는 집적 회로.
제1항에 있어서,
상기 제1 수평 방향으로 연장된 제3 파워 레일을 통해 상기 IP 블록에 파워를 공급하도록 상기 제2 수평 방향으로 상기 제2 파워 게이팅 셀에 인접하게 배치되고, 상기 제1 메탈 레이어에 상기 제2 수평 방향으로 연장된 제3 도전 라인을 구비하는 제3 파워 게이팅 셀을 더 포함하고,
상기 제3 도전 라인은, 상기 제2 도전 라인과 상기 제2 수평 방향으로 연결(coupled)된 것을 특징으로 하는 집적 회로.
복수의 제1 표준 셀들을 구비하는 제1 IP 블록; 및
복수의 제1 파워 게이팅 셀들을 구비하고, 제1 수평 방향으로 연장된 복수의 제1 파워 레일들을 통해 상기 제1 IP 블록에 파워를 공급하도록 배치된 제1 슈퍼 파워 게이팅 셀을 포함하고,
상기 제1 슈퍼 파워 게이팅 셀은,
상기 제1 파워 레일들에 전기적으로 연결(connected)되도록 제1 메탈 레이어 및 제2 메탈 레이어에서 각각 상기 제1 수평 방향으로 연장된 복수의 제1 도전 라인들; 및
수직 방향으로 상기 제1 메탈 레이어와 상기 제2 메탈 레이어 사이에 위치한 제3 메탈 레이어에서 상기 제1 파워 게이팅 셀들을 전기적으로 연결(connected)시키기 위해 상기 제1 수평 방향과 직교하는 제2 수평 방향으로 연장된 복수의 제2 도전 라인들을 포함하는 것을 특징으로 하는 집적 회로.
제12항에 있어서,
상기 제2 도전 라인들의 길이는, 상기 제1 표준 셀의 상기 제2 수평 방향의길이의 n(단, n은 4 이상의 정수)배수 이상인 것을 특징으로 하는 집적 회로.
제12항에 있어서,
복수의 제2 파워 게이팅 셀들을 구비하고, 상기 제1 수평 방향으로 연장된 복수의 제2 파워 레일들과 전기적으로 연결되며, 상기 제1 슈퍼 파워 게이팅 셀과 인접하게 배치된 제2 슈퍼 파워 게이팅 셀을 더 포함하고,
상기 제2 슈퍼 파워 게이팅 셀은,
상기 제2 파워 레일들에 전기적으로 연결되도록 상기 제1 메탈 레이어 및 상기 제2 메탈 레이어에서 각각 상기 제1 수평 방향으로 연장된 복수의 제3 도전 라인들; 및
상기 제3 메탈 레이어에서 상기 제2 파워 게이팅 셀들을 전기적으로 연결시키기 위해 상기 제2 수평 방향으로 연장된 복수의 제4 도전 라인들을 포함하는 것을 특징으로 하는 집적 회로.
제14항에 있어서,
상기 제1 슈퍼 파워 게이팅 셀의 상기 제2 도전 라인들은, 상기 제2 슈퍼 파워 게이팅 셀의 상기 제4 도전 라인들과 연결(coupled)되지 않은 것을 특징으로 하는 집적 회로.
제14항에 있어서,
복수의 제2 표준 셀들을 구비하는 제2 IP 블록을 더 포함하고,
상기 제2 슈퍼 파워 게이팅 셀은, 상기 제2 파워 레일들을 통해 상기 제2 IP 블록에 파워를 공급하도록 배치된 것을 특징으로 하는 집적 회로.
제14항에 있어서,
상기 제2 슈퍼 파워 게이팅 셀은, 상기 제2 파워 레일들을 통해 상기 제1 IP 블록에 파워를 공급하도록 배치된 것을 특징으로 하는 집적 회로.
제14항에 있어서,
상기 제2 슈퍼 파워 게이팅 셀의 바운더리의 적어도 일부가, 상기 제1 슈퍼 파워 게이팅 셀의 바운더리의 적어도 일부와 접하도록 배치된 것을 특징으로 하는 집적 회로.
복수의 표준 셀들을 구비하는 IP 블록; 및
복수의 파워 게이팅 셀들을 구비하고, 제1 수평 방향으로 연장된 복수의 파워 레일들을 통해 상기 IP 블록에 파워를 공급하도록 배치된 제1 슈퍼 파워 게이팅 셀을 포함하고,
상기 슈퍼 파워 게이팅 셀은,
상기 파워 레일들 중 전원 전압을 전달하는 제1 파워 레일들과 전기적으로 연결되고, 제1 메탈 레이어에 상기 제1 수평 방향으로 연장된 복수의 제1 도전 라인들; 및
상기 제1 메탈 레이어에 상기 제1 수평 방향과 직교하는 제2 수평 방향으로 연장되어 상기 제1 도전 라인들과 연결된(coupled) 복수의 제2 도전 라인들을 포함하는 것을 특징으로 하는 집적 회로.
제19항에 있어서,
상기 슈퍼 파워 게이팅 셀은, 상기 제1 파워 레일들 중 접지된 제2 파워 레일들과 전기적으로 연결되고, 미리 정해진 거리만큼 상호 이격되어 상기 제1 메탈 레이어에 상기 제1 수평 방향으로 연장된 복수의 제3 도전 라인들 및 복수의 제4 도전 라인들을 더 포함하며,
상기 제2 도전 라인들은, 상기 제3 도전 라인들 및 상기 제4 도전 라인들 사이를 상기 제2 수평 방향으로 통과하며 연장된 것을 특징으로 하는 집적 회로.