[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180124077A - 칩 패키징 장치 및 그 방법 - Google Patents

칩 패키징 장치 및 그 방법 Download PDF

Info

Publication number
KR20180124077A
KR20180124077A KR1020187029567A KR20187029567A KR20180124077A KR 20180124077 A KR20180124077 A KR 20180124077A KR 1020187029567 A KR1020187029567 A KR 1020187029567A KR 20187029567 A KR20187029567 A KR 20187029567A KR 20180124077 A KR20180124077 A KR 20180124077A
Authority
KR
South Korea
Prior art keywords
chip
pick
platform
chips
bonding
Prior art date
Application number
KR1020187029567A
Other languages
English (en)
Other versions
KR102281279B1 (ko
Inventor
펭 유
홍 강 왕
양 리
용 신 왕
Original Assignee
캡콘 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캡콘 리미티드 filed Critical 캡콘 리미티드
Publication of KR20180124077A publication Critical patent/KR20180124077A/ko
Application granted granted Critical
Publication of KR102281279B1 publication Critical patent/KR102281279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Robotics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

칩 패키징 장치가 개시된다. 칩 패키징 장치는 적어도 하나의 칩 공급 디바이스; 대응하는 칩 공급 디바이스에 의해 제공되는 칩을 처리하도록 구성된 적어도 하나의 칩 처리 디바이스 및 적어도 하나의 칩 이송 디바이스를 포함하고, 각 칩 이송 디바이스는 복수의 접합 헤드를 가지며, 접합 헤드 각각은 대응하는 칩 처리 디바이스에 의해 처리된 하나의 칩을 이송하는데 사용된다. 각 칩 처리 디바이스는 적어도 두 개의 픽업 플랫폼을 포함하며, 픽업 플랫폼 각각은 다수의 칩이 동시에 이에 제공될 수 있도록 구성되고, 대응하는 칩 이송 디바이스 상의 복수의 접합 헤드는 각 픽업 플랫폼으로부터 다수의 칩을 한 번에 동시에 픽업하도록 구성된다. 칩 패키징 방법도 개시된다.

Description

칩 패키징 장치 및 그 방법
본 발명은 반도체 산업에서 진보된 패키징(packaging) 기술에 관한 것이고, 특히 칩을 생산하는 장치 및 방법에 관한 것이다.
마이크로 전자 회로(microelectronic circuit)의 생산은 칩의 패키징 즉, 기판(substrate) 또는 웨이퍼 상에 칩을 장착하는 것을 포함한다. 기판은 칩을 위치시키고, 고정하고, 보호하며, 전열 성능(electrothermal performance)을 개선시키는 역할을 하며, 또한 칩과 외부 회로 사이의 브릿지(bridge)이다. 칩 상의 전기 접점은 기판에 전기적으로 접속되며, 그 후 기판 및 다른 구성요소를 통해 전기적 접속을 확립한다. 그러므로, 패키징은 집적 회로에서 중요한 역할을 한다. 와이어 접합(wire bonding), 테이프 자동화 접합(tape automated bonding, TAB), 플립 칩 접합(flip-chip bonding) 및 정규 접합(regular bonding)을 포함하는 패키징을 위한 다수의 방식이 존재한다. 플립 칩 접합 공정에서, 칩은 기판에 배치되고, 외부 구성요소와의 전기적 접속을 위해 칩의 범프(bumps)는 기판에 대해 하부 방향으로 향한다. 기본 작업 흐름은 웨이퍼(wafer)로부터 칩을 픽업하는 것, 칩의 상부를 아래로 플립하는 것, 칩에 용제(flux)를 도포하는 것, 검사 카메라에서 올바른 위치 내에 있도록 칩을 정렬하는 것, 및 기판에 칩을 접합하는 것을 포함한다. 정규 접합 공정에서, 칩은 기판 상에 배치되고, 칩의 범프는 상부 방향으로 향하며 즉, 칩의 범프는 기판의 반대쪽을 향한다. 그러므로, 플립 칩 접합 공정에 비하여, 정규 접합 공정은 플립 단계를 필요로 하지 않는다.
현재, 마이크로 전자 칩을 구현하는 전자 제품에 대한 소비가 요구가 지속적으로 증가하고 있다. 그리고, 제품 사이의 경쟁이 더욱 치열해지고 있다. 마이크로 전자 제품이 이 경쟁에서 이기기 위해서는 제품의 출시 시기가 중요하다. 즉, 가장 혁신적이고 기술적으로 진보된 제품들을 소개하기 위해 제품의 설계로부터 출시까지의 처리 시간이 가능한 짧아야 한다. 즉, 마이크로 전자 제품의 제조업체는 생산성을 높이고, 제품 단가를 낮추며, 기술적으로 선도하고 비용 효율이 높은 제품을 제공하기 위해 더욱 혁신적인 기술을 원하고 있다. 또한, 제품이 더욱 기능적이기를 바란다. 이를 달성하는 한 가지 방식은 동일한 기판에 상이한 종류의 칩을 접합하여, 더욱 복잡한 태스크(task)를 완수할 수 있는 회로를 얻는 것이다.
종래 기술에서, 칩 패키징 장치는 통상적으로, 웨이퍼와 기판 사이에서 반복적으로 이동하는 하나의 접합 헤드만을 포함하며, 접합 헤드는 각 사이클 동안 기판에 하나의 칩을 접합할 수 있다. 종래의 접합 디바이스에 대해, 생산 효율을 높이길 원하는 경우, 한 가지 방식은 디바이스의 구동 속도를 가속화하는 것이다. 하지만, 칩이 하나씩 픽업되고 접합되며, 하나의 칩에 관련된 작업 사이클이 이전의 칩에 관련된 작업 사이클이 완료된 이후에만 시작할 수 있기 때문에, 디바이스의 구동 속도를 증가시킴으로써 얻어지는 더 높은 생산성의 효과는 매우 제한적이라는 점이 발견되었다.
게다가, 종래의 칩 패키징 장치는 한 종류의 칩만이 하나의 기판에 접합될 수 있도록, 단일 작업 흐름으로 한 종류의 웨이퍼만을 처리할 수 있다. 다수의 종류의 칩이 동일한 기판 상에 동시에 접합되도록 요구되는 경우, 다수의 디바이스가 함께 조합되어야 한다. 다수의 디바이스의 이러한 조합 방식은 생산 라인을 상당히 크고 복잡하게 만든다. 그리고, 신뢰성도 보장될 수 없다.
이러한 이유로, 종래 기술에는 칩 패키징의 생산성을 더욱 개선하기 위한 기술적 요구가 여전히 존재한다. 단일 장치에서 더욱 복잡한 패키징 공정을 처리하는 것이 또한 바람직하다.
일 태양에서, 본 발명은 적어도 하나의 칩 공급 디바이스, 대응하는 칩 공급 디바이스에 의해 제공되는 칩을 처리하도록 구성된 적어도 하나의 칩 처리 디바이스, 및 적어도 하나의 칩 이송 디바이스를 포함하는 칩 패키징 장치를 제공한다. 각 칩 이송 디바이스는 다수의 접합 헤드를 갖는다. 각 접합 헤드는 대응하는 칩 처리 디바이스에 의해 처리된 칩 중 하나를 이송한다. 각 칩 처리 디바이스는 각각 다수의 칩을 배열하도록 구성되는 적어도 두 개의 픽업 플랫폼을 포함한다. 대응하는 칩 이송 디바이스 상의 다수의 접합 헤드는 각 픽업 플랫폼으로부터 다수의 언급된 칩을 한 번에 동시에 픽업하도록 구성된다.
본 발명에 따른 칩 패키징 장치에서, 적어도 두 개의 픽업 플랫폼이 제공되기 때문에, 다수의 픽업 플랫폼이 교대로 칩을 적재하도록 설정되며, 따라서 칩 처리의 연속적인 동작을 실현하고, 칩 패키징 장치의 효율을 효과적으로 개선시킬 수 있다.
한편, 칩 패키징 장치의 칩 처리 디바이스에서 픽업 플랫폼이 복수의 칩을 동시에 배열할 수 있기 때문에, 장치에서 칩 이송 디바이스의 다수의 접합 헤드는, 다수의 접합 헤드가 픽업 플랫폼으로부터 다수의 칩을 한 번에 동시에 픽업할 수 있도록, 픽업 플랫폼 상의 다수의 칩에 대응하여 배치될 수 있다. 이러한 구조는 접합 헤드가 예를 들어, 웨이퍼로부터 칩을 직접 검출하고 선택하고 정렬하고 픽업하는 종래 기술에 비해 장치의 생산성을 크게 개선시킬 수 있다.
바람직하게, 각 칩 처리 디바이스는 제1 픽업 플랫폼 및 제2 픽업 플랫폼을 포함한다. 대응하는 칩 이송 디바이스는 제1 픽업 플랫폼 및 제2 픽업 플랫폼으로부터 다수의 칩을 픽업한다. 두 개의 픽업 플랫폼이 제공되며, 적재 위치 및 픽 위치(picking position)에 엇갈리도록 배열된다. 따라서, 칩 처리 장치는 하나의 픽업 플랫폼이 적재 단계를 완료하고 픽 단계를 개시하는 동안 작업을 계속할 수 있다. 그리고, 다른 픽업 플랫폼은 칩 적재 단계를 수행하고, 따라서 칩 처리 디바이스의 연속적인 작업을 실현하고, 칩 패키징 장치의 효율을 효과적으로 개선시킬 수 있다.
바람직하게, 각 픽업 플랫폼은 적재 위치와 픽 위치 사이에서 이동 가능하다. 픽업 플랫폼은 적재 위치에 있을 때 다수의 칩이 적재되도록 조정되고, 픽업 플랫폼은 픽 위치에 있을 때 다수의 접합 헤드가 다수의 칩을 동시에 픽업하도록 조정된다.
바람직하게, 각 상기 칩 처리 디바이스는 제1 픽업 플랫폼 및 제2 픽업 플랫폼이 적재 위치 및 픽 위치에 엇갈리도록 배열된다.
바람직하게, 칩 패키징 장치는 독립적으로 작동하는 제1 칩 공급 디바이스 및 제2 칩 공급 디바이스를 갖는다.
바람직하게, 제1 칩 공급 디바이스 및 제2 칩 공급 디바이스는 각각 상이한 칩을 제공한다.
바람직하게, 칩 패키징 장치는 독립적으로 작동하는 제1 칩 처리 디바이스 및 제2 칩 처리 디바이스를 구비하고, 이들은 대응하는 제1 칩 공급 디바이스 및 제2 칩 공급 디바이스에 의해 제공되는 칩을 각각 처리한다.
바람직하게, 칩 패키징 장치는 독립적으로 작동하는 제1 칩 이송 디바이스 및 제2 칩 이송 디바이스를 구비하고, 이들은 대응하는 제1 칩 처리 디바이스 및 제2 칩 처리 디바이스에 의해 처리된 칩을 각각 이송한다.
바람직하게, 칩 패키징 장치는 접합 플랫폼을 더 포함한다. 기판은 접합 플랫폼 상에 배치되고, 칩은 접합 헤드에 의해 기판에 접합된다.
바람직하게, 접합 플랫폼은 접합 플랫폼 상에 배치된 기판을 가열하여 기판을 칩에 접합하도록 조정되는 가열 디바이스를 구비한다.
다른 태양에서, 본 발명은 칩 패키징 방법을 제공하며, 방법은 제1 칩 처리 디바이스를 제공하는 것 - 제1 칩 처리 디바이스는 제1 픽업 플랫폼 및 제2 픽업 플랫폼을 포함함 -; 및 제1 픽업 플랫폼 및 제2 픽업 플랫폼을 적재 위치 및 픽 위치에 엇갈리게 이동시키는 것을 포함하고, 픽업 플랫폼은 적재 위치에 있을 때 다수의 칩이 적재되도록 조정되고, 픽업 플랫폼은 픽 위치에 있을 때 칩 이송 디바이스 상에 배치되는 다수의 접합 헤드가 다수의 칩을 동시에 픽업하도록 조정된다.
바람직하게, 제2 칩 처리 디바이스가 더 제공되고, 제2 칩 처리 디바이스와 제1 칩 처리 디바이스는 상이한 칩을 독립적으로 처리한다.
바람직하게, 접합 플랫폼이 더 제공되고, 접합 플랫폼은 웨이퍼를 위치시키기 위해 사용되며, 칩은 접합 헤드에 의해 웨이퍼에 접합된다.
바람직하게, 접합 플랫폼 상에 배치된 웨이퍼를 가열 하여 웨이퍼에 칩을 접합하도록, 접합 플랫폼 상의 가열 디바이스를 작동시키는 것을 더 포함한다.
바람직하게, 상기 칩 이송 디바이스는 각 칩의 위치가 요건을 충족하는지 판단하기 위해, 픽업 플랫폼 상의 다수의 칩을 하나씩 검출하는 카메라를 더 구비한다.
바람직하게, 칩 이송 디바이스는 접합을 수행하기 위해 기판에 칩을 하나씩 위치시킨다.
본 발명의 다른 태양 및 추가적인 장점은 구체적인 예시 및 도면을 참조하여 이하에서 설명될 것이다.
도 1은 본 발명의 일 예시에서 칩 패키징 장치의 사시도를 도시한다.
도 2는 도 1에 도시된 칩 패키징 장치의 부분 사시도를 도시하며, 하우징 중 일부 및 일부 디바이스가 장치의 내부 구성을 더 잘 나타내기 위해 제거된다.
도 3은 도 1에 도시된 칩 패키징 장치의 평면도이며, 하우징 중 일부 및 일부 디바이스가 장치의 내부 구성을 더 잘 나타내기 위해 제거된다.
도 4는 도 1에 도시된 칩 패키징 장치의 칩 공급 디바이스 및 칩 처리 디바이스의 부분 사시도이다.
도 5는 도 1에 도시된 칩 패키징 장치의 칩 처리 디바이스의 부분 사시도이다.
도 6은 도 1에 도시된 칩 패키징 장치의 부분적으로 확대된 사시도이며, 주로 칩 이송 디바이스를 도시한다.
도 7은 도 6에 도시된 칩 이송 디바이스의 접합 헤드(bond head)의 부분적으로 확대된 사시도이다.
도 8은 칩을 픽업할 때, 도 1의 칩 패키징 디바이스의 다수의 접합 헤드의 개략도이다.
도 9는 도 1의 칩 패키징 장치의 접합 플랫폼의 개략도이다.
도 10a 내지 도 10c는 본 발명의 장치를 사용하여 수행될 수 있는 수개의 접합 상황을 도시한다.
도 11은 도 9의 방법 중 픽 단계의 개략도이다.
본 발명의 임의의 실시예를 상세하게 설명하기 전에, 본 발명의 적용은 본 발명의 구성의 상세한 설명 및 이하의 설명에 예시된 방법의 공정에 제한되지 않는다는 것을 이해하여야 한다. 본 발명은 다른 실시예를 포함할 수 있으며 다양한 상이한 방법으로 실시 또는 구현될 수 있다.
본원에서 사용되는 바에 의하면, 용어 "칩(chip)"은 또한 "다이(die)"로 언급될 수 있으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(이하 '통상의 기술자')는 본 발명의 장치 및 방법의 사용을 위한 구성요소 또는 제품이 다이, 집적회로(IC), 개별소자, 모듈들, 모듈과 같은 하지만 이에 제한되지 않는 다이 또는 칩을 포함한다는 것을 이해할 것이다. 이들 구성요소 또는 제품은 이러한 범주 내에서 "칩" 또는 "다이"와 동등한 것으로 고려되어야 한다.
본원에서, 용어 "위", "아래", "왼쪽", "오른쪽", "앞", "뒤", "내부", "외부", "가로", "세로", "중간", "측면" 등은, 달리 명시하지 않는 한, 도면에 나타난 배향을 서술한다.
본원에서, 용어 "제 1", "제 2" 등은 디바이스 또는 단계가 서로 독립적임을 나타내도록 단지 상이한 디바이스 또는 단계를 구별하기 위해 사용되며, 디바이스 또는 단계의 중요성, 순서 및 위치와 같은 태양의 제한을 정의하기 위해 사용되지는 않는다.
본 발명에 따른 칩 패키징 장치 및 방법은 다양한 적합한 칩을 처리하도록 사용될 수 있다. 하지만, 예시로서, 그 특정 실시예는 아래에서 구체적으로 서술되는 집적 칩(integrated chip)의 처리만으로 이루어진다. 통상의 기술자는 이들 실시예에서 칩이 본 발명의 사상 및 원리에 따라 다른 적합한 칩으로 대체될 수 있고, 이러한 실시예도 본 발명의 범위 내에 속한다는 것을 이해할 것이다.
도 1은 본 발명에 따른 특정 칩 패키징 장치를 도시한다. 보통, 칩 패키징 장치는 측 방향으로, 칩 공급부(A), 칩 프로세서부(C) 및 기판 공급부(B)로 구성된다. 기판 공급부(B)는 기판 홀더(11) 및 로봇 암(12)을 포함한다. 처리 동안, 웨이퍼 카세트는 칩 공급부(A)에 제공되며, 로봇 암(12)은 기판 홀더(11)로부터 기판을 쥐고, 이를 프로세서부(C) 내의 미리 결정된 위치에 위치시킨 후, 공정을 완료한다. 즉, 웨이퍼 상의 칩은 원하는 패키지가 완료될 때까지 기판에 접합된다. 도면에 도시된 장치는 프레임 상에 장착된 하우징과, 예를 들어 칩 또는 기판과 같은 품목을 적재하기 위해, 또는 장치의 다양한 모듈 또는 구성요소를 장착, 관찰 또는 검사하기 위해 사용되는 웨이퍼 카세트 적재 도어, 빔 도어 등과 같이 개방 또는 폐쇄될 수 있는 복수의 도어를 갖는다. 그러므로, 이들 도어의 설정은 특정 요구에 따라 설정될 수 있고, 모든 도어가 안전하게 닫혔을 때에만 장치를 시동하고 작동을 수행하도록 설정될 수 있다.
통상의 기술자는 본원에 서술된 기판이 일반적으로 칩 또는 다른 마이크로 전자 구성요소를 운반하기 위해 사용될 수 있는 임의의 캐리어(carrier)를 지칭하는 것을 이해할 수 있음이 주목되어야 한다. 이는, 기판, 베이스(base), 웨이퍼 등일 수 있다.
도 2를 참조하면, 도 2는 부분적인 하우징이 제거된 이후 도 1에 도시된 칩 패키징 장치의 개략도이다. 내부 구조를 더 잘 나타내기 위해, 기판 공급부(B)의 기판 홀더(11) 및 로봇(12)도 제거된다. 도 3을 참조하면, 도 3은 부분적인 하우징이 제거된 이후 도 1에 도시된 칩 패키징 장치의 평면도이다. 도 2 및 도 3을 결합하여, 칩 공급부(A)는 독립적으로 작동되고, 세로축 방향으로 대칭적으로 배열된 제1 칩 공급 디바이스(20) 및 제2 칩 공급 디바이스(20)를 포함한다. 프로세서부(C)는 제1 칩 처리 디바이스(30) 및 제2 칩 처리 디바이스(30'), 제1 칩 이송 디바이스(40) 및 제2 칩 이송 디바이스(40')를 포함한다. 상기 각 쌍은 대칭적으로 배열되고 독립적으로 작동된다. 통상의 기술자는 본 발명의 사상 및 원리로부터, 본 발명에 따른 칩 패키징 장치가 단지 하나의 또는 두 개를 초과하는 칩 공급 디바이스, 칩 처리 디바이스, 및 칩 이송 디바이스를 가질 수 있고, 이러한 실시예도 본 발명의 범주 내에 속함을 이해할 것이다. 본 발명에 따른 칩 패키징 장치의 제1 칩 공급 디바이스(20) 및 제2 칩 공급 디바이스(20'), 제1 칩 처리 디바이스(30) 및 제2 칩 처리 디바이스(30'), 그리고 제1 칩 이송 디바이스(40) 및 제2 칩 이송 디바이스(40')는 각각 실질적으로 동일하거나 상이할 수 있다. 현재의 실시예에서, 디바이스가 동일하기 때문에, 이하에서는 제1 칩 공급 디바이스(20), 제1 칩 처리 디바이스(30), 및 제1 칩 이송 디바이스(40)만을 설명한다. 또한, 본 발명에 따른 장치에서 다양한 디바이스는 통합 제어 시스템 하에서 서로 독립적으로 작동한다.
도 4를 참조하면, 도 4는 도 1에 도시된 칩 패키징 장치의 칩 공급 디바이스(20) 및 칩 처리 디바이스(30)의 부분 사시도이다. 도시된 바와 같이, 칩 공급 디바이스(20)에서 픽 스테이션(pick station, 21)은 웨이퍼 카세트(wafer cassette)를 적재하는데 사용되며, 적합한 높이로 조정하기 위해 수직 방향으로 이동될 수 있다. 칩 처리 디바이스(30)는 웨이퍼 카세트로부터 웨이퍼를 잡는 그리퍼(gripper, 31)를 포함한다. 도 4에 도시된 바와 같이, 그리퍼(31)는 슬라이드 레일(slide rail, 32) 상에 지지되며, 슬라이드 레일(32)을 따라 이동할 수 있다. 웨이퍼를 잡기 위하여, 그리퍼(31)는 슬라이드 레일(32)을 따라 웨이퍼 카세트 쪽으로 이동한다. 웨이퍼 카세트로부터 웨이퍼를 잡은 후에, 그리퍼(31)는 웨이퍼 테이블(33) 상에 웨이퍼를 위치시키는 웨이퍼 테이블 쪽으로 이동하며, 그리고 나서 웨이퍼 테이블(33)로부터 안전한 위치까지 계속 이동한다. 웨이퍼 테이블(33)은 웨이퍼를 정렬하기 위하여 수직 방향으로 이동되고 회전될 수 있다. 그 후, 웨이퍼 테이블(33) 상의 카메라는 양호한 칩(good chip)에 대해 웨이퍼를 검사한다. 양호한 칩이 발견되면, 웨이퍼 테이블(33) 상의 이젝터(ejector, 34)는 웨이퍼로부터 칩을 분리한다.
도 5는 도 1에 도시된 칩 패키징 장치의 칩 처리 디바이스(30)의 다른 부분 사시도이다. 도 5에 도시된 바와 같이, 칩 처리 디바이스(30)는 그리퍼(36), 제1 픽업 플랫폼(37) 및 제2 픽업 플랫폼(37')을 더 포함한다. 그리퍼(36)는 웨이퍼 테이블(33) 상에서 분리된 칩을 쥐고, 픽업 플랫폼(37 및 37')의 배치 스테이션(placement station) 상에 이들을 위치시키도록 사용된다. 도면에 도시된 제1 픽업 플랫폼(37) 및 제2 픽업 플랫폼(37')은 동일한 구조 및 기능을 갖는다. 이들 양자는 그리퍼(36)에 의해 이송된 칩을 수용하기 위한 것이다. 도시된 바와 같이, 픽업 플랫폼(37)은 다수의 배치 스테이션(39)을 구비한다. 픽업 플랫폼(37')이 다수의 배치 스테이션(39')을 구비하는 한편, 각 배치 스테이션은 칩을 고정한다. 각 픽업 플랫폼 상에서 배치 스테이션(39)의 개수가 고정된다. 즉, 대응하는 수의 배치 스테이션을 갖는 플레이트가 작동 전에 필요에 따라 선택될 수 있도록 각각 상이한 개수의 스테이션을 갖는 다양한 플레이트가 제공될 수 있다. 또한, 플레이트 상에 배치되는 칩을 보호하기 위해 픽업 플랫폼상에 진공 디바이스(vacuum device)가 배치될 수 있다.
본 발명에 따른 칩 패키징 장치의 픽업 플랫폼 각각은 적재 위치와 픽 위치 사이에서 이동 가능하다. 픽업 플랫폼은 적재 위치에 있는 동안 다수의 칩이 적재되도록 조정되고, 픽업 플랫폼은 픽 위치에 있는 동안 다수의 접합 헤드가 동시에 다수의 칩을 픽업하게 할 수 있다. 도 5를 참조하면, 각 픽업 플랫폼은 높이가 수직 방향으로 조정 가능하다. 픽업 플랫폼이 그리퍼(36)에 근접한 높이까지 하강될 때, 픽업 플랫폼은 적재 위치에 도달한다. 그리퍼(36)는 픽업 플랫폼의 각 배치 스테이션 상에 칩을 하나씩 위치시킨다. 반대로, 픽업 플랫폼이 접합 헤드에 근접한 위치까지 상승될 때, 픽업 플랫폼은 픽 위치에 도달하고, 다수의 접합 헤드는 픽업 플랫폼 상에서 칩을 동시에 픽업하며, 이들을 기판으로 한번에 이송할 수 있다. 게다가, 제1 픽업 플랫폼(37) 및 제2 픽업 플랫폼(37')은 적재 위치 및 픽 위치에 엇갈리도록 배치된다. 즉, 제1 픽업 플랫폼(37)이 하부의 적재 위치에 있을 때 제2 픽업 플랫폼(37')은 상부의 픽 위치에 있다. 제1 픽업 플랫폼(37)이 칩들로 채워지고, 접합 헤드가 픽업하는 픽 위치까지 상승될 때, 제2 픽업 플랫폼(37') 상의 칩은 접합 헤드에 의해 제거되며, 그리고 나서 제2 픽업 플랫폼(37')은 칩을 적재하기 위해 그리퍼(36)에 대한 하부 적재 위치까지 하강된다. 이러한 장치는 장치의 효율을 효과적으로 개선시킬 수 있다. 접합 헤드가 칩을 픽업할 때, 칩이 위치 요건 및 다른 요건에 충족하는지 판단하기 위하여, 접합 헤드가 픽업 플랫폼 상에서 다수의 칩을 하나씩 검사하고 대응하는 조정을 하는 것이 필수적이며, 이는 그립 단계를 매우 시간 소모적으로 만든다. 하나의 픽업 플랫폼 만이 제공되는 칩 패키징 장치에서, 칩 처리 디바이스의 칩 분리 단계가 칩 그립 단계의 완료를 기다리도록 정지되어야 할 수 있다. 반대로, 본 발명에서는, 두 개의 픽업 플랫폼이 적재 위치 및 픽 위치에 엇갈리도록 배치되기 때문에, 하나의 픽업 플랫폼이 적재 단계를 완료하고 픽업 단계로 계속될 때, 칩 처리 디바이스는 작업을 계속할 수 있다. 칩 적재 단계는 다른 픽업 플랫폼 상에서 수행될 수 있다. 그로 인해, 장치는 칩 처리 디바이스의 연속적인 작업을 실현하고, 칩 패키징 디바이스의 효율을 개선한다.
도 6 및 도 7을 참조하면, 칩 패키징 장치에서 칩 이송 디바이스(4)가 상세히 서술될 것이다. 도시된 바와 같이, 칩 이송 디바이스(40)는 주로, 함께 장착된 다수의 접합 헤드(41)(도 6 또는 도 7에서 6개의 접합 헤드) 및 구동 메커니즘(미도시) 및 카메라(47)를 포함한다. 카메라(47)는 픽업 플랫폼 상의 칩의 위치가 요건 등을 충족하는지 검사하기 위해 사용된다. 접합 헤드(41)는 빔(42) 상에 장착되고, 빔(42)의 단부는 각각 두 개의 세로축 레일(43) 상에 각각 장착된다. 다수의 접합 헤드(41)는 빔(42)의 길이 방향으로 빔(42)을 따라 함께 이동되고, 빔(42)은 세로축 레일(43)을 따라 이동될 수 있어서, 다수의 접합 헤드(41)가 수평 및 수직 방향으로 함께 이동하게 할 수 있다. 또한, 다수의 접합 헤드(41)는 빔(42)에 대해 수직 방향으로 독립적으로 이동되도록 배치되고, 각 축 주위에서 독립적으로 회전 가능하도록 배치된다. 따라서, 접합 헤드(41)는 임의의 미세 움직임을 수행하여 정밀 작동 공정을 완료하도록 충분한 자유 이동을 한다. 또한, 접합 헤드(41) 사이의 수평 거리(horizontal distance)는 또한, 접합 헤드(41) 각각이 픽업 플랫폼(37) 상의 플레이트(38)의 대응하는 배치 스테이션(39)과 정렬되도록 조정될 수 있다.
본 발명에 따른 장치에서 칩 이송 디바이스 상의 다수의 접합 헤드는 픽업 플랫폼으로부터 다수의 칩을 한 번에 동시에 픽업하도록 구성된다. 도 8을 참조하면, 칩 이송 디바이스 상의 각 접합 헤드(41)는 다수의 접합 헤드가 픽업 플랫폼으로부터 다수의 칩(70)을 한 번에 동시에 픽업할 수 있도록, 픽업 플랫폼(37)의 플레이트 상의 칩(70)과 정렬된다. 웨이퍼로부터 칩을 하나씩 직접 검출하고, 선택하고, 정렬하고, 픽업하던, 종래 기술의 접합 헤드와 비교하면, 이러한 장치는 생산 효율을 크게 개선시킬 수 있다.
도 9는 도 1에 도시된 칩 패키징 장치에서 접합 플랫폼(bonding platform, 50)의 개략도를 도시한다. 접합 플랫폼(50)은 도 1에 도시된 칩 패키징 장치의 대략 중간 위치에 배치된다. 도 9를 참조하면, 접합 플랫폼(50)은 기판을 지지하는 지지 플레이트(51)를 포함한다. 지지 플레이트(51)는 지지 기판 상에 기판을 흡착하고 고정시키기 위해, 음압을 제공하는 복수의 진공홀(53)을 구비한다. 상부 및 하부로 이동하도록 제어될 수 있는 복수의 스트럿(strut, 54)이 지지 플레이트(51) 상에 더 제공된다. 지지 플레이트 아래에는 지지 플레이트(51)를 가열하기 위해 작동될 수 있는 가열 플레이트(52)가 제공된다. 작동 동안, 로봇 암(robot arm, 12)이 기판 홀더(11)로부터 기판을 잡은 다음 이를 지지 플레이트(51) 위에 위치시키고, 이때 스트럿(54)이 지지 플레이트의 표면 위로 상승되며 따라서, 기판은 스트럿에 의하여 실제로 지지된다. 그 후, 로봇암(12)이 제거되고, 스트럿(54)은 웨이퍼가 지지 플레이트에 의해 지지되도록 지지 플레이트 아래로 들어간다. 그 후, 가열 디바이스 즉, 가열 플레이트(52)가 작동되고, 가열 플레이트(52)의 열이 지지 플레이트(51)로 전달되며, 기판으로 더 전달된다. 기판이 적절한 온도로 가열될 때, 기판에 부착된 칩은 칩의 바닥에서 접착제(adhesive)가 녹기 때문에, 기판에 단단히 접합된다.
도 10a 내지 도 10c는 본 발명의 칩 패키징 장치를 사용하여 구현될 수 있는 수개의 특정 상황을 도시한다. 도 10a에 도시된 바와 같이, 본 발명의 장치는 기판(80)에 동일한 칩(70)을 접합하기 위해 사용될 수 있으며, 이 경우 제1 칩 공급 디바이스 및 제2 칩 공급 디바이스는 처리 동안 동일한 종류의 웨이퍼를 제공한다. 두 개의 독립적으로 작업하는 칩 처리 디바이스 및 칩 이송 디바이스에 의해 동일한 칩이 처리되고, 접합을 위해 단일 기판으로 이송된다. 도 10b 및 도 10c를 참조하면, 제1 칩 공급 디바이스 및 제2 칩 공급 디바이스에 상이한 종류의 웨이퍼를 제공함으로써, 두 개의 독립적으로 작업하는 칩 처리 디바이스 및 칩 이송 디바이스에 의해 상이한 칩(D1 및 D2)이 처리되고, 접합을 위해 단일 기판으로 이송된다. 즉, 이 실시예는 단일 머신에서 두 개의 상이한 종류의 칩의 처리와, 동일한 기판 상에서 두 개의 상이한 종류의 칩의 접합을 가능케 한다. 이들 중, 도 10b는 상이한 종류의 칩이 기판에 각각 접합되는 것을 실현하고, 도 10c는 칩(D1)이 다른 칩(D2)에 접합되는 것을 실현한다. 통상의 기술자는 본 발명의 사상 및 원리를 기초로, 더욱 복잡한 처리를 달성하기 위해, 더 많은 상이한 종류의 칩이 동일한 기판 상에 접합될 수 있도록, 더욱 많은 디바이스가 칩 패키징 장치에 추가될 수 있음을 이해할 것이다.
이하에서 본 발명에 따른 칩 패키징 방법이 상세히 서술될 것이다. 예를 들어, 방법은 도 11에 도시된 흐름도에 따라 구현되며, 도 1에 도시된 장치에 의해 구현된다. 하지만, 본 발명에 유사한 칩 패키징 방법이 칩 이외의 적합한 구성요소 및 요소를 패키징하는 데에도 사용될 수 있고, 도 1에 도시된 디바이스 이외의 다른 디바이스를 사용하여 구현될 수도 있음이 주목되어야 한다.
도 11을 참조하면, 예시적인 방법의 주요 단계가 상세히 열거된다. 처리 동작을 위해, 먼저 칩 공급부에 웨이퍼 카세트를 추가하고, 로봇 암에 의해 접합 플랫폼에 기판을 적재하는 것이 필요하다. 그 후, 칩 패키징 장치가 작동된다. 칩 처리 디바이스에서 제1 픽업 플랫폼은 적재 위치까지 하강되고, 제2 픽업 플랫폼은 픽업 위치까지 상승된다. 동시에, 칩 처리 디바이스에서 그리퍼는 장치의 제어 시스템의 제어 하에 웨이퍼 카세트로부터 웨이퍼를 잡고, 웨이퍼를 웨이퍼 테이블 상에 위치시킬 것이다. 웨이퍼 테이블은 카메라가 웨이퍼를 탐지하고 양호한 상태인 칩을 검색하도록 웨이퍼를 뻗고(stretch), 이젝터를 통해 웨이퍼로부터 칩을 분리한다. 그 후, 그리퍼는 분리된 칩을 잡고, 제1 픽업 플랫폼의 미리 결정된 배치 스테이션 상에 이들을 위치시킨다. 제1 픽업 플랫폼으로 충분한 칩이 적재될 때, 제1 픽업 플랫폼은 픽 위치까지 상승하고, 접합 헤드는 제1 픽업 플랫폼으로 이동하며, 그 안의 카메라는 각 칩의 위치가 타겟 위치로 정렬되는지를 검출한다. 각 칩의 위치가 요건을 충족한 후에, 다수의 접합 헤드는 제1 픽업 플랫폼 상의 다수의 칩을 한 번에 동시에 잡는다. 그후, 접합 헤드는 접합 플랫폼으로 계속 이동하며, 기판의 미리 결정된 위치 상에 다수의 칩을 하나씩 위치시킨다. 제1 픽업 플랫폼이 칩들로 채워지고, 접합 헤드가 픽업하는 픽 위치로 상승되는 동안, 제2 픽업 플랫폼(37')은 적재 위치로 하강된다. 제2 픽업 플랫폼이 칩으로 채워질 때까지, 그리퍼는 분리된 칩을 잡고, 제2 픽업 플랫폼의 미리 결정된 배치 스테이션 상에 이들을 위치시킨다. 예를 들어, 장치의 시스템은 픽업 플랫폼 중 하나가 칩으로 가득 찰 때 다른 픽업 플랫폼 상의 칩이 칩 이송 디바이스에 의해 검출되고 제거되도록 적절히(just right) 구조화될 수 있다. 따라서, 제2 픽업 플랫폼은 칩으로 채워지고, 픽 위치까지 상승될 때, 제1 픽업 플랫폼 상의 칩은 접합 헤드에 의해 바로 제거되며, 그 후 제1 픽업 플랫폼은 적재 위치까지 하강된다. 따라서, 본 발명에서 두 개의 픽업 플랫폼이 제공되고, 적재 위치 및 픽 위치에 엇갈리도록 배열된다. 따라서, 칩 처리 장치는 칩 처리 장치가 적재 단계를 완료하고 하나의 픽업 플랫폼 상에서 픽 단계를 개시하면서, 다른 픽업 플랫폼 상에서 칩 적재 단계를 수행하도록 계속 작업할 수 있어서, 칩 처리 디바이스의 연속적인 작업을 실현하고, 칩 패키징 장치의 효율을 효과적으로 개선할 수 있다.
하나 이상의 바람직한 실시예 및 하나 이상의 대안적인 실시예에 의해 위에서 본 발명이 서술되었다. 덧붙여, 본 발명의 다양한 양상이 또한 서술되었다. 다양한 양상 또는 실시예는 제한적으로 해석되어서는 안되며, 예시적인 것으로 해석되어야 한다. 본 발명의 범위는 청구범위에 의해 결정된다는 것이 이해될 것이다.

Claims (16)

  1. 칩 패키징 장치로서,
    적어도 하나의 칩 공급 디바이스(20);
    대응하는 칩 공급 디바이스(20)에 의해 제공되는 칩(70, D1, D2)을 처리하도록 구성되는 적어도 하나의 칩 처리 디바이스(30);
    적어도 하나의 칩 이송 디바이스(40) - 각 칩 이송 디바이스(40)는 각각 다수의 접합 헤드(bond head, 41)를 갖고, 각 접합 헤드(41)는 각 대응하는 칩 처리 디바이스(30)에 의해 처리되는 칩들(70, D1, D2) 중 하나를 이송함 -;
    를 포함하고, 각 칩 처리 디바이스(30)는 적어도 두 개의 픽업 플랫폼(pick-up platform, 37)을 포함하고, 각 픽업 플랫폼(37, 37')은 다수의 칩을 동시에 배열하도록 구성되며; 대응하는 칩 이송 디바이스(40) 상의 상기 다수의 접합 헤드(41)는 각 픽업 플랫폼(37, 37')으로부터 상기 다수의 칩(70, D1, D2)을 한 번에 동시에 픽업하도록 구성되는 칩 패키징 장치.
  2. 제1항에 있어서, 각 상기 칩 처리 디바이스(30)는 제1 픽업 플랫폼(37) 및 제2 픽업 플랫폼(37')을 포함하고, 대응하는 칩 이송 디바이스(40)는 각각 상기 제1 픽업 플랫폼(37) 및 상기 제2 픽업 플랫폼(37')으로부터 상기 다수의 칩(70, D1, D2)을 픽업하는 칩 패키징 장치.
  3. 제2항에 있어서, 상기 픽업 플랫폼(37, 37')의 각각은 적재 위치와 픽 위치(picking position) 사이에서 이동 가능하며, 상기 픽업 플랫폼(37, 37')은 상기 적재 위치에 있는 동안 상기 다수의 칩(70, D1, D2)이 적재되도록 적응되고, 상기 픽업 플랫폼(37, 37')은 상기 픽 위치에 있는 동안 상기 다수의 접합 헤드가 상기 다수의 칩(70, D1, D2)을 동시에 픽업하도록 적응되는 칩 패키징 장치.
  4. 제3항에 있어서, 각 상기 칩 처리 디바이스(30)는 상기 제1 픽업 플랫폼(37) 및 상기 제2 픽업 플랫폼(37')이 상기 적재 위치 및 상기 픽 위치에 번갈아 있도록 배열되는 칩 패키징 장치.
  5. 제1항에 있어서, 상기 칩 패키징 장치는 독립적으로 작동하는 제1 칩 공급 디바이스(20) 및 제2 칩 공급 디바이스(20')를 구비하는 칩 패키징 장치.
  6. 제5항에 있어서, 상기 제1 칩 공급 디바이스(20) 및 상기 제2 칩 공급 디바이스(20')는 상이한 칩(70, D1, D2)을 제공하는 칩 패키징 장치.
  7. 제5항에 있어서, 상기 칩 패키징 장치는 독립적으로 작동하는 제1 칩 처리 디바이스(30) 및 제2 칩 처리 디바이스(30')를 구비하고, 이들은 각각 대응하는 제1 칩 공급 디바이스(20) 및 대응하는 제2 칩 공급 디바이스(20')에 의해 제공되는 칩(70, D1, D2)을 처리하는 칩 패키징 장치.
  8. 제7항에 있어서, 상기 칩 패키징 장치는 독립적으로 작동하는 제1 칩 이송 디바이스(40) 및 제2 칩 이송 디바이스(40')를 구비하고, 이들은 각각 대응하는 제1 칩 처리 디바이스(30) 및 제2 칩 처리 디바이스(30')에 의해 처리된 칩을 이송하는 칩 패키징 장치.
  9. 제1항에 있어서, 상기 칩 패키징 장치는 접합 플랫폼(bonding platform, 50)을 더 포함하고, 기판(80)은 상기 접합 플랫폼(50) 상에 배치되며, 상기 칩은 상기 접합 헤드(41)에 의해 상기 기판(80)에 접합되는 칩 패키징 장치.
  10. 제9항에 있어서, 상기 접합 플랫폼(50)은 가열 디바이스(52)를 구비하고, 상기 가열 디바이스(50)는 상기 접합 플랫폼(50) 상에 배치된 상기 기판(80)을 가열하여 상기 칩(70, D1, D2)에 상기 기판을 접합하도록 적응되는 칩 패키징 장치.
  11. 칩 패키징 방법으로서,
    제1 칩 처리 디바이스를 제공하는 것 - 상기 제1 칩 처리 디바이스는 제1 픽업 플랫폼 및 제2 픽업 플랫폼을 포함함 -;
    상기 제1 픽업 플랫폼 및 상기 제2 픽업 플랫폼을 적재 위치 및 픽 위치에 번갈아 이동시키는 것을 포함하고, 상기 픽업 플랫폼은 상기 적재 위치에서 다수의 칩이 적재되도록 적응되고, 상기 픽업 플랫폼은 상기 픽 위치에서 칩 이송 디바이스 상에 배치되는 다수의 접합 헤드가 상기 다수의 칩을 동시에 픽업하도록 적응되는 칩 패키징 방법.
  12. 제11항에 있어서, 제2 칩 처리 디바이스가 더 제공되고, 상기 제2 칩 처리 디바이스 및 상기 제1 칩 처리 디바이스는 상이한 칩을 독립적으로 처리하는 칩 패키징 방법.
  13. 제11항에 있어서, 접합 플랫폼이 더 제공되고, 상기 접합 플랫폼은 웨이퍼를 위치시키기 위해 사용되며, 상기 칩은 상기 접합 헤드에 의해 상기 웨이퍼에 접합되는 칩 패키징 방법.
  14. 제13항에 있어서, 상기 접합 플랫폼 상에 배치된 상기 웨이퍼를 가열하여 상기 웨이퍼에 상기 칩을 접합하도록, 상기 접합 플랫폼 상의 가열 디바이스를 작동시키는 것을 더 포함하는 칩 패키징 방법.
  15. 제11항에 있어서, 상기 칩 이송 디바이스는 각 칩의 상기 위치가 요건에 충족하는지 판단하기 위하여 상기 픽업 플랫폼 상의 다수의 칩을 하나씩 검출하는 카메라를 더 구비하는 칩 패키징 방법.
  16. 제11항에 있어서, 상기 칩 이송 디바이스는 접합을 수행하기 위해 상기 기판에 상기 칩을 하나씩 위치시키는 칩 패키징 방법.
KR1020187029567A 2016-03-14 2016-03-14 칩 패키징 장치 및 그 방법 KR102281279B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/076233 WO2017156671A1 (zh) 2016-03-14 2016-03-14 芯片封装设备及其方法

Publications (2)

Publication Number Publication Date
KR20180124077A true KR20180124077A (ko) 2018-11-20
KR102281279B1 KR102281279B1 (ko) 2021-07-23

Family

ID=59852338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187029567A KR102281279B1 (ko) 2016-03-14 2016-03-14 칩 패키징 장치 및 그 방법

Country Status (7)

Country Link
US (1) US11189507B2 (ko)
KR (1) KR102281279B1 (ko)
CN (1) CN108886002B (ko)
MY (1) MY198186A (ko)
PH (1) PH12018501980A1 (ko)
SG (1) SG11201807973RA (ko)
WO (1) WO2017156671A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631885B1 (ko) 2023-06-13 2024-02-01 주식회사 모든다해 분광화상을 이용한 전지셀 이물 검출 방법 및 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY198186A (en) * 2016-03-14 2023-08-09 Capcon Ltd Chip packaging apparatus and method thereof
WO2018064813A1 (zh) 2016-10-08 2018-04-12 华封科技有限公司 半导体封装设备及其控制方法和控制装置
CN109461667A (zh) * 2018-12-06 2019-03-12 深圳市佳思特光电设备有限公司 半导体芯片封装键合设备及实现方法
CN111261558B (zh) * 2020-01-21 2022-11-15 深圳中科系统集成技术有限公司 一种微电子器件一体化辅助封装装置
CN112466801B (zh) * 2021-01-29 2021-04-20 四川晶辉半导体有限公司 一种贴片二极管引线框架输送装置
CN113314441B (zh) * 2021-05-28 2024-03-08 安徽光智科技有限公司 元器件封装设备及其使用方法
CN117059519B (zh) * 2023-08-09 2024-04-26 广东省航瑞智能科技有限公司 一种多功能芯片组装一体机
CN117497434B (zh) * 2023-12-29 2024-04-09 砺铸智能设备(天津)有限公司 一种芯片倒装设备及其方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671530A (en) * 1995-10-30 1997-09-30 Delco Electronics Corporation Flip-chip mounting assembly and method with vertical wafer feeder
US5765277A (en) * 1995-09-30 1998-06-16 Samsung Electronics Co., Ltd. Die bonding apparatus with a revolving pick-up tool
US6013899A (en) * 1995-02-07 2000-01-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting soldering balls onto electrodes of a substrate or a comparable electronic component
US6739043B2 (en) * 1996-08-19 2004-05-25 Matsushita Electric Industrial Co., Ltd. Apparatus for feeding electronic component and method for mounting electronic component
CN102339771A (zh) * 2011-09-30 2012-02-01 中南大学 一种双焊线头引线键合装置
CN104701199A (zh) * 2015-03-20 2015-06-10 北京中电科电子装备有限公司 一种倒装芯片键合设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045914A1 (en) * 2003-07-09 2005-03-03 Newport Corporation Flip chip device assembly machine
AT512859B1 (de) * 2012-05-11 2018-06-15 Hanmi Semiconductor Co Ltd Halbleiterchip Wende- und Befestigungseinrichtung
US20140341691A1 (en) * 2013-05-14 2014-11-20 Kui Kam Lam Bonding apparatus having a plurality of rotary transfer arms for transferring electronic devices for bonding
CN104183527A (zh) 2013-05-28 2014-12-03 北京中电科电子装备有限公司 工件键合系统
CN108605431B (zh) * 2016-01-22 2020-10-30 华封科技有限公司 元件封装设备及其方法
MY198186A (en) * 2016-03-14 2023-08-09 Capcon Ltd Chip packaging apparatus and method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013899A (en) * 1995-02-07 2000-01-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting soldering balls onto electrodes of a substrate or a comparable electronic component
US5765277A (en) * 1995-09-30 1998-06-16 Samsung Electronics Co., Ltd. Die bonding apparatus with a revolving pick-up tool
US5671530A (en) * 1995-10-30 1997-09-30 Delco Electronics Corporation Flip-chip mounting assembly and method with vertical wafer feeder
US6739043B2 (en) * 1996-08-19 2004-05-25 Matsushita Electric Industrial Co., Ltd. Apparatus for feeding electronic component and method for mounting electronic component
CN102339771A (zh) * 2011-09-30 2012-02-01 中南大学 一种双焊线头引线键合装置
CN104701199A (zh) * 2015-03-20 2015-06-10 北京中电科电子装备有限公司 一种倒装芯片键合设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631885B1 (ko) 2023-06-13 2024-02-01 주식회사 모든다해 분광화상을 이용한 전지셀 이물 검출 방법 및 장치

Also Published As

Publication number Publication date
WO2017156671A1 (zh) 2017-09-21
SG11201807973RA (en) 2018-10-30
CN108886002A (zh) 2018-11-23
PH12018501980A1 (en) 2019-07-01
CN108886002B (zh) 2022-07-01
KR102281279B1 (ko) 2021-07-23
US11189507B2 (en) 2021-11-30
MY198186A (en) 2023-08-09
US20190080942A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR102281279B1 (ko) 칩 패키징 장치 및 그 방법
US8317077B2 (en) Thermal compressive bonding with separate die-attach and reflow processes
JPH10144705A (ja) 多重ボンディングシステムを有するダイボンディング装置
KR101217505B1 (ko) 다이 본딩 장비 및 이를 이용한 반도체 칩의 본딩 방법
US20220005720A1 (en) Fluxless gang die bonding arrangement
TW201806059A (zh) 晶片接合裝置及其接合方法
KR101802080B1 (ko) 웨이퍼로부터 다이들을 픽업하는 방법
KR102649912B1 (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR20080041471A (ko) 다이 본더
TW201332084A (zh) 三維封裝裝置
JP6847206B2 (ja) ユニバーサルチップバッチボンディング装置及び方法
KR102635493B1 (ko) 본딩 설비에서 다이를 이송하기 위한 장치 및 방법
US10734349B2 (en) Apparatus and method for packaging components
CN107452641B (zh) 从晶圆上拾取裸芯的方法
JP3898401B2 (ja) 部品供給装置
KR20220070985A (ko) 다이 이송 모듈 및 이를 포함하는 다이 본딩 장치
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
KR102316940B1 (ko) 다이 이송 모듈 및 이를 포함하는 다이 본딩 장치
KR102706412B1 (ko) 다이 본딩 장치 및 다이 본딩 방법
KR101619312B1 (ko) 부품실장기의 다이 공급장치
KR20240048934A (ko) 다이 본더
KR20240048052A (ko) 다이 본딩 장치
KR101624142B1 (ko) 반도체 제덱 트레이를 이용한 자동 회전 장치
JP4782177B2 (ja) チップ積層体の製造装置
KR20190118360A (ko) 듀얼 헤드 플립칩 본딩 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20181012

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181012

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190930

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201222

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210713

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210719

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210720

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240423

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241128

Start annual number: 5

End annual number: 5