[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180085382A - 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로 - Google Patents

전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로 Download PDF

Info

Publication number
KR20180085382A
KR20180085382A KR1020180084086A KR20180084086A KR20180085382A KR 20180085382 A KR20180085382 A KR 20180085382A KR 1020180084086 A KR1020180084086 A KR 1020180084086A KR 20180084086 A KR20180084086 A KR 20180084086A KR 20180085382 A KR20180085382 A KR 20180085382A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
fet
gate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020180084086A
Other languages
English (en)
Inventor
순페이 야마자키
히로미치 고도
야스히코 타케무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180085382A publication Critical patent/KR20180085382A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H01L29/7869—
    • H01L27/108—
    • H01L27/10826—
    • H01L27/10852—
    • H01L27/10879—
    • H01L27/10894—
    • H01L27/10897—
    • H01L29/41733—
    • H01L29/785—
    • H01L29/78609—
    • H01L29/78696—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은, 미세화한 반도체 집적회로에서 이용되는 오프 전류가 작은 전계 효과 트랜지스터(FET)를 제공한다.
절연 표면에 대략 수직으로 형성된 두께가 1 nm 이상 30 nm 이하의 박편 형상의 산화물 반도체와, 상기 산화물 반도체를 덮어 형성된 게이트 절연막과, 상기 게이트 절연막을 덮어 형성된 스트라이프 형상의 폭 10 nm 이상 100 nm 이하의 게이트를 가지는 전계 효과 트랜지스터로서, 이 구성에서는, 박편 형상의 산화물 반도체의 삼면을 게이트가 덮게 되기 때문에, 소스, 드레인으로부터 주입되는 전자를 효율적으로 배제하여, 소스와 드레인 사이를 거의 공핍화 영역으로 할 수 있고, 오프 전류를 저감할 수 있다.

Description

전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로{FIELD-EFFECT TRANSISTOR, AND MEMORY AND SEMICONDUCTOR CIRCUIT INCLUDING THE SAME}
본 발명은, 전계 효과 트랜지스터 및 그것을 이용한 반도체 장치에 관한 것이다.
종래, 반도체 집적회로 등에 이용되는 전계 효과 트랜지스터(이하, FET)는 실리콘 등의 반도체에 의해 형성되어 왔다(예를 들면, 비특허문헌 1 참조). 근년, 밴드 갭이 2.5 전자 볼트 이상의 산화물 반도체를 이용한 전계 효과 트랜지스터가 보고되고 있다. 특히, 반도체층 중의 도너 농도를 매우 낮게 함으로써, 그 오프 전류를 통상의 방법에서는 측정할 수 없는 레벨에까지 저하할 수 있는 것이 분명해졌다(예를 들면, 특허문헌 1 참조).
예를 들면, 실리콘을 이용한 FET에서는, 채널폭 1μm 당의 오프 전류는 통상 1×10－15 A/m 이상인 것에 대하여, 인듐-갈륨-아연계 산화물(In－Ga－Zn계 산화물) 반도체를 이용한 FET에서는 1×10－18 A/m 이하로 할 수 있다. 이것은 밴드 갭이 크기 때문에 진성 반도체에서는 열여기 캐리어가 매우 저농도가 되기 때문이고, 밴드 갭이 3 전자 볼트 이상이면, 이론적인 오프 전류의 하한은 1×10－31 A/m 이하가 된다.
이러한 오프 전류가 매우 낮은 FET를, 1개의 FET와 1개의 커패시터에 의해 구성되는 다이나믹 랜덤 액세스 메모리(1T1C형 DRAM)에 이용하면, 리프레시의 간격을 충분히 길게 할 수 있다. 이상적으로는 리프레시를 반영구적으로 행하지 않아도, 데이터를 보유할 수 있다(특허문헌 2 참조).
또한, 2개의 트랜지스터와 1개의 커패시터에 의해 구성되는 게인 셀형 메모리(gain cell memory)(특허문헌 3 참조)에 이용하면, 반영구적으로 불휘발의 메모리로 할 수 있다. 또한, 지금까지 제안되어 온 게인 셀형 메모리는 대용량의 커패시터가 불필요하기 때문에, 1T1C형 DRAM의 결점을 보충하는 것으로서 생각되어 왔지만, 많은 경우, 오프 전류를 충분히 작게 할 수 없기 때문에, 실용화되는 일은 없었다.
미국 특허 공개 제 2011/0148455호 명세서 미국 특허 공개 제 2011/0156027호 명세서 미국 특허 제 7468901호 명세서
Hisamoto et al. "A Folded-channel MOSFET for Deep-sub-tenth Micron Era", IEDM Tech. Dig., pp. 1032-1034, 1998.
그러나, 본 발명자의 연구 결과, 이러한 매우 낮은 오프 전류는 채널 길이가 충분히 긴 경우에 달성할 수 있지만, 채널 길이가 100 nm 이하가 되면, 단채널 효과에 의해 실현이 곤란하다는 것을 알 수 있었다.
그 이유를 도 10을 이용하여 설명한다. 도 10(A)는 채널 길이가 충분히 긴 경우이다. 막 위의 산화물 반도체(201a)에는 오믹 접촉하는 소스(204a), 드레인(205a)으로부터 전자(캐리어)가 주입된다. 그러나, 게이트(203a)의 일함수를 5.2 전자 볼트 이상으로 함으로써, 그들 전자를 산화물 반도체(201a)로부터 배제하여, 넓은 영역에 걸쳐 전자가 없는 공핍화 영역(206a)을 형성할 수 있다.
공핍화 영역(206a)이 존재함으로써, 소스(204a)와 드레인(205a) 간의 전류를 저지할 수 있고, 그 결과, 매우 낮은 오프 전류를 실현할 수 있다. 이러한 전자를 배제하는 작용은 게이트 절연막(202a)이 얇고, 유전율이 높을수록, 또한, 게이트(203a)의 일함수가 클수록 효과적이다.
도 10(B)는 산화물 반도체의 두께를 바꾸지 않고, 채널 길이만을 짧게 한 경우이다. 이 경우에는, 특히 산화물 반도체(201b) 아래의 부분(게이트 절연막(202b)의 반대측)에서 게이트의 작용이 미치지 않고, 전자의 농도를 충분히 작게 할 수 없다. 즉, 산화물 반도체(201b) 중, 게이트(203b)측에는 공핍화 영역(206b)이 형성되지만, 산화물 반도체(201b) 아래의 부분에까지 미치지 않는다. 그 결과, 소스(204b)와 드레인(205b) 간의 전류를 충분히 저지할 수 없는 것이다.
이러한 문제는 산화물 반도체(201b)를 가능한 한 얇게 하는 방법에 의해 해결할 수 있는 경우가 있다. 그러나, 두께가 1 nm 미만이면 산화물 반도체(201b)의 반도체 특성에 문제가 생기는 일이 있다. 특히, 산화물 반도체(201b)가 어떠한 결정 구조를 가지는 경우에는, 필요한 결정성을 얻을 수 없는 일도 있다.
실리콘을 이용한 FET에서도, 채널 길이가 짧아지는 것에 의한 오프 전류의 상승이나 서브 스레시홀드 특성의 악화는 단채널 효과로서 알려져 있지만, 산화물 반도체에서는 보다 현저하게 된다. 그것은, 실리콘을 이용한 FET에서는 소스와 채널 형성 영역, 혹은 드레인과 채널 형성 영역의 사이를 PN 접합에 의해 분리할 수 있지만, 산화물 반도체에서는 채널을 소스 혹은 드레인으로부터 분리하기 위해 PN 접합을 형성하는 것이 곤란하기 때문이다.
일반적으로, 실리콘을 이용한 FET에서는 예를 들면, 소스와 드레인을 고농도의 N형으로 하는 경우, 채널 형성 영역도 적당한 농도의 P형으로 한다. 이와 같이 하여 형성되는 PN 접합에 의해, 소스나 드레인으로부터 채널에 전자가 주입되는 것을 방지할 수 있다. 채널 형성 영역의 P형 불순물의 농도가 높으면, 전자의 주입을 방지하는 작용이 강해진다. 이 때문에, 실리콘을 이용한 FET에서는 채널 길이가 짧아지면 채널 형성 영역의 불순물 농도를 높게 하여 단채널 효과를 억제할 수 있다.
이에 대하여, 많은 경우, 산화물 반도체에서는 실리콘과 같이 도핑에 의해 반도체의 형(도전형)을 제어하는 것은 곤란하고, 예를 들면, 산화인듐 등의 인듐을 포함하는 산화물, 혹은 산화아연과 같이 아연을 포함하는 산화물에서는 N형 반도체는 제작할 수 있지만, P형 반도체는 제작할 수 없다. 따라서, 실리콘을 이용한 FET와 같이 채널 형성 영역을 고농도의 P형으로 하는 방법은 채용할 수 없다.
미세화를 진행시킴에 있어서는, 채널 길이를 짧게 하는 것은 필수이며, 단채널로도 충분히 낮은 오프 전류를 얻을 수 있는 것이 바람직하다. 본 발명의 일 양태는 상기와 같은 단채널화에 따른 오프 전류의 상승을 회피할 수 있는 FET를 제공하는 것을 과제의 하나로 한다. 또한, 본 발명의 일 양태는 충분히 미세화된 FET를 제공하는 것을 과제로 한다. 또한, 본 발명의 일 양태는 FET를 가지는 반도체 장치를 제공하는 것을 과제로 한다. 또한, 본 발명의 일 양태는 FET 혹은 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다. 본 발명에서는 이상의 과제의 적어도 하나를 해결한다.
본 발명의 일 양태는 두께가 1 nm 이상 30 nm 이하, 바람직하게는 3 nm 이상 5 nm 이하이고, 높이가 최소 가공 선폭(Feature Size)의 1배 이상이고, 절연 표면에 대략 수직으로 형성된 박편 형상의 산화물 반도체와, 산화물 반도체를 덮어 형성된 게이트 절연막과, 게이트 절연막을 덮어 형성된 스트라이프 형상의 폭 10 nm 이상 100 nm 이하, 바람직하게는 10 nm 이상 30 nm 이하의 게이트를 가지는 FET이다. 또한, 본 명세서에서 「대략 수직」이란, 대상이 되는 면에 대하여, 70°이상 110°이하의 각도를 가지는 경우를 말한다.
또한, 본 발명의 일 양태는 두께가 1 nm 이상 30 nm 이하, 바람직하게는 3 nm 이상 5 nm 이하이고, 높이가 최소 가공 선폭의 1배 이상이고, 절연 표면에 대략 수직으로 형성된 박편 형상의 산화물 반도체와, 산화물 반도체의 적어도 3개의 면에 접하는 소스 및 드레인과, 산화물 반도체를 덮어 형성된 게이트 절연막을 가지는 FET이다. 여기서, 소스와 드레인의 간격은 10 nm 이상 100 nm 이하, 바람직하게는 10 nm 이상 30 nm 이하의 FET로 하면 좋다.
상기에서, 산화물 반도체는 산화인듐, 산화아연, 산화주석을 이용할 수 있다. 또한, 2원계 금속 산화물인, 예를 들면, In－Zn계 산화물, Sn－Zn계 산화물, Al－Zn계 산화물, Zn－Mg계 산화물, Sn－Mg계 산화물, In－Mg계 산화물, In－Sn계 산화물, 혹은 In－Ga계 산화물 등을 이용할 수도 있다. 여기서, 예를 들면, In－Ga계 산화물이란, 인듐(In)과 갈륨(Ga)을 각각 5 원자% 이상 포함하는 산화물이라는 의미이며, 그 외의 원소가 포함되어 있어도 좋다.
예를 들면, In－Zn계 산화물을 이용하는 경우, 인듐(In)과 아연(Zn)을 In/Zn = 0.5∼50, 바람직하게는 In/Zn = 1∼20, 더욱 바람직하게는 In/Zn = 1.5∼15의 비율로 포함하는 산화물 타겟을 이용하여 산화물 반도체를 형성할 수 있다. 또한, In－Zn계 산화물의 형성에 이용하는 타겟은, 원자수비가 In：Zn：O = x：y：z일 때, z＞1.5x＋y로 하면 좋다. 또한, 인듐의 비율을 높게 함으로써, FET의 이동도를 향상시킬 수 있다.
마찬가지로, 산화물 반도체로서 3원계 금속 산화물인, In－Ga－Zn계 산화물, In－Sn－Zn계 산화물, In－Al－Zn계 산화물, Sn－Ga－Zn계 산화물, Al－Ga－Zn계 산화물, 혹은 Sn－Al－Zn계 산화물 등을 이용할 수 있다. 또한, 4원계 금속 산화물인 In－Sn－Ga－Zn계 산화물을 이용해도 좋다.
여기서, 예를 들면, In－Ga－Zn계 산화물이란 인듐(In)과 갈륨(Ga)과 아연(Zn)을 각각 3.3 원자% 이상 포함하는 산화물이라는 의미이며, 그 외의 원소가 포함되어 있어도 좋다. 또한, In－Sn－Ga－Zn계 산화물에서는 인듐(In)과 주석(Sn)과 갈륨(Ga)과 아연(Zn)을 각각, 2.5 원자% 이상 포함하는 산화물이라는 의미이며, 그 외의 원소가 포함되어 있어도 좋다.
또한, 상기에서 산화물 반도체는 결정성을 가지는 영역을 가져도 좋다. 또한, 그 영역의 결정은 c축이 산화물 반도체면에 대략 수직이면 좋다. 특히 FET의 채널이 형성되는 영역(표면 위에 게이트가 형성되는 영역 혹은 게이트가 덮는 영역)은 결정성을 가지는 것이 바람직하다.
이러한 결정은 ab면에 수직인 방향에서 볼 때, 삼각형, 육각형, 정삼각형, 또는 정육각형의 원자 배열을 가지고, 또한, c축 방향으로 금속 원자가 층상(層狀)으로 배열한 상(相), 또는 c축 방향으로 금속 원자와 산소 원자가 층상으로 배열한 상을 가져도 좋다. 이와 같이 표면에 대하여, c축이 대략 수직인 결정을 가지는 산화물 반도체를 C 축 배열 결정성 산화물 반도체(Axis Aligned Crystalline Oxide Semiconductor(CAAC－OS))라고 한다.
또한, 상기에서 산화물 반도체의 일부는, 질소, 붕소 혹은 인을 가지는 영역을 가져도 좋고, 특히, 그들 영역은 이온 주입법 등의 수단에 의해 게이트를 마스크로 하여 자기 정합적으로 형성되어도 좋다. 또한, 산화물 반도체의 전부 혹은 일부에는 니켈 혹은 구리와 같은 전자를 흡수하는 작용을 가지는 금속 원소 혹은 과산화물을 형성하는 작용을 가지는 금속 원소를 0.1 원자% 내지 5 원자% 가져도 좋다.
또한, 상기에서, 게이트 절연막은 산화실리콘, 산화탄탈, 산화하프늄, 산화알루미늄, 산화이트륨, 산화랜턴, 규산하프늄, 산질화실리콘, 질화실리콘으로부터 선택된 하나 이상의 재료를 포함해도 좋다.
또한, 상기에서, 게이트 절연막은 구성하는 산소 이외의 원소 중 50 원자% 이상이 실리콘, 탄탈, 하프늄, 알루미늄, 이트륨, 랜턴으로부터 선택된 하나 이상의 원소인 산화물로 이루어져도 좋다.
또한, 본 명세서에서 금속 원소란, 희가스 원소, 수소, 붕소, 탄소, 질소, 16족 원소(산소 등), 17족 원소(불소 등), 실리콘, 인, 게르마늄, 비소, 안티몬 이외의 모든 원소이다. 또한, 산화물이란, 금속 원소 이외의 원소에 차지하는 산소의 비율이 50 원자% 이상의 화합물을 말한다.
본 발명의 다른 일 양태는, 상기의 FET를 하나 이상 이용한 메모리이다. 메모리로서는 1T1C형 RAM 및 게인 셀형 메모리를 들 수 있다. 또한, 본 발명의 다른 일 양태는 상기의 FET를 이용하여 형성된 레지스터를 가지는 중앙 연산 처리 회로(CPU), 혹은 그 외의 반도체 집적회로(LSI) 등의 반도체 회로이다.
상기의 구성에서는, 박편 형상의 산화물 반도체의 삼면을 게이트가 덮게 된다. 따라서, 소스, 드레인으로부터 산화물 반도체에 주입되는 전자를 효율적으로 배제하여, 소스와 드레인 사이의 부분의 대부분을 공핍화 영역으로 할 수 있고, 오프 전류를 저감할 수 있다.
도 1은 본 발명의 일 양태의 FET의 예를 설명한 도면이다.
도 2은 본 발명의 일 양태의 FET의 예를 설명한 도면이다.
도 3은 본 발명의 일 양태의 FET의 예를 설명한 도면이다.
도 4는 본 발명의 일 양태의 FET의 예를 설명한 도면이다.
도 5는 본 발명의 일 양태의 FET의 예를 설명한 도면이다.
도 6은 본 발명의 일 양태의 FET의 예를 설명한 도면이다.
도 7은 본 발명의 일 양태의 FET의 예를 설명한 도면이다.
도 8은 본 발명의 일 양태의 FET의 제작 방법의 예를 설명한 도면이다.
도 9는 본 발명의 일 양태의 FET의 제작 방법의 예를 설명한 도면이다.
도 10은 종래의 일 양태의 FET의 예를 설명한 도면이다.
도 11은 본 발명의 일 양태를 설명한 도면이다.
도 12는 본 발명의 일 양태를 설명한 도면이다.
도 13은 본 발명의 일 양태의 FET와 종래의 FET의 특성의 비교를 설명한 도면이다.
도 14는 본 발명의 일 양태의 응용예를 설명한 도면이다.
도 15는 본 발명의 일 양태의 응용예를 설명한 도면이다.
이하, 실시형태에 대하여 도면을 참조하면서 설명한다. 단, 실시형태는 많은 다른 양태로 실시하는 것이 가능하고, 취지 및 그 범위로부터 일탈하는 일 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은, 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
도 1 내지 도 4에 본 실시형태의 FET의 형상의 개념도를 나타낸다. 도 1은 FET의 사시도이며, 도 2는 면 X에서의 단면도, 도 3은 면 Y에서의 단면도, 도 4는 면 Z에서의 단면도이다. 도 1 내지 도 4에 나타낸 FET는 절연 표면(100)에 접하고, 두께(t)가 1 nm 이상 30 nm 이하, 바람직하게는 3 nm 이상 5 nm 이하, 높이(h)가, 5 nm 이상 100 nm 이하, 바람직하게는 10 nm 이상 50 nm 이하의 박편 형상의 산화물 반도체(101)를 가진다.
산화물 반도체(101)는 결정 구조를 가지는 것이 바람직하고, 상술한 CAAC－OS인 것이 바람직하다. 이 경우, 산화물 반도체(101)는 바닥면 이외에 적어도 복수의 면을 가지지만, 각각의 면에 수직이 되도록 복수의 결정이 배치하는 것이 바람직하다. 이러한 결정 상태를 얻으려면, 박편 형상의 비정질의 산화물 반도체를 형성한 후, 적절한 온도 및 분위기에서 가열 처리하면 좋다.
또한, 산화물 반도체(101)의 일부에는, 소스(104), 드레인(105)이 접하여 형성된다. 소스(104), 드레인(105)에는 알루미늄, 마그네슘, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 텅스텐 등의 금속 재료, 혹은 이들 금속 재료를 주성분으로 하는 합금 재료의 층을 이용할 수 있다. 합금 재료의 층으로서는, 예를 들면 Cu－Mg－Al 합금 재료의 층을 이용할 수 있다. 또는 그들의 금속 질화물을 이용해도 좋다.
그리고, 산화물 반도체(101), 소스(104), 드레인(105)을 덮어, 산화물 반도체(101)와 접하여 형성되는 게이트 절연막(102)을 가진다. 게이트 절연막(102)은 단층 혹은 2층 이상의 적층 구조를 가지고, 산화실리콘, 산화탄탈, 산화하프늄, 산화알루미늄, 산화이트륨, 산화랜턴, 규산하프늄, 산질화실리콘, 질화실리콘으로부터 선택된 재료를 이용하여 형성하면 좋다.
게이트(103)는 게이트 절연막(102)을 덮어 형성되고, 게이트 절연막(102)에 접하여도 좋고, 접하지 않아도 좋다. 또한, 게이트(103)는 스트라이프 형상이며, 본 실시형태의 FET에서는 소스(104), 드레인(105)의 일부와 중첩되도록 형성한다. 이 FET의 채널 길이는 소스(104)와 드레인(105) 사이의 간격 L1로 정의할 수 있다(도 2 및 도 3 참조).
또한, 채널폭은 산화물 반도체(101)의 3개의 면의 길이의 합(거의, 2h＋t)으로 정의할 수 있다(도 4 참조). h는 회로의 최소 가공 선폭과는 관계없이 크게 할 수 있으므로, 채널폭은 채널 길이에 비해 충분히 크게 할 수 있다. 따라서, FET의 온 전류가 커진다.
*게이트(103)는 단층 혹은 2층 이상의 적층 구조를 가지고, 백금, 팔라듐, 오스뮴, 등의 백금계 귀금속 혹은 텅스텐, 몰리브덴, 티탄으로부터 선택된 금속, 혹은 그들의 질화물, 인듐을 가지는 금속 질화물 혹은 금속 산질화물, 아연을 가지는 금속 질화물 혹은 금속 산질화물, p형 실리콘 등을 이용하면 좋다. 특히, 그 일함수가 5.2 전자 볼트 이상인 재료를 게이트 절연막(102)에 면(面)하여 형성하는 것이 바람직하다. 예를 들면, 질화인듐은 일함수가 5.6 전자 볼트이므로 매우 적합하다.
이러한 일함수가 큰 재료는 저항율이 높은 것이 많지만, 그러한 경우에는 일함수가 큰 재료를 게이트 절연막(102)에 면하여 형성하고, 그 위에 도전성이 보다 양호한 재료를 적절한 두께로 형성하면 좋다. 도전성이 보다 양호한 재료에 대해서는 일함수에 관한 제약은 없다.
도 4에 나타낸 바와 같이, 산화물 반도체(101)는 게이트(103)에 의해 삼면을 게이트에 의해 둘러싸고 있다. 이 때문에, 소스, 드레인으로부터 산화물 반도체(101)에 주입되는 전자를 효율적으로 배제하여, 소스와 드레인 사이에 공핍화 영역(106)을 형성할 수 있어, 오프 전류를 저감할 수 있다. 또한, FET가 점유하는 면적에 상관없이, FET의 채널폭을 크게 할 수 있으므로, 집적도를 높게 유지한 채로, 고속의 반도체 회로를 구성할 수 있다.
(실시형태 2)
도 5에 본 실시형태의 FET를 나타낸다. 도 5(A)는 도 2에 상당하는 X면에서의 단면도이며, 도 5(B)는 도 3에 상당하는 Y면에서의 단면도이다. 또한, 본 실시형태의 FET의 도 4에 상당하는 Z면에서의 단면도는 도 4와 같다.
본 실시형태의 FET는 절연 표면(100)에 접하는 산화물 반도체(101)를 가진다. 또한, 산화물 반도체(101)의 일부에는, 소스(104), 드레인(105)이 접하여 형성된다. 그리고, 산화물 반도체(101), 소스(104), 드레인(105)을 덮고, 산화물 반도체(101)와 접하여 형성되는 게이트 절연막(102)을 가진다. 또한 게이트 절연막(102)을 덮어 게이트(103)가 형성된다. 본 실시형태에서는, 게이트(103)가 소스(104) 및 드레인(105)과 중첩되지 않도록 형성하는 점에서 실시형태 1에 나타내는 FET와 다르다.
도 5에 나타낸 FET에서는 게이트(103)가 소스(104)와도 드레인(105)과도 중첩되지 않는 구조로 했지만, 어느 한쪽만이 중첩되는 구조여도 좋다. 도 5에 나타낸 FET에서도, 채널 길이는 소스(104)와 드레인(105)의 간격 L2로 정의되지만, 채널 길이에는 소스(104)와 게이트(103) 혹은 드레인(105)과 게이트(103)가 중첩되지 않은 부분(오프셋 영역)도 포함된다. 도 5(B)에 나타낸 오프셋 영역의 폭(x)은 게이트(103)와 소스(104) 및 게이트(103)와 드레인(105) 사이의 리크 전류를 방지하는데 있어서는 10 nm 이상인 것이 바람직하다.
일반적으로 소스와 드레인 사이에 오프셋 영역이 형성되면, 온 전류가 저하되지만, 본 실시형태의 FET는 실시형태 1의 FET와 마찬가지로, 채널폭(W)이 회로의 최소 가공 선폭과는 상관없이 크게 할 수 있고, 온 전류가 충분히 크기 때문에, 오프셋 영역에 의한 감소분을 상쇄할 수 있다.
또한, 특히, 오프셋 영역의 폭(x)이 10 nm 이상 30 nm 이하, 바람직하게는 10 nm 이상 20 nm 이하이면, 온 전류의 감소는 충분히 작다. 또한 상기 크기의 오프셋 영역을 형성함으로써, 공핍화 영역(106)을 넓힐 수 있고, 보다 단채널 효과를 억제할 수 있다. 또한, 게이트(103)와 소스(104) 혹은 드레인(105)과의 기생 용량을 삭감할 수 있다.
또한, 게이트 절연막이 얇은 경우에도, 상기의 구조의 FET에서는 게이트(103)와 소스(104) 혹은 게이트(103)와 드레인(105) 간의 오프 상태에서의 리크 전류를 삭감할 수 있다. 이 경우의 리크 전류는 주로 터널 효과에 의한 것이므로, 이하에서는 터널 전류라고 한다. 도 5에 나타낸 바와 같이, 공핍화 영역(106)이 게이트(103)와 소스(104) 혹은 게이트(103)와 드레인(105)의 중간 정도까지 퍼져 있다.
이러한 상황에서는, 예를 들면, 소스(104)와 게이트(103) 사이의 터널 전류는 공핍화 영역(106)과 게이트 절연막(102)이라는 2개의 장벽을 넘을 필요가 있다. 소스(104)에서 본 공핍화 영역(106)의 장벽 높이는 산화물 반도체(101)의 밴드 갭의 반 혹은 그 이상이며, 예를 들면, 산화물 반도체의 밴드 갭이 3.2 전자 볼트이면, 1.6 전자 볼트이다.
이것은 전형적인 절연물인 산화실리콘의 장벽 높이(4 전자 볼트 정도 혹은 그것 이하)와 비교하면 작지만, 터널 전류를 삭감하려면, 장벽이 긴 것은 장벽이 높은 것과 같은 정도 혹은 그 이상으로 유효하기 때문에, 공핍화 영역(106)이 충분히 퍼지고, 장벽이 긴 경우에는 터널 전류는 충분히 저감할 수 있다.
예를 들면, 실시형태 1의 FET에서는 오프셋 영역이 형성되지 않기 때문에, 소스(104)와 게이트(103) 사이의 터널 전류는 게이트 절연막(102)의 두께에 따라 결정된다. 따라서, 터널 전류를 소스와 드레인 간에 흐르는 전류와 동등 혹은 보다 작게 하려면, 게이트 절연막(102)의 물리적인 두께를 5 nm 이상으로 하는 것이 요구된다. 게이트 절연막(102)의 두께가 5 nm 미만에서는, 터널 전류의 기여가 커져, 터널 전류를 포함하는 오프 전류를 저감할 수 없게 된다.
특히, 실시형태 1의 FET에서는 소스(104)와 게이트(103)가 중첩되어 있는 면적이 크기 때문에, 현실적으로는 게이트 절연막(102)의 물리적인 두께를 10 nm 이상으로 하는 것이 요구된다. 이와 같이, 게이트 절연막(102)이 두꺼워지면 FET의 온 전류(즉, 스위칭 속도)가 저하된다.
한편, 본 실시형태의 FET에서는, (1) 도 5(B)에 나타낸 바와 같이, 공핍화 영역(106)의 단(端)으로부터 게이트(103)의 단부까지의 거리(y)와 게이트 절연막(102)의 두께의 합이 5 nm 이상인 것, 혹은, (2) 공핍화 영역(106)의 단으로부터 게이트(103)까지의 거리가 5 nm 이상인 것의 어느 조건을 만족하면 좋다.
예를 들면, 거리(y)가 5 nm 이면, 게이트 절연막(102)의 두께는 0이어도, 오프 상태에서의 소스(104)와 게이트(103) 사이의 터널 전류를 충분히 저지할 수 있다. 그러나, 온 상태에서는 게이트 절연막(102)의 두께가 유한하지 않으면 FET의 정상적인 동작을 할 수 없기 때문에, 현실적으로는, 게이트 절연막(102)의 두께는 0.5 nm 이상 5 nm 미만, 바람직하게는 0.5 nm 이상 2 nm 이하로 하면 좋다.
게이트 절연막(102)의 두께는 온 상태에서의 리크 전류의 크기를 감안하여 결정하면 좋다. 소비 전력을 억제하는데 있어서는, 게이트 절연막(102)을 두껍게 하는 것이 바람직하고, 또한, 고속 동작이 필요한 경우에는 게이트 절연막을 얇게 하는 것이 바람직하다. 예를 들면, 메모리와 같이, 온 상태의 기간이 오프 상태의 기간의 1만 분의 1 이하의 용도라면, 게이트 절연막을 얇게 해도 소비 전력이 현격히 증가하는 일은 없다.
(실시형태 3)
도 6에 본 실시형태의 FET를 나타낸다. 도 6(A)는 도 2에 상당하는 X면에서의 단면도이며, 도 6(B)는 도 3에 상당하는 Y면에서의 단면도이다. 또한, 본 실시형태의 FET의 도 4에 상당하는 Z면에서의 단면도는 도 4와 같다. 본 실시형태의 FET는 절연 표면(100)에 접하는 산화물 반도체(101)를 가진다.
또한, 산화물 반도체(101)의 일부에는 소스(104), 드레인(105)이 접하여 형성된다. 그리고, 산화물 반도체(101), 소스(104), 드레인(105)을 덮어, 산화물 반도체(101)와 접하여 형성되는 게이트 절연막(102)을 가진다. 또한, 게이트 절연막(102)을 덮어 게이트(103)가 형성된다. 또한, 게이트(103)가 소스(104) 및 드레인(105)과 중첩되지 않게 형성하는 점에서 실시형태 2에 나타낸 FET와 같다.
본 실시형태의 FET는 산화물 반도체(101) 중에, N형 영역(107) 및 N형 영역(108)을 가지는 점에서, 실시형태 2의 FET와 다르다. N형 영역(107) 및 N형 영역(108)은 게이트(103), 소스(104), 드레인(105)을 마스크로 하여 질소, 붕소, 인 등을 이온 주입법 등의 수단으로 산화물 반도체(101)에 도입하면 좋다. 또한, N형 영역(107) 및 N형 영역(108) 중의 질소, 붕소 혹은 인의 농도는 1×1018 cm－3 이상 1×1022 cm－3 이하, 바람직하게는 1×1018 cm－3 이상 1×1020 cm－3 이하로 하면 좋다.
도 6에 나타낸 FET에서는, 2개의 N형 영역을 가지는 구조로 했지만, 어느 한쪽만을 가지는 구조여도 좋다. 도 6에 나타낸 FET에서, 채널 길이는 실질적으로는 게이트의 폭(L3)으로 정의할 수 있다. 본 실시형태의 FET는 실시형태 2의 FET보다 온 전류를 크게 할 수 있고, 또한, 실시형태 1의 FET보다 게이트(103)와 소스(104) 혹은 드레인(105)과의 기생 용량을 삭감할 수 있다.
(실시형태 4)
도 7에 본 실시형태의 FET를 나타낸다. 도 7(A)는 도 2에 상당하는 X면에서의 단면도이며, 도 7(B)는 도 3에 상당하는 Y면에서의 단면도이다. 또한, 본 실시형태의 FET의 도 4에 상당하는 Z면에서의 단면도는 도 4와 같다. 본 실시형태의 FET는 절연 표면(100)에 접하는 산화물 반도체(101)를 가진다.
또한, 산화물 반도체(101)의 일부에는 소스(104), 드레인(105)이 접하여 형성된다. 또한, 산화물 반도체(101)의 일부를 덮는 게이트 절연막(102)을 가진다. 게이트 절연막(102)의 단부는 소스(104) 혹은 드레인(105)과 접하여도 좋다.
또한, 게이트 절연막(102)을 덮어 게이트(103)가 형성된다. 또한, 게이트(103)의 단부에 접하여 측벽 절연물(109) 및 측벽 절연물(110)이 형성되고, 측벽 절연물(109)은 소스(104)와, 측벽 절연물(110)은 드레인(105)과 접하도록 형성된다. 측벽 절연물(109) 및 측벽 절연물(110)은 각각 소스(104) 및 드레인(105)이 게이트(103)와 접촉하는 것을 막는다.
본 실시형태의 FET는 산화물 반도체(101) 중에, N형 영역(107) 및 N형 영역(108)을 가진다. N형 영역(107) 및 N형 영역(108)은 게이트(103)를 마스크로 하여, 질소, 붕소, 인 등을 이온 주입법 등의 수단으로 산화물 반도체(101)에 도입하면 좋다. 또한, N형 영역(107) 및 N형 영역(108) 중의 질소, 붕소 혹은 인의 농도는 1×1018 cm－3 이상 1×1022 cm－3 이하, 바람직하게는 1×1018 cm－3 이상 1×1020 cm－3 이하로 하면 좋다.
도 7에 나타낸 FET에서 채널 길이는 실질적으로는 게이트의 폭(L4)으로 정의할 수 있다. 본 실시형태의 FET는 산화물 반도체(101) 중 소스(104) 혹은 드레인(105)이 중첩되어 있는 부분도 N형 영역(107) 및 N형 영역(108)으로 되어 있기 때문에, 실시형태 3의 FET보다 온 전류를 크게 할 수 있고, 또한, 실시형태 1의 FET보다 게이트(103)와 소스(104) 혹은 드레인(105)과의 기생 용량을 삭감할 수 있다.
도 7에 나타낸 FET와 도 10(C)에 나타낸 평면형(플래너형) FET의 특성(드레인 전류(ID)의 게이트 전위(VG) 의존성)을 계산한 결과를 이하에 나타낸다. 여기서, 도 7에 나타낸 FET에서는 L4 = t = x1 = x2 = 30 nm, h = 50 nm로 했다. 즉, 도 7에 나타낸 FET에서는 채널 길이는 30 nm이며, 채널폭은 130 nm이다. 또한 도 10(C)에 나타낸 FET에서 L5 = x1 = x2 = 30 nm, 산화물 반도체(201c)의 두께(d)를 30 nm, 채널폭은 130 nm로 했다.
또한, 도 7에 나타낸 FET와 도 10(C)에 나타낸 FET에서, 게이트 절연막(102) 및 게이트 절연막(202c)의 비유전률은 4.1, 게이트 절연막(102) 및 게이트 절연막(202c)의 두께는 5 nm, 게이트(103) 및 게이트(203c)의 일함수는 5.5 전자 볼트, 산화물 반도체(101) 및 산화물 반도체(201c)의 밴드 갭을 3.15 전자 볼트, 산화물 반도체(101) 및 산화물 반도체(201c)의 전자 친화력을 4.6 전자 볼트, 산화물 반도체(101) 및 산화물 반도체(201c)의 비유전률을 15, N형 영역(107), N형 영역(108), N형 영역(207) 및 N형 영역(208)의 저항율을 0.3 Ω·cm, 소스(104) 및 소스(204c) 및 드레인(105) 및 드레인(205c)의 일함수를 4.6 전자 볼트로 했다.
계산은 시놉시스사(Synopsys, Inc.)제 디바이스 시뮬레이터, Sentaurus Device를 사용했다. 계산 결과를 도 13(A)에 나타낸다. 또한, 소스의 전위는 0 V, 드레인의 전위는 ＋1 V이다. 도 13(A)에서, 구조 A는 도 10(C)에 나타낸 FET의 것이며, 구조 B는 도 7에 나타낸 FET의 것이다.
도면으로부터 알 수 있는 바와 같이, 구조 A의 FET에서는 특히 오프 전류를 충분히 작게 하지 못하고, 게이트의 전위를 -3 V로 해도 드레인 전류는 10－14 A 이상이다. 이에 대하여, 구조 B에서는 게이트의 전위를 -1 V로 했을 때, 드레인 전류는 10－18 A 이하가 되어, 충분히 오프 전류를 작게 할 수 있다.
같은 계산을 FET의 사이즈를 바꾸어 행하였다. 도 7에 나타낸 FET에서는 L4 = x1 = x2 = 30 nm, t = 5 nm, h = 15 nm로 했다. 즉, 도 7에 나타낸 FET에서는 채널 길이는 30 nm 이며, 채널폭은 35 nm 이다. 또한, 도 10(C)에 나타낸 FET에서 L5 = x1 = x2 = 30 nm, d = 5 nm, 채널폭은 35 nm로 했다. 그 결과를 도 13(B)에 나타낸다. 또한, 소스의 전위는 0 V, 드레인의 전위는 ＋1 V이다.
도 13(B)에서, 구조 A는 도 10(C)에 나타낸 FET의 것이며, 구조 B는 도 7에 나타낸 FET의 것이다. 산화물 반도체(201c)의(채널 길이에 대한) 박막화에 의해, 구조 A의 FET에서도 오프 전류가 저하되고 있지만, 그렇더라도 구조 B보다는 크고, 예를 들면, 게이트의 전위가 0 V인 경우, 구조 B에서는 드레인 전류가 10－20 A 이하인 것에 대하여, 구조 A에서는 드레인 전류가 10－18 A 정도이다.
채널 길이와 산화물 반도체(101) 혹은 산화물 반도체(201c)의 두께(t)의 비율(L/t)은 도 13(A)에서는 1인 것에 대하여, 도 13(B)에서는 6이다. 구조 A의 FET가 도 13(B)에 나타낸 바와 같이 나름대로 양호한 특성을 나타낸 것은 산화물 반도체(201c)의 채널 길이가 변하지않은 채, 얇아진 것에 의해 단채널 효과가 완화되었기 때문이다.
구조 B의 FET에서도 이러한 산화물 반도체(101)의 상대적인 박막화에 의해 단채널 효과는 완화할 수 있다. 추가하여, 플래너형 FET에서는 충분한 특성이 얻어지지 않는 L/t가 2 이하의 구조에서도, 구조 B의 FET에서는 충분한 특성이 얻어지는 것이 특징이다.
(실시형태 5)
도 8 및 도 9를 이용하여 본 실시형태의 FET의 제작 방법을 설명한다. 도 8 및 도 9는 FET의 각 제작 공정의 3개의 단면을 표기한 것으로, 비특허문헌 1의 ㄷ도 1에 상당한다. 또한, 이하의 설명에서는, 공지의 반도체 제작 기술 혹은 특허문헌 1, 특허문헌 2를 참조할 수 있다.
먼저, 도 8(A)에 나타낸 바와 같이, 절연 표면(100) 위에 박편 형상의 산화물 반도체(101)를 형성한다. 산화물 반도체의 두께(t)는 1 nm 이상 30 nm 이하, 바람직하게는 3 nm 이상 5 nm 이하, 높이(h)는 5 nm 이상 100 nm 이하, 바람직하게는 10 nm 이상 50 nm 이하로 하면 좋다. 또한, 폭(w)은 임의의 값으로 할 수 있지만, 집적도를 높이기 위해서는, 최소 가공 선폭(F)의 2배 내지 5배로 하면 좋다. 또한, 1개의 산화물 반도체(101)에 복수의 FET를 형성하는 경우는 예외로 한다.
도 8(A)에 나타낸 산화물 반도체(101)는 박편 형상의 직방체이며, 6개의 면을 가진다. 이 중, 하나의 면(바닥면)은 절연 표면(100)에 포함된다. 또한, 하나의 면은 절연 표면(100)과 전혀 접하지 않는다. 이하, 이 면을 α면이라고 부른다. 또한, 다른 4개의 면은 면의 일부(하나의 변)가 절연 표면(100)과 접하고 있지만, 이 중, 면적이 큰 2개의 면을 β면, 다른 2개의 면을 γ면이라고 부른다.
또한, 도 8(A)에서는 산화물 반도체(101)를 완전한 직방체로서 도시하고 있지만, 그 외의 형상이어도 좋다. 예를 들면, 산화물 반도체(101)의 어느 단면에 있어서 코너가 특정의 곡률 반경을 가지는 곡면이어도 좋다. 그 경우, α면과 β면, γ면간의 경계는 분명하지 않는 것도 있다. 또한, 바닥면이 α면보다 넓어도 좋고, 혹은 바닥면이 α면보다 좁아도 좋다.
산화물 반도체(101)를 형성한 후, 250℃ 내지 750℃에서 열처리를 행하여도 좋다. 이 열처리는 바람직하게는 수증기 농도가 매우 낮은 초건조 공기(이슬점이 -60℃ 이하, 바람직하게는 -80℃ 이하)나, 고순도의 산소 가스, 고순도의 질소 가스(어느 것도 순도가 6N 이상(불순물 농도는 1 ppm 이하), 바람직하게는 7N 이상(불순물 농도는 0.1 ppm 이하)) 분위기하, 혹은 1 Pa 이하의 고진공 환경하에서 행하는 것이 바람직하다.
이러한 분위기에서 열처리를 행하면, 산화물 반도체(101)로부터 수소가 이탈한다. 수소는, 특히 밴드 갭이 3 전자 볼트 이상이고, 전자 친화력이 4 전자 볼트 이상인 산화물 반도체에서는 도너가 되므로, 그 농도를 낮게 하는 것이 FET의 오프 전류를 작게 하는데 있어서 바람직하다.
산화물 반도체(101)의 재료에 따라서는, 상기의 열처리에 의해, 각면에 대하여 c축이 수직인 결정 구조를 나타내는 일이 있다.
또한, 산화물 반도체(101)를 고진공과 같은 환원적인 분위기에서 열처리하면, 수소와 동시에 산소의 일부도 소실된다. 산화물 반도체에서는 산소 결손도 도너가 되므로, 이것을 보충하는 것이 바람직하고, 그를 위해서는, 계속하여, 산화성 분위기에서 열처리하는 것이 바람직하다.
또한, 산소 결손에 의한 캐리어(이 경우는 전자) 농도의 상승을 억제하기 위해서는, 산화물 반도체(101)에 전자를 흡수하는 성질이 있는 니켈이나 구리를 0.1 원자% 내지 5 원자% 함유시켜도 좋다.
다음에 산화물 반도체(101)를 덮어 게이트 절연막(102)을 형성한다. 게이트 절연막(102)의 두께 및 유전율은 트랜지스터의 특성을 결정하는데 있어서 중요한 요소이며, 0.5 nm 이상 20 nm 이하, 바람직하게는 0.5 nm 이상 10 nm 이하로 하면 좋다. 실시형태 2에 설명한 바와 같이 적절한 길이의 오프셋 영역을 형성한 경우에는, 터널 전류를 억제할 수 있기 때문에, 게이트 절연막(102)의 물리적인 두께를 2 nm 이하로 할 수 있다.
게이트 절연막(102)에는, 산화실리콘, 질화실리콘, 산질화실리콘, 산화알루미늄, 산화하프늄, 산화랜턴, 산화지르코늄, 산화탄탈 등의 공지의 재료를 이용하면 좋다.
그 후, 게이트 절연막(102)을 덮어, 제 1 도전성 재료막을 형성한다. 제 1 도전성 재료막 중, 게이트 절연막(102)에 접하는 부분에는 일함수가 5.2 전자 볼트 이상의 재료(예를 들면, 백금, 오스뮴, 팔라듐 등의 백금계 귀금속이나 질화인듐 혹은 산질화인듐(In－O－N), 산질화 인듐 갈륨(In－Ga－O－N), 산질화 인듐 아연(In－Zn－O－N), 산질화 인듐 갈륨 아연(In－Ga－Zn－O－N) 등)를 이용하면 좋다. 또한, 제 1 도전성 재료막의 그 외의 부분은 알루미늄, 구리, 티탄, 텅스텐 등의 도전성이 높은 금속 재료를 주성분으로 하는 재료로 구성하면 좋다.
또한, 제 1 도전성 재료막 위에 제 1 절연성 재료막을 형성한다. 제 1 연성 재료막에는 산화실리콘, 질화실리콘, 산질화실리콘, 산화알루미늄 등을 이용하면 좋다.
그리고, 도 8(B)에 나타낸 바와 같이, 제 1 도전성 재료막 및 제 1 절연성 재료막을 에칭하여, 스트라이프 형상으로, 산화물 반도체(101)의 α면의 일부 및 β면의 일부를 덮는 게이트(103) 및 게이트(103) 위의 배리어 절연물(111)을 형성한다.
그 후, 이온 주입법 등의 수단에 의해, 게이트(103) 및 배리어 절연물(111)을 마스크로 하여 산화물 반도체(101)에 인을 주입한다. 인 대신에 질소나 붕소를 주입해도 좋다. 어느 경우도 산화물 반도체(101)는 N형을 나타낸다. 필요에 따라서, 이온을 주입한 후, 250℃ 내지 750℃에서 열처리해도 좋다. 최적의 열처리 온도 및 분위기는 주입하는 원소에 따라 다르다.
산화물 반도체(101)의 높이(h)가 100 nm를 넘는 경우에는, 산화물 반도체(101)에 이들 이온을 균질하게 주입할 수 없는 경우가 있기 때문에, 산화물 반도체(101)의 높이는 100 nm 이하로 하는 것이 바람직하다. 또한, 실시형태 2에 설명한 오프셋 영역을 형성하는 경우에는 이 이온 주입 공정을 생략한다.
그 후, 게이트 절연막(102) 및 게이트(103), 배리어 절연물(111)을 덮어, 제 2 절연성 재료막을 형성한다. 제 2 절연성 재료막은 제 1 절연성 재료막에 이용하는 재료 혹은 그것들과 같은 재료에서 선택하면 좋지만, 제 1 절연성 재료막은 에칭 레이트가 다른 것이 바람직하다. 또한, 제 2 절연성 재료막은 게이트 절연막(102)과 에칭 특성이 비슷한 것이 바람직하다.
그 후, 이방성 에칭법에 의해, 도 9(A)에 나타낸 바와 같이, 게이트(103) 및 배리어 절연물(111)의 측면에 측벽 절연물(109) 및 측벽 절연물(110)을 형성한다. 측벽의 폭은 5 nm 이상, 바람직하게는 10 nm 이상으로 하면 좋다. 이때, 게이트 절연막(102) 중 측벽 절연물(109) 및 측벽 절연물(110), 게이트(103)로 덮이지 않은 부분도 에칭하여, 산화물 반도체(101)를 노출시킨다.
이때, 도 9(A)에 나타낸 바와 같이 산화물 반도체(101)(N형 영역(107) 및 N형 영역(108))도 그 상부가 에칭되는 경우(오버 에칭)가 있다. 이것은 제 2 절연성 재료막과 산화물 반도체(101)의 에칭 레이트비를 충분히 크게 할 수 없기 때문이다.
특히, 제 2 절연성 재료막을 산화실리콘, 산질화실리콘으로 하는 경우에는, 드라이 에칭에서의 에칭 레이트가 인듐을 포함하는 산화물 반도체 혹은 아연을 포함하는 산화물 반도체와 큰 차이 없기 때문에, 어떻게 해서라도 산화물 반도체(101)가 에칭되게 된다.
이것은 본 실시형태에서 취급하는 FET에 한정하지 않고, 도 10(C)에 나타낸 플래너형의 FET에서도 마찬가지로 문제가 된다. 특히, 도 10(C)에 나타낸 플래너형 FET에서는 상술한 바와 같이, 오프 전류를 충분히 낮게 하기 위해서는 산화물 반도체(201c)를 매우 얇게 하는 것이 요구된다. 그 경우에는, 에칭 조건의 허용 범위가 엄격해져, 허용 범위로부터 벗어나면 측벽 절연물이나 게이트(203c)로 덮인 부분 이외의 대부분의 부분의 산화물 반도체(201c)가 소실되는 일도 있다.
한편, 본 실시형태의 FET에서는 예를 들면, 산화물 반도체(101)의 높이를 충분히 크게 할 수 있으므로, 다소, 산화물 반도체(101)가 에칭되었다고 하더라도, FET의 제작이 실패하는 일은 없다.
일반적으로, 일정한 넓이가 있는 면내에서의 에칭에서는, 에칭 속도가 부분에 따라 다른 경우가 있다. 도 10(C)에 나타낸 플래너형 FET에서는, 그 면내의 모든 장소에서, 산화물 반도체(201c)의 오버 에칭을 산화물 반도체(201c)의 두께에 대하여 충분히 작게 하는 것은 매우 어렵고, 수율 저하의 큰 요인이 된다.
본 실시형태의 FET에서는, 산화물 반도체(101)의 오버 에칭은 산화물 반도체(101)의 두께(t)가 아니고, 높이(h)에 대하여 충분히 작게 하면 좋고, 높이(h)는 두께(t)의 수배 혹은 그 이상이 되므로, 에칭 조건이 보다 넓게 허용되고, 수율도 높다.
다음에, 제 2 도전성 재료막을 형성하고, 이것을 에칭하여, 도 9(B)에 나타낸 바와 같이, 소스(104), 드레인(105)을 형성한다. 소스(104), 드레인(105)은 노출한 산화물 반도체(101)에 접하여 형성된다. 도 9(B)에서는, 소스(104), 드레인(105)은 산화물 반도체(101)의 α면, β면 및 γ면에 접하도록 형성되지만, 반드시 γ면에 접할 필요는 없다.
산화물 반도체(101)는 대기에 접하면 물을 흡수하여 열화하기 때문에, FET가 외기(外氣)와 접촉하는 것을 방지하기 위해 배리어성이 있는 적절한 절연성 재료(질화규소, 산화알루미늄, 질화알루미늄 등)의 막을 형성해도 좋다. 또한, 이상 나타낸 FET에서는, 산화물 반도체(101)의 대부분의 부분이 게이트(103), 소스(104) 및 드레인(105)으로 덮이는 구조가 되기 때문에, 플래너형 FET에 비하면 내구성이 높다.
(실시형태 6)
이상의 실시형태에서는, FET를 절연 표면 위에 형성하는 예를 나타냈지만, 일부가 도전성인 표면의 위에 FET를 형성해도 좋다. 그 경우에는, 하층과 전기적인 접속이 가능하게 된다. 도 11에 그러한 FET와 그것을 이용한 반도체 회로(메모리 셀)의 예를 나타낸다.
도 11에는, 1개의 트랜지스터와 1개의 커패시터로 이루어지는 랜덤 액세스 메모리(RAM)의 구조의 예를 나타낸 것이다. 같은 회로를 실리콘 반도체를 이용한 FET로 구성한 경우에는, 1T1C형 DRAM이라고 불린다. 실리콘 반도체를 이용한 FET에서는, 오프 전류가 크기 때문에, 수십 밀리 세컨드마다 데이터를 재기입(리프레시)할 필요가 있기 때문이다.
그러나, 위에서 설명한 바와 같이, 산화물 반도체를 이용한 FET에서는, 오프 전류가 실리콘 반도체를 이용한 FET보다 충분히 작게 할 수 있기 때문에, 실질적으로는 리프레시가 불필요한 경우가 있다. 그 경우, DRAM이라고 칭하는 것은 적절하지 않으므로, 이하에서는 단지 RAM 혹은, 다른 구조의 RAM과 구별하는 의미에서는, 1T1C형 RAM이라고 칭한다.
도 11에 나타낸 RAM의 메모리 셀 및 그 외의 회로의 구성을 설명한다. 도 11에 나타낸 반도체 회로는 실리콘 반도체 기판 표면에 형성된 단결정 실리콘 반도체를 이용한 트랜지스터를 가지는 드라이버 회로부(114), 메모리 셀의 셀 트랜지스터(115), 메모리 셀의 커패시터(116), 및 메모리 셀과 드라이버 회로부 사이에 설치된 비트선(113)을 가진다. 비트선(113)은 각종 도전성 재료를 이용하여 구성하면 좋다. 비트선(113)은 드라이버 회로부(114)와 전기적으로 접속된다.
메모리 셀의 셀 트랜지스터에는, 실시형태 2에 나타낸 오프셋 영역을 가지는 FET를 사용한다. 그 제작 방법 및 상세한 구조는 실시형태 5도 참조할 수 있다. 여기에서는, 도 5(B)에 나타낸 단면도에 상당하는 단면도를 표시하지만, 다른 면에서의 단면도는 실시형태 2를 참조로 하면 좋다. 또한, 실시형태 2에 나타낸 FET에 한정하지 않고, 그 외의 실시형태에 나타낸 FET를 사용해도 좋다.
FET는 층간 절연물(112), 및 비트선(113)과 전기적으로 접속하는 도전성 영역(113a) 위에 형성되고, 산화물 반도체(101), 게이트 절연막(102), 게이트(103), 소스(104), 드레인(105)을 가진다. 산화물 반도체(101)의 일부, 및 소스(104)의 일부는 도전성 영역(113a)과 접한다. 도전성 영역(113a)의 표면은 평탄한 것이 바람직하다. 한편, 드레인(105)은 도전성 영역(113a)과는 접하지 않는다. 또한, 드레인(105)은 접속 전극(117)을 통하여, 커패시터(116)에 접속된다.
커패시터(116)는 하부 전극(118), 커패시터 절연막(119), 상부 전극(120)에 의해 구성된다. 또한, 커패시터의 구성에 관해서는, 이것에 한정하지 않고, 공지의 각종 스택형 커패시터의 구조를 적용할 수 있다. 하부 전극(118), 커패시터 절연막(119), 상부 전극(120)의 재료나 두께, 크기 등에 관해서도, 공지의 각종 스택형 커패시터의 것을 적용할 수 있다.
(실시형태 7)
본 실시형태에서는, 실시형태 2의 FET를 소위 게인 셀형 메모리에 적용한 예에 대하여 설명한다. 또한, 사용하는 FET는 실시형태 2의 것에 한정하지 않고, 실시형태 1, 실시형태 3 내지 5의 것을 이용해도 좋다.
게인 셀형 메모리란, 예를 들면, 특허문헌 3에 기재되어 있는 메모리로, 전형적으로는, 2개의 트랜지스터(기입 트랜지스터와 판독 트랜지스터)와 1개의 커패시터로 이루어진다. 그 외에 3개의 트랜지스터로 이루어지는 것, 1개의 트랜지스터와 1개의 다이오드와 1개의 커패시터로 이루어지는 것, 등이 있다.
2개의 트랜지스터와 1개의 커패시터를 포함하는 메모리 셀의 회로도는 도 12(B)에 나타낸다. 즉, 기입 트랜지스터(127)의 게이트는 기입 워드선에, 커패시터(126)의 한쪽의 전극은 판독 워드선에, 기입 트랜지스터(127)의 소스와 판독 트랜지스터(128)의 소스는 비트선에, 기입 트랜지스터(127)의 드레인과 커패시터(126)의 다른 한쪽의 전극은 판독 트랜지스터(128)의 게이트에, 그리고, 판독 트랜지스터(128)의 드레인은 전원선에 접속된다.
또한, 게인 셀형 메모리에 있어서도, 실리콘 반도체를 이용한 FET로 구성한 경우에는, 빈번한 리프레시가 필요했었기 때문에, 통상은 게인 셀형 DRAM이라고 칭해지고 있다.
게인 셀형 메모리는 커패시터(126)의 용량을 DRAM의 커패시터에 비해 충분히 작게 할 수 있다고 하여 연구가 계속되어 왔다. DRAM에서는 필요한 커패시터의 용량이 비트선의 기생 용량의 상대비로 결정되는 것에 대하여, 게인 셀형 메모리에서는, 판독 트랜지스터(128)의 게이트 용량과의 상대비로 결정된다.
커패시터(126)의 용량을 작게 할 수 있으면, 그 충방전에 필요로 하는 시간, 즉, 스위칭 시간을 단축할 수 있다. DRAM에서는 커패시터의 충방전이 율속(律速)이 되어, 동작 스피드의 제약이 있는 것에 대하여, 게인 셀형 메모리에서는 디자인 룰의 축소와 함께 판독 트랜지스터(128)의 게이트 용량과 커패시터(126)의 용량이 같은 비율로 작아지기 때문에, 매우 고속으로 응답하는 메모리를 제작할 수 있다.
구체적으로는, 디자인 룰이 1/10이 되면(FET의 치수가 세로·가로·높이와의 1/10이 되면), 커패시터(126)의 용량은 1/10이 되고, FET의 온 저항도 1/10이 되기 때문에, 스위칭에 필요로 하는 시간은 1/100이 된다. 한편, DRAM에서는 FET의 온 저항이 1/10이 되어도, 커패시터의 용량은 변함없기 때문에, 스위칭 시간은 1/10이 되는 것에 그친다. 즉, 게인 셀형 메모리에서는 DRAM보다 10배의 고속화가 가능하다.
이와 같이 우수한 특성이 기대되는 게인 셀형 메모리이지만, FET의 오프 전류를 충분히 억제할 수 없기 때문에, 실용화하지 않았다. 일반적으로 디자인 룰이 1/10이 되어도 FET의 오프 전류가 1/10이 되는 일은 없고, 오히려, 다른 다양한 요인에 의해, 리크 전류가 증가하는 경우가 있다.
예를 들면, 오프 상태에서 PN 접합을 이용하여, 소스 드레인간을 절연하는 FET라면, 미세화와 함께 PN 접합에서의 밴드간 터널에 의한 리크가 현저하게 된다. 또한, 밴드 갭이 작은(1.5 전자 볼트 미만) 반도체에서는, 열여기 캐리어의 영향도 무시할 수 없다. 오프 전류를 억제할 수 없다면 커패시터의 용량을 줄이는 것은 어렵다.
게인 셀형 메모리의 기입 트랜지스터(127)를 공지의 실리콘 반도체를 이용한 FET로 구성한 경우에는 트랜지스터를 2개 이용하는 것의 효과는 소실된다. 예를 들면, 커패시터(126)의 용량이 통상의 DRAM과 같이 10 fF 정도라고 하면, 실리콘 반도체를 이용한 FET에서는 오프시의 리크 전류는 최저라도 10－14 A 정도이기 때문에, 1초 정도로 커패시터(126)에 축적된 전하는 소실된다. 따라서, 통상의 DRAM과 마찬가지로 1초간에 수십회의 리프레시 동작이 필요하게 된다.
DRAM보다 하나 여분으로 트랜지스터를 형성하는데 같은 용량의 커패시터를 사용하는 것은 비용에 알맞지 않기 때문에, 커패시터의 용량을 저감할 필요가 있다. DRAM에서는 비트선의 기생 용량과의 상대비의 관계로부터 커패시터의 용량을 작게 하면, 판독에서 에러가 생기지만, 게인 셀형 메모리에서는 커패시터의 용량을 1/10로 해도, 데이터를 읽어낼 수 있다.
그러나, 실리콘 반도체를 이용한 FET에서는, 비교적 오프 전류가 크기 때문에, 커패시터의 용량이 1/10이 되면, 리프레시의 간격도 1/10이 된다. 그 만큼, 소비 전력이 증대하는 데다, 메모리에의 액세스도 제약을 받는다. 마찬가지로 커패시터의 용량이 1/100이 되면, 리프레시의 간격이 1/100이 되어, 실용적이지 않다. 종래에는, 기입 트랜지스터(127)의 리크 전류를 충분히 저감하는 수단이 없었기 때문에, 이러한 게인 셀형 메모리가 실용화되는 일은 없었다.
기입 트랜지스터(127)를, 산화물 반도체를 채널에 이용한 FET로 형성하면 그 오프 전류가 매우 작아진다. 오프 전류가 충분히 작아지면, 게인 셀형 메모리는 매우 유망한 메모리 셀이 된다. 즉, 커패시터(126)의 용량은 기입 트랜지스터(127)나 판독 트랜지스터(128)의 게이트 용량과 동일한 정도까지 작게 할 수 있으므로, DRAM과 같은 특수한 형상(스택형이나 트렌치형)의 커패시터를 형성할 필요는 없고, 설계의 자유도가 넓어져, 공정도 간단하게 된다. 그리고, 위에서 설명한 바와 같이 고속 동작이 가능한 메모리가 된다.
예를 들면, 오프 전류를 실리콘 트랜지스터의 경우의 100만 분의 1(10－20 A 정도)로 하면, 만일 커패시터가 DRAM의 천 분의 1이었다고 해도, 리프레시의 간격은 DRAM의 천배(즉, 1분에 1번)로 족하다. 오프 전류가 보다 작고, 예를 들면, 10－24 A 이하이면, 수일에 한 번의 리프레시로 족하다.
기입 시에는, 상기와 같이 DRAM에 비해 현격히 작은 용량의 커패시터로의 충전이기 때문에, 기입 트랜지스터(127)의 특성은 그렇게 뛰어난 것이 아니어도 현재의 DRAM과 동일한 정도 혹은 그 이상의 것이 된다. 예를 들면, 커패시터(126)의 용량이 DRAM의 커패시터의 용량의 천 분의 1이면, 기입 트랜지스터(127)도 온 전류(혹은 이동도)는 DRAM의 트랜지스터의 천 분의 1이면 된다.
만일 기입 트랜지스터(127)의 이동도가 실리콘 반도체를 이용한 트랜지스터의 1/100의 이동도라고 하더라도, 통상의 DRAM의 10배의 속도로 기입을 실행할 수 있다. 위에서 설명한 바와 같이, 고속성은 디자인 룰의 축소와 함께 현저하게 된다.
또한, 기입 트랜지스터(127)의 오프 전류가 충분히 작아져, 리프레시가 실질적으로 불필요하게 되면, 불휘발성 메모리로서의 측면도 강해진다. 리프레시가 불필요하면, RAM으로서 뿐만 아니라, 게인 셀형 메모리를 NAND 구조를 가지는 메모리에 적용할 수 있다. NAND 구조에 의해 집적도를 높이는 것도 가능하게 된다.
본 실시형태의 게인 셀형 메모리의 개요를 도 12(A)에 나타낸다. 판독 트랜지스터(128)는 게이트(121)와 소스(123), 드레인(122)을 가진다. 드레인(122)은 전원선으로서 기능하거나, 전원선에 접속되고, 바람직하게는 워드선 방향으로 연장된다. 또한, 소스(123)는 기입 트랜지스터(127)의 소스(104)와 접속된다.
기입 트랜지스터(127)는 실시형태 2에 설명한 FET를 이용한다. 그러나, 이것에 한정하지 않고, 실시형태 1, 실시형태 3 내지 실시형태 5에 설명한 FET를 이용해도 좋다. 또한, 도 12(A)에 나타낸 도면은 도 5(B)에 상당하는 것이다.
기입 트랜지스터(127)는 층간 절연물(112) 위에, 산화물 반도체(101), 게이트 절연막(102), 게이트(103), 소스(104), 드레인(105)을 가지고, 드레인(105)은 판독 트랜지스터(128)의 게이트(121)와 접한다. 또한, 게이트(103)는 기입 워드선 혹은 그 일부로서 기능한다. 판독 트랜지스터(128)의 게이트(121)는 기입 트랜지스터(127)의 드레인(105)과 전기적으로 접속하고, 기입 트랜지스터(127)의 게이트(103)와 소스(104)는 전기적으로 접속하지 않는 구조로 하는 것이 바람직하다.
또한, 소스(104)에는 비트선을 접속한다. 또한, 드레인(105)과 중첩되도록 하여, 게이트 절연막(102)을 통하여 판독 워드선(124)이 형성된다. 판독 워드선(124)과 드레인(105)과 게이트 절연막(102)에서 커패시터(126)가 형성된다. 판독 워드선(124)은 게이트(103)와 마찬가지로, 산화물 반도체(101)의 측면을 드레인(105) 위로부터 덮는 형상이 된다.
이 때문에, 판독 워드선(124)의 폭을 L6으로 하면, 커패시터(126)의 면적(판독 워드선(124)과 드레인(105)이 중첩되는 부분의 면적)은 (2h＋t)×L6보다 커진다. 한편, 판독 트랜지스터(128)의 게이트(121)의 게이트 면적은 L6×L6 정도이다. 산화물 반도체의 높이(h)는 회로의 최소 가공 선폭에 제약되는 일 없이 크게 할 수 있으므로, 결과적으로, 커패시터(126)의 용량을 판독 트랜지스터(128)의 게이트 용량의 2배 혹은 그 이상으로 할 수 있다. 이것은, 데이터의 판독을 행할 때에 에러가 일어나기 어려워지는 것을 의미한다.
도 12(A)에 나타낸 구조의 메모리 셀을 제작하려면 이하와 같이 행하면 좋다. 먼저, 단결정 실리콘 반도체를 이용하여, 판독 트랜지스터(128)의 게이트(121), 소스(123), 드레인(122)을 제작하고, 그 위에 층간 절연물(112)을 형성한다. 그리고, 그 표면을 평탄화하여, 게이트(121)를 노출시킨다.
그 후, 박편 형상의 산화물 반도체(101)를 형성하고, 층간 절연물(112)에 판독 트랜지스터(128)의 소스(123)에 이르는 컨택트홀을 형성한다. 그리고, 산화물 반도체(101)의 일부를 덮어, 소스(104), 드레인(105)을 형성한다. 드레인(105)은 판독 트랜지스터(128)의 게이트(121)와 소스(104)는 마찬가지로 소스(123)와 접하도록 한다.
그리고, 게이트 절연막(102)을 형성한다. 또한, 게이트 절연막(102)을 덮어, 게이트(103), 판독 워드선(124)을 형성한다. 그 후, 소스(104)에 이르는 컨택트홀을 형성하여 비트선(125)을 형성한다.
본 실시형태에 설명한 게인 셀형 메모리는, DRAM과는 달리, 데이터의 판독 시에 신호의 증폭 과정이나 그것을 위한 회로가 불필요한 것을 이용하여, 각종 반도체 회로의 레지스터(일시적으로 데이터를 기억하는 메모리 장치)로서 이용할 수 있다.
통상의 반도체 회로 중의 레지스터는 6개의 트랜지스터를 이용한 플립플롭 회로로 구성된다. 그 때문에, 레지스터의 점유 면적이 커지지만, 본 실시형태에 설명한 게인 셀형 메모리는 2개의 트랜지스터와 1개의 커패시터에 의해 형성되고, 더하여, 2개의 트랜지스터는 입체적으로 배치되기 때문에, 종래의 레지스터보다 점유 면적이 작아진다.
또한, 플립플롭 회로를 이용한 레지스터는 전원이 두절되면 데이터를 소실하고, 전원이 복구한 후에도 원 상태를 재현할 수 없는 것에 대하여, 본 실시형태에 설명한 게인 셀형 메모리는 일정한 기간, 데이터를 보유할 수 있으므로, 전원이 복구된 후, 신속하게 원 상태를 재현할 수 있다.
이 특성을 이용하면, 반도체 회로로서 연산을 하지 않는 시간이 약간이라도 있다면, 바로 전원의 공급을 정지하고, 연산이 필요한 경우에 다시 전원을 공급함으로써, 소비 전력을 저감할 수 있다. 예를 들면, 화상 처리 및 출력 회로에 있어서는, 17 밀리 세컨드에 한 번, 화상 데이터를 처리하여 송출하지만, 그에 필요한 시간은 1 밀리 세컨드 이하이며, 나머지의 16 밀리 세컨드 이상의 시간은 회로의 전원을 꺼 두어도 좋다. 이와 같이 함으로써, 회로의 소비 전력을 저감할 수 있다.
보다 대규모 반도체 회로인 CPU에서는 복수의 회로가 각각 연산을 행하지만, 상시, 모든 회로가 연산을 행하고 있는 것은 아니고, 단지 대기하고 있는 회로도 많다. 그러한 회로에는 전원을 공급하지 않는 것에 의해 소비 전력을 큰폭으로 저감할 수 있다. 그러한 회로의 레지스터는 본 실시형태에 설명한 게인 셀형 메모리를 이용하여 구성함으로써, 순식간에 회로에의 전원의 공급 및 차단을 실행할 수 있다.
(실시형태 8)
이하에서는, 실시형태 6 혹은 실시형태 7에 설명한 메모리의 이용예에 대하여 도 14를 참조하여 설명한다. 도 14는 마이크로 프로세서의 구성예를 나타내는 블럭도이다. 도 14에 나타낸 마이크로 프로세서는 CPU(301), 메인 메모리(302), 클록 콘트롤러(303), 캐시 콘트롤러(304), 시리얼 인터페이스(305), I/O 포트(306), 단자(307), 인터페이스(308), 캐시 메모리(309) 등이 형성되어 있다. 물론, 도 14에 나타낸 마이크로 프로세서는, 그 구성을 간략화하여 나타낸 일례에 지나지 않고, 실제의 마이크로 프로세서는 그 용도에 따라 다종 다양한 구성을 가지고 있다.
CPU(301)를 보다 고속으로 동작시키려면, 그에 알맞은 정도의 고속의 메모리를 필요로 한다. 그러나, CPU(301)의 동작 스피드에 있던 액세스 타임을 가지는 고속의 대용량 메모리를 사용한 경우, 일반적으로 비용이 높아지게 된다. 따라서 대용량의 메인 메모리(302) 외에, 메인 메모리(302)보다 소용량이지만 고속의 메모리인 SRAM 등의 캐시 메모리(309)를 CPU(301)와 메인 메모리(302)의 사이에 개재시킨다. CPU(301)가 캐시 메모리(309)에 액세스함으로써, 메인 메모리(302)의 스피드에 의하지 않고, 고속으로 동작하는 것이 가능하게 된다.
도 14에 나타낸 마이크로 프로세서에서는, 메인 메모리(302)에 상술한 메모리를 이용할 수 있다. 상기 구성에 의해, 집적도가 높은 마이크로 프로세서, 신뢰성이 높은 마이크로 프로세서를 실현할 수 있다.
또한, 메인 메모리(302)에는, CPU(301)로 실행되는 프로그램이 격납되어 있다. 그리고 예를 들면 실행 초기에, 메인 메모리(302)에 격납되어 있는 프로그램은 캐시 메모리(309)에 다운로드된다. 다운로드되는 프로그램은 메인 메모리(302)에 격납되어 있는 것에 한정되지 않고, 다른 외부에 부착된 메모리로부터 다운로드할 수도 있다. 캐시 메모리(309)는 CPU(301)로 실행되는 프로그램을 격납할 뿐만 아니라, 워크 영역으로서도 기능하고, CPU(301)의 계산 결과 등을 일시적으로 격납한다.
또한, CPU는 단수에 한정되지 않고, 복수 제공하여도 좋다. CPU를 복수 제공하여 병렬 처리를 행함으로써, 동작 속도의 향상을 도모할 수 있다. 그 경우, CPU간의 처리 속도가 제각각이라면 처리 전체로 보았을 때에 문제가 일어나는 경우가 있으므로, 슬레이브가 되는 각 CPU의 처리 속도의 밸런스를 마스터가 되는 CPU에서 취하도록 해도 좋다.
또한, 여기에서는 마이크로 프로세서를 예시했지만, 상술한 메모리는 마이크로 프로세서의 메인 메모리에 그 용도가 한정되는 것은 아니다. 예를 들면 표시 장치의 구동 회로에 이용되는 비디오 RAM이나, 화상 처리 회로에 필요한 대용량 메모리로서의 용도도 바람직하다. 그 외, 다양한 시스템 LSI에서도, 대용량 혹은 소형 용도의 메모리로서 이용할 수 있다.
(실시형태 9)
본 실시형태에서는, 실시형태 6 혹은 실시형태 7에 설명한 메모리를 가지는 반도체 장치의 예에 대하여 설명한다. 이 반도체 장치는, 본 발명의 일 양태에 관한 메모리를 이용함으로써, 소형화를 실현하는 것이 가능하다. 특히, 휴대용의 반도체 장치의 경우, 본 발명의 일 양태에 관한 메모리를 이용함으로써 소형화가 실현되면, 사용자의 사용 편이성이 향상된다는 메리트를 얻을 수 있다.
본 발명의 일 양태에 관한 메모리는 표시 장치, 노트형 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD：Digital Versatile Disc 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 가지는 장치)에 이용할 수 있다.
그 외에, 본 발명의 일 양태에 관한 메모리를 이용할 수 있는 반도체 장치로서 휴대전화, 휴대형 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라, 디지털 스틸 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 예금 지급기(ATM), 자동 판매기 등을 들 수 있다. 이것들 반도체 장치의 구체적인 예를 도 15에 나타낸다.
도 15(A)는 휴대형 게임기이며, 하우징(401), 하우징(402), 표시부(403), 표시부(404), 마이크로폰(405), 스피커(406), 조작 키(407), 스타일러스(408) 등을 가진다. 본 발명의 일 양태에 관한 메모리는 휴대형 게임기의 구동을 제어하기 위한 집적회로에 이용할 수 있다. 휴대형 게임기의 구동을 제어하기 위한 집적회로에 본 발명의 일 양태에 관한 메모리를 이용함으로써, 콤팩트한 휴대형 게임기를 제공할 수 있다. 또한, 도 15(A)에 나타낸 휴대형 게임기는 2개의 표시부(403) 및 표시부(404)를 가지고 있지만, 휴대형 게임기가 가지는 표시부의 수는 이것에 한정되지 않는다.
도 15(B)는 휴대전화이며, 하우징(411), 표시부(412), 음성 입력부(413), 음성 출력부(414), 조작 키(415), 수광부(416) 등을 가진다. 수광부(416)에 있어서 수신한 광을 전기 신호로 변환함으로써, 외부의 화상을 로드할 수 있다. 본 발명의 일 양태에 관한 메모리는 휴대전화의 구동을 제어하기 위한 집적회로에 이용할 수 있다. 휴대전화의 구동을 제어하기 위한 집적회로에 본 발명의 일 양태에 관한 메모리를 이용함으로써, 콤팩트한 휴대전화를 제공할 수 있다.
도 15(C)는 휴대 정보 단말이며, 하우징(421), 표시부(422), 조작 키(423) 등을 가진다. 도 15(C)에 나타낸 휴대 정보 단말은 모뎀이 하우징(421)에 내장되어 있어도 좋다. 본 발명의 일 양태에 관한 메모리는 휴대 정보 단말의 구동을 제어하기 위한 집적회로에 이용할 수 있다. 휴대 정보 단말의 구동을 제어하기 위한 집적회로에 본 발명의 일 양태에 관한 메모리를 이용함으로써, 콤팩트한 휴대 정보 단말을 제공할 수 있다.
100：절연 표면 101：산화물 반도체
102：게이트 절연막 103：게이트
104：소스 105：드레인
106：공핍화 영역 107：N형 영역
108：N형 영역 109：측벽 절연물
110：측벽 절연물 111：배리어 절연물
112：층간 절연물 113：비트선
113a：도전성 영역 114：드라이버 회로부
115：셀 트랜지스터 116：커패시터
117：접속 전극 118：하부 전극
119：커패시터 절연막 120：상부 전극
121：게이트 122：드레인
123：소스 124：판독 워드선
125：비트선 126：커패시터
127：기입 트랜지스터 128：판독 트랜지스터
201a：산화물 반도체 201b：산화물 반도체
201c：산화물 반도체 202a：게이트 절연막
202b：게이트 절연막 202c：게이트 절연막
203a：게이트 203b：게이트
203c：게이트 204a：소스
204b：소스 204c：소스
205a：드레인 205b：드레인
205c：드레인 206a：공핍화 영역
206b：공핍화 영역 207：N형 영역
208：N형 영역 301：CPU
302：메인 메모리 303：클록 콘트롤러
304：캐시 콘트롤러 305：시리얼 인터페이스
306：I/O 포트 307：단자
308：인터페이스 309：캐시 메모리
401：하우징 402：하우징
403：표시부 404：표시부
405：마이크로폰 406：스피커
407：조작 키 408：스타일러스
411：하우징 412：표시부
413：음성 입력부 414：음성 출력부
415：조작 키 416：수광부
421：하우징 422：표시부
423：조작 키

Claims (2)

  1. 반도체 장치로서,
    제 1 트랜지스터를 포함하는 회로를 포함하고,
    상기 제 1 트랜지스터는,
    절연 표면에 대략 수직으로 형성된 산화물 반도체;
    상기 산화물 반도체와 전기적으로 접속하는 소스 및 드레인;
    상기 산화물 반도체를 덮어 형성된 게이트 절연막; 및
    상기 게이트 절연막을 덮어 형성된 게이트를 포함하고,
    상기 산화물 반도체는 상기 절연 표면과 접촉하지 않는 제 1 면을 포함하고,
    상기 소스는 상기 제 1 면과 접촉하여 중첩되고,
    상기 드레인은 상기 제 1 면과 접촉하여 중첩되고,
    상기 게이트는 상기 소스 또는 상기 드레인과 중첩되고,
    상기 게이트는 상기 제 1 면과 상기 게이트 절연막을 개재하여 중첩되고, 상기 절연 표면과 같은 높이의 부분을 포함하는, 반도체 장치.
  2. 제 1 항에 있어서,
    반도체 기판;
    상기 반도체 기판에 채널 형성 영역을 포함하는 제 2 트랜지스터; 및
    상기 제 2 트랜지스터를 덮는 층간 절연물을 더 포함하고,
    상기 제 1 트랜지스터의 상기 소스 또는 상기 드레인은 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 산화물 반도체는 상기 층간 절연물의 위에 있는, 반도체 장치.
KR1020180084086A 2011-03-25 2018-07-19 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로 Ceased KR20180085382A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011067213 2011-03-25
JPJP-P-2011-067213 2011-03-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029982A Division KR20120109396A (ko) 2011-03-25 2012-03-23 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019684A Division KR102092814B1 (ko) 2011-03-25 2019-02-20 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로

Publications (1)

Publication Number Publication Date
KR20180085382A true KR20180085382A (ko) 2018-07-26

Family

ID=46876571

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020120029982A Ceased KR20120109396A (ko) 2011-03-25 2012-03-23 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020140051785A Expired - Fee Related KR101645682B1 (ko) 2011-03-25 2014-04-29 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020160092168A Ceased KR20160089327A (ko) 2011-03-25 2016-07-20 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020180084086A Ceased KR20180085382A (ko) 2011-03-25 2018-07-19 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020190019684A Active KR102092814B1 (ko) 2011-03-25 2019-02-20 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020200032590A Active KR102128566B1 (ko) 2011-03-25 2020-03-17 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020200077260A Active KR102258113B1 (ko) 2011-03-25 2020-06-24 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020120029982A Ceased KR20120109396A (ko) 2011-03-25 2012-03-23 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020140051785A Expired - Fee Related KR101645682B1 (ko) 2011-03-25 2014-04-29 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020160092168A Ceased KR20160089327A (ko) 2011-03-25 2016-07-20 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020190019684A Active KR102092814B1 (ko) 2011-03-25 2019-02-20 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020200032590A Active KR102128566B1 (ko) 2011-03-25 2020-03-17 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
KR1020200077260A Active KR102258113B1 (ko) 2011-03-25 2020-06-24 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로

Country Status (4)

Country Link
US (4) US8754409B2 (ko)
JP (11) JP6125757B2 (ko)
KR (7) KR20120109396A (ko)
TW (5) TWI582999B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
TWI582999B (zh) 2011-03-25 2017-05-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014064920A1 (ja) 2012-10-22 2014-05-01 Ｊｆｅスチール株式会社 フェライト系ステンレス鋼およびその製造方法
CN108493253B (zh) 2012-11-30 2023-04-25 株式会社半导体能源研究所 半导体装置
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102792747B1 (ko) 2013-05-20 2025-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN109860278A (zh) 2013-05-20 2019-06-07 株式会社半导体能源研究所 半导体装置
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6161431B2 (ja) * 2013-06-27 2017-07-12 株式会社半導体エネルギー研究所 半導体装置
JP6018607B2 (ja) * 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
US9590109B2 (en) 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9680026B2 (en) * 2013-09-13 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having gate electrode overlapping semiconductor film
US9887297B2 (en) * 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6126509B2 (ja) * 2013-10-04 2017-05-10 株式会社半導体エネルギー研究所 半導体装置
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
US9293592B2 (en) 2013-10-11 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9263541B2 (en) * 2014-04-25 2016-02-16 Globalfoundries Inc. Alternative gate dielectric films for silicon germanium and germanium channel materials
TWI646658B (zh) * 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
TW201624708A (zh) 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
JP6683503B2 (ja) * 2015-03-03 2020-04-22 株式会社半導体エネルギー研究所 半導体装置
US10186618B2 (en) 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2019202440A1 (ja) * 2018-04-20 2019-10-24 株式会社半導体エネルギー研究所 記憶装置および電子機器
KR20240169720A (ko) * 2018-08-09 2024-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
JP7341810B2 (ja) 2019-09-13 2023-09-11 キオクシア株式会社 半導体記憶装置
DE102020127831A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-gatestrukturen
DE102021101243A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherblock-kanalregionen
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures
KR102768882B1 (ko) 2020-07-10 2025-02-19 삼성전자주식회사 반도체 메모리 소자
US11594495B2 (en) 2021-03-23 2023-02-28 Micron Technology, Inc. Microelectronic devices including conductive levels having varying compositions, and related memory devices, electronic systems, and methods
JP2023045086A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体装置、半導体記憶装置、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468901B2 (en) 2005-04-08 2008-12-23 Renesas Technology Corp. Semiconductor memory device
US20110148455A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group
US20110156027A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0740101B2 (ja) 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0786595A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 半導体装置とその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100458288B1 (ko) * 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100769418B1 (ko) * 2003-03-20 2007-10-22 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005064500A (ja) * 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
US7612416B2 (en) 2003-10-09 2009-11-03 Nec Corporation Semiconductor device having a conductive portion below an interlayer insulating film and method for producing the same
US7186599B2 (en) 2004-01-12 2007-03-06 Advanced Micro Devices, Inc. Narrow-body damascene tri-gate FinFET
KR100598099B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4997969B2 (ja) 2004-06-04 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100674914B1 (ko) * 2004-09-25 2007-01-26 삼성전자주식회사 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2006196757A (ja) * 2005-01-14 2006-07-27 Fujitsu Ltd 細線状ｍｏｓｆｅｔを含む半導体装置
JP2006196821A (ja) * 2005-01-17 2006-07-27 Fujitsu Ltd 半導体装置とその製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4896588B2 (ja) * 2005-05-31 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP4894171B2 (ja) * 2005-06-15 2012-03-14 日本電気株式会社 電界効果トランジスタおよびその製造方法
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7432139B2 (en) * 2005-06-29 2008-10-07 Amberwave Systems Corp. Methods for forming dielectrics and metal electrodes
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4963021B2 (ja) 2005-09-06 2012-06-27 独立行政法人産業技術総合研究所 半導体構造
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2007103455A (ja) * 2005-09-30 2007-04-19 Toshiba Corp フィン構造の半導体装置及びその製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
WO2007063990A1 (ja) * 2005-12-02 2007-06-07 Nec Corporation 半導体装置およびその製造方法
DE102005058466A1 (de) * 2005-12-07 2007-06-14 Infineon Technologies Ag Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4635897B2 (ja) * 2006-02-15 2011-02-23 株式会社東芝 半導体装置及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
CN101427321A (zh) * 2006-04-24 2009-05-06 Nxp股份有限公司 静态随机存取存储器单元
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7742351B2 (en) 2006-06-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR100748261B1 (ko) * 2006-09-01 2007-08-09 경북대학교 산학협력단 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5101143B2 (ja) 2007-03-26 2012-12-19 国立大学法人名古屋大学 電界効果トランジスタ及びその製造方法
JP4406439B2 (ja) * 2007-03-29 2010-01-27 株式会社東芝 半導体装置の製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4445521B2 (ja) * 2007-06-15 2010-04-07 株式会社東芝 半導体装置
TW200903836A (en) 2007-07-05 2009-01-16 Everlight Electronics Co Ltd A method of chip cutting of light emitting diodes
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
KR20100048954A (ko) * 2007-07-27 2010-05-11 파나소닉 주식회사 반도체장치 및 그 제조방법
US7902057B2 (en) 2007-07-31 2011-03-08 Micron Technology, Inc. Methods of fabricating dual fin structures
JP2009054705A (ja) * 2007-08-24 2009-03-12 Toshiba Corp 半導体基板、半導体装置およびその製造方法
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4591525B2 (ja) * 2008-03-12 2010-12-01 ソニー株式会社 半導体装置
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
JP4575471B2 (ja) * 2008-03-28 2010-11-04 株式会社東芝 半導体装置および半導体装置の製造方法
KR20090111046A (ko) * 2008-04-21 2009-10-26 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
WO2009142309A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8415673B2 (en) * 2008-11-20 2013-04-09 Sharp Kabushiki Kaisha Thin film transistor and semiconductor layer
KR101238823B1 (ko) * 2008-11-21 2013-03-04 한국전자통신연구원 박막 트랜지스터 및 그의 제조 방법
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US20100213458A1 (en) 2009-02-23 2010-08-26 Micron Technology, Inc. Rigid semiconductor memory having amorphous metal oxide semiconductor channels
US8110467B2 (en) 2009-04-21 2012-02-07 International Business Machines Corporation Multiple Vt field-effect transistor devices
JP2011014753A (ja) * 2009-07-03 2011-01-20 Hitachi Ltd 半導体装置
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
US7947589B2 (en) * 2009-09-02 2011-05-24 Freescale Semiconductor, Inc. FinFET formation with a thermal oxide spacer hard mask formed from crystalline silicon layer
KR20190045396A (ko) 2009-09-16 2019-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102443297B1 (ko) 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101803553B1 (ko) * 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8729627B2 (en) * 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8278173B2 (en) * 2010-06-30 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures
TWI582999B (zh) * 2011-03-25 2017-05-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468901B2 (en) 2005-04-08 2008-12-23 Renesas Technology Corp. Semiconductor memory device
US20110148455A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group
US20110156027A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hisamoto et al. "A Folded-channel MOSFET for Deep-sub-tenth Micron Era", IEDM Tech. Dig., pp. 1032-1034, 1998.

Also Published As

Publication number Publication date
JP2024161146A (ja) 2024-11-15
JP2020150285A (ja) 2020-09-17
TW201727913A (zh) 2017-08-01
JP2014132699A (ja) 2014-07-17
US20150380417A1 (en) 2015-12-31
JP2014007431A (ja) 2014-01-16
US9287408B2 (en) 2016-03-15
US9548395B2 (en) 2017-01-17
JP2019106552A (ja) 2019-06-27
TWI627756B (zh) 2018-06-21
JP2018133594A (ja) 2018-08-23
JP2014039058A (ja) 2014-02-27
JP2012216802A (ja) 2012-11-08
KR102092814B1 (ko) 2020-03-24
KR101645682B1 (ko) 2016-08-04
TWI582999B (zh) 2017-05-11
JP2017120937A (ja) 2017-07-06
KR102128566B1 (ko) 2020-06-30
KR20140059772A (ko) 2014-05-16
TWI538215B (zh) 2016-06-11
US20120241739A1 (en) 2012-09-27
KR20200077501A (ko) 2020-06-30
KR20200031602A (ko) 2020-03-24
JP5521102B2 (ja) 2014-06-11
JP2021193757A (ja) 2021-12-23
TW201624722A (zh) 2016-07-01
JP6722321B2 (ja) 2020-07-15
JP6955060B2 (ja) 2021-10-27
TW201434159A (zh) 2014-09-01
JP2023115111A (ja) 2023-08-18
JP5521103B2 (ja) 2014-06-11
JP7547563B2 (ja) 2024-09-09
TW201707211A (zh) 2017-02-16
JP5706559B2 (ja) 2015-04-22
TWI597842B (zh) 2017-09-01
US20140252353A1 (en) 2014-09-11
US20170077308A1 (en) 2017-03-16
KR20190020312A (ko) 2019-02-28
KR20120109396A (ko) 2012-10-08
TW201244103A (en) 2012-11-01
TWI565078B (zh) 2017-01-01
KR102258113B1 (ko) 2021-05-27
JP6125757B2 (ja) 2017-05-10
US8754409B2 (en) 2014-06-17
KR20160089327A (ko) 2016-07-27
US9859443B2 (en) 2018-01-02
JP6506450B2 (ja) 2019-04-24

Similar Documents

Publication Publication Date Title
KR102258113B1 (ko) 전계 효과 트랜지스터 및 그것을 이용한 메모리 및 반도체 회로
JP2012256836A (ja) 半導体装置およびその作製方法
US20230317176A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20180719

Patent event code: PA01071R01D

Filing date: 20120323

Application number text: 1020120029982

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180725

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20181214

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180725

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

Patent event date: 20190122

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180725

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20190122

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20190111

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20180906

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20190220

Patent event code: PA01071R01D

Filing date: 20120323

Application number text: 1020120029982