KR20180037862A

KR20180037862A - 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기

Info

Publication number: KR20180037862A
Application number: KR1020160128615A
Authority: KR
Inventors: 이상열; 김재필; 임용균
Original assignee: 엘아이케이테크(주)
Priority date: 2016-10-05
Filing date: 2016-10-05
Publication date: 2018-04-13
Also published as: KR101872932B1; WO2018066793A1; US20200144689A1; US10840575B2

Abstract

마이크로스트립 전송 선로를 포함하는 대역 통과 여파기는, 배면부에 접지 평면이 형성된 기판; 기판의 상면부에 형성되고, 전송 신호를 수신하는 입력 포트; 기판의 상면부에 형성되고, 필터링된 전송 신호를 출력하는 출력 포트; 및 일 단부는 입력 포트에 접촉하여 연결되고, 타 단부는 출력 포트에 접촉하여 연결되며 상호 소정 간격으로 평행하게 이격하여 배치된 복수 개의 신호 전송 라인들을 포함한다.

Description

마이크로스트립 전송 선로를 포함하는 대역 통과 여파기{Band pass filter having multi micro-strip line}

본 출원은, 대역 통과 필터에 관한 것으로서, 보다 상세하게는 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기에 관한 것이다.

최근 휴대용 모바일 제품의 수요가 증가되고, 무선 통신 및 이동 통신이 발전함에 따라, RF(Radio Frequency) 및 마이크로파(Microwave) 등과 같은 고주파 신호 부품에 대한 수요가 증대되고 있다. 고주파 신호 부품 가운데 대역 통과 여파기(BPF; Band pass filter)는 다양한 주파수 대역에서 설계자가 원하는 주파수 대역을 정확하게 걸러내어 전송하기 위한 중요한 구성 요소이다. 특히 다양한 제품에 사용하는 고주파 신호 부품들 별로 사용해야 할 주파수 대역은 정해져 있음에 따라, 대역 통과 여파기의 정확도 및 신뢰성은 중요한 이슈가 되고 있다.

대역 통과 여파기의 입력 포트 또는 출력 포트는 설계 단계부터 임피던스 값이 고정된 값을 가지도록 설계되고, 임피던스 매칭을 통해 원하는 임피던스 값으로 조정하고 있다. 임피던스 매칭 방식은 임피던스 변환기(impedance transformer)를 이용하여 오고 있는데, 주파수가 낮을수록 임피던스 변환기의 크기는 커지게 된다. 이에 따라, 대역 통과 여파기의 크기를 줄이는데 어려움이 있고, 대역 통과 여파기를 적용하는 모바일 제품의 크기를 줄이는데도 한계가 있는 실정이다.

본 출원이 해결하고자 하는 과제는, 임피던스 변환기가 없이 설계자가 원하는 주파수 대역에서 전송 신호를 통과시키는 대역 통과 여파기를 구현할 수 있는 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기를 제공하고자 한다.

본 출원의 일 관점에 의한 대역 통과 여파기는, 배면부에 접지 평면이 형성된 기판; 상기 기판의 상면부에 형성되고, 전송 신호를 수신하는 입력 포트; 상기 기판의 상면부에 형성되고, 필터링된 전송 신호를 출력하는 출력 포트; 및 일 단부는 상기 입력 포트에 접촉하여 연결되고, 타 단부는 상기 출력 포트에 접촉하여 연결되며 상호 소정 간격으로 평행하게 이격하여 배치된 복수 개의 신호 전송 라인들을 포함한다.

본 출원의 다른 관점에 의한 대역 통과 여파기는, 배면부에 접지 평면이 형성된 기판; 상기 기판의 상면부에 형성되고, 전송 신호를 수신하는 입력 포트와, 상기 기판의 상면부에 형성되고, 필터링된 전송 신호를 출력하는 출력 포트와, 일 단부는 상기 입력 포트에 접촉하여 연결되고, 타 단부는 상기 출력 포트에 접촉하여 연결되며 상호 소정 간격으로 평행하게 이격하여 배치된 복수 개의 신호 전송 라인들을 포함하는 마이크로스트립 전송 선로; 및 적어도 2개 이상의 상기 마이크로스트립 전송 선로들이 상기 기판 상에 직렬로 평행하게 연결된 구성을 포함한다.

본 출원의 또 다른 관점에 의한 대역 통과 여파기는, 배면부에 접지 평면이 형성된 기판; 상기 기판의 상면부에 형성되고, 전송 신호를 수신하는 입력 포트와, 상기 기판의 상면부에 형성되고, 필터링된 전송 신호를 출력하는 출력 포트와, 일 단부는 상기 입력 포트에 접촉하여 연결되고, 타 단부는 상기 출력 포트에 접촉하여 연결되며 상호 소정 간격으로 평행하게 이격하여 배치된 복수 개의 신호 전송 라인들을 포함하는 마이크로스트립 전송 선로; 상기 마이크로스트립 전송 선로의 일 측면부로부터 제1 간격만큼 이격하여 배치된 제1 접지 평면; 및 상기 마이크로스트립 전송 선로의 타 측면부로부터 제2 간격만큼 이격하여 배치된 제2 접지 평면을 포함한다.

본 출원의 실시예에 따르면, 마이크로스트립 전송 선로의 입력 포트 및 출력 포트 사이에 복수 개의 신호 전송 선로를 배치함으로써, 임피던스 매칭을 위한 임피던스 변환기를 생략할 수 있어 대역 통과 여파기를 소형화시킬 수 있는 이점을 제공한다. 이에 따라 대역 통과 여파기를 도입하는 전자 기기를 소형화 시킬 수 있는 이점이 제공된다.

또한, 입력 포트 및 출력 포트 사이에 복수 개의 신호 전송 선로를 배치하고, 입력 임피던스 값을 조절함으로써, 중심 주파수를 변화시키지 않으면서 대역폭을 조절할 수 있는 이점을 제공한다.

아울러, 입력 포트 및 출력 포트 사이에 연결된 라인 형상으로 배치된 복수 개의 신호 전송 선로들의 개수를 조절하여 설계자가 원하는 중심 주파수로 변경할 수 있다.

도 1은 본 출원의 일 실시예에 따른 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기를 나타내보인 사시도이다.
도 2는 도 1의 대역 통과 여파기의 평면도이다.
도 3은 도 1의 대역 통과 여파기의 등가 회로도이다.
도 4는 도 1의 대역 통과 여파기에 따른 주파수 응답 특성 변화를 나타내보인 그래프이다.
도 5는 본 출원의 다른 실시예에 따른 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기를 나타내보인 평면도이다.
도 6은 도 5의 대역 통과 여파기에 따른 주파수 응답 특성 변화를 나타내보인 그래프이다.
도 7은 저역 통과 여파기 구조 및 등가 회로를 나타내보인 도면이다.
도 8은 본 출원의 대역 통과 여파기에 인가되는 입력 임피던스 변화에 따른 주파수 응답 특성 변화를 나타내보인 그래프들이다.
도 9는 본 출원의 또 다른 실시예에 따른 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기를 나타내보인 평면도이다.
도 10은 도 9의 대역 통과 여파기의 대역폭을 설명하기 위해 나타내보인 도면이다.
도 11은 본 출원에 따른 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기의 변형예를 나타내보인 도면이다.

본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.

명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.

도 1은 본 출원의 일 실시예에 따른 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기를 나타내보인 사시도이다. 도 2는 도 1의 대역 통과 여파기의 평면도이다. 그리고 도 3은 도 1의 대역 통과 여파기의 등가 회로도이다.

도 1 및 도 2를 참조하면, 본 출원의 일 실시예에 따른 대역 통과 여파기(100)는, 기판(110)과, 기판(110)의 일면에 형성되고, RF(Radio Frequency) 신호를 전송하기 위한 마이크로스트립 전송 선로(microstrip line, 190) 및 기판(110)의 타면에 배치되어 있는 접지 평면(ground plane, 140)을 포함하여 구성될 수 있다.

기판(110)은 상면부(120) 및 상면부(120)와 대향하는 배면부(130)를 포함하여 구성되고, 유전체 물질을 포함하여 플레이트(plate) 형상으로 구성될 수 있다.

접지 평면(140)은 기판(110)의 상면부(120)와 대향하는 배면부(130)와 접촉하여 배치될 수 있다. 접지 평면(140)은 구리(Cu) 또는 금(Au)을 포함하는 금속 물질로 형성될 수 있다. 일 예에서, 접지 평면(140)은 기판(110)의 배면부(130)에 패터닝 공정을 진행하지 않고 증착된 금속면으로 구성될 수 있다. 이에 따라, 기판(110)의 배면부(130)는 전면에 걸쳐 접지 평면(140)으로 덮여있는 형상을 가질 수 있다.

기판(110)의 상면부(120)에는 입력 포트(150)와, 출력 포트(160)와, 복수 개의 신호 전송 라인들(170)과, 그리고 필터링된 신호 출력 라인(180)을 포함하는 적어도 하나 이상의 마이크로스트립 전송 선로(190)가 배치될 수 있다. 입력 포트(150)는 RF 신호와 같은 전송 신호를 수신한다. 입력 포트(150)는 상부에서 바라볼 때, 기판(110)의 폭 방향인 Y축 방향으로 연장하는 라인(line) 형상으로 배치될 수 있다. 일 예에서, 입력 포트(150)는 기판(110)의 상면부(120)로부터 측면부로 연장하여 기판(110)의 배면부(130)와 접촉하는 접지 평면(140)과 전기적으로 연결될 수 있다. 입력 포트(150)는 제1 폭(W1)을 가지게 형성된다.

출력 포트(160)는 입력 포트(150)로부터 소정 거리만큼 이격한 위치에 배치된다. 출력 포트(160)는 입력 포트(150)로부터 수신된 전송 신호가 마이크로스트립 전송 선로(190)를 통과하면서 필터링된 전송 신호를 출력한다. 출력 포트(160)는 상부에서 바라볼 때, 기판(110)의 폭 방향인 Y축 방향으로 연장하는 라인(line) 형상을 가지게 배치될 수 있다. 일 예에서, 출력 포트(160)는 입력 포트(150)와 동일한 방향인 Y축 방향으로 연장하게 형성될 수 있다. 출력 포트(150)는 제2 폭(W2)을 가지게 형성되며, 제1 폭(W1)을 가지는 입력 포트(160)와 동일한 폭 크기를 가지게 형성될 수 있다.

입력 포트(150) 및 출력 포트(160) 사이에는 복수 개의 신호 전송 라인들(170)이 배치될 수 있다. 복수 개의 신호 전송 라인들(170)은 입력 포트(150)로부터 수신된 RF 신호와 같은 전송 신호를 필터링하여 출력 포트(160)로 전송하여 필터링된 신호 출력 라인(180)으로 전달한다. 복수 개의 신호 전송 라인들(170)은 적어도 2개 이상의 신호 전송 라인들을 포함하여 구성될 수 있다. 일 예에서, 복수 개의 신호 전송 라인들(170)은 제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)의 3개의 신호 전송 라인들로 구성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 실시예에서는 3개의 신호 전송 라인들이 배치되어 있는 형상을 설명하였으나, n개 (n은 2 이상의 자연수)의 신호 전송 라인들이 배치될 수 있다.

제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)은 기판(110)의 Y축 방향으로 배치된 입력 포트(150) 및 출력 포트(160)와 수직하는 기판(110)의 길이 방향인 X축 방향으로 연장하게 형성될 수 있다. 일 예에서, 제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)은 일직선의 라인 형상으로 형성될 수 있다.

제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)의 일 단부는 각각 입력 포트(150)와 접촉하여 연결되고, 제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)의 다른 단부는 각각 출력 포트(160)와 접촉하여 연결된 형상을 지닌다.

복수 개의 신호 전송 라인들(170)은 입력 포트(150) 및 출력 포트(160)의 길이 방향의 중심부를 가로지르는 중심 라인(CL)을 기준으로 제1 신호 전송 라인(170-1)이 배치되고, 제1 신호 전송 라인(170-1)과 각각 제1 스페이스 폭(SW1) 및 제2 스페이스 폭(SW2)만큼 기판(110)의 폭 방향인 Y축 방향으로 평행하게 이격한 위치에 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)이 배치될 수 있다. 제1 신호 전송 라인(170-1)과 제2 신호 전송 라인(170-2) 사이에 배치된 제1 스페이스 폭(SW1) 및 제1 신호 전송 라인(170-1)과 제3 신호 전송 라인(170-3) 사이에 배치된 제2 스페이스 폭(SW2)은 동일한 폭 크기를 가지게 구성될 수 있다.

입력 포트(150), 출력 포트(160), 복수 개의 신호 전송 라인들(170) 및 필터링된 신호 출력 라인(180)은 기판(110)의 상부면(120) 전면에 구리(Cu) 또는 금(Au)을 포함하는 금속 물질을 포함하는 금속층을 형성한 다음, 식각 공정을 이용한 패터닝 공정으로 형성된 금속 패턴으로 구성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 비록 도면에 도시하지는 않았지만, 복수 개의 신호 전송 라인들(170)은 와이어 본딩(wire bonding) 공정을 통해 입력 포트(150)로부터 출력 포트(160)로 접합되어 전기적으로 연결되는 금속 와이어 형상을 가지게 구성될 수 있다.

도 1의 대역 통과 여파기의 등가 회로도를 도시한 도 3을 참조하면, 입력 포트(150)와 접지 평면(140) 사이에 직렬로 연결되는 제1 캐패시터(C1)와, 출력 포트(160)와 접지 평면(140) 사이에 직렬로 연결되는 제2 캐패시터(C2)와, 입력 포트(150)와 출력 포트(160) 사이에 제1 캐패시터(C1) 및 제2 캐패시터(C2)와 직렬로 연결되는 제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)에 의한 제1 인덕턴스(L1)와, 제1 캐패시터(C1)와 병렬로 연결되며, 입력 포트(150)와 접지 평면(140) 사이에 제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)에 의한 제3 인덕턴스(L3)와, 출력 포트(160)와 접지 평면(140) 사이에 제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2) 및 제3 신호 전송 라인(170-3)에 의한 제4 인덕턴스(L3), 그리고 필터링된 신호 출력 라인(180)에 의한 제2 인덕턴스(L2)로 구성될 수 있다.

이와 같은 구성을 갖는 대역 통과 필터는, 필터 회로에서 요구되는 인덕턴스 성분(L1, L2, L3, L4)을 복수 개의 신호 전송 라인들(170-1, 170-2, 170-3)로 구현하며, 제3 인덕턴스(L3)와 제4 인덕턴스(L4) 그리고 제1 인덕턴스(L1)들 사이의 도 3에서 화살표로 표시한 상호 인덕턴스(Mutual Inductance)의 영향으로 대역 통과 여파기로 동작할 수 있다. 추가된 제2 신호 전송 라인(170-2) 또는 제3 신호 전송 라인(170-3)에 의한 제1 인덕턴스(L1) 값이 상호 인덕턴스 커플링 세기에 의해서 조절될 수 있으며 상호 인덕턴스 커플링 세기에 의해서 주파수와 대역폭(Bandwidth) 특성을 조절할 수 있다. 또한 입력 포트(150)와 출력 포트(160) 사이에 신호 전송 라인들(170-1, 170-2, 170-3)이 배치되는 개수에 따라서 주파수 및 대역폭의 특성을 조절할 수 있다. 이하 도면을 참조하여 설명하기로 한다.

도 4는 도 1의 대역 통과 여파기의 주파수 응답 특성 변화를 나타내보인 그래프이다. 일 예에서, 도 1의 대역 통과 여파기는 중심 주파수(fo)가 2 GHz인 경우에 맞추어 설계되었다. 도 4를 참조하면, 입력 포트(150)로부터 출력 포트(160)까지 신호가 얼마나 도달하느냐를 나타내는 전송 특성(S21)은, 중심 주파수(fo)가 2 GHz를 갖는 통과 대역에서 0dB에 가까워지는 값을 가진다. 또한 입력 포트(150)의 반사 특성(S11)을 나타내보인 그래프에 따르면, 2 GHz를 갖는 통과 대역에서 가장 낮은 -60dB의 낮은 값을 보임으로서, 입력된 신호가 반사되지 않고 출력 포트(160)로 전송되는 것으로 이해될 수 있다. 이에 따라, 특정한 주파수인 2 GHz 영역만 통과시키도록 낮은 주파수 신호와 높은 주파수 신호를 걸러주는 대역 통과 여파기의 특성을 나타내는 것을 확인할 수 있다. 상술한 바와 같이, 본 출원에 따르면 입력 포트(150) 및 출력 포트(160) 사이에 배치된 복수 개의 신호 전송 선로들(170)에 의해 대역 통과 여파기를 구현할 수 있다.

한편, 신호 전송 선로들(170)의 개수를 변화시킴에 따라 중심 주파수를 변경시킬 수 있다. 도 5는 본 출원의 다른 실시예에 따른 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기를 나타내보인 평면도이다.

도 5를 참조하면, 본 출원의 다른 실시예에 따른 대역 통과 여파기(100a)는 도 2의 대역 통과 여파기(100)와 신호 전송 선로들(170)의 개수를 제외한 다른 구성이 동일하다. 이에 따라, 도 2의 대역 통과 여파기(100)와 동일한 구성 요소는 설명을 생략하거나 간략하게 설명하고, 차이가 있는 점을 중심으로 설명하기로 한다. 대역 통과 여파기(100a)는 기판(110)의 상면부(120)에 배치된 입력 포트(150)와, 출력 포트(160)와, 복수 개의 신호 전송 라인들(170)과, 그리고 필터링된 신호 출력 라인(180)을 포함하는 적어도 마이크로스트립 전송 선로(190)를 포함하여 구성될 수 있다. 신호 전송 라인들(170)은 제1 신호 전송 라인(170-1), 제2 신호 전송 라인(170-2), 제3 신호 전송 라인(170-3), 제4 신호 전송 라인(170-4) 및 제5 신호 전송 라인(170-5)의 5개의 신호 전송 라인들로 구성될 수 있다.

도 5에서 도시하고 있는 대역 통과 여파기(100a)는 도 2의 대역 통과 여파기(100)보다 신호 전송 라인이 2개 더 추가하여 배치된 구성을 가진다. 입력 포트(150)와 출력 포트(160) 사이에 배치된 신호 전송 라인들(170)의 개수가 증가하면 도 3의 등가회로도에서 제1 인덕터(L1)들 사이에서의 상호 인덕턴스가 증가하여 인덕턴스 값이 감소됨에 따라 중심 주파수가 높은 쪽으로 조절될 수 있다. 도 5의 대역 통과 여파기에 따른 주파수 응답 특성 변화를 나타내보인 그래프인 도 6을 참조하면, 중심 주파수(f1)가 2.4 GHz로 이동한 것을 확인할 수 있다.

또한, 신호 전송 라인들(170)의 개수를 감소시키거나 스페이스 폭을 증가시키면 제1 인덕터(L1)들 사이에서의 상호 인덕턴스가 감소하여 인덕턴스 값이 증가됨에 따라, 중심 주파수가 낮은 쪽으로 조절될 수 있다. 이러한 특성을 이용하여 2 GHz 이하의 중심 주파수를 설계하고자 하는 경우, 입력 포트(150)와 출력 포트(160) 사이에 배치된 신호 전송 라인들(170)의 개수를 감소시키거나 또는 인접하는 신호 전송 라인들(170) 사이의 스페이스 폭을 증가시킴으로써 설계자가 원하는 중심 주파수로 변경시킬 수 있다.

신호 전송 라인들(170)의 개수를 조절하면 중심 주파수(f1)는 2.4 GHz로 이동하지만, 전송 특성(S21')은 중심 주파수(fo)가 2 GHz를 갖는 통과 대역에서 0dB에 가까워지는 값을 가지고, 입력 포트(150)의 반사 특성(S11')은 통과 대역에서 가장 낮은 -40dB의 낮은 값을 보임으로서, 입력된 신호가 반사되지 않고 출력 포트(160)로 전송되는 것으로 이해될 수 있다. 이에 따라, 중심 주파수(f1)만 변경될 뿐, 대역 통과 여파기의 특성은 여전히 가지고 있는 것을 확인할 수 있다. 다시 말해, 신호 전송 라인들(170)의 개수를 조절하여 설계자가 원하는 주파수 대역에서 전송 신호를 통과시키는 대역 통과 여파기를 용이하게 구현할 수 있다.

도 7은 저역 통과 여파기 구조 및 등가 회로를 나타내보인 도면이다. 도 7을 참조하면, 저역 통과 여파기는 입력 포트(150a) 및 출력 포트(160a) 사이에 한 개의 신호 전송 라인(170a)이 배치된 구성을 가진다(도 7의 (a) 참조). 저역 통과 여파기는 도 7의 (b)의 등가회로에서 나타낸 바와 같이, 입력 포트(150a)와 직렬 연결된 제1 인덕터(L11) 및 제1 캐패시터(C11)와, 출력 포트(160a)와 직렬 연결된 제2 인덕터(L22) 및 제2 캐패시터(C22)로 구성되며, 입력 포트(150a)로 수신된 높은 주파수의 전송 신호는 제1 및 제2 캐패시터(C11, C22)를 통해 접지 평면(140a)으로 걸러지고, 낮은 주파수의 전송 신호만 제1 인덕터(L11) 및 제2 인덕터(L22)를 통해 출력 포트(160a)로 전달되는 저역 통과 여파기 특성을 나타낸다.

이 경우, 입력 포트(150a) 또는 출력 포트(160a)는 각각 임피던스 값을 가지며, 통상적으로 50옴(Ω)을 기준으로 설계된다. 그리고 이 임피던스 값을 낮은 임피던스 값인 5옴(Ω)을 가지게 하기 위해서는 50옴(Ω)을 기준으로 설계된 입력 포트(150a) 또는 출력 포트(160a)의 임피던스 값을 5옴(Ω)을 가지도록 임피던스 매칭을 해주는 임피던스 변환기(impedance transformer)를 배치하여야 한다. 그런데 주파수가 낮을수록 큰 크기를 가지는 임피던스 변환기가 필요하다. 따라서, 5옴(Ω)을 가지도록 임피던스 매칭 시키는 임피던스 변환기의 크기가 커짐에 따라, 대역 통과 여파기의 크기를 소형화시키기 어려워지는 문제점이 있어왔다.

도 8은 본 출원의 대역 통과 여파기에 인가되는 입력 임피던스 변화에 따른 주파수 응답 특성 변화를 나타내보인 그래프들이다. 대역 통과 여파기는 출력 포트(160) 상의 임피던스 값은 50옴(Ω)으로 고정시킨 상태에서 입력 포트(150) 상의 임피던스 값을 3옴(Ω), 4옴(Ω), 그리고 5옴(Ω)으로 변화시키면서 주파수 응답 특성을 측정하였다. 여기서 중심 주파수는 2.4 GHz인 경우로 맞추어 설계되었다. 도 8을 참조하면, 입력 포트(150) 상의 임피던스 값을 5옴(Ω)(a), 4옴(Ω)(b), 그리고 3옴(Ω)(c)로 변화하는 경우에도 중심 주파수는 2.4 GHz에서 변화하지 않았다.

또한, 입력 포트(150) 상의 임피던스 값을 3옴(Ω), 4옴(Ω), 그리고 5옴(Ω)으로 변화시키면서 측정한 주파수 응답 특성 그래프에서 전송 특성(S21a, S21b, S21c)은 중심 주파수가 2.4 GHz를 갖는 통과 대역에서 0dB에 가까워지는 값을 보이고, 입력 포트의 반사 특성(S11a, S11b, S11c)은 통과 대역에서 가장 낮은 값을 보임으로서, 입력된 신호가 반사되지 않는 것을 확인할 수 있다. 이에 따라, 입력 포트 상의 임피던스 값이 변경되더라도 대역 통과 여파기의 특성은 여전히 가지고 있는 것을 확인할 수 있다. 다시 말해, 기본 임피던스 값인 50옴(Ω)이 아닌 다른 임피던스 값을 가지고 있는 상황에서도 본 출원의 실시예에 따라 복수 개의 신호 전송 라인들(170)을 배치하여 구성하는 대역 통과 여파기를 적용하는 경우, 입력 포트(150) 또는 출력 포트(160) 상에 임피던스 매칭을 위한 임피던스 변환기를 배치하지 않더라도 설계자가 원하는 중심 주파수 특성을 제공할 수 있다.

아울러, 입력 포트(150) 상의 임피던스 값이 변화함에 따라, 통과 대역폭은 'BW1', 'BW2', 그리고 'BW3'으로 변화하는 것을 확인할 수 있다. 이에 따라, 입력 포트(150) 상의 임피던스 값에 변화를 주어 설계자가 원하는 대역폭을 용이하게 구현할 수 있다. 본 출원에 따른 대역 통과 여파기는, 임피던스 변환기를 생략할 수 있음에 따라 대역 통과 여파기의 크기를 소형화시킬 수 있고, 그 결과 대역 통과 여파기를 포함하는 전자 기기를 소형화시킬 수 있는 이점을 제공한다.

도 9는 본 출원의 또 다른 실시예에 따른 마이크로스트립 전송 선로를 포함하는 대역 통과 여파기를 나타내보인 평면도이다. 그리고 도 10은 도 9의 대역 통과 여파기의 대역폭을 설명하기 위해 나타내보인 도면이다.

도 9의 대역 통과 여파기(200)는 기판(210)의 상면부(220)에 배치된 복수 개의 마이크로스트립 전송 선로들(290a, 290b, 290c)이 캐스케이드(cascade) 연결된 구조로 구성될 수 있다. 마이크로스트립 전송 선로들(290a, 290b, 290c)은 제1 마이크로스트립 전송 선로(290a), 제2 마이크로스트립 전송 선로(290b), 그리고 제3 마이크로스트립 전송 선로(290c)가 직렬로 평행하게 연결하도록 구성될 수 있다. 각각의 마이크로스트립 전송 선로들(290a, 290b, 290c)은 필터링된 신호 출력 라인들(280a, 280b, 280c)을 통해 연결될 수 있다.

제1 마이크로스트립 전송 선로(290a)의 제1 입력 포트(250a)와 제1 출력 포트(260a)는 상호 소정 간격만큼 이격하여 배치되고, 제1 입력 포트(250a)와 제1 출력 포트(260a) 사이에는 복수 개의 제1 신호 전송 라인들(270a)이 배치될 수 있다. 제1 신호 전송 라인들(270a)은 n개 (n은 2 이상의 자연수)의 신호 전송 라인들을 포함하여 구성하며, 본 출원의 실시예에서는 5개의 신호 전송 라인들(270a-1, 270a-2, 270a-3, 270a-4, 270a-5)을 배치하였다. 제1 마이크로스트립 전송 선로(290a)의 제1 필터링된 신호 출력 라인(280a)은 제2 마이크로스트립 전송 선로(290b)의 제2 입력 포트(250b)와 접촉하여 연결될 수 있다. 제2 입력 포트(250b)와 상호 소정 간격만큼 이격한 위치에 제2 출력 포트(260b)가 배치되고, 제2 입력 포트(250b)와 제2 출력 포트(260b) 사이에는 복수 개의 제2 신호 전송 라인들(270b)이 배치될 수 있다. 제2 신호 전송 라인들(270b)은 n개 (n은 2 이상의 자연수)의 신호 전송 라인들을 포함하여 구성되며, 일 예에서, 제1 신호 전송 라인들(270a)과 동일한 개수의 신호 전송 라인들로 배치할 수 있다.

제2 출력 포트(260b)와 일 끝단부가 연결된 제2 필터링된 신호 출력 라인(280b)의 다른 끝단부는 제3 마이크로스트립 전송 선로(290c)의 제3 입력 포트(250c)와 접촉하여 연결될 수 있다. 제3 입력 포트(250c)와 상호 소정 간격만큼 이격한 위치에 제3 출력 포트(260c)가 배치되고, 제3 입력 포트(250c)와 제3 출력 포트(260c) 사이에는 복수 개의 제3 신호 전송 라인들(270c)이 배치될 수 있다. 제3 신호 전송 라인들(270c)은 n개(n은 2 이상의 자연수)의 신호 전송 라인들을 포함하여 구성되며, 일 예에서, 제1 신호 전송 라인들(270a)과 동일한 개수의 신호 전송 라인들로 배치할 수 있다. 제1 마이크로스트립 전송 선로(290a), 제2 마이크로스트립 전송 선로(290b) 및 제3 마이크로스트립 전송 선로(290c)를 거쳐서 필터링된 전송 신호는 제3 필터링된 신호 출력 라인(280c)을 통해 외부로 송출될 수 있다.

제3 필터링된 신호 출력 라인(280c)을 통해 외부로 송출된 전송 신호는 광대역 특성을 가질 수 있다. 다시 말해, 제1 마이크로스트립 전송 선로(290a), 제2 마이크로스트립 전송 선로(290b), 그리고 제3 마이크로스트립 전송 선로(290c)가 캐스케이드 연결된 구조로 구성된 대역 통과 여파기(200)는 대역폭을 광대역으로 확장시킬 수 있다. 구체적으로, 제1 마이크로스트립 전송 선로(290a)의 통과 대역폭, 제2 마이크로스트립 전송 선로(290b)의 통과 대역폭, 및 제3 마이크로스트립 전송 선로(290c)의 통과 대역폭은 각각 통과 대역폭이 협소한 대역폭(narrow-band)을 가진다. 이와 같이 각각 협소한 통과 대역폭들을 가지는 마이크로스트립 전송 선로들(290a, 290b, 290c)을 캐스케이드 연결하는 경우, 도 10에서 도시한 바와 같이, 제1 협소 대역폭(NB1)과 제2 협소 대역폭(NB2)의 중첩하여 발생하는 보강 간섭 작용에 의해 진폭이 증가(NB1+NB2)하여 광대역의 대역폭(WB)이 발생하는 특성을 가질 수 있다. 이에 따라, 캐스케이드 연결되는 마이크로스트립 전송 선로들의 개수를 제어하여 광대역 특성을 가지는 대역 통과 필터를 설계할 수 있다.

한편, 본 출원에 따른 대역 통과 필터는 접지 평면과 신호 전송 선로가 동일한 면에 위치하는 특징을 갖는 공면 도파관 전송 선로(CPW: Coplanar plane waveguide) 또는 기판의 상부면 뿐만 아니라 배면부에도 접지 평면이 추가로 존재하는 접지부가 구비된 공면 도파관 전송 선로(CPWG: coplanar waveguide with ground)에도 적용할 수 있다. 이하 도면을 참조하여 설명하기로 한다.

도 11을 참조하면, 공면 도파관 전송 선로(CPW)에 적용된 대역 통과 필터(300)는 마이크로스트립 전송 선로(390)과 접지 평면(395a, 395b)이 기판(310)의 상부면에 배치되어 있다. 마이크로스트립 전송 선로(390)는 기판(310)의 Y축 방향으로 연장된 입력 포트(350)와, 입력 포트(350)로부터 소정 거리만큼 이격한 위치에 배치되고, 기판(310)의 Y축 방향으로 연장된 출력 포트(360)와, 입력 포트(350)와 출력 포트(360) 사이에 배치된 복수 개의 신호 전송 라인들(370-1, 370-2, 370-3)을 포함하여 구성될 수 있다. 접지 평면(395a, 395b)은 마이크로스트립 전송 선로(390)의 일 측면부로부터 제1 간격(S1)만큼 이격하여 배치된 제1 접지 평면(395a)과 마이크로스트립 전송 선로(390)의 타 측면부로부터 제2 간격(S2)만큼 이격하여 배치된 제2 접지 평면(395b)으로 구성될 수 있다.

또한, 접지부가 구비된 공면 도파관 전송 선로(CPWG)에 적용하는 경우에는, 비록 도면에 도시하지는 않았지만, 기판(310)의 상부면과 대향하는 배면부에 접지 평면이 추가로 배치되어 있는 구성 요소이외에는 도 11의 대역 통과 필터(300)의 구성 요소와 동일하게 구성할 수 있다.

100, 100a, 200, 300 : 대역 통과 여파기
110, 210, 310 : 기판
140, 395a, 395b : 접지 평면
150, 250a, 250b, 250c, 350 : 입력 포트
160, 260a, 260b, 260c, 360 : 출력 포트
170, 270a, 270b, 270c : 신호 전송 라인들

Claims

배면부에 접지 평면이 형성된 기판;
상기 기판의 상면부에 형성되고, 전송 신호를 수신하는 입력 포트;
상기 기판의 상면부에 형성되고, 필터링된 전송 신호를 출력하는 출력 포트; 및
일 단부는 상기 입력 포트에 접촉하여 연결되고, 타 단부는 상기 출력 포트에 접촉하여 연결되며 상호 소정 간격으로 평행하게 이격하여 배치된 복수 개의 신호 전송 라인들을 포함하는 대역 통과 여파기.
제1항에 있어서,
상기 입력 포트 또는 상기 출력 포트는 상기 기판의 폭 방향으로 연장하는 라인(line) 형상으로 형성되고, 상기 신호 전송 라인들은 상기 입력 포트 또는 출력 포트와 수직하는 상기 기판의 길이 방향으로 연장하게 형성된 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 일직선의 라인 형상으로 형성된 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 적어도 2개 이상의 신호 전송 라인들로 구성된 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 상기 입력 포트 및 상기 출력 포트의 길이 방향의 중심부를 가로지르는 제1 신호 전송 라인과, 상기 제1 신호 전송 라인과 각각 제1 스페이스 폭 및 제2 스페이스 폭만큼 상기 기판의 폭 방향으로 평행하게 이격한 위치에 배치된 제2 신호 전송 라인 및 제3 신호 전송 라인을 포함하여 형성된 대역 통과 여파기.
제5항에 있어서,
상기 제1 스페이스 폭 및 제2 스페이스 폭은 동일한 크기를 가지는 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 상기 입력 포트 및 상기 출력 포트의 길이 방향의 중심부를 가로지르는 제1 신호 전송 라인과, 상기 제1 신호 전송 라인과 각각 상호 동일한 스페이스 폭 크기만큼 상기 기판의 폭 방향으로 평행하게 이격한 위치에 배치된 제2 신호 전송 라인, 및 제n 신호 전송 라인(n은 3 이상의 자연수)을 포함하는 n개의 신호 전송 라인들로 형성된 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 상기 기판의 상부면 전면에 금속 물질을 포함하는 금속층을 형성하고, 식각 공정을 이용한 패터닝 공정으로 형성된 금속 패턴으로 구성된 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 와이어 본딩 공정을 통해 상기 입력 포트로부터 상기 출력 포트로 연결되도록 접합되는 금속 와이어 형상을 가지게 구성된 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 상기 신호 전송 라인들 사이의 상호 인덕턴스가 증가하여 인덕턴스 값이 감소되어 중심 주파수가 높은 쪽으로 이동하게 상기 신호 전송 라인의 개수를 추가하게 구성된 대역 통과 여파기.
제1항에 있어서,
상기 신호 전송 라인들은 상기 신호 전송 라인들 사이의 상호 인덕턴스가 감소하여 인덕턴스 값이 증가되어 중심 주파수가 낮은 쪽으로 이동하게 상기 신호 전송 라인들 사이의 스페이스 폭을 증가시키게 구성된 대역 통과 여파기.
제1항에 있어서,
상기 출력 포트 상의 임피던스 값은 고정하고 상기 입력 포트 상의 임피던스 값을 증가시켜 통과 대역폭 범위를 증가시키는 대역 통과 여파기.
제1항에 있어서,
상기 출력 포트 상의 임피던스 값은 고정하고 상기 입력 포트 상의 임피던스 값을 감소시켜 통과 대역폭 범위를 감소시키는 대역 통과 여파기.
배면부에 접지 평면이 형성된 기판;
상기 기판의 상면부에 형성되고, 전송 신호를 수신하는 입력 포트와, 상기 기판의 상면부에 형성되고, 필터링된 전송 신호를 출력하는 출력 포트와, 일 단부는 상기 입력 포트에 접촉하여 연결되고, 타 단부는 상기 출력 포트에 접촉하여 연결되며 상호 소정 간격으로 평행하게 이격하여 배치된 복수 개의 신호 전송 라인들을 포함하는 마이크로스트립 전송 선로; 및
적어도 2개 이상의 상기 마이크로스트립 전송 선로들이 상기 기판 상에 직렬로 평행하게 연결된 대역 통과 여파기.
배면부에 접지 평면이 형성된 기판;
상기 기판의 상면부에 형성되고, 전송 신호를 수신하는 입력 포트와, 상기 기판의 상면부에 형성되고, 필터링된 전송 신호를 출력하는 출력 포트와, 일 단부는 상기 입력 포트에 접촉하여 연결되고, 타 단부는 상기 출력 포트에 접촉하여 연결되며 상호 소정 간격으로 평행하게 이격하여 배치된 복수 개의 신호 전송 라인들을 포함하는 마이크로스트립 전송 선로;
상기 마이크로스트립 전송 선로의 일 측면부로부터 제1 간격만큼 이격하여 배치된 제1 접지 평면; 및
상기 마이크로스트립 전송 선로의 타 측면부로부터 제2 간격만큼 이격하여 배치된 제2 접지 평면을 포함하는 대역 통과 여파기.