[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170076545A - 반도체 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170076545A
KR20170076545A KR1020160153608A KR20160153608A KR20170076545A KR 20170076545 A KR20170076545 A KR 20170076545A KR 1020160153608 A KR1020160153608 A KR 1020160153608A KR 20160153608 A KR20160153608 A KR 20160153608A KR 20170076545 A KR20170076545 A KR 20170076545A
Authority
KR
South Korea
Prior art keywords
die
wafer
illumination
unit
bonding
Prior art date
Application number
KR1020160153608A
Other languages
English (en)
Inventor
히데하루 고바시
미쯔오 요다
료 오모리
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20170076545A publication Critical patent/KR20170076545A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/10—Beam splitting or combining systems
    • G02B27/14—Beam splitting or combining systems operating by reflection only
    • G02B27/141—Beam splitting or combining systems operating by reflection only using dichroic mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

반도체 칩(다이)의 표면 상의 이상 검출을 2치화나 양품의 화상 차분법의 방법으로 행하면, 1화소 미만의 폭의 크랙을 찾을 수 없다. 반도체 제조 장치는, 다이를 촬상하는 촬상부와, 다이와 촬상부를 연결하는 선 상에 배치되는 조명부와, 촬상부 및 조명부를 제어하는 제어부를 구비한다. 제어부는, 다이의 외관 검사 시의 조명부의 조사 면적을 다이의 위치 결정시의 조명부의 조사 면적보다도 좁게 하고, 촬상부에서 다이를 촬상한다.

Description

반도체 제조 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR MANUFACTURING APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 장치에 관한 것으로, 예를 들어 웨이퍼 인식 카메라를 구비하는 다이본더에 적용 가능하다.
원판 형상의 웨이퍼를 선행해서 다이싱해서 반도체 칩을 제조하는 경우에는, 다이싱 시의 절삭 저항 등에 의해 반도체 칩에 절단면으로부터 내부로 연장되는 크랙이 발생하는 경우가 있다. 개편화 후의 반도체 칩은, 크랙의 유무 등이 검사되어 그 제품으로서의 양부 판정이 행하여진다(예를 들어, 일본 특허 공개 제2008-98348호 공보).
일본 특허 공개 제2008-98348호 공보 일본 특허 공개 제2008-66452호 공보
반도체 칩(다이)의 표면 상의 이상 검출을 2치화나 양품의 화상 차분법의 방법으로 행하면, 1화소 미만의 폭의 크랙을 찾아낼 수 없다.
본 발명의 과제는, 크랙의 인식 정밀도를 향상시키는 것이 가능한 기술을 제공하는 것이다.
그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확해질 것이다.
본 발명 중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
즉, 반도체 제조 장치는, 다이를 촬상하는 촬상부와, 상기 다이와 상기 촬상부를 연결하는 선 상에 배치되는 조명부와, 상기 촬상부 및 상기 조명부를 제어하는 제어부를 구비한다. 상기 제어부는, 상기 다이의 외관 검사 시의 상기 조명부의 조사 면적을 상기 다이의 위치 결정시의 상기 조명부의 조사 면적보다도 좁게 하여, 상기 촬상부에서 상기 다이를 촬상한다.
상기 반도체 제조 장치에 의하면, 크랙의 인식 정밀도를 향상시킬 수 있다.
도 1은 실시예에 관한 다이본더의 구성을 도시하는 개략적인 상면도.
도 2는 도 1의 다이 공급부의 구성을 도시하는 외관 사시도.
도 3은 도 2의 다이 공급부의 주요부를 도시하는 개략적인 단면도.
도 4는 도 1의 다이본더의 개략 구성과 그 동작을 설명하는 도면.
도 5는 제어계의 개략 구성을 도시하는 블록도.
도 6은 실시예에 관한 반도체 제조 장치에 있어서의 다이본딩 공정을 설명하는 흐름도.
도 7은 다이싱 테이프에 장력을 부여한 상태를 도시하는 단면도.
도 8은 다이싱 테이프를 흡착한 상태를 도시하는 단면도.
도 9는 모방(copy) 동작을 설명하기 위한 흐름도.
도 10은 유니크한 부분(선택 영역)의 예를 도시하는 도면.
도 11은 등록 화상 및 유사 화상의 예를 도시하는 도면.
도 12는 연속 착공 동작을 설명하기 위한 흐름도.
도 13은 크랙이 있는 다이의 화상을 도시하는 도면.
도 14는 도 13의 화상을 2치화한 화상을 도시하는 도면.
도 15는 양품의 다이 화상을 도시하는 도면.
도 16은 도 13의 화상과 도 15의 화상 차분을 도시하는 도면.
도 17은 크랙이 굵은 경우의 화상을 도시하는 도면.
도 18은 크랙이 가는 경우의 화상을 도시하는 도면.
도 19는 크랙의 간접 검출 방식을 설명하기 위한 화상을 도시하는 도면.
도 20은 웨이퍼 공급부의 광학계를 설명하기 위한 도면.
도 21은 다이의 표면이 평면일 경우의 카메라 화상을 도시하는 도면.
도 22는 박 다이 특유의 휨에 의한 요철을 설명하기 위한 단면도.
도 23은 다이의 표면에 요철이 있는 경우의 카메라 화상을 도시하는 도면.
도 24는 익스팬드 처리된 웨이퍼의 카메라 화상을 도시하는 도면.
도 25는 동축 조명의 광원을 설명하기 위한 도면.
도 26은 동축 조명의 발광면 면적과 촬상 범위와의 관계를 설명하기 위한 도면.
도 27은 동축 조명의 발광면 면적과 촬상 범위와의 관계를 설명하기 위한 도면.
도 28은 익스팬드 처리 시의 웨이퍼의 상태를 도시하는 단면도.
도 29는 직접 검출 방식의 동축 조명을 도시하는 도면.
도 30은 간접 검출 방식의 동축 조명의 제1 예를 도시하는 도면.
도 31은 간접 검출 방식의 동축 조명의 제2 예를 도시하는 도면.
도 32는 직접 검출 방식과 간접 검출 방식의 양쪽에 대응 가능한 동축 조명을 도시하는 도면.
도 33은 동축 조명과 링 조명과의 조합을 도시하는 도면.
도 34는 간접 검출 방식에 의해 크랙이 없는 웨이퍼를 촬상한 화상을 도시하는 도면.
도 35는 간접 검출 방식에 의해 크랙이 있는 웨이퍼를 촬상한 화상을 도시하는 도면.
도 36은 간접 검출 방식의 동축 조명의 제3 예를 도시하는 도면.
도 37은 도 36의 간접 검출 방식에 의한 화상을 도시하는 도면.
도 38은 픽업 공정을 도시하는 흐름도.
도 39는 기판을 도시하는 평면도.
도 40은 도 39의 기판에 다이를 본딩한 평면도.
도 41은 도 40의 단면도.
도 42는 크랙을 갖는 다이의 화상을 도시하는 도면.
도 43은 도 42의 화살표 방향의 명도를 도시하는 도면.
반도체 장치의 제조 공정의 일부에 반도체 칩(이하, 간단히 다이라고 함.)을 배선 기판이나 리드 프레임 등(이하, 간단히 기판이라고 함.)에 탑재해서 패키지를 조립하는 공정이 있고, 패키지를 조립하는 공정의 일부에, 반도체 웨이퍼(이하, 간단히 웨이퍼라고 함.)로부터 다이를 분할하는 공정과, 분할한 다이를 기판 상에 탑재하는 본딩 공정이 있다. 본딩 공정에 사용되는 제조 장치가 다이본더이다.
다이본더는, 땜납, 금 도금, 수지를 접합 재료로 해서, 다이를 기판 또는 이미 본딩된 다이 위에 본딩(탑재해서 접착)하는 장치이다. 다이를, 예를 들어 기판의 표면에 본딩하는 다이본더에 있어서는, 콜릿이라고 불리는 흡착 노즐을 사용해서 다이를 웨이퍼로부터 흡착해서 픽업하고, 기판 상에 반송하고, 가압력을 부여함과 함께, 접합재를 가열함으로써 본딩을 행한다는 동작(작업)이 반복해서 행하여진다. 콜릿은, 흡착 구멍을 갖고, 에어를 흡인하여, 다이를 흡착 보유 지지하는 유지구이며, 다이와 동일 정도의 크기를 갖는다.
<실시 형태>
이하에, 실시 형태에 따른 반도체 제조 장치에 대해서 설명한다. 또한, 괄호 내의 부호는 예시이며 이것에 한정되는 것은 아니다.
반도체 제조 장치(10)는, 다이(D)를 촬상하는 촬상부(ID)와, 다이(D)와 촬상부(ID)를 연결하는 선 상에 배치되는 조명부(LD)와, 촬상부(ID) 및 조명부(LD)를 제어하는 제어부(8)를 구비한다. 제어부(8)는 다이의 외관 검사시(공정 P4)의 조명부(LD)의 조사 면적을 다이의 위치 결정시(공정 P5)의 조명부(LD)의 조사 면적보다도 좁게 하여, 촬상부(ID)에서 다이(D)를 촬상한다.
이에 의해, 다이의 표면 상의 이상 검출을 2치화나 양품의 화상 차분법의 방법으로 검출할 수 없는 1화소 미만의 폭의 크랙을 찾아낼 수 있어, 크랙의 인식 정밀도를 향상시키는 것이 가능하다.
이하, 실시예, 비교예 및 변형예에 대해서, 도면을 사용해서 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙이고 반복되는 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해서, 실제의 형태에 비해, 각 부의 폭, 두께, 형상 등에 대해서 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.
[실시예]
도 1은 실시예에 관한 다이본더의 개략적인 상면도이다. 다이본더(10)는, 크게 구별하여, 웨이퍼 공급부(1)와, 픽업부(2A, 2B)와, 얼라인먼트부(3A, 3B)와, 본딩부(4A, 4B)와, 반송부(5)와, 제어부(8)(도 4 참조)를 구비한다. 웨이퍼 공급부(1)는, 기판 P에 실장하는 다이 D가 탑재된 웨이퍼 링(14)(도 2, 도 3 참조)을 공급한다. 픽업부(2A, 2B)는 웨이퍼 공급부(1)로부터 다이 D를 픽업한다. 얼라인먼트부(3A, 3B)는 픽업된 다이 D를 중간적으로 한번 적재한다. 본딩부(4A, 4B)는 얼라인먼트부(3A, 3B)의 다이 D를 픽업하고 기판 P 또는 이미 본딩된 다이 D 상에 본딩한다. 반송부(5)는 기판 P를 실장 위치에 반송한다. 제어부(8)는 각 부의 동작을 감시하고 제어한다.
웨이퍼 공급부(1)는 웨이퍼 카세트 리프터 WCL과 웨이퍼 수정 슈트 WRA와 웨이퍼 링 홀더(웨이퍼 지지대) WRH와 다이 밀어올림 유닛 WDE와 웨이퍼 인식 카메라 VSW를 구비한다. 웨이퍼 카세트 리프터 WCL은 복수의 웨이퍼 링(14)이 저장되는 웨이퍼 카세트를 웨이퍼 반송 높이까지 상하 이동시킨다. 웨이퍼 수정 슈트 WRA는 웨이퍼 카세트 리프터 WCL로부터 공급되는 웨이퍼 링(14)의 얼라인먼트를 행한다. 웨이퍼 익스트랙터 WRE는 웨이퍼 링(14)을 웨이퍼 카세트로부터 취출하고, 수납한다. 웨이퍼 링 홀더 WRH는 도시하지 않은 구동 수단에 의해 X 방향 및 Y 방향으로 이동하고, 픽업할 다이 D를 다이 밀어올림 유닛 WDE의 위치로 이동시킨다. 도 1의 2점 파선 원은 웨이퍼 링 홀더 WRH의 이동 범위이다. 다이 밀어올림 유닛 WDE는 웨이퍼 테이프(다이싱 테이프)(16)에 마운트되는 웨이퍼(11)로부터 다이 단위로 밀어올려 박리시킨다. 웨이퍼 인식 카메라 VSW는 웨이퍼 링 홀더 WRH에 의해 지지된 웨이퍼(11)의 다이 D를 촬상하고, 픽업해야 할 다이 D의 위치를 인식한다.
픽업부(2A, 2B) 각각은, 픽업 헤드 BPH와 픽업 헤드 테이블 BPT를 구비한다. 픽업 헤드 BPH는, 다이 밀어올림 유닛 WDE에 의해 밀어올려진 다이 D를 선단에 흡착 보유 지지하는 콜릿(22)(도 4 참조)을 갖고, 다이 D를 픽업하고, 중간 스테이지 BAS에 적재한다. 픽업 헤드 테이블 BPT는 픽업 헤드 BPH를 Z 방향, X 방향 및 Y 방향으로 이동시킨다. 픽업 헤드 BPH에서는 다이 D의 각도에 맞춰서 회전시키는 기능을 부가하는 것도 가능하다. 픽업은, 웨이퍼(11)가 갖는 복수의 전기적 특성이 상이한 다이의 그레이드를 나타내는 분류 맵에 기초해서 행한다. 분류 맵은 제어부(8)에 미리 기억되어 있다.
얼라인먼트부(3A, 3B) 각각은, 다이 D를 일시적으로 적재하는 중간 스테이지 BAS와 중간 스테이지 BAS 상의 다이 D를 인식하기 위한 스테이지 인식 카메라 VSA(도 4 참조)를 구비한다. 다이 밀어올림 유닛 WDE는, 평면에서 보아, 얼라인먼트부(3A)의 중간 스테이지 BAS와 얼라인먼트부(3B)의 중간 스테이지 BAS의 중간에 위치하고, 다이 밀어올림 유닛 WDE, 얼라인먼트부(3A)의 중간 스테이지 BAS 및 얼라인먼트부(3B)의 중간 스테이지 BAS는 X 방향을 따라서 배치된다.
본딩부(4A, 4B) 각각은, 본딩 헤드 BBH와 콜릿(42)(도 4 참조)과 본딩 헤드 테이블 BHT와 기판 인식 카메라 VSB(도 4 참조)를 구비한다. 본딩 헤드 BBH는 픽업 헤드 BPH와 동일한 구조를 갖고, 중간 스테이지 BAS로부터 다이 D를 픽업하고, 반송되어 온 기판 P에 본딩한다. 콜릿(42)은 본딩 헤드 BBH의 선단에 장착되어 다이 D를 흡착 보유 지지한다. 본딩 헤드 테이블 BHT는 본딩 헤드 BBH를 Z 방향, X 방향 및 Y 방향으로 이동시킨다. 기판 인식 카메라 VSB는 반송되어 온 기판 P의 위치 인식 마크(도시하지 않음)를 촬상하고, 본딩해야 할 다이 D의 본딩 위치를 인식한다.
이와 같은 구성에 의해, 본딩 헤드 BBH는, 스테이지 인식 카메라 VSA의 촬상 데이터에 기초하여 픽업 위치·자세를 보정하고, 중간 스테이지 BAS로부터 다이 D를 픽업하고, 기판 인식 카메라 VSB의 촬상 데이터에 기초하여 기판 P에 다이 D를 본딩한다.
반송부(5)는, 다이 D가 본딩되는 기판 P(도 1에서는 18매)를 적재한 매거진(도 1에서는 5개)을 X 방향으로 반송하는 제1 반송 레인(51) 및 제2 반송 레인(52)을 구비한다. 제1 반송 레인(51)은 제1 클린 스테이지 CS1과 제1 본딩 스테이지 BS1과 제2 본딩 스테이지 BS2를 구비한다. 도 1에서는 제1 클린 스테이지 CS1에 매거진(91)이 적재되고, 제1 본딩 스테이지 BS1에 매거진(92)은 적재되고, 제2 본딩 스테이지 BS2에 매거진(93)이 적재되어 있다. 제2 반송 레인(52)은 제2 클린 스테이지 CS2와 제3 본딩 스테이지 BS3을 구비한다. 도 1에서는 제2 클린 스테이지 CS2에 매거진(94)이 적재되고, 제3 본딩 스테이지 BS3에 매거진(95)이 적재되어 있다. 제1 클린 스테이지 CS1 및 제2 클린 스테이지 CS2의 프리비젼 포인트 PVP에서는, 기판 P에 붙여진 기판의 불량 표시의 인식 및 기판 P 상의 이물을 흡인하는 클리닝이 행하여진다. 제1 본딩 스테이지 BS1, 제2 본딩 스테이지 BS2 및 제3 본딩 스테이지 BS3의 본딩 포인트 BP에서는, 기판 P에 본딩이 행하여진다. 얼라인먼트부(3A)의 중간 스테이지 BAS, 제1 본딩 스테이지 BS1의 본딩 포인트 BP 및 제3 본딩 스테이지 BS3의 본딩 포인트 BP를 연결하는 선은 Y 방향을 따라서 배치되고, 얼라인먼트부(3B)의 중간 스테이지 BAS 및 제2 본딩 스테이지 BS2의 본딩 포인트 BP를 연결하는 선은 Y 방향을 따라서 배치된다. 제1 반송 레인(51) 및 제2 반송 레인(52)은 각각 매거진 로더 IMH와 피더 슈트 FMT와 로더 피더 FIG와 메인 피더 FMG1과 메인 피더 FMG2와 메인 피더 MFG3과 언로더 피더 FOG와 매거진 언로더 OMH를 구비한다. 매거진 로더 IMH는 기판 P가 저장되는 매거진을 기판 반송 높이까지 상하 이동시키고, 푸셔에 의해 기판 P가 모두 공급되면 매거진을 불출하고, 새롭게 기판 P가 저장되는 매거진을 기판 반송 높이까지 상하 이동시킨다. 피더 슈트 FMT는 기판 반송부의 슈트를 기판 폭에 따라서 개폐한다. 로더 피더 FIG는 공급되는 기판 P를 프리비젼 포인트 PVP까지 그립 반송한다. 메인 피더 FMG1은 프리비젼 포인트 PVP까지 그립 반송되는 기판 P를 메인 피더 FMG2에 전달할 때까지 그립 반송한다. 메인 피더 FMG2는 메인 피더 FMG1로부터 기판 P를 수취하여 메인 피더 MFG3에 전달할 때까지 그립 반송한다. 메인 피더 FMG3은 메인 피더 FMG2로부터 기판 P를 수취하여 언로딩 위치까지 그립 반송한다. 언로더 피더 FOG는 언로딩 위치까지 그립 반송된 기판 P를 불출 위치까지 그립 반송한다. 매거진 언로더 OMH는 공급된 빈 매거진을 기판 반송 높이까지 상하 이동시키고, 불출된 기판에서 매거진이 가득차지면 매거진을 불출하고, 새롭게 빈 매거진을 기판 반송 높이까지 상하 이동시킨다.
이어서, 도 2 및 도 3을 사용해서 웨이퍼 공급부의 상세한 구성을 설명한다. 도 2는, 웨이퍼 공급부의 주요부를 도시하는 외관 사시도이다. 도 3은, 웨이퍼 공급부의 주요부를 도시하는 개략적인 단면도이다. 웨이퍼(11)의 이면에는, 다이 어태치 필름(DAF)(18)이 부착되고, 또한 그 이면측에 다이싱 테이프(16)가 부착되어 있다. 또한, 다이싱 테이프(16)의 가장자리는, 웨이퍼 링(14)에 부착되고, 익스팬드 링(15)에 끼워 넣어져서 고정되어 있다. 즉, 웨이퍼 링 홀더 WRH는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되어 복수의 다이 D(웨이퍼(11))가 접착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)을 구비한다. 웨이퍼 공급부(1)는, 지지 링(17)의 내측에 배치되어 다이 D를 상방으로 밀어올리기 위한 다이 밀어올림 유닛 WDE를 갖는다. 다이 밀어올림 유닛 WDE는, 도시하지 않은 구동 기구에 의해, 상하 방향으로 이동하게 되어 있고, 수평 방향으로는 웨이퍼 링 홀더 WRH가 이동하도록 되어 있다. 이와 같이, 다이 D의 박형화에 수반하여, 다이본딩용 접착제는, 액상으로부터 필름 형상 대신에, 웨이퍼(11)와 다이싱 테이프(16) 사이에, 다이 어태치 필름(18)이라고 불리는 필름 형상의 접착 재료를 부착한 구조로 하고 있다. 다이 어태치 필름(18)을 갖는 웨이퍼(11)에서는, 다이싱은 웨이퍼(11)와 다이 어태치 필름(18)에 대하여 행하여진다. 또한, 다이싱 테이프(16)와 다이 어태치 필름(18)이 일체화된 테이프이어도 된다.
웨이퍼 링 홀더 WRH는, 다이 D의 밀어올림 시에, 웨이퍼 링(14)을 보유 지지하고 있는 익스팬드 링(15)을 하강시킨다. 이때, 지지 링(17)은 하강하지 않기 때문에, 웨이퍼 링(14)에 보유 지지되어 있는 다이싱 테이프(16)가 인장되어 다이 D끼리의 간격이 확장되어, 각 다이 D끼리의 간섭·접촉을 방지하고, 개개의 다이가 이격되어 밀어올리기 쉬워지는 조건으로 한다. 익스팬드 링(15) 및 지지 링(17)을 합해서 익스팬더라고 한다. 다이 밀어올림 유닛 WDE는, 다이 하방으로부터 다이 D를 밀어올림으로써 다이 D의 박리를 진행시키고, 콜릿에 의한 다이 D의 픽업성을 향상시키고 있다.
도 4는, 다이본더의 주요부의 개략적인 측면도이다. 다이본더(10)는 3개의 본딩 스테이지 BS1, BS2, BS3을 구비하지만, 도 4에서는 본딩 스테이지 BS라고 기재하고 있다. 다이본더(10)는, 픽업 헤드 BPH에 의해 픽업한 다이 D를 한번 중간 스테이지 BAS에 적재하고, 적재한 다이 D를 본딩 헤드 BBH에 의해 다시 픽업하고, 실장 위치에 본딩하고, 기판 P에 실장한다.
다이본더(10)는, 웨이퍼(11) 상의 다이 D의 자세를 인식하는 웨이퍼 인식 카메라 VSW와, 중간 스테이지 BAS에 적재된 다이 D의 자세를 인식하는 스테이지 인식 카메라 VSA와, 본딩 스테이지 BS 상의 실장 위치를 인식하는 기판 인식 카메라 VSB를 갖는다. 본 실시예에서 인식 카메라간의 자세 어긋남을 보정해야 하는 것은, 본딩 헤드 BBH에 의한 픽업에 관여하는 스테이지 인식 카메라 VSA와, 본딩 헤드 BBH에 의한 실장 위치에의 본딩에 관여하는 기판 인식 카메라 VSB이다.
또한, 다이본더(10)는, 중간 스테이지 BAS에 설치된 선회 구동 장치(25)와, 중간 스테이지 BAS와 본딩 스테이지 BS 사이에 설치된 언더 비젼 카메라 CUV와, 본딩 스테이지 BS에 설치된 가열 장치(34)와, 제어부(8)를 갖는다. 선회 구동 장치(25)는 실장 위치를 갖는 실장면과 평행한 면에서 중간 스테이지 BAS를 선회시키고, 스테이지 인식 카메라 VSA와 기판 인식 카메라 VSB간의 회전각 어긋남 등을 보정한다. 언더 비젼 카메라 CUV는 본딩 헤드 BBH가 이동 중에 흡착되어 있는 다이 D의 상태를 바로 아래에서 관찰하고, 가열 장치(34)는 다이 D를 실장하기 위해서 본딩 스테이지 BS를 가열한다.
제어부(8)에 대해서 도 5를 사용해서 설명한다. 도 5는 제어계의 개략 구성을 도시하는 블록도이다. 제어계(80)는 제어부(8)와 구동부(86)와 신호부(87)와 광학계(88)를 구비한다. 제어부(8)는 크게 구별하여, 주로 CPU(Central Processor Unit)로 구성되는 제어·연산부(81)와, 기억 장치(82)와, 입출력 장치(83)와, 버스 라인(84)과, 전원부(85)를 갖는다. 기억 장치(82)는 처리 프로그램 등을 기억하고 있는 RAM으로 구성되어 있는 주기억 장치(82a)와, 제어에 필요한 제어 데이터나 화상 데이터 등을 기억하고 있는 HDD로 구성되어 있는 보조 기억 장치(82b)를 갖는다. 입출력 장치(83)는, 장치 상태나 정보 등을 표시하는 모니터(83a)와, 오퍼레이터의 지시를 입력하는 터치 패널(83b)과, 모니터를 조작하는 마우스(83c)와, 광학계(88)로부터의 화상 데이터를 도입하는 화상 도입 장치(83d)를 갖는다. 또한, 입출력 장치(83)는, 웨이퍼 공급부(1)의 XY 테이블(도시하지 않음)이나 본딩 헤드 테이블 BHT의 ZY 구동축 등의 구동부(86)를 제어하는 모터 제어 장치(83e)와, 여러 가지 센서 신호나 조명 장치 등의 스위치 등의 신호부(87)로부터 신호를 도입 또는 제어하는 I/O 신호 제어 장치(83f)를 갖는다. 광학계(88)에는, 웨이퍼 인식 카메라 VSW, 스테이지 인식 카메라 VSA, 기판 인식 카메라 VSB가 포함된다. 제어·연산부(81)는, 버스 라인(84)을 통하여 필요한 데이터를 도입하고, 연산하고, 픽업 헤드 BPH 등의 제어나, 모니터(83a) 등에 정보를 보낸다.
도 6은 실시예에 관한 반도체 제조 장치에 있어서의 다이본딩 공정을 설명하는 흐름도이다.
실시예의 다이본딩 공정에서는, 먼저, 웨이퍼 카세트로부터 취출된 웨이퍼(11)를 보유 지지하고 있는 웨이퍼 링(14)이 웨이퍼 링 홀더 WRH 상에 적재되어 다이 D의 픽업이 행하여지는 기준 위치까지 반송된다(이하, 이 동작을 웨이퍼 로딩(공정 P1)이라고 함.). 계속해서, 웨이퍼(11)의 배치 위치가 그 기준 위치와 정확하게 일치하도록 미세 조정(웨이퍼 얼라인먼트)을 행한다(공정 P2).
이어서, 웨이퍼(11)가 적재된 웨이퍼 링 홀더 WRH를 소정 피치로 피치 이동(웨이퍼 피치)시키고, 수평하게 보유 지지함으로써, 최초에 픽업되는 다이 D를 픽업 위치에 배치한다(공정 P3).
계속해서, 웨이퍼 인식 카메라 VSW에 의해 취득한 화상으로부터, 다이 D의 외관 검사를 행한다(공정 P4). 다이 외관 검사의 상세에 대해서는 후술한다. 여기서, 다이 D의 외관에 문제없음이라고 판정된 경우에는 후술하는 공정 P5로 진행하고, 문제 있음이라고 판정된 경우에는, 그 다이 D를 스킵한 후에 다시 공정 P3을 실시함으로써, 웨이퍼(11)이 적재된 웨이퍼 링 홀더 WRH를 소정 피치로 피치 이동(웨이퍼 피치)시키고, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.
상기 공정 P4를 거쳐서 양품이라고 판정된 픽업 대상인 다이 D는, 웨이퍼 인식 카메라 VSW에 의해 픽업 대상인 다이 D의 주면(상면)을 촬영하고, 취득한 화상으로부터 픽업 대상인 다이 D의 상기 픽업 위치로부터의 위치 어긋남량을 산출한다(공정 P5). 이 위치 어긋남량을 기초로 웨이퍼(11)가 적재된 웨이퍼 링 홀더 WRH를 이동시키고, 픽업 대상인 다이 D를 픽업 위치에 정확하게 배치한다.
웨이퍼(11)는, 미리 프로버 등의 검사 장치에 의해, 다이마다 검사되고, 다이마다 양호, 불량을 나타내는 맵 데이터가 생성되어, 제어부(8)의 기억 장치(82)에 기억된다. 픽업 대상으로 되는 다이 D가 양품인지, 불량품인지의 판정은 맵 데이터에 의해 행하여진다. 다이 D가 불량품인 경우에는, 다이의 외관 검사 인식(공정 P4), 다이 위치 결정 인식(공정 P5), 픽업(공정 P6) 및 본딩(공정 P7)을 실시하지 않고, 웨이퍼(11)가 적재된 웨이퍼 링 홀더 WRH를 소정 피치로 피치 이동(웨이퍼 피치)시키고, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.
픽업 대상인 다이 D가 정확하게 픽업 위치에 배치된 후, 콜릿(22)을 포함하는 픽업 헤드 BPH에 의해 다이싱 테이프(16)로부터 픽업되고, 중간 스테이지 BAS에 적재된다(공정 P6). 중간 스테이지 BAS에 적재된 다이의 외관 검사를 스테이지 인식 카메라 VSA로 촬상해서 행한다. 콜릿(42)을 포함하는 본딩 헤드 BBH에 의해 중간 스테이지 BAS로부터 픽업되고, 기판 P 또는 이미 기판 P에 본딩되어 있는 다이에 다이본딩된다(공정 P7). 다이의 위치 결정 인식 후의 다이의 외관 검사를 기판 인식 카메라 VSB로 촬상해서 행한다. 복수의 다이를 적층하는 다이본딩을 행하는 경우, 이미 기판 P에 실장된 하층의 다이 외관 검사를 픽업된 다이의 본딩 전에 기판 인식 카메라 VSB로 촬상해서 행한다.
이후, 마찬가지의 수순에 따라서 다이 D가 1개씩 다이싱 테이프(16)로부터 박리된다(공정 P8). 불량품을 제외한 모든 다이 D의 픽업이 완료되면, 그들 다이 D를 웨이퍼(11)의 외형에서 보유 지지하고 있던 다이싱 테이프(16) 및 웨이퍼 링(14) 등을 웨이퍼 카세트에 언로딩한다(공정 P9).
도 7은 다이싱 테이프에 장력을 부여한 상태를 도시하는 단면도이다. 도 8은 다이싱 테이프를 흡착한 상태를 도시하는 단면도이다. 또한, 도 7, 8에서는 다이 어태치 필름(18)의 표시는 생략되어 있다.
전술한 바와 같이, 다이싱 테이프(16)는 픽업 공정에서 느슨해짐이 없어지도록, 지지 링(17)에 가압함으로써 장력을 얻어, 평면 유지된다. 이들 처리를 익스팬드 처리라고 칭한다. 익스팬드 처리된 웨이퍼(11)는 최근에 200 내지 300㎛ 미만의 두께의 경우, 그 익스팬드 장력에 의해 도 7에 도시하는 바와 같이 다이 D에 휨이 발생한다. 다이 외관 검사 인식(공정 P4)은 도 7의 상태에서 행하여진다. 도 8에 도시하는 바와 같이, 다이 D의 휨은 다이싱 테이프(16)의 하부를 지지하는 돔 유닛(19)으로 화살표 방향으로 진공 흡착함으로써 시정된다. 다이 위치 결정 인식(공정 P5) 및 픽업(공정 P6)은 도 8의 흡착 상태에서 행하여진다.
다이 위치 결정 방법에 대해서 도 9 내지 12를 사용해서 설명한다. 도 9는 모방 동작을 설명하기 위한 흐름도이다. 도 10은 유니크한 부분(선택 영역)의 예를 도시하는 도면이다. 도 11은 등록 화상 및 유사 화상의 예를 도시하는 도면이다. 도 12는 연속 착공 동작을 설명하기 위한 흐름도이다.
다이 위치 결정 알고리즘은, 주로 템플릿 매칭을 사용하고, 일반적으로 알려져 있는 정규화 상관식에 의한 연산으로 한다. 그 결과를 일치율로 한다. 템플릿 매칭은 레퍼런스 학습의 모방 동작과 연속 착공용 동작이 있다.
먼저, 모방 동작에 대해서 설명한다. 제어부(8)는 레퍼런스 샘플을 픽업 위치에 반송한다(스텝 S1). 제어부(8)는 웨이퍼 인식 카메라 VSW로 레퍼런스 샘플의 화상 PCr을 취득한다(스텝 S2). 다이본더의 조작자가 휴먼 인터페이스(터치 패널(83b)이나 마우스(83c))에 의해 화상 내로부터, 도 10에 도시하는 바와 같은 유니크한 부분 UA를 선택한다(스텝 S3). 제어부(8)는 선택된 유니크한 부분(선택 영역) UA와 레퍼런스 샘플과의 위치 관계(좌표)를 기억 장치(82)에 보존한다(스텝 S4). 제어부(8)는 선택 영역의 화상(템플릿 화상) PT를 기억 장치(82)에 보존한다(스텝 S5). 기준이 되는 워크 화상과 그 좌표를 기억 장치에 보존한다.
이어서, 연속 동작에 대해서 설명한다. 제어부(8)는 연속 착공용으로 부재(제품용 웨이퍼)를 픽업 위치에 반송한다(스텝 S11). 제어부(8)는 웨이퍼 인식 카메라 VSW로 제품용 다이의 화상 PCn을 취득한다(스텝 S2). 도 11에 도시하는 바와 같이, 제어부(8)는 모방 동작으로 보존하고 있던 템플릿 화상 PT와 스텝 S2에서 취득한 제품용 다이의 화상 PCn을 비교하고, 가장 유사한 부분의 화상 PTn의 좌표를 산출한다(스텝 S13). 그 좌표와 레퍼런스 샘플에서 측정한 좌표를 비교하고, 제품용 다이의 위치(화상 PTn과 템플릿 화상 PT의 오프셋)를 산출한다(스텝 S14).
다이 외관 검사 인식(크랙이나 이물 등의 이상 검출)에 대해서 도 13 내지 16을 사용해서 설명한다. 도 13은 크랙이 있는 다이의 화상을 도시하는 도면이다. 도 14는 도 13의 화상을 2치화한 화상을 도시하는 도면이다. 도 15는 양품의 다이 화상을 도시하는 도면이다. 도 16은 도 13의 화상과 도 15의 화상 차분을 도시하는 도면이다.
다이 표면 상의 이상 검출은 2치화나 화상 차분법 등의 방법을 사용한다. 크랙 CR이 있는 다이의 화상 PCa(도 13)의 2치화를 행한 화상 PC2(도 14)를 생성하고, 이상 부분(크랙 CR)을 검출한다. 크랙 CR이 있는 다이의 화상 PCa(도 13)와 양품의 다이의 화상 PCn(도 15)의 차분을 취한 화상 PCa-n을 생성하고, 크랙 CR을 검출한다.
상기 방법의 과제에 대해서 도 17, 18을 사용해서 설명한다. 도 17은 크랙이 굵은 경우의 화상이다. 도 18은 크랙이 가는 경우의 화상이다. 상기 방법에서는 크랙을 직접 보는 것이며, 도 17에 도시하는 바와 같이 화상 PCa1의 크랙 CR1이 굵은 경우에는 검출할 수 있지만, 도 18에 도시하는 바와 같이 화상 PCa2의 크랙 CR2가 가늘어지거나, 색이 옅어지거나 하면, 검출은 어렵다. 즉, 상기 방법에는 이하의 과제가 있다.
(1) 1화소 미만의 폭의 크랙은 찾아낼 수 없다.
크랙 폭이 1화소 미만인 경우에 크랙을 화상으로 찍으려고 하면, 그 상이 엷어져버려 인식할 수 없게 된다. 크랙의 방향 등을 고려한 경우, 실질적으로는 3화소 이상의 폭이 없으면 확실하게는 검출할 수 없다.
(2) 다이의 표면 모양의 영향을 받기 쉽다.
다이 표면에 복잡한 모양이 있는 경우에는, 그 표면에 나 있는 크랙과의 식별이 어려워진다.
(3) 크랙의 밝기를 제어하는 것이 어렵다.
크랙만을 밝게 내지는 어둡게 찍는 것이 어렵다.
상기 과제는 다이 위치 결정 인식시와 마찬가지로 크랙의 직접 관찰을 행하고 있기 때문에 발생하는 문제라는 점과, 제품 불량은 크랙의 유무로 결정되고, 그 폭은 고려할 필요가 없다는 점에서, 크랙의 간접 검출 방식을 고안하였다. 도 19는 크랙의 간접 검출 방식을 설명하기 위한 화상이다. 크랙의 간접 검출 방식은 크랙이 있을 때 주위에 발생하는 변화를 포착하는 방식이다. 예를 들어, 도 19에 도시하는 바와 같이, 크랙 CR을 경계로 해서 다이의 화상 PC의 밝기가 바뀌면, 크랙 CR의 폭에 관계없이, 크랙을 잡을 수 있다. 도 19에서는 크랙 CR의 우측의 화상은 어둡고, 좌측의 화상은 밝다. 이하, 크랙의 간접 검출 방식의 구체적인 수단에 대해서 설명한다.
먼저, 웨이퍼 인식 카메라에 대해서 도 20을 사용해서 설명한다. 도 20은 웨이퍼 공급부의 광학계를 설명하기 위한 도면이며, 웨이퍼 인식 카메라 및 픽업 대상인 다이에 화상 촬영용 광을 조사하는 조명부의 배치를 나타내고 있다.
웨이퍼 인식 카메라 VSW의 촬상부 ID는 경통 BT의 일단부와 접속되고, 경통 BT의 타단부에는 대물 렌즈(도시는 생략)가 설치되고, 이 대물 렌즈를 통해서 다이 D의 주면의 화상을 촬영하는 구성으로 되어 있다.
촬상부 ID와 다이 D를 연결하는 선 위의 경통 BT와 다이 D 사이에는, 면 발광 조명(광원) SL, 하프 미러(반투과 거울) HM을 내부에 구비한 조명부 LD가 배치되어 있다. 면 발광 조명 SL로부터의 조사광은, 하프 미러 HM에 의해 촬상부 ID와 동일한 광축에서 반사되고, 다이 D에 조사된다. 촬상부 ID와 동일한 광축에서 다이 D에 조사된 그 산란광은, 다이 D에서 반사되고, 그 중 정반사광이 하프 미러 HM을 투과해서 촬상부 ID에 도달하여, 다이 D의 영상을 형성한다. 즉, 조명부 LD는 동축 낙사 조명(동축 조명)의 기능을 갖는다.
동축 조명의 특징에 대해서 도 21 내지 24를 사용해서 설명한다. 도 21은 다이의 표면이 평면인 경우의 카메라 화상을 도시하는 도면이다. 도 22는 박 다이 특유의 휨에 의한 요철을 설명하기 위한 단면도이다. 도 23은 다이의 표면에 요철이 있는 경우의 카메라 화상을 도시하는 도면이다. 도 24는 익스팬드 처리된 웨이퍼의 카메라 화상을 도시하는 도면이다.
다이 표면은 경면 반사되기 쉽고, 그 표면은 대략 평면성으로 되어 있다. 예를 들어, 다이 D가 완전히 편평한 상태에서 동축 조명을 사용하면, 반사광을 효율적으로 집광할 수 있기 때문에, 도 21에 도시하는 바와 같이 다이 D는 밝게 찍힌다.
그러나, 도 22에 도시하는 바와 같이 다이 D의 표면에 요철이 있는 경우에는 평행광의 동축 조명의 경우, 요철에 따라서 광의 반사 방향이 산란되어, 도 23에 도시하는 바와 같이 얼룩이 있게 찍히게 된다. 익스팬드 처리시는 이 성질의 영향을 받아, 익스팬드에 의한 다이의 휘어 올라감(warp)으로 인해, 도 24에 도시하는 바와 같이 웨이퍼의 카메라 화상에 그림자가 찍힌다. 이 그림자의 크기 및 농도는 동축 조명의 발광면 면적에 의존한다.
동축 조명의 메커니즘에 대해서 도 25 내지 27을 사용해서 설명한다. 도 25는 동축 조명의 광원을 설명하기 위한 도면이다. 도 26, 27은 동축 조명의 발광면 면적과 촬상 범위와의 관계를 설명하기 위한 도면이며, 도 26은 발광면 면적이 좁은 경우이고, 도 27은 발광면 면적이 넓은 경우이다.
동축 조명은 광원을 그대로 배치를 하면 다이-카메라간의 광로를 막아버리므로, 도 25에 도시하는 바와 같이 하프 미러 HM을 두고 광로로부터 벗어난 위치에 광원 SL을 배치한다. 그러나, 다이 D로부터 보면 하프 미러 HM에 의해 다이-카메라간의 가상 위치에 광원(가상 광원) VSL이 있는 것이라고도 간주할 수 있다. 단, 가상 광원 VSL은 실제의 광원 SL보다 광도는 저하된다. 이하, 동축 조명의 광원 위치는 광의 가상 광원 VSL로 나타낸다.
가상 광원 VSL로 발광면 면적과의 관계를 설명한다. 경면 반사하는 웨이퍼(11)의 표면을 조명에 의해 비추고, 그 웨이퍼의 화상을 촬상부 ID에 의해 촬영하기 위해서는, 광원의 위치와 웨이퍼(11)의 반사되는 경면 방향에 크게 의존한다. 도 26에 도시하는 바와 같이 다이 D의 휘어 올라감이 있으면 경면 방향은 일정해지지 않고, 가상 광원 VSL의 발광면 면적이 좁으면, 조명광 L1, L2는 촬상부 ID의 방향으로 반사되지 않아, 휘어 오름부 VT는 찍히지 않는다. 바꾸어 말하면 반사광 R1, R2가 향하는 범위 R12에 촬상부 ID가 없으면 휘어 오름부 VT는 찍히지 않는다. 경면 방향이 어느 일정한 범위 내에서 불안정성을 갖는 경우에는, 그 범위 모두에 광원을 배치하면 된다. 그 범위가 넓어지면 되도록 발광면 면적을 넓게 할 필요가 있다. 발광면 면적이 넓으면, 촬상부 ID가 반사광을 수취할 수 있다. 도 27에 도시하는 바와 같이, 반사광 R1, R2가 향하는 범위 R12에 촬상부 ID가 있으므로, 휘어 오름부 VT는 찍을 수 있다. 반대로 확산 반사가 아니기 때문에, 각 방향으로부터 특정한 반사면(각 위치)에 닿는 조명의 총량에는 의존성이 없고, 광원이 균일한 광량으로 발광하고 있는 것이 중요해진다.
다이의 크랙 성질에 대해서 도 28을 사용해서 설명한다. 도 28은 익스팬드 처리 시의 웨이퍼의 상태를 도시하는 단면도이다. 다이 D에 크랙 CR이 발생하면, 다이싱의 커트 홈과 마찬가지로, 익스팬드했을 때의 장력으로 CR의 주위부가 휘어 올라간다. 다이 D를 끝까지 관통하지 않는 크랙 CR이 있었다고 해도, 이 익스팬드 처리로 크랙을 관통시키게 된다.
크랙을 경계로 해서 다이의 화상 밝기를 바꾸는 크랙의 간접 검출 방식의 실현 방법에 대해서 도 29 내지 32를 사용해서 설명한다. 도 29는 직접 검출 방식의 동축 조명을 도시하는 도면이다. 도 30은 간접 검출 방식의 동축 조명의 제1 예를 도시하는 도면이다. 도 31은 간접 검출 방식의 동축 조명의 제2 예를 도시하는 도면이다. 도 32는 직접 검출 방식과 간접 검출 방식의 양쪽에 대응 가능한 동축 조명을 도시하는 도면이다. 도 33은 동축 조명과 링 조명과의 조합을 도시하는 도면이다.
크랙의 간접 검출 방식은 전술한 다이의 휘어 올라감과 조명의 발광면 면적과의 관계를 이용한다. 도 29에 도시하는 바와 같이, 통상(예를 들어 직접 검출 방식의 다이 위치 결정 인식)은 다이의 전경을 보기 위해서 충분한 발광면 면적을 갖는 동축 조명을 준비한다. 가상 광원 VSL의 발광면 면적을 다이 D의 면적보다도 충분히 크게 한다.
한편, 간접 검출 방식에서는 발광면 면적(또는 조사 면적)을 작게 하는 수단을 마련한다. 단, 직접 검출 방식과 간접 검출 방식의 양쪽 방식을 전환 가능하게 하기 위해서, 발광면 면적을 크게 하거나 작게 하거나 하는 수단(발광면을 제어하는 수단)을 마련한다. 발광면을 제어하는 수단은,
(a) 차폐판의 이동
(b) 액정의 ON/OFF
(c) 평면 배열한 LED의 부분적인 ON/OFF
(d) 동축 조명과 링 조명의 조합
등의 방법에 의해 실현한다. 이하, 발광면의 제어는 차폐판을 예로 들어 설명한다.
도 30에 도시하는 바와 같이, 가상 광원 VSL의 외측의 일부(도면에서는 우측)에 차폐판 SHL을 배치함에 따라서 발광면의 면적을 작게 한다. 이에 의해, 좌측의 조사광 LL은 다이 D의 크랙 CR에 조사되어 촬상부 ID에 반사되지만, 우측의 조사광 LR은 차폐판 SHL에 차폐되어 크랙 CR에 조사되지 않고, 크랙 CR의 경계면의 상대하는 위치에서 명도의 차이(우측이 어둡고, 좌측이 밝음)를 발생시킬 수 있다. 또한, 도 31에 도시하는 바와 같이, 가상 광원 VSL의 외측에 고리 형상의 차폐판 SHL에 의해 발광면의 면적을 작게 한다. 이에 의해, 중앙의 조사광 LC는 다이 D 주변에 조사되어 촬상부 ID에 반사되지만, 외측의 조사광 LO는 조사되지 않고, 도 30과 마찬가지로 크랙 CR의 경계면의 상대하는 위치에서의 명도의 차이를 발생시킬 수 있다.
도 32에 도시하는 바와 같이, 조명부 LDA 내의 면 발광 조명 SL을 평면 배열한 LED를 주변 부근의 제1 영역 SL1과 중심 부근의 제2 영역 SL2로 분할한다. 직접 검출 방식에서는 제1 영역 SL1 및 제2 영역 SL의 양쪽의 LED를 ON해서 발광면 면적을 크게 한다. 이에 의해, 도 29와 마찬가지로 할 수 있다. 간접 검출 방식에서는, 예를 들어 제1 영역 SL1의 LED를 OFF하고, 제2 영역의 SL2의 LED를 ON하고, 발광면 면적을 작게 한다. 이에 의해, 도 31과 마찬가지로 할 수 있다.
도 33에 도시하는 바와 같이, 웨이퍼 인식 카메라 VSW의 촬상부 ID는 경통 BT의 일단부와 접속되고, 경통 BT의 타단부에는 대물 렌즈(도시는 생략)가 설치되고, 이 대물 렌즈를 통해서 다이 D의 주면의 화상을 촬영하는 구성으로 되어 있다. 경통 BT의 대물 렌즈가 부착된 단부의 주위에는 링 조명 RL이 부착되어 있다.
경통 BT와 다이 D 사이에는, 면 발광 조명 SL 및 하프 미러(반투과 거울) HM을 내부에 구비한 동축 조명부 CL이 배치되어 있다. 면 발광 조명 SL로부터의 조사광은, 하프 미러 HM에 의해 촬상부 ID와 동일한 광축에서 반사되고, 다이 D에 조사된다. 촬상부 ID와 동일한 광축에서 다이 D에 조사된 그 산란광은, 다이 D에서 반사되고, 그 중 정반사광이 하프 미러 HM을 투과해서 촬상부 ID에 도달하여, 다이 D의 영상을 형성한다.
예를 들어, 링 조명 RL은, 직접 검출 방식의 경우 점등되고, 간접 검출 방식의 경우 소등된다.
도 34는 간접 검출 방식에 의해 크랙이 없는 웨이퍼를 촬상한 화상이다. 도 35는 간접 검출 방식에 의해 크랙이 있는 웨이퍼를 촬상한 화상이다. 상기 방법에 의해, 다이의 중심이 카메라 광학계의 중심 축선 상에 있는 경우, 다이의 휨은 보울 형상으로 되기 때문에, 바로 아래 다이의 주위 부분은 조명의 발광면을 주위로부터 축소해도 영향을 받기 어려워, 중앙부에 발생한 크랙이 부상한다.
도 36은 간접 검출 방식의 동축 조명의 제3 예를 도시하는 도면이다. 도 37은 도 36의 간접 검출 방식에 의한 화상이다. 도 36에 도시하는 바와 같이, 차폐판 SHL의 위치를 촬상부 ID의 중심에 상당하게 함으로써, 외측의 조사광 LO는 다이 D 중앙 부근에 조사되어 촬상부 ID에 반사되지만, 중앙의 조사광 LC는 조사되지 않고, 도 37에 도시하는 바와 같은 반전된 화상을 얻을 수 있다. 모두 경면 반사면의 광은 광원의 위치의 한 곳에 의존하고 있는 것을 이용하고 있다. 반대로 광원의 한 곳이 비추는 경면은 한 곳으로 한정할 수 없다. 또한, 도 36의 차폐판 SHL은 실제로는 촬상부 ID 중심축에 있지 않고, 하프 미러 HM의 반사 방향에 있다.
간접 검출 방식에서 얻은 콘트라스트를 이용해서 이하의 어느 하나의 화상 처리 등을 사용해서 크랙의 유무를 판단한다.
(a) 차분 화상
양품과의 화상 차분을 행한다. 찍힘이 동일하지 않기 때문에, 차분 화상의 농담을 확인함으로써 검출할 수 있다.
(b) 에지 검출
화상 내에 의도하지 않은 에지가 없는지 검출한다. 이것에는 소벨 필터·미분 필터 등의 공간 필터를 이용한다.
(c) 휘도 데이터
지정 에리어의 평균 휘도·히스토그램의 변화를 검출한다.
간접 검출 방식을 사용한 픽업 공정에 대해서 도 38을 사용해서 설명한다. 도 38은 픽업 공정을 도시하는 흐름도이다.
픽업 위치로 다이를 이동(피치 이동)시키는 웨이퍼 피치(공정 P3) 후에 행하는 다이 외관 검사 인식(공정 P4)은 이하의 스텝을 포함한다.
스텝 P41: 제어부(8)는 크랙 검사용으로 조명을 전환한다. 제어부(8)는, 예를 들어 도 32의 경통 BT2A의 면 발광 조명 SL의 제1 영역 SL1의 LED를 OFF하고, 제2 영역의 SL2의 LED를 ON하고, 발광면 면적을 작게 한다.
스텝 P42: 제어부(8)는 크랙 검사용으로 화상을 도입한다. 제어부(8)는 웨이퍼 인식 카메라에 의해 다이 D를 촬상하고, 그 화상을 도입한다.
스텝 P43: 제어부(8)는 크랙 검사용의 화상 처리를 행한다.
다이 위치 결정 인식(공정 P5) 전에, 제어부(8)는 휘어 올라간 다이 D를 시정하기 위해서 다이 D를 다이싱 테이프측으로부터 진공 흡착하는 다이 흡착(공정 P11)을 행한다. 다이 위치 결정 인식(공정 P5)은 이하의 스텝을 포함한다.
스텝 P51: 제어부(8)는 다이 위치 결정 인식용으로 조명을 전환한다. 제어부(8)는, 예를 들어 도 32의 경통 BT2A의 면 발광 조명 SL의 제1 영역 SL1의 LED를 ON하고, 제2 영역의 SL2의 LED를 ON하고, 발광면 면적을 다이 D의 평면 면적보다도 충분히 크게 한다.
스텝 P52: 제어부(8)는 다이 위치 결정용으로 화상을 도입한다. 제어부(8)는 웨이퍼 인식 카메라에 의해 다이 D를 촬상하고, 그 화상을 도입한다.
스텝 P53: 제어부(8)는 다이 위치 결정용 화상 처리를 행한다.
픽업(공정 P6) 후에, 제어부(8)는 진공 흡착을 멈추는 흡착 OFF(공정 P11)를 행한다.
본드 후의 기판 실장 완료 다이라도 유사한 방법에 의해 크랙을 검출할 수 있는 경우가 있다. 이것에 대해서 도 39, 40, 41을 사용해서 설명한다. 도 39는 기판을 도시하는 평면도이다. 도 40은 도 39의 기판에 다이를 본딩한 평면도이다. 도 41은 도 40의 단면도이다.
에폭시 등으로 형성된 기판 P의 표면에 배선 WI가 설치되어 있다. 다이 D는 기판 P의 배선 WI 상에 다이 D 아래에 부착된 DAF(18)과 함께 탑재된다. 기판 P는 표면 또는 내부의 배선 구조(배선 WI, 비아 VI) 등에 의해 표면이 완전한 평면이 아니다. 도 41의 화살표 AR로 나타내는 바와 같이, 다이 D가 탑재되는 기판 P의 표면(다이 플레이스면)의 요철에 의해 약간 다이 D가 휜다. 이것에 크랙 CR이 있는 다이 D를 탑재한 경우, 도 40의 타원 파선 OV로 나타내는 바와 같이, 크랙 CR을 사이에 두고 그 양측에서는 단차 또는 방향(평면 각도)에 차이가 발생한다. 평면 각도의 차이로 조명의 반사 각도(반사 방향)에 차이가 생긴다. 그것에 의해 크랙 CR을 사이에 둔 양측에서 명도에 큰 낙차를 발생시킬 수 있다.
도 42는 크랙을 갖는 다이의 화상을 도시하는 도면이다. 도 43은 도 42의 화살표 방향(화상 어드레스 GA 방향)의 명도를 도시하는 도면이다. 조명을 비추는 방법은 웨이퍼 공급부의 경우와 마찬가지이다. 기판 인식 카메라 VSB에 발광면 면적을 제어할 수 있는 동축 조명 장치(예를 들어, 경통 BT2A)를 설치한다. 크랙을 인식하는 외관 검사에 있어서의 조명 장치의 발광면 면적을 기판의 위치 인식에 있어서의 발광면 면적보다도 좁게 한다. 기판 P의 요철을 이용하고 있지만, 다이 D 그 자체가 DAF(18)의 용융 얼룩 등으로 단차를 발생시키는 경우도 있다. 약간의 단차를 분별하기 위해서, 상술한 바와 같이 조명 배치를 행하면, 도 42에 도시하는 바와 같이 다이 D 상의 요철도 농담으로서 나와버린다. 그러나, 도 43의 화살표 CAR로 나타내는 바와 같이, 다이 D 표면 상의 기지가 아닌 장소에 명도 분포에 낙차(급격한 변화)가 있는 경우에는, 크랙 CR 있음이라고 판단할 수 있다.
이에 의해, 웨이퍼 공급부에서 검출할 수 없었던 크랙 또는 픽업 공정 이후에 발생한 크랙(본딩 공정보다도 전에 현재화되지 않았던 크랙)을 본딩 전에 검출할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태, 실시예, 비교예 및 변형예에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시 형태, 실시예, 비교예 및 변형예에 한정되는 것이 아니라, 여러 가지 변경 가능한 것은 물론이다.
예를 들어, 실시예에서는 동축 조명은 대물 렌즈-다이간에 배치하는 타입에 대해서 설명했지만, 렌즈내 삽입 타입이어도 된다.
또한, 실시예에서는 다이 외관 검사 인식 후에 다이 위치 결정 인식을 행하고 있지만, 다이 위치 결정 인식 후에 다이 외관 검사 인식을 행해도 된다.
또한, 실시예에서는 웨이퍼의 이면에 DAF가 부착되어 있지만, DAF는 없어도 된다. 또한, 실시예에서는 픽업 헤드 및 본딩 헤드를 각각 2개 구비하고 있지만, 각각 1개이어도 된다. 또한, 실시예에서는 중간 스테이지를 구비하고 있지만, 중간 스테이지가 없어도 된다. 이 경우, 픽업 헤드와 본딩 헤드는 겸용해도 된다.
또한, 실시예에서는 다이의 표면을 위로 해서 본딩되지만, 다이를 픽업 후 다이의 표리를 반전시켜서, 다이의 이면을 위로 해서 본딩해도 된다. 이 경우, 중간 스테이지는 설치하지 않아도 된다. 이 장치는 플립 칩 본더라고 한다.
또한, 실시예에서는 본딩 헤드를 구비하지만, 본딩 헤드가 없어도 된다. 이 경우에는, 픽업된 다이는 용기 등에 적재된다. 이 장치는 픽업 장치라고 한다.
10 : 다이본더
1 : 웨이퍼 공급부
D : 다이
VSW : 웨이퍼 인식 카메라
ID : 촬상부
LD : 조명부
2A, 2B : 픽업부
3A, 3B : 얼라인먼트부
BAS : 중간 스테이지
VSA : 스테이지 인식 카메라
4A, 4B : 본딩부
BBH : 본딩 헤드
42 : 콜릿
BHT : 본딩 헤드 테이블
VSB : 기판 인식 카메라
5 : 반송부
BS : 본딩 스테이지
P : 기판
8 : 제어부

Claims (31)

  1. 다이를 촬상하는 촬상부와,
    상기 다이와 상기 촬상부를 연결하는 선 상에 배치되는 조명부와,
    상기 촬상부 및 상기 조명부를 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 다이의 외관 검사 시의 상기 조명부의 조사 면적을 상기 다이의 위치 결정시의 상기 조명부의 조사 면적보다도 좁게 하고, 상기 촬상부에서 상기 다이를 촬상하는 반도체 제조 장치.
  2. 제1항에 있어서,
    웨이퍼 링 홀더를 갖는 웨이퍼 공급부를 더 구비하고,
    상기 웨이퍼 링 홀더는,
    상기 다이가 부착된 다이싱 테이프를 보유 지지하는 웨이퍼 링과,
    상기 다이싱 테이프를 인장해서 확장하는 익스팬더를 구비하는 반도체 제조 장치.
  3. 제1항에 있어서,
    상기 다이를 이미 본딩되어 있는 다이 상에 본딩하는 본딩 헤드를 갖는 본딩부를 더 구비하는 반도체 제조 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 조명부는 상기 촬상부의 중심선 상에 배치되는 하프 미러와 상기 하프 미러의 가로로 배치되는 발광원을 구비하는 동축 조명인 반도체 제조 장치.
  5. 제4항에 있어서,
    상기 발광원은 면 발광원인 반도체 제조 장치.
  6. 제5항에 있어서,
    상기 발광원은 주변 부근이 발광하는 제1 영역과 중심 부근이 발광하는 제2 영역을 구비하고, 상기 제1 영역과 상기 제2 영역의 점등 및 소등을 개별로 제어 가능한 반도체 제조 장치.
  7. 제2항 또는 제3항에 있어서,
    상기 조명부는,
    상기 촬상부의 중심선 상에 배치되는 하프 미러와 상기 하프 미러의 가로로 배치되는 발광원을 구비하는 동축 조명부와,
    상기 동축 조명부의 상부에 배치되는 링 조명부를 구비하는 반도체 제조 장치.
  8. 제7항에 있어서,
    상기 동축 조명부 및 상기 링 조명부의 점등 및 소등을 개별로 제어 가능한 반도체 제조 장치.
  9. 제2항에 있어서,
    상기 다이를 픽업하는 픽업부를 더 구비하는 반도체 제조 장치.
  10. 제9항에 있어서,
    상기 픽업된 다이를 기판 또는 이미 본딩된 다이 상에 본딩하는 본딩부를 더 구비하는 반도체 제조 장치.
  11. 제10항에 있어서,
    상기 픽업부는 중간 스테이지를 더 구비하고,
    상기 픽업된 다이는 상기 중간 스테이지에 적재되고,
    상기 본딩부는 상기 중간 스테이지에 적재된 다이를 상기 기판 또는 이미 상기 기판에 본딩된 다이 상에 본딩하는 반도체 제조 장치.
  12. 제10항에 있어서,
    상기 픽업된 다이는 상하 반전되고,
    상기 본딩부는 상기 상하 반전된 다이를 상기 기판에 본딩하는 반도체 제조 장치.
  13. 제9항에 있어서,
    다이를 저장하는 용기를 더 구비하고,
    상기 픽업된 다이는 상기 용기에 적재되는 반도체 제조 장치.
  14. (a) 다이가 부착된 다이싱 테이프를 보유 지지하는 웨이퍼 링 홀더를 준비하는 공정과,
    (b) 상기 다이싱 테이프를 인장하는 공정과,
    (c) 촬상 장치 및 조명 장치를 사용해서 상기 다이의 외관을 검사하는 공정과,
    (d) 상기 촬상 장치 및 상기 조명 장치를 사용해서 상기 다이의 위치 결정을 행하는 공정과,
    (e) 상기 다이를 픽업하는 공정을 구비하고,
    상기 (c) 공정은 상기 조명 장치의 발광면 면적을 상기 (d) 공정의 상기 조명 장치의 발광면 면적보다도 작게 해서 촬상하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 (c) 공정과 상기 (d) 공정 사이에, 상기 다이싱 테이프를 개재해서 상기 다이를 흡착하는 공정을 갖고,
    상기 (d) 공정과 상기 (e) 공정 사이에, 상기 다이의 흡착을 해제하는 공정을 갖는 반도체 장치의 제조 방법.
  16. 제14항에 있어서,
    상기 조명 장치는 상기 촬상 장치의 중심선 상에 배치되는 하프 미러와 상기 하프 미러의 가로로 배치되는 발광원을 구비하는 동축 조명인 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 발광원은 면 발광원인 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 발광원은 주변 부근이 발광하는 제1 영역과 중심 부근이 발광하는 제2 영역을 구비하고, 상기 제1 영역과 상기 제2 영역의 점등 및 소등을 개별로 제어 가능한 반도체 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 조명 장치는,
    상기 촬상 장치의 중심선 상에 배치되는 하프 미러와 상기 하프 미러의 가로로 배치되는 발광원을 구비하는 동축 조명부와,
    상기 동축 조명부의 상부에 배치되는 링 조명부를 구비하는 반도체 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 동축 조명부 및 상기 링 조명부의 점등 및 소등을 개별로 제어 가능한 반도체 장치의 제조 방법.
  21. 제14항에 있어서,
    (f) 상기 픽업된 다이를 중간 스테이지에 적재하는 공정과,
    (g) 상기 중간 스테이지에 적재된 다이의 외관 검사를 행하는 공정을 더 구비하는 반도체 장치의 제조 방법.
  22. 제21항에 있어서,
    상기 (g) 공정은 스테이지 인식 카메라로 촬상해서 행하는 반도체 장치의 제조 방법.
  23. 제14항에 있어서,
    (h) 상기 이미 본딩되어 있는 다이의 외관 검사를 하는 공정과,
    (i) 다이를 상기 이미 본딩되어 있는 다이 상에 본딩하는 공정을 더 구비하는 반도체 장치의 제조 방법.
  24. 제23항에 있어서,
    상기 (h) 공정은 기판 인식 카메라로 촬상해서 행하는 반도체 장치의 제조 방법.
  25. 다이를 촬상하는 웨이퍼 인식 카메라와,
    상기 다이와 상기 웨이퍼 인식 카메라를 연결하는 선 상에 배치되는 조명부와,
    상기 웨이퍼 인식 카메라 및 상기 조명부를 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 다이의 외관 검사 시의 상기 조명부의 조사 면적을 상기 다이의 위치 결정시의 상기 조명부의 조사 면적보다도 좁게 하고, 상기 웨이퍼 인식 카메라로 상기 다이를 촬상하는 다이본더.
  26. 제25항에 있어서,
    웨이퍼 링 홀더를 갖는 웨이퍼 공급부를 더 구비하고,
    상기 웨이퍼 링 홀더는,
    상기 다이가 부착된 다이싱 테이프를 보유 지지하는 웨이퍼 링과,
    상기 다이싱 테이프를 인장해서 확장하는 익스팬더를 구비하는 다이본더.
  27. 제25항에 있어서,
    상기 다이를 기판 또는 이미 본딩되어 있는 다이 상에 본딩하는 본딩 헤드와,
    기판 인식 카메라를 더 구비하는 다이본더.
  28. 제26항 또는 제27항에 있어서,
    상기 제어부는, 상기 다이의 외관 검사를 상기 다이싱 테이프를 인장해서 확장해서 상기 웨이퍼 인식 카메라로 행하는 다이본더.
  29. 제25항에 있어서,
    상기 다이를 픽업하는 픽업 헤드와,
    상기 픽업된 다이를 적재하는 중간 스테이지와,
    스테이지 인식 카메라를 더 구비하고,
    상기 제어부는, 상기 중간 스테이지에 적재된 다이의 외관 검사를, 상기 스테이지 인식 카메라로 행하는 다이본더.
  30. 제27항에 있어서,
    상기 제어부는, 상기 이미 본딩되어 있는 다이의 외관 검사를 상기 기판 인식 카메라로 행하는 다이본더.
  31. 제27항에 있어서,
    상기 제어부는, 복수의 다이를 적층하는 다이본딩의 경우, 기판에 이미 실장된 하층 다이의 외관 검사를 상기 픽업된 다이의 본딩 전에 상기 기판 인식 카메라로 행하는 다이본더.
KR1020160153608A 2015-12-24 2016-11-17 반도체 제조 장치 및 반도체 장치의 제조 방법 KR20170076545A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-251207 2015-12-24
JP2015251207A JP6685126B2 (ja) 2015-12-24 2015-12-24 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20170076545A true KR20170076545A (ko) 2017-07-04

Family

ID=59234588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160153608A KR20170076545A (ko) 2015-12-24 2016-11-17 반도체 제조 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6685126B2 (ko)
KR (1) KR20170076545A (ko)
CN (1) CN106920762B (ko)
TW (1) TWI624887B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190032195A (ko) * 2017-09-19 2019-03-27 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20200008953A (ko) * 2018-07-17 2020-01-29 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20210033898A (ko) * 2019-09-19 2021-03-29 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20220015966A (ko) * 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7082862B2 (ja) * 2017-07-27 2022-06-09 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP7029900B2 (ja) * 2017-08-03 2022-03-04 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7010638B2 (ja) * 2017-09-26 2022-01-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6886379B2 (ja) * 2017-09-28 2021-06-16 Ｔｏｗａ株式会社 保持部材、保持部材の製造方法、検査装置及び切断装置
EP3723115B1 (en) * 2017-12-07 2023-06-14 Fuji Corporation Information management device and information management method
JP7146352B2 (ja) * 2018-12-10 2022-10-04 株式会社ディスコ 試験装置
CN113348739B (zh) * 2019-02-01 2023-02-10 株式会社富士 作业机
JP7299728B2 (ja) 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7300353B2 (ja) * 2019-09-13 2023-06-29 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7575937B2 (ja) 2020-12-21 2024-10-30 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
DE102022118873B4 (de) 2022-07-27 2024-02-08 ASMPT GmbH & Co. KG Verfahren und Vorrichtung zum Entnehmen von Chips von einem Waferfilmframe, Bestücksystem und Computerprogramm

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
JP2000150546A (ja) * 1998-11-16 2000-05-30 Toshiba Corp 電子部品の実装装置及び実装方法
JP2012191237A (ja) * 2012-06-13 2012-10-04 Renesas Electronics Corp 半導体装置の製造方法
JP2013092661A (ja) * 2011-10-26 2013-05-16 Panasonic Corp 部品実装装置に用いる撮像用照明ユニット及び部品実装装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015001A (ko) * 1994-10-07 1996-05-22 가나이 쓰토무 반도체 기판의 제조방법과 피검사체상의 패턴결함을 검사하기 위한 방법 및 장치
JP3744966B2 (ja) * 1994-10-07 2006-02-15 株式会社ルネサステクノロジ 半導体基板の製造方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP2006138830A (ja) * 2004-11-10 2006-06-01 Nippon Electro Sensari Device Kk 表面欠陥検査装置
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7847927B2 (en) * 2007-02-28 2010-12-07 Hitachi High-Technologies Corporation Defect inspection method and defect inspection apparatus
JP2008215875A (ja) * 2007-02-28 2008-09-18 Omron Corp 成形体の検査方法およびこの方法を用いた検査装置
JP5903229B2 (ja) * 2011-08-30 2016-04-13 ファスフォードテクノロジ株式会社 ダイボンダ及び半導体製造方法
JP6266275B2 (ja) * 2013-09-09 2018-01-24 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
JP2000150546A (ja) * 1998-11-16 2000-05-30 Toshiba Corp 電子部品の実装装置及び実装方法
JP2013092661A (ja) * 2011-10-26 2013-05-16 Panasonic Corp 部品実装装置に用いる撮像用照明ユニット及び部品実装装置
JP2012191237A (ja) * 2012-06-13 2012-10-04 Renesas Electronics Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190032195A (ko) * 2017-09-19 2019-03-27 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20200008953A (ko) * 2018-07-17 2020-01-29 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20210033898A (ko) * 2019-09-19 2021-03-29 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20220015966A (ko) * 2020-07-31 2022-02-08 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP6685126B2 (ja) 2020-04-22
CN106920762A (zh) 2017-07-04
JP2017117916A (ja) 2017-06-29
TWI624887B (zh) 2018-05-21
CN106920762B (zh) 2020-03-10
TW201735209A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
KR20170076545A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
JP7161870B2 (ja) ダイボンダおよび半導体装置の製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2024133241A (ja) ダイボンディング装置および半導体装置の製造方法
KR20180088261A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TWI832143B (zh) 晶粒接合裝置及半導體裝置的製造方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
CN118645446A (zh) 半导体制造装置、检查装置及半导体器件的制造方法
TW202422738A (zh) 黏晶裝置，黏晶方法及半導體裝置的製造方法
TW202422739A (zh) 安裝裝置及半導體裝置之製造方法
CN117476502A (zh) 安装装置及半导体器件的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application