[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4830772B2 - 半導体チップの検査方法 - Google Patents

半導体チップの検査方法 Download PDF

Info

Publication number
JP4830772B2
JP4830772B2 JP2006277490A JP2006277490A JP4830772B2 JP 4830772 B2 JP4830772 B2 JP 4830772B2 JP 2006277490 A JP2006277490 A JP 2006277490A JP 2006277490 A JP2006277490 A JP 2006277490A JP 4830772 B2 JP4830772 B2 JP 4830772B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
tape
dicing
crack
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006277490A
Other languages
English (en)
Other versions
JP2008098348A (ja
Inventor
芳生 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006277490A priority Critical patent/JP4830772B2/ja
Priority to KR1020070079846A priority patent/KR20080015363A/ko
Priority to TW096129755A priority patent/TW200817701A/zh
Priority to US11/837,261 priority patent/US8224062B2/en
Publication of JP2008098348A publication Critical patent/JP2008098348A/ja
Application granted granted Critical
Publication of JP4830772B2 publication Critical patent/JP4830772B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Description

本発明は、半導体チップの製造時にこれに発生したクラックや欠損等を検出するための半導体チップの検査方法に関する。
従来、半導体チップを製造する際には、例えば特許文献1に示すように、はじめに、多結晶又は単結晶のシリコンを円板状に形成したウエハの主面にIC(集積回路)やパッド電極等を形成し、ウエハの裏面にダイシングの際に用いる延伸シート(ダイシングテープ)を貼り付けておく。そして、この状態において、プローバを用いてウエハ状態にある各半導体チップの電気特性を検査し、その良否を選別する検査結果を各半導体チップに対応して位置するダイシングテープの裏面に記録する。
その後、ウエハを切断(ダイシング)して個々の半導体チップに個片化し、半導体チップをダイシングテープから剥がす際に上記検査結果に基づいて半導体チップを選別する。
特開2003−51518号公報
ところで、上記ダイシングの際には、ウエハからなる半導体チップの裏面にクラックが発生したり、半導体チップの一部が欠損したりすることがあるが、特許文献1に記載の検査においては、半導体チップの電気特性検査をダイシング前に行っているだけに過ぎず、半導体チップの検査としては不十分である。
なお、従来の半導体チップの検査方法には、ダイシング後に各半導体チップをダイシングテープから引き剥がして、各半導体チップの裏面を撮像する等して半導体チップの裏面にクラックや欠損等が発生しているか否かを確認する外観検査があるが、微細なクラックや欠損を検出できない場合がある。例えば、ダイシングを行う前には、グラインダーにより半導体チップをなすウエハの裏面を研磨して各半導体チップの厚さ寸法を薄くすることがあるが、半導体チップの裏面には上記研磨の跡が残るため、上記外観検査では微細なクラックの検出が困難になる。
この発明は、上述した事情に鑑みてなされたものであって、半導体チップに発生する微細なクラックや欠損を容易に検出できる半導体チップの検査方法を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、接着層を形成したダイシングテープの表面に、ウエハのうち複数の集積回路を形成した主面の反対側となる裏面を貼り付けた状態で、前記ウエハにダイシングを施して個片化された半導体チップの検査方法であって、前記半導体チップを剥がした後の前記ダイシングテープを撮像することにより、前記接着層に付着した前記半導体チップの欠片、前記接着層に形成された前記半導体チップのクラック跡、及び、前記ダイシングテープに形成された異物跡の有無を検査するテープ検査工程を備えることを特徴とする半導体チップの検査方法を提案している。
なお、ダイシングテープの表面に付着した欠片は、ダイシングテープに貼り付けられていた半導体チップから欠損した部分である。
さらに、クラック跡は、接着層のうち半導体チップの裏面に露出するクラックに接着されていなかった部分によって形成されるクラックの痕跡である。すなわち、半導体チップの裏面のうち、クラックの部分は接着層に接着されず、また、クラックの周囲部分が接着層に接着されるため、この半導体チップの接着層への接着の有無の差によって、クラック跡がダイシングテープの表面に浮かび上がることになる。
また、異物跡は、ウエハを貼り付ける前にダイシングテープを載置台に載置する際や、ダイシングテープの表面にウエハを貼り付ける際に、ダイシングテープと載置台やウエハとの間に入り込む塵埃等の異物によってダイシングテープに形成されるシワ等の異物の痕跡である。
なお、このような異物が存在している場合には、ダイシングの精度が低下して、半導体チップの側面となるウエハの切断面に欠損やクラック等の異常が発生する場合がある。また、上述した異物の跡が半導体チップの裏面に形成されることは少ない。
そして、この発明に係る半導体チップの検査方法によれば、ダイシングテープとウエハ材料からなる欠片とではその材質が異なるため、テープ検査工程において撮像されたダイシングテープの画像では、欠片とダイシングテープとのコントラストを容易に強調でき、欠片やこれに対応する半導体チップの欠損部分が微細であってもこれを容易に検出することが可能となる。
特に、ダイシングの際に半導体チップから欠損する欠片には、裏面側から見た半導体チップの欠損領域が微細でも、側面側から見た半導体チップの欠損領域が大きい形状のものがあるため、この欠損部分は半導体チップの裏面を直接検査しても検出され難いが、テープ検査工程を行うことで上記形状の欠片を容易に検出することができる。
また、テープ検査工程において撮像されたダイシングテープの画像では、クラックに接着されていなかった接着層の部分(クラック跡)と半導体チップの裏面に接着されていた接着層の部分とのコントラストが、半導体チップの裏面とこの裏面に露出するクラックとのコントラストよりも強調されるため、半導体チップの裏面に露出するクラックやダイシングテープの表面に形成されるクラック跡が微細であってもこれを容易に検出することが可能となる。
なお、半導体チップの裏面に露出する部分が微細なクラックは、ダイシング時に半導体チップの側面(ウエハの切断面)において生じた亀裂が半導体チップの内部を通って裏面まで伝播して形成されることが多いため、ダイシング時に半導体チップの側面で発生するクラックを特に容易に検出することができる。
また、この発明に係る半導体チップの検査方法によれば、ダイシングテープを撮像するだけで異物跡を容易に検出できるため、半導体チップの側面に異常が発生していることを容易に検出することができる。
以上のことから、テープ検査工程の検査結果に基づいて半導体チップの良否を正確に判定することができる。なお、このテープ検査工程においては、一の半導体チップを貼り付けていたダイシングテープの貼付領域に、少なくとも欠片、クラック跡及び異物跡のいずれか1つが検出された場合に、一の半導体チップが不良品として判定される。
請求項2に係る発明は、請求項1に記載の半導体チップの検査方法において、前記テープ検査工程では、前記ダイシングテープの表面のうち、ダイシング時の切断線の片側に隣接する位置に前記欠片、前記クラック跡及び前記異物跡の少なくともいずれか1つが検出された場合に、前記ダイシングテープのうち前記切断線の両側に配されていた前記半導体チップを不良品として判定することを特徴とする半導体チップの検査方法を提案している。
ダイシング時の切断線の片側に貼り付けられた一の半導体チップの側面やこれに隣接する裏面に欠損やクラックが発生している場合には、一の半導体チップに隣り合わせて貼り付けられていた他の半導体チップの側面にもクラック等の異常が発生している可能性が高い。したがって、この発明に係る半導体チップの検査方法のように判定することで確実に不良品の半導体チップを取り除くことができる。
請求項3に係る発明は、請求項1又は請求項2に記載の半導体チップの検査方法において、前記テープ検査工程の実施前若しくは実施後に、前記ダイシングテープの表面から剥がされた前記半導体チップの裏面を撮像することにより、該裏面に露出する前記半導体チップの欠損部分及びクラックの有無を検査する外観検査工程を備えることを特徴とする半導体チップの検査方法を提案している。
また、請求項4に係る発明は、請求項3に記載の半導体チップの検査方法において、前記外観検査工程が前記テープ検査工程の実施前に行われ、該外観検査工程では前記欠損部分及び前記クラックが検出されなかった良品の半導体チップのみについて、前記テープ検査工程を行うことを特徴とする請求項3に記載の半導体チップの検査方法を提案している。
これらの発明に係る半導体チップの検査方法では、外観検査工程において欠損部分及びクラックの少なくとも一方が検出された半導体チップを不良品として判定する。そして、テープ検査工程及び外観検査工程の両方を行うことで、確実に不良品の半導体チップを取り除くことができる。
特に、テープ検査工程の前に外観検査工程を先に実施する場合には、外観検査工程において比較的大きなサイズのクラックや欠損部分が検出された半導体チップを不良品と判定しておくことで、テープ検査工程において微細な欠片、クラック跡、異物跡の有無を検査する半導体チップの数を減らすことができる。
請求項1に係る発明によれば、ダイシング後の多数の半導体チップを貼り付けていたダイシングテープを撮像するだけで、半導体チップに発生する欠損やクラックが微細であってもこれらを容易に検出することができる。また、ダイシングテープを撮像するだけで異物跡を容易に検出できるため、半導体チップの側面に異常が発生していることも容易に検出することができる。したがって、テープ検査工程の検査結果に基づいて半導体チップの良否を正確に判定することが可能となる。
また、従来からダイシングにおいて使用されているダイシングテープを利用して半導体チップの検査を行うため、別途検査装置が不要となり安価に検査することができる。
請求項2に係る発明によれば、テープ検査工程において、ダイシングテープの表面のうちダイシング時の切断線の片側に隣接する位置に欠片、クラック跡及び異物跡の少なくとも1つが検出された場合に、この切断線の両側に貼り付けられていた半導体チップの両方を不良品と判定することで、確実に不良品の半導体チップを取り除くことができる。
請求項3に係る発明によれば、テープ検査工程に加えて外観検査工程を行うことで、確実に不良品の半導体チップを取り除くことができる。
請求項4に係る発明によれば、外観検査工程において不良品と判定された半導体チップを予め除いておくことで、テープ検査工程において検査する半導体チップの数を減らすことができるため、半導体チップの検査効率を容易に向上できる。
以下、図1から図7を参照して、本発明の一実施形態に係る半導体チップの検査方法について説明する。図1,2に示すように、この実施形態において検査対象となる半導体チップ1は、以下のようにして製造される。
はじめに、例えば多結晶又は単結晶のシリコンを略円板状に形成したウエハ3の主面3aに、複数のIC(集積回路)5、パッド電極7を介してIC5と電気的に接続される再配線9、電極端子(メタルポスト)11、及び、熱や光、物理的衝撃などから主にIC5を保護するための樹脂層13を形成する。その後、例えば円板状に形成された薄刃砥石などを用いて、ウエハ3の主面3a側からダイシングライン(切断線)15に沿ってウエハ3を切断(ダイシング)することにより(ダイシング工程)、個片化された半導体チップ1,1,・・・が多数得られる。
なお、このダイシング工程は、載置台17の表面17aに伸縮可能なシート状のダイシングテープ19を配しておき、さらにダイシングテープ19の表面19aに主面3aと反対側のウエハ3の裏面3bを配した状態で行われる。ここで、ダイシングテープ19はその表面19aに粘着性を有する接着層21(図5,6参照)を形成して構成されているため、ウエハ3の裏面3bがダイシングテープ19の表面19aに貼り付けられることになる。
以上のように製造される半導体チップ1は、所謂WL−CSP(Wafer Level Chip Size Package)としての構成をなしている。なお、ダイシングライン15に隣接するウエハ3の切断面3cが各半導体チップ1の側面1cをなしており、また、ウエハ3の裏面3bが各半導体チップ1の裏面1bをなしている。
また、上記ダイシング工程の終了後には、ダイシングテープ19を延伸させて相互に隣り合う半導体チップ1,1,・・・を離間させた状態で、不図示のコレット等により各半導体チップ1をダイシングテープ19から剥がして図3に示すチップトレイ23上に移送する(移送工程)。
図1,3に示すように、この移送工程において、個片化された多数の半導体チップ1,1,・・・のうち、ウエハ3の外縁側に位置する複数(図示例では24個)の半導体チップ1,1,・・・はダイシングテープ19から剥がされるもののチップトレイ23には移送されず、これらよりも内側の有効エリアに位置する複数(図示例では36個)の半導体チップ1,1,・・・のみがチップトレイ23に移送される。
ここで、チップトレイ23に移送された有効エリアの半導体チップ1,1,・・・の位置情報は、ダイシングテープ19における半導体チップ1,1,・・・の位置情報に対応づけられており、これら半導体チップ1,1,・・・の位置情報は、例えばパーソナルコンピュータ等の記憶装置(不図示)に記憶される。
そして、この実施形態に係る半導体チップの検査方法においては、上述した有効エリアの半導体チップ1,1,・・・に対して電気特性検査工程、外観検査工程及びテープ検査工程を順番に行う。
電気特性検査工程は、不図示のプローブ等を用いて各半導体チップ1の電気特性や、IC5、パッド電極7、再配線9及び電極端子11の電気的な導通を検査するものであり、例えばダイシング工程と移送工程との間に行われる。この検査結果は、上述した半導体チップ1の位置情報に対応付けて上述した記憶装置に記憶される。
なお、この電気特性検査工程において不良品と判定された半導体チップ1については、後述する外観検査工程及びテープ検査工程を実施しないとしてもよい。この場合には、外観検査工程及びテープ検査工程の検査対象となる半導体チップ1,1,・・・の数を減らして検査効率を向上させることができる。また、この場合には、移送工程において、例えば電気特性検査工程で不良品と判定された半導体チップ1をダイシングテープ19から剥がすもののチップトレイ23までは移送しない、すなわち、電気特性検査工程で良品の半導体チップ1のみをチップトレイ23まで移送するとしても構わない。
外観検査工程は、移送工程の際にダイシングテープ19から剥がされた半導体チップ1の裏面1bの画像を不図示の撮像装置により撮像し、この画像に基づいて半導体チップ1の裏面1bに露出する半導体チップ1の欠損部分LP及びクラックCP(図5,7参照)の有無を検査するものである。ここで、欠損部分LP及びクラックCPの検出は、例えば、半導体チップ1の裏面1bの画像において半導体チップ1の裏面1bと裏面1bに露出する欠損部分LPやクラックCPとのコントラストを検出することで行われる。
この外観検査工程においては、裏面1b側から見て欠損部分LP及びクラックCPの少なくとも一方が検出された半導体チップ1を不良品として判定する。この判定結果は、ダイシングテープ19における半導体チップ1の位置情報に対応づけて上述した記憶装置に記憶される。
なお、外観検査工程の終了後には、外観検査工程を実施した全ての半導体チップ1,1,・・・をチップトレイ23に移送しても良いし、外観検査工程において欠損部分LP及びクラックCPが検出されなかった良品の半導体チップ1,1,・・・のみをチップトレイ23に移送するとしても構わない。
テープ検査工程は、移送工程の終了後にダイシングテープ19の表面19aの画像を不図示の撮像装置により撮像することで、その接着層21に付着した半導体チップ1の欠片、接着層21に形成された半導体チップ1のクラック跡、及び、ダイシングテープ19に形成された異物跡の有無を検査するものである。
ここで、ダイシングテープ19の表面19aの画像は、例えばダイシングテープ19の表面19aに白色光やレーザ光等の光を照射し、その反射光を撮像装置において集光して結像することで得られる。
図4に示すように、ダイシングテープ19の表面19aの画像には、ダイシング工程において薄刃砥石等によってつけられるダイシングライン15の痕跡15a(以下、ダイシング跡15aと呼ぶ。)や、欠片BP、クラック跡CM、異物跡DMが鮮明に映し出されている。なお、図4の画像において、ダイシング跡15aによって囲まれる表面19aの領域は、各々半導体チップ1を貼り付けていたダイシングテープ19の貼付領域S1〜S4をなしている。
そして、図4に示すように、第1の貼付領域S1(図4における左上の領域)のうち、第2の貼付領域S2(図4における右上の領域)との間のダイシング跡15aに隣接する位置には、比較的サイズの大きな欠片BP1が付着している。また、第2の貼付領域S2のうち他のダイシング跡15aに隣接する位置や、第3の貼付領域S3(図4における左下の領域)のうち第4の貼付領域S4(図4における右下の領域)との間のダイシング跡15aに隣接する位置には、比較的サイズの小さな欠片BP2〜BP5が付着している。さらに、第3の貼付領域S3のうちこれを囲むいずれのダイシング跡15aに隣接しない位置にも、比較的サイズの小さい欠片BP6,BP7が付着している。
このように、図4の画像に映る欠片BPは、ダイシングテープ19に貼り付けられていた半導体チップ1から欠損したシリコン部分であり、半導体チップ1の欠損部分LPに対応している(図5,6参照)。
ここで、ダイシングテープ19とシリコンからなる欠片BPとではその材料が異なるため、図4の画像においては、欠片BPとダイシングテープ19とのコントラストを容易に強調できる。具体的には、ダイシングテープ19の表面19aよりもシリコンからなる欠片BPの反射率の方が高いため、上記画像においてはダイシングテープ19の表面19aよりも欠片BPの方が明るく映ることになる。したがって、欠片BPやこれに対応する半導体チップ1の欠損部分LPが微細であっても、画像に映る欠片BPとダイシングテープ19とのコントラストに基づいてこれを容易に検出することができる。
なお、上述のように検出される欠片BPには、例えば図5に示すように、半導体チップの裏面1b側及び側面1c側から見た欠損領域が大きい半導体チップ1の欠損部分LPに対応するものや、例えば図6に示すように、裏面1b側から見た欠損領域が微細であるが側面1c側から見た欠損領域が大きい半導体チップ1の欠損部分LPに対応するものがある。
ここで、図5に示す欠片BPは裏面1bから見た半導体チップ1の欠損領域が大きいため、上述した外観検査工程及びテープ検査工程においてこの欠片BPやこれに対応する半導体チップ1の欠損部分LPを検出することは容易である。これに対して、図6に示す欠片BPは裏面1b側から見た半導体チップ1の欠損領域が微細であるため、上述した外観検査工程において半導体チップ1の欠損部分LPを検出することは困難であるが、欠片BPとダイシングテープ19とのコントラストを容易に強調できるテープ検査工程においては上記欠損部分LPに対応する欠片BPも容易に検出することができる。
また、図4に示すように、第4の貼付領域S4には幅の細い線状のクラック跡CMが形成されている。なお、このクラック跡CMは、第3の貼付領域S3のうち第4の貼付領域S4との間のダイシング跡15aから延びており、その先端はいずれのダイシング跡15aにも到達せずに第4の貼付領域S4内に位置している。
このように、図4の画像に映るクラック跡CMは、接着層21のうち半導体チップ1の裏面1bに露出するクラックCPに接着されていなかった部分によって形成されるクラックCPの痕跡である(図7参照)。すなわち、半導体チップ1の裏面1bのうち、クラックCPの部分は接着層21に接着されず、また、クラックCPの周囲部分が接着層21に接着されるため、この半導体チップ1の接着層21への接着の有無の差によって、クラック跡CMがダイシングテープ19の表面19aに浮かび上がることになる。
ここで、クラックCPに接着されていなかった接着層21の部分(クラック跡CM)と半導体チップ1の裏面1bに接着されていた接着層21の部分とのコントラストは、半導体チップ1の裏面1bとこの裏面1bに露出するクラックCPとのコントラストよりも強調される。具体的には、半導体チップ1の裏面1bに接着されていた接着層21の部分よりも、クラックCPに接着されていなかった接着層21の部分の反射率の方が高いため、上記画像においてはクラック跡CMの方が半導体チップ1の裏面1bに接着していたダイシングテープ19の表面19aよりも明るく映ることになる。
以上のことから、半導体チップ1の裏面1bに露出するクラックCPやダイシングテープ19の表面19aに形成されるクラック跡CMが微細であってもこれを容易に検出することが可能となる。
ところで、図7に示すように、第4の貼付領域S4に貼り付けられていた半導体チップ1を拡大顕微鏡等により拡大観察すると、その裏面1bには上記クラック跡CMに対応するクラックCPが露出していることが確認された。また、このクラックCPが半導体チップ1のシリコン部分の内部を通って側面1cに到達していること、さらに、半導体チップ1の裏面1bに露出するクラックCPが側面1cに露出する同クラックCPの太さよりも細いことが確認された。すなわち、クラックCPのうち半導体チップ1の裏面1bに露出する部分は、側面1cに露出する部分よりも微細なもので、上述した外観検査工程では検出できない程の大きさとなっている。
このように、半導体チップ1の裏面1bに露出する部分が微細なクラックCPは、ダイシング工程の際に半導体チップ1の側面1c(ウエハ3の切断面3c)において生じた亀裂が半導体チップ1の内部を通って裏面1bまで伝播して形成されることが多いため、このテープ検査工程においては、ダイシング工程の際に半導体チップ1の側面1cで発生するクラックCPを特に容易に検出することができる。
さらに、図4に示すように、第3の貼付領域S3のうち第1の貼付領域S1との間のダイシング跡15aに隣接する位置には、異物跡DMが形成されている。
このように、図4の画像に映る異物跡DMは、ダイシング工程においてダイシングテープ19を載置台17に載置する際や、ダイシングテープ19の表面19aにウエハ3を貼り付ける際に、ダイシングテープ19と載置台17やウエハ3との間に入り込む塵埃等の異物(不図示)によってダイシングテープ19に形成されるシワ等の異物の痕跡である。
なお、このような異物が存在している場合には、ダイシング工程におけるダイシングの精度が低下して、半導体チップ1の側面1cとなるウエハ3の切断面3cに欠損やクラック等の異常が発生する場合がある。また、上述した異物の痕跡が半導体チップ1の裏面1bに形成されることは少ない。
そして、テープ検出工程においては、ダイシングテープ19を撮像する際にダイシングテープ19の表面19aに向けて照射される光が、シワ等からなる異物跡DMにおいて乱反射するため、上記画像においては異物跡DMの方がダイシングテープ19の表面19aよりも明るく鮮明に写ることになる。
したがって、ダイシングテープ19を撮像するだけで異物跡DMを容易に検出することができ、半導体チップ1の側面1cに異常が発生していることを容易に検出することが可能となる。
そして、このテープ検査工程においては、撮像された上記画像に基づいて、所定の半導体チップ1を貼り付けていたダイシングテープ19の貼付領域に、少なくとも欠片BP、クラック跡CM及び異物跡DMのいずれか1つが検出された場合に、所定の半導体チップ1が不良品として判定される。そして、不良品と判定された半導体チップ1は、記憶装置に記憶されたダイシングテープ19における半導体チップ1の位置情報、及び、チップトレイ23における半導体チップ1の位置情報に基づいて、チップトレイ23から取り除かれる。
なお、図4に示すダイシングテープ19の画像には、4つの貼付領域S1〜S4に欠片BP、クラック跡CM及び異物跡DMの少なくともいずれか1つが映っているため、これら4つの貼付領域S1〜S4に配されていた4つの半導体チップ1は全て不良品と判定される。
上記のように実施されるテープ検査工程は、外観検査工程を実施した全ての半導体チップ1に対して行われるとしても良いし、外観検査工程において欠陥部分及びクラックが検出されなかった良品の半導体チップ1のみについて行われるとしても構わない。
上述した半導体チップの検査方法によれば、ダイシング工程後に多数の半導体チップ1,1,・・・を貼り付けていたダイシングテープ19を撮像するだけで、半導体チップ1に発生する欠損部分LPやクラックCPが微細であってもこれらを容易に検出することができる。また、ダイシングテープ19を撮像するだけで異物跡DMを容易に検出できるため、半導体チップ1の側面1cに異常が発生していることも容易に検出することができる。したがって、テープ検査工程の検査結果に基づいて半導体チップ1の良否を正確に判定することが可能となる。
また、従来からダイシングにおいて使用されているダイシングテープ19を利用して半導体チップ1の検査を行うため、別途検査装置が不要となり安価に検査することが可能となる。
さらに、外観検査工程及びテープ検査工程の両方を行うことで、確実に不良品の半導体チップ1を取り除くことができる。
特に、テープ検査工程の前に外観検査工程を実施し、さらに、外観検査工程において欠損部分LP及びクラックCPが検出されなかった良品の半導体チップ1のみについてテープ検査工程を行う場合には、比較的大きな欠損部分LP及びクラックCPを有する不良品の半導体チップ1を予め外観検査工程において取り除いておくことができる。したがって、テープ検査工程において微細な欠片BP、クラック跡CM及び異物跡DMの有無を検査する半導体チップ1の数を減らして、半導体チップ1の検査効率を容易に向上できる。
なお、上記実施形態では、テープ検査工程の際にダイシングテープ19の表面19aにおいて反射した光を集光・結像してダイシングテープ19の画像を得るとしたが、これに限ることはなく、少なくとも欠片BP、クラック跡CM及び異物跡DMの有無を識別できるダイシングテープ19の画像が得られればよい。
したがって、ダイシングテープ19の画像の撮像は、例えば、ダイシングテープ19を透明若しくは半透明のフィルムにより構成しておき、このダイシングテープ19の表面19a側から光を照射し、ダイシングテープ19を透過する透過光を不図示の撮像装置により集光・結像して行われるとしてもよい。この際、ダイシングテープ19の表面19aに向けて照射される光は、ダイシングテープ19の表面19aに付着する欠片BP、同表面19aに形成されるクラック跡CMや異物跡DMにおいて反射するため、ダイシングテープ19の画像においては欠片BP、クラック跡CM及び異物跡DMが影として映ることになる。
また、テープ検査工程における半導体チップ1の良否判定は、上記実施形態のものに限らず、例えば、ダイシングテープ19の表面19aのうちダイシングライン15の片側に隣接する半導体チップ1の貼付領域に、欠片BP、クラック跡CM及び異物跡DMの少なくともいずれか1つが検出された場合に、上述したダイシングライン15の両側の貼付領域に貼り付けられていた2つの半導体チップ1,1を不良品として判定しても良い。
具体的には、図4の画像において、例えば第2の貼付領域S2に欠片BP2,BP3が無い場合でも、第1の貼付領域S1のうち第2の貼付領域S2との間のダイシング跡15aに隣接して付着した大きな欠片BP1の検出に基づいて、これら第1の貼付領域S1及び第2の貼付領域S2に貼り付けられていた2つの半導体チップ1,1を不良品として判定する。
また、図4の画像において、例えば第3の貼付領域S3に欠片BP4〜BP7及び異物跡DMが無い場合でも、第4の貼付領域S4のうち第3の貼付領域S3との間のダイシング跡15aに隣接して形成されたクラック跡CMの検出に基づいて、これら第3の貼付領域S3及び第4の貼付領域S4に貼り付けられていた2つの半導体チップ1,1を不良品として判定する。
さらに、図4の画像において、例えば第1の貼付領域S1に欠片BP1が無い場合でも、第3の貼付領域S3のうち第1の貼付領域S1との間のダイシング跡15aに隣接して形成された異物跡DMの検出に基づいて、これら第1の貼付領域S1及び第3の貼付領域S3に貼り付けられていた2つの半導体チップ1,1を不良品として判定する。
上述のように半導体チップ1の良否を判定する理由は、ダイシングライン15の片側に貼り付けられた一の半導体チップ1の側面1cやこれに隣接する裏面1bに欠損部分LPやクラックCPがある場合には、一の半導体チップ1の上記側面1cに隣り合わせて貼り付けられていた他の半導体チップ1の側面1cにも欠損部分LPやクラックCP等の異常が存在している可能性が高いためである。すなわち、上述のように判定することで、さらに確実に不良品の半導体チップ1を取り除くことができる。
さらに、外観検査工程は、テープ検査工程の実施前に行われるとしたが、これに限ることはなく、例えばテープ検査工程の実施前に行われるとしても構わない。この場合でも、確実に不良品の半導体チップ1を確実に取り除くことができる。また、外観検査工程を行わずに、テープ検査工程のみを行うとしても構わない。
また、検査対象となる半導体チップ1は、ウエハ3の主面3aに再配線9、電極端子11及び樹脂層13を形成して構成されるとしたが、これに限ることはなく、少なくともIC5及びパッド電極7を形成して構成されたものであればよい。すなわち、ウエハ3の主面3aにIC5及びパッド電極7を形成した後にダイシング工程を実施しても構わない。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
この発明の一実施形態に係る半導体チップの検査方法に使用するダイシングテープ及びこれに貼り付けられた複数の半導体チップを示す概略平面図である。 この発明の一実施形態に係る半導体チップの検査方法に使用するダイシングテープ及びこれに貼り付けられた複数の半導体チップを示す拡大側断面図である。 図1のダイシングテープからトレイに移送された半導体チップの配置を示す概略平面図である。 図1の状態から半導体チップを剥がした後にダイシングテープの表面を撮像した画像を示す図である。 半導体チップの欠損部分及びダイシングテープの表面に残存する欠片の一例を示す側断面図である。 半導体チップの欠損部分及びダイシングテープの表面に残存する欠片の一例を示す側断面図である。 図4の画像の第4の貼付領域に貼り付けられていた半導体チップを示す概略斜視図である。
符号の説明
1・・・半導体チップ、1b・・・裏面、3・・・ウエハ、3a・・・主面、3b・・・裏面、5・・・IC(集積回路)、15・・・ダイシングライン(切断線)、19・・・ダイシングテープ、19a・・・表面、21・・・接着層、BP・・・欠片、CM・・・クラック跡、CP・・・クラック、DM・・・異物跡、LP・・・欠損部分

Claims (4)

  1. 接着層を形成したダイシングテープの表面に、ウエハのうち複数の集積回路を形成した主面の反対側となる裏面を貼り付けた状態で、前記ウエハにダイシングを施して個片化された半導体チップの検査方法であって、
    前記半導体チップを剥がした後の前記ダイシングテープを撮像することにより、前記接着層に付着した前記半導体チップの欠片、前記接着層に形成された前記半導体チップのクラック跡、及び、前記ダイシングテープに形成された異物跡の有無を検査するテープ検査工程を備えることを特徴とする半導体チップの検査方法。
  2. 前記テープ検査工程において、前記ダイシングテープの表面のうち、ダイシング時の切断線の片側に隣接する位置に前記欠片、前記クラック跡及び前記異物跡の少なくともいずれか1つが検出された場合に、前記ダイシングテープのうち前記切断線の両側に配されていた前記半導体チップを不良品として判定することを特徴とする請求項1に記載の半導体チップの検査方法。
  3. 前記テープ検査工程の実施前若しくは実施後に、前記ダイシングテープの表面から剥がされた前記半導体チップの裏面を撮像することにより、該裏面に露出する前記半導体チップの欠損部分及びクラックの有無を検査する外観検査工程を備えることを特徴とする請求項1又は請求項2に記載の半導体チップの検査方法。
  4. 前記外観検査工程が、前記テープ検査工程の実施前に行われ、
    該外観検査工程において前記欠損部分及び前記クラックが検出されなかった良品の半導体チップのみについて、前記テープ検査工程を行うことを特徴とする請求項3に記載の半導体チップの検査方法。
JP2006277490A 2006-08-14 2006-10-11 半導体チップの検査方法 Expired - Fee Related JP4830772B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006277490A JP4830772B2 (ja) 2006-10-11 2006-10-11 半導体チップの検査方法
KR1020070079846A KR20080015363A (ko) 2006-08-14 2007-08-09 웨이퍼 및 반도체 소자의 검사 방법 및 장치
TW096129755A TW200817701A (en) 2006-08-14 2007-08-10 Method and apparatus for inspection of wafer and semiconductor device
US11/837,261 US8224062B2 (en) 2006-08-14 2007-08-10 Method and apparatus for inspection of wafer and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006277490A JP4830772B2 (ja) 2006-10-11 2006-10-11 半導体チップの検査方法

Publications (2)

Publication Number Publication Date
JP2008098348A JP2008098348A (ja) 2008-04-24
JP4830772B2 true JP4830772B2 (ja) 2011-12-07

Family

ID=39380894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006277490A Expired - Fee Related JP4830772B2 (ja) 2006-08-14 2006-10-11 半導体チップの検査方法

Country Status (1)

Country Link
JP (1) JP4830772B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082434A (ja) * 2009-10-09 2011-04-21 Renesas Electronics Corp ウエハ及び半導体装置の製造方法
TWI512867B (zh) * 2012-12-14 2015-12-11 Yayatech Co Ltd 晶圓切割道之檢測方法及其檢測治具
JP6110136B2 (ja) * 2012-12-28 2017-04-05 株式会社ディスコ ウエーハのレーザー加工方法およびレーザー加工装置
JP6211955B2 (ja) * 2014-03-07 2017-10-11 東芝メモリ株式会社 半導体製造装置及び半導体製造方法
JP6685126B2 (ja) * 2015-12-24 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6716158B2 (ja) * 2016-05-10 2020-07-01 株式会社ディスコ チップの選別方法
JP6846958B2 (ja) 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2019046961A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 吸着ノズル及びこれを備える外観検査装置、並びに、回路基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1083975A (ja) * 1996-09-06 1998-03-31 Omron Corp 導体ウエハの粘着テープおよび貼着方法
JP2004087634A (ja) * 2002-08-26 2004-03-18 Sumitomo Bakelite Co Ltd 半導体基板加工用粘着テープ
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008098348A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
JP4830772B2 (ja) 半導体チップの検査方法
JP4341343B2 (ja) 表面保護フィルム及びその製造方法
KR20080015363A (ko) 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP2000003889A (ja) 半導体ウエハおよび半導体装置の製造方法
US7394270B2 (en) Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device
US20050272174A1 (en) Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
JP6057522B2 (ja) 欠陥検査方法
CN103377960B (zh) 晶圆缺陷检测方法
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
JP4403777B2 (ja) 配線パターン検査装置及び方法
CN108269745A (zh) 封装结构及其制作方法
JPH06216207A (ja) ウエーハの検査方法
JP7437987B2 (ja) ダイボンディング装置および半導体装置の製造方法
US6514777B2 (en) Built-in inspection template for a printed circuit
JP2008085252A (ja) 半導体集積回路装置の製造方法
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
WO2022176143A1 (ja) プローブカード用アライメントチップ、プローブカード及びプローブカード補修方法
JP5011991B2 (ja) リードフレームの検査方法及びその装置
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
JP2005223244A (ja) チップの飛び出し位置検出方法
JP2005301405A (ja) 接着テープ貼付状態検査装置および接着テープ貼付状態検査方法
JP2009302242A (ja) ウエハ検査装置および半導体装置の製造方法
JP3705129B2 (ja) 絶縁基板の検査方法及び検査装置
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP4574302B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090820

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees