JP4830772B2 - 半導体チップの検査方法 - Google Patents
半導体チップの検査方法 Download PDFInfo
- Publication number
- JP4830772B2 JP4830772B2 JP2006277490A JP2006277490A JP4830772B2 JP 4830772 B2 JP4830772 B2 JP 4830772B2 JP 2006277490 A JP2006277490 A JP 2006277490A JP 2006277490 A JP2006277490 A JP 2006277490A JP 4830772 B2 JP4830772 B2 JP 4830772B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- tape
- dicing
- crack
- dicing tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Description
その後、ウエハを切断(ダイシング)して個々の半導体チップに個片化し、半導体チップをダイシングテープから剥がす際に上記検査結果に基づいて半導体チップを選別する。
なお、従来の半導体チップの検査方法には、ダイシング後に各半導体チップをダイシングテープから引き剥がして、各半導体チップの裏面を撮像する等して半導体チップの裏面にクラックや欠損等が発生しているか否かを確認する外観検査があるが、微細なクラックや欠損を検出できない場合がある。例えば、ダイシングを行う前には、グラインダーにより半導体チップをなすウエハの裏面を研磨して各半導体チップの厚さ寸法を薄くすることがあるが、半導体チップの裏面には上記研磨の跡が残るため、上記外観検査では微細なクラックの検出が困難になる。
請求項1に係る発明は、接着層を形成したダイシングテープの表面に、ウエハのうち複数の集積回路を形成した主面の反対側となる裏面を貼り付けた状態で、前記ウエハにダイシングを施して個片化された半導体チップの検査方法であって、前記半導体チップを剥がした後の前記ダイシングテープを撮像することにより、前記接着層に付着した前記半導体チップの欠片、前記接着層に形成された前記半導体チップのクラック跡、及び、前記ダイシングテープに形成された異物跡の有無を検査するテープ検査工程を備えることを特徴とする半導体チップの検査方法を提案している。
さらに、クラック跡は、接着層のうち半導体チップの裏面に露出するクラックに接着されていなかった部分によって形成されるクラックの痕跡である。すなわち、半導体チップの裏面のうち、クラックの部分は接着層に接着されず、また、クラックの周囲部分が接着層に接着されるため、この半導体チップの接着層への接着の有無の差によって、クラック跡がダイシングテープの表面に浮かび上がることになる。
なお、このような異物が存在している場合には、ダイシングの精度が低下して、半導体チップの側面となるウエハの切断面に欠損やクラック等の異常が発生する場合がある。また、上述した異物の跡が半導体チップの裏面に形成されることは少ない。
特に、ダイシングの際に半導体チップから欠損する欠片には、裏面側から見た半導体チップの欠損領域が微細でも、側面側から見た半導体チップの欠損領域が大きい形状のものがあるため、この欠損部分は半導体チップの裏面を直接検査しても検出され難いが、テープ検査工程を行うことで上記形状の欠片を容易に検出することができる。
なお、半導体チップの裏面に露出する部分が微細なクラックは、ダイシング時に半導体チップの側面(ウエハの切断面)において生じた亀裂が半導体チップの内部を通って裏面まで伝播して形成されることが多いため、ダイシング時に半導体チップの側面で発生するクラックを特に容易に検出することができる。
以上のことから、テープ検査工程の検査結果に基づいて半導体チップの良否を正確に判定することができる。なお、このテープ検査工程においては、一の半導体チップを貼り付けていたダイシングテープの貼付領域に、少なくとも欠片、クラック跡及び異物跡のいずれか1つが検出された場合に、一の半導体チップが不良品として判定される。
特に、テープ検査工程の前に外観検査工程を先に実施する場合には、外観検査工程において比較的大きなサイズのクラックや欠損部分が検出された半導体チップを不良品と判定しておくことで、テープ検査工程において微細な欠片、クラック跡、異物跡の有無を検査する半導体チップの数を減らすことができる。
また、従来からダイシングにおいて使用されているダイシングテープを利用して半導体チップの検査を行うため、別途検査装置が不要となり安価に検査することができる。
はじめに、例えば多結晶又は単結晶のシリコンを略円板状に形成したウエハ3の主面3aに、複数のIC(集積回路)5、パッド電極7を介してIC5と電気的に接続される再配線9、電極端子(メタルポスト)11、及び、熱や光、物理的衝撃などから主にIC5を保護するための樹脂層13を形成する。その後、例えば円板状に形成された薄刃砥石などを用いて、ウエハ3の主面3a側からダイシングライン(切断線)15に沿ってウエハ3を切断(ダイシング)することにより(ダイシング工程)、個片化された半導体チップ1,1,・・・が多数得られる。
以上のように製造される半導体チップ1は、所謂WL−CSP(Wafer Level Chip Size Package)としての構成をなしている。なお、ダイシングライン15に隣接するウエハ3の切断面3cが各半導体チップ1の側面1cをなしており、また、ウエハ3の裏面3bが各半導体チップ1の裏面1bをなしている。
図1,3に示すように、この移送工程において、個片化された多数の半導体チップ1,1,・・・のうち、ウエハ3の外縁側に位置する複数(図示例では24個)の半導体チップ1,1,・・・はダイシングテープ19から剥がされるもののチップトレイ23には移送されず、これらよりも内側の有効エリアに位置する複数(図示例では36個)の半導体チップ1,1,・・・のみがチップトレイ23に移送される。
ここで、チップトレイ23に移送された有効エリアの半導体チップ1,1,・・・の位置情報は、ダイシングテープ19における半導体チップ1,1,・・・の位置情報に対応づけられており、これら半導体チップ1,1,・・・の位置情報は、例えばパーソナルコンピュータ等の記憶装置(不図示)に記憶される。
電気特性検査工程は、不図示のプローブ等を用いて各半導体チップ1の電気特性や、IC5、パッド電極7、再配線9及び電極端子11の電気的な導通を検査するものであり、例えばダイシング工程と移送工程との間に行われる。この検査結果は、上述した半導体チップ1の位置情報に対応付けて上述した記憶装置に記憶される。
なお、外観検査工程の終了後には、外観検査工程を実施した全ての半導体チップ1,1,・・・をチップトレイ23に移送しても良いし、外観検査工程において欠損部分LP及びクラックCPが検出されなかった良品の半導体チップ1,1,・・・のみをチップトレイ23に移送するとしても構わない。
ここで、ダイシングテープ19の表面19aの画像は、例えばダイシングテープ19の表面19aに白色光やレーザ光等の光を照射し、その反射光を撮像装置において集光して結像することで得られる。
ここで、ダイシングテープ19とシリコンからなる欠片BPとではその材料が異なるため、図4の画像においては、欠片BPとダイシングテープ19とのコントラストを容易に強調できる。具体的には、ダイシングテープ19の表面19aよりもシリコンからなる欠片BPの反射率の方が高いため、上記画像においてはダイシングテープ19の表面19aよりも欠片BPの方が明るく映ることになる。したがって、欠片BPやこれに対応する半導体チップ1の欠損部分LPが微細であっても、画像に映る欠片BPとダイシングテープ19とのコントラストに基づいてこれを容易に検出することができる。
ここで、図5に示す欠片BPは裏面1bから見た半導体チップ1の欠損領域が大きいため、上述した外観検査工程及びテープ検査工程においてこの欠片BPやこれに対応する半導体チップ1の欠損部分LPを検出することは容易である。これに対して、図6に示す欠片BPは裏面1b側から見た半導体チップ1の欠損領域が微細であるため、上述した外観検査工程において半導体チップ1の欠損部分LPを検出することは困難であるが、欠片BPとダイシングテープ19とのコントラストを容易に強調できるテープ検査工程においては上記欠損部分LPに対応する欠片BPも容易に検出することができる。
このように、図4の画像に映るクラック跡CMは、接着層21のうち半導体チップ1の裏面1bに露出するクラックCPに接着されていなかった部分によって形成されるクラックCPの痕跡である(図7参照)。すなわち、半導体チップ1の裏面1bのうち、クラックCPの部分は接着層21に接着されず、また、クラックCPの周囲部分が接着層21に接着されるため、この半導体チップ1の接着層21への接着の有無の差によって、クラック跡CMがダイシングテープ19の表面19aに浮かび上がることになる。
以上のことから、半導体チップ1の裏面1bに露出するクラックCPやダイシングテープ19の表面19aに形成されるクラック跡CMが微細であってもこれを容易に検出することが可能となる。
このように、半導体チップ1の裏面1bに露出する部分が微細なクラックCPは、ダイシング工程の際に半導体チップ1の側面1c(ウエハ3の切断面3c)において生じた亀裂が半導体チップ1の内部を通って裏面1bまで伝播して形成されることが多いため、このテープ検査工程においては、ダイシング工程の際に半導体チップ1の側面1cで発生するクラックCPを特に容易に検出することができる。
このように、図4の画像に映る異物跡DMは、ダイシング工程においてダイシングテープ19を載置台17に載置する際や、ダイシングテープ19の表面19aにウエハ3を貼り付ける際に、ダイシングテープ19と載置台17やウエハ3との間に入り込む塵埃等の異物(不図示)によってダイシングテープ19に形成されるシワ等の異物の痕跡である。
なお、このような異物が存在している場合には、ダイシング工程におけるダイシングの精度が低下して、半導体チップ1の側面1cとなるウエハ3の切断面3cに欠損やクラック等の異常が発生する場合がある。また、上述した異物の痕跡が半導体チップ1の裏面1bに形成されることは少ない。
したがって、ダイシングテープ19を撮像するだけで異物跡DMを容易に検出することができ、半導体チップ1の側面1cに異常が発生していることを容易に検出することが可能となる。
上記のように実施されるテープ検査工程は、外観検査工程を実施した全ての半導体チップ1に対して行われるとしても良いし、外観検査工程において欠陥部分及びクラックが検出されなかった良品の半導体チップ1のみについて行われるとしても構わない。
また、従来からダイシングにおいて使用されているダイシングテープ19を利用して半導体チップ1の検査を行うため、別途検査装置が不要となり安価に検査することが可能となる。
特に、テープ検査工程の前に外観検査工程を実施し、さらに、外観検査工程において欠損部分LP及びクラックCPが検出されなかった良品の半導体チップ1のみについてテープ検査工程を行う場合には、比較的大きな欠損部分LP及びクラックCPを有する不良品の半導体チップ1を予め外観検査工程において取り除いておくことができる。したがって、テープ検査工程において微細な欠片BP、クラック跡CM及び異物跡DMの有無を検査する半導体チップ1の数を減らして、半導体チップ1の検査効率を容易に向上できる。
したがって、ダイシングテープ19の画像の撮像は、例えば、ダイシングテープ19を透明若しくは半透明のフィルムにより構成しておき、このダイシングテープ19の表面19a側から光を照射し、ダイシングテープ19を透過する透過光を不図示の撮像装置により集光・結像して行われるとしてもよい。この際、ダイシングテープ19の表面19aに向けて照射される光は、ダイシングテープ19の表面19aに付着する欠片BP、同表面19aに形成されるクラック跡CMや異物跡DMにおいて反射するため、ダイシングテープ19の画像においては欠片BP、クラック跡CM及び異物跡DMが影として映ることになる。
具体的には、図4の画像において、例えば第2の貼付領域S2に欠片BP2,BP3が無い場合でも、第1の貼付領域S1のうち第2の貼付領域S2との間のダイシング跡15aに隣接して付着した大きな欠片BP1の検出に基づいて、これら第1の貼付領域S1及び第2の貼付領域S2に貼り付けられていた2つの半導体チップ1,1を不良品として判定する。
さらに、図4の画像において、例えば第1の貼付領域S1に欠片BP1が無い場合でも、第3の貼付領域S3のうち第1の貼付領域S1との間のダイシング跡15aに隣接して形成された異物跡DMの検出に基づいて、これら第1の貼付領域S1及び第3の貼付領域S3に貼り付けられていた2つの半導体チップ1,1を不良品として判定する。
また、検査対象となる半導体チップ1は、ウエハ3の主面3aに再配線9、電極端子11及び樹脂層13を形成して構成されるとしたが、これに限ることはなく、少なくともIC5及びパッド電極7を形成して構成されたものであればよい。すなわち、ウエハ3の主面3aにIC5及びパッド電極7を形成した後にダイシング工程を実施しても構わない。
Claims (4)
- 接着層を形成したダイシングテープの表面に、ウエハのうち複数の集積回路を形成した主面の反対側となる裏面を貼り付けた状態で、前記ウエハにダイシングを施して個片化された半導体チップの検査方法であって、
前記半導体チップを剥がした後の前記ダイシングテープを撮像することにより、前記接着層に付着した前記半導体チップの欠片、前記接着層に形成された前記半導体チップのクラック跡、及び、前記ダイシングテープに形成された異物跡の有無を検査するテープ検査工程を備えることを特徴とする半導体チップの検査方法。 - 前記テープ検査工程において、前記ダイシングテープの表面のうち、ダイシング時の切断線の片側に隣接する位置に前記欠片、前記クラック跡及び前記異物跡の少なくともいずれか1つが検出された場合に、前記ダイシングテープのうち前記切断線の両側に配されていた前記半導体チップを不良品として判定することを特徴とする請求項1に記載の半導体チップの検査方法。
- 前記テープ検査工程の実施前若しくは実施後に、前記ダイシングテープの表面から剥がされた前記半導体チップの裏面を撮像することにより、該裏面に露出する前記半導体チップの欠損部分及びクラックの有無を検査する外観検査工程を備えることを特徴とする請求項1又は請求項2に記載の半導体チップの検査方法。
- 前記外観検査工程が、前記テープ検査工程の実施前に行われ、
該外観検査工程において前記欠損部分及び前記クラックが検出されなかった良品の半導体チップのみについて、前記テープ検査工程を行うことを特徴とする請求項3に記載の半導体チップの検査方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277490A JP4830772B2 (ja) | 2006-10-11 | 2006-10-11 | 半導体チップの検査方法 |
KR1020070079846A KR20080015363A (ko) | 2006-08-14 | 2007-08-09 | 웨이퍼 및 반도체 소자의 검사 방법 및 장치 |
TW096129755A TW200817701A (en) | 2006-08-14 | 2007-08-10 | Method and apparatus for inspection of wafer and semiconductor device |
US11/837,261 US8224062B2 (en) | 2006-08-14 | 2007-08-10 | Method and apparatus for inspection of wafer and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277490A JP4830772B2 (ja) | 2006-10-11 | 2006-10-11 | 半導体チップの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098348A JP2008098348A (ja) | 2008-04-24 |
JP4830772B2 true JP4830772B2 (ja) | 2011-12-07 |
Family
ID=39380894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277490A Expired - Fee Related JP4830772B2 (ja) | 2006-08-14 | 2006-10-11 | 半導体チップの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4830772B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082434A (ja) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | ウエハ及び半導体装置の製造方法 |
TWI512867B (zh) * | 2012-12-14 | 2015-12-11 | Yayatech Co Ltd | 晶圓切割道之檢測方法及其檢測治具 |
JP6110136B2 (ja) * | 2012-12-28 | 2017-04-05 | 株式会社ディスコ | ウエーハのレーザー加工方法およびレーザー加工装置 |
JP6211955B2 (ja) * | 2014-03-07 | 2017-10-11 | 東芝メモリ株式会社 | 半導体製造装置及び半導体製造方法 |
JP6685126B2 (ja) * | 2015-12-24 | 2020-04-22 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
JP6716158B2 (ja) * | 2016-05-10 | 2020-07-01 | 株式会社ディスコ | チップの選別方法 |
JP6846958B2 (ja) | 2017-03-09 | 2021-03-24 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
JP6975551B2 (ja) * | 2017-05-18 | 2021-12-01 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
JP2019046961A (ja) * | 2017-09-01 | 2019-03-22 | Tdk株式会社 | 吸着ノズル及びこれを備える外観検査装置、並びに、回路基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1083975A (ja) * | 1996-09-06 | 1998-03-31 | Omron Corp | 導体ウエハの粘着テープおよび貼着方法 |
JP2004087634A (ja) * | 2002-08-26 | 2004-03-18 | Sumitomo Bakelite Co Ltd | 半導体基板加工用粘着テープ |
JP2005332982A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2006
- 2006-10-11 JP JP2006277490A patent/JP4830772B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008098348A (ja) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4830772B2 (ja) | 半導体チップの検査方法 | |
JP4341343B2 (ja) | 表面保護フィルム及びその製造方法 | |
KR20080015363A (ko) | 웨이퍼 및 반도체 소자의 검사 방법 및 장치 | |
JP2000003889A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
US7394270B2 (en) | Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device | |
US20050272174A1 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
JP6057522B2 (ja) | 欠陥検査方法 | |
CN103377960B (zh) | 晶圆缺陷检测方法 | |
US20060223340A1 (en) | Manufacturing managing method of semiconductor devices and a semiconductor substrate | |
JP4403777B2 (ja) | 配線パターン検査装置及び方法 | |
CN108269745A (zh) | 封装结构及其制作方法 | |
JPH06216207A (ja) | ウエーハの検査方法 | |
JP7437987B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
US6514777B2 (en) | Built-in inspection template for a printed circuit | |
JP2008085252A (ja) | 半導体集積回路装置の製造方法 | |
JP4617788B2 (ja) | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 | |
WO2022176143A1 (ja) | プローブカード用アライメントチップ、プローブカード及びプローブカード補修方法 | |
JP5011991B2 (ja) | リードフレームの検査方法及びその装置 | |
JP2006339211A (ja) | 半導体装置ダイの選別方法及び半導体基板 | |
JP2005223244A (ja) | チップの飛び出し位置検出方法 | |
JP2005301405A (ja) | 接着テープ貼付状態検査装置および接着テープ貼付状態検査方法 | |
JP2009302242A (ja) | ウエハ検査装置および半導体装置の製造方法 | |
JP3705129B2 (ja) | 絶縁基板の検査方法及び検査装置 | |
WO2007049356A1 (ja) | 半導体装置およびその製造方法 | |
JP4574302B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090820 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |