[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170062393A - 질화물 반도체 장치 및 그 제조 방법 - Google Patents

질화물 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20170062393A
KR20170062393A KR1020160156420A KR20160156420A KR20170062393A KR 20170062393 A KR20170062393 A KR 20170062393A KR 1020160156420 A KR1020160156420 A KR 1020160156420A KR 20160156420 A KR20160156420 A KR 20160156420A KR 20170062393 A KR20170062393 A KR 20170062393A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
potential control
control region
semiconductor layer
transistor structure
Prior art date
Application number
KR1020160156420A
Other languages
English (en)
Other versions
KR101871599B1 (ko
Inventor
요시타카 나가사토
히데모토 도미타
마사카즈 가네치카
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20170062393A publication Critical patent/KR20170062393A/ko
Application granted granted Critical
Publication of KR101871599B1 publication Critical patent/KR101871599B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inverter Devices (AREA)

Abstract

질화물 반도체 장치는 도전성 기판과 질화물 반도체층을 구비하고 있다. 질화물 반도체층은 도전성 기판 상에 존재한다. 질화물 반도체층은 횡형의 제1 트랜지스터 구조와 횡형의 제2 트랜지스터 구조를 포함한다. 도전성 기판은, 제1 전위 제어 영역과, 제1 전위 제어 영역에 대하여 독립해서 전위 제어가 가능한 제2 전위 제어 영역을 포함한다. 질화물 반도체층을 평면에서 본 때, 제1 트랜지스터 구조가 제1 전위 제어 영역과 중복되어 있고, 제2 트랜지스터 구조가 제2 전위 제어 영역과 중복되어 있다.

Description

질화물 반도체 장치 및 그 제조 방법 {NITRIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 출원은 2015년 11월 27일에 출원된 일본 특허 출원 제2015-232371호에 기초하는 우선권을 주장한다. 그 출원의 모든 내용은 이 명세서 중에 참조에 의하여 원용되어 있다. 본 명세서는 질화물 반도체 장치와 그 제조 방법에 관한 기술을 개시한다.
복수의 트랜지스터 구조가 1개의 질화물 반도체층에 형성된 질화물 반도체 장치가 문헌 「"GaN Monolithic Inverter IC using Normally-off Gate Injection Transistors with Planar Isolation on Si Substrate", IEDM Tech. Dig. 2009, p. 165-168.」에 개시되어 있다(이하, 문헌 1이라 칭함). 문헌 1의 질화물 반도체 장치는, 실리콘 기판 상에 형성되어 있는 질화물 반도체층 내에 복수의 횡형 트랜지스터 구조를 만들어 넣고 있다. 복수의 트랜지스터 구조를 만들어 넣음으로써, 1개의 질화물 반도체 장치로 반도체 회로를 구성하고 있다.
횡형의 질화물 반도체 장치에서는, 도전성 기판을 특정 전위(예를 들어 접지 전위)에 고정하는 경우가 있다. 이 경우, 트랜지스터 구조가 각각 독립해서 동작하면, 트랜지스터 구조의 주 전극과 도전성 기판의 전위 차가 트랜지스터 구조마다 상이한 경우가 있다. 그 결과, 각 트랜지스터 구조의 특성이 설계값에서 어긋나 반도체 회로가 정상적으로 동작하지 않는 경우가 있어 신뢰성이 떨어진다. 본 명세서에서는, 신뢰성이 높은 질화물 반도체 장치를 실현하는 기술을 제공한다.
본 명세서에서 개시하는 질화물 반도체 장치는, 도전성을 갖는 도전성 기판과, 그 도전성 기판 상에 존재하고 있으며, 횡형의 제1 트랜지스터 구조와 횡형의 제2 트랜지스터 구조를 포함하는 질화물 반도체층을 구비하고 있다. 도전성 기판은 제1 전위 제어 영역과 제2 전위 제어 영역을 포함하고 있다. 제2 전위 제어 영역은 제1 전위 제어 영역에 대하여 독립해서 전위 제어가 가능하다. 이 질화물 반도체 장치에서는, 질화물 반도체층을 평면에서 본 때, 제1 트랜지스터 구조가 제1 전위 제어 영역과 중복되어 있다. 또한 질화물 반도체층을 평면에서 본 때, 제2 트랜지스터 구조가 제2 전위 제어 영역과 중복되어 있다.
상기 질화물 반도체 장치는, 도전성 기판에 복수의 전위 제어 영역(제1 전위 제어 영역, 제2 전위 제어 영역)이 형성되어 있기 때문에 각 전위 제어 영역마다 도전성 기판의 전위를 조정할 수 있다. 그 결과, 각 트랜지스터 구조마다 1쌍의 주 전극 중 한쪽(전형적으로 저전위측의 전극)과 도전성 기판 사이의 전위 차를 조정할 수 있다. 즉, 모든 트랜지스터 구조에 있어서, 주 전극 중 한쪽과 도전성 기 판 사이의 전위 차를 일정하게 할 수 있다. 또한 주 전극 중 한쪽과 도전성 기판 사이의 전위 차가 일정하다는 것은, 전위 차가 0(단락되어 있음)인 경우도 포함한다. 또한 「횡형의 제1 트랜지스터 구조와 횡형의 제2 트랜지스터 구조를 포함하는 질화물 반도체층」이란, 질화물 반도체층 내에 적어도 2개의 횡형 트랜지스터 구조가 존재하고 있는 것을 의미하고 있으며, 3개 이상의 횡형 트랜지스터 구조가 존재하고 있는 것도 있다. 「도전성 기판」도 적어도 2개의 전위 제어 영역이 존재하고 있으면 되며, 3개 이상의 전위 제어 영역이 존재하고 있는 것도 있다.
본 명세서는 질화물 반도체 장치의 제조 방법도 개시한다. 그 제조 방법은, 질화물 반도체층 형성 공정과, 트랜지스터 형성 공정과, 전위 제어 영역 분할 공정을 구비하고 있다. 질화물 반도체층 형성 공정에서는, 도전성 기판 상에 질화물 반도체층을 형성한다. 트랜지스터 형성 공정에서는, 질화물 반도체층 내에 복수의 트랜지스터 구조를 형성한다. 전위 제어 영역 분할 공정에서는, 도전성 기판을, 독립해서 전위 제어가 가능하게 구성되어 있는 복수의 전위 제어 영역으로 분할한다.
도 1은 제1 실시예의 질화물 반도체 장치의 단면도를 도시한다.
도 2는 제2 실시예의 질화물 반도체 장치의 단면도를 도시한다.
도 3은 제3 실시예의 질화물 반도체 장치의 단면도를 도시한다.
도 4는 제4 실시예의 질화물 반도체 장치의 단면도를 도시한다.
도 5는 제4 실시예의 질화물 반도체 장치의 제조 공정을 도시한다.
도 6은 제4 실시예의 질화물 반도체 장치의 제조 공정을 도시한다.
도 7은 제4 실시예의 질화물 반도체 장치의 제조 공정을 도시한다.
도 8은 제4 실시예의 질화물 반도체 장치의 제조 공정을 도시한다.
도 9는 제1 내지 제4 실시예의 질화물 반도체 장치로 구성하는 반도체 회로도를 도시한다.
이하, 본 명세서에서 개시되는 기술의 특징을 정리한다. 또한 이하에 기재하는 사항은 각각 단독으로 기술적인 유용성을 갖고 있다.
본 명세서에서 개시하는 질화물 반도체 장치는, 도전성 기판과, 질화물 반도체층을 구비하고 있다. 도전성 기판의 재료로서 실리콘, 탄화규소, 질화갈륨 등을 이용할 수 있다. 도전성 기판은 이들 재료에 불순물을 도입한 것이어도 된다. 또한 불순물은 n형 불순물 및 p형 불순물 중 어느 쪽이어도 된다. 도전성 기판은 독립해서 전위 제어가 가능한 복수의 전위 제어 영역으로 분할되어 있어도 된다. 복수의 전위 제어 영역은 제1 전위 제어 영역과 제2 전위 제어 영역을 갖고 있어도 된다. 즉, 도전성 기판은 적어도, 제1 전위 제어 영역과, 제1 전위 제어 영역에 대하여 독립해서 전위 제어가 가능한 제2 전위 제어 영역을 포함하고 있어도 된다.
각 전위 제어 영역은 분리 영역에 의하여 다른 전위 제어 영역으로부터 분리되어 있어도 된다. 즉, 제1 전위 제어 영역과 제2 전위 제어 영역 사이에, 양자를 전기적으로 분리하는 분리 영역이 형성되어 있어도 된다. 분리 영역은 절연성이어도 된다. 분리 영역은 도전성 기판을 물리적으로 가공함으로써 형성되어 있어도 된다. 예를 들어 도전성 기판의 일부를 에칭하여 도전성 기판의 표면으로부터 이면에 이르는 트렌치를 형성하고, 트렌치에 의하여 각 전위 제어 영역끼리가 분리되어 있어도 된다. 이 경우, 트렌치가 분리 영역이다. 또한 트렌치 내에 절연체를 매립해도 된다. 절연체로서, 예를 들어 폴리이미드를 들 수 있다. 또는 분리 영역은 도전성 기판을 화학적으로 처리함으로써 형성되어 있어도 된다. 예를 들어 도전성 기판의 일부를 산화시킴으로써 분리 영역을 형성해도 된다.
질화물 반도체층은 도전성 기판 상에 형성되어 있다. 질화물 반도체층은 일반식이 InXAlYGa1 -X- YN(0≤X≤1, 0≤Y≤1, 0≤1-X-Y≤1)으로 표시되는 것이어도 된다. 질화물 반도체층은 상이한 조성의 질화물 반도체가 적층된 것이어도 된다. 예를 들어 질화물 반도체층은 헤테로 접합층을 포함하고 있어도 된다. 헤테로 접합층의 표면의 일부에 p형 질화물 반도체 영역이 형성되어 있어도 된다. p형 질화물 반도체 영역은, 헤테로 접합면의 근방에 형성되는 2차원 전자 가스층의 일부를 공핍화하는 기능을 갖고 있어도 된다. 질화물 반도체층은 에피택셜층이어도 된다. 또한 질화물 반도체층은 버퍼층을 개재하여 도전성 기판 상에 형성되어 있어도 된다. 버퍼층은 질화물 반도체층과 조성이 상이한 질화물 반도체여도 된다. 또한 버퍼층은 도전성 기판보다 고저항이어도 된다. 고저항의 버퍼층에 의하여, 각 전위 제어 영역이 도통하는 것이 방지되어, 각 전위 제어 영역이 의도치 않게 동일한 전위로 되는 것을 방지할 수 있다. 또한 도전성 기판과 질화물 반도체층이 동일한 재료인 경우, 버퍼층은 불요하다. 이 경우, 도전성 기판과 질화물 반도체층 사이에 도전성 기판보다 고저항의 반도체층을 형성해도 된다.
질화물 반도체층의 내부에는 복수의 횡형 트랜지스터 구조가 형성되어 있어도 된다. 복수의 횡형 트랜지스터 구조는 제1 트랜지스터 구조와 제2 트랜지스터 구조를 갖고 있어도 된다. 즉, 질화물 반도체층 내에 적어도 횡형의 제1 트랜지스터 구조와 횡형의 제2 트랜지스터 구조가 형성되어 있어도 된다. 제1 트랜지스터 구조가 상기 제1 전위 제어 영역에 대응하여 질화물 반도체층 내에 배치되고, 제2 트랜지스터 구조가 상기 제2 전위 제어 영역에 대응하여 질화물 반도체층 내에 배치되어 있어도 된다. 구체적으로는, 질화물 반도체층을 평면에서 본 때, 제1 트랜지스터 구조가 제1 전위 제어 영역과 중복되고, 제2 트랜지스터 구조가 제2 전위 제어 영역과 중복되어 있어도 된다.
또한 상기 「중복」이란, 평면에서 본 때, 제1 트랜지스터 구조가 제1 전위 제어 영역(제2 트랜지스터 구조가 제2 전위 제어 영역)과 완전히 일치하는 것을 의미하는 것은 아니다. 예를 들어 제1 트랜지스터 구조의 대부분이 제1 전위 제어 영역과 중복되어 있으면, 제1 트랜지스터 구조의 일부가 제2 전위 제어 영역과 중복되어도 된다. 마찬가지로 제2 트랜지스터 구조의 대부분이 제2 전위 제어 영역과 중복되어 있으면, 제2 트랜지스터 구조의 일부가 제1 전위 제어 영역과 중복되어도 된다. 보다 구체적으로는, 평면에서 본 때, 제1 트랜지스터 구조의 1쌍의 주 전극 간이 제1 전위 제어 영역의 범위 내에 위치하고 있으면 되고, 1쌍의 주 전극 간의 외측은 제2 전위 제어 영역의 범위 내에 위치하고 있어도 된다. 마찬가지로 제2 트랜지스터 구조의 1쌍의 주 전극 간이 제2 전위 제어 영역의 범위 내에 위치하고 있으면 되고, 1쌍의 주 전극 간의 외측은 제1 전위 제어 영역의 범위 내에 위치하고 있어도 된다.
각 트랜지스터 구조는 쇼트키 게이트 트랜지스터, MOS 트랜지스터 등이어도 된다. 또한 질화물 반도체층의 내부에는 횡형 트랜지스터 구조 이외의 반도체 구조가 형성되어 있어도 된다. 예를 들어 질화물 반도체층 내에 횡형 다이오드 구조가 형성되어 있어도 된다. 다이오드 구조는 PN 다이오드, JBS(Junction Barrier Schottky) 구조를 갖는 쇼트키 배리어 다이오드 등이어도 된다.
질화물 반도체층의 내부에, 복수의 트랜지스터 구조를 전기적으로 분리하는 소자 분리 구조가 형성되어 있어도 된다. 소자 분리 구조는 트랜지스터 구조와 다이오드 구조를 전기적으로 분리해도 된다. 질화물 반도체층을 평면에서 본 때, 소자 분리 구조가 상기 분리 영역과 중복되어 있어도 된다. 소자 분리 구조는 질화물 반도체층의 표면의 일부에 이온 주입을 행함으로써 형성되어 있어도 된다. 또한 여기서 말하는 「중복」도 소자 분리 구조와 분리 영역이 완전히 일치하는 것을 의도하는 것은 아니다. 적어도 소자 분리 구조의 일부와 분리 영역의 일부와 중복되면 된다.
질화물 반도체층의 이면에 도전성 기판이 설치되고, 표면에 트랜지스터 구조에 접속하는 1쌍의 주 전극이 설치되어 있어도 된다. 1쌍의 주 전극은, 고전위측에 접속되는 고전위측 전극과, 저전위측에 접속되는 저전위측 전극이어도 된다. 또한 1쌍의 주 전극 중 한쪽이, 대응하는 전위 제어 영역과 단락되어 있어도 된다. 구체적으로는, 제1 트랜지스터 구조에 대응하는 1쌍의 주 전극 중 한쪽이 제1 전위 제어 영역에 단락되고, 제2 트랜지스터 구조에 대응하는 1쌍의 주 전극 중 한쪽이 제2 전위 제어 영역에 단락되어 있어도 된다.
상기 주 전극 중 한쪽은 배선을 통하여 전위 제어 영역에 접속되어 있어도 된다. 또는 질화물 반도체층의 표면으로부터 도전성 기판에 이르는 관통 구멍이 형성되어 있고, 그 관통 구멍 내에 도전성 부재가 충전되어 있으며, 그 도전성 부재를 통하여 상기 주 전극 중 한쪽과 전위 제어 영역이 접속되어 있어도 된다. 구체적으로는, 질화물 반도체 장치는, 질화물 반도체층의 표면으로부터 이면에 이르는 관통 구멍에 충전되어 있는 도전성 부재를 구비하고 있어도 된다. 또한 질화물 반도체층의 표면으로부터 이면에 이르는 관통 구멍이 복수 개 형성되어 있고, 각각에 관통 구멍 내에 도전성 부재가 충전되어 있어도 된다. 복수의 도전성 부재는 제1 도전성 부재와 제2 도전성 부재를 갖고 있어도 된다. 이 경우, 제1 트랜지스터 구조의 한쪽 주 전극과 제1 전위 제어 영역이 제1 도전성 부재를 개재하여 단락되고, 제2 트랜지스터 구조의 한쪽 주 전극과 제2 전위 제어 영역이 제2 도전성 부재를 개재하여 단락되어 있어도 된다. 또한 1쌍의 주 전극 중, 저전위측 전극이 전위 제어 영역과 단락되어 있어도 된다.
본 명세서에서 개시하는 제조 방법에 의하여, 도전성 기판 상에 형성된 질화물 반도체층 내에 복수의 트랜지스터 구조가 형성되어 있는 질화물 반도체 장치가 얻어진다. 그 제조 방법은, 질화물 반도체층 형성 공정과, 트랜지스터 형성 공정과, 전위 제어 영역 분할 공정을 구비하고 있어도 된다. 질화물 반도체층 형성 공정에서는, 도전성 기판 상에 질화물 반도체층을 형성한다. 트랜지스터 형성 공정에서는, 질화물 반도체층 내에 복수의 트랜지스터 구조를 형성한다. 또한 전위 제어 영역 분할 공정에서는, 도전성 기판을, 독립해서 전위 제어가 가능하게 구성되어 있는 복수의 전위 제어 영역으로 분할한다. 트랜지스터 형성 공정과 전위 제어 영역 분할 공정은 어느 쪽을 먼저 행해도 된다. 또한 트랜지스터 형성 공정은 전위 제어 영역 분할 공정의 도중에 행해도 된다. 또한 도전성 기판과 질화물 반도체층을 접합함으로써 도전성 기판 상에 질화물 반도체층을 형성해도 된다. 또는 도전성 기판 상에 질화물 반도체층을 결정 성장(에피택셜 성장)시켜도 된다. 도전성 기판 상에 버퍼층을 성장시키고, 그 후에 질화물 반도체층을 결정 성장시켜도 된다. 또한 질화물 반도체층을 에피택셜 성장시키는 경우, 예를 들어 SOI 기판을 이용하여 성장시킬 수 없다. 즉, 질화물 반도체층과 도전성 기판을 절연할 수 없어, 트랜지스터 구조가 도전성 기판의 전위 영향을 받는 것을 회피할 수 없다. 본 명세서에서 개시하는 기술은 질화물 반도체층이 에피택셜층인 경우에 유용하다.
전위 제어 영역 분할 공정에서는, 도전성 기판의 표면으로부터 이면에 이르는 트렌치를 형성해도 된다. 트렌치를 형성함으로써 도전성 기판이 물리적으로 분할되어, 서로 절연된(전기적으로 독립된) 복수의 전위 제어 영역이 형성된다. 전위 제어 영역 분할 공정에서는, 트렌치를 형성하는 것에 앞서 도전성 기판의 두께를 얇게 해도 된다. 트렌치 깊이를 얕게 할 수 있어 전위 제어 영역 분할 공정(에칭)을 간단하게 할 수 있다. 또한 전위 제어 영역 분할 공정에서는, 트렌치를 형성한 후에 트렌치 내를 절연물로 충전해도 된다. 또한 전위 제어 영역 분할 공정에서는, 도전성 기판의 일부를 절연성으로 변화시킴으로써 복수의 전위 제어 영역으로 분할해도 된다.
[실시예]
도 1을 참조하여 질화물 반도체 장치(100)에 대하여 설명한다. 질화물 반도체 장치(100)는 공통의 질화물 반도체층(12) 내에 복수의 트랜지스터 구조가 형성되어 있다. 구체적으로는, 질화물 반도체 장치(100)는, 제1 트랜지스터 구조(50a), 제2 트랜지스터 구조(50b) 및 제3 트랜지스터 구조(50c)를 구비하고 있다. 각 트랜지스터 구조(50a, 50b 및 50c)는 횡형의 트랜지스터 구조이다. 또한 이하의 설명에서는, 트랜지스터 구조(50a, 50b 및 50c)에 공통되는 구조에 대하여, 참조 번호의 알파벳을 생략하고 설명하는 경우가 있다.
실리콘 기판(2)의 표면에, 버퍼층(4)을 개재하여 질화물 반도체층(12)이 형성되어 있다. 실리콘 기판(2)에는 p형 불순물이 도입되어 있다. 실리콘 기판(2)의 두께는 400 내지 600㎛로 조정되어 있다. 실리콘 기판(2)은 도전성 기판의 일례이다. 또한 버퍼층(4)의 재료는 질화알루미늄(AlN)이다. 질화물 반도체층(12)은 제1 질화물 반도체층(6)과 제2 질화물 반도체층(8)과 제3 질화물 반도체층(10)을 구비하고 있다. 제1 질화물 반도체층(6)의 표면에 제2 질화물 반도체층(8)이 형성되어 있고, 제2 질화물 반도체층(8)의 표면에 제3 질화물 반도체층(10)이 형성되어 있다. 제3 질화물 반도체층(10)은 제2 질화물 반도체층(8)의 표면의 일부에 형성되어 있다. 제1 질화물 반도체층(6)의 재료는 질화갈륨(GaN)이고, 제2 질화물 반도체층(8)의 재료는 질화알루미늄 갈륨(AlGaN)이며, 제3 질화물 반도체층(10)의 재료는 질화갈륨이다. 제1 질화물 반도체층(6)과 제2 질화물 반도체층(8)은 헤테로 접합되어 있다. 질화물 반도체층(6, 8)은 논 도프이며, 제3 질화물 반도체층(10)은 p형 불순물로서 마그네슘(Mg)을 포함하고 있다. 제3 질화물 반도체층(10)의 불순물 농도는 7×1018 내지 2×1019㎝- 3로 조정되어 있다. 또한 버퍼층(4)의 재료로서 질화알루미늄 대신 질화알루미늄 갈륨을 사용할 수도 있다.
질화물 반도체층(12) 내에 소자 분리 구조(24)가 형성되어 있다. 소자 분리 구조(24)는 제2 질화물 반도체층(8)의 표면으로부터 제1 질화물 반도체층(6) 내에까지 이르러 있다. 즉, 소자 분리 구조(24)는 제1 질화물 반도체층(6)과 제2 질화물 반도체층(8)의 헤테로 접합면을 분단하고 있다. 소자 분리 구조(24)에 의하여 각 트랜지스터 구조(50a, 50b 및 50c)가 전기적으로 분단되어 있다. 즉, 각 트랜지스터 구조(50a, 50b 및 50c)의 범위는 인접하는 소자 분리 구조(24)에 의하여 획정되어 있다. 또한 소자 분리 구조(24)는 질화물 반도체층(12) 내에 질소(N) 이온을 도입함으로써 형성되어 있다.
질화물 반도체층(12)의 표면에 소스 전극(14), 드레인 전극(22) 및 게이트 전극(18)이 형성되어 있다. 소스 전극(14) 및 드레인 전극(22)은 제2 질화물 반도체층(8)의 표면에 이반하여 설치되어 있다. 게이트 전극(18)은 제3 질화물 반도체층(10)의 표면에 설치되어 있다. 게이트 전극(18)과 제3 질화물 반도체층(10)은 트랜지스터 구조(50)의 게이트부(20)를 구성하고 있다. 게이트부(20)는 소스 전극(14)과 드레인 전극(22)의 사이에 설치되어 있다. 게이트 전극(18)의 재료는 니켈(Ni)이다. 소스 전극(14)과 드레인 전극(22)은 티타늄과 알루미늄의 적층 전극이다. 소스 전극(14)과 드레인 전극(22)은 패시베이션막(16)에 의하여 게이트부(20)로부터 절연되어 있다. 패시베이션막(16)으로서 질화규소(SiN), 산화규소(SiO2) 등이 사용되어 있다.
실리콘 기판(2)에는 복수의 트렌치(28)가 형성되어 있다. 트렌치(28)는 실리콘 기판(2)의 표면{질화물 반도체층(12)측}으로부터 이면까지 이르러 있다. 트렌치(28) 내에는 폴리이미드(26)가 충전되어 있다. 트렌치(28)에 의하여 실리콘 기판(2)이 제1 전위 제어 영역(2a), 제2 전위 제어 영역(2b) 및 제3 전위 제어 영역(2c)으로 분할되어 있다. 각 전위 제어 영역(2a, 2b 및 2c)은 서로 절연되어 있어 독립해서 전위 제어가 가능하다. 트렌치(28)는 실리콘 기판(2) 내에 형성된 분리 영역에 상당한다. 제1 전위 제어 영역(2a)과 소스 전극(14a), 제2 전위 제어 영역(2b)과 소스 전극(14b), 제3 전위 제어 영역(2c)과 소스 전극(14c)은 배선(도시 생략)에 의하여 접속되어 있다. 또한 질화물 반도체층(12)를 평면에서 보면(질화물 반도체층(12)의 표면에 직교하는 방향에서 관찰하면), 트렌치(28)가 소자 분리 구조(24)와 중복되어 있다.
제1 트랜지스터 구조(50a), 제2 트랜지스터 구조(50b) 및 제3 트랜지스터 구조(50c)의 각각이, 제1 전위 제어 영역(2a), 제2 전위 제어 영역(2b) 및 제3 전위 제어 영역(2c)의 각각에 대응하여 질화물 반도체층(12) 내에 배치되어 있다. 보다 구체적으로는, 질화물 반도체층(12)를 평면에서 본 때, 제1 트랜지스터 구조(50a)와 제1 전위 제어 영역(2a)가 중복되고, 제2 트랜지스터 구조(50b)와 제2 전위 제어 영역(2b)이 중복되며, 제3 트랜지스터 구조(50c)와 제3 전위 제어 영역(2c)이 중복되어 있다. 또한 상세는 후술하겠지만, 트렌치(28)는 실리콘 기판(2)의 일부를, 이면으로부터 표면{질화물 반도체층(12)측}을 향하여 에칭하여 형성한다. 이때, 트렌치(28)의 저부가 버퍼층(4) 내에 도달해 있어도 된다.
트랜지스터 구조(50)에 대하여 설명한다. 트랜지스터 구조(50)는 노멀리오프 타입의 HFET(Heterostructure Field Effect Transistor)이며, 헤테로 접합면의 근방에 형성되는 2차원 전자 가스층을 채널로서 이용한다. 구체적으로는, 드레인 전극(22)에 정전압이 인가되고, 소스 전극(14)에 접지 전압이 인가되고, 게이트부(20)에 정전압(온 전압)이 인가되면, 소스 전극(14)으로부터 주입된 전자가 2차원 전자 가스층을 통과하여 드레인 전극(22)를 향하여 주행한다. 게이트부(20)에 온 전압이 인가되어 있지 않을 때는, 제3 질화물 반도체층(10)으로부터 헤테로 접합면을 향하여 공핍층이 뻗어 있다. 공핍층에 의하여 2차원 전자 가스층의 전자가 고갈되어, 소스 전극(14)으로부터 드레인 전극(22)을 향하는 전자의 주행이 정지된다. 즉, 게이트부(20)에 온 전압이 인가되어 있지 않을 때는 트랜지스터 구조(50)는 오프 상태를 유지하고, 게이트부(20)에 온 전압이 인가되면 온 상태로 전환된다. 트랜지스터 구조(50)는 노멀리오프 타입의 트랜지스터이다.
상술한 바와 같이, 질화물 반도체 장치(100)에서는, 전위 제어 영역(2a, 2b 및 2c)이, 각각 독립해서 전위 제어가 가능하다. 그로 인하여, 소스 전극(14a, 14b 또는 14c)의 전위가 각각 상이하더라도 각 트랜지스터 구조(50a, 50b 및 50c)에 있어서, 소스 전극(14)과 전위 제어 영역(실리콘 기판)(2) 사이의 전위 차를 일정하게(또는 전위 차 0으로) 할 수 있다. 각 트랜지스터 구조(50a, 50b 및 50c)의 동작이 설계값에서 어긋나는 것을 억제할 수 있다.
여기서, 도 9를 참조하여, 질화물 반도체 장치(100)를 사용한 반도체 회로(60)에 대하여 설명한다. 반도체 회로(60)는 4개의 트랜지스터(70, 72, 74 및 76)를 구비하고 있다. 트랜지스터(70, 72, 74 및 76)는 풀 브리지 회로를 구성하고 있다. 구체적으로는, 트랜지스터(70과 72)가 직렬로 접속되어 있고, 트랜지스터(74와 76)가 직렬로 접속되어 있으며, 트랜지스터(70과 74)가 병렬로 접속되어 있다. 트랜지스터(70, 72) 사이에 입출력 배선(65)이 접속되어 있다. 또한 트랜지스터(74, 76) 사이에 입출력 배선(63)이 접속되어 있다.
트랜지스터(70, 74)는 고전위 배선(62)에 접속되어 있으며, 상부 아암 회로를 구성하고 있다. 트랜지스터(72, 76)는 저전위 배선(64)에 접속되어 있으며, 하부 아암 회로를 구성하고 있다. 각 트랜지스터(70, 72, 74 및 76)에는 각각 게이트 배선(70g, 72g, 74g 및 76g)이 접속되어 있다. 게이트 배선(70g, 72g, 74g 및 76g)은 컨트롤러(66)에 접속되어 있다. 컨트롤러(66)는 각 게이트 배선(70g, 72g, 74g 및 76g)에 대하여, 상이한 제어 신호를 출력할 수 있다. 즉, 트랜지스터(70, 72, 74 및 76)는 각각 독립해서 구동할 수 있다. 또한 각 트랜지스터(70, 72, 74 및 76)에는 각각 귀환 다이오드(70a, 72a, 74a 및 76a)가 접속되어 있다.
도 1에 도시하는 트랜지스터 구조(50a, 50b 및 50c)는 트랜지스터(70, 72, 74 및 76) 중 어느 것에도 적용할 수 있다. 예를 들어 제1 트랜지스터 구조(50a)가 트랜지스터(70)를 구성하고, 제2 트랜지스터 구조(50b)가 트랜지스터(74)를 구성하며, 제3 트랜지스터 구조(50c)가 트랜지스터(72)를 구성할 수 있다. 또한 트랜지스터(76)에 대응하는 트랜지스터 구조를 질화물 반도체층(12) 내에 형성해도 된다. 이 경우, 트랜지스터(70 및 74){트랜지스터 구조(50a, 50b)}의 소스 전위는 변동된다. 그러나 질화물 반도체 장치(100)의 경우, 소스 전극(14a)이 접속하는 제1 전위 제어 영역(2a), 소스 전극(14b)이 접속하는 제2 전위 제어 영역(2b)이, 다른 전위 제어 영역으로부터 전기적으로 독립되어 있다. 그로 인하여, 트랜지스터 구조(50a, 50b)에 있어서의 소스 전극과 전위 제어 영역(기판) 사이의 전위 차를, 다른 트랜지스터 구조에 있어서의 소스 전극과 전위 제어 영역 사이의 전위 차와 동등하게 할 수 있다.
또한 반도체 회로(60)에 있어서, 트랜지스터(72)와 트랜지스터(76)의 소스 전위는 변동되지 않는다. 그 때문에, 트랜지스터(72, 76)의 소스 전극은 공통의 전위 제어 영역에 접속되어 있어도 된다. 예를 들어 도 1의 제3 트랜지스터 구조(50c)가 도 9의 트랜지스터(72)를 구성하고 있는 경우, 질화물 반도체층(12) 내에 트랜지스터(76)에 대응하는 트랜지스터 구조를 형성할 때, 그 트랜지스터 구조의 전위 제어 영역은 트랜지스터 구조(50c)의 전위 제어 영역(2c)과 도통하고 있어도 된다. 그러나 트랜지스터(72, 76)의 소스 전극은, 독립해서 전위 제어 가능한 전위 제어 영역에 접속되어 있어도 된다. 예를 들어 제1 트랜지스터 구조(50a)가 트랜지스터(72)를 구성하고, 제2 트랜지스터 구조(50b)가 트랜지스터(76)를 구성해도 된다. 이 경우, 트랜지스터(72)의 전위 제어 영역(2a)과 트랜지스터(76)의 전위 제어 영역(2b)은 비도통이어서, 독립해서 전위 제어를 행할 수 있다.
또는 제1 트랜지스터 구조(50a)가 트랜지스터(70)를 구성하고, 제2 트랜지스터 구조(50b)가 트랜지스터(72)를 구성하며, 제3 트랜지스터 구조(50c)가 트랜지스터(76)를 구성하고 있어도 된다. 이 경우에도 제1 전위 제어 영역(2a)과 제2 전위 제어 영역(2b)이 전기적으로 독립되어 있으므로, 트랜지스터(70)와 트랜지스터(72)에 있어서, 소스 전극과 전위 제어 영역 사이의 전위 차를 일정하게 할 수 있다. 또한 이 경우에도 트랜지스터(74)에 대응하는 트랜지스터 구조를 질화물 반도체층(12) 내에 형성해도 된다.
도 2를 참조하여 제2 실시예의 질화물 반도체 장치(200)에 대하여 설명한다. 질화물 반도체 장치(200)는 질화물 반도체 장치(100)의 변형예이며, 질화물 반도체층(12) 내에 다이오드 구조가 형성되어 있는 점이 질화물 반도체 장치(100)와 상이하다. 질화물 반도체 장치(200)에 대하여, 질화물 반도체 장치(100)와 동일한 구조에 대해서는 동일한 참조 번호를 붙임으로써 설명을 생략한다.
질화물 반도체 장치(200)는 제1 트랜지스터 구조(50a), 제2 트랜지스터 구조(50b) 및 다이오드(50d)를 구비하고 있다. 다이오드(50d)는 질화물 반도체층(12)과 애노드 전극(32)과 캐소드 전극(30)을 구비하고 있다. 애노드 전극(32)과 캐소드 전극(30)은 질화물 반도체층(12) 상에 간격을 두고 배치되어 있다. 애노드 전극(32)과 캐소드 전극(30)은 패시베이션막(16)에 의하여 서로 절연되어 있다. 질화물 반도체 장치(200)에 있어서도, 제1 트랜지스터 구조(50a), 제2 트랜지스터 구조(50b)는 트랜지스터(70, 72, 74 및 76) 중 어느 것도 구성할 수 있다(도 9를 참조). 또한 다이오드(50d)는 다이오드(70a, 72a, 74a 및 76a) 중 어느 것도 구성할 수 있다. 또한 질화물 반도체층(12) 내에, 도 9에 도시하는 트랜지스터(70, 72, 74 및 76), 다이오드(70a, 72a, 74a 및 76a) 모두가 설치되어 있어도 된다.
도 3을 참조하여 제3 실시예의 질화물 반도체 장치(300)에 대하여 설명한다. 질화물 반도체 장치(300)는 질화물 반도체 장치(100)의 변형예이며, 소스 전극(14)과 실리콘 기판(2){전위 제어 영역(2a 내지 2c)}의 접속 방법이 질화물 반도체 장치(100)와 상이하다. 질화물 반도체 장치(300)에 대하여, 질화물 반도체 장치(100)와 동일한 구조에 대해서는 동일한 참조 번호를 붙임으로써 설명을 생략한다.
질화물 반도체 장치(300)에서는, 질화물 반도체층(12)의 표면으로부터 실리콘 기판(2)에 이르는 관통 구멍(42)이 형성되어 있다. 관통 구멍(42) 내에는 도전성 부재(40)가 충전되어 있다. 도전성 부재(40)의 재료는 알루미늄이다. 도전성 부재(40)는 스퍼터법 등을 이용하여 관통 구멍(42) 내에 충전된다. 도전성 부재(40)는, 각 소스 전극(14)과, 각 소스 전극에 대응하는 전위 제어 영역(2a, 2b 또는 2c)을 접속하고 있다. 즉, 도전성 부재(40)는, 소스 전극(14a)과 제1 전위 제어 영역(2a), 소스 전극(14b)과 제2 전위 제어 영역(2b), 소스 전극(14c)과 제3 전위 제어 영역(2c)을 단락하고 있다. 질화물 반도체 장치(300)는, 질화물 반도체층(12) 내에 배치되는 도전성 부재(40)를 사용함으로써, 소스 전극(14)과 전위 제어 영역(2a 내지 2c)을 접속하는 배선을 생략할 수 있다. 또한 관통 구멍(42)은 각 트랜지스터 구조(50a, 50b 및 50c)를 분리하는 것은 아니다. 관통 구멍(42)은 각 트랜지스터 구조(50a, 50b 및 50c)의 내부에 있어서, 질화물 반도체층(12)의 표면으로부터 실리콘 기판(2)에 이르러 있다.
도 4를 참조하여 제4 실시예의 질화물 반도체 장치(400)에 대하여 설명한다. 질화물 반도체 장치(400)는 질화물 반도체 장치(100)의 변형예이며, 실리콘 기판(402)의 두께가 질화물 반도체 장치(100)의 실리콘 기판(2)과 상이하다. 구체적으로는, 실리콘 기판(402)의 두께는 50 내지 100㎛로 조정되어 있다. 실리콘 기판(402)에는 트렌치(428)가 형성되어 있고, 트렌치(428) 내에 폴리이미드(426)가 충전되어 있다. 질화물 반도체 장치(400)의 다른 구조는 질화물 반도체 장치(100)와 동일하므로, 동일한 참조 번호를 붙임으로써 설명을 생략한다.
도 5 내지 도 8을 참조하여 질화물 반도체 장치(400)의 제조 방법을 설명한다. 먼저, 도 5에 도시한 바와 같이, 실리콘 기판(402d)의 표면에 AlN을 재료로 하는 버퍼층(4)을 성장시킨다. 버퍼층(4)은 대략 700℃에서 성장시킨다. 그 후, GaN을 재료로 하는 제1 질화물 반도체층(6)을 결정 성장시키고, AlGaN을 재료로 하는 제2 질화물 반도체층(8)을 결정 성장시키고, GaN을 재료로 하는 제3 질화물 반도체층(10d)을 결정 성장시킨다. 질화물 반도체층 형성 공정이 완료된다. 제3 질화물 반도체층(10d)을 결정 성장시킬 때는, 원료 가스에 Cp2Mg(시클로펜타디에닐마그네슘)를 도입한다. 질화물 반도체층(6, 8 및 10d)은 대략 1000℃에서 결정 성장시킨다. 또한 실리콘 기판(402d)의 두께는 400 내지 600㎛로 조정되어 있다. 또한 실리콘 기판(402d)의 표면에 AlGaN을 재료로 하는 버퍼층(4)을 성장시켜도 된다.
다음으로, 도 6에 도시한 바와 같이, 실리콘 기판(402d)의 이면을 연마하여, 두께가 50 내지 100㎛로 조정된 실리콘 기판(402)을 완성시킨다. 도 6의 실리콘 기판(402)의 두께는, 도 4에 도시하는 실리콘 기판(402)의 두께와 동일하다. 그 후, 도 7에 도시한 바와 같이, 실리콘 기판(402)의 일부를 에칭하여 트렌치(428)를 형성한다. 트렌치(428)는 도 4의 트렌치(428)에 상당한다. 실리콘 기판(402d)을 연마함으로써 트렌치(428)의 깊이를 얕게 할 수 있어, 트렌치를 형성하는 공정을 간략화할 수 있다(도 1을 비교 참조). 트렌치(428)를 형성함으로써 실리콘 기판(402)이 전위 제어 영역(402a, 402b 및 402c)으로 분할된다.
다음으로, 도 8에 도시한 바와 같이, 질화물 반도체층(12)의 표면에 소스 전극(14), 드레인 전극(22) 및 게이트 전극(18) 등을 형성하여 트랜지스터 구조(50)을 형성한다. 트랜지스터 구조(50)는 도 7의 제3 질화물 반도체층(10d)의 표면의 일부에 에칭 마스크(도시 생략)를 형성하며, 에칭 마스크가 형성되어 있지 않은 부분의 제3 질화물 반도체층(10d)을 제2 질화물 반도체층(8)이 노출될 때까지 에칭한다. 그것에 의하여, 도 8에 도시하는 제3 질화물 반도체층{10(10a 내지 10c)}이 완성된다. 그 후, 제2 질화물 반도체층(8)과 제3 질화물 반도체층(10a 내지 10c)의 표면의 일부에 에칭 마스크(도시 생략)를 형성하며, 에칭 마스크가 형성되어 있지 않은 부분에 질소(N) 이온을 주입한다. 소자 분리 구조(24)가 완성된다. 그 후, 에칭 마스크를 제거하고, 게이트 전극(18), 소스 전극(14), 드레인 전극(22) 및 패시베이션막(16)을 기지의 방법으로 형성함으로써, 트랜지스터 형성 공정이 완료된다.
다음으로, 트렌치(428) 내에 폴리이미드(426)를 충전한다. 이상에 의하여 전위 제어 영역 분할 공정이 완료되어, 도 4에 도시하는 질화물 반도체 장치(400)가 완성된다. 또한 상기 설명에서는, 전위 제어 영역 분할 공정의 도중에 트랜지스터 형성 공정을 실시하는 예를 설명했지만, 트랜지스터 형성 공정이 완료된 후에 전위 제어 영역 분할 공정을 실시해도 된다. 트렌치(428) 내에 폴리이미드(426)를 충전하는 경우, 전극을 형성할 때의 열로 인하여 폴리이미드가 열화되는 것을 방지하기 위하여, 적어도 트렌치(428) 내에 폴리이미드(426)를 충전하는 공정은 트랜지스터 형성 공정이 완료된 후에 행한다. 또한 트렌치(428) 내에 폴리이미드(426)를 충전하지 않아도 된다. 이 경우, 트렌치(428)를 형성했을 때, 전위 제어 영역 분할 공정이 완료된다. 트렌치(428) 내에 폴리이미드(426)를 충전하지 않는 경우, 전위 제어 영역 분할 공정과 트랜지스터 형성 공정은 어느 쪽이 먼저여도 된다. 또한 트렌치(428)를 형성할 때, 트렌치(428)의 저부가 버퍼층(4) 내에 도달해 있어도 된다.
또한 실리콘 기판(402d)의 두께는 질화물 반도체 장치(100)의 실리콘 기판(2)의 두께(도 1을 참조)와 동일하다. 그 때문에, 질화물 반도체 장치(400)는, 도 6의 연마를 삭제함으로써, 실질적으로 질화물 반도체 장치(100)와 동일한 공정에서 제조할 수 있다. 또한 질화물 반도체 장치(200)는, 도 8의 제3 질화물 반도체층(10d)을 에칭하는 공정에 있어서, 제1 다이오드(50d)가 설치되는 범위의 제3 질화물 반도체층(10d)을 제거함으로써, 실질적으로 질화물 반도체 장치(100)와 동일한 공정에서 제조할 수 있다. 질화물 반도체 장치(300)는, 트랜지스터 형성 공정에 있어서, 질화물 반도체층(12)의 표면으로부터 실리콘 기판(2)에 이르는 관통 구멍(42)을 형성하는 공정을 추가함으로써, 실질적으로 질화물 반도체 장치(100)와 동일한 공정에서 제조할 수 있다.
상기 실시예에서는, 질화물 반도체층 내에 3개의 트랜지스터 구조가 형성된 질화물 반도체 장치{질화물 반도체 장치(100, 300, 400)}, 및 질화물 반도체층 내에 2개의 트랜지스터 구조와 1개의 다이오드 구조가 형성된 질화물 반도체 장치를 나타내었다. 그러나 질화물 반도체층 내에 설치되는 트랜지스터의 수는 상기 실시예에 한정되는 것은 아니다. 본 명세서에서 개시하는 기술은, 공통의 질화물 반도체층 내에 2개 이상의 트랜지스터 구조를 구비하는 질화물 반도체 장치 중 어느 것에도 적용할 수 있다.
또한 상기 실시예에서는, 소스 전극(저전위측 전극)과 전위 제어 영역이 접속되어 있는(즉, 단락되어 있는) 예에 대하여 설명하였다. 그러나 본 명세서에서 개시하는 기술은, 예를 들어 소스 전극과 전위 제어 영역 사이에 전위 차가 존재하는 형태에 적용할 수도 있다. 중요한 것은, 기판이 복수의 전위 제어 영역으로 분할되어 있어, 각각의 전위 제어 영역의 전위를 다른 전위 제어 영역으로부터 독립해서 제어하는 것이다.
이상, 본 발명의 구체예를 상세히 설명했지만 이들은 예시에 불과하며, 특허 청구 범위를 한정하는 것은 아니다. 특허 청구 범위에 기재된 기술에는 이상에 예시한 구체예를 다양하게 변형, 변경한 것이 포함된다. 또한 본 명세서 또는 도면에 설명한 기술 요소는 단독으로 또는 각종 조합에 의하여 기술적 유용성을 발휘하는 것이며, 출원 시 청구항에 기재된 조합에 한정되는 것은 아니다. 또한 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성할 수 있는 것이며, 그 중 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.

Claims (13)

  1. 도전성을 갖는 도전성 기판과,
    상기 도전성 기판 상에 존재하고 있으며, 횡형의 제1 트랜지스터 구조와 횡형의 제2 트랜지스터 구조를 포함하는 질화물 반도체층을 구비하고 있고,
    상기 도전성 기판은, 제1 전위 제어 영역과, 상기 제1 전위 제어 영역에 대하여 독립해서 전위 제어가 가능한 제2 전위 제어 영역을 포함하고 있고,
    상기 질화물 반도체층을 평면에서 본 때, 상기 제1 트랜지스터 구조가 상기 제1 전위 제어 영역과 중복되어 있고, 상기 제2 트랜지스터 구조가 상기 제2 전위 제어 영역과 중복되어 있는, 질화물 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 전위 제어 영역과 상기 제2 전위 제어 영역 사이에, 양자를 전기적으로 분리하는 분리 영역이 존재하는, 질화물 반도체 장치.
  3. 제2항에 있어서,
    상기 분리 영역이, 상기 제1 전위 제어 영역과 상기 제2 전위 제어 영역 사이에 존재하는 트렌치인, 질화물 반도체 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 트랜지스터 구조와 상기 제2 트랜지스터 구조를 전기적으로 분리하는 소자 분리 구조가 상기 질화물 반도체층 내에 존재하고 있고,
    상기 질화물 반도체층을 평면에서 본 때, 상기 소자 분리 구조가 상기 분리 영역과 중복되어 있는, 질화물 반도체 장치.
  5. 제1항에 있어서,
    상기 도전성 기판과 상기 질화물 반도체층 사이에 상기 도전성 기판보다 고저항의 반도체층이 존재하고 있는, 질화물 반도체 장치.
  6. 제1항에 있어서,
    상기 제1 트랜지스터 구조에 대응하는 1쌍의 주 전극 중 한쪽이 상기 제1 전위 제어 영역에 단락되어 있고,
    상기 제2 트랜지스터 구조에 대응하는 1쌍의 주 전극 중 한쪽이 상기 제2 전위 제어 영역에 단락되어 있는, 질화물 반도체 장치.
  7. 제6항에 있어서,
    상기 질화물 반도체층의 표면으로부터 상기 도전성 기판에 이르는 관통 구멍에 충전되어 있는 도전성 부재를 더 구비하고 있고,
    상기 도전성 부재는 제1 도전성 부재와 제2 도전성 부재를 갖고 있고,
    상기 제1 트랜지스터 구조의 상기 한쪽 주 전극과 상기 제1 전위 제어 영역이 상기 제1 도전성 부재를 개재하여 단락되어 있고,
    상기 제2 트랜지스터 구조의 상기 한쪽 주 전극과 상기 제2 전위 제어 영역이 상기 제2 도전성 부재를 개재하여 단락되어 있는, 질화물 반도체 장치.
  8. 제1항에 있어서,
    상기 제1 트랜지스터 구조와 제2 트랜지스터 구조 중 적어도 한쪽은 풀 브리지 회로의 상부 아암에 대응하고 있고,
    상기 제1 트랜지스터 구조의 상기 한쪽 주 전극이 소스 전극이고,
    상기 제2 트랜지스터 구조의 상기 한쪽 주 전극이 소스 전극인, 질화물 반도체 장치.
  9. 제1항에 있어서,
    상기 제1 트랜지스터 구조와 제2 트랜지스터 구조는 헤테로 접합 전계 효과 트랜지스터 구조인, 질화물 반도체 장치.
  10. 제1항에 있어서,
    상기 질화물 반도체는 에피택셜층인, 질화물 반도체 장치.
  11. 도전성 기판 상에 질화물 반도체층을 형성하는 질화물 반도체층 형성 공정과,
    상기 질화물 반도체층 내에 복수의 트랜지스터 구조를 형성하는 트랜지스터 형성 공정과,
    상기 도전성 기판을, 독립해서 전위 제어가 가능하게 구성되어 있는 복수의 전위 제어 영역으로 분할하는 전위 제어 영역 분할 공정을 구비하고 있는, 제조 방법.
  12. 제11항에 있어서,
    상기 전위 제어 영역 분할 공정은, 상기 도전성 기판의 표면으로부터 이면에 이르는 트렌치를 형성하는 것을 갖는, 제조 방법.
  13. 제12항에 있어서,
    상기 전위 제어 영역 분할 공정은, 상기 트렌치를 형성하는 것에 앞서 상기 도전성 기판의 두께를 얇게 하는 것을 갖는, 제조 방법.
KR1020160156420A 2015-11-27 2016-11-23 질화물 반도체 장치 및 그 제조 방법 KR101871599B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015232371A JP6261553B2 (ja) 2015-11-27 2015-11-27 窒化物半導体装置及びその製造方法
JPJP-P-2015-232371 2015-11-27

Publications (2)

Publication Number Publication Date
KR20170062393A true KR20170062393A (ko) 2017-06-07
KR101871599B1 KR101871599B1 (ko) 2018-06-26

Family

ID=58693329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160156420A KR101871599B1 (ko) 2015-11-27 2016-11-23 질화물 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US9666580B1 (ko)
JP (1) JP6261553B2 (ko)
KR (1) KR101871599B1 (ko)
CN (1) CN107017255B (ko)
DE (1) DE102016122568A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
US20200071579A1 (en) 2017-05-17 2020-03-05 Daicel Corporation Adhesive composition, cured product, laminate, and device
JP7426786B2 (ja) 2019-05-30 2024-02-02 ローム株式会社 窒化物半導体装置
EP3905523B1 (en) 2020-04-30 2024-06-19 Infineon Technologies Austria AG Switching circuit, gate driver and method of operating a transistor device
CN111902937A (zh) * 2020-06-04 2020-11-06 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN113287200B (zh) * 2021-04-12 2022-07-08 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN114556561B (zh) * 2021-08-06 2023-10-31 英诺赛科(苏州)科技有限公司 基于氮化物的半导体ic芯片及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038392A (ja) * 2003-05-15 2009-02-19 Panasonic Corp 半導体装置
JP2012156516A (ja) * 2012-03-02 2012-08-16 Toshiba Corp 半導体装置
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013243275A (ja) * 2012-05-22 2013-12-05 Pawdec:Kk ＧａＮ系半導体素子およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615102A (en) * 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
US5254492A (en) * 1992-11-10 1993-10-19 Texas Instruments Incorporated Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation
US5514605A (en) * 1994-08-24 1996-05-07 Nec Corporation Fabrication process for compound semiconductor device
JP3114592B2 (ja) 1995-11-15 2000-12-04 株式会社デンソー 半導体装置およびその製造方法
JP2891204B2 (ja) * 1996-09-27 1999-05-17 日本電気株式会社 半導体装置の製造方法
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP2007180330A (ja) * 2005-12-28 2007-07-12 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5242068B2 (ja) * 2007-03-23 2013-07-24 古河電気工業株式会社 ＧａＮ系半導体デバイスおよびその製造方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP5338433B2 (ja) 2008-09-30 2013-11-13 富士電機株式会社 窒化ガリウム半導体装置およびその製造方法
JP2010278407A (ja) * 2009-06-01 2010-12-09 Panasonic Corp 半導体装置
US8536674B2 (en) 2010-12-20 2013-09-17 General Electric Company Integrated circuit and method of fabricating same
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9799643B2 (en) * 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038392A (ja) * 2003-05-15 2009-02-19 Panasonic Corp 半導体装置
JP2012156516A (ja) * 2012-03-02 2012-08-16 Toshiba Corp 半導体装置
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013243275A (ja) * 2012-05-22 2013-12-05 Pawdec:Kk ＧａＮ系半導体素子およびその製造方法

Also Published As

Publication number Publication date
KR101871599B1 (ko) 2018-06-26
JP2017098511A (ja) 2017-06-01
US9666580B1 (en) 2017-05-30
JP6261553B2 (ja) 2018-01-17
DE102016122568A1 (de) 2017-06-01
CN107017255A (zh) 2017-08-04
US20170154885A1 (en) 2017-06-01
CN107017255B (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
KR101871599B1 (ko) 질화물 반도체 장치 및 그 제조 방법
JP4645313B2 (ja) 半導体装置
US8963209B2 (en) Enhancement-mode HFET circuit arrangement having high power and a high threshold voltage
US9018056B2 (en) Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
TWI767726B (zh) 改良之氮化鎵結構
US9276137B2 (en) Diode and semiconductor device including built-in diode
CN108807527B (zh) 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt
EP2793255B1 (en) Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
US9356017B1 (en) Switch circuit and semiconductor device
US11336279B2 (en) Power semiconductor device with a series connection of two devices
US9142550B2 (en) High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode
US9748242B2 (en) Semiconductor device
KR20140001191A (ko) 2deg와 2dhg를 갖는 반도체장치
JP2009164158A (ja) 半導体装置及びその製造方法
US10361267B2 (en) Semiconductor device
US10050108B2 (en) Semiconductor device
JP2018056506A (ja) 半導体装置
WO2019003746A1 (ja) 半導体装置
JP7509746B2 (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP5548906B2 (ja) 窒化物系半導体装置
JP5545653B2 (ja) 窒化物系半導体装置
US9287377B2 (en) Semiconductor device and manufacturing method
JP2013041976A (ja) 窒化物系半導体装置
WO2017170867A1 (ja) 半導体デバイス
JP7176475B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant