KR20160031907A

KR20160031907A - 반도체 장치

Info

Publication number: KR20160031907A
Application number: KR1020140122272A
Authority: KR
Inventors: 이영훈; 이동환
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-09-15
Filing date: 2014-09-15
Publication date: 2016-03-23
Also published as: US20160078942A1; US9455009B2

Abstract

반도체 장치는 로컬 셀렉트 라인들에 연결되는 셀렉트 트랜지스터들 및 로컬 워드 라인들에 연결되는 메모리 셀들을 포함하는 메모리 블록들과, 블록 선택 신호에 응답하여 선택된 메모리 블록의 로컬 셀렉트 라인들을 글로벌 셀렉트 라인들과 연결하도록 구성되고, 기판의 제1 웰 영역에 형성된 제1 연결 회로, 및 블록 선택 신호에 응답하여 선택된 메모리 블록의 로컬 워드 라인들을 글로벌 워드 라인들과 연결하도록 구성되고, 기판의 제2 웰 영역에 형성된 제2 연결 회로를 포함한다.

Description

반도체 장치{Semiconductor apparatus}

본 발명은 반도체 장치에 관한 것으로, 특히 메모리 블록을 포함하는 반도체 장치에 관한 것이다.

메모리 블록에 포함된 메모리 셀들에 데이터를 저장하기 위해서는 동작 전압이 필요하다. 특히, 플래시 메모리 장치의 경우, 메모리 셀들에 데이터를 저장하기 위하여 셀렉트 라인들과 워드라인들로 동작 전압들이 인가된다.

다수의 메모리 블록들 중 선택된 메모리 블록으로 동작 전압들을 전달하기 위하여 연결 회로들이 필요하다. 데이터 저장을 위한 프로그램 동작의 특성을 개선하기 위하여 연결 회로의 일부는 음전압을 전달할 수도 있다. 이 경우, 음전압의 전달 특성을 개선하기 위하여 연결 회로의 구조가 변경될 필요가 있다.

본 발명의 실시예는 동작 특성을 개선할 수 있는 반도체 장치를 제공한다.

본 발명의 실시예에 따른 반도체 장치는 로컬 셀렉트 라인들에 연결되는 셀렉트 트랜지스터들 및 로컬 워드 라인들에 연결되는 메모리 셀들을 포함하는 메모리 블록들과, 블록 선택 신호에 응답하여 선택된 메모리 블록의 로컬 셀렉트 라인들을 글로벌 셀렉트 라인들과 연결하도록 구성되고, 기판의 제1 웰 영역에 형성된 제1 연결 회로, 및 블록 선택 신호에 응답하여 선택된 메모리 블록의 로컬 워드 라인들을 글로벌 워드 라인들과 연결하도록 구성되고, 기판의 제2 웰 영역에 형성된 제2 연결 회로를 포함한다.

본 발명의 다른 실시예에 따른 반도체 장치는 선택된 메모리 블록의 로컬 셀렉트 라인들을 글로벌 셀렉트 라인들과 연결하기 위하여 기판의 제1 웰 영역에 형성된 제1 연결 회로, 및 선택된 메모리 블록의 로컬 워드 라인들을 글로벌 워드 라인들과 연결하기 위하여 기판의 제2 웰 영역에 형성된 제2 연결 회로를 포함하며, 제1 웰 영역과 제2 웰 영역이 격리되는 반도체 장치.

본 발명의 실시예에 따른 반도체 장치는 동작 특성을 개선할 수 있다.

도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2a 내지 도 2c는 도 1의 메모리 블록을 설명하기 위한 도면들이다.
도 3은 도 1의 전압 공급 회로를 설명하기 위한 블록도이다.
도 4는 도 1의 전압 공급 회로를 설명하기 위한 회로도이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면들이다.
도 6은 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.
도 7은 앞서 설명된 다양한 실시예들에 따라 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다.
도 8은 본 발명의 실시예에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템을 간략히 보여주는 블록도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.

도 1을 참조하면, 반도체 장치(10)는 메모리 어레이(10) 및 동작 회로(20~40)를 포함한다. 메모리 어레이(10)는 다수의 메모리 블록들을 포함한다. 각각의 메모리 블록은 다수의 메모리 스트링들을 포함한다. 각각의 메모리 스트링들은 다수의 메모리 셀들을 포함한다. 플래시 메모리 장치의 경우, 메모리 블록은 플래시 메모리 셀을 포함할 수 있다. 예로써, 메모리 블록은 폴리실리콘의 플로팅 게이트나 질화막의 전하 저장막을 포함하는 플래시 메모리 셀들을 포함할 수 있다.

특히, 메모리 블록은 비트라인들과 각각 연결되고 공통 소스 라인과 병렬로 연결되는 메모리 스트링들을 포함할 수 있다. 메모리 스트링들은 반도체 기판 상에 2차원 구조나 3차원 구조로 형성될 수 있다. 3차원 구조의 메모리 스트링을 포함하는 메모리 블록에 대하여 보다 구체적으로 설명하기로 한다.

도 2a 내지 도 2c는 도 1의 메모리 블록을 설명하기 위한 도면들이다.

도 2a 및 도 2b를 참조하면, 반도체 기판(SUB) 상에 리세스부를 포함하는 파이프 게이트(PG)가 형성되고, 파이프 게이트(PG)의 리세스부 내에 파이프 채널층(PC)이 형성된다. 파이프 채널층(PC) 상에는 다수의 수직 채널층들(SP1, SP2)이 형성된다. 한쌍의 수직 채널층들 중 제1 수직 채널층(SP1)의 상부는 공통 소스 라인(SL)과 연결되고, 제2 수직 채널층(SP2)의 상부는 비트라인(BL)과 연결된다. 수직 채널층들(SP1, SP2)은 폴리실리콘으로 형성될 수 있다.

제2 수직 채널층(SP2)의 서로 다른 높이에서 제2 수직 채널층(SP2)을 감싸도록 다수의 도전막들(DSL, WLn~WLk+1)이 형성된다. 또한, 제1 수직 채널층(SP1)의 서로 다른 높이에서 제1 수직 채널층(SP1)을 감싸도록 다수의 도전막들(SSL, WL0~WLk)이 형성된다. 수직 채널층들(SP1, SP2)의 표면과 파이프 채널층(PC)의 표면에는 전하 저장막을 포함하는 다층막(미도시)이 형성되며, 다층막은 수직 채널층들(SP1, SP2)과 도전막들(DSL, WLn~WLk+1, SSL, WL0~WLk)의 사이와 파이프 채널층(PC)과 파이프 게이트(PC)의 사이에도 위치한다.

제2 수직 채널층(SP2)을 감싸는 최상부 도전막은 드레인 셀렉트 라인(DSL)이 되고, 드레인 셀렉트 라인(DSL)의 하부 도전막들은 워드라인들(WLn~WLk+1)이 될 수 있다. 제1 수직 채널층(SP1)을 감싸는 최상부 도전막은 소스 셀렉트 라인(SSL)이 되고, 소스 셀렉트 라인(SSL)의 하부 도전막들은 워드라인들(WL0~WLk)이 될 수 있다. 워드라인들로 사용되는 도전막들 중 일부는 더미 워드라인(미도시)이 될 수 있다.

다시 말해, 반도체 기판의 서로 다른 영역 상에는 제1 도전막들(SSL, WL0~WLk)과 제2 도전막들(DSL, WLn~WLk+1)이 각각 적층된다. 제1 도전막들(SSL, WL0~WLk)을 관통하는 제1 수직 채널층(SP1)은 소스 라인(SL)과 파이프 채널층(PC) 사이에 수직으로 연결된다. 제2 도전막들(DSL, WLn~WLk+1)을 관통하는 제2 수직 채널층(SP2)은 비트 라인(BL)과 파이프 채널층(PC) 사이에 수직으로 연결된다.

드레인 셀렉트 라인(DSL)이 제2 수직 채널층(SP2)을 감싸는 부분에서 드레인 선택 트랜지스터(DST)가 형성되고, 워드라인들(WLn~WLk+1)이 제2 수직 채널층(SP2)을 감싸는 부분에서 메인 셀 트랜지스터들(Cn~Ck+1)이 각각 형성된다. 소스 셀렉트 라인(SSL)이 제1 수직 채널층(SP1)을 감싸는 부분에서 소스 선택 트랜지스터(SST)가 형성되고, 워드라인들(WL0~WLk)이 제1 수직 채널층(SP1)을 감싸는 부분에서 메인 셀 트랜지스터들(C0~Ck)이 각각 형성된다.

상기의 구조에 의해, 메모리 스트링은 비트 라인(BL) 및 파이프 채널층(PC) 사이에 기판과 수직으로 연결되는 드레인 셀렉트 트랜지스터(DST) 및 메인 셀 트랜지스터들(Cn~Ck+1)과 공통 소스 라인(CSL) 및 파이프 채널층(PC) 사이에 기판(SUB)과 수직으로 연결되는 소스 셀렉트 트랜지스터(SST) 및 메인 셀 트랜지스터들(C0~Ck)을 포함할 수 있다. 상기의 구조에서 셀렉트 트랜지스터(DST 또는 SST)와 메인 셀 트랜지스터(Cn 또는 C0) 사이에 더미 셀 트랜지스터(미도시)가 더 연결되고, 메인 셀 트랜지스터(Ck+1 또는 Ck)와 파이프 트랜지스터(PT) 사이에 더미 셀 트랜지스터(미도시)가 더 연결될 수도 있다.

공통 소스 라인(SL)과 파이프 트랜지스터(PT) 사이에 연결된 소스 셀렉트 트랜지스터(SST) 및 메인 셀 트랜지스터들(C0~Ck)은 제1 수직 메모리 스트링을 구성하고, 비트 라인(BL)과 파이프 트랜지스터(PT) 사이에 연결된 드레인 셀렉트 트랜지스터(DST) 및 메인 셀 트랜지스터들(Cn~Ck+1)은 제2 수직 메모리 스트링을 구성할 수 있다.

도 2c를 참조하면, 메모리 블록(110_m)은 비트 라인들에 연결된 다수의 메모리 스트링들(ST)을 포함한다. P-BiCS 구조에서 각각의 메모리 스트링(ST)은 공통 소스 라인(SL) 및 기판의 파이프 트랜지스터(PT) 사이에 수직으로 연결되는 제1 수직 메모리 스트링(SST, C0~C7)과 비트라인(BL)과 기판의 파이프 트랜지스터(PT) 사이에 수직으로 연결되는 제2 수직 메모리 스트링(C8~C15, DST)을 포함한다. 제1 수직 메모리 스트링(SST, C0~C7)은 소스 셀렉트 트랜지스터(SST)와 메모리 셀들(C0~C7)을 포함한다. 소스 셀렉트 트랜지스터(SST)는 소스 셀렉트 라인(SSL1)으로 인가되는 전압에 의해 제어되고, 메모리 셀들(C0~C7)은 적층된 워드라인들(WL0~WL7)로 인가되는 전압에 의해 제어된다. 제2 수직 메모리 스트링(C8~C15, DST)은 드레인 셀렉트 트랜지스터(DST)와 메모리 셀들(C8~C15)을 포함한다. 드레인 셀렉트 트랜지스터(DST)는 드레인 셀렉트 라인(DSL1)으로 인가되는 전압에 의해 제어되고, 메모리 셀들(C8~C15)은 적층된 워드라인들(WL8~WL15)로 인가되는 전압에 의해 제어된다.

P-BiCS 구조의 메모리 스트링에서 중간에 위치하는 한쌍의 메모리 셀들(C7, C8) 사이에 연결된 파이프 트랜지스터(PT)는 메모리 블록(110_m)이 선택되면 선택된 메모리 블록(110_m)에 포함된 제1 수직 메모리 스트링(SST, C0~C7)의 채널층들과 제2 수직 메모리 스트링(C8~C15, DST)의 채널층들을 전기적으로 연결시키는 동작을 수행한다.

한편, 2D 구조의 메모리 블록에서는 비트라인마다 하나의 메모리 스트링이 연결되고 하나의 드레인 셀렉트 라인에 의해 메모리 블록의 드레인 셀렉트 트랜지스터들이 동시에 제어되었으나, 3D 구조의 메모리 블록(110_m)에서는 비트라인(BL)마다 다수개의 메모리 스트링들(ST)이 공통으로 연결된다. 동일 메모리 블록(110_m)에서 하나의 비트라인(BL)에 공통으로 연결되고 동일한 워드라인들에 의해 제어되는 메모리 스트링(ST)의 수는 설계에 따라 변경될 수 있다.

하나의 비트라인(BL)에 다수개의 메모리 스트링들이 병렬로 연결됨에 따라, 하나의 비트라인(BL)과 메모리 스트링들(ST)을 선택적으로 연결하기 위하여 드레인 셀렉트 트랜지스터들(DST)이 드레인 셀렉트 라인들(DSL1~DSL4)로 인가되는 셀렉트 전압들에 의해 독립적으로 제어된다.

메모리 블록(110_m)에서 수직으로 연결된 제1 수직 메모리 스트링(SST, C0~C7)의 메모리 셀들(C0~C7)과 제2 수직 메모리 스트링(C8~C15, DST)의 메모리 셀들(C8~C15)은 적층된 워드라인들(WL0~WL7)과 적층된 워드라인들(WL8~WL15)로 인가되는 동작 전압들에 의해 각각 제어된다. 이러한 워드라인들(WL0~WL15)은 메모리 블록 단위로 구분된다.

셀렉트 라인들(DSL, SSL)과 워드라인들(WL0~WL15)은 메모리 블록(110_m)의 로컬 라인들이 된다. 특히, 소소 셀렉트 라인(SSL)과 워드라인들(WL0~WL7)은 제1 수직 메모리 스트링의 로컬 라인들이 되고, 드레인 셀렉트 라인(DSL)과 워드라이들(WL8~WL15)은 제2 수직 메모리 스트링의 로컬 라인들이 될 수 있다. 한편, 메모리 블록(110_m) 내에서 파이프 트랜지스터들(PT)의 게이트들(PG)은 공통으로 연결될 수 있다.

다시 도 1 및 도 2b를 참조하면, 동작 회로(20~40)는 선택된 워드라인(예, WL0)에 연결된 메모리 셀들(C0)의 프로그램 루프, 소거 루프 및 리드 동작을 수행하도록 구성된다. 프로그램 루프는 프로그램 동작과 검증 동작을 포함하고, 소거 루프는 소거 동작과 검증 동작을 포함한다. 동작 회로(20~40)는 소거 루프 후 메모리 셀들의 문턱전압들이 분포하는 소거 레벨을 조절하기 위한 프로그램 동작(또는 포스트 프로그램 동작)을 실시할 수 있다.

프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위하기 위하여, 동작 회로(20~40)는 동작 전압들을 선택된 메모리 블록의 로컬 라인들(SSL, WL0~WLn, PG, DSL)과 공통 소스 라인(SL)으로 선택적으로 출력하고, 비트라인들(BL)의 프리차지/디스차지를 제어하거나 비트라인들(BL)의 전류 흐름(또는 전압 변화)을 센싱하도록 구성된다.

NAND 플래시 메모리 장치의 경우, 동작 회로는 제어 회로(20), 전압 공급 회로(30) 및 읽기/쓰기 회로(330)을 포함한다. 각각의 구성 요소에 대해 구체적으로 설명하면 다음과 같다.

제어 회로(20)는 외부로부터 입력되는 명령 신호에 응답하여 프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위한 동작 전압들을 원하는 레벨로 생성하고 선택된 메모리 블록의 로컬 라인들(SSL, WL0~WLn, PG, DSL)과 공통 소스 라인(SL)로 인가될 수 있도록 전압 공급 회로(30)를 제어한다. 그리고, 제어 회로(20)는 프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위해 메모리 셀들에 저장하기 위한 데이터에 따라 비트라인들(BL)의 프리차지/디스차지를 제어하거나 리드 동작 또는 검증 동작 시 비트라인들(BL)의 전류 흐름(또는 전압 변화)을 센싱할 수 있도록 읽기/쓰기 회로(330)을 제어한다.

전압 공급 회로(30)는 제어 회로(20)의 제어에 따라 메모리 셀들의 프로그램 루프, 소거 루프 및 리드 동작에 따라 필요한 동작 전압들을 생성한다. 여기서, 동작 전압은 프로그램 전압, 리드 전압, 소거 전압, 패스 전압, 셀렉트 전압, 공통 소스 전압 등을 포함할 수 있다. 그리고, 제어 회로(20)의 로우 어드레스 신호에 응답하여 선택된 메모리 블록의 로컬 라인들(SSL, WL0~WLn, PG, DSL)과 공통 소스 라인(SL)로 동작 전압들을 출력한다.

읽기/쓰기 회로(330)은 비트라인들(BL)을 통해 메모리 어레이(10)와 연결되는 다수의 페이지 버퍼들(미도시)을 각각 포함할 수 있다. 특히, 페이지 버퍼들은 비트라인들(BL)마다 각각 연결될 수 있다. 즉, 하나의 비트라인에 하나의 페이지 버퍼가 연결될 수 있다. 프로그램 동작 시 제어 회로(20)의 제어 신호와 메모리 셀들에 저장하기 위한 데이터에 따라, 페이지 버퍼들은 비트라인들(BL)을 선택적으로 프리차지한다. 프로그램 검증 동작이나 리드 동작 시 제어 회로(20)의 제어에 따라, 비트라인들(BL)을 프리차지한 후 비트라인들(BL)의 전압 변화나 전류를 센싱하여 메모리 셀로부터 독출된 데이터를 래치한다.

도 3은 본 발명의 실시예에 따른 전압 공급 회로를 설명하기 위한 블록도이다. 도 4는 본 발명의 실시예에 따른 전압 공급 회로를 설명하기 위한 회로도이다.

도 3 및 도 4를 참조하면, 반도체 장치의 전압 공급 회로는 동작 전압 인가 회로(310), 연결 회로들(320_0~320_m), 블록 선택 회로(330) 및 웰 바이어스 인가 회로(340)를 포함한다. 반도체 장치는 디스차지 회로(350_0 ~ 350_m)를 더 포함할 수 있다. 반도체 장치의 메모리 블록들(110_0~110_m)은 도 2a 내지 도 2c에서 설명한 메모리 블록일 수 있다.

동작 전압 인가 회로(310)은 출력 단자(또는 연결 회로들(320_0~320_m))로 동작 전압을 출력하도록 구성된다. 예로써, 동작 전압 인가 회로(310)은 메모리 셀들의 프로그램 동작, 리드 동작 및 소거 동작에 필요한 동작 전압들을 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GPG, GDSL[0:4])로 출력한다. 동작 전압 인가 회로(310)은 메모리 셀들의 프로그램 동작을 위해 글로벌 라인들(GWL0~GWLn)로 프로그램 전압(Vpgm)과 패스 전압(Vpass)을 출력할 수 있다.

특히, 하기의 표 1에서와 같이, 동작 전압 인가 회로(310)는 글로벌 셀렉트 라인들(GDSL[0:4])의 전압을 제1 레벨(예, 4.5V)까지 상승시킨 후, 비선택 글로벌 드레인 셀렉트 라인들의 전압을 접지 레벨(예, 0V) 또는 음전위 레벨(예, VNEG_SG)까지 낮추도록 구성될 수 있다. 선택된 글로벌 드레인 셀렉트 라인들에는 드레인 셀렉트 트랜지스터의 문턱전압보다 높은 양전압(예, 2.3V)이 인가될 수 있다.

[표 1]

연결 회로들(320_0~320_m)은 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GDSL[0:4])와 메모리 블록들(110_0~110_m)의 로컬 라인들(SSL[0:4], WL0~WLn, PG, DSL[0:4]) 사이에 각각 연결되고, 블록 선택 회로(330)의 블록 선택 신호들(Vsel_0~Vsel_m)에 응답하여 동작한다. 즉, 동작 전압 인가 회로(310)로부터 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GPG, GDSL[0:4])로 출력된 동작 전압들(예, 프로그램 전압, 소거 전압, 리드 전압, 패스 전압, 파이프 게이트 전압, 검증 전압 등등)이 선택된 메모리 블록(110_m)의 로컬 라인들(SSL[0:4], WL0~WLn, PG, DSL[0:4])로 전달될 수 있도록, 블록 선택 회로(330)의 블록 선택 신호들(Vsel_0~Vsel_m)에 응답하여 글로벌 라인들(GSSL[0:4], GWL0~GWLn, PGP, GDSL[0:4])을 선택된 메모리 블록(110_m)의 로컬 라인들(SSL[0:4], WL0~WLn, PG, DSL[0:4])와 선택적으로 연결시키는 동작을 수행한다.

각각의 연결 회로들(320_0~320_m)은 글로벌 라인(GSSL[0:4], GWL0~GWLn, GPG, GDSL[0:4])과 메모리 블록의 로컬 라인들(SSL[0:4], WL0~WLn, PG, DSL[0:4]) 사이에 각각 연결되는 트랜지스터들(NT)을 포함할 수 있다. 트랜지스터들(NT)의 드레인에는 높은 레벨의 동작 전압들이 인가되고 게이트들에는 블록 선택 회로(330)의 블록 선택 신호들(Vsel_0~Vsel_m) 중 하나의 결정 신호가 인가된다.

플래시 메모리 장치에서 메모리 블록들(110_0~110_m)마다 연결 회로들(320_0~320_m)이 구비될 수 있으며, 연결 회로들(320_0~320_m)은 블록 선택 회로(330)의 결정 신호들(Vsel_0~Vsel_m)에 응답하여 선택적으로 동작할 수 있다. 예로써, 연결 회로들(320_0~320_m) 중 블록 선택 회로(330)의 블록 선택 신호들(Vsel_0~Vsel_m)에 선택된 하나의 연결 회로만 선택적으로 동작할 수 있다.

특히, 연결 회로(320_m)는 제1 연결 회로와 제2 연결 회로를 포함한다. 제1 연결 회로는 블록 선택 신호(Vsel_m)에 응답하여 선택된 메모리 블록(110_m)의 로컬 셀렉트 라인들(DSL[0:4], SSL[0:4])을 글로벌 셀렉트 라인들(GDSL[0:4], GSSL[0:4])과 연결하도록 구성되는 NMOS 트랜지스터들(NT)을 포함한다. 제1 연결 회로는 글로벌 셀렉트 라인들(GDSL[0:4], GSSL[0:4])과 각각 연결되는 트랜지스터들(편의상 하나의 트랜지스터만 도시됨)을 포함한다. 제1 연결 회로는 기판의 제1 웰 영역(Pwell1)에 형성된다. 제2 연결 회로는 블록 선택 신호(Vsel_m)에 응답하여 선택된 메모리 블록(110_m)의 로컬 워드 라인들(WL[0:n])을 글로벌 워드 라인들(GWL[0:n])과 연결하도록 구성되는 NMOS 트랜지스터들(NT)을 포함한다. 제2 연결 회로는 기판의 제2 웰 영역(Pwell2)에 형성된다.

즉, 제1 연결 회로는 선택된 메모리 블록(110_0)의 로컬 셀렉트 라인들(DSL[0:4], SSL[0:4])을 글로벌 셀렉트 라인들(GDSL[0:4], GSSL[0:4])과 연결하기 위하여 기판의 제1 웰 영역(Pwell1)에 형성된다. 제2 연결 회로는 선택된 메모리 블록(110_0)의 로컬 워드 라인들(WL[0:n])을 글로벌 워드 라인들(GWL[0:n])과 연결하기 위하여 기판의 제2 웰 영역(Pwell2)에 형성된다.

한편, 제2 웰 영역(Pwell2)의 양측에 제1 웰 영역(Pwell1)이 각각 형성된다. 즉, 제2 웰 영역(Pwell2)의 일측에는 글로벌 드레인 셀렉트 라인들(GDSL[0:4])와 로컬 드레인 셀렉트 라인들(DSL[0:4])을 연결하기 위한 제1 연결 회로의 제1 웰 영역(Pwell1)이 형성된다. 그리고, 제2 웰 영역(Pwell2)의 타측에는 글로벌 소스 셀렉트 라인들(GSSL[0:4])와 로컬 소스 셀렉트 라인들(SSL[0:4])을 연결하기 위한 제1 연결 회로의 제1 웰 영역(Pwell1)이 형성된다.

제1 웰 영역(Pwell1)은 P웰을 포함하고, 제2 웰 영역(Pwell2)은 P웰을 포함할 수 있다. 제1 웰 영역(Pwell1)과 제2 웰 영역(Pwell2)은 격리된다. 제1 웰 영역(Pwell1)의 P웰과 제2 웰 영역(Pwell2)의 P웰은 동일한 N웰(도 5a의 Nwell) 내에 형성될 수 있다. 또한, 제1 웰 영역(Pwell1)의 N웰(도 5a의 Nwell)과 제2 웰 영역(Pwell2)의 N웰(도 5b의 Nwell)은 서로 격리될 수도 있다.

블록 선택 회로(330)은 어드레스 신호(ADD)에 응답하여 블록 선택 신호들(Vsel_0~Vsel_m)을 연결 회로들(320_0~320_m)로 각각 출력할 수 있다. 블록 선택 신호들(Vsel_0~Vsel_m) 중 하나의 신호는 활성화 되고 나머지 신호들은 비활성화 될 수 있다. 블록 선택 신호(Vsel_0)가 입력되는 연결 회로(320_0)은 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GPG, GDSL[0:4])로 출력된 동작 전압들을 전압 강하 없이 선택된 메모리 블록(110_0)로 전달한다. 비활성화 블록 선택 신호들(Vsel_m)이 입력되는 연결 회로들(320_m)은 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GPG, GDSL[0:4])로 출력된 동작 전압들이 메모리 블록(110_m)으로 전달되는 것을 차단한다.

즉, 어드레스 신호(ADD)에 첫 번째 메모리 블록(110_0)이 선택되는 경우, 블록 선택 회로(330)에서 출력되는 블록 선택 신호들(Vsel_0~Vsel_m) 중 블록 선택 신호(Vsel_0)가 활성화 되고 나머지 블록 선택 신호들(Vsel_m)은 비활성화 된다. 그리고, 블록 선택 신호(Vsel_0)가 인가되는 연결 회로(320_0)만 정상적으로 동작하고, 블록 선택 신호(Vsel_m)가 인가되는 연결 회로(320_m)는 동작하지 않는다. 따라서, 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GDSL[0:4])의 동작 전압들은 연결 회로(320_0)을 통해 선택된 메모리 블록(110_0)의 로컬 라인들(SSL[0:4], WL0~WLn, DSL[0:4])에만 전압 강하 없이 정상적으로 전달된다.

선택된 메모리 블록(110_0)의 로컬 라인들(SSL[0:4], WL0~WLn, DSL[0:4])로 전달되는 동작 전압이 전압 강하 없이 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GDSL[0:4])의 동작 전압들과 동일한 레벨을 유지하도록 하기 위해서는, 블록 선택 회로(330)이 동작 전압보다 높은 레벨의 전달 결정 신호(Vsel_0)를 연결 회로(320_0)로 출력해야 한다. 예로써, 동작 전압 인가 회로(310)이 동작 전압(예, 프로그램 전압)을 글로벌 라인들(GSSL[0:4], GWL0~GWLn, GDSL[0:4])로 출력하는 구간에서 동작 전압을 선택된 메모리 블록(110_0)로 전달하기 위하여, 블록 선택 회로(330)은 적어도 동작 전압보다 트랜지스터(NT)의 문턱전압만큼 높은 전압(VPEPMP)의 블록 선택 신호(Vsel_0)를 출력하는 것이 바람직하다.

특히, 블록 선택 회로(330)는 선택된 메모리 블록(110_0)의 블록 선택 신호(Vsel_0)와 비선택 메모리 블록들(110_m)의 블록 선택 신호들(Vsel_m)을 서로 다른 양전위로 출력하도록 구성될 수 있다. 즉, 블록 선택 회로(330)는 블록 선택 신호(Vsel_0)의 전압(VPEPMP)보다 낮은 전원 전압(Vcc) 레벨의 블록 선택 신호들(Vsel_m)을 출력할 수 있다. 연결 회로(320_m)는 비선택 메모리 블록(110_m)의 로컬 라인들(SSL[0:4], WL0~WLn, PG, DSL[0:4])로 전원 전압(Vcc)보다 트랜지스터(NT)의 문턱전압만큼 낮은 전압을 전달하므로, 전달된 전압은 비선택 메모리 블록(110_m)의 메모리 셀들에 저장된 데이터에 영향을 주지 않는다.

웰 바이어스 인가 회로(340)는 제1 웰 영역(Pwell1)에 제1 웰 바이어스(Vwell1)를 인가하고 제2 웰 영역(Pwell2)에 제2 웰 바이어스(Vwell2)를 인가하도록 구성된다. 웰 바이어스 인가 회로(340)는 메모리 셀들의 동작(특히, 프로그램 동작) 시 제1 웰 영역(Pwell1)에 음전위(VNEG)의 제1 웰 바이어스(Vwell1)를 인가하고, 제2 웰 영역(Pwell2)에 접지 전압(예, 0V) 또는 양전위(예, Vcc)의 제2 웰 바이어스(Vwell2)를 인가하도록 구성될 수 있다.

디스차지 회로(350_m)는 블록 선택 신호(Vsel_m)를 제1 및 제2 연결 회로들(NT)로 전달하는 라인을 디스차지 신호(DISCH)에 응답하여 디스차지하도록 구성된다. 디스차지 회로(350_m)는 제3 웰 영역에 형성되며, 제3 웰 영역은 제2 웰 영역(Pwell2)과 연결된다. 즉, 디스차지 회로(350_m)는 제2 연결 회로와 동일한 제2 웰 영역에 형성될 수 있다. 디스차지 회로(350_m)는 블록 선택 신호(Vsel_m)를 전달하는 라인과 디스차지 노드 사이에 연결되고 디스차지 신호(DISCH)에 응답하여 동작하는 NMOS 트랜지스터(DNT)를 포함한다. 디스차지 신호(DISCH)는 음전압(VNEG)과 인에이블 신호(미도시)에 응답하여 동작하는 음전위 레벨 시프터(미도시)에 의해 생성될 수 있다.

[표 2]

상기의 표 2에서와 같이, 선택된 메모리 블록(110_0)의 디스차지 회로(350_0)에는 트랜지스터(DNT)의 문턱전압(Vt)과 전원 전압(Vcc)을 합한 전압 또는 문턱전압(Vt)보다 낮은 레벨의 디스차지 신호(DISCH)가 인가될 수 있다. 비선택 메모리 블록(110_m)의 디스차지 회로(350_m)에는 트랜지스터(DNT)의 문턱전압(Vt) 또는 문턱전압(Vt)과 전원 전압(Vcc)을 합한 전압보다 높은 레벨의 디스차지 신호(DISCH)가 인가될 수 있다. 디스차지 회로(350_0 ~ 350_m)의 디스차지 노드에는 접지 전압(예, 0V)이나 양전압(예, Vcc)이 인가될 수 있다.

이하, 상기의 구성들을 포함하는 반도체 장치의 동작을 설명하기로 한다. 도 5a 및 도 5b는 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면들이다.

표 1, 도 5a 및 도 5b를 참조하면, 프로그램 동작을 위해 선택된 메모리 블록의 연결 회로에는 프로그램 전압보다 높은 전압(VPEPMP)의 블록 선택 신호(Vsel_0)가 인가되고, 비선택 메모리 블록의 연결 회로에는 접지 레벨(예, 0V) 또는 전원 전압(Vcc)의 블록 선택 신호(Vsel_m)가 인가될 수 있다. 그 결과, 글로벌 라인들(GSSL, GWL~GWL, GPG, GDSL)로 인가되는 동작 전압들은 선택된 메모리 블록의 로컬 라인들로 전달된다.

글로벌 워드 라인들(GWL)에는 프로그램 전압(Vpgm)과 패스 전압(Vpass)이 선택적으로 인가된다. 즉, 선택된 글로벌 워드라인에는 프로그램 전압(Vpgm)이 인가되고 비선택 글로벌 워드라인들에는 패스 전압(Vpass)이 인가된다. 글로벌 소스 셀렉트 라인(GSSL)에는 접지 전압(예, 0v)가 인가되고, 글로벌 파이프 게이트 라인(PGP)에는 패스 전압(Vpass)이 인가되고, 공통 소스 라인(SL)에는 양전압(예, 2.3V)이 인가될 수 있다. 블록 선택 신호(Vsel_0 ~ Vsel_m)에 응답하여 글로벌 셀렉트 라인들(GDSL, GSSL)과 메모리 블록의 로컬 셀렉트 라인들을 연결하는 연결 회로의 제1 웰 영역에는 음전위(VNEG)의 제1 웰 바이어스(Vwell1)가 인가되고, 글로벌 워드 라인들(GWL)과 메모리 블록의 로컬 워드라인들을 연결하는 연결 회로의 제2 웰 영역에는 접지 전압(0V) 또는 전원 전압(Vcc)의 제2 웰 바이어스(Vwell2)가 인가될 수 있다.

한편, 메모리 블록에서 비트라인마다 다수의 메모리 스트링들이 연결된다. 데이터를 저장하기 위한 프로그램 동작 시 선택된 메모리 블록에서 비트라인에 연결된 메모리 스트링들 중 하나의 메모리 스트링만 선택되고 나머지 메모리 스트링들은 선택되지 않는다. 따라서, 선택된 메모리 스트링의 로컬 드레인 셀렉트 라인과 비선택 메모리 스트링들의 로컬 드레인 셀렉트 라인들에 서로 다른 전압이 인가되어야 한다. 이를 위해, 선택된 글로벌 셀렉트 라인과 비선택 글로벌 셀렉트 라인들에 서로 다른 전압이 인가되어야 한다.

먼저, 메모리 셀들에 저장될 데이터에 따라 비트라인들의 전압들이 셋업되는 구간동안 모든 글로벌 드레인 셀렉트 라인들(GDSL)에는 제1 레벨(예, 4.5)의 높은 전압이 인가될 수 있다. 이어서, 선택된 메모리 스트링의 로컬 드레인 셀렉트 라인의 전압은 제2 레벨(예, 2.3V)로 낮아질 수 있다.

한편, 비선택 메모리 스트링들의 로컬 드레인 셀렉트 라인들의 전압은 접지 레벨(예, 0V)까지 낮아질 수 있다. 그러나 비선택 메모리 스트링들에서 누설 전류가 발생되면 수직 채널에서의 전압이 변하고 메모리 셀의 문턱전압이 변할 수 있다. 따라서, 누설 전류의 발생을 보다 더 억제하기 위하여 비선택 메모리 스트링들의 로컬 드레인 셀렉트 라인들에 음전압(VNEG_SG)이 인가될 수 있다. 이를 위해 비선택 글로벌 드레인 셀렉트 라인들에 음전압(VNEG_SG)이 인가될 수 있다.

비선택 글로벌 드레인 셀렉트 라인의 음전압(VNEG_SG)은 연결 회로에 포함된 트랜지스터의 드레인(도 5a의 D)으로 인가된다. 제1 연결 회로의 트랜지스터가 형성된 제1 웰 영역(Pwell1)과 제2 연결 회로의 트랜지스터가 형성된 제2 웰 영역(Pwell2)이 연결되어 있으면, 음전압(VNEG_SG)이 인가되는 드레인과 웰(Pwell1, Pwell2) 사이의 전압차가 증가하므로 브레이크 다운 특성이 열화될 수 있다.

하지만, 제1 연결 회로의 트랜지스터가 형성된 제1 웰 영역(Pwell1)과 제2 연결 회로의 트랜지스터가 형성된 제2 웰 영역(Pwell2)을 분리하고, 서로 다른 웰 바이어스들(Vwell1, Vwell2)을 인가함으로써 브레이크 다운 특성을 개선할 수 있다.

즉, 제1 프로그램 방식(New Pgm 1)에서와 같이, 제1 웰 영역(Pwell1)에 음전위(VNEG)의 제1 웰 바이어스(Vwell1)을 인가하고, 제2 웰 영역(Pwell2)에는 접지 전압(0V)을 인가할 수 있으므로, 연결 회로에 포함된 트랜지스터들의 브레이크 다운 특성이 열화되는 것을 방지할 수 있다. 또한, 표 2의 제1 디스차지 방식(New Disch. 1)에서와 같이, 디스차지 회로(도 4의 350_m)의 웰 영역(Pwell2)에도 접지 전압(0V)이 인가되므로 디스차지 회로에 포함된 트랜지스터의 브레이크 다운 특성이 열화되는 것을 방지할 수 있다.

한편, 제2 프로그램 방식(New Pgm 2)에서와 같이, 제2 웰 영역(Pwell2)에 양전위(예, Vcc)의 제2 웰 바이어스(Vwell2)를 인가하면, 드레인(도 5b의 D)과 웰(Pwell2) 사이의 전압차가 감소하여 브레이크 다운 특성을 개선할 수 있다. 또한, 제3 프로그램 방식(New Pgm 3)에서와 같이, 제2 웰 영역(Pwell2)에 양전위(예, Vcc)의 제2 웰 바이어스(Vwell2)를 인가하고 비선택 메모리 블록의 연결 회로에 양전위(예, Vcc)의 블록 선택 신호(Vsell_m)을 인가하면, 비선택 메모리 블록의 연결 회로에 포함된 트랜지스터들의 브레이크 다운 특성도 개선할 수 있다.

뿐만 아니라, 표 2의 제2 디스차지 방식(New Disch. 2)에서와 같이, 디스차지 회로에 포함된 트랜지스터(도 4의 DNT)의 웰 영역과 디스차지 노드에 양전위(Vcc)의 전압(NVEG_WL)을 인가함으로써, 트랜지스터(도 4의 DNT)의 브레이크 다운 특성도 개선할 수 있다. 또한, 표 2의 제3 디스차지 방식(New Disch. 3)에서와 같이, 디스차지 신호(DISCH)의 전압 조건이 변경되면 트랜지스터(도 4의 DNT)의 브레이크 다운 특성을 보다 더 개선할 수도 있다.

도 6은 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.

도 6을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(600)은 불휘발성 메모리 장치(620)와 메모리 컨트롤러(610)를 포함한다.

불휘발성 메모리 장치(620)는 도 1에서 설명한 반도체 장치에 해당할 수 있으며, 도 3 및 도 4에서 설명한 바와 같이 메모리 블록과 동작 회로가 연결될 수 있다. 메모리 컨트롤러(610)는 불휘발성 메모리 장치(620)를 제어하도록 구성될 것이다. 불휘발성 메모리 장치(620)와 메모리 컨트롤러(610)의 결합에 의해 메모리 카드 또는 반도체 디스크 장치(Solid State Disk: SSD)로 제공될 수 있을 것이다. SRAM(611)은 프로세싱 유닛(612)의 동작 메모리로써 사용된다. 호스트 인터페이스(613)는 메모리 시스템(600)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(614)은 불휘발성 메모리 장치(620)의 셀 영역으로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(614)는 본 발명의 불휘발성 메모리 장치(620)와 인터페이싱 한다. 프로세싱 유닛(612)은 메모리 컨트롤러(610)의 데이터 교환을 위한 제반 제어 동작을 수행한다.

비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(600)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 불휘발성 메모리 장치(620)는 복수의 플래시 메모리 칩들로 구성되는 멀티-칩 패키지로 제공될 수도 있다. 이상의 본 발명의 메모리 시스템(600)은 동작 특성이 향상된 고신뢰성의 저장 매체로 제공될 수 있다. 특히, 최근 활발히 연구되고 있는 반도체 디스크 장치(Solid State Disk: 이하 SSD)와 같은 메모리 시스템에서 본 발명의 플래시 메모리 장치가 구비될 수 있다. 이 경우, 메모리 컨트롤러(610)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.

도 7은 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다. 예를 들면, 퓨전 메모리 장치로서 원낸드 플래시 메모리 장치(700)에 본 발명의 기술적 특징이 적용될 수 있다.

원낸드 플래시 메모리 장치(700)는 서로 다른 프로토콜을 사용하는 장치와의 각종 정보 교환을 위한 호스트 인터페이스(710)와, 메모리 장치를 구동하기 위한 코드를 내장하거나 데이터를 일시적으로 저장하는 버퍼 램(720)과, 외부에서 주어지는 제어 신호와 명령어에 응답하여 읽기와 프로그램 및 모든 상태를 제어하는 제어부(730)와, 명령어와 어드레스, 메모리 장치 내부의 시스템 동작 환경을 정의하는 설정(Configuration) 등의 데이터가 저장되는 레지스터(740) 및 불휘발성 메모리 셀과 페이지 버퍼를 포함하는 동작 회로로 구성된 낸드 플래시 셀 어레이(750)를 포함한다. 호스트로부터의 쓰기 요청에 응답하여 원낸드 플래시 메모리 장치는 일반적인 방식에 따라 데이터를 프로그램하게 된다.

도 8에는 본 발명에 따른 플래시 메모리 장치(812)를 포함한 컴퓨팅 시스템이 개략적으로 도시되어 있다.

본 발명에 따른 컴퓨팅 시스템(800)은 시스템 버스(860)에 전기적으로 연결된 마이크로프로세서(820), 램(830), 사용자 인터페이스(840), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(850) 및 메모리 시스템(810)을 포함한다. 본 발명에 따른 컴퓨팅 시스템(800)이 모바일 장치인 경우, 컴퓨팅 시스템(800)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(800)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 시스템(810)은, 예를 들면, 데이터를 저장하기 위해 도 1에서 설명한 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 또는, 메모리 시스템(810)은, 퓨전 플래시 메모리(예를 들면, 원낸드 플래시 메모리)로 제공될 수 있다.

10 : 메모리 어레이 110_0 ~ 110_m : 메모리 블록
ST : 스트링 20 : 제어 회로
30 : 전압 공급 회로 310 : 동적 전압 인가 회로
320_1 ~ 320_m : 연결 회로 330 : 블록 선택 회로
340 : 웰 바이어스 인가 회로 350_1 ~ 350_m : 디스차지 회로
40 : 읽기/쓰기 회로

Claims

로컬 셀렉트 라인들에 연결되는 셀렉트 트랜지스터들 및 로컬 워드 라인들에 연결되는 메모리 셀들을 포함하는 메모리 블록들;
블록 선택 신호에 응답하여 선택된 메모리 블록의 상기 로컬 셀렉트 라인들을 글로벌 셀렉트 라인들과 연결하도록 구성되고, 기판의 제1 웰 영역에 형성된 제1 연결 회로; 및
상기 블록 선택 신호에 응답하여 상기 선택된 메모리 블록의 상기 로컬 워드 라인들을 글로벌 워드 라인들과 연결하도록 구성되고, 상기 기판의 제2 웰 영역에 형성된 제2 연결 회로를 포함하는 반도체 장치.
제 1 항에 있어서,
상기 제1 웰 영역과 상기 제2 웰 영역이 격리되고,
상기 제1 연결 회로와 상기 제2 연결 회로는 동일한 NMOS 트랜지스터들을 포함하는 반도체 장치.
제 1 항에 있어서,
상기 제1 웰 영역과 상기 제2 웰 영역은 각각 P웰을 포함하는 반도체 장치.
제 1 항에 있어서,
상기 제1 웰 영역의 P웰과 상기 제2 웰 영역의 P웰은 동일한 N웰 내에 형성되는 반도체 장치.
제 1 항에 있어서,
상기 제1 웰 영역에 제1 웰 바이어스를 인가하고 상기 제2 웰 영역에 제2 웰 바이어스를 인가하도록 구성되는 웰 바이어스 인가 회로를 더 포함하는 반도체 장치.
제 5 항에 있어서,
상기 웰 바이어스 인가 회로는 상기 제1 웰 영역에 음전위의 상기 제1 웰 바이어스를 인가하고, 상기 제2 웰 영역에 접지 전압 또는 양전위의 상기 제2 웰 바이어스를 인가하도록 구성되는 반도체 장치.
제 1 항에 있어서,
어드레스 신호에 응답하여 상기 블록 선택 신호를 상기 제1 및 제2 연결 회로들로 출력하도록 구성된 블록 선택 회로를 더 포함하는 반도체 장치.
제 7 항에 있어서,
상기 블록 선택 회로는 상기 선택된 메모리 블록의 블록 선택 신호와 비선택 메모리 블록들의 블록 선택 신호들을 서로 다른 양전위로 출력하도록 구성되는 반도체 장치.
제 8 항에 있어서,
상기 선택된 메모리 블록의 블록 선택 신호가 상기 비선택 메모리 블록들의 블록 선택 신호들보다 높은 레벨로 출력되는 반도체 장치.
제 1 항에 있어서,
상기 글로벌 셀렉트 라인들 및 상기 글로벌 워드 라인들로 상기 메모리 셀들의 동작에 필요한 동작 전압들을 인가하도록 구성된 동작 전압 인가 회로를 더 포함하는 반도체 장치.
제 10 항에 있어서,
상기 동작 전압 인가 회로는 상기 글로벌 셀렉트 라인들의 전압을 제1 레벨까지 상승시킨 후, 비선택 글로벌 드레인 셀렉트 라인들의 전압을 접지 레벨 또는 음전위 레벨까지 낮추도록 구성되는 반도체 장치.
제 1 항에 있어서,
상기 블록 선택 신호를 상기 제1 및 제2 연결 회로들로 전달하는 라인을 디스차지 신호에 응답하여 디스차지하도록 제3 웰 영역에 설치되는 디스차지 회로를 더 포함하고,
상기 제3 웰 영역이 상기 제2 웰 영역과 연결되는 반도체 장치.
제 12 항에 있어서,
상기 디스차지 회로는 상기 라인과 디스차지 노드 사이에 연결되고 상기 디스차지 신호에 응답하여 동작하는 NMOS 트랜지스터를 포함하는 반도체 장치.
선택된 메모리 블록의 로컬 셀렉트 라인들을 글로벌 셀렉트 라인들과 연결하기 위하여 기판의 제1 웰 영역에 형성된 제1 연결 회로; 및
상기 선택된 메모리 블록의 로컬 워드 라인들을 글로벌 워드 라인들과 연결하기 위하여 상기 기판의 제2 웰 영역에 형성된 제2 연결 회로를 포함하며,
상기 제1 웰 영역과 상기 제2 웰 영역이 격리되는 반도체 장치.
제 14 항에 있어서,
상기 제1 연결 회로와 상기 제2 연결 회로는 동일한 NMOS 트랜지스터들을 포함하는 반도체 장치.
제 14 항에 있어서,
상기 제1 연결 회로는 블록 선택 신호에 응답하여 상기 로컬 셀렉트 라인들과 상기 글로벌 셀렉트 라인들을 연결하도록 구성되는 제1 트랜지스터들을 포함하고,
상기 제2 연결 회로는 상기 블록 선택 신호에 응답하여 상기 로컬 워드 라인들과 상기 글로벌 워드 라인들을 연결하도록 구성되는 제2 트랜지스터들을 포함하는 반도체 장치.
제 14 항에 있어서,
상기 제1 웰 영역은 상기 기판의 제1 N웰에 형성된 제1 P웰을 포함하고,
상기 제2 웰 영역은 상기 기판의 제2 N웰에 형성된 제2 P웰을 포함하는 반도체 장치.
제 17 항에 있어서,
상기 제1 N웰과 상기 제2 N웰은 서로 연결되는 반도체 장치.
제 14 항에 있어서,
상기 제2 웰 영역의 양측에 각각 상기 제1 웰 영역이 형성되는 반도체 장치.