[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20140135371A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20140135371A
KR20140135371A KR1020130055481A KR20130055481A KR20140135371A KR 20140135371 A KR20140135371 A KR 20140135371A KR 1020130055481 A KR1020130055481 A KR 1020130055481A KR 20130055481 A KR20130055481 A KR 20130055481A KR 20140135371 A KR20140135371 A KR 20140135371A
Authority
KR
South Korea
Prior art keywords
signal
write
read
clock
command
Prior art date
Application number
KR1020130055481A
Other languages
English (en)
Other versions
KR102005791B1 (ko
Inventor
정종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130055481A priority Critical patent/KR102005791B1/ko
Priority to US13/974,497 priority patent/US9058864B2/en
Priority to CN201310585687.5A priority patent/CN104167219B/zh
Publication of KR20140135371A publication Critical patent/KR20140135371A/ko
Priority to US14/705,106 priority patent/US9418718B2/en
Application granted granted Critical
Publication of KR102005791B1 publication Critical patent/KR102005791B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 기술은 외부 신호들을 디코딩하여 리드 스트로브 신호, 라이트 스트로브 신호, 리드 명령 및 라이트 명령을 생성하도록 구성된 커맨드 제어부; 상기 리드 스트로브 신호에 응답하여 리드 클럭 인에이블 신호를 생성하고, 상기 라이트 스트로브 신호에 응답하여 라이트 클럭 인에이블 신호를 생성하도록 구성된 클럭 인에이블 신호 생성부; 내부 클럭 신호 및 상기 리드 클럭 인에이블 신호에 응답하여 제 1 제어 클럭 신호를 생성하고, 상기 내부 클럭 신호 및 상기 라이트 클럭 인에이블 신호에 응답하여 제 2 제어 클럭 신호를 생성하도록 구성된 클럭 제어부; 지연 리드 명령 및 상기 제 1 제어 클럭 신호에 응답하여 제 1 레이턴시 신호를 생성하고, 지연 라이트 명령 및 상기 제 2 제어 클럭 신호에 응답하여 제 2 레이턴시 신호를 생성하도록 구성된 레이턴시 쉬프트부를 포함할 수 있다.

Description

반도체 장치{SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치에 관한 것이다.
반도체 장치는 외부 클럭 신호를 기준으로 한 데이터 출력 타이밍과 내부 회로 동작 지연으로 인한 실제 데이터 출력 타이밍의 오차를 보상하기 위한 도메인 크로싱(Domain Crossing) 동작을 필요로 할 수 있다.
본 발명의 실시예는 소비 전류를 절감할 수 있는 반도체 장치를 제공한다.
본 발명의 실시예는 외부 신호들을 디코딩하여 리드 스트로브 신호, 라이트 스트로브 신호, 리드 명령 및 라이트 명령을 생성하도록 구성된 커맨드 제어부; 상기 리드 스트로브 신호에 응답하여 리드 클럭 인에이블 신호를 생성하고, 상기 라이트 스트로브 신호에 응답하여 라이트 클럭 인에이블 신호를 생성하도록 구성된 클럭 인에이블 신호 생성부; 내부 클럭 신호 및 상기 리드 클럭 인에이블 신호에 응답하여 제 1 제어 클럭 신호를 생성하고, 상기 내부 클럭 신호 및 상기 라이트 클럭 인에이블 신호에 응답하여 제 2 제어 클럭 신호를 생성하도록 구성된 클럭 제어부; 지연 리드 명령 및 상기 제 1 제어 클럭 신호에 응답하여 제 1 레이턴시 신호를 생성하고, 지연 라이트 명령 및 상기 제 2 제어 클럭 신호에 응답하여 제 2 레이턴시 신호를 생성하도록 구성된 레이턴시 쉬프트부를 포함할 수 있다.
본 발명의 실시예는 외부 클럭 신호를 입력 받아 상기 반도체 장치의 내부 신호 처리 지연 시간을 보상하기 위한 상기 내부 클럭 신호를 생성하도록 구성된 지연 고정 루프를 더 포함할 수 있다.
본 발명의 실시예는 상기 리드 명령에 해당하는 데이터 드라이빙 동작을 수행하도록 구성된 송신부, 및 상기 제 1 제어 클럭 신호, 상기 제 1 레이턴시 신호 및 상기 제 2 레이턴시 신호에 응답하여 상기 반도체 장치의 리드 및 라이트 동작 시 상기 송신부의 터미네이션을 제어하도록 구성된 터미네이션 제어부를 더 포함할 수 있다.
본 발명의 실시예에서 상기 커맨드 제어부는 상기 반도체 장치의 리드 동작 시 상기 리드 스트로브 신호와 상기 라이트 스트로브 신호 중에서 상기 리드 스트로브 신호 만을 활성화시키도록 구성될 수 있다.
본 발명의 실시예에서 상기 클럭 제어부는 상기 반도체 장치의 리드 동작 시, 상기 내부 클럭 신호 중에서 상기 리드 클럭 인에이블 신호의 활성화 구간에 해당하는 클럭 신호를 상기 제 1 제어 클럭 신호로서 출력하도록 구성될 수 있다.
본 기술은 반도체 장치의 소비 전류를 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치(100)의 블록도,
도 2는 도 1의 커맨드 제어부(102)의 회로도,
도 3은 도 1의 클럭 인에이블 신호 생성부(103)의 회로도,
도 4는 도 1의 클럭 제어부(104)의 회로도,
도 5는 도 1의 제 1 레이턴시 쉬프트부(107)의 회로도,
도 6은 도 1에 따른 리드 동작 타이밍도,
도 7은 도 1에 따른 라이트 동작 타이밍도,
도 8은 본 발명의 실시예에 따른 반도체 장치(200)의 블록도,
도 9는 도 8의 커맨드 제어부(202)의 회로도,
도 10은 도 8의 클럭 인에이블 신호 생성부(203)의 회로도,
도 11은 도 8에 따른 리드 동작 타이밍도,
도 12는 도 8에 따른 라이트 동작 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치(100)의 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치(100)는 지연 고정 루프(101), 커맨드 제어부(102), 클럭 인에이블 신호 생성부(103), 클럭 제어부(104), 가변 지연부(105), 레이턴시 쉬프트부(106), 터미네이션 제어부(109) 및 송신부(110)를 포함한다.
지연 고정 루프(101)는 외부 클럭 신호(CLK)를 입력 받아 반도체 장치의 내부 신호 처리 지연 시간을 보상하기 위한 내부 클럭 신호 즉, 지연 고정 클럭 신호(DLLCLK)를 생성하도록 구성된다.
커맨드 제어부(102)는 외부 신호들(CAS, RAS, WE)을 디코딩하여 리드/라이트 스트로브 신호(PCAS), 리드 명령(RD) 및 라이트 명령(WT)을 생성하도록 구성된다.
이때 CAS는 컬럼 어드레스 스트로브 신호이고, RAS는 로우 어드레스 스트로브 신호이며, WE는 라이트 인에이블 신호이다.
클럭 인에이블 신호 생성부(103)는 리드/라이트 스트로브 신호(PCAS), 리드 구간 신호(RDCLKEN) 및 라이트 구간 신호(WTCLKEN)에 응답하여 리드 클럭 인에이블 신호(RDCLKDRVEN) 및 라이트 클럭 인에이블 신호(WTCLKDRVEN)를 생성하도록 구성된다.
클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK), 리드 클럭 인에이블 신호(RDCLKDRVEN) 및 라이트 클럭 인에이블 신호(WTCLKDRVEN)에 응답하여 제 1 제어 클럭 신호(RDCLK) 및 제 2 제어 클럭 신호(DODTCLK)를 생성하도록 구성된다.
지연부(105)는 리드 명령(RD) 및 라이트 명령(WT)을 정해진 지연 시간만큼 각각 지연시켜 지연된 리드 명령(RDD) 및 지연된 라이트 명령(WTD)을 출력하도록 구성된다.
이때 지연부(105)의 지연 시간은 지연 고정 루프(101)에서 내부적으로 조정되는 지연시간과 동일한 값으로 정해질 수 있다.
레이턴시 쉬프트부(106)는 제 1 레이턴시 쉬프트부(107) 및 제 2 레이턴시 쉬프트부(108)를 포함한다.
제 1 레이턴시 쉬프트부(107)는 지연된 리드 명령(RDD) 및 제 1 제어 클럭 신호(RDCLK)에 응답하여 제 1 레이턴시 신호(RDL) 및 리드 구간 신호(RDCLKEN)를 생성하도록 구성된다.
제 2 레이턴시 쉬프트부(108)는 지연된 라이트 명령(WTD) 및 제 2 제어 클럭 신호(DODTCLK)에 응답하여 제 2 레이턴시 신호(DODTL) 및 라이트 구간 신호(WTCLKEN)를 생성하도록 구성된다.
송신부(110)는 리드 명령(RD)에 해당하는 데이터 드라이빙 동작을 수행하도록 구성된다.
터미네이션 제어부(109)는 제 1 제어 클럭 신호(RDCLK), 제 1 레이턴시 신호(RDL) 및 제 2 레이턴시 신호(DODTL)에 응답하여 반도체 장치의 리드 및 라이트 동작 시 송신부(110)의 터미네이션을 제어하도록 구성된다.
터미네이션 제어부(109)는 반도체 장치의 리드 동작 시 제 1 제어 클럭 신호(RDCLK) 및 제 1 레이턴시 신호(RDL)에 응답하여 송신부(110)의 온 다이 터미네이션(On Die Termination)을 제어하도록 구성된다.
터미네이션 제어부(109)는 반도체 장치의 라이트 동작 시 제 2 레이턴시 신호(DODTL)에 응답하여 송신부(110)의 다이나믹 온 다이 터미네이션(Dynamic On Die Termination)을 제어하도록 구성된다.
도 2는 도 1의 커맨드 제어부(102)의 회로도이다.
도 2에 도시된 바와 같이, 커맨드 제어부(102)는 커맨드 디코더(111) 및 로직 회로(112)를 포함한다.
커맨드 디코더(111)는 컬럼 어드레스 스트로브 신호(CAS), 로우 어드레스 스트로브 신호(RAS) 및 라이트 인에이블 신호(WE)를 디코딩하여 액티브 명령(ACT), 리드 명령(RD) 및 라이트 명령(WT)을 생성한다.
로직 회로(112)는 액티브 명령(ACT)과 컬럼 어드레스 스트로브 신호(CAS)를 논리곱하여 리드/라이트 스트로브 신호(PCAS)을 생성한다.
도 3은 도 1의 클럭 인에이블 신호 생성부(103)의 회로도이다.
도 3에 도시된 바와 같이, 클럭 인에이블 신호 생성부(103)는 래치(121), 로직 회로들(123, 124) 및 플립플롭 어레이(125)를 포함한다.
래치(121)는 인에이블 신호(CLKEN)를 리드/라이트 스트로브 신호(PCAS)에 응답하여 셋 시키고, 플립플롭 어레이(125)에 의한 지연 시간 이후에 리셋 시킨다.
로직 회로(123)는 인에이블 신호(CLKEN)와 리드 구간 신호(RDCLKEN)를 논리합하여 리드 클럭 인에이블 신호(RDCLKDRVEN)를 생성한다.
로직 회로(124)는 인에이블 신호(CLKEN)와 라이트 구간 신호(WTCLKEN)를 논리합하여 라이트 클럭 인에이블 신호(WTCLKDRVEN)를 생성한다.
도 4는 도 1의 클럭 제어부(104)의 회로도이다.
도 4에 도시된 바와 같이, 클럭 제어부(104)는 로직 회로들(131, 132)을 포함한다.
로직 회로(131)는 리드 클럭 인에이블 신호(RDCLKDRVEN)와 지연 고정 클럭 신호(DLLCLK)를 논리곱한 결과를 제 1 제어 클럭 신호(RDCLK)로서 출력한다.
로직 회로(132)는 라이트 클럭 인에이블 신호(WTCLKDRVEN)와 지연 고정 클럭 신호(DLLCLK)를 논리곱한 결과를 제 2 제어 클럭 신호(DODTCLK)로서 출력한다.
도 5는 도 1의 제 1 레이턴시 쉬프트부(107)의 회로도이다.
도 5에 도시된 바와 같이, 제 1 레이턴시 쉬프트부(107)는 쉬프트부(141) 및 로직 회로(142)를 포함한다.
쉬프트부(141)는 플립플롭 어레이로 구성될 수 있으며, 플립플롭 어레이의 최초 플립플롭의 입력단에 지연된 리드 명령(RDD)이 입력되고, 각 플립플롭의 클럭단에 제 1 제어 클럭 신호(RDCLK)가 입력된다.
쉬프트부(141)는 지연된 리드 명령(RDD)을 제 1 제어 클럭 신호(RDCLK)에 따라 쉬프트시켜 제 1 레이턴시 신호(RDL)로서 출력한다.
로직 회로(142)는 쉬프트부(141)의 플립플롭 어레이의 최종단을 제외한 각 플립플롭의 출력 신호를 논리합한 결과를 리드 구간 신호(RDCLKEN)로서 출력한다.
도 6은 도 1에 따른 리드 동작 타이밍도이다.
상술한 본 발명의 실시예에 따른 반도체 장치(100)의 리드 동작을 도 6을 참조하여 설명하면 다음과 같다.
외부 신호들(CAS, RAS, WE)의 조합이 리드 동작을 정의하는 경우, 커맨드 제어부(102)는 리드/라이트 스트로브 신호(PCAS) 및 리드 명령(RD)을 생성한다.
클럭 인에이블 신호 생성부(103)는 리드/라이트 스트로브 신호(PCAS)에 응답하여 인에이블 신호(CLKEN)를 정해진 구간 동안 활성화시킨다.
인에이블 신호(CLKEN)에 따라 리드 클럭 인에이블 신호(RDCLKDRVEN) 및 라이트 클럭 인에이블 신호(WTCLKDRVEN)가 활성화된다.
지연부(105)는 리드 명령(RD)에 응답하여 지연된 리드 명령(RDD)을 생성한다.
클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK) 중에서 리드 클럭 인에이블 신호(RDCLKDRVEN)의 활성화 구간에 해당하는 클럭 신호들을 제 1 제어 클럭 신호(RDCLK)로서 출력한다.
또한 클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK) 중에서 라이트 클럭 인에이블 신호(WTCLKDRVEN)의 활성화 구간에 해당하는 클럭 신호들을 제 2 제어 클럭 신호(DODTCLK)로서 출력한다.
제 1 레이턴시 쉬프트부(107)가 지연된 리드 명령(RDD)을 쉬프트시켜 제 1 레이턴시 신호(RDL) 및 리드 구간 신호(RDCLKEN)를 생성한다.
이때 리드 구간 신호(RDCLKEN)에 의해 리드 클럭 인에이블 신호(RDCLKDRVEN)는 라이트 클럭 인에이블 신호(WTCLKDRVEN)에 비해 긴 활성화 구간을 갖게 된다.
즉, 리드 클럭 인에이블 신호(RDCLKDRVEN)는 리드/라이트 스트로브 신호(PCAS)의 활성화 개시 시점에서 제 1 레이턴시 신호(RDL)의 활성화 종료 시점에 이르는 활성화 구간을 갖게 된다.
터미네이션 제어부(109)는 제 1 레이턴시 신호(RDL) 및 제 1 제어 클럭 신호(RDCLK)에 응답하여 반도체 장치의 리드 동작 시 송신부(110)의 터미네이션 즉, 온 다이 터미네이션(On Die Termination)을 제어한다.
도 7은 도 1에 따른 라이트 동작 타이밍도이다.
상술한 본 발명의 실시예에 따른 반도체 장치(100)의 라이트 동작을 도 7을 참조하여 설명하면 다음과 같다.
외부 신호들(CAS, RAS, WE)의 조합이 라이트 동작을 정의하는 경우, 커맨드 제어부(102)는 리드/라이트 스트로브 신호(PCAS) 및 라이트 명령(WT)을 생성한다.
클럭 인에이블 신호 생성부(103)는 리드/라이트 스트로브 신호(PCAS)에 응답하여 인에이블 신호(CLKEN)를 정해진 구간 동안 활성화시킨다.
인에이블 신호(CLKEN)에 따라 리드 클럭 인에이블 신호(RDCLKDRVEN) 및 라이트 클럭 인에이블 신호(WTCLKDRVEN)가 활성화된다.
지연부(105)는 라이트 명령(WT)에 응답하여 지연된 라이트 명령(WTD)을 생성한다.
클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK) 중에서 라이트 클럭 인에이블 신호(WTCLKDRVEN)의 활성화 구간에 해당하는 클럭 신호들을 제 2 제어 클럭 신호(DODTCLK)로서 출력한다.
또한 클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK) 중에서 리드 클럭 인에이블 신호(RDCLKDRVEN)의 활성화 구간에 해당하는 클럭 신호들을 제 1 제어 클럭 신호(RDCLK)로서 출력한다.
제 2 레이턴시 쉬프트부(107)가 지연된 라이트 명령(WTD)을 쉬프트시켜 제 2 레이턴시 신호(DODTL) 및 라이트 구간 신호(WTCLKEN)를 생성한다.
이때 라이트 구간 신호(WTCLKEN)에 의해 라이트 클럭 인에이블 신호(WTCLKDRVEN)는 리드 클럭 인에이블 신호(RDCLKDRVEN)에 비해 긴 활성화 구간을 갖게 된다.
즉, 라이트 클럭 인에이블 신호(WTCLKDRVEN)는 리드/라이트 스트로브 신호(PCAS)의 활성화 개시 시점에서 제 2 레이턴시 신호(DODTL)의 활성화 종료 시점에 이르는 활성화 구간을 갖게 된다.
터미네이션 제어부(109)는 제 2 레이턴시 신호(DODTL) 및 제 2 제어 클럭 신호(DODTCLK)에 응답하여 반도체 장치의 라이트 동작 시 송신부(110)의 터미네이션 즉, 다이나믹 온 다이 터미네이션(Dynamic On Die Termination)을 제어한다.
도 8은 본 발명의 실시예에 따른 반도체 장치(200)의 블록도이다.
도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치(200)는 지연 고정 루프(101), 커맨드 제어부(202), 클럭 인에이블 신호 생성부(203), 클럭 제어부(104), 가변 지연부(105), 레이턴시 쉬프트부(106), 터미네이션 제어부(109) 및 송신부(110)를 포함한다.
지연 고정 루프(101)는 외부 클럭 신호(CLK)를 입력 받아 반도체 장치의 내부 신호 처리 지연 시간을 보상하기 위한 내부 클럭 신호 즉, 지연 고정 클럭 신호(DLLCLK)를 생성하도록 구성된다.
커맨드 제어부(202)는 외부 신호들(CAS, RAS, WE)을 디코딩하여 리드 스트로브 신호(PRD), 라이트 스트로브 신호(PWT), 리드 명령(RD) 및 라이트 명령(WT)을 생성하도록 구성된다.
이때 CAS는 컬럼 어드레스 스트로브 신호이고, RAS는 로우 어드레스 스트로브 신호이며, WE는 라이트 인에이블 신호이다.
클럭 인에이블 신호 생성부(203)는 리드 스트로브 신호(PRD), 라이트 스트로브 신호(PWT), 리드 구간 신호(RDCLKEN) 및 라이트 구간 신호(WTCLKEN)에 응답하여 리드 클럭 인에이블 신호(RDCLKDRVEN) 및 라이트 클럭 인에이블 신호(WTCLKDRVEN)를 생성하도록 구성된다.
클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK), 리드 클럭 인에이블 신호(RDCLKDRVEN) 및 라이트 클럭 인에이블 신호(WTCLKDRVEN)에 응답하여 제 1 제어 클럭 신호(RDCLK) 및 제 2 제어 클럭 신호(DODTCLK)를 생성하도록 구성된다.
지연부(105)는 리드 명령(RD) 및 라이트 명령(WT)을 정해진 지연 시간만큼 각각 지연시켜 지연된 리드 명령(RDD) 및 지연된 라이트 명령(WTD)을 출력하도록 구성된다.
이때 지연부(105)의 지연 시간은 지연 고정 루프(101)에서 내부적으로 조정되는 지연시간과 동일한 값으로 정해질 수 있다.
레이턴시 쉬프트부(106)는 제 1 레이턴시 쉬프트부(107) 및 제 2 레이턴시 쉬프트부(108)를 포함한다.
제 1 레이턴시 쉬프트부(107)는 지연된 리드 명령(RDD) 및 제 1 제어 클럭 신호(RDCLK)에 응답하여 제 1 레이턴시 신호(RDL) 및 리드 구간 신호(RDCLKEN)를 생성하도록 구성된다.
제 2 레이턴시 쉬프트부(108)는 지연된 라이트 명령(WTD) 및 제 2 제어 클럭 신호(DODTCLK)에 응답하여 제 2 레이턴시 신호(DODTL) 및 라이트 구간 신호(WTCLKEN)를 생성하도록 구성된다.
송신부(110)는 리드 명령(RD)에 해당하는 데이터 드라이빙 동작을 수행하도록 구성된다.
터미네이션 제어부(109)는 제 1 제어 클럭 신호(RDCLK), 제 1 레이턴시 신호(RDL) 및 제 2 레이턴시 신호(DODTL)에 응답하여 반도체 장치의 리드 및 라이트 동작 시 송신부(110)의 터미네이션을 제어하도록 구성된다.
터미네이션 제어부(109)는 반도체 장치의 리드 동작 시 제 1 제어 클럭 신호(RDCLK) 및 제 1 레이턴시 신호(RDL)에 응답하여 송신부(110)의 온 다이 터미네이션(On Die Termination)을 제어하도록 구성된다.
터미네이션 제어부(109)는 반도체 장치의 라이트 동작 시 제 2 레이턴시 신호(DODTL)에 응답하여 송신부(110)의 다이나믹 온 다이 터미네이션(Dynamic On Die Termination)을 제어하도록 구성된다.
도 9는 도 8의 커맨드 제어부(202)의 회로도이다.
도 9에 도시된 바와 같이, 커맨드 제어부(202)는 커맨드 디코더(111), 인버터(212) 및 로직 회로들(213, 214)를 포함한다.
커맨드 디코더(111)는 컬럼 어드레스 스트로브 신호(CAS), 로우 어드레스 스트로브 신호(RAS) 및 라이트 인에이블 신호(WE)를 디코딩하여 액티브 명령(ACT), 리드 명령(RD) 및 라이트 명령(WT)을 생성한다.
이때 컬럼 어드레스 스트로브 신호(CAS), 액티브 명령(ACT) 및 라이트 인에이블 신호(WE)가 각각 하이 레벨로 활성화되면 리드 명령(RD)이 활성화된 경우이다. 또한 컬럼 어드레스 스트로브 신호(CAS) 및 액티브 명령(ACT)이 각각 하이 레벨로 활성화되고, 라이트 인에이블 신호(WE)가 로우 레벨로 비 활성화되면 라이트 명령(WT)이 활성화된 경우이다.
인버터(212)는 라이트 인에이블 신호(WE)를 반전시켜 반전된 라이트 인에이블 신호(WEb)를 생성한다.
로직 회로(213)는 액티브 명령(ACT)과 컬럼 어드레스 스트로브 신호(CAS) 및 반전된 라이트 인에이블 신호(WEb)를 논리곱한 결과가 하이 레벨이면 리드 동작 리드 스트로브 신호(PRD)를 생성한다.
로직 회로(214)는 액티브 명령(ACT)과 컬럼 어드레스 스트로브 신호(CAS) 및 라이트 인에이블 신호(WE)를 논리곱한 결과가 하이 레벨이면 라이트 스트로브 신호(PWT)를 생성한다.
즉, 커맨드 제어부(202)는 리드 동작 시 리드 스트로브 신호(PRD)와 라이트 스트로브 신호(PWT) 중에서 리드 스트로브 신호(PRD) 만을 활성화시키며, 라이트 동작 시 리드 스트로브 신호(PRD)와 라이트 스트로브 신호(PWT) 중에서 라이트 스트로브 신호(PWT) 만을 활성화시킨다.
도 10은 도 8의 클럭 인에이블 신호 생성부(203)의 회로도이다.
도 10에 도시된 바와 같이, 클럭 인에이블 신호 생성부(203)는 제 1 신호 생성부(221) 및 제 2 신호 생성부(231)를 포함한다.
제 1 신호 생성부(221)는 리드 스트로브 신호(PRD) 및 리드 구간 신호(RDCLKEN)에 응답하여 리드 클럭 인에이블 신호(RDCLKDRVEN)를 생성하도록 구성된다.
제 1 신호 생성부(221)는 래치(222), 로직 회로들(224) 및 플립플롭 어레이(225)를 포함한다.
래치(222)는 자신의 출력 신호를 리드 스트로브 신호(PRD)에 응답하여 셋 시키고, 플립플롭 어레이(225)에 의한 지연 시간 이후에 리셋 시킨다.
로직 회로(224)는 래치(222)의 출력 신호와 리드 구간 신호(RDCLKEN)를 논리합하여 리드 클럭 인에이블 신호(RDCLKDRVEN)를 생성한다.
제 2 신호 생성부(231)는 라이트 스트로브 신호(PWT) 및 라이트 구간 신호(WTCLKEN)에 응답하여 라이트 클럭 인에이블 신호(WTCLKDRVEN)를 생성하도록 구성된다.
제 2 신호 생성부(231)는 래치(232), 로직 회로(234) 및 플립플롭 어레이(235)를 포함한다.
래치(232)는 자신의 출력 신호를 라이트 스트로브 신호(PWT)에 응답하여 셋 시키고, 플립플롭 어레이(235)에 의한 지연 시간 이후에 리셋 시킨다.
로직 회로(234)는 래치(232)의 출력 신호와 라이트 구간 신호(WTCLKEN)를 논리합하여 라이트 클럭 인에이블 신호(WTCLKDRVEN)를 생성한다.
상술한 커맨드 제어부(202), 클럭 인에이블 신호 생성부(203)를 제외한 나머지 구성들 즉, 지연 고정 루프(101), 클럭 제어부(104), 지연부(105), 제 1 레이턴시 쉬프트부(107), 제 2 레이턴시 쉬프트부(108), 터미네이션 제어부(109) 및 송신부(110)는 도 1과 동일하게 구성할 수 있다.
도 11은 도 8에 따른 리드 동작 타이밍도이다.
상술한 본 발명의 실시예에 따른 반도체 장치(200)의 리드 동작을 도 11을 참조하여 설명하면 다음과 같다.
외부 신호들(CAS, RAS, WE)의 조합이 리드 동작을 정의하는 경우, 커맨드 제어부(202)는 리드 스트로브 신호(PRD) 및 리드 명령(RD)을 생성한다.
클럭 인에이블 신호 생성부(203)는 리드 스트로브 신호(PRD)에 응답하여 리드 클럭 인에이블 신호(RDCLKDRVEN)를 활성화시킨다.
이때 라이트 스트로브 신호(PWT)는 비 활성화 상태이므로 라이트 클럭 인에이블 신호(WTCLKDRVEN)는 비 활성화 상태를 유지한다.
지연부(105)는 리드 명령(RD)에 응답하여 지연된 리드 명령(RDD)을 생성한다.
클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK) 중에서 리드 클럭 인에이블 신호(RDCLKDRVEN)의 활성화 구간에 해당하는 클럭 신호들을 제 1 제어 클럭 신호(RDCLK)로서 출력한다.
이때 라이트 클럭 인에이블 신호(WTCLKDRVEN)는 비 활성화 상태이다. 따라서 클럭 제어부(104)는 제 2 제어 클럭 신호(DODTCLK)의 생성을 차단한다.
즉, 반도체 장치의 리드 동작 시, 제 2 제어 클럭 신호(DODTCLK)의 토글링(Toggling)이 방지된다.
제 1 레이턴시 쉬프트부(107)가 지연된 리드 명령(RDD)을 쉬프트시켜 제 1 레이턴시 신호(RDL) 및 리드 구간 신호(RDCLKEN)를 생성한다.
리드 클럭 인에이블 신호(RDCLKDRVEN)의 활성화 구간이 리드 구간 신호(RDCLKEN)의 활성화 구간까지 연장된다.
즉, 리드 클럭 인에이블 신호(RDCLKDRVEN)는 리드 스트로브 신호(PRD)의 활성화 개시 시점에서 제 1 레이턴시 신호(RDL)의 활성화 종료 시점에 이르는 활성화 구간을 갖게 된다.
터미네이션 제어부(109)는 제 1 레이턴시 신호(RDL) 및 제 1 제어 클럭 신호(RDCLK)에 응답하여 반도체 장치의 리드 동작 시 송신부(110)의 터미네이션 즉, 온 다이 터미네이션(On Die Termination)을 제어한다.
상술한 바와 같이, 본 발명의 실시예에 따른 반도체 장치(200)는 리드 동작 시 라이트 동작 관련 클럭 신호 즉, 제 2 제어 클럭 신호(DODTCLK)의 토글링을 방지함으로써 전류 소모를 감소시킬 수 있다.
도 12는 도 8에 따른 라이트 동작 타이밍도이다.
상술한 본 발명의 실시예에 따른 반도체 장치(200)의 라이트 동작을 도 12를 참조하여 설명하면 다음과 같다.
외부 신호들(CAS, RAS, WE)의 조합이 라이트 동작을 정의하는 경우, 커맨드 제어부(102)는 라이트 스트로브 신호(PWT) 및 라이트 명령(WT)을 생성한다.
클럭 인에이블 신호 생성부(203)는 라이트 스트로브 신호(PWT)에 응답하여 라이트 클럭 인에이블 신호(WTCLKDRVEN)를 활성화시킨다.
이때 리드 스트로브 신호(PRD)는 비 활성화 상태이므로 리드 클럭 인에이블 신호(RDCLKDRVEN)는 비 활성화 상태를 유지한다.
지연부(105)는 라이트 명령(WT)에 응답하여 지연된 라이트 명령(WTD)을 생성한다.
클럭 제어부(104)는 지연 고정 클럭 신호(DLLCLK) 중에서 라이트 클럭 인에이블 신호(WTCLKDRVEN)의 활성화 구간에 해당하는 클럭 신호들을 제 2 제어 클럭 신호(DODTCLK)로서 출력한다.
이때 리드 클럭 인에이블 신호(RDCLKDRVEN)는 비 활성화 상태이다. 따라서 클럭 제어부(104)는 제 1 제어 클럭 신호(RDCLK)의 생성을 차단한다.
즉, 반도체 장치의 라이트 동작 시, 제 1 제어 클럭 신호(RDCLK)의 토글링이 방지된다.
제 2 레이턴시 쉬프트부(107)가 지연된 라이트 명령(WTD)을 쉬프트시켜 제 2 레이턴시 신호(DODTL) 및 라이트 구간 신호(WTCLKEN)를 생성한다.
라이트 클럭 인에이블 신호(WTCLKDRVEN)의 활성화 구간이 라이트 구간 신호(WTCLKEN)의 활성화 구간까지 연장된다.
즉, 라이트 클럭 인에이블 신호(WTCLKDRVEN)는 라이트 스트로브 신호(PWT)의
활성화 개시 시점에서 제 2 레이턴시 신호(DODTL)의 활성화 종료 시점에 이르는 활성화 구간을 갖게 된다.
터미네이션 제어부(109)는 제 2 레이턴시 신호(DODTL) 및 제 2 제어 클럭 신호(DODTCLK)에 응답하여 반도체 장치의 라이트 동작 시 송신부(110)의 터미네이션 즉, 다이나믹 온 다이 터미네이션(Dynamic On Die Termination)을 제어한다.
상술한 바와 같이, 본 발명의 실시예에 따른 반도체 장치(200)는 라이트 동작 시 리드 동작 관련 클럭 신호 즉, 제 1 제어 클럭 신호(RDCLK)의 토글링을 방지함으로써 전류 소모를 감소시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 외부 신호들을 디코딩하여 리드 스트로브 신호, 라이트 스트로브 신호, 리드 명령 및 라이트 명령을 생성하도록 구성된 커맨드 제어부;
    상기 리드 스트로브 신호에 응답하여 리드 클럭 인에이블 신호를 생성하고, 상기 라이트 스트로브 신호에 응답하여 라이트 클럭 인에이블 신호를 생성하도록 구성된 클럭 인에이블 신호 생성부;
    내부 클럭 신호 및 상기 리드 클럭 인에이블 신호에 응답하여 제 1 제어 클럭 신호를 생성하고, 상기 내부 클럭 신호 및 상기 라이트 클럭 인에이블 신호에 응답하여 제 2 제어 클럭 신호를 생성하도록 구성된 클럭 제어부;
    지연 리드 명령 및 상기 제 1 제어 클럭 신호에 응답하여 제 1 레이턴시 신호를 생성하고, 지연 라이트 명령 및 상기 제 2 제어 클럭 신호에 응답하여 제 2 레이턴시 신호를 생성하도록 구성된 레이턴시 쉬프트부를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    외부 클럭 신호를 입력 받아 상기 반도체 장치의 내부 신호 처리 지연 시간을 보상하기 위한 상기 내부 클럭 신호를 생성하도록 구성된 지연 고정 루프를 더 포함하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 리드 명령 및 상기 라이트 명령을 정해진 지연 시간만큼 각각 지연시켜 상기 지연 리드 명령 및 상기 지연 라이트 명령을 출력하도록 구성된 지연부를 더 포함하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 정해진 지연 시간은
    상기 지연 고정 루프에서 내부적으로 조정되는 지연시간과 동일하게 조정되는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 외부신호들은 컬럼 어드레스 스트로브 신호, 로우 어드레스 스트로브 신호 및 라이트 인에이블 신호를 포함하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 커맨드 제어부는
    상기 외부신호들을 디코딩하여 액티브 명령, 상기 리드 명령 및 상기 라이트 명령을 생성된 커맨드 디코더,
    상기 액티브 명령, 상기 컬럼 어드레스 스트로브 신호 및 반전된 상기 라이트 인에이블 신호를 조합하여 상기 리드 스트로브 신호를 생성하도록 구성된 제 1 로직 회로, 및
    상기 액티브 명령, 상기 컬럼 어드레스 스트로브 신호 및 상기 라이트 인에이블 신호를 조합하여 상기 라이트 스트로브 신호를 생성하도록 구성된 제 2 로직 회로를 포함하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 클럭 인에이블 신호 생성부는
    상기 리드 스트로브 신호 및 리드 구간 신호에 응답하여 상기 리드 클럭 인에이블 신호를 생성하고, 상기 라이트 스트로브 신호 및 라이트 구간 신호에 응답하여 상기 라이트 클럭 인에이블 신호를 생성하도록 구성되는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 레이턴시 쉬프트부는
    상기 지연 리드 명령 및 상기 제 1 제어 클럭 신호에 응답하여 상기 제 1 레이턴시 신호 및 상기 리드 구간 신호를 생성하고, 상기 지연 라이트 명령 및 상기 제 2 제어 클럭 신호에 응답하여 상기 제 2 레이턴시 신호 및 상기 라이트 구간 신호를 생성하도록 구성되는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 리드 명령에 해당하는 데이터 드라이빙 동작을 수행하도록 구성된 송신부, 및
    상기 제 1 제어 클럭 신호, 상기 제 1 레이턴시 신호 및 상기 제 2 레이턴시 신호에 응답하여 상기 반도체 장치의 리드 및 라이트 동작 시 상기 송신부의 터미네이션을 제어하도록 구성된 터미네이션 제어부를 더 포함하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 터미네이션 제어부는 상기 반도체 장치의 리드 동작 시 상기 제 1 제어 클럭 신호 및 상기 제 1 레이턴시 신호에 응답하여 상기 송신부의 온 다이 터미네이션(On Die Termination)을 제어하도록 구성되는 반도체 장치.
  11. 제 9 항에 있어서,
    상기 터미네이션 제어부는 상기 반도체 장치의 라이트 동작 시 상기 제 2 레이턴시 신호에 응답하여 상기 송신부의 다이나믹 온 다이 터미네이션을 제어하도록 구성되는 반도체 장치.
  12. 제 1 항에 있어서,
    상기 클럭 인에이블 신호 생성부는
    상기 리드 스트로브 신호 및 리드 구간 신호에 응답하여 상기 리드 클럭 인에이블 신호를 생성하도록 구성된 제 1 신호 생성부, 및
    상기 라이트 스트로브 신호 및 라이트 구간 신호에 응답하여 상기 라이트 클럭 인에이블 신호를 생성하도록 구성된 제 2 신호 생성부를 포함하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 제 1 신호 생성부는
    플립플롭 어레이,
    자신의 출력 신호를 상기 리드 스트로브 신호에 응답하여 셋 시키고, 상기 플립플롭 어레이에 의한 지연 시간 이후에 리셋 시키도록 구성된 래치, 및
    상기 래치의 출력 신호와 상기 리드 구간 신호를 조합하여 상기 리드 클럭 인에이블 신호를 생성하도록 구성되는 로직 회로를 포함하는 반도체 장치.
  14. 제 12 항에 있어서,
    상기 제 2 신호 생성부는
    플립플롭 어레이,
    자신의 출력 신호를 상기 라이트 스트로브 신호에 응답하여 셋 시키고, 상기 플립플롭 어레이에 의한 지연 시간 이후에 리셋 시키도록 구성된 래치, 및
    상기 래치의 출력 신호와 상기 라이트 구간 신호를 조합하여 상기 라이트 클럭 인에이블 신호를 생성하도록 구성되는 로직 회로를 포함하는 반도체 장치.
  15. 제 1 항에 있어서,
    상기 커맨드 제어부는
    상기 반도체 장치의 리드 동작 시 상기 리드 스트로브 신호와 상기 라이트 스트로브 신호 중에서 상기 리드 스트로브 신호 만을 활성화시키도록 구성되는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 클럭 제어부는
    상기 반도체 장치의 리드 동작 시, 상기 내부 클럭 신호 중에서 상기 리드 클럭 인에이블 신호의 활성화 구간에 해당하는 클럭 신호를 상기 제 1 제어 클럭 신호로서 출력하도록 구성되는 반도체 장치.
  17. 제 1 항에 있어서,
    상기 커맨드 제어부는
    상기 반도체 장치의 라이트 동작 시 상기 리드 스트로브 신호와 상기 라이트 스트로브 신호 중에서 상기 라이트 스트로브 신호 만을 활성화시키도록 구성되는 반도체 장치.
  18. 제 17 항에 있어서,
    상기 클럭 제어부는
    상기 반도체 장치의 라이트 동작 시, 상기 내부 클럭 신호 중에서 상기 라이트 클럭 인에이블 신호의 활성화 구간에 해당하는 클럭 신호를 상기 제 2 제어 클럭 신호로서 출력하도록 구성되는 반도체 장치.
KR1020130055481A 2013-05-16 2013-05-16 반도체 장치 KR102005791B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130055481A KR102005791B1 (ko) 2013-05-16 2013-05-16 반도체 장치
US13/974,497 US9058864B2 (en) 2013-05-16 2013-08-23 Semiconductor apparatus
CN201310585687.5A CN104167219B (zh) 2013-05-16 2013-11-19 半导体装置
US14/705,106 US9418718B2 (en) 2013-05-16 2015-05-06 Semiconductor apparatus with clock control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055481A KR102005791B1 (ko) 2013-05-16 2013-05-16 반도체 장치

Publications (2)

Publication Number Publication Date
KR20140135371A true KR20140135371A (ko) 2014-11-26
KR102005791B1 KR102005791B1 (ko) 2019-10-01

Family

ID=51895671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055481A KR102005791B1 (ko) 2013-05-16 2013-05-16 반도체 장치

Country Status (3)

Country Link
US (2) US9058864B2 (ko)
KR (1) KR102005791B1 (ko)
CN (1) CN104167219B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005791B1 (ko) * 2013-05-16 2019-10-01 에스케이하이닉스 주식회사 반도체 장치
KR20160001034A (ko) * 2014-06-26 2016-01-06 에스케이하이닉스 주식회사 반도체 장치의 모니터링 회로
US9222976B1 (en) * 2015-06-22 2015-12-29 Xilinx, Inc. Methods and circuits for debugging multiple IC packages
KR102469171B1 (ko) * 2016-02-05 2022-11-22 에스케이하이닉스 주식회사 래치 회로, 리시버 회로, 이를 이용하는 반도체 장치 및 시스템
CN107180653A (zh) * 2016-03-10 2017-09-19 中兴通讯股份有限公司 一种获取ddr odt参数的方法和装置
US10163474B2 (en) * 2016-09-22 2018-12-25 Qualcomm Incorporated Apparatus and method of clock shaping for memory
KR102677591B1 (ko) * 2016-11-03 2024-06-24 에스케이하이닉스 주식회사 반도체장치
KR20180093648A (ko) * 2017-02-14 2018-08-22 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10403340B2 (en) * 2018-02-07 2019-09-03 Micron Technology, Inc. Techniques for command synchronization in a memory device
US10607671B2 (en) * 2018-02-17 2020-03-31 Micron Technology, Inc. Timing circuit for command path in a memory device
KR102544182B1 (ko) * 2018-05-08 2023-06-16 에스케이하이닉스 주식회사 반도체 장치
US11658668B2 (en) * 2018-06-14 2023-05-23 SK Hynix Inc. Semiconductor device
US10892002B2 (en) * 2018-10-24 2021-01-12 Micron Technology, Inc. Selectively controlling clock transmission to a data (DQ) system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945802B1 (ko) * 2008-06-24 2010-03-08 주식회사 하이닉스반도체 클럭을 생성하는 반도체 집적 회로
KR101043722B1 (ko) * 2010-02-04 2011-06-27 주식회사 하이닉스반도체 레이턴시 제어회로 및 이를 포함하는 반도체 메모리장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301048B1 (ko) * 1998-10-19 2001-09-06 윤종용 지연단의수가가변하는지연동기루프및이를구동하는방법
KR100812600B1 (ko) * 2005-09-29 2008-03-13 주식회사 하이닉스반도체 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자
KR20110052941A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 어디티브 레이턴시를 가지는 반도체 장치
KR101068570B1 (ko) * 2010-03-08 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR101157031B1 (ko) * 2010-11-17 2012-07-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
KR20120110431A (ko) * 2011-03-29 2012-10-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20130050852A (ko) * 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 어드레스 디코딩 방법과 이를 이용한 반도체 메모리 장치
KR101998750B1 (ko) * 2012-07-16 2019-10-01 에스케이하이닉스 주식회사 반도체 장치
US8928349B2 (en) * 2012-07-25 2015-01-06 Samsung Electronics Co., Ltd. On-die termination circuit, semiconductor memory device and memory system
KR101989393B1 (ko) * 2012-08-24 2019-06-14 에스케이하이닉스 주식회사 반도체 장치의 도메인 크로싱 회로
KR102005791B1 (ko) * 2013-05-16 2019-10-01 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945802B1 (ko) * 2008-06-24 2010-03-08 주식회사 하이닉스반도체 클럭을 생성하는 반도체 집적 회로
KR101043722B1 (ko) * 2010-02-04 2011-06-27 주식회사 하이닉스반도체 레이턴시 제어회로 및 이를 포함하는 반도체 메모리장치

Also Published As

Publication number Publication date
US9418718B2 (en) 2016-08-16
CN104167219B (zh) 2017-12-15
US20150235684A1 (en) 2015-08-20
KR102005791B1 (ko) 2019-10-01
CN104167219A (zh) 2014-11-26
US20140340969A1 (en) 2014-11-20
US9058864B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
KR20140135371A (ko) 반도체 장치
KR101179462B1 (ko) 반도체 메모리 장치 및 그를 포함하는 반도체 메모리 시스템
US8624647B2 (en) Duty cycle correction circuit for memory interfaces in integrated circuits
US7990781B1 (en) Write strobe generation for a memory interface controller
US9196349B2 (en) Semiconductor device
JP4915692B2 (ja) 半導体メモリ素子の内部アドレス生成装置
KR100753081B1 (ko) 내부 어드레스 생성장치를 구비하는 반도체메모리소자
KR100929834B1 (ko) 반도체 메모리 소자와 그의 구동 방법
JP2009124532A (ja) 半導体集積回路
KR20040037787A (ko) 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로
KR100870426B1 (ko) 내부 제어신호 생성장치를 구비하는 반도체메모리소자
KR101950319B1 (ko) 온 다이 터미네이션 회로
KR20060054575A (ko) 반도체 메모리 장치의 명령 디코더
KR20110045394A (ko) 반도체 메모리 장치 및 그 구동 방법
KR100616493B1 (ko) 디디알 에스디램의 입력버퍼 제어 방법 및 장치
KR20130142744A (ko) 리셋 신호 생성장치
KR101007986B1 (ko) 지연고정루프회로의 클럭트리 회로
KR100529039B1 (ko) 도메인 크로싱 마진을 증가시킨 반도체 메모리 소자
KR100945794B1 (ko) 반도체 집적회로 및 그 어드레스/커맨드 처리방법
KR100884608B1 (ko) 반도체메모리소자
KR20060087009A (ko) 지연고정루프회로의 클럭트리 회로
KR20120068310A (ko) 펄스 신호 생성 회로와 그의 동작 방법
KR20120004682A (ko) 반도체 메모리 장치
KR20080114404A (ko) 데이터 출력 제어 장치
KR20120005349A (ko) 데이터스트로브신호 입력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant