[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130018146A - 칩 부품 구조체 및 제조방법 - Google Patents

칩 부품 구조체 및 제조방법 Download PDF

Info

Publication number
KR20130018146A
KR20130018146A KR1020120086779A KR20120086779A KR20130018146A KR 20130018146 A KR20130018146 A KR 20130018146A KR 1020120086779 A KR1020120086779 A KR 1020120086779A KR 20120086779 A KR20120086779 A KR 20120086779A KR 20130018146 A KR20130018146 A KR 20130018146A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
surface electrode
chip component
multilayer ceramic
Prior art date
Application number
KR1020120086779A
Other languages
English (en)
Other versions
KR101506256B1 (ko
Inventor
카즈오 핫토리
이사무 후지모토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20130018146A publication Critical patent/KR20130018146A/ko
Application granted granted Critical
Publication of KR101506256B1 publication Critical patent/KR101506256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

구조 설계나 실장이 용이하고, 종래의 일반적인 실장 구조와 동등한 실장 강도 및 전기 특성을 가지는 칩 부품 구조체 및 제조방법을 실현한다.
적층 세라믹 콘덴서(20)는 평판상의 내부전극(200)이 소정층 적층된 구조이다. 인터포저(30)는 적층 세라믹 콘덴서(20)의 외형보다도 넓은 기판(31)을 포함한다. 기판(31)의 제1주면에는 적층 세라믹 콘덴서(20)를 실장하기 위한 제1표면전극(321,331)이 형성되고, 제2주면에는 외부 회로기판(90)으로 접속하기 위한 제1이면전극(322,332)이 형성되어 있다. 인터포저(30)의 측면에는 오목부(310)가 형성되고, 오목부(310)의 벽면에는 접속 도체(343)가 형성되어 있다. 기판(31)의 표면에는 가장자리부를 따라 레지스트막(321A,331A)이 형성되어 있다.

Description

칩 부품 구조체 및 제조방법{Chip-component structure and method of producing same}
본 발명은 적층 세라믹 콘덴서와, 상기 적층 세라믹 콘덴서를 회로기판에 실장할 때에 사용하는 인터포저(interposer)를 포함한 칩 부품 구조체 및 제조방법에 관한 것이다.
현재, 칩 부품, 특히 소형의 적층 세라믹 콘덴서는 휴대전화 등의 이동체 단말기기에 많이 이용되고 있다. 적층 세라믹 콘덴서는 내부전극과 세라믹을 교대로 적층한 직사각형상의 부품 본체와, 상기 부품 본체의 대향하는 양단에 형성된 외부전극으로 구성된다.
종래, 일반적으로는, 특허문헌 1에 나타내는 바와 같이, 적층 세라믹 콘덴서는 이동체 단말의 회로기판의 실장용 랜드에 외부전극을 직접 배치하고, 실장용 랜드와 외부전극을 솔더 등의 접합제로 접합함으로써, 회로기판에 전기적 물리적으로 접속되어 있었다.
그런데, 적층 세라믹 콘덴서는, 상기 적층 세라믹 콘덴서에 인가되는 전압의 변화에 의해, 기계적인 뒤틀림이 생기는 경우가 있다. 상기 뒤틀림이 발생하면 뒤틀림은 회로기판에 전달되어 회로기판이 진동한다. 회로기판이 진동하면 사람의 귀에 들리는 진동음이 생기는 경우가 있다.
이것을 해결하는 구성으로서, 예를 들면 특허문헌 2에는 실장용 랜드에 직접 적층 세라믹 콘덴서를 실장하지 않는 것이 기재되어 있다. 특허문헌 2에서는 절연성 기판으로 이루어지는 인터포저를 사용하고 있다. 인터포저를 사용할 경우, 적층 세라믹 콘덴서를 인터포저의 상면전극에 접합하고, 상기 인터포저의 하면전극을 회로기판의 실장용 전극에 접합하고 있다. 상면전극과 하면전극은 인터포저를 관통하는 비아홀에 의해 도통되어 있다.
일본국 공개특허공보 평8-55752호 일본국 공개특허공보 2004-134430호
그러나 상술의 특허문헌 2의 구성에서는, 인터포저에 있어서의 하면전극의 배열 방향과, 상면전극의 배열 방향이 교차하는, 즉 적층 세라믹 콘덴서의 외부전극의 배열 방향과 인터포저의 회로기판에의 실장 전극의 배열 방향이 교차한다고 하는 특수한 구조를 사용하고 있다. 따라서, 적층 세라믹 콘덴서를 회로기판으로 직접 실장하여 진동음이 발생한 경우에, 특허문헌 2와 같이 인터포저를 사용했을 때, 랜드 패턴의 변경 등을 요하게 된다. 이러한 랜드 패턴의 변경은 고밀도 실장이 요구되는 현재의 회로기판에서는 곤란하였다. 그리하여, 보다 용이하게 구조 설계나 실장을 행할 수 있는 것이 요망되고 있다.
또한 일반적으로 인터포저 등은 전극을 형성한 기판에 적층 세라믹 콘덴서를 실장하여, 컷트함으로써 제조되는데, 전극 부분을 컷트함으로써 거칠거칠함이 발생하고, 그 발생한 거칠거칠함이 인터포저의 실장시에 있어서의 솔더링의 장해가 되어, 실장시에 있어서의 인터포저와 적층 세라믹 콘덴서의 접속 신뢰성이 열화할 우려가 있다.
따라서, 본 발명의 목적은 구조 설계나 실장이 용이하고, 종래의 일반적인 실장 구조와 동등한 실장 강도를 가지는 칩 부품 구조체 및 제조방법을 실현하는 것에 있다.
본 발명에 따른 칩 부품 구조체는, 평행한 표리면 및 상기 표리면에 직교하는 4측면으로 이루어지는 직사각형상의 기판과, 상기 기판의 표면에 있어서의 1측면 근방에 마련된 제1표면전극과, 상기 기판의 표면에 있어서의 상기 1측면에 평행한 측면 근방에 마련된 제2표면전극과, 상기 제1표면전극에 대향하는 상기 기판의 이면에 마련된 제1이면전극과, 상기 제2표면전극에 대향하는 상기 기판의 이면에 마련된 제2이면전극과, 상기 기판의 표면에 실장되고, 상기 제1표면전극에 접속하는 제1외부전극, 및 상기 제2표면전극에 접속하는 제2외부전극을 가지는 직방체 형상의 칩 부품과, 상기 기판의 측부 또는 모퉁이부에 마련되고, 상기 제1표면전극 및 상기 제1이면전극을 도통하는 제1접속 도체와, 상기 기판의 측부 또는 모퉁이부에 마련되며, 상기 제2표면전극 및 상기 제2이면전극을 도통하는 제2접속 도체를 포함하고, 상기 기판에 실장된 상기 칩 부품측이 되는 상기 제1표면전극 및 상기 제2표면전극에는, 상기 기판의 가장자리부 전주(全周) 또는 가장자리부의 부분적으로 보호막이 형성되어 있는 것을 특징으로 한다.
이 구성에서는, 제1표면전극 및 제2표면전극의 가장자리부를 따라 보호막(예를 들면 레지스트막)이 형성되어 있기 때문에, 제조 공정에서 표면전극을 형성하기 위해 도전성 패턴을 컷트하는 공정에서, 컷트 부분에 거칠거칠함이 발생하는 것을 방지할 수 있다. 이것에 의해, 거칠거칠함에 의해 생기는 인터포저 실장시의 솔더링의 장해나 인터포저와 칩 부품의 접속 신뢰성의 열화 등을 억제할 수 있다.
또한 보호막이 인터포저에 형성되어 있으므로, 표면 실장기를 사용하여 칩 부품 집합체를 회로기판에 실장할 때, 보호막이 칩 부품 집합체의 가장자리부를 보호하는 역할도 겸하기 때문에, 칩 부품 집합체가 결여되거나, 깨지는 것을 억제할 수 있어 칩 부품 집합체를 회로기판에 실장하기 쉬워진다.
본 발명에 따른 칩 부품 구조체는 상기 4측면의 어느 하나의 측면, 또는 2개의 측면이 이루는 모퉁이부에 형성되고, 적어도 일부가 상기 제1표면전극 및 상기 제1이면전극의 사이에 위치하며, 상기 표리면의 법선방향을 따라 형성된 제1홈부와, 상기 4측면의 어느 하나의 측면, 또는 2개의 측면이 이루는 모퉁이부에 형성되고, 적어도 일부가 상기 제2표면전극 및 상기 제2이면전극의 사이에 위치하며, 상기 표리면의 법선방향을 따라 형성된 제2홈부를 더 포함하고, 상기 제1접속 도체는 상기 제1홈부의 내주면에 형성되며, 상기 제2접속 도체는 상기 제2홈부의 내주면에 형성되어 있는 구성이 바람직하다.
이 구성에서는, 기판의 측면 또는 모퉁이부에 홈부를 형성하고 있음으로써, 예를 들면 회로기판에 칩 부품 구조체를 솔더 등의 접합제에 의해 실장할 경우, 접합제가 홈부로 빠지는 양이 많아져, 접합제가 표면전극으로 젖어 오르는 양을 억제할 수 있다. 그 결과, 칩 부품이 인가 전압의 변화에 기인하여 뒤틀림이 생긴 경우에, 접합제가 그 뒤틀림이 생긴 영역에 부착되기 어렵게 할 수 있다. 또한 표면전극의 가장자리부를 따라 보호막이 형성되어 있기 때문에, 제조 공정에서 표면전극을 형성하기 위해 도전성 패턴을 컷트하는 공정에서, 컷트 부분에 거칠거칠함이 발생하는 것을 방지할 수 있다. 이것에 의해, 거칠거칠함에 의해 생기는 인터포저 실장시의 솔더링의 장해나 인터포저와 칩 부품의 접속 신뢰성의 열화 등을 억제할 수 있다.
본 발명에 따른 칩 부품 구조체에 있어서, 상기 제1표면전극은 평판상이며, 적어도 1측면이, 상기 제1홈부가 형성된 상기 기판의 측면과 높이가 같아지도록, 상기 기판의 표면에 마련되어 있고, 상기 제2표면전극은 평판상이며, 적어도 1측면이, 상기 제2홈부가 형성된 상기 기판의 측면과 높이가 같아지도록, 상기 기판의 표면에 마련되어 있는 구성이어도 된다.
이 구성에서는, 표면전극이 홈부가 형성된 기판의 측면과 높이가 같아지도록 되어 있다. 이것에 의해, 소편화(小片化)된 칩 부품 구조체의 제조가 가능해진다.
본 발명에 따른 칩 부품 구조체에 있어서, 상기 제1표면전극 및 상기 제2표면전극은 각각 3측면이 상기 기판의 3측면과 높이가 같아지도록 마련되어 있는 구성이어도 된다.
이 구성에서는, 표면전극이 홈부가 형성된 기판의 측면과, 그 측면에 직교하는 기판의 2측면의 양쪽과 높이가 같게 되어 있다. 이것에 의해, 보다 소편화된 칩 부품 구조체의 제조가 가능해진다.
본 발명에 따른 칩 부품 구조체에 있어서, 상기 칩 부품은 복수의 세라믹층과 내부전극이 교대로 적층되고, 대향하는 양단부에 상기 제1외부전극 및 상기 제2외부전극이 형성된 세라믹 적층체를 포함하는 적층 세라믹 콘덴서이며, 상기 적층 세라믹 콘덴서는 상기 기판의 표면과 상기 내부전극이 평행해지도록 실장되어 있는 구성이어도 된다.
이 구성에서는, 적층 세라믹 콘덴서의 실장하는 방향을 규제함으로써, 인가 전압의 변화에 의한 적층 세라믹 콘덴서의 뒤틀림이 큰 영역에, 솔더 등으로 이루어지는 접합제가 부착되는 것을 방지할 수 있다. 또한 평판상의 인터포저를 사용하여, 상기 인터포저상에 적층 세라믹 콘덴서를 실장하는 구조이므로, 구조 설계나 실장이 용이하고, 종래의 일반적인 실장 구조와 동등한 실장 강도 및 전기 특성을 실현할 수 있다.
이 발명에 나타내는 칩 부품 구조체를 사용하여 적층 세라믹 콘덴서를 회로기판으로 실장하면, 실장시의 접합제에 의한 접합의 장해, 및 인터포저와 칩 부품의 접속 신뢰성의 열화 등을 억제할 수 있다. 또한 구조가 간소하여 소형화가 가능하고, 회로기판에의 실장 구조가 용이해진다. 또한 종래의 일반적인 실장 구조와 동등한 실장 강도 및 전기 특성을 확보할 수도 있다.
도 1은 실시형태에 따른 칩 부품 구조체(10)의 외관 사시도 및 실장 상태 사시도이다.
도 2는 실시형태에 따른 칩 부품 구조체(10)의 사면도(四面圖)이다.
도 3은 실시형태에 따른 칩 부품 구조체(10)의 실장 상태를 나타내는 제1측면도 및 제2측면도이다.
도 4는 칩 부품 구조체의 제조시에 있어서의 하나의 제조 공정을 설명하기 위한 모식도이다.
도 5는 다른 예의 칩 부품 구조체를 나타내는 상면시도(上面視圖)이다.
본 발명의 실시형태에 따른 칩 부품 구조체에 대하여, 도면을 참조하여 설명한다. 도 1(A)는 실시형태에 따른 칩 부품 구조체(10)의 외관 사시도이며, 도 1(B)는 칩 부품 구조체(10)의 실장 상태 사시도이다. 도 2는 실시형태에 따른 칩 부품 구조체(10)의 사면도이며, 도 2(A)는 평면도, 도 2(B)는 제1(긴 면측)측면도, 도 2(C)는 제2(짧은 면측)측면도, 도 2(D)는 이면도이다. 도 3은 실시형태에 따른 칩 부품 구조체(10)의 실장 상태를 나타내는 제1측면도 및 제2측면도이다.
칩 부품 구조체(10)는 적층 세라믹 콘덴서(칩 부품)(20)과 인타포저(30)를 포함한다.
적층 세라믹 콘덴서(20)는, 평판상으로 이루어지는 복수의 내부전극(200)이, 유전체층을 끼고 소정 매수 적층된 직방체상의 세라믹 적층체(21)를 포함한다. 세라믹 적층체(21)의 긴 방향의 양단에는, 각각 다른 내부전극(200)에 접속하는 제1외부전극(221) 및 제2외부전극(222)이 형성되어 있다.
제1외부전극(221) 및 제2외부전극(222)은 긴 방향의 양단면 뿐 아니라, 상기 긴 방향의 양단면으로부터 짧은 방향(긴 방향에 직교하는 방향)의 양단면 및 천정면 및 바닥면에 걸쳐 퍼지도록 형성되어 있다. 제1외부전극(221) 및 제2외부전극(222)에는 내부식성이나 도전성을 가미하여 소정의 금속 도금이 실시되어 있다.
이와 같이 형성되는 적층 세라믹 콘덴서(20)는, 예를 들면 길이(긴 방향)×폭(짧은 방향)이 3.2mm×1.6mm, 2.0mm×1.25mm, 1.6mm×0.8mm, 1.0mm×0.5mm, 0.6mm×0.3mm 등의 치수로 형성되어 있다.
인터포저(30)는 기판(31)을 포함한다. 기판(31)은 예를 들면 0.5mm정도~1.0mm정도의 두께로 이루어지는 절연성 수지에 의해 형성되어 있다. 기판(31)은 평판면인 제1주면 및 제2주면에 직교하는 방향(법선방향)으로부터 보아, 적층 세라믹 콘덴서(20)와 유사한 거의 직사각형상으로 형성되어 있다.
기판(31)은 법선방향으로부터 보아, 긴 방향 및 짧은 방향 모두 적층 세라믹 콘덴서(20)보다도 크게 형성되어 있다. 예를 들면, 적층 세라믹 콘덴서(20)의 길이 및 폭에 대하여 소정의 비율로 불거져 나오는 크기나, 적층 세라믹 콘덴서(20)의 외주에 대하여 소정 길이만큼 불거져 나오는 형상으로 형성되어 있다.
이하의 설명에서는, 기판(31)의 짧은 방향을 따른 측면을 짧은 측면이라 칭하고, 긴 방향을 따른 측면을 긴 측면이라 칭한다. 또한 적층 세라믹 콘덴서(20)가 실장되는 기판(31)의 표면을 제1주면이라 칭하고, 제1주면에 평행하며, 외부 회로기판(90)에 실장되는 기판(31)의 이면을 제2주면이라 칭한다.
기판(31)의 짧은 측면에는 짧은 방향의 거의 중앙 위치에 오목부(홈부)(310)가 각각 형성되어 있다. 오목부(310)는 법선방향으로부터 보아, 소정의 지름으로 이루어지는 원호 형상이며, 기판(31)의 두께 방향으로 관통하고 있다. 이 오목부(310)는 기판(31)의 제1주면 및 제2주면에 형성되는 후술의 전극과 접하고 있다.
각 오목부(310)는 적층 세라믹 콘덴서(20)의 제1외부전극(221) 및 제2외부전극(222)의 바닥면 아래에, 원호의 중간부가 들어가는 형상으로 형성되어 있다. 바꿔 말하면, 법선방향으로부터 보아, 각 오목부(310)는 원호의 중간부가 적층 세라믹 콘덴서(20)와 겹치도록 형성되어 있다. 또한 다른 표현으로 나타내면, 적층 세라믹 콘덴서(20)는 양단의 제1외부전극(221) 및 제2외부전극(222)이 각각 오목부(310)의 중간부에 겹치도록 실장되어 있다.
기판(31)의 제1주면에는 제1표면전극(321) 및 제2표면전극(331)이 형성되어 있다. 제1표면전극(321) 및 제2표면전극(331)은 장변 및 단변으로 이루어지는 직사각형상의 표리면을 가지는 평판상이다. 제1표면전극(321) 및 제2표면전극(331)의 표면에는 적층 세라믹 콘덴서(20)가 실장되고, 이면이 기판(31)에 접합되어 있다. 제1표면전극(321)과 제2표면전극(331)은 장변측의 1측면이 기판(31)의 짧은 측면과 일치하며, 기판(31)의 긴 방향으로 이간하여 마련되어 있다.
기판(31)의 짧은 측면 및 긴 측면을 따른 제1표면전극(321)의 표면의 가장자리 부분에는, 라인상의 레지스트막(보호막)(321A)이 형성되어 있다. 마찬가지로, 기판(31)의 짧은 측면 및 긴 측면을 따른 제1표면전극(331)의 표면의 가장자리 부분에는, 라인상의 레지스트막(331A)이 형성되어 있다. 제1표면전극(321) 및 제2표면전극(331)은, 제조 공정에 있어서, 전해 도금법에 의한 전극 표면 처리가 실시된 하나의 전극 패턴이 컷트되어 형성되어 있다. 레지스트막(321A,331A)은, 그 제조 공정에 있어서, 전극 패턴을 컷트할 때에 컷트 부분에 발생하는 거칠거칠함을 방지하고 있다.
레지스트막(321A,331A)의 두께는 적당히 변경 가능한데, 패턴상에서 15㎛이상인 것이 바람직하다. 또한 거칠거칠함의 방지를 위해 레지스트막(321A,331A)을 형성하고 있는데, 거칠거칠함의 발생을 억제할 수 있는 수지막이면 적당히 변경 가능하다.
또한 제1표면전극(321) 및 제2표면전극(331)의 형상은 적층 세라믹 콘덴서(20)의 외부전극 형상에 따라 적당히 설정하면 된다. 이렇게 하면, 적층 세라믹 콘덴서(20)를 인터포저(30)에 실장할 때에, 이른바 셀프 얼라인먼트(self-alignment effect)의 효과를 얻을 수 있어, 인터포저(30)상의 소망하는 위치에 적층 세라믹 콘덴서(20)를 실장할 수 있다. 그리고, 이 효과에 의해, 외부 회로기판(90)으로부터의 솔더의 젖어 오름 방지 효과가 보다 확실하게 얻어진다.
기판(31)의 제2주면에는 제1이면전극(322) 및 제2이면전극(332)이 형성되어 있다. 제1이면전극(322)은 제1표면전극(321)에 대향하도록 형성되어 있다. 제2이면전극(332)은 제2표면전극(331)에 대향하도록 형성되어 있다. 제1이면전극(322) 및 제2이면전극(332)은 짧은 방향을 따라 양단의 소정 길이가 비형성부가 되는 형상으로 형성되어 있다. 또한 제1이면전극(322) 및 제2이면전극(332)의 형상은, 상기 칩 부품 구조체(10)가 실장되는 외부 회로기판(90)의 실장용 랜드(901)의 형상에 따라 적당히 설정하면 된다.
오목부(310)의 내주면에는 접속 도체(343)가 형성되어 있다. 접속 도체(343)에 의해, 제1표면전극(321)과 제1이면전극(322)이 도통하여 제2표면전극(331)과 제2이면전극(332)이 도통한다.
이와 같은 구조의 인터포저(30)에 대하여, 도 1~도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서(20)를, 내부전극(200)의 평판면이, 인터포저(30)의 제1주면 및 제2주면과 평행해지도록 실장한다.
적층 세라믹 콘덴서(20)의 제1외부전극(221)은 인터포저(30)의 제1표면전극(321)상에 실장된다. 적층 세라믹 콘덴서(20)의 제2외부전극(222)은 인터포저(30)의 제2표면전극(331)상에 실장된다. 이때, 제1외부전극(221)과 제1표면전극(321)의 접합, 및 제2외부전극(222)과 제2표면전극(331)의 접합은, 제1외부전극(221)과 제2외부전극(222)의 실장면측에 있어서, 제1외부전극(221)과 제2외부전극(222)의 금속 도금(예를 들면 주석 도금)의 재용융에 의해 실현된다. 이것에 의해, 제1외부전극(221)과 제1표면전극(321)의 사이에 접합층(41)이 형성되어 전기적, 기계적으로 접속되고, 제2외부전극(222)과 제2표면전극(331)의 사이에 접합층(41)이 형성되어 전기적, 기계적으로 접속된다.
또한 제1표면전극(321) 및 제2표면전극(331)에 외부전극과 동일한 금속 도금을 미리 행하고 있으면, 제1표면전극(321) 및 제2표면전극(331)의 금속 도금도 포함하여 접속된다. 또한 적층 세라믹 콘덴서(20)와 인터포저(30)의 접합은 제1, 제2외부전극(221,222)의 금속 도금이나 인터포저(30)의 금속 도금을 사용하지 않고, 접합제(예를 들면, 솔더)에 의해 행해도 된다.
이와 같이 형성된 칩 부품 구조체(10)는, 도 1(B) 및 도 3에 나타내는 바와 같이, 외부 회로기판(90)으로 실장된다. 이때, 제1이면전극(322) 및 제2이면전극(332)이 외부 회로기판(90)의 각 실장용 랜드(901)에 접속되도록 실장된다. 제1이면전극(322) 및 제2이면전극(332)과 각 실장용 랜드(901)의 접속에는 접합제(예를 들면 솔더)(400)를 사용한다.
이와 같은 접합제(400)에 의한 접합에서는, 적어도 외부 회로기판(90)의 실장용 랜드(901)로부터 인터포저(30)의 오목부(310)의 접속 도체(343)에 걸쳐 필렛이 형성되도록 접합을 행한다. 이와 같이 필렛을 형성함으로써, 칩 부품 구조체(10)의 실장시의 들뜸을 방지하거나, 접합 강도를 확보할 수 있거나, 접합 상태 불량을 육안으로 확인할 수 있기 때문에 매우 유효하다. 또한 접합제(400)는 솔더가 적합하지만, 솔더 이외에도 적절한 젖음성을 가지고 도전성을 가지는 접합제이면 다른 재료를 사용해도 된다.
이와 같은 접합제(400)에 의한 접합을 행하면, 공급되는 접합제의 양이 많았을 경우, 오목부(310)의 접속 도체(343)에서 필렛을 형성하는 것 이상으로, 상기 접속 도체(343)를 통해 인터포저(30)의 상면측까지 접합제(400)가 젖어 올라가는 것을 생각할 수 있다.
그러나 본 실시형태의 구성에서는, 인터포저(30)의 양단이 적층 세라믹 콘덴서(20)의 양단으로부터 이간하고 있기 때문에, 접합제(400)가 인터포저(30)의 상면측까지 젖어 올라도 제1, 제2외부전극(221,222)까지 도달하기 어렵다. 따라서, 제1, 제2외부전극(221,222)의 주면(적층 세라믹 콘덴서(20)의 긴 방향의 양단면)에까지 젖어 오르는 접합제(400)의 양을 억제할 수 있다.
또한 적층 세라믹 콘덴서(20)의 바닥면측까지 들어가는 오목부(310)를 포함하고, 상기 오목부(310)에만 접속 도체(343)가 형성되어 있기 때문에, 접합제(400)가 인터포저(30)의 표면에 젖어 오르는 과정에서, 적층 세라믹 콘덴서(20)의 바닥면을 개재하게 되어, 제1, 제2외부전극(221,222)의 표면까지 젖어 오르는 접합제(400)의 양을 더 억제할 수 있다.
따라서, 본 실시형태의 구성을 사용하면, 외부 회로기판(90)의 실장용 랜드(901)에 적층 세라믹 콘덴서(20)를 직접 실장할 정도의 접합제(400)의 양이면, 적층 세라믹 콘덴서(20)의 제1, 제2외부전극(221,222)의 표면에의 솔더의 젖어 오름 양을 억제할 수 있다.
이하에 상술의 칩 부품 구조체(10)의 제조방법에 대하여 설명한다.
도 4는 칩 부품 구조체(10)의 제조시에 있어서의 하나의 제조 공정을 설명하기 위한 모식도이다. Ag 등을 포함하며, 한 방향으로 긴 띠상의 도전성 패턴(300)을 절연성 기판상에 형성한다. 도전성 패턴(300)은 소편(小片)으로 컷트됨으로써, 완성품의 제1표면전극(321) 및 제2표면전극(331)이 된다.
도전성 패턴(300)에는 전해 도금법에 의해 형성된 금속막이 형성된다. 그 후, 도전성 패턴(300)에 긴 방향을 따라 소정의 간격으로 원형상의 관통 구멍(310A)(완성품에 있어서의 오목부(310))을 형성한다. 또한 형성한 관통 구멍(310A)에 Cu 또는 Ag를 주성분으로 하는 도체 페이스트를 충전하여, 관통 구멍(310A)의 내벽에 금속 도금(완성품에 있어서의 접속 도체(343))을 형성한다.
도전성 패턴(300)의 중심선을 따라 그린 레지스트(R)를 도포한다. 또한 도전성 패턴(300)에 형성한 관통 구멍(310A)의 사이에도 폭방향을 따라 그린 레지스트(R)를 도포한다. 다음으로, 제1외부전극(221) 및 제2외부전극(222)을 도전성 패턴(300)(제1표면전극(321) 및 제2표면전극(331))에 접속하여, 도면 중의 점선으로 나타내는 바와 같이, 적층 세라믹 콘덴서(20)를 실장한다. 그리고, 도포한 그린 레지스트(R)를 따라 컷트하여, 칩 부품 구조체(10)를 잘라낸다.
이 컷트시에 있어서, 도전성 패턴(300)의 컷트 부분에 거칠거칠함이 발생하지만, 그린 레지스트(R)가 도포되어 있음으로써 거칠거칠함의 발생을 방지하고 있다. 이것에 의해, 완성품의 칩 부품 구조체(10)에는 제1표면전극(321) 및 제2표면전극(331)에 거칠거칠함이 존재하지 않아, 인터포저와 칩 부품의 접속 신뢰성을 열화시키고, 및 접합제(400)에 의한 접합 강도를 저하시킬 우려를 억제할 수 있다.
또한 칩 부품 구조체(10)의 구체적 구성 및 제조방법 등은 적당히 설계 변경 가능하며, 상술의 실시형태에 기재된 작용 및 효과는, 본 발명으로부터 생기는 가장 적합한 작용 및 효과를 열거한 것에 지나지 않고, 본 발명에 의한 작용 및 효과는 상술한 실시형태에 기재된 것에 한정되는 것은 아니다.
예를 들면, 오목부 또는 레지스트막을 형성하는 위치는 적당히 변경 가능하다. 도 5는 다른 예의 칩 부품 구조체(10)를 나타내는 상면시도이다. 도 5는 도 2(A)에 상당하는 도면인데, 설명의 편의상 적층 세라믹 콘덴서(20)는 생략하고 있다.
도 5(A)에 나타내는 바와 같이, 오목부(310)는 기판(31)의 각 측면이 이루는 4개의 모퉁이부에 형성되어 있다. 오목부(310)의 내주면에는 접속 도체(343)가 형성되어 있다. 레지스트막(321C)은 기판(31)의 짧은 측면 및 긴 측면을 따른 가장자리 부분에 형성되어 있다. 도 5(A)에 나타내는 바와 같이 오목부(310)를 형성하는 경우에도, 레지스트막(321C)을 형성함으로써, 제1표면전극(321) 및 제2표면전극(331)의 오목부(310)에 발생하는 거칠거칠함을 방지하고 있다.
또한 도 5(B)에 나타내는 바와 같이, 4개의 오목부(310)는 기판(31)의 긴 방향을 따른 측면측에 형성되어 있다. 4개의 오목부(310)는 법선방향으로부터 보아, 중선(中線)(L1,L2) 각각을 중심으로 하여 선대칭이 되는 위치에 각각 형성되어 있다. 또한 제1표면전극(321) 및 제2표면전극(331)은 각각 각 오목부(310)를 둘러싸도록 한 쌍의 도전 패턴에 의해 형성되어 있다. 레지스트막(321D)은 기판(31)의 긴 측면을 따른 가장자리 부분에 형성되어 있다. 도 5(B)에 나타내는 바와 같이 오목부(310)를 형성하는 경우에도, 레지스트막(321D)을 형성함으로써, 접속 도체(343), 제1표면전극(321) 및 제2표면전극(331) 부분에 발생하는 거칠거칠함을 방지하고 있다.
또한 도 2(A)에 나타내는 레지스트막(321A)은, 예를 들면 오목부(310)를 포함하는 기판(31)의 짧은 측면을 따른 일부에만 형성되어 있어도 된다. 또한 접속 도체(343)는 기판(31)에 형성된 오목부(310)의 측벽면에 형성되어 있다고 하고 있는데, 오목부(310)를 마련하지 않고 기판(31)의 측면에 형성되어 있어도 된다.
10: 칩 부품 구조체 20: 적층 세라믹 콘덴서
21: 세라믹 적층체 200: 내부전극
221: 제1외부전극 222: 제2외부전극
30: 인터포저 31: 기판
310: 오목부 321: 제1표면전극
331: 제2표면전극 322: 제1이면전극
332: 제2이면전극 343: 접속 도체
90: 외부 회로기판 901: 실장용 랜드
400: 접합제 41: 접합층

Claims (6)

  1. 평행한 표리면 및 상기 표리면에 직교하는 4측면으로 이루어지는 직사각형상의 기판과,
    상기 기판의 표면에 있어서의 1측면 근방에 마련된 제1표면전극과,
    상기 기판의 표면에 있어서의 상기 1측면에 평행한 측면 근방에 마련된 제2표면전극과,
    상기 제1표면전극에 대향하는 상기 기판의 이면에 마련된 제1이면전극과,
    상기 제2표면전극에 대향하는 상기 기판의 이면에 마련된 제2이면전극과,
    상기 기판의 표면에 실장되고, 상기 제1표면전극에 접속하는 제1외부전극, 및 상기 제2표면전극에 접속하는 제2외부전극을 가지는 직방체 형상의 칩 부품과,
    상기 기판의 측부 또는 모퉁이부에 마련되며, 상기 제1표면전극 및 상기 제1이면전극을 도통하는 제1접속 도체와,
    상기 기판의 측부 또는 모퉁이부에 마련되고, 상기 제2표면전극 및 상기 제2이면전극을 도통하는 제2접속 도체를 포함하며,
    상기 기판에 실장된 상기 칩 부품측이 되는 상기 제1표면전극 및 상기 제2표면전극에는, 상기 기판의 가장자리부 전주(全周) 또는 가장자리부의 부분적으로 보호막이 형성되어 있는 것을 특징으로 하는 칩 부품 구조체.
  2. 제1항에 있어서,
    상기 4측면의 어느 하나의 측면, 또는 2개의 측면이 이루는 모퉁이부에 형성되고, 적어도 일부가 상기 제1표면전극 및 상기 제1이면전극의 사이에 위치하며, 상기 표리면의 법선방향을 따라 형성된 제1홈부와,
    상기 4측면의 어느 하나의 측면, 또는 2개의 측면이 이루는 모퉁이부에 형성되고, 적어도 일부가 상기 제2표면전극 및 상기 제2이면전극의 사이에 위치하며, 상기 표리면의 법선방향을 따라 형성된 제2홈부를 더 포함하고,
    상기 제1접속 도체는 상기 제1홈부의 내주면에 형성되며,
    상기 제2접속 도체는 상기 제2홈부의 내주면에 형성되어 있는 것을 특징으로 하는 칩 부품 구조체.
  3. 제2항에 있어서,
    상기 제1표면전극은,
    평판상이며, 적어도 1측면이, 상기 제1홈부가 형성된 상기 기판의 측면과 높이가 같아지도록 상기 기판의 표면에 마련되어 있고,
    상기 제2표면전극은,
    평판상이며, 적어도 1측면이, 상기 제2홈부가 형성된 상기 기판의 측면과 높이가 같아지도록 상기 기판의 표면에 마련되어 있는 것을 특징으로 하는 칩 부품 구조체.
  4. 제3항에 있어서,
    상기 제1표면전극 및 상기 제2표면전극은 각각,
    3측면이 상기 기판의 3측면과 높이가 같게 마련되어 있는 것을 특징으로 하는 칩 부품 구조체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 칩 부품은,
    복수의 세라믹층과 내부전극이 교대로 적층되고, 대향하는 양단부에 상기 제1외부전극 및 상기 제2외부전극이 형성된 세라믹 적층체를 포함하는 적층 세라믹 콘덴서로서,
    상기 적층 세라믹 콘덴서는,
    상기 기판의 표면과 상기 내부전극이 평행해지도록 실장되어 있는 것을 특징으로 하는 칩 부품 구조체.
  6. 평행한 표리면 및 상기 표리면에 직교하는 4측면으로 이루어지는 기판의 표면에 있어서의 한 방향의 양단부에 형성된 한 쌍의 표면전극과, 칩 부품이 가지는 한 쌍의 외부전극을 접속하고, 상기 칩 부품을 상기 기판의 표면에 실장한 칩 부품 구조체의 제조방법에 있어서,
    상기 기판의 표면에 소정의 간격으로, 상기 표면전극이 될 제1 및 제2도전성 패턴을 형성하며,
    상기 제1 및 제2도전성 패턴에 상기 기판과 함께 관통하는 관통 구멍을 각각 형성하고,
    상기 관통 구멍의 내주면에 도체를 형성하며,
    상기 제1 및 제2도전성 패턴의 표면이며, 상기 관통 구멍을 통과하는 직선상에 보호막을 형성하고,
    형성한 상기 보호막을 따라 상기 제1 및 제2도전성 패턴 및 상기 기판을 컷트하는 것을 특징으로 하는 제조방법.
KR1020120086779A 2011-08-10 2012-08-08 칩 부품 구조체 및 제조방법 KR101506256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-174500 2011-08-10
JP2011174500A JP5472230B2 (ja) 2011-08-10 2011-08-10 チップ部品構造体及び製造方法

Publications (2)

Publication Number Publication Date
KR20130018146A true KR20130018146A (ko) 2013-02-20
KR101506256B1 KR101506256B1 (ko) 2015-03-26

Family

ID=47677009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086779A KR101506256B1 (ko) 2011-08-10 2012-08-08 칩 부품 구조체 및 제조방법

Country Status (5)

Country Link
US (1) US8878339B2 (ko)
JP (1) JP5472230B2 (ko)
KR (1) KR101506256B1 (ko)
CN (1) CN102956353B (ko)
TW (1) TWI570753B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499726B1 (ko) * 2014-01-24 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9024202B2 (en) 2013-08-09 2015-05-05 Samsung Electro-Mechanics Co., Ltd. Electronic chip component and board having the same mounted thereon
KR101525689B1 (ko) * 2013-11-05 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR20160148479A (ko) * 2015-06-16 2016-12-26 가부시키가이샤 무라타 세이사쿠쇼 복합 전자 부품
US9824824B2 (en) 2015-04-20 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Coil electronic component and method of manufacturing the same
US10141116B2 (en) 2016-03-22 2018-11-27 Murata Manufacturing Co., Ltd. Composite electronic component and resistor device
KR20190078031A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 적층형 전자 부품

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法
WO2013163416A1 (en) 2012-04-27 2013-10-31 Kemet Electronics Corporation Coefficient of thermal expansion compensating compliant component
JP6014581B2 (ja) * 2013-02-18 2016-10-25 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
JP5821878B2 (ja) 2013-03-14 2015-11-24 株式会社村田製作所 電子部品
JP5725062B2 (ja) 2013-03-15 2015-05-27 株式会社村田製作所 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造
JP5794256B2 (ja) 2013-03-19 2015-10-14 株式会社村田製作所 電子部品および電子部品連
JP5803998B2 (ja) 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
JP5803997B2 (ja) 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法
JP6024693B2 (ja) 2014-03-24 2016-11-16 株式会社村田製作所 電子部品
JP6011573B2 (ja) 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP6257428B2 (ja) * 2014-04-15 2018-01-10 株式会社ジャパンディスプレイ 電極基板、表示装置、入力装置および電極基板の製造方法
KR101963273B1 (ko) * 2014-09-18 2019-03-28 삼성전기주식회사 인터포저, 인터포저를 포함하는 전자 부품 및 인터포저를 포함하는 전자 부품의 실장 기판
US9997295B2 (en) 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
CN104900406B (zh) * 2015-06-01 2017-10-10 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
JP2017028024A (ja) * 2015-07-17 2017-02-02 富士通株式会社 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
KR102184561B1 (ko) * 2015-10-12 2020-12-01 삼성전기주식회사 전자부품 및 전자부품 실장기판
KR102380840B1 (ko) * 2017-06-08 2022-04-01 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102057905B1 (ko) 2017-08-31 2019-12-20 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
US10658118B2 (en) * 2018-02-13 2020-05-19 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same
KR102041725B1 (ko) 2018-09-06 2019-11-06 삼성전기주식회사 전자 부품
KR20190121179A (ko) * 2018-09-13 2019-10-25 삼성전기주식회사 전자 부품
KR102032759B1 (ko) * 2018-09-14 2019-10-17 삼성전기주식회사 전자 부품
KR102068813B1 (ko) 2018-10-05 2020-01-22 삼성전기주식회사 전자 부품
KR102240705B1 (ko) 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
KR20190116169A (ko) * 2019-09-09 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102268390B1 (ko) 2019-12-09 2021-06-23 삼성전기주식회사 전자 부품
CN112004316A (zh) * 2020-07-17 2020-11-27 苏州浪潮智能科技有限公司 一种元件堆叠设计的印刷电路板结构及焊接方法
JP2022177518A (ja) * 2021-05-18 2022-12-01 株式会社村田製作所 積層セラミックコンデンサ
CN113490327B (zh) * 2021-06-24 2024-07-02 浙江清华柔性电子技术研究院 柔性电路结构
US20230045941A1 (en) * 2021-08-09 2023-02-16 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same mounted thereon

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111380A (ja) 1993-10-14 1995-04-25 Murata Mfg Co Ltd 表面実装用電子部品
JPH0855752A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層コンデンサの実装方法及び積層コンデンサ
JPH08222831A (ja) 1995-02-09 1996-08-30 Matsushita Electric Ind Co Ltd 面実装部品の実装体
JPH11102804A (ja) * 1997-09-25 1999-04-13 Koa Corp 厚膜チップ部品
JP2000012312A (ja) * 1998-06-18 2000-01-14 Tateyama Kagaku Kogyo Kk チップ部品の製造方法
JP4300621B2 (ja) * 1999-03-01 2009-07-22 パナソニック株式会社 積層電子部品の製造方法
JP2001267135A (ja) * 2000-03-14 2001-09-28 Matsushita Electric Ind Co Ltd 電子部品及び製造方法及び無線端末装置
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2003258196A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 半導体装置及びその製造方法
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP2004179448A (ja) 2002-11-28 2004-06-24 New Japan Radio Co Ltd 半導体装置およびその製造方法
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP4093188B2 (ja) * 2003-05-27 2008-06-04 株式会社村田製作所 積層セラミック電子部品とその実装構造および実装方法
TWI234423B (en) * 2004-06-07 2005-06-11 Advanced Semiconductor Eng Method for making a circuit board
JP4602738B2 (ja) * 2004-10-29 2010-12-22 太陽社電気株式会社 チップ抵抗器の製造方法
JP4984855B2 (ja) * 2005-12-19 2012-07-25 パナソニック株式会社 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
CN101479839A (zh) * 2006-04-24 2009-07-08 株式会社村田制作所 电子元件、使用该电子元件的电子元件装置及其制造方法
KR100970838B1 (ko) * 2007-05-22 2010-07-16 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 커패시터
JP4525773B2 (ja) * 2007-05-22 2010-08-18 株式会社村田製作所 積層セラミックコンデンサ
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP5045649B2 (ja) * 2008-11-17 2012-10-10 株式会社村田製作所 セラミックコンデンサ及びそれを備えた電子部品
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024202B2 (en) 2013-08-09 2015-05-05 Samsung Electro-Mechanics Co., Ltd. Electronic chip component and board having the same mounted thereon
KR101525689B1 (ko) * 2013-11-05 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
US9460854B2 (en) 2013-11-05 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component with interposer substrate having double-layered resin/plating terminals
KR101499726B1 (ko) * 2014-01-24 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9824824B2 (en) 2015-04-20 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Coil electronic component and method of manufacturing the same
KR20160148479A (ko) * 2015-06-16 2016-12-26 가부시키가이샤 무라타 세이사쿠쇼 복합 전자 부품
US10141116B2 (en) 2016-03-22 2018-11-27 Murata Manufacturing Co., Ltd. Composite electronic component and resistor device
KR20190078031A (ko) * 2017-12-26 2019-07-04 삼성전기주식회사 적층형 전자 부품

Also Published As

Publication number Publication date
TWI570753B (zh) 2017-02-11
US20130037911A1 (en) 2013-02-14
JP2013038291A (ja) 2013-02-21
KR101506256B1 (ko) 2015-03-26
JP5472230B2 (ja) 2014-04-16
CN102956353A (zh) 2013-03-06
US8878339B2 (en) 2014-11-04
CN102956353B (zh) 2016-03-16
TW201308378A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
JP5472230B2 (ja) チップ部品構造体及び製造方法
JP5459445B2 (ja) 電子部品
JP5459444B2 (ja) 電子部品
JP5126379B2 (ja) チップ部品構造体
US9620288B2 (en) Chip-component structure
US9241408B2 (en) Electronic component
JP6011573B2 (ja) 電子部品
KR101552247B1 (ko) 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체
US10014111B2 (en) Substrate terminal mounted electronic element
JP5532087B2 (ja) 実装構造
JP5459368B2 (ja) チップ部品構造体
JP2022156320A (ja) 積層電子部品
US20220246346A1 (en) Multilayer coil component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140827

Effective date: 20141014

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 4