KR20120087974A

KR20120087974A - 시그마 델타 변조기

Info

Publication number: KR20120087974A
Application number: KR1020127013776A
Authority: KR
Inventors: 도모히로 네즈카
Original assignee: 쟈인 에레쿠토로닉스 가부시키가이샤
Priority date: 2009-12-29
Filing date: 2010-12-22
Publication date: 2012-08-07
Also published as: JP5198427B2; CN102725962A; JP2011139394A; KR101284647B1; WO2011081069A1; EP2521269A4; EP2521269A1; US20120326905A1; US8552895B2

Abstract

본 발명의 하나의 실시형태로서, 제1단자와 제2단자를 구비하고 상기 제1단자를 통하여 공급되는 전압을 적분하는 적분회로와, 제1참조전압을 제1저항의 일단에 공급하여 그 타단에 얻어지는 제1전압을 상기 제1단자 또는 상기 제2단자에 교대로 공급하는 제1ＤＡＣ부와, 제2참조전압을 제2저항의 일단에 공급하여 그 타단에 얻어지는 제2전압을 상기 제2단자 또는 상기 제1단자에 교대로 공급하는 제2ＤＡＣ부를 구비하고, 상기 제1ＤＡＣ부가 상기 제1전압을 상기 제1단자에 공급할 때에는, 상기 제2ＤＡＣ부는 상기 제2전압을 상기 제2단자에 공급하고, 상기 제1ＤＡＣ부가 상기 제1전압을 상기 제2단자에 공급할 때에는, 상기 제2ＤＡＣ부는 상기 제2전압을 상기 제1단자에 공급하는 시그마 델타 회로를 제공한다.

Description

시그마 델타 변조기{SIGMA-DELTA MODULATOR}

본 발명은 시그마 델타 변조기에 관한 것이다. 특히, 본 발명에 관한 시그마 델타 변조기는, 예를 들면 아날로그 신호를 디지털 신호로 변환하는 Ａ/D컨버터(A/D converter)에 적합하게 사용할 수 있다. 또한 본 발명은 시그마 델타 변조기에 사용하는 Ｄ/A컨버터에도 관한 것이다.

A/D컨버터는, 센서 등이 출력하는 아날로그 데이터를 디지털 데이터로 변환한다고 하는 기능을 가진다. 이 때문에 A/D컨버터는, 물리현상(物理現象)과 디지털 회로 사이의 인터페이스의 역할을 한다. A/D컨버터는 통신, 의료, 계측 등 폭넓은 분야에서 사용되고 있고, 휴대전화나 텔레비전 등의 무선기기, 의료기기, 건강기기, 계측기기 등에 응용되고 있다.

A/D컨버터의 구성의 하나로서 시그마 델타 변조기를 사용하는 것이 알려져 있다(예를 들면 특허문헌1). 시그마 델타 변조기를 사용하는 Ａ/D컨버터는, 입력신호와 양자화 스텝의 차분(差分)을 적분회로로 적분하여 연속적으로 양자화를 함으로써 양자화 오차(量子化誤差)를 억제한다고 하는 특징을 가진다. 이러한 시그마 델타 변조기를 사용함으로써, 비교적 높은 분해능(分解能)의 Ａ/D컨버터를 비교적 작은 칩 면적의 반도체 집적회로에 의하여 실현할 수 있다.

도5는, 종래의 시그마 델타 변조기를 사용하는 Ａ/D컨버터의 하나의 구성에 있어서의 회로도를 나타낸다. 도5에 나타내는 Ａ/D컨버터는 시그마 델타 변조기(5)와 필터(9)를 구비한다.

시그마 델타 변조기(5)는, 후술하는 디지털 신호(ψ)에 의하여 극성이 제어되는 참조전압 +Ｖｒｅｆ 및 -Ｖｒｅｆ와, 입력전압 +Ｖｉｎ 및 -Ｖｉｎ을 각각 적분하고, 그것을 양자화 함으로써 2진수(또는 다진수)의 디지털 신호(ψ)를 출력한다.

필터(9)는 데시메이션 필터(decimation filter) 등으로서, 시그마 델타 변조기(5)가 출력하는 디지털 신호(ψ)를 필터링 혹은 적분, 평균화 등의 처리를 하여, 입력전압 +Ｖｉｎ 및 -Ｖｉｎ에 대응하는 디지털 데이터를 출력한다. 이 디지털 신호(ψ)에 의하여 후술하는 바와 같이 참조전압( +Ｖｒｅｆ, -Ｖｒｅｆ)을 전환(轉換)하는 타이밍이 결정된다.

시그마 델타 변조기(5)는, 적분회로(10)와, 제1ＤＡＣ부(34)와, 제2ＤＡＣ부(54)와, 비교기(70)를 구비한다.

적분회로(10)는, 전차동 증폭기(全差動增幅器)(101)와, 제1커패시터(107)와, 제2커패시터(109)와, 제1입력저항(103)과, 제2입력저항(105)을 구비한다.

전차동 증폭기(101)는 입력단자로서 비반전입력단자와 반전입력단자를 구비하고, 출력단자로서 반전출력단자와 비반전출력단자를 구비한다. 또한 전차동 증폭기(101)의 반전출력단자와 비반전출력단자의 전압이 적분결과로서 비교기(70)로 출력된다.

제1커패시터(107)는 전차동 증폭기(101)의 반전출력단자와 비반전입력단자를 접속하여, 반전출력단자의 신호를 비반전입력단자로 귀환시킨다. 또한 제2커패시터(109)는 전차동 증폭기(101)의 비반전출력단자와 반전입력단자를 접속하여 비반전출력단자의 신호를 반전입력단자로 귀환시킨다.

비교기(70)는, 도면에 나타내지지 않는 샘플링 클록(sampling clock)을 참조하고, 그 샘플링 클록의 천이 타이밍(遷移 timing)에 동기하여 전차동 증폭기(101)로부터 출력되는 2개의 적분결과를 비교하고, 그 비교의 결과를 2진수의 디지털 신호(ψ)로서 출력한다.

제1입력저항(103)은, 입력전압(+Ｖｉｎ)이 공급되는 일단과 전차동 증폭기(101)의 비반전입력단자에 접속되는 타단을 구비한다. 또한 제2입력저항(105)은, 입력전압(-Ｖｉｎ)이 공급되는 일단과 전차동 증폭기(101)의 반전입력단자에 접속되는 타단을 구비한다.

제1ＤＡＣ부(34)는, 제1스위치(343)와, 제2스위치(345)와, 제1저항(341)을 구비한다. 제1스위치(343)의 일단에는 참조전압(+Ｖｒｅｆ)이 공급되고, 그 타단은 제1저항(341)의 일단에 접속된다. 또한 제2스위치(345)의 일단에는 참조전압(-Ｖｒｅｆ)이 공급되고, 그 타단은 제1저항(341)의 일단에 접속된다. 제1스위치(343)는 디지털 신호(ψ)에 따라 온상태와 오프상태를 전환한다. 또한 제2스위치(345)는 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태를 전환한다. 이러한 제1스위치(343)와 제2스위치(345)가 디지털 신호(ψ)에 의하여 상보적(相補的)인 동작을 함으로써, 참조전압(+Ｖｒｅｆ, -Ｖｒｅｆ)이 디지털 신호(ψ)에 따라 적분회로(10)로 귀환된다.

제2ＤＡＣ부(54)는, 제3스위치(543)와, 제4스위치(545)와, 제2저항(541)을 구비한다. 제3스위치(543)의 일단에는 참조전압(-Ｖｒｅｆ)이 공급되고, 그 타단은 제2저항(541)의 일단에 접속된다. 또한 제4스위치(545)의 일단에는 참조전압(+Ｖｒｅｆ)이 공급되고, 그 타단은 제2저항(541)의 일단에 접속된다. 제3스위치(543)는 디지털 신호(ψ)에 따라 온상태와 오프상태를 전환한다. 또한 제4스위치(545)는 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태를 전환한다. 이 제3스위치(543)와 제4스위치(545)가 디지털 신호(ψ)에 의하여 상보적인 동작을 함으로써, 참조전압(+Ｖｒｅｆ, -Ｖｒｅｆ)이 디지털 신호(ψ)에 따라 적분회로(10)로 귀환된다.

일본국 공개특허 특개2006-333053호 공보

도5에 나타내는 Ａ/D컨버터에 있어서는, 제1저항(341)의 일단의 전압과 제2저항(541)의 일단의 전압이, 디지털 신호(ψ)에 따라 + Ｖｒｅｆ와 -Ｖｒｅｆ 사이에서 변동하게 된다.

그러나 제1저항(341) 및 제2저항(541)을 구성하는 저항소자는 기생용량(寄生容量)을 구비한다. 예를 들면 도6에서 점선으로 나타나 있는 바와 같이, 제1저항(341)과 그라운드 전위 등과의 사이에 기생용량을 발생시키는 기생 커패시터(349)와, 제2저항(541)과 그라운드 전위 등과의 사이에 기생용량을 발생시키는 기생 커패시터(549)가 존재한다.

이 기생 커패시터(349)에 의하여 제1저항(341)의 일단의 전압이 + Ｖｒｅｆ와 -Ｖｒｅｆ의 사이에서 변동하면, 기생 커패시터(349)에 과도한 전하의 충방전(充放電)이 발생한다. 이 때문에 -Ｖｒｅｆ를 공급하는 전원회로의 응답속도가 불충분하면, 참조전압이 변동하여 적분회로의 출력에 오차가 발생한다. 이것은, 제1저항(341)의 일단의 전위가 -Ｖｒｅｆ로부터 + Ｖｒｅｆ로 변동하는 경우에도 동일하다. 또한 기생 커패시터(549)에 의하여 제2저항(541)에 대해서도 같은 현상이 발생한다.

이러한 과제에 대하여는, 전원회로의 응답속도를 충분하게 크게 한다고 하는 해결방법도 생각된다. 그러나 이 해결방법으로서는 회로규모가 커지고 전원회로의 소비전력도 커지게 된다. 기생 커패시터와 저항 자신이 가지는 저항값에 의하여 저항의 전위가 안정적이 될 때까지 필요한 시간이 제한되기 때문에 고속의 동작도 곤란하게 된다.

전원회로의 소비전력이나 회로규모를 증대시키지 않는 해결방법으로서는, 집적회로의 외부에 참조전압(+Ｖｒｅｆ, -Ｖｒｅｆ)에 각각 접속하는 대용량의 커패시터를 배치하는 방법이 생각된다. 그러나 이 해결방법은 대용량의 커패시터를 필요로 하기 때문에, 집적회로의 내부에 실장하는 경우에는 동일한 집적회로상에 실현시키면 제조의 비용의 증대를 초래하고, 집적회로의 외부에 커패시터를 배치하면 외부부착 용량과 그것을 접속하기 위한 외부 핀(pin)이 필요하게 되기 때문에 역시 비용이 증대한다. 또한 외부 핀을 경유하여 참조전압(+Ｖｒｅｆ, -Ｖｒｅｆ)에 접속되기 때문에 기생성분(기생 인덕턴스나 기생저항 등)의 영향을 피할 수 없으므로, 고속동작을 제한하여 고속동작을 실현할 수 없는 경우가 있다.

또한 도5에 나타내는 Ａ/D컨버터에 있어서는, 제1저항(341)과 제2저항(541)의 저항값의 매칭의 정밀도가 A/D컨버터의 성능에 영향을 미친다. 제1저항(341)과 제2저항(541)의 저항값의 매칭의 정밀도를 높이기 위해서는 저항소자의 면적을 크게 할 필요가 있다. 저항소자의 면적을 크게 함으로써 저항소자가 가지는 기생 커패시터도 증대한다. 이 때문에 예를 들면 제1저항(341)의 일단의 전위가 + Ｖｒｅｆ로부터 -Ｖｒｅｆ로 변동하는 경우에, 제1저항(341)의 기생 커패시터와 -Ｖｒｅｆ를 공급하는 전원회로 사이에서의 전하의 충방전이 더 증대한다. 이 때문에 전원회로의 과도한 전류공급 능력을 크게 할 필요가 있고, 소비전력이나 회로규모가 증대한다.

본 발명의 하나의 실시형태로서, 제1단자와 제2단자를 구비하고 상기 제1단자를 통하여 공급되는 전압을 적분하는 적분회로와, 제1참조전압을 제1저항의 일단에 공급하여 그 타단에 얻어지는 제1전압을 상기 제1단자 또는 상기 제2단자에 교대로 공급하는 제1ＤＡＣ부와, 제2참조전압을 제2저항의 일단에 공급하여 그 타단에 얻어지는 제2전압을 상기 제2단자 또는 상기 제1단자에 교대로 공급하는 제2ＤＡＣ부를 구비하고, 상기 제1ＤＡＣ부가 상기 제1전압을 상기 제1단자에 공급할 때에는 상기 제2ＤＡＣ부는 상기 제2전압을 상기 제2단자에 공급하고, 상기 제1ＤＡＣ부가 상기 제1전압을 상기 제2단자에 공급할 때에는 상기 제2ＤＡＣ부는 상기 제2전압을 상기 제1단자에 공급하는 시그마 델타 변조기가 제공된다.

또한 본 발명의 하나의 실시형태로서, 제1단자와 제2단자를 구비하고 상기 제1단자와 상기 제2단자를 통하여 공급되는 각각의 전압을 적분하는 적분회로와, 제1참조전압을 제1저항의 일단에 공급하여 그 타단에 얻어지는 제1전압과, 제2참조전압을 제2저항의 일단에 공급하여 그 타단에 얻어지는 제2전압을 교대로 상기 제1단자에 공급하는 제1ＤＡＣ부와, 상기 제2참조전압을 제3저항의 일단에 공급하여 그 타단에 얻어지는 제3전압과, 상기 제1참조전압을 제4저항의 일단에 공급하여 그 타단에 얻어지는 제4전압을 교대로 상기 제2단자에 공급하는 제2ＤＡＣ부와, 상기 제2저항의 상기 타단과 상기 제4저항의 상기 타단 사이를 온상태 또는 오프상태로 하는 제1스위치와, 상기 제1저항의 상기 타단과 상기 제3저항의 상기 타단 사이를 온상태 또는 오프상태로 하는 제2스위치를 구비하고, 상기 제1ＤＡＣ부가 상기 제1전압을 상기 제1단자에 공급할 때에, 상기 제2ＤＡＣ부는 상기 제3전압을 상기 제2단자에 공급하고, 상기 제1스위치는 온상태가 되고, 상기 제2스위치는 오프상태가 되고, 상기 제1ＤＡＣ부가 상기 제2전압을 상기 제1단자에 공급할 때에, 상기 제2ＤＡＣ부는 상기 제4전압을 상기 제2단자에 공급하고, 상기 제1스위치는 오프상태가 되고, 상기 제2스위치는 온상태가 되는 시그마 델타 변조기가 제공된다.

본 발명에 관한 시그마 델타 변조기는, 종래의 시그마 델타 변조기보다도 전원회로를 소형화하여 소비전력을 작게 할 수 있다. 또한 본 발명에 관한 시그마 델타 변조기는, 종래의 시그마 델타 변조기보다도 고속동작에 적합하다.

[도1]본 발명의 실시형태1에 관한 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도
[도2]본 발명의 실시형태1의 실시예로서의 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도
[도3]본 발명의 실시형태2에 관한 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도
[도4]본 발명의 실시형태3에 관한 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도
[도5]종래의 시그마 델타 변조기를 사용하는 Ａ/D컨버터의 회로도
[도6]종래의 시그마 델타 변조기를 사용하는 Ａ/D컨버터의 회로도

이하, 본 발명을 실시하기 위한 구체적인 내용을 실시형태로서 설명한다. 본 발명은 이하의 실시예에 한정되어 해석되는 경우는 없고, 다양한 변형을 가하여, 예를 들면 고차(高次)의 시그마 델타 변조기에서 실시할 수 있다. 도면에 있어서, 동일한 또는 같은 역할, 특성의 소자 등에는 동일한 부호를 붙이기로 한다. 다만 다른 부호가 붙여져 있다고 하여 다른 역할, 특성이라고는 할 수 없다.

(실시형태1)

도1은, 본 발명의 실시형태1에 관한 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도를 나타낸다. 도1에 나타내는 Ａ/D컨버터는 시그마 델타 변조기(1)와 필터(9)를 구비한다.

시그마 델타 변조기(1)는, 디지털 신호(ψ)에 의하여 극성이 제어되는 제1참조전압(+Ｖｒｅｆ) 및 제2참조전압(-Ｖｒｅｆ)과, 입력전압(+Ｖｉｎ, -Ｖｉｎ)을 각각 적분하고, 그것을 양자화 함으로써 2진수(또는 다진수)의 디지털 신호(ψ)를 출력한다. 시그마 델타 변조기(1)는 적분회로(10)와, 비교기(70)와, 제1ＤＡＣ부(30)와, 제2ＤＡＣ부(50)를 구비한다.

적분회로(10)는, 전차동 증폭기(101)와, 제1커패시터(107)와, 제2커패시터(109)와, 제1입력저항(103)과, 제2입력저항(105)을 구비한다.

전차동 증폭기(101)는 입력단자로서 비반전입력단자와 반전입력단자를 구비하고, 출력단자로서 반전출력단자와 비반전출력단자를 구비한다.

제1커패시터(107)는 전차동 증폭기(101)의 반전출력단자와 비반전입력단자에 접속되어, 반전출력단자의 신호를 비반전입력단자로 귀환시킨다. 제2커패시터(109)는 전차동 증폭기(101)의 비반전출력단자와 반전입력단자에 접속되어, 비반전출력단자의 신호를 반전입력단자로 귀환시킨다.

제1입력저항(103)의 일단과 제2입력저항(105)의 일단이 적분회로(10)의 2개의 입력단자가 된다. 또한 전차동 증폭기(101)의 반전출력단자와 비반전출력단자로 출력되는 신호의 전압이 적분결과로서 비교기(70)로 출력된다.

제1입력저항(103)은 일단에 입력전압(+Ｖｉｎ)이 공급되고, 타단이 전차동 증폭기(101)의 비반전입력단자에 접속된다. 또한 제2입력저항(105)은 일단에 입력전압(-Ｖｉｎ)이 공급되고, 타단이 전차동 증폭기(101)의 반전입력단자에 접속된다. 또, 제1입력저항(103)의 저항값은 제2입력저항(105)의 저항값과 같은 것이 바람직하다.

제1ＤＡＣ부(30)는, 제1참조전압이 제1저항(305)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압(제1전압)을 적분회로(10)에 설치된 전차동 증폭기(101)의 2개의 입력단자에 교대로 공급한다. 바꿔 말하면, 제1저항(305)의 일단에는 제1참조전압이 공급된다. 그리고 제1저항(305)의 타단이, 적분회로(10)에 설치된 전차동 증폭기(101)의 2개의 입력단자에 교대로 접속된다. 예를 들면 제1ＤＡＣ부(30)는, 디지털 신호(ψ)가 "H"이면, 제1저항(305)의 타단에 얻어지는 전압을 적분회로(10)에 설치된 전차동 증폭기(101)의 일방의 입력단자에 공급하고, 타방의 입력단자에는 공급하지 않는다. 또한 디지털 신호(ψ)가 "L"이면, 제1저항(305)의 타단에 얻어지는 전압을 적분회로(10)에 설치된 전차동 증폭기(101)의 타방의 입력단자에 공급하고, 일방의 입력단자에는 공급하지 않는다.

또, 제1참조전압이 제1저항(305)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압(제1전압)은 제1참조전압과 제2참조전압 사이의 대략 중간적인 전압값이 된다.

구체적으로는, 예를 들면 제1ＤＡＣ부(30)는 제1스위치(301)와, 제2스위치(303)와, 제1저항(305)을 구비한다. 제1저항(305)의 일단에는 제1참조전압이 공급되고, 그 타단은 제1스위치(301)의 일단과 제2스위치(303)의 일단에 접속된다. 제1스위치(301)의 타단은 전차동 증폭기(101)의 비반전입력단자에 접속된다. 또한 제2스위치(303)의 타단은 전차동 증폭기(101)의 반전입력단자에 접속된다. 즉 제1스위치(301)는 제1전압을 비반전입력단자에 공급하는 배선에 설치된다. 또한 제2스위치(303)는 제1전압을 반전입력단자에 공급하는 배선에 설치된다. 따라서 제1스위치(301)는 비반전입력단자에 대한 제1전압의 공급을 제어한다. 제2스위치(303)는 반전입력단자에 대한 제1전압의 공급을 제어한다.

제1스위치(301)의 타단과 전차동 증폭기(101)의 비반전입력단자의 접속저항은 제1저항(305)의 저항값보다도 작은 것이 바람직하다. 또한 제2스위치(303)의 타단과 전차동 증폭기(101)의 반전입력단자의 접속저항은 제1저항(305)의 저항값보다도 작은 것이 바람직하다. 제1스위치(301)와 제2스위치(303)의 온저항의 각각은 일반적으로 비선형성을 구비하기 때문에, 비선형성의 영향을 감소시키기 위해서 제1저항(305)의 저항값과 비교하여 작은 것이 바람직하기 때문이다.

제1스위치(301)가 온상태일 때에는, 제2스위치(303)는 오프상태가 된다. 또한 제1스위치(301)가 오프상태일 때에는, 제2스위치(303)는 온상태가 된다. 즉 제1스위치(301)와 제2스위치(303)는 그 상태가 상보적이 된다. 예를 들면 제1스위치(301)가 디지털 신호(ψ)에 따라 온상태와 오프상태 사이를 천이하는 경우에, 제2스위치(303)는 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태 사이를 천이한다.

제2ＤＡＣ부(50)는, 제2참조전압이 제2저항(505)의 일단에 공급된 경우에 그 타단에 얻어지는 전압(제2전압)을 전차동 증폭기(101)의 2개의 입력단자에 교대로 공급한다. 바꿔 말하면, 제2저항(505)의 일단에는 제2참조전압이 공급된다. 그리고 제2저항(505)의 타단이 전차동 증폭기(101)의 2개의 입력단자에 교대로 접속된다.

다만 제1ＤＡＣ부(30)가 제1전압을 전차동 증폭기(101)의 입력단자의 일방에 공급하면, 제2ＤＡＣ부(50)는 제2전압을 전차동 증폭기(101)의 입력단자의 타방에 공급한다. 또한 제1ＤＡＣ부(30)가 제1전압을 전차동 증폭기(101)의 입력단자의 타방에 공급하면, 제2ＤＡＣ부(50)는 제2전압을 전차동 증폭기(101)의 입력단자의 일방에 공급한다. 즉 제1ＤＡＣ부(30)와 제2ＤＡＣ부(50)는 동시에 전차동 증폭기(101)의 같은 입력단자에 제1전압과 제2전압을 공급하지 않도록 제어된다. 예를 들면 제1ＤＡＣ부(30)는, 디지털 신호(ψ)가 "H"이면 제1저항(305)의 타단에 얻어지는 전압을 전차동 증폭기(101)의 일방의 입력단자에 공급하지만, 타방의 입력단자에는 공급하지 않는다. 또한 제1ＤＡＣ부(30)는, 디지털 신호(ψ)가 "L"이면 제1저항(305)의 타단에 얻어지는 전압을 전차동 증폭기(101)의 타방의 입력단자에 공급하지만, 일방의 입력단자에는 공급하지 않는다.

구체적으로, 예를 들면 제2ＤＡＣ부(50)는 제3스위치(501)와 제4스위치(503)와 제2저항(505)을 구비한다. 제2저항(505)의 일단에는 참조전압(-Ｖｒｅｆ)이 공급되고, 그 타단은 제3스위치(501)의 일단과 제4스위치(503)의 일단에 접속된다. 제3스위치(501)의 타단은 전차동 증폭기(101)의 반전입력단자에 접속된다. 또한 제4스위치(503)의 타단은 전차동 증폭기(101)의 비반전입력단자에 접속된다. 즉 제3스위치(501)는 제2전압을 반전입력단자에 공급하는 배선에 설치된다. 또한 제4스위치(503)는 제2전압을 비반전입력단자에 공급하는 배선에 설치된다. 따라서 제3스위치(501)는 반전입력단자에 대한 제2전압의 공급을 제어한다. 제4스위치(503)는 비반전입력단자에 대한 제2전압의 공급을 제어한다.

제3스위치(501)의 타단과 전차동 증폭기(101)의 반전입력단자의 접속저항은 제2저항(505)의 저항값보다도 작은 것이 바람직하다. 또한 제4스위치(503)의 타단과 전차동 증폭기(101)의 비반전입력단자의 접속저항은 제2저항(505)의 저항값보다도 작은 것이 바람직하다. 상기한 제1스위치(301) 및 제2스위치(303)와 마찬가지로, 제3스위치(501)와 제4스위치(503)의 온저항의 각각은 일반적으로 비선형성을 구비하기 때문에, 비선형성의 영향을 감소시키기 위하여 제2저항에 비하여 작은 것이 바람직하기 때문이다.

제3스위치(501)가 온상태일 때에는 제4스위치(503)는 오프상태가 된다. 또한 제3스위치(501)가 오프상태일 때에는 제4스위치(503)는 온상태가 된다. 즉 제3스위치(501)와 제4스위치(503)는 상태가 상보적이 된다.

또한 제1스위치(301)가 온상태일 때에는 제3스위치(501)도 온상태가 된다. 또한 제1스위치(301)가 오프상태일 때에는 제3스위치(501)도 오프상태가 된다. 즉 제1스위치(301)와 제3스위치(501)는 동기적(同期的)이 된다.

마찬가지로 제2스위치(303)와 제4스위치(503)는 동기적이 된다. 예를 들면 제3스위치(501)가 디지털 신호(ψ)에 따라 온상태와 오프상태 사이를 천이하는 경우에는, 제4스위치(503)는 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태 사이를 천이한다. 따라서 제3스위치(501)가 온상태에 있으면 제4스위치(503)는 오프상태가 된다. 또한 제3스위치(501)가 오프상태에 있으면 제4스위치(503)는 온상태가 된다.

또, 제1저항(305)의 저항값은 제2저항(505)의 저항값과 같은 것이 바람직하다.

이러한 구성에 의하여 제1참조전압(+Ｖｒｅｆ)이 제1저항(305)의 일단에 공급됨으로써, 그 타단에 얻어지는 전압(제1전압)은 전차동 증폭기(101)의 비반전입력단자와 반전입력단자에 교대로 공급된다. 또한 제2참조전압(-Ｖｒｅｆ)이 제2저항(505)의 일단에 공급됨으로써, 그 타단에 얻어지는 전압(제2전압)은 전차동 증폭기(101)의 비반전입력단자와 반전입력단자에 교대로 공급된다. 이때에, 제1전압이 전차동 증폭기(101)의 비반전입력단자에 공급될 때에는, 제2전압은 전차동 증폭기(101)의 반전입력단자에 공급된다. 또한 제1전압이 전차동 증폭기(101)의 반전입력단자에 공급될 때에는, 제2전압은 전차동 증폭기(101)의 비반전입력단자에 공급된다.

전차동 증폭기(101)의 비반전입력단자와 반전입력단자는 가상접지(假想接地)가 되므로, 비반전입력단자의 전압과 반전입력단자의 전압은 대략 동일하다. 따라서 제1전압이 전차동 증폭기(101)의 비반전입력단자와 반전입력단자에 교대로 공급되어도, 제1저항(305)의 타단의 전압은 대략 일정하다. 또한 제1저항(305)의 일단에는 참조전압(+Ｖｒｅｆ)이 공급되고 있다. 따라서 제1ＤＡＣ부(30)가, 적분회로(10)에 설치된 전차동 증폭기(101)의 2개의 입력단자의 일방으로부터 타방으로 제1전압의 공급을 바꾸어도, 제1저항(305)의 양단의 전압은 대략 일정하게 유지된다. 따라서 제1저항(305)이 기생용량을 구비하고 있었다고 하여도, 기생용량이 전원회로에 주는 영향을 종래기술보다도 작게 할 수 있다. 이 때문에 참조전압(+Ｖｒｅｆ)을 공급하는 전원회로의 응답속도나 소비전력 또한 면적을 종래보다도 작게 하여도, 참조전압(+Ｖｒｅｆ)의 변동이 커지게 되는 것을 방지할 수 있다. 또한 디지털 신호(ψ)의 시간당의 천이회수를 증가시킬 수 있으므로 고속동작도 가능하게 된다.

마찬가지로, 제2전압이 전차동 증폭기(101)의 반전입력단자와 비반전입력단자에 교대로 공급되어도, 제2저항(505)의 타단의 전압은 대략 일정하다. 또한 제2저항(505)의 일단에는 제2참조전압(-Ｖｒｅｆ)이 공급되고 있다. 따라서 제2ＤＡＣ부(50)가, 적분회로(10)에 설치된 전차동 증폭기(101)의 2개의 입력단자의 일방으로부터 타방으로 제2전압의 공급하는 곳을 바꾸어도, 제2저항(505)의 양단의 전압은 대략 일정하게 유지된다. 따라서 제2저항(505)이 기생용량을 구비하고 있었다고 하여도, 그 기생용량이 전원회로에 주는 영향을 종래기술보다도 작게 할 수 있다. 이 때문에 참조전압(-Ｖｒｅｆ)을 공급하는 전원회로의 응답속도나 소비전력 또한 면적을 종래보다도 작게 하여도, 참조전압(-Ｖｒｅｆ)의 변동이 커지게 되는 것을 방지할 수 있다. 또한 신호(ψ)의 시간당의 천이회수를 증가시킬 수 있어 고속동작도 가능하게 된다.

(실시형태1의 변형예)

도2는, 도1에 나타낸 본 실시형태의 실시예에 관한 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도를 나타낸다. 도2에 있어서는, 도1에 나타내어진 제1스위치(301), 제2스위치(303), 제3스위치(501), 제4스위치(503)가 각각 트랜지스터(321), 트랜지스터(323), 트랜지스터(521), 트랜지스터(523)를 사용하여 실현되고 있다.

트랜지스터(321), 트랜지스터(323), 트랜지스터(521), 트랜지스터(523)로서는 ｎＭＯＳ를 사용하는 것이 바람직하다(다만 전위(電位)의 레벨에 따라서는 ｐＭＯＳ가 바람직한 경우도 있다). ｎＭＯＳ에 의하여 형성함으로써 스위치의 온저항이 내려 가고, 이에 따라 스위치를 작게 할 수 있다. 또한 스위치가 작게 됨으로써 기생용량이 줄어들어, 적분회로의 출력의 오차를 발생시키는 요인이 되는 피드스루(feedthrough; 관통접속)나 차지인젝션(charge injection; 아날로그 스위치에 관한 파라미터로서, 아날로그 스위치가 턴온/오프 할 때에, 소량의 전하가 디지털 제어라인으로부터 아날로그 신호경로로 용량적으로 결합(주입)되는 경우가 있다.)의 영향을 감소시킬 수 있기 때문에 고속의 동작이 가능하게 된다. 또한 트랜지스터(321), 트랜지스터(323), 트랜지스터(521), 트랜지스터(523)로서 ｐＭＯＳ를 사용할 수도 있다.

본 변형예에서는, 트랜지스터(321) 및 트랜지스터(323)의 온저항이 제1저항 및 제2저항의 저항값과 비교하여 충분히 작은 경우에 그들의 소스 및 드레인의 전압은 대략 동일하게 되므로, 트랜지스터(321) 및 트랜지스터(323)가 각각 온상태가 되었을 경우의 저항은 대략 동일하게 된다. 이에 따라 트랜지스터(321)가 온상태가 되었을 경우의 제1저항(305)의 일단으로부터 전차동 증폭기(101)의 비반전입력단자까지의 전기저항과, 트랜지스터(323)가 온상태가 되었을 경우의 제1저항(305)의 일단으로부터 전차동 증폭기(101)의 반전입력단자까지의 전기저항을 대략 동일하게 할 수 있다.

마찬가지로, 트랜지스터(521)가 온상태가 되었을 경우의 제2저항(505)의 일단으로부터 전차동 증폭기(101)의 반전입력단자까지의 전기저항과, 트랜지스터(523)가 온상태가 되었을 경우의 제1저항(305)의 일단으로부터 전차동 증폭기(101)의 비반전입력단자까지의 전기저항을 대략 동일하게 할 수 있다. 이에 따라 제1참조전압을 공급하는 전원회로와 비반전입력단자 사이의 전기저항, 제1참조전압을 공급하는 전원회로와 반전입력단자 사이의 전기저항, 제2참조전압을 공급하는 전원회로와 비반전입력단자 사이의 전기저항 및 제2참조전압을 공급하는 전원회로와 반전입력단자 사이의 전기저항의 매칭의 정밀도를 높일 수 있다.

또한 전차동 증폭기의 비반전입력단자에 참조전압을 공급하는 트랜지스터(321)와 트랜지스터(523)의 일방이 온상태이면 타방은 오프상태가 되므로, 스위치의 필드스루나 차지인젝션이 트랜지스터(321)와 트랜지스터(523) 사이에서 상쇄되어 영향을 감소시킬 수 있다. 마찬가지로, 전차동 증폭기의 반전입력단자에 참조전압을 공급하는 트랜지스터(323)와 트랜지스터(521)의 일방이 온상태이면 타방은 오프상태가 되므로, 스위치의 필드스루나 차지인젝션의 영향을 감소시킬 수 있어 고정밀도화에 기여한다.

또, 트랜지스터(321)와 트랜지스터(523)를 ｎＭＯＳ 및 ｐＭＯＳ의 병렬접속으로 구성되는 ＣＭＯＳ 스위치로서 각각 구성할 수 있다. 이 경우에, 1조(組)의 ＣＭＯＳ 스위치를 구성하는 ｎＭＯＳ와 ｐＭＯＳ의 게이트에 각각 입력되는 제어신호는 상보적인 극성(極性)이 된다. 또한 트랜지스터(323)와 트랜지스터(521)를 ｎＭＯＳ 및 ｐＭＯＳ의 병렬접속으로 구성되는 ＣＭＯＳ 스위치로서 각각 구성할 수 있다.

이상과 같이, 본 실시형태에 의하여 참조전압이 공급되는 저항의 기생용량에 의한 충방전이 전원회로에 주는 영향을 종래기술보다도 작게 할 수 있다. 이에 따라 전원회로의 응답속도, 소비전력, 면적을 종래보다도 작게 하여도, 참조전압의 변동이 커지게 되는 것을 방지할 수 있어 보다 고속동작도 가능한 시그마 델타 변조기가 제공된다.

(실시형태2)

도3은, 본 발명의 실시형태2에 관한 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도를 나타낸다. 도3에 나타내는 Ａ/D컨버터는 시그마 델타 변조기(3)와 필터(9)를 구비한다.

시그마 델타 변조기(3)는 참조전압(+Ｖｒｅｆ, -Ｖｒｅｆ)과 입력전압(+Ｖｉｎ, -Ｖｉｎ)에 의하여 얻어지는 전압을 각각 적분하여 디지털 신호를 출력한다. 시그마 델타 변조기(3)는 적분회로(10)와 ＤＡＣ부(40)를 구비한다. 또한 ＤＡＣ부(40)는 제1ＤＡＣ부와 제2ＤＡＣ부를 구비한다.

여기에서 제1?제4전압을 다음과 같이 정의한다. 제1참조전압(+Ｖｒｅｆ)이 제1저항(413)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압을 제1전압이라고 정의한다. 제2참조전압(-Ｖｒｅｆ)이 제2저항(417)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압을 제2전압이라고 정의한다. 제2참조전압이 제3저항(419)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압을 제3전압이라고 정의한다. 제1참조전압이 제4저항(415)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압을 제4전압이라고 정의한다.

이때에, 제1ＤＡＣ부는, 적분회로(10)에 설치된 전차동 증폭기(101)의 입력단자의 일방에 제1전압과 제2전압을 교대로 공급한다. 또한 제2ＤＡＣ부는, 적분회로(10)에 설치된 전차동 증폭기(101)의 입력단자의 타방에 제3전압과 제4전압을 교대로 공급한다. 그리고 제1ＤＡＣ부가 제1전압을 적분회로(10)에 설치된 전차동 증폭기(101)의 입력단자의 일방에 공급할 때에, 제2ＤＡＣ부는 제3전압을 적분회로(10)에 설치된 전차동 증폭기(101)의 입력단자의 타방에 공급한다. 또한 제1ＤＡＣ부가 제2전압을 적분회로(10)에 설치된 전차동 증폭기(101)의 입력단자의 일방에 공급할 때에, 제2ＤＡＣ부는 제4전압을 적분회로(10)에 설치된 전차동 증폭기(101)의 입력단자의 타방에 공급한다.

제1스위치(409)는, 제1ＤＡＣ부가 제1전압을 전차동 증폭기(101)의 입력단자의 일방에 공급할 때에, 제2저항(417)의 타단과 제4저항(415)의 타단을 접속하고, 제1ＤＡＣ부가 제2전압을 전차동 증폭기(101)의 입력단자의 일방에 공급할 때에, 제2저항(417)의 타단과 제4저항(415)의 타단을 접속하지 않는다.

제2스위치(411)는, 제1ＤＡＣ부가 제1전압을 전차동 증폭기(101)의 입력단자의 일방에 공급할 때에, 제1저항(413)의 타단과 제3저항(419)의 타단을 접속하지 않고, 제1ＤＡＣ부가 제2전압을 전차동 증폭기(101)의 입력단자의 일방에 공급할 때에, 제1저항(413)의 타단과 제3저항(419)의 타단을 접속한다.

제1ＤＡＣ부는, 도3에 나타나 있는 바와 같이 제3스위치(401), 제4스위치(405), 제1저항(413), 제2저항(417)을 구비한다. 또한 제2ＤＡＣ부는, 도3에 나타나 있는 바와 같이 제5스위치(403), 제6스위치(407), 제3저항(419), 제4저항(415)을 구비한다.

제1저항(413)의 일단에는 제1참조전압(+Ｖｒｅｆ)이 공급된다. 제1저항(413)의 타단은 제3스위치(401)의 일단과 제2스위치(411)의 일단에 각각 접속된다. 제2저항(417)의 일단에는 제2참조전압(-Ｖｒｅｆ)이 공급된다. 제2저항(417)의 타단은 제4스위치(405)의 일단과 제1스위치(409)의 일단에 각각 접속된다. 제3저항(419)의 일단에는 제2참조전압이 공급된다. 제3저항(419)의 타단은 제5스위치(403)의 일단과 제2스위치(411)의 타단에 각각 접속된다. 제4저항(415)의 일단에는 제1참조전압이 공급된다. 제4저항(415)의 타단은 제6스위치(407)의 일단과 제1스위치(409)의 타단에 각각 접속된다.

즉 제3스위치(401)는 제1전압을 비반전입력단자에 공급하는 배선에 설치된다. 제4스위치(405)는 제2전압을 비반전입력단자에 공급하는 배선에 설치된다. 제5스위치(403)는 제3전압을 반전입력단자에 공급하는 배선에 설치된다. 제6스위치(407)는 제4전압을 반전입력단자에 공급하는 배선에 설치된다. 따라서 제3스위치(401)는 비반전입력단자에 대한 제1전압의 공급을 제어한다.

또한 제4스위치(405)는 비반전입력단자에 대한 제2전압의 공급을 제어한다. 또한 제5스위치(403)는 반전입력단자에 대한 제3전압의 공급을 제어한다. 제6스위치(407)는 반전입력단자에 대한 제4전압의 공급을 제어한다.

또, 제3스위치(401)의 타단과 비반전입력단자 사이의 접속저항은 제1저항(413)의 저항값보다도 작은 것이 바람직하다. 제4스위치(405)의 타단과 비반전입력단자 사이의 접속저항은 제2저항(417)의 저항값보다도 작은 것이 바람직하다. 제5스위치(403)의 타단과 반전입력단자 사이의 접속저항은 제3저항(419)의 저항값보다도 작은 것이 바람직하다. 제6스위치(407)의 타단과 반전입력단자 사이의 접속저항은 제4저항(415)의 저항값보다도 작은 것이 바람직하다. 제3스위치(401), 제4스위치(405), 제5스위치(403) 및 제6스위치(407)의 온저항의 각각은 일반적으로 비선형성을 구비하기 때문에, 비선형성의 영향을 감소시키기 위하여 스위치의 온저항이 작은 것이 바람직하기 때문이다.

이때에, 제3스위치(401)가 온상태일 때에는, 제4스위치(405)는 오프상태가 되고, 제5스위치(403)는 온상태가 되고, 제6스위치(407)는 오프상태가 되고, 제1스위치(409)는 온상태가 되고, 제2스위치(411)는 오프상태가 된다. 또한 제3스위치(401)가 오프상태일 때에는, 제4스위치(405)는 온상태가 되고, 제5스위치(403)는 오프상태가 되고, 제6스위치(407)는 온상태가 되고, 제1스위치(409)는 오프상태가 되고, 제2스위치(411)는 온상태가 된다.

또, 제1저항(413)의 저항값은 제3저항(419)의 저항값과 같은 것이 바람직하다. 또한 제2저항(417)의 저항값은 제4저항(415)의 저항값과 같은 것이 바람직하다. 또한 제1저항(413), 제3저항(419), 제2저항(417) 및 제4저항(415)의 모든 저항값이 같은 것이 바람직하다.

예를 들면 제3스위치(401)가 디지털 신호(ψ)에 따라 온상태와 오프상태 사이를 천이하는 경우에, 제4스위치(405)는 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태 사이를 천이한다.

또한 제5스위치(403)가 디지털 신호(ψ)에 따라 온상태와 오프상태 사이를 천이하는 경우에, 제6스위치(407)는 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태 사이를 천이한다. 따라서 제3스위치(401)와 제5스위치(403)는 동기적이며, 제4스위치(405)와 제6스위치(407)는 동기적이다. 그러나 제3스위치(401)와 제4스위치(405)는 상보적인 관계에 있다. 또한 제5스위치(403)와 제6스위치(407)도 상보적인 관계에 있다. 이렇게 모든 스위치가 동기하여 동작함으로써 제1참조전압 및 제2참조전압이 적분회로에 귀환된다.

도3에 나타나 있는 바와 같이 제1스위치(409)의 일단은 제2저항(417)의 타단에 접속되고, 그 타단은 제4저항(415)의 타단에 접속된다. 또한 제2스위치(411)의 일단은 제1저항(413)의 타단에 접속되고, 그 타단은 제3저항(419)의 일단에 접속된다. 제1스위치(409)는 신호(ψ)에 따라 온상태와 오프상태 사이를 천이하고, 제2스위치(411)는 신호(ψ)의 반전신호에 따라 온상태와 오프상태 사이를 천이한다. 따라서 제1스위치(409)와 제2스위치(411)는 상보적인 관계에 있다. 또한 제1스위치(409)의 상태는 제3스위치(401)와 제5스위치(403)와 같은 상태로 할 수 있다. 마찬가지로 제2스위치(411)의 상태는 제4스위치(405)와 제6스위치(407)와 같은 상태로 할 수 있다.

본 실시형태에 있어서는, 제3스위치(401)와 제5스위치(403)가 온상태가 되면, 제4스위치(405)와 제6스위치(407)는 오프상태가 된다. 또한 제1스위치(409)는 온상태가 된다. 제2스위치(411)는 오프상태가 된다. 따라서 이 상태에서는, 제2저항(417)의 타단과 제4저항(415)의 타단이 접속되어, 그들 타단의 전압이 + Ｖｒｅｆ와 -Ｖｒｅｆ의 중간의 전압이 된다. 또한 전차동 증폭기(101)의 비반전입력과 반전입력은 가상접지에 의하여 대략 동일한 전압이 되므로, 제1저항(413)의 타단의 전압과 제3저항(419)의 타단과 전압도 + Ｖｒｅｆ와 -Ｖｒｅｆ의 중간의 전압이 된다.

한편 디지털 신호(ψ)의 논리가 변화되어 제3스위치(401)와 제5스위치(403)가 오프상태가 되면, 제4스위치(405)와 제6스위치(407)는 온상태가 된다. 또한 제1스위치(409)는 오프상태가 된다. 제2스위치(411)는 온상태가 된다. 따라서 제1저항(413)의 타단의 전압과 제3저항(419)의 타단의 전압은 + Ｖｒｅｆ와 -Ｖｒｅｆ의 중간의 전압이 된다. 또한 제2저항(417)의 타단의 전압 및 제4저항(415)의 타단의 전압도 가상접지에 의하여 + Ｖｒｅｆ와 -Ｖｒｅｆ의 중간의 전압이 된다.

따라서 본 실시형태에 있어서는, 디지털 신호(ψ)의 논리변화에 의하여 제1?제6스위치의 온상태와 오프상태의 천이가 발생하여도, 제1?제4저항의 타단의 전압은 천이전의 전위와 대략 같으므로, + Ｖｒｅｆ와 -Ｖｒｅｆ의 중간의 전압으로 유지된다. 즉 제1?제4저항의 타단의 전압의 변화를 작게 할 수 있다. 이 때문에 기생용량에 의하여 발생하는 제1?제4저항과 전원회로를 이동하는 전하량을 종래기술보다도 작게 할 수 있다. 따라서 제1?제4저항이 기생용량을 구비하고 있었다고 하여도, 그 기생용량이 전원회로에 주는 영향을 종래기술에 있어서보다도 작게 할 수 있다. 이에 따라 전원회로의 용량을 종래보다도 작게 하여도, 참조전압의 변동이 커지게 되는 것을 방지할 수 있어, 보다 고속의 동작도 가능한 시그마 델타 변조기가 제공된다.

또, 제1?제6스위치는 실시형태1에서 설명한 바와 같이 트랜지스터를 사용하여 구성할 수 있다. 또한 이들 트랜지스터로서 ｎＭＯＳ나 ｐＭＯＳ를 사용할 수 있다. 또한 제1스위치(409) 및 제2스위치(411)의 온저항은, 제3스위치(401), 제5스위치(403), 제4스위치(405), 제6스위치(407)의 온저항의 2배인 것이 바람직하다. 또한 제1스위치(409) 및 제2스위치(411)는, 제3스위치(401), 제5스위치(403), 제4스위치(405), 제6스위치(407)와 동일한 것을 직렬로 2개 배열한 것이 바람직하다. 스위치의 특성에 맞추어 저항의 양단에 나타나는 전압이 동등해지도록 하는 것, 또한 차지인젝션이나 피드스루의 영향을 상쇄하여 작게 하는 것이 가능하게 되기 때문이다.

(실시형태3)

도4는, 본 발명의 실시형태3에 관한 시그마 델타 변조기를 사용하여 구성되는 Ａ/D컨버터의 회로도를 나타낸다. 도4에 회로도를 나타내는 Ａ/D컨버터는 시그마 델타 변조기(4)와 필터(9)를 구비한다. 여기에서 시그마 델타 변조기(4)가 출력하는 적분값은 1개이며, 비교기(70)는 그 적분값과 소정의 전압을 비교한다.

시그마 델타 변조기(4)는, 참조전압(+Ｖｒｅｆ, -Ｖｒｅｆ)을 사용하면서 입력전압(+Ｖｉｎ)으로부터 얻어지는 전압을 적분하여 디지털 신호(ψ)를 출력한다. 시그마 델타 변조기(4)는 적분회로(20)와 ＤＡＣ부(60)를 구비하고 있다.

적분회로(20)는 차동 증폭기(201)와 커패시터(207)를 구비한다. 차동 증폭기(201)는 입력단자로서 비반전입력단자와 반전입력단자를 구비한다. 커패시터(207)는, 차동 증폭기(201)의 출력의 신호가 반전입력단자에 귀환되도록 차동 증폭기(201)에 접속되어 있다.

입력저항(205)은 일단에 입력전압(Ｖｉｎ)이 공급되고, 타단이 차동 증폭기(201)의 반전입력단자에 접속된다.

ＤＡＣ부(60)는 제1ＤＡＣ부와 제2ＤＡＣ부를 구비한다. 제1ＤＡＣ부는, 제1참조전압(+Ｖｒｅｆ)이 제1저항(609)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압(제1전압)을 적분회로(20)에 설치된 차동 증폭기(201)의 2개의 입력단자에 교대로 공급한다. 또한 제2ＤＡＣ부는, 제2참조전압(-Ｖｒｅｆ)이 제2저항(611)의 일단에 공급된 경우에, 그 타단에 얻어지는 전압(제2전압)을 적분회로(20)에 설치된 차동 증폭기(201)의 2개의 입력단자에 교대로 공급한다. 다만 제1ＤＡＣ부와 제2ＤＡＣ부는, 적분회로(20)의 다른 입력단자에 제1전압과 제2전압을 공급하도록 제어된다.

제1ＤＡＣ부의 구체적인 구성으로서는, 제1스위치(601)와 제2스위치(607)와 제1저항(609)을 구비하는 구성이다. 또한 제2ＤＡＣ부의 구체적인 구성으로서는, 제3스위치(603)와 제4스위치(605)와 제2저항(611)을 구비하는 구성이다.

제1저항(609)의 일단에는 참조전압(+Ｖｒｅｆ)이 공급된다. 제1저항(609)의 타단은 제1스위치(601)의 일단과 제2스위치(607)의 일단에 각각 접속된다. 제2저항(611)의 일단에는 참조전압(-Ｖｒｅｆ)이 공급된다. 제2저항(611)의 타단은 제3스위치(603)의 일단과 제4스위치(605)의 일단에 각각 접속된다. 또 제1저항(609)의 저항값은 제2저항(611)의 저항값과 같은 것이 바람직하다.

제1스위치(601)의 타단은 차동 증폭기(201)의 반전입력단자에 접속된다. 제2스위치(607)의 타단은 차동 증폭기(201)의 비반전입력단자에 접속된다. 제3스위치(603)의 타단은 차동 증폭기(201)의 반전입력단자에 접속된다. 제4스위치(605)의 타단은 차동 증폭기(201)의 비반전입력단자에 접속된다. 제1스위치(601)의 타단과 차동 증폭기(201)의 반전입력단자의 접속저항 및 제2스위치(607)의 타단과 차동 증폭기(201)의 비반전입력단자의 접속저항의 저항값은 제1저항(609)보다 작은 것이 바람직하다. 제3스위치(603)의 타단과 차동 증폭기(201)의 반전입력단자의 접속저항 및 제4스위치(605)의 타단과 차동 증폭기(201)의 비반전입력단자의 접속저항의 저항값은 제2저항(611)보다 작은 것이 바람직하다. 제1스위치(601), 제2스위치(607), 제3스위치(603) 및 제4스위치(605)의 온저항은 일반적으로 비선형성을 구비하기 때문에, 비선형성의 영향을 감소시키기 위하여 스위치의 온저항이 작은 것이 바람직하기 때문이다.

따라서 제1스위치(601)는 제1전압을 반전입력단자에 공급하는 배선에 설치되어 있다. 이에 따라 제1스위치(601)는 반전입력단자에 대한 제1전압의 공급을 제어한다. 또한 제3스위치(603)는 제2전압을 반전입력단자에 공급하는 배선에 설치되어 있다. 이에 따라 제3스위치(603)는 반전입력단자에 대한 제2전압의 공급을 제어한다.

제1스위치(601)가 예를 들면 디지털 신호(ψ)에 따라 온상태와 오프상태 사이를 천이하는 경우에, 제2스위치(607)는 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태 사이를 천이한다. 따라서 제1스위치(601)와 제2스위치(607)는 상보적인 관계에 있다.

또한 제3스위치(603)가 디지털 신호(ψ)의 반전신호에 따라 온상태와 오프상태 사이를 천이하는 경우에, 제4스위치(605)는 디지털 신호(ψ)에 따라 온상태와 오프상태 사이를 천이한다. 따라서 제3스위치(603)와 제4스위치(605)는 상보적인 관계에 있다. 또한 제3스위치(603)는 제1스위치(601)와 상보적인 관계에 있다. 제4스위치(605)는 제2스위치(607)와 상보적인 관계에 있다.

본 실시형태에 있어서는, 제1스위치(601)와 제4스위치(605)가 온상태가 되면, 제3스위치(603)와 제2스위치(607)는 오프상태가 된다. 따라서 제2저항(611)의 타단의 전압은 차동 증폭기(201)의 비반전입력단자의 전압과 동일해진다. 가상접지에 의하여 제2저항(611)의 타단의 전압은 차동 증폭기(201)의 반전입력단자의 전압과 대략 동일해진다. 결과로서, 제2저항(611)의 타단의 전압은 제1저항(609)의 타단의 전압과 대략 동일해진다.

한편 디지털 신호(ψ)의 논리가 변화되어 제1스위치(601)와 제4스위치(605)가 오프상태가 되면, 제2스위치(607)와 제3스위치(603)는 온상태가 된다. 따라서 이 경우에서도, 제2저항(611)의 타단의 전압은 차동 증폭기(201)의 반전입력단자의 전압과 대략 동일해지고, 가상접지에 의하여 차동 증폭기(201)의 비반전입력단자의 전압과 대략 동일해진다. 결과로서, 제2저항(611)의 타단의 전압은 제1저항(609)의 타단의 전압과 대략 동일해진다.

따라서 본 실시형태에 있어서는, 실시형태2와 마찬가지로 제1저항(609)의 타단과 제2저항(611)의 타단의 전압이 대략 동일한 상태가 유지된다. 따라서 저항의 기생성분에 따라 제1저항(609) 및 제2저항(611)과 전원회로 사이를 이동하는 전하량을 작게 할 수 있다. 따라서 제1저항(609)과 제2저항(611)이 기생용량을 구비하고 있었다고 하더라도, 그들 기생용량이 전원회로에 주는 영향을 종래기술보다도 작게 할 수 있다. 이 때문에 참조전압(+Ｖｒｅｆ, -Ｖｒｅｆ)을 공급하는 전원회로의 응답속도나 소비전력, 또한 면적을 종래보다도 작게 하여도, 참조전압(+Ｖｒｅｆ)의 변동이 커지게 되는 것을 방지할 수 있다. 또한 디지털 신호(ψ)의 시간당의 천이회수를 증가시킬 수 있어 고속동작도 가능하게 된다.

1 : 시그마 델타 변조기, 10 : 적분회로, 103 : 제1입력저항
105 : 제2입력저항, 30 : 제1ＤＡＣ부, 50 : 제2ＤＡＣ부
101 : 전차동 증폭기, 107 : 제1커패시터, 109 : 제2커패시터
301 : 제1스위치, 303 : 제2스위치, 501 : 제3스위치,
503 : 제4스위치, 305 : 제1저항, 505 : 제2저항
70 : 비교기, 9 : 필터

Claims

제1단자(第1端子)와 제2단자(第2端子)를 구비하고 상기 제1단자를 통하여 공급되는 전압을 적분(積分)하는 적분회로(積分回路)와,
제1참조전압(第1參照電壓)을 제1저항(第1抵抗)의 일단에 공급하여 그 타단(他端)에 얻어지는 제1전압을 상기 제1단자 또는 상기 제2단자에 교대로 공급하는 제1ＤＡＣ부와,
제2참조전압을 제2저항의 일단에 공급하여 그 타단에 얻어지는 제2전압을 상기 제2단자 또는 상기 제1단자에 교대로 공급하는 제2ＤＡＣ부를
구비하고,
상기 제1ＤＡＣ부가 상기 제1전압을 상기 제1단자에 공급할 때에는 상기 제2ＤＡＣ부는 상기 제2전압을 상기 제2단자에 공급하고, 상기 제1ＤＡＣ부가 상기 제1전압을 상기 제2단자에 공급할 때에는 상기 제2ＤＡＣ부는 상기 제2전압을 상기 제1단자에 공급하는 시그마 델타 변조기(sigma-delta 變調器).
제1항에 있어서,
상기 제1ＤＡＣ부는,
상기 제1전압을 상기 제1단자에 공급하는 배선에 설치된 제1스위치(第1switch)와,
상기 제1전압을 상기 제2단자에 공급하는 배선에 설치된 제2스위치를
구비하고,
상기 제2ＤＡＣ부는,
상기 제2전압을 상기 제2단자에 공급하는 배선에 설치된 제3스위치와,
상기 제2전압을 상기 제1단자에 공급하는 배선에 설치된 제4스위치를
구비하고,
상기 제1스위치가 온상태(on 狀態)일 때에는, 상기 제2스위치는 오프상태(off 狀態)가 되고, 상기 제3스위치는 온상태가 되고, 상기 제4스위치는 오프상태가 되고,
상기 제1스위치가 오프상태일 때에는, 상기 제2스위치는 온상태가 되고, 상기 제3스위치는 오프상태가 되고, 상기 제4스위치는 온상태가 되는 것을 특징으로 하는 시그마 델타 변조기.
제2항에 있어서,
상기 제1스위치와 상기 제3스위치 각각은, 동기(同期)된 제1신호가 게이트 전극(gate 電極)에 공급되는 트랜지스터(transistor)에 의하여 구성되고,
상기 제2스위치와 상기 제4스위치 각각은, 상기 제1신호와는 반전(反轉)된 제2신호가 게이트 전극에 공급되는 트랜지스터에 의하여 구성되는 것을 특징으로 하는 시그마 델타 변조기.
제3항에 있어서,
상기 트랜지스터는 ｎＭＯＳ 트랜지스터인 것을 특징으로 하는 시그마 델타 변조기.
제1항에 있어서,
상기 적분회로는,
입력단자(入力端子)로서 비반전입력단자(非反轉入力端子)와 반전입력단자(反轉入力端子)와, 출력단자(出力端子)를 구비하는 차동 증폭기(差動增幅器)와,
상기 출력단자의 신호를 상기 비반전입력단자로 귀환(歸還)시키는 커패시터(capacitor)를 구비하고,
상기 제1단자는 상기 비반전입력단자이며, 상기 제2단자는 상기 반전입력단자인 것을 특징으로 하는 시그마 델타 변조기.
제1단자와 제2단자를 구비하고 상기 제1단자와 상기 제2단자를 통하여 공급되는 각각의 전압을 적분하는 적분회로와,
제1참조전압을 제1저항의 일단에 공급하여 그 타단에 얻어지는 제1전압과, 제2참조전압을 제2저항의 일단에 공급하여 그 타단에 얻어지는 제2전압을 교대로 상기 제1단자에 공급하는 제1ＤＡＣ부와,
상기 제2참조전압을 제3저항의 일단에 공급하여 그 타단에 얻어지는 제3전압과, 상기 제1참조전압을 제4저항의 일단에 공급하여 그 타단에 얻어지는 제4전압을 교대로 상기 제2단자에 공급하는 제2ＤＡＣ부와,
상기 제2저항의 상기 타단과 상기 제4저항의 상기 타단 사이를 접속하고, 온상태 또는 오프상태가 되는 제1스위치와,
상기 제1저항의 상기 타단과 상기 제3저항의 상기 타단 사이를 접속하고, 온상태 또는 오프상태가 되는 제2스위치를
구비하고,
상기 제1ＤＡＣ부가 상기 제1전압을 상기 제1단자에 공급할 때에, 상기 제2ＤＡＣ부는 상기 제3전압을 상기 제2단자에 공급하고, 상기 제1스위치는 온상태가 되고, 상기 제2스위치는 오프상태가 되고,
상기 제1ＤＡＣ부가 상기 제2전압을 상기 제1단자에 공급할 때에, 상기 제2ＤＡＣ부는 상기 제4전압을 상기 제2단자에 공급하고, 상기 제1스위치는 오프상태가 되고, 상기 제2스위치는 온상태가 되는 것을 특징으로 하는 시그마 델타 변조회로(sigma-delta 變調回路).