[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100130619A - 점진적인 트리밍 방법 - Google Patents

점진적인 트리밍 방법 Download PDF

Info

Publication number
KR20100130619A
KR20100130619A KR1020107022381A KR20107022381A KR20100130619A KR 20100130619 A KR20100130619 A KR 20100130619A KR 1020107022381 A KR1020107022381 A KR 1020107022381A KR 20107022381 A KR20107022381 A KR 20107022381A KR 20100130619 A KR20100130619 A KR 20100130619A
Authority
KR
South Korea
Prior art keywords
wafer
trimming
layer
thickness
components
Prior art date
Application number
KR1020107022381A
Other languages
English (en)
Other versions
KR101160316B1 (ko
Inventor
마르켈 브로우카트
마리온 미제트
세바스티엥 몰리나리
에릭 네이레
Original Assignee
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 filed Critical 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스
Publication of KR20100130619A publication Critical patent/KR20100130619A/ko
Application granted granted Critical
Publication of KR101160316B1 publication Critical patent/KR101160316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 제2 웨이퍼(300)에 결합되고 챔퍼링된 에지를 가지는 제1 웨이퍼(200)를 포함하는 구조체(500)의 트리밍 방법을 제공한다. 상기 트리밍 방법은, 상기 제1 웨이퍼(101)의 두께(e1)를 포함하는 제1 깊이(Pd1) 및 상기 제1 웨이퍼(101)의 상기 에지로부터 소정의 제1 폭(Id1)으로 수행되는 제1 트리밍 단계(S4)를 포함한다. 또한, 제2 트리밍 단계(S5)가, 적어도 상기 제1 웨이퍼(101)의 두께(e1)를 포함하는 제2 깊이(Id2) 및 상기 제1 폭(Id1)보다 작은 제2 폭(Id2)으로 수행된다.

Description

점진적인 트리밍 방법{A progressive trimming method}
본 발명은 적어도 하나의 층을 지지부(support) 상으로 전달함으로써 제조되는 (다중층 반도체 웨이퍼들로도 지칭되는) 다중층 반도체 구조체들 또는 기판들을 제조하는 분야에 관련된 것이다.
지지부 상으로 전달된 층은 제2 웨이퍼 또는 지지부에 대한 제1 웨이퍼의 분자 결합(molecular bonding)에 의해 형성되며, 상기 제1 웨이퍼는 일반적으로 결합 후에 박형화(thinning)된다. 마이크로 구성요소들의 하나 또는 그 이상의 층들을 최종 지지부 상으로 전달하는 것이 요구되는, 구성요소들의 3-차원(3D) 집적의 경우에, 또한, 예컨대, 후면 조사 이미지 소자들의 제조에서, 회로 전달을 하는 경우에, 상기 제1 웨이퍼는 하나의 구성요소 또는 복수의 마이크로 구성요소들의 전부 또는 일부를 포함할 수 있다.
상기 전달된 층들을 형성하기 위해 사용되는 웨이퍼들의 에지(edge)들 및 상기 지지부들은, 취급을 용이하게 하고, 상기 웨이퍼 표면들을 오염시키는 파티클들의 소스들이 되는 파손들과 같은, 상기 에지들이 돌출되는 경우 일어날 수 있는 에지들에서의 파손들을 피하기 위하여, 일반적으로 챔퍼(chamfer)들 또는 에지 라운딩들을 갖는다. 상기 챔퍼들은 둥글거나 및/또는 경사진(bevelled) 형태일 수 있다.
그러나, 상기 챔퍼들의 존재는 주변부들에서 상기 지지부 및 상기 웨이퍼 사이의 접촉(contact)이 잘 되는 것을 방해한다. 결과적으로, 주변 구역은 전달된 층이 결합되지 않거나 또는 적절하게 상기 지지부 기판에 결합되지 않은 채로 존재한다. 상기 전달된 층의 주변 구역은, 제어되지 않는 방식으로 파손되기 쉽고 원치 않는 파편들 또는 파티클들로 구조체를 오염시키기 쉽기 때문에 제거되어야 한다.
따라서, 상기 웨이퍼가 지지부에 결합되고, 필요한 박형화 단계 이후에, 상기 전달된 층은 챔퍼들이 연장된 주변 구역을 제거하기 위하여 트리밍(trimming)된다. 트리밍은 통상적으로 반드시 기계 가공(machining)에 의해, 구체적으로는, 상기 전달된 층의 노출된 표면으로부터 지지부 위까지 마모(abrasion) 또는 그라인딩(grinding)함으로써 수행된다.
그러나, 이러한 트리밍은 상기 전달된 층과 상기 지지부의 사이 및 상기 전달된 층 자체 모두에서 필-오프(peel-off)되는 문제들을 유발한다. 더욱 정확하게는, 결합 계면에서, 필-오프 문제들은 상기 층의 주변부의 근처에 있는 특정 구역들에 대한 상기 전달된 층의 박리(delamination)에 해당하며, 박리는 마이크로 필-오프로 생각될 수 있다. 상기 챔퍼들의 존재로 인하여 결합 에너지는 상기 층의 주변부 근처에서 더 낮다. 결과적으로, 상기 영역에서의 그라인딩은 상기 지지부 기판과의 결합 계면에서 상기 층의 부분적인 분리(detachment)를 유발할 수 있다. 상기 분리는 상기 전달된 층이 구성요소들을 포함하는 경우 더욱 개연성이 있다. 상기 결합 계면을 강화하기 위하여 결합 후에 통상적으로 수행되는 높은 온도 어닐링들은, 전달된 층에 구성요소들이 있는 경우 구성요소들이 이러한 어닐링들의 온도들을 견디지 못하기 때문에 수행되지 않는다.
또한, 상기 층이 회로들, 콘택들, 및 특히 금속으로부터 형성된 구역들과 같은 구성요소들을 포함하는 경우, 그라인딩은 상기 전달된 층에 존재하는 구성요소들의 모티프(motif)들에서 박리가 유발될 수 있으며, 박리는 마이크로 필-오프로 생각될 수 있다.
이러한 거시적(macro) 및 마이크로 필-오프 현상은, 상기 트리밍 단계 중에 상기 구조체에 대한 열적 및/또는 기계적 스트레스의 일정 수준 이상에서 일어난다. 이러한 수준은 상기 전달된 층의 완전한 트리밍 중에 빈번하게 도달된다.
본 발명의 목적은 제2 웨이퍼와 결합된 제1 웨이퍼를 포함하는 구조체를 트리밍하는 방법을 제안함으로써 상기에 언급한 문제점들을 극복하기 위함이며, 상기 제1 웨이퍼는 챔퍼링된 에지를 가지며, 상기 트리밍 방법은 다음을 포함한다:
ㆍ상기 제1 웨이퍼의 두께를 포함하는 제1 깊이로 수행되고, 상기 제1 웨이퍼의 상기 에지로부터 제1 소정 폭으로도 수행되는 제1 트리밍 단계; 및
ㆍ상기 제1 웨이퍼의 두께를 포함하는 제2 깊이로 수행되고, 상기 제1 폭보다 작은 제2 폭으로도 수행되는 적어도 하나의 제2 트리밍 단계.
따라서, 상기 제1 웨이퍼의 에지에 가능한 한 가깝게 그리고 소정 폭으로 제1 트리밍 단계를 수행함으로써, 상기 제1 웨이퍼는 구성요소들로부터 상대적으로 멀리 떨어진 채로 침범(attack)받게 된다. 이는 트리밍이 강도 높은 경우에도, 즉 제2 웨이퍼 내로 크게 침투하는 경우에도, 상기 구조체에서의 열 및/또는 스트레스들을 제한한다.
또한, 상기 열 및/또는 스트레스들은, 상기 제2 트리밍 단계가 상기 제1 웨이퍼의 에지로부터 떨어진 거리, 즉, 구성요소들에 가깝게 수행된다 하더라도, 상기 제2 트리밍 단계 중에 제한된다. 사실상, 상기 제1 트리밍 단계 중에 이미 제거된 부분으로 인해, 상기 제2 트리밍 단계 중에 제거될 물질은 감소된다.
결과적으로, 본 발명의 방법의 두 개의 트리밍 단계들은, 단일-단계 트리밍 중에 통상적으로 나타나는 거시적 및 마이크로 필-오프의 현상을 실질적으로 감소시키면서, 적어도 상기 제1 웨이퍼의 완전한 트리밍이 수행될 수 있다는 것을 의미한다.
본 발명의 일 실시예에 따르면, 상기 제2 트리밍 단계는, 상기 제1 트리밍 단계가 수행되는 제1 깊이보다 작거나 동일한 제2 깊이로 수행된다.
본 발명의 다른 실시예에 따르면, 상기 제2 웨이퍼가 상기 제1 트리밍 단계 중에 제거되는 부분의 두께는 10 ㎛ 내지 30 ㎛의 범위이다.
본 발명의 다른 실시예에 따르면, 상기 제2 웨이퍼가 상기 제2 트리밍 단계 중에 제거되는 부분의 두께는 0 내지 10 ㎛의 범위이다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 트리밍 단계는 2 mm 내지 10 mm의 범위, 바람직하게는 2 mm 내지 6 mm의 범위의 제1 폭으로 수행되고, 상기 제2 트리밍 단계는 0.1 mm 내지 2 mm 범위의 제2 폭으로 수행된다.
또한, 본 발명은 제1 웨이퍼의 일 면 상에 구성요소들 층을 제조하는 적어도 하나의 단계; 제2 웨이퍼 상에 상기 구성요소들 층을 포함하는 상기 제1 웨이퍼의 상기 면을 결합하는 단계; 및 본 발명의 트리밍 방법에 따라 수행되는, 적어도 상기 제1 웨이퍼(200)를 트리밍하는 단계;를 포함하는 3-차원 복합 구조체의 제조 방법을 제공한다.
본 발명의 트리밍 방법의 사용은, 상기 웨이퍼들 사이의 결합 계면들 및 구성요소 층들 모두에서 박리의 위험을 최소화면서, 두 개 또는 그 이상의 웨이퍼들을 적층함으로써 3-차원 구조체들을 제조할 수 있다는 것을 의미한다. 상기 구성요소 층들의 하나는 이미지 센서들을 포함할 수 있다.
도 1은 트리밍될 구조체의 평면도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 트리밍 방법의 개략도들이다.
도 3은 도 2a 내지 도 2e에 설명된 방법 중에 수행되는 단계들의 흐름도이다.
도 4a 내지 도 4f는 본 발명의 트리밍 방법을 사용하는 3-차원 구조체의 제조를 도시하는 개략도들이다.
도 5는 도 4a 내지 도 4f에 설명된 3-차원 구조체의 제조 중에 수행되는 단계들의 흐름도이다.
도 6은 도 4d 및 도 4e에 사용된 그라인더의 하면을 도시하는 그림이다.
본 발명은, 분자 결합 또는 양극 결합(anodic bonding), 금속 결합, 또는 접착제에 의한 결합과 같은 다른 유형의 결합에 의해 함께 결합된 적어도 두 개의 웨이퍼들을 포함하는 구조체를 트리밍하는 데 일반적으로 적용되며, 지지부를 구성하는 제2 웨이퍼와 결합될 제1 웨이퍼에 미리 형성된 구성요소들에 대해서도 적용 가능하다. 상기 웨이퍼들은 일반적으로 원형의 외주면을 가지며, 상이한 지름들, 구체적으로는 100 밀리미터(mm), 200 mm, 또는 300 mm의 지름들을 가질 수 있다. 본 명세서에서 사용되는 “구성요소들(components)”이라는 용어는, 상기 웨이퍼의 물질과 상이하고 결합 계면을 강화하기 위해 통상적으로 사용되는 높은 온도들에 대해 민감한 물질들로 제조된 임의의 유형의 성분(element)들을 의미한다. 상기 구성요소들은 구체적으로는 높은 온도들에 노출되는 경우 손상되거나 심지어 파괴될 수 있는 회로들, 콘택들 또는 활성층들과 같은 복수의 전기적 마이크로 구성요소들 또는 전기적 구성요소의 전부 또는 일부를 형성하는 성분들에 해당한다. 또한, 상기 구성요소들은, 상기 웨이퍼와 상이한 팽창 계수들을 갖는 물질들로 제조되며 고온에서 상기 웨이퍼에서와 다른 팽창의 정도들을 낳기 쉬운 성분들, 모티프(motif)들, 또는 층들에 해당할 수 있으며, 이는 웨이퍼를 변형 및/또는 손상시킬 수 있다.
다시 말하면, 제1 웨이퍼가 상기 구성요소들을 포함하는 경우, 결합 후에 고온 어닐링들을 거칠 수 없다. 결과적으로, 상기 웨이퍼들 사이의 결합 에너지는 제한되며, 이는, 상술한 바와 같이, 결과적인 구조체가 기계적 트리밍 중 거시적 필-오프의 현상에 더 민감하게 한다. 또한, 상술한 바와 같이, 상기 트리밍 단계도, 상기 구성요소들에서 상기 제1 웨이퍼의 박리(제1 웨이퍼 내의 구성요소들을 형성하는 적층(stack)들의 하나 또는 그 이상의 분리)에 해당하는, 마이크로 필-오프를 유발한다.
보다 일반적으로, 본 발명은 고온 결합 어닐링을 가할 수 없는 결합된 구조체들에 대해 특히 적용되며, 또한 다른 팽창 계수들을 갖는 웨이퍼들의 결합에 의해 형성되는 이종구조체들(예컨대 실리콘-온-사파이어, 실리콘-온-글라스 등)에 대해 적용된다. 또한, 두 개의 웨이퍼들이 실리콘으로 이루어지는, SOI 구조체들이라 불리는 더욱 표준화된 실리콘-온-절연체(silicon-on-insulator, SOI)에 적용될 수 있다. 상기 유형의 구조체에 대하여, 본 발명은 특히 10 마이크로미터(㎛) 이상의 층 두께를 갖거나 또는 다른 성질들의 층들의 적층을 포함하는 구조체들의 형성에 적용된다. 사실상, 상기 트리밍이, 공지된 종래 기술을 사용해서 수행되는 경우, 트리밍 단계 중에 상기 구조체들이 손상되기 쉽다는 것이 관찰되었다.
이 때문에, 본 발명은 상기 제1 웨이퍼의 에지부터의 점진적인(progressive) 트리밍을 수행하는 것을 제안한다. 더욱 정확하게, 하기에 더욱 상세히 설명하는 것과 같이, 본 발명의 트리밍 방법은 적어도 두 단계들로 수행되며, 즉 제1 트리밍 단계는 상기 웨이퍼의 에지에 가능한 한 가깝게 수행되고 제2 트리밍 단계는 상기 제1 웨이퍼의 에지로부터 더 먼 거리에서, 즉, 상기 웨이퍼의 구성요소들에 가까운 부분에 수행된다.
도 1은 기초 지지부(미도시)에 결합된 웨이퍼(10)를 포함하는 구조체(15)를 도시하는 평면도이다. 상기 웨이퍼(10)는 폭 l3을 갖는 환상(annular)의 제외 부분을 제외한 상기 웨이퍼 표면의 대부분을 차지하는 “유용 구역(useful zone)"으로 지칭되는 구역(14)에 형성된 구성요소들(11)을 포함하며, 상기 폭(l3)은 상기 웨이퍼(10)의 에지(10a)와 상기 유용 구역(14)의 경계 사이의 거리에 해당한다. 상기 환상의 제외 부분은 적어도 상기 웨이퍼의 챔퍼들이 연장되는 구역을 포함한다. 상기 환상의 부분은 제1 및 제2 환상 구역들(12, 13)로 나누어질 수 있다. 폭 l1을 갖는 제1 환상 구역(12)은 상기 웨이퍼의 에지(10a)에 가장 가까운 구역이다. 본 발명의 제1 트리밍 단계가 수행되는 구역이 상기 제1 구역(12)이다. 상기 제1 구역은 구성요소들(11)을 포함하는 유용 구역(14)으로부터 상대적으로 떨어져 있으며, 따라서 거시적 또는 마이크로 필-오프들의 위험을 무릅쓰지 않고 상기 구조체에서 트리밍이 수행될 수 있다. 폭 l1보다 작은 폭 l2를 갖는 제2 환상 구역(13)은 상기 웨이퍼의 에지(10a)로부터 더 떨어져 있으며, 즉 상기 유용 구역(14)에 가깝다. 그러나, 상기 제1 트리밍 단계 중에 많은 양의 물질이 이미 제거되었기 때문에, 상기 제2 환상 구역(13)의 제2 트리밍 단계 중에 열 및 스트레스들은 제한된다. 따라서, 트리밍 중에 발생할 수 있는 어떤 거시적 및/또는 마이크로 필-오프 현상도 제한된다.
제2 트리밍 단계 중에, 제1 트리밍 단계가 수행된 깊이보다 작은 깊이로 트리밍을 수행함으로써 열 및 스트레스들은 더욱 감소될 수 있다.
트리밍 중에 열 및 스트레스들을 더욱 제한하기 위하여, 본 발명의 방법은 두 단계들 이상, 예컨대 세 개 또는 네 개의 트리밍 단계들로 수행될 수도 있다. 이러한 환경들 하에서, 각각의 연속적인 트리밍 단계들은 이전의 트리밍 단계의 경우보다 작거나 동일한 폭으로 수행된다. 각 단계의 트리밍 깊이는, 바람직하게는 그러나 배타적이지 않게는, 이전 트리밍 단계의 깊이보다 작다.
트리밍 방법의 일 실시예가 도 2a 내지 도 2e 및 도 3을 참조하여 아래에 기술된다.
도 2a에 도시된 바와 같이, 트리밍될 구조체(100)는 도 1의 경우와 동일한 유형의 제1 웨이퍼(101)를 예를 들어 실리콘으로 형성된 제2 웨이퍼(102)와 결합함으로써 형성된다. 상기 제1 및 제2 웨이퍼들(101, 102)은 본 실시예에서 동일한 지름을 갖는다. 그러나, 서로 다른 지름들을 가질 수 있다. 본 명세서에 기술되는 실시예에서, 결합은 당업자에게 잘 알려진 분자 결합 기술을 사용하여 수행된다. 분자 결합의 원리는 두 표면들을 직접 접촉, 즉 특별한 결합 물질(접착제, 왁스, 솔더 등)을 사용함이 없이, 접촉시키는 데에 기초하는 것을 상기할 것이다. 이러한 작용은 결합될 표면들이 충분히 부드럽고, 파티클들 또는 오염으로부터 자유로울 것을 요구하며, 접촉이 시작될 수 있도록, 통상적으로 수 나노미터 이하의 거리로, 서로 충분히 가깝게 되는 것을 요구한다. 이러한 환경들 하에서, 상기 두 표면들 사이의 인력들은 분자 결합(서로 결합되는 두 표면들의 원자들 또는 분자들 사이에서 상호 작용하는 전자들에 기인하는 인력들(반데르발스 힘들)의 집합에 의해 유도되는 결합)을 유발할 수 있을 만큼 커지게 된다.
상기 두 웨이퍼들 사이의 접착은 구성요소들 및/또는 제1 웨이퍼를 손상시키지 않도록 낮은 온도에서 수행된다. 더욱 정확하게는, 상온에서 웨이퍼들이 접촉한 후, 결합 강화 어닐링이 수행될 수 있으나, 450℃ 이하의 온도에서 수행되며, 그 온도를 넘어서면 알루미늄 또는 구리와 같은 어떤 금속들은 크리프(creep)가 시작된다.
산화막 유형의 결합층(107)이, 제2 웨이퍼(102)와 접촉되기 전에, 제1 웨이퍼(101)의 결합면 및/또는 제2 웨이퍼 상에 형성된다. 제1 웨이퍼(101)는 구성요소들(103)의 층을 포함하며 챔퍼링된 에지, 즉 상부 챔퍼(104) 및 하부 챔퍼(105)를 포함하는 에지를 갖는다. 도 2a에서, 상기 웨이퍼들은 둥근 챔퍼들을 갖는다. 그러나, 상기 웨이퍼들은 빗면(bevel)의 형태와 같은 다른 형상들을 갖는 챔퍼들 또는 에지 곡선들도 가질 수 있다. 일반적으로, 용어 “챔퍼링된 에지(chamfered edge)"는 솟은 부분(ridge)들이 사선으로 되어 주변부에 가까이에서 두 웨이퍼들 사이의 접촉이 열악한 임의의 웨이퍼 에지를 의미한다.
웨이퍼들(101, 102)은 분자 결합에 의해 서로 대향하여 결합되어 구조체(100)를 형성한다(S1 단계, 도 2b). 제1 웨이퍼(101)의 초기 두께에 따라, 소정 두께 e1, 예컨대 약 10 ㎛를 갖는 전달된 층(106)을 형성하기 위하여 박형화(thinning)될 수 있다(S2 단계, 도 2c). 상기 두께(e1)는 챔퍼링된 에지 너머의 상기 층 또는 웨이퍼의 상부면 및 하부면의 사이에서 측정된다. 상기 박형화 단계는 바람직하게는 트리밍 공정 전에 수행된다. 그러나, 제1 웨이퍼의 박형화는 여전히 선택적이며, 제1 웨이퍼의 트리밍은 앞의 박형화 단계 수행 없이 수행될 수 있다.
다음으로, 상기 구조체(100)의 트리밍이 수행되고, 이는 대체로 챔퍼(105)를 포함하는 층(106)의 환형 부분을 제거하는 단계를 포함하며, 챔퍼(104)는 제1 웨이퍼(101)의 박형화 중에 제거될 수 있다. 본 발명에 따르면, 트리밍은 제1 웨이퍼(101)의 에지에 상응하는 제1 층(106)의 에지로부터 일 폭(Id1)으로 수행되는 제1 트리밍 단계로 시작된다(S3 단계, 도 2d). 100 mm, 200 mm 및 300 mm의 지름을 갖는 웨이퍼들에 대하여, 상기 트리밍 폭(Id1)은 일반적으로 2 mm 내지 10 mm의 범위이며, 바람직하게는 2 mm 내지 6 mm의 범위이다. 트리밍은 상기 층(106)의 상부면으로부터의 작동(action) 또는 기계 가공에 의해 수행된다. 기계 작동은 그라인더(grinder) 또는 상기 층의 물질을 기계적으로 닳게 할 수 있는 다른 도구를 사용해서 가해진다.
상기 제1 트리밍 단계 중에, 상기 구조체(100)는, 결합 계면(이 경우, 결합층(107) 및 제2 웨이퍼(102)의 결합면 사이의 접촉면)에 해당하는 기준면으로부터 정의되는 일정 깊이(Pd1)에 대하여 침범받는다. 상기 깊이(Pd1)는 상기 층(106)의 두께(e1), 결합층(107)의 두께(e2) 및 제2 웨이퍼(102)의 두께의 일부분에 해당하는 두께(e3)를 포함한다. 상기 두께(e3)는 10 um 내지 30 ㎛의 범위이다. 도 2d에서, 트리밍된 층(106)의 측면이 기판의 면에 대해 수직하도록 도식적인 방식으로 도시된다. 그러나, 사용되는 그라인더의 유형에 따라, 트리밍된 측면은 약간 안쪽으로 굽은 형태와 같은 완전하게 직선이 아닌 다른 형상들을 가질 수 있다. 특히, 이러한 안쪽으로 굽은 측면들은 그라인더 또는 트리밍 휠(wheel)이 이들 면들의 적어도 하나에 홈(groove)들을 제공하는 경우 얻어진다. 이러한 홈들의 존재는 제거된 물질의 배출 및 트리밍 공정 중에 휠 상으로 및 휠에 가까이 제공되는 액체(일반적으로 물)의 순환을 돕는 것으로 나타난다. 이는 또한 웨이퍼 에지에서 열/스트레스들을 제한하며, 트리밍 질을 더욱 개선시킬 수 있다. 상기 층 또는 웨이퍼의 트리밍된 측면이 직선에 가까운 프로파일을 가지지 않는 환경에서는, 상기 트리밍 단계들의 상기 폭들(Id1 및 Id2 폭들과 같은)은 적어도 상기 웨이퍼 또는 층이 침범받는 폭들에 상응한다.
트리밍은 다음으로, 기계 작동 또는 가공에 의해 수행되는 제2 트리밍 단계에 의해 완료된다(S4 단계, 도 2e). 상기 제2 트리밍 단계는 제1 단계의 트리밍 폭(Id1)에 해당하는 상기 층(106)의 에지로부터의 소정 거리로부터 수행된다. 100 mm, 200 mm, 및 300 mm의 지름을 갖는 웨이퍼들에 대하여, 상기 트리밍 폭(Id2)은 일반적으로 0.1 mm 내지 0.2 mm의 범위이다.
상기 제2 트리밍 단계에서, 상기 구조체(100)는 적어도 상기 층(106)의 두께(e1)를 포함하는 깊이(Pd2)에 대하여 침범받는다. 상기 깊이(Pd2)는 제2 웨이퍼(102)의 두께의 일부분에 해당하는 두께(e4)를 포함할 수 있다. 본 명세서에 설명된 실시예에서, 상기 두께(e4)는 두께(e3)보다 작다. 상기 두께(e4)는 0 내지 10 ㎛의 범위, 예컨대 5 ㎛이다. 상기에 언급한 바와 같이, 상기 두께(e4)는 또한 상기 두께(e3)보다 크거나 같을 수도 있다.
본 발명의 트리밍 방법에 대한 특별하지만 배타적이지 않은 분야는 3-차원 구조들을 제조하는 분야이다.
본 발명의 일 실시예에 따라, 초기 기판 상에 형성된 마이크로 구성요소들 층을 지지부 상으로 전달함으로써 3-차원 구조체를 제조하는 방법이 도 4a 내지 도 4g 및 도 5와 관련하여 아래에 설명된다.
3-차원 구조체를 제조하는 것은 에지에 상부 챔퍼(206) 및 하부 챔퍼(205)를 가지는 제1 웨이퍼(200)의 표면 상에 제1 마이크로 구성요소들(204) 시리즈를 형성하는 것으로 시작한다(도 4a, S1 단계). 본 명세서에 설명되는 실시예에서, 상기 제1 웨이퍼(200)는 다층 SOI 유형 구조체, 즉 실리콘의 기판(203) 상에 배치된 실리콘 층(201)을 포함하며, 매립(buried) 산화물 층(202)(예를 들어 SiO2 층)이 상기 층(201) 및 기판(203)의 사이에 존재한다. 상기 웨이퍼(200)는 약 600 ㎛ 내지 900 ㎛ 범위의 두께를 갖는다. 지름이 200 mm(8 인치)인 웨이퍼에 대하여, 표준 두께는 725 ㎛이다.
마이크로 구성요소들(204)은 제조될 마이크로 구성요소들에 상응하는 모티프들의 형성을 위한 구역들을 정의할 수 있는 마스크를 사용하는 포토 리소그래피에 의해 형성된다.
마이크로 구성요소들(204)을 포함하는 제1 웨이퍼(200)의 면은 다음으로, 분자 결합에 의해 결합되도록 제2 웨이퍼(300)의 면과 밀착되도록 한다(S2 단계, 도 4b). 상기 웨이퍼(300)는 약 725 ㎛의 두께를 갖는다. 상기 제1 웨이퍼(200)와 동일한 방식으로, 제2 웨이퍼(300)의 에지는 상부 챔퍼(301) 및 하부 챔퍼(302)를 갖는다. 예를 들어 SiO2로부터 형성된, 산화물 층(207)도 마이크로 구성요소들(204)을 포함하는 제1 웨이퍼(200)의 면 상에 형성된다. 본 명세서에 설명되는 실시예에서는, 상기 제1 및 제2 웨이퍼들(200, 300)은 200 mm의 지름을 갖는다.
결합 후, 도 4c에 도시된 바와 같이, 본 실시예에서 기판(203)인, 제1 웨이퍼(200)는 마이크로 구성요소들(204)의 층 상에 있는 부분을 제거하기 위해 박형화된다(S3 단계). 본 방법의 본 단계에서, 매립층(202)은 바람직하게는 상기 구성요소들을 있을 수 있는 오염, 파티클들 등으로부터 보호하기 위하여 보존된다. 제1 웨이퍼(200)는, 구체적으로는 상기 결합면으로부터 50 ㎛에서 중지되는 기판(203)의 그라인딩 또는 화학적-기계적 연마(CMP) 단계에 의해 박형화될 수 있으며, 예를 들어 TMAH(tetramethylammonium hydroxide)로 식각함으로써, 상기 매립 산화물 층(202)의 위까지 화학적 침범의 단계가 후속될 수 있다. 박형화는 웨이퍼(200)에 원자 주입에 의해 앞서 형성된 취약면을 따른 클리비지(cleavage) 또는 파괴(fracture)에 의해 수행될 수 있다. 이롭게도, 상기 매립 절연층(202)은 잔존하는 웨이퍼(200)의 두께를 정의하는데 사용된다. 상기 박형화 단계 후에, 상기 웨이퍼(200)는 약 10 ㎛의 두께를 갖는다. 다른 환경에서, 상기 두께는 1 ㎛ 내지 15 ㎛의 범위에 놓일 수 있다.
따라서, 복합 구조체(500)가 얻어지며, 이는 제2 웨이퍼(300) 및 제1 웨이퍼(200)의 잔존하는 부분에 해당하는 상기 층(201)에 의해 형성된다.
본 발명에 따르면, 상기 구조체(500)의 제1 기계적 트리밍 단계가 수행되며, 이는 웨이퍼(200)의 환형 부분을 제거하는 단계로 구성된다(S4 단계, 도 4d). 상기 제1 트리밍 단계는 그라인더(400)를 사용하여 수행되며, 상기 구조체(500)는 회전판(미도시)에 홀딩된다. 도 6에 도시된 바와 같이, 상기 그라인더(400)는 챔퍼들(410)의 존재에 의해 구조화되는 하면을 갖는다. 상기에 언급한 바와 같이, 이러한 구조가 있는 면을 갖는 그라인더는 열 및 스트레스들을 제한할 수 있다는 것이 관찰되었다. 분명하게, 트리밍은 상기 구조가 있는 면들을 갖지 않는 그라인더들로도 수행될 수 있다.
상기 제1 트리밍 단계 중에, 상기 구조체(500)는 2 mm 내지 10 mm 범위의 폭(Id1)으로 및 제1 웨이퍼(200)의 잔존하는 부분의 두께(e1), 산화물 층(207)의 두께(e2) 및 제2 웨이퍼(300)의 두께의 일부분에 해당하는 두께(e3)를 포함하는 깊이(Pd1)로 침범받으며, 상기 두께(e3)는 10 ㎛ 내지 30 ㎛의 범위를 갖는다.
트리밍은 다음으로 제1 단계의 트리밍 폭(Id1)에 해당하는 웨이퍼(200)의 에지로부터 소정 거리로부터, 0.1 mm 내지 2 mm의 범위의 폭(Id2)으로 수행되는 제2 트리밍 단계에 의해 완료된다(S5 단계, 도 4e). 상기 제2 트리밍 단계에서, 상기 구조체(500)는 제1 웨이퍼(200)의 잔존하는 부분의 두께(e1), 산화물 층(207)의 두께(e2) 및 제2 웨이퍼(300)의 두께의 일부분에 해당하는, 0 내지 10 ㎛의 범위, 예컨대 5 ㎛인 두께(e4)를 포함하는 깊이(Pd2)에 대하여 침범받는다.
일단 상기 구조체(500)의 트리밍이 종료되면, 상기 층(202)을 제거한 후, 제2 마이크로 구성요소들(214)의 층이 상기 층(201)의 노출된 표면에 형성된다(도 4f, S6 단계). 본 명세서에 설명된 실시예에서, 상기 마이크로 구성요소들(214)은 매립된 마이크로 구성요소들(204)과 일직선으로 형성된다. 포토 리소그래피 마스크는 이러한 목적을 위해 사용된다; 이는 마이크로 구성요소들(204)을 형성하기 위해 사용하는 것과 유사하다.
변형예에서, 3-차원 구조체는 층들의 적층(stack)에 의해, 즉, 하나 또는 그 이상의 추가적인 층들을 상기 층(201) 상으로 전달함으로써 형성되며, 각각의 추가적인 층들은 직접적으로 인접한 층 또는 층들과 일직선으로 배열된다. 각각의 추가적인 층은 본 발명의 트리밍 방법을 사용하여 점진적으로 트리밍된다. 또한, 추가적인 층 각각의 전달 전에, 결합(assembly)을 촉진시키고 후속의 화학적 침범들로부터 트리밍된 구역들(기초 웨이퍼의 물질이 노출되는)을 보호하기 위하여, 노출된 층 상에 산화물 층 예컨대 TEOS(tetraethyloxysilane) 산화물 층을 증착하는 것이 가능하다. 선택적으로, 층들의 집합이 전달된 후에, 단일 트리밍 공정이 수행될 수 있다. 본 발명의 트리밍 단계 중에 제거되는 물질들의 두께들(e1, e2)은, 상기 적층의 상부층의 상부면, 및 지지 기판 또는 지지 기판 내에서 트리밍 단계에 대한 정지 계면(stop interface)의 사이를 포함하는 두께들에 해당한다.
특정 실시예에 따르면, 마이크로 구성요소들의 층들 중 하나는 특히 이미지 센서들을 포함할 수 있다.
다른 실시예에 따르면, 상기 구성요소들은, 전달된 층을 구성하는 제1 웨이퍼와 결합하기 전에, 제2 지지 웨이퍼에 미리 형성되어 있다.
또 다른 실시예에 따르면, 상기 트리밍 단계들은, 예를 들어 도 4d에 나타난 것과 같은 그라인더를 사용하는, 첫 번째의 대략적인 제거 단계를 포함할 수 있으며, 예를 들어 웨이퍼 에지 연마 도구를 사용하는, 미세 제거 단계가 후속될 수 있다. 이는 트리밍 후 감소된 거칠기를 갖는 웨이퍼 에지가 생산될 수 있으며, 이는 잔존 파티클들을 적게 포함할 수 있다는 것을 의미한다.

Claims (14)

  1. 제2 웨이퍼(102)와 결합되고 챔퍼링된 에지(chamfered edge)(104, 105)를 가지는 제1 웨이퍼(101)를 포함하는 구조체(100)의 트리밍 방법으로서,
    상기 제1 웨이퍼(101)의 두께(e1)를 포함하는 제1 깊이(Pd1)로 수행되고, 상기 제1 웨이퍼(101)의 상기 에지로부터 소정의 제1 폭(Id1)으로도 수행되는 제1 트리밍 단계; 및
    적어도 상기 제1 웨이퍼(101)의 상기 두께(e1)를 포함하는 제2 깊이(Id2)로 수행되고, 상기 제1 폭(Id1)보다 작은 제2 폭(Id2)으로도 수행되는 적어도 하나의 제2 트리밍 단계;를 포함하는 것을 특징으로 하는 트리밍 방법.
  2. 제1 항에 있어서,
    상기 제2 깊이(Pd2)는 상기 제1 깊이(Pd1)보다 작은 것을 특징으로 하는 트리밍 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 제2 웨이퍼(102)가 상기 제1 트리밍 단계 중에 제거되는 부분의 두께는 10 ㎛ 내지 30 ㎛의 범위인 것을 특징으로 하는 트리밍 방법.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제2 웨이퍼(102)가 상기 제2 트리밍 단계 중에 제거되는 부분의 두께는 0 내지 10 ㎛의 범위인 것을 특징으로 하는 트리밍 방법.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서,
    상기 제1 트리밍 단계는 2 mm 내지 10 mm의 범위, 바람직하게는 2 mm 내지 6 mm의 범위의 제1 폭(Id1)에 대하여 수행되는 것을 특징으로 하는 트리밍 방법.
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 제2 트리밍 단계는 0.1 mm 내지 2 mm 범위의 제2 폭(Id2)으로 수행되는 것을 특징으로 하는 트리밍 방법.
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
    상기 제1 웨이퍼(101)는 구성요소들(103)을 포함하는 것을 특징으로 하는 트리밍 방법.
  8. 제1 항 내지 제7 항 중 어느 한 항에 있어서,
    상기 트리밍 단계들 중 적어도 하나는 하면에 홈(groove)들을 포함하는 그라인더로 수행되는 것을 특징으로 하는 트리밍 방법.
  9. 제1 웨이퍼(200)의 일 면 상에 구성요소들 층(204)을 제조하는 적어도 하나의 단계;
    제2 웨이퍼(300) 상에 상기 구성요소들 층(204)을 포함하는 상기 제1 웨이퍼(200)의 상기 면을 결합하는 단계; 및
    제1 항 내지 제8 항 중 어느 한 항에 따른 트리밍 방법에 따라 수행되는, 적어도 상기 제1 웨이퍼(200)를 트리밍하는 단계;
    를 포함하는 3-차원 복합 구조체(500)의 제조 방법.
  10. 제9 항에 있어서,
    상기 결합하는 단계 이후에,
    상기 제1 웨이퍼(200)를 박형화하는 단계;
    를 포함하는 것을 특징으로 하는 3-차원 복합 구조체(500)의 제조 방법.
  11. 제9 항 또는 제10 항에 있어서,
    상기 제1 구성요소들 층(204)을 포함하는 상기 면에 대향하는 상기 제1 웨이퍼(200)의 면 상에 제2 구성요소들 층(214)을 제조하는 단계;
    를 더 포함하는 것을 특징으로 하는 3-차원 복합 구조체(500)의 제조 방법.
  12. 제9 항 내지 제11 항 중 어느 한 항에 있어서,
    상기 결합하는 단계 이전에,
    상기 제1 구성요소들 층(204)을 포함하는 상기 제1 웨이퍼(200)의 면 상기 상에 산화물 층(207)을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 3-차원 복합 구조체(500)의 제조 방법.
  13. 제9 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 제1 웨이퍼(200)는 SOI 유형 구조체인 것을 특징으로 하는 3-차원 복합 구조체(500)의 제조 방법.
  14. 제9 항 내지 제13 항 중 어느 한 항에 있어서,
    적어도 상기 제1 구성요소들 층(204)은 이미지 센서들을 포함하는 것을 특징으로 하는 3-차원 복합 구조체(500)의 제조 방법.
KR1020107022381A 2008-09-02 2009-07-31 점진적인 트리밍 방법 KR101160316B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0855875A FR2935536B1 (fr) 2008-09-02 2008-09-02 Procede de detourage progressif
FR0855875 2008-09-02
PCT/EP2009/059961 WO2010026007A1 (en) 2008-09-02 2009-07-31 A progressive trimming method

Publications (2)

Publication Number Publication Date
KR20100130619A true KR20100130619A (ko) 2010-12-13
KR101160316B1 KR101160316B1 (ko) 2012-06-26

Family

ID=40409956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022381A KR101160316B1 (ko) 2008-09-02 2009-07-31 점진적인 트리밍 방법

Country Status (8)

Country Link
US (1) US8679944B2 (ko)
EP (1) EP2324491B1 (ko)
JP (1) JP5319764B2 (ko)
KR (1) KR101160316B1 (ko)
CN (1) CN102017092B (ko)
FR (1) FR2935536B1 (ko)
TW (1) TWI443730B (ko)
WO (1) WO2010026007A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140041338A (ko) * 2012-09-27 2014-04-04 가부시기가이샤 디스코 표면 보호 부재 및 가공 방법
KR20150131966A (ko) * 2014-05-16 2015-11-25 가부시기가이샤 디스코 서포트 플레이트, 서포트 플레이트의 형성 방법 및 웨이퍼 가공 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
FR2962141A1 (fr) * 2010-06-30 2012-01-06 Soitec Silicon On Insulator Technologies Procédé de désoxydation d'une structure multicouche a l'acide fluorhydrique
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
JP5279775B2 (ja) * 2010-08-25 2013-09-04 株式会社東芝 半導体装置の製造方法
FR2968123B1 (fr) * 2010-11-30 2013-01-11 Centre Nat Rech Scient Procédé de fabrication de films minces supportes
JP6087046B2 (ja) * 2011-03-01 2017-03-01 太陽誘電株式会社 薄膜素子の転写方法及び回路基板の製造方法
JP5859742B2 (ja) * 2011-04-28 2016-02-16 京セラ株式会社 複合基板
JP5976999B2 (ja) * 2011-05-30 2016-08-24 京セラ株式会社 複合基板
US8461019B2 (en) * 2011-07-19 2013-06-11 Disco Corporation Method of processing device wafer
JP5946260B2 (ja) * 2011-11-08 2016-07-06 株式会社ディスコ ウエーハの加工方法
US9676114B2 (en) * 2012-02-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer edge trim blade with slots
US8580655B2 (en) 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
TWI663025B (zh) * 2012-09-24 2019-06-21 日商荏原製作所股份有限公司 Grinding method and grinding device
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
SG11201508969QA (en) * 2013-05-01 2015-12-30 Shinetsu Chemical Co Method for producing hybrid substrate, and hybrid substrate
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
KR102632041B1 (ko) * 2015-09-04 2024-02-01 난양 테크놀러지컬 유니버시티 기판을 인캡슐레이션하는 방법
US9721907B2 (en) * 2015-11-18 2017-08-01 Infineon Technologies Ag Wafer edge shape for thin wafer processing
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
JP6890495B2 (ja) * 2017-07-26 2021-06-18 株式会社ディスコ ウェーハの加工方法
CN109786234B (zh) * 2017-11-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法
JP7237464B2 (ja) * 2018-05-24 2023-03-13 キオクシア株式会社 半導体装置の製造方法
JP7258489B2 (ja) * 2018-08-21 2023-04-17 株式会社岡本工作機械製作所 半導体装置の製造方法及び製造装置
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
JP7237557B2 (ja) * 2018-12-14 2023-03-13 株式会社東京精密 貼り合わせウェーハのエッジトリミング加工方法
CN110189985B (zh) * 2019-06-19 2020-10-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN110459555A (zh) * 2019-08-29 2019-11-15 长春长光圆辰微电子技术有限公司 背照式图像传感器晶圆边缘无硅膜缺陷的工艺制程方法
CN110854011A (zh) * 2019-09-30 2020-02-28 芯盟科技有限公司 堆叠键合晶圆的处理方法
JP7313775B2 (ja) * 2019-10-18 2023-07-25 株式会社ディスコ ウェーハの加工方法
CN111015815B (zh) * 2019-12-30 2021-08-10 苏州科阳光电科技有限公司 一种多层复合材料的切割方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
US11127635B1 (en) * 2020-05-05 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing
FR3113182B1 (fr) * 2020-07-31 2022-08-12 Commissariat Energie Atomique Procédé d'assemblage de plaques par collage moléculaire
US12080544B2 (en) * 2021-04-21 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked wafer structure and method for forming the same

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658135B2 (ja) * 1988-03-08 1997-09-30 ソニー株式会社 半導体基板
IT1230026B (it) 1988-10-28 1991-09-24 Sgs Thomson Microelectronics Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH045485A (ja) 1990-04-20 1992-01-09 Hitachi Ltd ロータリ圧縮機
JPH0485827A (ja) * 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JPH04263425A (ja) 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US5223001A (en) * 1991-11-21 1993-06-29 Tokyo Electron Kabushiki Kaisha Vacuum processing apparatus
KR0126455B1 (ko) * 1992-05-18 1997-12-24 가나이 쯔또무 수지재료의 접착강도 측정방법
JP3352129B2 (ja) * 1992-12-04 2002-12-03 株式会社東芝 半導体基板の製造方法
JP3089519B2 (ja) 1993-03-01 2000-09-18 日本電信電話株式会社 衛星通信方式
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP2662495B2 (ja) 1993-06-28 1997-10-15 住友シチックス株式会社 接着半導体基板の製造方法
JPH0778868A (ja) * 1993-09-06 1995-03-20 Toshiba Corp 誘電体分離基板の製造方法
JPH08107193A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製造方法
US5696327A (en) * 1994-11-23 1997-12-09 Regents Of The University Of Minnesota Method and apparatus for separating a thin film from a substrate
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH0917984A (ja) 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JP3352896B2 (ja) 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10209408A (ja) * 1997-01-27 1998-08-07 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JP3352902B2 (ja) 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10242439A (ja) * 1997-02-27 1998-09-11 Mitsubishi Materials Shilicon Corp 張り合わせシリコンウェーハおよびその製造方法
JP3132425B2 (ja) 1997-06-20 2001-02-05 日本電気株式会社 衛星イントラネットサービスにおける通信時間短縮方式
US6321134B1 (en) * 1997-07-29 2001-11-20 Silicon Genesis Corporation Clustertool system software using plasma immersion ion implantation
JP3216583B2 (ja) 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
WO1999010927A1 (en) 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
EP0935280B1 (en) 1998-02-04 2004-06-09 Canon Kabushiki Kaisha SOI substrate
JP3496508B2 (ja) * 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
US6221774B1 (en) * 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US6117695A (en) * 1998-05-08 2000-09-12 Lsi Logic Corporation Apparatus and method for testing a flip chip integrated circuit package adhesive layer
US6008113A (en) 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JPH11354761A (ja) 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
JP3321455B2 (ja) * 1999-04-02 2002-09-03 株式会社アークテック 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
WO2001027999A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de production de tranches collees et tranche collee
JP3632531B2 (ja) 1999-11-17 2005-03-23 株式会社デンソー 半導体基板の製造方法
US6616332B1 (en) * 1999-11-18 2003-09-09 Sensarray Corporation Optical techniques for measuring parameters such as temperature across a surface
JP3646921B2 (ja) * 2000-03-06 2005-05-11 三菱住友シリコン株式会社 張り合わせ誘電体分離ウェーハの製造方法
WO2001073831A1 (fr) 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4822577B2 (ja) * 2000-08-18 2011-11-24 東レエンジニアリング株式会社 実装方法および装置
KR20030033084A (ko) * 2000-09-27 2003-04-26 스트라스바흐, 인코포레이티드 배면연마 테이프를 남겨두고 웨이퍼를 배면연마하는 방법
WO2003008938A2 (de) 2001-07-16 2003-01-30 Siemens Aktiengesellschaft Verfahren zum bestimmen der haftfestigkeit einer beschichtung auf einem bauteil
US6736017B2 (en) 2001-08-24 2004-05-18 Symyx Technologies, Inc. High throughput mechanical rapid serial property testing of materials libraries
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
JP4066889B2 (ja) * 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
US7625808B2 (en) 2003-09-01 2009-12-01 Sumco Corporation Method for manufacturing bonded wafer
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4744855B2 (ja) 2003-12-26 2011-08-10 日本碍子株式会社 静電チャック
WO2005084393A2 (en) * 2004-03-05 2005-09-15 The Regents Of The University Of California Glass-modified stress waves for separation of ultra thin films and nanoelectronics device fabrication
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4107316B2 (ja) * 2005-09-02 2008-06-25 株式会社日立プラントテクノロジー 基板貼合装置
WO2007035295A1 (en) * 2005-09-16 2007-03-29 University Of Cincinnati Silicon mems based two-phase heat transfer device
KR100755368B1 (ko) * 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
JP4721435B2 (ja) * 2006-04-06 2011-07-13 本田技研工業株式会社 接着部の剥離検査方法
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US7473909B2 (en) * 2006-12-04 2009-01-06 Axcelis Technologies, Inc. Use of ion induced luminescence (IIL) as feedback control for ion implantation
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5143477B2 (ja) 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2935535B1 (fr) 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
WO2010057068A2 (en) * 2008-11-16 2010-05-20 Suss Microtec, Inc. Method and apparatus for wafer bonding with enhanced wafer mating
EP2200077B1 (en) 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2961630B1 (fr) * 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) * 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) * 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140041338A (ko) * 2012-09-27 2014-04-04 가부시기가이샤 디스코 표면 보호 부재 및 가공 방법
KR20150131966A (ko) * 2014-05-16 2015-11-25 가부시기가이샤 디스코 서포트 플레이트, 서포트 플레이트의 형성 방법 및 웨이퍼 가공 방법

Also Published As

Publication number Publication date
US20110097874A1 (en) 2011-04-28
EP2324491A1 (en) 2011-05-25
FR2935536A1 (fr) 2010-03-05
EP2324491B1 (en) 2013-06-05
WO2010026007A1 (en) 2010-03-11
JP2011524083A (ja) 2011-08-25
KR101160316B1 (ko) 2012-06-26
FR2935536B1 (fr) 2010-09-24
TWI443730B (zh) 2014-07-01
TW201027609A (en) 2010-07-16
JP5319764B2 (ja) 2013-10-16
CN102017092A (zh) 2011-04-13
US8679944B2 (en) 2014-03-25
CN102017092B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
KR101160316B1 (ko) 점진적인 트리밍 방법
KR101185426B1 (ko) 복합 트리밍 방법
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
US8298916B2 (en) Process for fabricating a multilayer structure with post-grinding trimming
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
JP2011155261A (ja) 構造体をアニールするためのアニール方法
US7790569B2 (en) Production of semiconductor substrates with buried layers by joining (bonding) semiconductor wafers
WO2011134896A2 (en) Trimming thinning
JP4368851B2 (ja) 支持基板へ転送される有用な材料層の輪郭を平坦にする方法
US20240243006A1 (en) Systems and methods for bonding semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 4