JPH0778868A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH0778868A JPH0778868A JP24600793A JP24600793A JPH0778868A JP H0778868 A JPH0778868 A JP H0778868A JP 24600793 A JP24600793 A JP 24600793A JP 24600793 A JP24600793 A JP 24600793A JP H0778868 A JPH0778868 A JP H0778868A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- outer peripheral
- main surface
- bonded
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】素子が形成される第1シリコン基板と、台とな
る第2シリコン基板とを酸化膜を介して一体化する工程
と、該接着基板の外周の未接着部分の第1基板を研削除
去した後、異方性ウェットエッチングにより第1基板表
面から前記酸化膜に達する溝で該基板を複数に分離する
工程を有する誘電体分離基板の製造方法において、基板
の外周段差部に空洞(巣)のできない製造方法を提供す
る。 【構成】異方性ウェットエッチング前の前記接着基板の
外周加工壁面(段差面)と第1基板主面とのなす角度が
54.7度を越えないように第1基板の外周部を研削除去す
る。
る第2シリコン基板とを酸化膜を介して一体化する工程
と、該接着基板の外周の未接着部分の第1基板を研削除
去した後、異方性ウェットエッチングにより第1基板表
面から前記酸化膜に達する溝で該基板を複数に分離する
工程を有する誘電体分離基板の製造方法において、基板
の外周段差部に空洞(巣)のできない製造方法を提供す
る。 【構成】異方性ウェットエッチング前の前記接着基板の
外周加工壁面(段差面)と第1基板主面とのなす角度が
54.7度を越えないように第1基板の外周部を研削除去す
る。
Description
【0001】
【産業上の利用分野】本発明は、 2枚の半導体基板を酸
化膜を介して接着もしくは接合で一体化した接着半導体
基板を使用した誘電体分離基板の製造方法に関するもの
で、特に外周部を一部切り欠いた接着半導体基板に係る
ものである。
化膜を介して接着もしくは接合で一体化した接着半導体
基板を使用した誘電体分離基板の製造方法に関するもの
で、特に外周部を一部切り欠いた接着半導体基板に係る
ものである。
【0002】
【従来の技術】近年、鏡面に研磨されたシリコン等の半
導体基板(ウェーハ)に前処理を施した後、 2枚のウェ
ーハの鏡面同士を密着接触させ、熱処理することにより
強固な接合体ウェーハを形成する技術が注目されてい
る。
導体基板(ウェーハ)に前処理を施した後、 2枚のウェ
ーハの鏡面同士を密着接触させ、熱処理することにより
強固な接合体ウェーハを形成する技術が注目されてい
る。
【0003】この方法では、表面を酸化したウェーハを
接着することにより、誘電体分離構造を有する基板の作
成が容易に行なえる。さらに素子が形成される側もシリ
コン基板を用いるのでSIMOX(Separation by Impl
anted Oxygen)法等に比べ結晶性も良く、比較的反りも
少ない等の特徴がある優れた方法であり、近年その実用
化がなされつつある。
接着することにより、誘電体分離構造を有する基板の作
成が容易に行なえる。さらに素子が形成される側もシリ
コン基板を用いるのでSIMOX(Separation by Impl
anted Oxygen)法等に比べ結晶性も良く、比較的反りも
少ない等の特徴がある優れた方法であり、近年その実用
化がなされつつある。
【0004】従来より、半導体装置の素子分離技術とし
て、P−N接合分離や誘電体分離が知られている。誘電
体分離方式では、(a)ラッチアップ(latch up)が無
い、(b)高耐圧が得られる、(c)寄生容量が少なく
高速動作が可能等の特徴がある。このため高速IC、高
耐圧パワーIC等、その用途が広がりつつある。従って
接着ウェーハの適用範囲も拡大している。
て、P−N接合分離や誘電体分離が知られている。誘電
体分離方式では、(a)ラッチアップ(latch up)が無
い、(b)高耐圧が得られる、(c)寄生容量が少なく
高速動作が可能等の特徴がある。このため高速IC、高
耐圧パワーIC等、その用途が広がりつつある。従って
接着ウェーハの適用範囲も拡大している。
【0005】図6は、接着ウェーハの外周部の部分断面
図である。同図(a)に示すように、接着ウェーハ3
は、 2枚の半導体基板1及び2の鏡面同士を貼り合わせ
ることから、その面の平坦度が大きく影響する。近年半
導体装置の微細化に伴い精度も向上しているが、周辺 3
〜 5mmは、研磨されたウェーハ固有の外周面ダレ(幅w
1 の部分)がある。このためA−A′より外側の幅w2
の部分は接着されないで隙間(未接着部分)5が残る。
すると隙間5にごみが溜まり、途中工程での汚染、発塵
源となるため、除去する必要がある。
図である。同図(a)に示すように、接着ウェーハ3
は、 2枚の半導体基板1及び2の鏡面同士を貼り合わせ
ることから、その面の平坦度が大きく影響する。近年半
導体装置の微細化に伴い精度も向上しているが、周辺 3
〜 5mmは、研磨されたウェーハ固有の外周面ダレ(幅w
1 の部分)がある。このためA−A′より外側の幅w2
の部分は接着されないで隙間(未接着部分)5が残る。
すると隙間5にごみが溜まり、途中工程での汚染、発塵
源となるため、除去する必要がある。
【0006】そこで図6(b)に示すように、少なくと
もA−A′より外側のウェーハの外周部分を砥石等を用
いて削る方法が一般的である。この場合ウェーハ直径を
減ずることになるが、半導体基板は一般的に25mm( 1イ
ンチ)ステップで直径が決まっている(ただし 150mm
φ以上は50mm( 2インチ)ステップ)。従って、 125mm
φ(直径 5インチ)の接着ウェーハは、 150mmφ(直径
6インチ)のウェーハ2枚を接着一体化した後、外周を
削って 125mmφに成形する。
もA−A′より外側のウェーハの外周部分を砥石等を用
いて削る方法が一般的である。この場合ウェーハ直径を
減ずることになるが、半導体基板は一般的に25mm( 1イ
ンチ)ステップで直径が決まっている(ただし 150mm
φ以上は50mm( 2インチ)ステップ)。従って、 125mm
φ(直径 5インチ)の接着ウェーハは、 150mmφ(直径
6インチ)のウェーハ2枚を接着一体化した後、外周を
削って 125mmφに成形する。
【0007】しかし、この方法で直径が 150mmφの接着
ウェーハを作製するには、 175mmφウェーハというのは
一般には入手できないので、 200mmφウェーハを接着
し、外周を削って 150mmφに成形しなくてはならず、材
料損失が非常に大きい(約44%を削り落とすことにな
る)。前述したように取り除かねばならない未接着部は
周辺から 3mm程度なので、この方法では、未接着部をけ
ずった後、さらに接着部すなわち素子形成が可能な領域
をも、大きく削り込んでいることになり、材料の損失が
極めて大きい。
ウェーハを作製するには、 175mmφウェーハというのは
一般には入手できないので、 200mmφウェーハを接着
し、外周を削って 150mmφに成形しなくてはならず、材
料損失が非常に大きい(約44%を削り落とすことにな
る)。前述したように取り除かねばならない未接着部は
周辺から 3mm程度なので、この方法では、未接着部をけ
ずった後、さらに接着部すなわち素子形成が可能な領域
をも、大きく削り込んでいることになり、材料の損失が
極めて大きい。
【0008】では逆に、接着に用いる 2枚のウェーハの
口径を、あらかじめ最終加工外径より未接着部分だけ、
大きく(+ 6〜10mm程度)すれば良いが、この場合、 1
25mmφの接着ウェーハ作製のためには、( 131〜 135)
mmφ程度の鏡面ウェーハを用意すれば一番材料損失は少
ない。しかしながら前述の理由から( 131〜 135)mmφ
という25mmステップから外れるウェーハは、一般には入
手できず、特注で作製するので、治具等も専門のものを
使い、また数量的にも少ないので、ウェーハの単価が高
くなり、ウェーハ入手までの納期も長い等、生産性が良
くないと言う問題があり、実用化されていない。
口径を、あらかじめ最終加工外径より未接着部分だけ、
大きく(+ 6〜10mm程度)すれば良いが、この場合、 1
25mmφの接着ウェーハ作製のためには、( 131〜 135)
mmφ程度の鏡面ウェーハを用意すれば一番材料損失は少
ない。しかしながら前述の理由から( 131〜 135)mmφ
という25mmステップから外れるウェーハは、一般には入
手できず、特注で作製するので、治具等も専門のものを
使い、また数量的にも少ないので、ウェーハの単価が高
くなり、ウェーハ入手までの納期も長い等、生産性が良
くないと言う問題があり、実用化されていない。
【0009】それで外径を減ずることなく周辺の未接着
部を取り除く方法が行なわれる。図7は、この場合を示
す接着ウェーハの外周部の部分断面図である。同図
(a)に示すように、接着した 2枚の基板のうち、台と
なる保持基板2の外周を残し、半導体素子が形成される
主面を持つ基板(素子形成側基板或いは活性層側基板と
呼ぶこともある)1を周辺未接着部分まで削る(同図
(a)の点線ABCの外側部分)。
部を取り除く方法が行なわれる。図7は、この場合を示
す接着ウェーハの外周部の部分断面図である。同図
(a)に示すように、接着した 2枚の基板のうち、台と
なる保持基板2の外周を残し、半導体素子が形成される
主面を持つ基板(素子形成側基板或いは活性層側基板と
呼ぶこともある)1を周辺未接着部分まで削る(同図
(a)の点線ABCの外側部分)。
【0010】同図(b)は切削後の形状を示すもので、
この方法は、実際に素子を形成する領域は最大限にし
て、外径は前述の 25mm ステップの径に合わせることが
可能となる。
この方法は、実際に素子を形成する領域は最大限にし
て、外径は前述の 25mm ステップの径に合わせることが
可能となる。
【0011】一般に接着基板3では、素子形成側基板1
は、そこに形成される素子の特性に応じて、厚さ数μm
〜数十μm に研磨を行なう。従って前記方法で素子形成
側基板1の外周のみを削った場合、該基板1は、残され
た保持基板2の外周部に対して、少なくとも素子形成層
分の厚さだけ厚くなるため、段差11ができる。
は、そこに形成される素子の特性に応じて、厚さ数μm
〜数十μm に研磨を行なう。従って前記方法で素子形成
側基板1の外周のみを削った場合、該基板1は、残され
た保持基板2の外周部に対して、少なくとも素子形成層
分の厚さだけ厚くなるため、段差11ができる。
【0012】一方素子形成層の厚さは、高耐圧が必要な
素子、或いは受光素子の場合は、数十μm (20μm 〜50
μm 程度が一般的)である。素子形成層が数μm オーダ
ーの場合は、横方向の分離は、ドライエッチングで厚さ
方向に溝を掘るが、厚さが数十μm オーダーの場合は、
KOH水溶液等の異方性エッチング液を用いるウェット
エッチングで行なうのが一般的である。
素子、或いは受光素子の場合は、数十μm (20μm 〜50
μm 程度が一般的)である。素子形成層が数μm オーダ
ーの場合は、横方向の分離は、ドライエッチングで厚さ
方向に溝を掘るが、厚さが数十μm オーダーの場合は、
KOH水溶液等の異方性エッチング液を用いるウェット
エッチングで行なうのが一般的である。
【0013】次に異方性エッチング液による分離溝形成
について図8及び図9を参照して説明する。該分離溝形
成工程は、一般的には、基板1の主面にマスク酸化膜を
形成、レジスト塗布、パターン露光現像、露出した部分
の酸化膜除去、レジスト剥離の順に行なわれる。こうす
ることにより、溝を形成したい部分のみ酸化膜を剥が
し、素子形成領域等にはマスク酸化膜7を残す(図9
(a)参照)。
について図8及び図9を参照して説明する。該分離溝形
成工程は、一般的には、基板1の主面にマスク酸化膜を
形成、レジスト塗布、パターン露光現像、露出した部分
の酸化膜除去、レジスト剥離の順に行なわれる。こうす
ることにより、溝を形成したい部分のみ酸化膜を剥が
し、素子形成領域等にはマスク酸化膜7を残す(図9
(a)参照)。
【0014】これを70〜90℃のKOH水溶液中に浸すこ
とによりシリコンがエッチングされて溝が形成される。
図8は、溝が形成された接着ウェーハの部分断面図であ
る。KOH水溶液は面方位(111)のシリコン結晶面
に対してのエッチング速度がほとんど0であるため、
(111)面が出たところでエッチングは実質的に停止
する。従って面方位(100)の基板1では図8に示す
ように、溝12の側面12aと基板1の主面のなす角α
が54.7°となるV字形に溝が形成される。溝の側面12
aの面方位は(111)となる。符号7はマスク酸化
膜、8は分離酸化膜である。
とによりシリコンがエッチングされて溝が形成される。
図8は、溝が形成された接着ウェーハの部分断面図であ
る。KOH水溶液は面方位(111)のシリコン結晶面
に対してのエッチング速度がほとんど0であるため、
(111)面が出たところでエッチングは実質的に停止
する。従って面方位(100)の基板1では図8に示す
ように、溝12の側面12aと基板1の主面のなす角α
が54.7°となるV字形に溝が形成される。溝の側面12
aの面方位は(111)となる。符号7はマスク酸化
膜、8は分離酸化膜である。
【0015】ところが図9(a)に示すように、外周部
を研削したウェーハでは、外周部に段差11があるた
め、前記分離溝形成工程で段差面にレジストが塗布され
ない場合がある。すると、V溝形成の異方性エッチング
時に、この外周段差部も(111)面が出るまでエッチ
ングされてしまう。従って同図(a)のように段差面1
1が垂直であっても、エッチング後には、同図(b)に
示すように「くの字」型になってしまう。
を研削したウェーハでは、外周部に段差11があるた
め、前記分離溝形成工程で段差面にレジストが塗布され
ない場合がある。すると、V溝形成の異方性エッチング
時に、この外周段差部も(111)面が出るまでエッチ
ングされてしまう。従って同図(a)のように段差面1
1が垂直であっても、エッチング後には、同図(b)に
示すように「くの字」型になってしまう。
【0016】最終的には多結晶シリコンを堆積し、V溝
内を埋める。この時、外周段差部にも多結晶シリコンが
堆積するが、外周段差部が「くの字」型になっている
と、そこに空洞ができることがある。これが後の半導体
装置製造工程で、欠け等の原因となり、歩留まりが低下
する。
内を埋める。この時、外周段差部にも多結晶シリコンが
堆積するが、外周段差部が「くの字」型になっている
と、そこに空洞ができることがある。これが後の半導体
装置製造工程で、欠け等の原因となり、歩留まりが低下
する。
【0017】
【発明が解決しようとする課題】これまで詳述したよう
に、 2枚の基板を酸化膜を介して接着作製した誘電体分
離基板は、多くの利点を有し、その適用範囲が拡大しつ
つある。しかしながら周辺の未接着部分を取り除くた
め、接着した 2枚の基板のうち素子形成側基板の外周部
分を削り取ることが必要である。外周部分を研削した接
着基板を使用した誘電体分離基板では、しばしばその外
周段差部に前述のように空洞ができ、歩留まり低下の原
因となり、この解決は、特に大口径誘電体分離基板では
重要な課題となっている。
に、 2枚の基板を酸化膜を介して接着作製した誘電体分
離基板は、多くの利点を有し、その適用範囲が拡大しつ
つある。しかしながら周辺の未接着部分を取り除くた
め、接着した 2枚の基板のうち素子形成側基板の外周部
分を削り取ることが必要である。外周部分を研削した接
着基板を使用した誘電体分離基板では、しばしばその外
周段差部に前述のように空洞ができ、歩留まり低下の原
因となり、この解決は、特に大口径誘電体分離基板では
重要な課題となっている。
【0018】本発明の目的は、 2枚の基板を絶縁膜を介
して接着作製する誘電体分離基板の製造方法において、
その外周段差部に空洞の無い、後の素子工程での歩留ま
り低下を防止できる大口径の誘電体分離基板の製造方法
を提供することである。
して接着作製する誘電体分離基板の製造方法において、
その外周段差部に空洞の無い、後の素子工程での歩留ま
り低下を防止できる大口径の誘電体分離基板の製造方法
を提供することである。
【0019】
【課題を解決するための手段】本発明の誘電体分離基板
の製造方法は、(a)半導体素子が形成される主面を持
つ第1のシリコン基板と、これを保持し台となる第2の
シリコン基板とを、絶縁膜を介して一体化して接着基板
を形成する工程と、(b)前記接着基板の外周を加工
し、第1シリコン基板と第2シリコン基板とが一体化さ
れていない外周部分もしくはその内側まで、かつ第1シ
リコン基板主表面から前記絶縁膜までもしくはその下の
第2シリコン基板の一部まで除去すると共に、外周加工
壁面(外周段差面と呼ぶ)と第1シリコン基板主面との
なす角度が、54.7°を越えないように形成する工程と、
(c)異方性エッチング液により、前記接着基板の第1
シリコン基板を、該基板主面より前記絶縁膜に達する溝
で複数に分離する工程とを、有することを特徴とする。
の製造方法は、(a)半導体素子が形成される主面を持
つ第1のシリコン基板と、これを保持し台となる第2の
シリコン基板とを、絶縁膜を介して一体化して接着基板
を形成する工程と、(b)前記接着基板の外周を加工
し、第1シリコン基板と第2シリコン基板とが一体化さ
れていない外周部分もしくはその内側まで、かつ第1シ
リコン基板主表面から前記絶縁膜までもしくはその下の
第2シリコン基板の一部まで除去すると共に、外周加工
壁面(外周段差面と呼ぶ)と第1シリコン基板主面との
なす角度が、54.7°を越えないように形成する工程と、
(c)異方性エッチング液により、前記接着基板の第1
シリコン基板を、該基板主面より前記絶縁膜に達する溝
で複数に分離する工程とを、有することを特徴とする。
【0020】上記製造方法において、第1シリコン基板
と第2シリコン基板とが一体化されていない外周部分も
しくはその内側まで、かつ第1シリコン基板主表面から
前記絶縁膜までもしくはその下の第2シリコン基板の一
部までを研削により除去することは、望ましい実施態様
である。
と第2シリコン基板とが一体化されていない外周部分も
しくはその内側まで、かつ第1シリコン基板主表面から
前記絶縁膜までもしくはその下の第2シリコン基板の一
部までを研削により除去することは、望ましい実施態様
である。
【0021】また上記外周加工において、絶縁膜の下の
第2シリコン基板の一部まで除去する場合には、第2シ
リコン基板の外径は、前述の25mmステップの径を変化さ
せないように加工することが望ましい。
第2シリコン基板の一部まで除去する場合には、第2シ
リコン基板の外径は、前述の25mmステップの径を変化さ
せないように加工することが望ましい。
【0022】
【作用】本発明は、従来の誘電体分離基板の外周段差部
に空洞ができないようにするには、どのようにすれば良
いか、種々探求した結果、本発明に至ったものである。
に空洞ができないようにするには、どのようにすれば良
いか、種々探求した結果、本発明に至ったものである。
【0023】接着基板の外周部の未接着部分を除去する
と、従来技術では外周段差面は基板主面にほぼ垂直とな
る。他方、高耐圧IC等の横方向の素子分離は、V型溝
を異方性ウェットエッチングにより形成した後、誘電体
を埋め込んで行なっている。
と、従来技術では外周段差面は基板主面にほぼ垂直とな
る。他方、高耐圧IC等の横方向の素子分離は、V型溝
を異方性ウェットエッチングにより形成した後、誘電体
を埋め込んで行なっている。
【0024】前述のように、例えばKOH水溶液等によ
る異方性エッチングにおいては、面方位(111)の面
に対するエッチング速度がほとんどゼロであるので、
(111)面が出たところで、実質的にエッチングが停
止する。従ってこの異方性ウェットエッチングの際、前
記垂直の外周段差部は「くの字」型にエッチングされ、
その後の多結晶シリコン堆積時の空洞(巣)発生の原因
となることを発見した。
る異方性エッチングにおいては、面方位(111)の面
に対するエッチング速度がほとんどゼロであるので、
(111)面が出たところで、実質的にエッチングが停
止する。従ってこの異方性ウェットエッチングの際、前
記垂直の外周段差部は「くの字」型にエッチングされ、
その後の多結晶シリコン堆積時の空洞(巣)発生の原因
となることを発見した。
【0025】すなわち、接着基板の外周部の未接着部分
を除去する際に、その外周段差面と第1シリコン基板主
面とのなす角度が54.7°((111)面と(100)面
とのなす角度に等しい)を越えないように除去すること
により、その後のV溝形成エッチングの際、外周段差部
は「くの字」型にならないで、一方向の(111)面が
現われるまでエッチングされる。
を除去する際に、その外周段差面と第1シリコン基板主
面とのなす角度が54.7°((111)面と(100)面
とのなす角度に等しい)を越えないように除去すること
により、その後のV溝形成エッチングの際、外周段差部
は「くの字」型にならないで、一方向の(111)面が
現われるまでエッチングされる。
【0026】
【実施例】次に本発明の実施例について、従来例と比較
しながら詳細に述べる。図1ないし図3は、誘電体分離
基板の製造工程を示す接着基板の外周部の断面図であ
る。図1(a−1)、図2(a−2)、図3(a−3)
は本発明の実施例、図1(b−1)、図2(b−2)、
図3(b−3)は、上記実施例のそれぞれに対応する比
較例の工程を示す。
しながら詳細に述べる。図1ないし図3は、誘電体分離
基板の製造工程を示す接着基板の外周部の断面図であ
る。図1(a−1)、図2(a−2)、図3(a−3)
は本発明の実施例、図1(b−1)、図2(b−2)、
図3(b−3)は、上記実施例のそれぞれに対応する比
較例の工程を示す。
【0027】まず半導体素子が形成される主面を持つ第
1のシリコン基板(以下第1基板と呼ぶ)1として、比
抵抗(ρ)=10Ω・cmのN型シリコンウェーハを 100
枚、また前記第1基板を保持し、台となる第2のシリコ
ン基板(以下第2基板と呼ぶ)2として、比抵抗(ρ)
= 1〜 100Ω・cmのN型シリコンウェーハを 100枚用意
する。ウェーハ形状は、第1及び第2基板とも同じで、
直径 125mm、厚さ 625μm 、外周縁には半径 200μm の
ラウンド加工が施され、いずれか一方の基板主面は鏡面
研磨されている。
1のシリコン基板(以下第1基板と呼ぶ)1として、比
抵抗(ρ)=10Ω・cmのN型シリコンウェーハを 100
枚、また前記第1基板を保持し、台となる第2のシリコ
ン基板(以下第2基板と呼ぶ)2として、比抵抗(ρ)
= 1〜 100Ω・cmのN型シリコンウェーハを 100枚用意
する。ウェーハ形状は、第1及び第2基板とも同じで、
直径 125mm、厚さ 625μm 、外周縁には半径 200μm の
ラウンド加工が施され、いずれか一方の基板主面は鏡面
研磨されている。
【0028】次に第1基板を洗浄、乾燥後、拡散炉中で
酸化し、約 1μm の酸化膜を形成した。次にこの酸化し
た第1基板1と第2基板2とをそれぞれ洗浄、乾燥後、
鏡面同士を清浄な雰囲気下で接触させ、前記酸化膜8を
介して密着させる。ついで1100℃で 2時間、少量のO2
を含むN2 雰囲気中で熱処理し、一体化させて、接着基
板(接着ウェーハ)を 100枚形成した。
酸化し、約 1μm の酸化膜を形成した。次にこの酸化し
た第1基板1と第2基板2とをそれぞれ洗浄、乾燥後、
鏡面同士を清浄な雰囲気下で接触させ、前記酸化膜8を
介して密着させる。ついで1100℃で 2時間、少量のO2
を含むN2 雰囲気中で熱処理し、一体化させて、接着基
板(接着ウェーハ)を 100枚形成した。
【0029】この接着基板を赤外線透過法により観察し
たところ、従来技術の項で述べたように周辺部 2〜 3mm
(例えばA−A′より外側)は未接着であった。
たところ、従来技術の項で述べたように周辺部 2〜 3mm
(例えばA−A′より外側)は未接着であった。
【0030】次に前記接着基板の外周を加工し、第1基
板と第2基板とが一体化されていない外周部分( 2〜 3
mm)の内側まで、すなわち 5mmまで、かつ第1基板1の
主表面から前記酸化膜8の深さまでを研削し、未接着部
分を除去した。この外周部の未接着部分を研削除去する
際、50枚の接着基板3aについては、該基板の外周段差
面21と第1基板1の主面(接着界面)とのなす角度α
1 が54.7°以下、例えば45°になるように形成し(図1
(a−1)参照)、残りの50枚の接着基板3bについて
は、前記角度α2 が54.7°以上になるように加工した
(図1(b−1)参照)。
板と第2基板とが一体化されていない外周部分( 2〜 3
mm)の内側まで、すなわち 5mmまで、かつ第1基板1の
主表面から前記酸化膜8の深さまでを研削し、未接着部
分を除去した。この外周部の未接着部分を研削除去する
際、50枚の接着基板3aについては、該基板の外周段差
面21と第1基板1の主面(接着界面)とのなす角度α
1 が54.7°以下、例えば45°になるように形成し(図1
(a−1)参照)、残りの50枚の接着基板3bについて
は、前記角度α2 が54.7°以上になるように加工した
(図1(b−1)参照)。
【0031】次に第1基板側を所望の厚さ(この例では
50μm )に研磨した後、厚さ約 1μm の熱酸化膜を形成
し、スピン塗布法によりレジストを塗布する。外周段差
面にレジストが塗布されていないものが 1部あった。次
に素子分離溝のパターンを露光現像し、溝部の酸化膜を
剥離した後、レジストを剥離し、マスク酸化膜7を形成
した。外周段差面21でレジストが塗布されていなかっ
た場所は、マスク酸化膜7が除去されていた(図1参
照)。
50μm )に研磨した後、厚さ約 1μm の熱酸化膜を形成
し、スピン塗布法によりレジストを塗布する。外周段差
面にレジストが塗布されていないものが 1部あった。次
に素子分離溝のパターンを露光現像し、溝部の酸化膜を
剥離した後、レジストを剥離し、マスク酸化膜7を形成
した。外周段差面21でレジストが塗布されていなかっ
た場所は、マスク酸化膜7が除去されていた(図1参
照)。
【0032】次に液温80℃、30wt%の水酸化カリウム
(KOH)水溶液中で60分エッチングしてV字型の分離
溝12及びシリコン島6を形成した。
(KOH)水溶液中で60分エッチングしてV字型の分離
溝12及びシリコン島6を形成した。
【0033】そこで前述の外周段差面21でマスク酸化
膜7が除去されていた場所を観察したところ、外周段差
面21と接着界面のなす角度α2 が54.7°以上の接着ウ
ェーハ3bでは「くの字」型22であったが(図2(b
−2)参照)、角度α1 が54.7°以下(この例では45
°)の本発明による接着ウェーハ3aでは角度α1 が5
4.7°になるようにエッチングされていたものの、「く
の字」型の形状はできていなかった(図2(a−2)参
照)。
膜7が除去されていた場所を観察したところ、外周段差
面21と接着界面のなす角度α2 が54.7°以上の接着ウ
ェーハ3bでは「くの字」型22であったが(図2(b
−2)参照)、角度α1 が54.7°以下(この例では45
°)の本発明による接着ウェーハ3aでは角度α1 が5
4.7°になるようにエッチングされていたものの、「く
の字」型の形状はできていなかった(図2(a−2)参
照)。
【0034】次に多結晶シリコン9を堆積して分離溝1
2を埋め、表面を平坦化するために再研磨して誘電体分
離基板30a(本発明の実施例)及び30b(比較例)
を作製した(図3参照)。基板30bは、外周段差部が
「くの字」型22の基板3bに多結晶シリコンを堆積し
たもので、その場所には多結晶シリコンが埋まらず空洞
22aが発生していた。一方、本発明による基板30a
は、外周段差部は多結晶シリコンで埋まり、空洞は発生
しなかった(図3参照)。
2を埋め、表面を平坦化するために再研磨して誘電体分
離基板30a(本発明の実施例)及び30b(比較例)
を作製した(図3参照)。基板30bは、外周段差部が
「くの字」型22の基板3bに多結晶シリコンを堆積し
たもので、その場所には多結晶シリコンが埋まらず空洞
22aが発生していた。一方、本発明による基板30a
は、外周段差部は多結晶シリコンで埋まり、空洞は発生
しなかった(図3参照)。
【0035】さらにこれら誘電体分離基板を素子製造工
程へ流したところ、本発明の誘電体分離基板30aの場
合には、空洞部に起因する外周部の欠けは皆無であった
が、比較例の誘電体分離基板30bでは、50枚中 5枚に
空洞部起因の欠けが生じた。
程へ流したところ、本発明の誘電体分離基板30aの場
合には、空洞部に起因する外周部の欠けは皆無であった
が、比較例の誘電体分離基板30bでは、50枚中 5枚に
空洞部起因の欠けが生じた。
【0036】空洞の発生原因としては、外周段差部の
「くの字」型のところに溜まったゴミ等が、洗浄しても
除去されず残るためと考えられる。また外周段差面と接
着界面とのなす角度を小さくすれば、段差部のレジスト
付着が良くなり、V溝形成エッチング時に、外周段差部
のエッチングが回避できることも本発明の特徴の一つで
ある。
「くの字」型のところに溜まったゴミ等が、洗浄しても
除去されず残るためと考えられる。また外周段差面と接
着界面とのなす角度を小さくすれば、段差部のレジスト
付着が良くなり、V溝形成エッチング時に、外周段差部
のエッチングが回避できることも本発明の特徴の一つで
ある。
【0037】また上記実施例においては、外周未接着部
分を研削により除去したものについて記述したが、外周
未接着部をエッチングにより除去しても差し支えない。
分を研削により除去したものについて記述したが、外周
未接着部をエッチングにより除去しても差し支えない。
【0038】上記実施例では、接着基板の外周加工にお
いて、第1基板1の主表面から酸化膜8の深さまで研削
除去したが、酸化膜8の下の第2基板2の一部まで除去
しても差し支えない。図4は、この場合の一例を示した
ものである。台となる第2基板2は、前述の25mmステッ
プ等入手しやすい外径寸法に合わせるため、最大外周部
を残すことが望ましい。
いて、第1基板1の主表面から酸化膜8の深さまで研削
除去したが、酸化膜8の下の第2基板2の一部まで除去
しても差し支えない。図4は、この場合の一例を示した
ものである。台となる第2基板2は、前述の25mmステッ
プ等入手しやすい外径寸法に合わせるため、最大外周部
を残すことが望ましい。
【0039】図5は、外周段差が、段差面21a及び2
1bの 2段で構成された例を示し、段差面21a及び2
1bは、V溝形成時にエッチングされ、(111)面が
現われた状態を示す。なお外周加工の際の段差面21a
及び21bと基板主面とのなす角は54.7°以下に形成さ
れることは勿論である。
1bの 2段で構成された例を示し、段差面21a及び2
1bは、V溝形成時にエッチングされ、(111)面が
現われた状態を示す。なお外周加工の際の段差面21a
及び21bと基板主面とのなす角は54.7°以下に形成さ
れることは勿論である。
【0040】
【発明の効果】これまで詳細に述べたように、 2枚の基
板を絶縁膜を介して接着作製する本発明の誘電体分離基
板の製造方法によれば、V溝形成エッチング後に、外周
段差部が「くの字」型になることを防止できるので、多
結晶シリコンで外周段差部を埋めたときに空洞が発生せ
ず、完全に多結晶シリコンが充填され、後の素子製造工
程での歩留まり低下を防止できる大口径の誘電体分離基
板の製造方法を提供することができた。
板を絶縁膜を介して接着作製する本発明の誘電体分離基
板の製造方法によれば、V溝形成エッチング後に、外周
段差部が「くの字」型になることを防止できるので、多
結晶シリコンで外周段差部を埋めたときに空洞が発生せ
ず、完全に多結晶シリコンが充填され、後の素子製造工
程での歩留まり低下を防止できる大口径の誘電体分離基
板の製造方法を提供することができた。
【0041】上記効果は、素子形成層の厚さを厚くする
必要のある高耐圧素子では特に顕著となる。また本発明
を適用することにより、産業上種々の有益な効果が得ら
れる。
必要のある高耐圧素子では特に顕著となる。また本発明
を適用することにより、産業上種々の有益な効果が得ら
れる。
【図1】誘電体分離基板の製造工程を示す接着基板外周
部の断面図で、同図(a−1)は本発明の実施例、同図
(b−1)は対応する比較例を示す。
部の断面図で、同図(a−1)は本発明の実施例、同図
(b−1)は対応する比較例を示す。
【図2】図1に続く製造工程を示す断面図で、同図(a
−2)は本発明の実施例、同図(b−2)は対応する比
較例である。
−2)は本発明の実施例、同図(b−2)は対応する比
較例である。
【図3】図2に続く製造工程を示す断面図で、同図(a
−3)は本発明の実施例、同図(b−3)は対応する比
較例である。
−3)は本発明の実施例、同図(b−3)は対応する比
較例である。
【図4】本発明の誘電体分離基板の製造方法の他の実施
例を説明するための該基板の外周部断面図である。
例を説明するための該基板の外周部断面図である。
【図5】本発明の誘電体分離基板の製造方法のその他の
実施例を説明するための該基板の外周部断面図である。
実施例を説明するための該基板の外周部断面図である。
【図6】接着ウェーハの外周部の断面図で、同図(a)
は研削前の例であり、同図(b)は研削後の従来例であ
る。
は研削前の例であり、同図(b)は研削後の従来例であ
る。
【図7】接着ウェーハの外周部の断面図で、同図(a)
は研削前の例であり、同図(b)は研削後のその他の従
来例である。
は研削前の例であり、同図(b)は研削後のその他の従
来例である。
【図8】異方性エッチング液により分離溝を形成した後
の接着ウェーハの実施例または従来例の部分断面図であ
る。
の接着ウェーハの実施例または従来例の部分断面図であ
る。
【図9】接着ウェーハの従来の外周部の断面図で、同図
(a)は異方性エッチング前、同図(b)は異方性エッ
チング後の従来例である。
(a)は異方性エッチング前、同図(b)は異方性エッ
チング後の従来例である。
1 第1のシリコン基板 2 第2のシリコン基板 3,3a,3b 接着基板 4 接着界面 5 未接着部分 6 シリコン島 7 マスク酸化膜 8 絶縁膜(分離酸化膜) 11 外周段差部 12 V溝 21,21a,21b 外周加工壁面(外周段差面) 22 「くの字」型 22a 空洞 30a,30b 誘電体分離基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 F
Claims (1)
- 【請求項1】半導体素子が形成される主面を持つ第1の
シリコン基板とこれを保持し台となる第2のシリコン基
板とを絶縁膜を介して一体化して接着基板を形成する工
程と、前記接着基板の外周を加工し、第1シリコン基板
と第2シリコン基板とが一体化されていない外周部分も
しくはその内側までかつ第1シリコン基板主表面から前
記絶縁膜までもしくはその下の第2シリコン基板の一部
まで除去すると共に、外周加工壁面と第1シリコン基板
主面とのなす角度が54.7°を越えないように形成する工
程と、異方性エッチング液により、前記接着基板の第1
シリコン基板を、該基板主面より前記絶縁膜に達する溝
で複数に分離する工程とを、有することを特徴とする誘
電体分離基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24600793A JPH0778868A (ja) | 1993-09-06 | 1993-09-06 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24600793A JPH0778868A (ja) | 1993-09-06 | 1993-09-06 | 誘電体分離基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0778868A true JPH0778868A (ja) | 1995-03-20 |
Family
ID=17142076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24600793A Withdrawn JPH0778868A (ja) | 1993-09-06 | 1993-09-06 | 誘電体分離基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0778868A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011524083A (ja) * | 2008-09-02 | 2011-08-25 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 漸進トリミング法 |
-
1993
- 1993-09-06 JP JP24600793A patent/JPH0778868A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011524083A (ja) * | 2008-09-02 | 2011-08-25 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 漸進トリミング法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
US6417108B1 (en) | Semiconductor substrate and method of manufacturing the same | |
US6388290B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
KR20010070458A (ko) | 반도체 기판, 반도체 디바이스 및 그 제조 방법 | |
US5918139A (en) | Method of manufacturing a bonding substrate | |
KR20070116224A (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
JP4277469B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
JP2000331899A (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JPH04298037A (ja) | 集積化されたシリコン非シリコン半導体装置の製造方法 | |
JP2001237403A (ja) | 半導体装置の製法および超薄型半導体装置 | |
JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
US5081061A (en) | Manufacturing ultra-thin dielectrically isolated wafers | |
JPH0917984A (ja) | 貼り合わせsoi基板の製造方法 | |
JP3632531B2 (ja) | 半導体基板の製造方法 | |
JPH0770589B2 (ja) | 誘電体分離基板の製造方法 | |
JP2000243942A (ja) | 半導体基板とその製造方法 | |
US5449638A (en) | Process on thickness control for silicon-on-insulator technology | |
JPH0778868A (ja) | 誘電体分離基板の製造方法 | |
JPH08274286A (ja) | Soi基板の製造方法 | |
JP3165735B2 (ja) | 半導体基板の製造方法 | |
US11328950B2 (en) | Thin glass or ceramic substrate for silicon-on-insulator technology | |
JP2003046071A (ja) | 半導体装置の製造方法 | |
KR100257760B1 (ko) | 이중실리콘 기판 제조 방법 | |
JPH11163307A (ja) | 貼り合わせ基板の製造方法 | |
JPH10209267A (ja) | 半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |