[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080098345A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20080098345A
KR20080098345A KR1020080102327A KR20080102327A KR20080098345A KR 20080098345 A KR20080098345 A KR 20080098345A KR 1020080102327 A KR1020080102327 A KR 1020080102327A KR 20080102327 A KR20080102327 A KR 20080102327A KR 20080098345 A KR20080098345 A KR 20080098345A
Authority
KR
South Korea
Prior art keywords
layer
peeling
element formation
substrate
formation layer
Prior art date
Application number
KR1020080102327A
Other languages
English (en)
Other versions
KR101154834B1 (ko
Inventor
신고 에구치
요헤이 몬마
아츠히로 타니
야슈하루 호사카
케니치 하시모토
미사코 히로슈에
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080098345A publication Critical patent/KR20080098345A/ko
Application granted granted Critical
Publication of KR101154834B1 publication Critical patent/KR101154834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 반도체 소자의 제작시에 사용한 기판으로부터, 반도체 소자를 포함하는 소자 형성층을 박리할 때에, 박리에 의해서 발생한 정전기에 의한 방전을 억제한다.
기판(10)상에 박리층(12), 소자 형성층(11)을 형성한다. 소자 형성층(11)의 상면에는 나중에 박리 가능한 지지 기재(13)가 고정된다. 지지 기재(13)를 개재하여, 소자 형성층(11)을 변형시켜, 소자 형성층(11)과 박리층(12)의 계면에서 박리를 발생시킨다. 박리에 의해서 차차 나타나는 소자 형성층(11) 및 박리층(12)이 순수 등의 액체(15)로 젖도록, 액체(15)를 공급하면서 박리를 한다. 액체(15)에 의해 소자 형성층(11) 및 박리층(12)의 표면에 발생한 전하가 확산되어, 박리 대전에 의한 방전을 없앨 수 있다.
반도체 소자, 박리층, 소자 형성층, 방전, 정전기

Description

반도체 장치의 제조 방법{Method for manufacturing semiconductor device}
본 발명은 반도체 장치의 제조 방법에 관계되는 것으로, 제작시에 사용한 기판으로부터, 반도체 소자를 포함하는 소자 형성층을 분리하는 기술에 관한 것이다.
본 발명에서, 제작의 대상이 되는 반도체 장치는 반도체의 특성을 이용하는 것으로 기능할 수 있는 반도체 소자, 및 복수의 반도체 소자를 사용하여 기능하는 장치 전반을 포함하는 것이다.
반도체 소자는 예를 들면, MOS형 트랜지스터, 박막 트랜지스터 등의 트랜지스터, 다이오드, MOS형 콘덴서 등을 들 수 있다. 또한, 반도체 장치는 복수의 반도체 소자를 포함하는 집적회로, 복수의 집적회로를 포함한 장치, 또는 집적회로와 그 밖의 요소를 포함한 장치를 포함하는 것이다. 집적회로에는 예를 들면, CPU, ROM이나 RAM 등의 메모리회로 등이 포함된다.
복수의 집적회로를 포함한 장치 및 집적회로와 그 밖의 요소를 포함한 장치에는 예를 들면, 액정 모듈용 기판, 이 모듈 기판을 사용한 액정 모듈 및 액정표시장치, EL(일렉트로루미네선스) 모듈용 기판, 이 모듈 기판을 사용한 EL 모듈이나 EL 표시장치, 액정 모듈이나 EL 모듈을 표시수단으로서 사용한 전자기기, 안테나를 구비한 무선통신 가능한 IC칩, 이러한 IC 칩을 탑재한 전자 태그, IC 카드 등이 포 함된다.
유리 기판이나 석영 기판의 기재상에, 박막 트랜지스터(TFT) 등의 반도체 소자로 집적회로를 제작한 후, 집적회로를 제조에 사용한 기재로부터 플라스틱 필름기재로 전사하는 기술이 개발되어 있다. 집적회로를 다른 기재에 전사하기 위해서는 우선, 제조에 사용한 기판으로부터 집적회로를 분리하는 공정이 필요하다. 이 때문에, 집적회로를 기판으로부터 박리하는 기술이 개발되어 있다.
예를 들면, 특허문헌 1에는 다음과 같은 레이저 어블레이션을 사용한 박리기술이 기재되어 있다. 기판상에, 비정질실리콘 등으로 이루어지는 분리층, 분리층상에 박막소자로 이루어지는 피박리층을 설치하고, 피박리층을 접착층에 의해 전사체에 접착시킨다. 레이저광의 조사에 의해 분리층을 어블레이션시키는 것으로, 분리층에 박리를 발생시키고 있다.
또한, 특허문헌 2에는 사람의 손 등의 물리적인 힘으로 박리를 하는 기술이 기재되어 있다. 특허문헌 2에서는 기판과 산화물층의 사이에 금속층을 형성하고, 산화물층과 금속층의 계면의 결합이 약한 것을 이용하여, 산화물층과 금속층의 계면에서 박리를 발생시키는 것으로, 피박리층과 기판을 분리하고 있다.
박리가 생기면 2개로 분리한 층의 표면에 전하가 발생하여, 대전하기 쉬운 것이 알려져 있다. 이 현상은 박리 대전이라고 불리고 있다. 박리가 생긴 순간은 2개의 층의 표면이 근접하고 있기 때문에, 이들의 표면의 사이에서 전기용량이 형 성된다. 박리가 진행되면, 2개의 층의 거리의 증대와 함께 전기용량은 저하되지만, 박리 대전에 의해서 생긴 전하량이 변하지 않기 때문에, 층 표면의 전위가 전기용량에 반비례하여 증대한다. 박리된 층의 표면의 전위가 높아지면, 층 표면에 대전하고 있는 전하가 층 내부를 향해서 방전을 일으키는 경우가 있다.
그 때문에, 박리하는 대상이 집적회로인 경우는 반도체막, 절연막, 도전막 등이 방전으로 발생한 열에 의해 녹아 파괴되는 결과, 반도체 소자가 기능하지 않게 되는 경우가 있다. 또한 반도체 소자가 외관(外觀)할 수 있는 손상을 받지 않고, 동작할 수 있어도, 높은 전위가 인가된 영향으로 반도체나 절연체가 열화되어, 반도체 소자가 소기(所期)의 특성을 나타내지 않게 되는 경우가 있다. 따라서, 정전기에 의한 방전이 일어나면, 반도체 소자가 파괴되거나, 또는 특성이 열화된 것의 영향으로 반도체 소자를 사용한 집적회로 자체가 정상으로 움직이지 않게 될 우려가 있다.
정전기 방전(ElectroStatic Discharge, 이하 「ESD」라고 함)의 영향으로 반도체 소자 등이 파괴되는 것은 정전 파괴라고 불리고 있다. 정전 파괴는 수율을 대폭으로 내리는 원인의 하나이다. 종래, 정전 파괴를 회피하기 위한 방법으로서, 정전기에 의한 방전을 발생시키지 않도록 하는 방법, 정전기에 의한 방전이 발생하여도, 방전에 의한 반도체 소자에 대한 손상을 억제하는 방법이 있다. 전자로서는 이오나이저를 반도체 제조장치에 설치하고, 발생한 정전기를 제전(除電)하는 방법이 알려져 있다. 후자의 대표적인 예는 반도체 소자와 함께 보호회로를 제작하는 방법으로, 보호회로에 의해, 방전으로 발생한 고전위가 반도체 소자에 인가되는 것 을 막고 있다.
*정전기가 발생하여도, 방전하지 않으면 정전 파괴는 발생하지 않는다. 방전은 2개의 물체간의 전위차가 큰 경우에 발생하기 쉽다. 그 때문에, 이오나이저는 방전의 경로가 되는 공기에 정이온 및 부이온을 공급하여, 방전할 수록 큰 전위차가 물체간에 생기지 않도록 하는 것을 목적으로 한 장치이다. 그러나, 박리 대전에 의한 방전은 2개의 층이 분리된, 그 순간의 일이기 때문에, 이오나이저에 의한 제전이 시간에 맞지 않는 경우도 있다.
또한, 보호회로를 설치하는 경우인데, 방전의 전하가 보호회로를 지나면, 보호회로가 기능하기 때문에, 반도체 소자의 파괴는 피할 수 있다. 그렇지만, 박리 대전에 있어서는 분리되는 2개의 층의 표면이 대전하고 있기 때문에, 방전의 경로가 반드시 보호회로를 지나는 것은 아니다. 그 때문에, 박리 대전에 관해서는 보호회로에 의한 정전 파괴 방지는 충분하지 않다.
예를 들면, 특허문헌 3에는 박리 대전에 의한 방전을 방지하는 방법이 기재되어 있다(특허청구의 범위, 9페이지 42행 내지 48행 참조). 기판상에 도전막을 형성하고, 그 위에 반도체 소자 등을 포함하는 적층체를 형성한다. 기판과 도전막의 계면에서 박리를 발생시키고, 박리시에 생긴 전하를 도전막에 확산시키는 것으로, 대전에 의한 반도체 소자의 파괴나 특성 열화를 회피하고 있다.
그렇지만, 특허문헌 3의 박리방법에서는 적층체의 하부에 도전막이 남는다. 적층체의 사용 목적에 따라서는 도전막이 방해가 되고, 도전막이 있는 것으로 소기 의 사용 목적을 다할 수 없는 경우도 있다. 이러한 경우는 특허문헌 3의 박리방법에서는 도전막을 제거할 필요가 있다.
[특허문헌 1] 일본 공개특허공보 제(평)10-125931호
[특허문헌 2] 일본 공개특허공보 2003-174153호
[특허문헌 3] 일본 공개특허공보 2005-79395호
본 발명의 과제의 하나는 박리에 의해서 생긴 전하에 의해, 반도체 소자의 파괴나 특성 열화를 회피하는 것이다. 또한, 특허문헌 3에서는 박리 후의 반도체 소자의 하면이 도전막인 구조에 한정되지만, 본 발명에서는 박리 후의 반도체 소자측의 표면이 저항이 높은 절연재료를 선택할 수 있도록 하는 것을 별도의 과제로 한다.
본 발명은 상술한 과제를 해결하기 위해서, 박리에 의해서 대전한 전하가, 분리된 2개의 층의 어느 쪽의 내부에도 방전시키지 않는 수단을 갖는다. 또, 구체적으로는 본 발명에 관계되는 반도체 장치의 제작 방법은 반도체 소자를 포함하는 소자 형성층을 기판으로부터 분리할 때, 소자 형성층을 분리함으로써 나타나는 면을 액체로 적시는 것을 특징의 하나로 한다.
또한, 본 발명에서, 소자 형성층 등에 힘을 가하여 소자 형성층을 기판으로부터 분리하기 위해서, 힘을 가함으로써 박리가 용이하게 생기도록, 박리층을 형성하는 것이 바람직하다. 본 발명에 관계되는 반도체 장치의 다른 제작 방법은 기판상에 박리층을 형성하고, 박리층상에 반도체 소자를 포함하는 소자 형성층을 형성하여, 힘을 가함으로써, 박리층과 소자 형성층의 계면에서 박리를 발생시켜, 박리에 의해서 나타나는 면을 액체로 적시면서, 또는 축축하게 하면서, 소자 형성층을 기판으로부터 분리하는 것을 특징의 하나로 한다.
박리를 발생시키는 개소는 박리층과 소자 형성층의 계면뿐만이 아니라, 박리층과 기판의 계면이나, 박리층의 내부이어도 좋다.
박리에 의해서 나타나는 면을 액체로 적시기(축축하게 하는 것도 포함함) 위해서는 박리에 의해서 차차 나타나는 면에 액체를 공급하면 좋다. 액체의 공급방법의 하나는 액체를 적하하거나 또는 붓는 방법이다. 다른 방법의 하나로, 액체를 안개형(霧狀)으로 하거나, 또는 증기로 하여 분출하는 방법이 있다. 다른 방법의 하나로, 액체에 담그면서, 소자 형성층을 기판으로부터 분리하는 방법이 있다. 다른 방법의 하나로, 액체를 포함한 스폰지나 천과 같은 액체 유지수단을 박리에 의해서 생긴 틈에 두고, 소자 형성층을 분리하면서 액체 유지수단으로부터 액체를 방출시키는 방법이 있다.
소자 형성층 등을 적시기 위한 액체에는 소자 형성층, 박리층 및 기판을 구성하는 재료를 변질시키지 않는 액체, 또는 이들 재료와 반응하여 생성물이 생기지 않는 액체가 바람직하다. 이것은 반응생성물이 반도체 장치를 오염시킬 우려가 있고, 또한 반응생성물을 세정하는 공정이 필요하게 되기 때문이다. 액체에는 소자 형성층, 박리층 및 기판에 대하여 에천트로서 기능하지 않는 액체를 선택하는 것이 바람직하다.
본 발명의 반도체 장치의 제작 방법에 사용되는 액체로는 순수(純水)를 사용할 수 있다. 또한, 액체로는 순수보다도 비저항이 낮은 수용액을 사용할 수 있다. 요컨대, 물을 매질로 물질이 녹은 수용액을 사용할 수 있다. 수용액의 성질은 산 성, 알칼리성, 중성의 어떤 것이어도 좋다. 예를 들면, 산이나 염기가 녹아 있는 수용액, 염(염은 산성염, 알칼리성염, 정염의 어떤 것이어도 좋다)이 녹아 있는 수용액 등을 사용할 수 있다.
물에 녹이는 물질은 상온(25℃), 대기압에서 기체가 되는 분자가 바람직하다. 이러한 물질에는 예를 들면, 이산화탄소나 염화수소가 있다. 또한, 물질이 염인 경우, 계면활성제로서 기능하는 염이 바람직하다. 계면활성제를 물에 녹임으로써, 면을 적시기 쉽게 할 수 있기 때문이다.
또한, 본 발명의 반도체 장치의 제작 방법에 사용되는 액체는 물과 휘발성의 액체의 혼합용액이고, 물을 적어도 0.1% 포함하는 것이 바람직하다. 휘발성의 액체로, 에탄올이나 아세톤 등의 유기용제를 사용할 수 있다.
또한, 본 발명의 기술은 반도체 장치의 제작 방법에 머무는 것이 아니라, 1개 또는 복수의 층을 적층한 구조체를, 기판으로부터 분리하는 공정을 포함하는 구조물의 제작 방법에 적용할 수 있다. 즉, 본 발명은 1개 또는 복수의 층을 포함하는 구조층을 기판으로부터 분리하는 구조물의 제작 방법에 관한 것으로, 구조층을 기판으로부터 분리함으로써 나타나는 면을 액체로 적시는 것을 특징으로 한다. 구조체를 제작할 때에도, 본 발명에 관계되는 반도체 장치와 같이 박리층을 기판과 구조층의 사이에 설치하는 것이 바람직하다.
방전은 절연체나 반도체 등, 원래 전류가 흐르지 않는 곳에서, 고전위차를 위해서, 순간적으로 전류가 흐르는 현상이다. 박리에 의해서 나타나는 면을 적시거나 또는 축축하게 하는 것으로, 해당 면의 전기저항을 내릴 수 있다. 전기저항이 내려가는 결과, 박리 대전으로 생긴 전하가 젖은 면으로 확산되기 때문에, 박리에 의해서 나타난 면의 전위가 방전을 발생시킬수록 높아지는 것을 회피할 수 있다. 즉, 본 발명에 의해, 박리 대전에 의한 방전을 없앨 수 있다.
박리 대전에 의한 방전이 생기지 않기 때문에, 본 발명에 의해, 기판과 소자 형성층을 분리하는 공정을 포함한 반도체 장치의 제조방법에 있어서, 수율을 향상시킬 수 있다. 또한, 정전 파괴에 의한 반도체 소자의 특성 열화를 없앨 수 있기 때문에, 본 발명은 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 방법에 의해, 박리에 의해서 생긴 전하를, 분리된 2개의 층의 내부의 어느 쪽에도 방전시키지 않도록 할 수 있기 때문에, 소자 형성층의 하면(下面)이 절연재료이어도, 소자 형성층에 포함되는 반도체 소자가 박리 대전으로 생긴 정전기에 의해 파괴되는 것, 및 반도체 소자의 특성이 열화되는 것을 회피할 수 있다.
이하, 본 발명의 실시형태에 관해서 도면을 참조하면서 설명한다. 또한, 동일한 요소에는 같은 부호를 붙이고, 중복되는 설명을 생략한다. 또한, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러가지로 변경할 수 있는 것은 당업자이면 용이하 게 이해할 수 있다. 따라서, 본 발명은 본 실시형태 및 실시예의 기재 내용에 한정하여 해석되는 것은 아니다.
절연물과 같은 고저항의 물질로 이루어지는 층(기판도 포함함)의 표면에 정전기가 발생하였을 때, 전하가 확산되는 경로가 없으면 전하는 발생한 개소에 머문다. 이 상태로 박리가 진행하여, 발생한 전하에 의한 전위가 커지면, 전기가 지나기 쉬운 경로, 예를 들면 소자 형성층 내부를 향해서 방전이 일어난다.
그 때문에, 본 발명에 관계되는 반도체 장치의 제작 방법에서는 박리에 의해서 생긴 전하를 대전시키지 않는 수단을 갖는 것을 특징으로 한다. 구체적으로는 기판으로부터 소자 형성층을 분리할 때에, 분리된 2개의 층(층의 한쪽이, 기판인 경우도 있음)의 사이에 액체를 공급하여, 소자 형성층을 분리함으로써 나타나는 면을 적시거나, 또는 축축하도록 한다. 도 1 내지 도 7을 사용하여 본 발명의 반도체 장치의 제작 방법을 설명한다.
도 1에 도시하는 바와 같이, 기판(10)상에 소자 형성층(11)을 형성한다. 소자 형성층(11)을 기판(10)으로부터 용이하게 분리할 수 있도록, 기판(10)상에 박리층(12)을 형성하고, 박리층(12) 상에 소자 형성층(11)을 형성한다.
소자 형성층(11) 내에는 적어도 1개의 반도체 소자가 형성되어 있다. 예를 들면, 박막 트랜지스터, 다이오드, 저항, 용량소자 등으로 집적회로가 소자 형성층(11) 내에 형성된다. 소자 형성층(11)은 반도체 장치의 구성 요소의 하나이다.
박리층(12)은 예를 들면 금속이나 합금으로 형성할 수 있다. 금속은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 니오브(Nb), 니켈(Ni), 코발 트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os) 또는 이리듐(Ir) 등이다. 합금은 텅스텐과 몰리브덴의 합금과 같은 이들 금속원소로부터 선택된 복수의 금속원소의 합금이다. 이들 금속막이나 합금막은 스퍼터링법으로 형성할 수 있다. 또한, 박리층(12)이 되는 금속막 또는 합금막의 두께는 20nm 이상 100nm 이하의 범위로 하면 좋다.
소자 형성층(11)과 박리층(12)의 사이에서 박리가 우선적으로 생기도록 하기 위해서, 박리층(12)으로서 형성한 금속막 또는 합금막의 표면을 산화시킨다. 산화시키는 방법으로는 열산화하는 방법, 산소 또는 N2O 플라즈마로 표면을 처리하는 방법, 오존수 등의 산화력이 강한 용액으로 표면을 처리하는 방법 등이 있다. 또한 다른 방법으로서는 소자 형성층(11)을 형성하였을 때, 소자 형성층(11)과 박리층(12)의 계면에 산화물이 형성되도록 하는 방법이 있다. 예를 들면, 스퍼터법으로 실리콘산화물을 성막하면, 금속막 또는 합금막 표면에 실리콘산화물이 퇴적할 때, 그 표면을 산화할 수 있다. 또, 금속막 또는 합금막을 산화하는 대신에, 플라즈마 처리나 열 처리에 의해서 질화하여도 좋다.
또한, 박리층(12)은 단층이나 복수의 층으로 형성할 수도 있다. 예를 들면, 기판(10)과 박리층(12)의 계면에서 박리가 생기지 않도록, 실리콘산화물, 실리콘산화질화물과 같은 무기재료로 이루어지는 절연막과 금속막(또는 합금막)의 다층막으로 할 수도 있다.
기판(10)은 소자 형성층(11) 및 박리층(12)을 형성하는 데 사용되는 기판이 고, 강체(剛體)인 것이 바람직하다. 기판(10)은 예를 들면, 유리 기판, 석영 기판, 금속 기판, 스테인레스 기판, 표면에 절연층을 형성한 실리콘 웨이퍼 등이다.
소자 형성층(11)을 형성한 후, 도 2에 도시하는 바와 같이, 지지 기재(13)를 소자 형성층(11)상에 고정한다. 지지 기재(13)는 기판(10)으로부터 분리된 후, 소자 형성층(11)의 핸들링을 쉽게 하기 위한 부재이다. 또한, 소자 형성층(11)을 기판(10)으로부터 분리할 때, 소자 형성층(11)을 변형시키는 작업을 쉽게 하기 위한 부재이기도 하다.
지지 기재(13)는 반도체 장치의 부재가 아니라, 반도체 장치의 제조과정에서 제거하는 경우는 지지 기재(13)에는 소자 형성층(11)을 손상시키지 않고 분리할 수 있는 기재를 사용한다. 또한, 소자 형성층(11)을 변형할 수 있도록 지지 기재(13)는 가요성인 것이 바람직하다. 그 때문에, 지지 기재(13)에는 약한 힘으로 박리할 수 있는 박리 필름을 사용하면 좋다.
또, 지지 기재(13)를 반도체 장치의 부재로서 사용하는 경우는 폴리카보네이트, 폴리아릴레이트, 폴리에테르설폰 등으로 이루어지는 플라스틱 기판 등을 들 수 있다. 또한, 가요성 필름(폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화비닐, 염화비닐 등으로 이루어짐)을 지지 기재(13)로 하여, 도 2의 구성에 있어서, 에폭시수지 등의 접착제에 의해 소자 형성층(11)에 접착한다.
도 3에 도시하는 바와 같이 소자 형성층(11)과 박리층(12)의 계면에서 박리를 발생시킨다. 박리를 발생시키기 위해서, 이 계면에 기계적인 외력(소위 고전역학의 법칙에 따른 힘)을 준다. 예를 들면, 도 3에 도시하는 바와 같이, 지지 기 재(13)를 구부리는 것으로 소자 형성층(11)을 변형시켜, 소자 형성층(11)과 박리층(12)의 계면의 단부에서 박리를 발생시킬 수 있다. 또, 기판(10)이 강체이기 때문에 박리층(12)을 구부리는 것이 곤란하기 때문에, 소자 형성층(11)을 변형시켰지만, 박리층(12)을 변형시키는 것이 용이하면, 박리층(12)을 변형하여도 좋고, 소자 형성층(11), 박리층(12) 쌍방을 변형하여도 좋다.
소자 형성층(11)을 변형할 수 있는 기계적인 외력을 가하기 위해서는 사람의 손으로 할 수 있고, 핀셋과 같은 파지구(把持具)로 지지 기재(13)를 잡는 것도 가능하다. 또한, 후술하는 바와 같이 롤러 등에 지지 기재(13)를 감는 것으로도, 소자 형성층(11)을 변형시킬 수 있다.
도 3에 도시하는 바와 같이, 소자 형성층(11)과 박리층(12)의 계면의 단부에서 박리가 생기면, 박리에 의해서 생긴 틈에 액체(15)를 공급하여, 박리에 의해서 나타난 소자 형성층(11)의 하면과 박리층(12)의 상면을 적신다. 또, 기판(10)을 아래로 하고 지지 기재(13)를 위로 하였을 때, 하면은 층의 기판(10)측의 면을 말하고, 상면은 층의 지지 기재(13)측의 면을 가리킨다.
본 발명에서는 도 4에 도시하는 바와 같이, 소자 형성층(11)을 박리하면서, 박리에 의해서 차차 나타나는 소자 형성층(11)의 하면 및 박리층(12)의 상면이 액체(15)로 젖도록, 박리의 선단부분(도 4의 쇠사슬선으로 둘러싼 부분(17))에 액체(15)를 공급한다.
본 발명에서는 액체(15)로 순수를 사용할 수 있다. 순수의 비저항은 1MΩ·cm 이상으로 대단히 높지만, 소자 형성층(11)이나 박리층(12)에 접촉함으로써 순수 에 불순수가 혼합되어, 전기저항이 내려간다. 따라서, 박리에 의해서 나타난 소자 형성층(11)의 하면이나 박리층(12)의 상면을 순수로 적심으로써, 소자 형성층(11)의 하면이나 박리층(12)의 상면에 박리에 의해서 생긴 전하를 확산시킬 수 있다. 따라서, 소자 형성층(11)이나 박리층(12)의 표면이 저항이 높은 재료이어도, 소자 형성층(11) 및 박리층(12)의 내부를 향해서 방전하는 것이 회피된다.
즉, 본 발명에서는 박리가 앞으로 생기는 부분에 액체(15)를 공급하는 것으로, 박리가 생기는 동시에, 박리에 의해서 나타난 면을 액체로 적시고, 그 면의 전기저항을 내리고 있다. 따라서, 본 발명에서는 박리가 생긴 순간에 박리 대전에 의한 전하를 확산시킬 수 있기 때문에, 정전기에 의한 방전을 없앨 수 있다.
또한, 액체(15)로서, 순수보다도 비저항이 낮은 수용액을 사용할 수 있다. 수용액의 성질은 산성, 알칼리성, 중성의 어떤 것이어도 좋다. 예를 들면, 산이나 염기가 녹아 있는 수용액, 염(염은 산성염, 알칼리성염, 정염의 어떤 것이어도 좋다)이 녹아 있는 수용액 등을 사용할 수 있다. 액체(15)로 사용할 수 있는 수용액으로서는 구체적으로는 이산화탄소(CO2)의 수용액, 염화수소(HCl)의 수용액(염산), 수산화테트라메틸암모늄의 수용액, 염화암모늄(NH4Cl)의 수용액 등을 들 수 있다.
액체(15)로는 이산화탄소의 수용액, 염화수소의 수용액과 같은, 상온(25℃), 대기압에서 기체가 되는 분자가 물에 녹은 수용액이 바람직하다. 이것은 액체(15)를 건조하였을 때, 물과 함께 녹은 분자가 기체가 되어, 남지 않기 때문이다. 또한, 염을 녹인 수용액을 사용하는 경우, 계면활성제로서 기능하는 염이 바람직하 다. 계면활성제를 녹이는 것으로, 액체(15)로 적시기 쉽게 할 수 있다.
또한, 물과 휘발성의 액체의 혼합용액도 액체(15)로 사용할 수 있다. 액체(15)에 휘발성의 액체를 포함시킴으로써 건조 처리를 생략할 수 있다. 휘발성의 액체에 적어도 0.1% 정도 물이 포함되어 있으면, 액체(15)에 의해 전하를 확산시키는 것, 즉 대전 방지의 효과를 얻을 수 있다. 시판하는 고순도의 에탄올이나 아세톤 등의 유기용제에는 O.1% 이상의 농도로 물을 불순수로서 포함하고 있는 제품도 있기 때문에, 이러한 시판하는 유기용제는 농도 조절하지 않고, 본 발명의 물과 휘발성의 액체의 혼합용액으로서 사용하는 것이 가능하다. 또한, 휘발성의 액체의 장점을 살리기 위해서, 휘발성의 액체의 농도는 30% 이상이 바람직하다. 따라서, 유기용제로서 보급되고 있는 변성 에탄올과 같은 순도가 낮은 유기용제도, 농도 조절하지 않고, 본 발명의 물과 휘발성의 액체의 혼합용액으로서 사용할 수 있다.
도 5에 도시하는 바와 같이, 소자 형성층(11)과 박리층(12)의 박리가 완료되면, 소자 형성층(11)으로부터, 박리층(12)과 함께 기판(10)이 분리된다. 도 6에 도시하는 바와 같이, 소자 형성층(11)의 하면에, 접착제에 의해 제 1 가요성 기판(18)을 고정한다. 다음에, 소자 형성층(11)의 상면으로부터 지지 기재(13)를 박리한다. 지지 기재(13)를 박리할 때에, 박리 대전에 의해 소자 형성층(11)이 파괴될 우려가 있는 경우는 소자 형성층(11)과 박리층(12)의 사이에 액체(15)를 공급하는 것과 마찬가지로, 소자 형성층(11)과 지지 기재(13)의 사이에 액체(15)를 공급하면 좋다.
다음에, 도 7에 도시하는 바와 같이 소자 형성층(11)의 상면에 제 2 가요성 기판(19)을 고정한다. 제 2 가요성 기판(19)은 필요에 따라서 설치하면 좋다. 이상의 제작 방법에 의해, 도 7에 도시하는 소자 형성층(11)을 갖는 가요성의 반도체 장치를 형성할 수 있다.
제 1 가요성 기판(18) 및 제 2 가요성 기판(19)은 구부리거나, 굴곡하거나 할 수 있는 기재이다. 이들의 가요성 기판(18, 19)은 예를 들면, 폴리카보네이트, 폴리아릴레이트, 폴리에테르설폰 등으로 이루어지는 플라스틱 기판을 사용할 수 있다. 또한, 폴리에틸렌텔레프탈레이트, 폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화비닐, 염화비닐 등의 유기 화합물로 이루어지는 필름을 사용할 수 있다.
제 1 가요성 기판(18) 및 제 2 가요성 기판(19)을 소자 형성층(11)에 고정하기 위해서는 가열이나, 가시광이나 자외광 등을 조사하는 것으로 점착성을 발현시키고, 냉각 후에는 경화하여 물체를 접착하는 접착제를 사용한다. 예를 들면, 열가소성수지, 광중합성수지 등의 수지를 접착제로 사용할 수 있다.
본 발명에서는 도 4의 사슬선으로 둘러싼 박리의 선단부분(도 4의 쇠사슬선으로 둘러싼 부분(17))에 액체(15)를 차차 공급한다. 다시 말하면 박리에 의해서 차차 나타나는 면에 액체를 공급하면 좋다. 액체의 공급방법의 하나는 노즐이나 스포이드 등의 주입수단에 의해, 박리에 의해서 생긴 틈에 액체(15)를 적하하는 방법, 또는 붓는 방법이 있다. 이 경우, 액체(15)의 공급은 박리의 개시로부터 종료까지 상시 행하여도 좋고, 간헐적으로 행하여도 좋다. 또한, 도 3에 도시하는 바와 같은 박리의 초기의 단계만 액체(15)를 붓거나, 또는 적하하여 두고, 박리가 진행함에 따라서, 공급한 액체(15)를 모세관 현상에 의해, 박리의 선단부분(도 4의 사슬선으로 둘러싼 부분(17))에까지 고루 퍼지게 할 수 있다.
액체(15)를 공급하는 다른 방법은 스프레이 노즐이나 분무기 등의 분무수단에 의해 액체(15)를 안개형으로 하여 분출하는 방법도 있다. 이 방법에서도, 액체(15)의 분무는 박리가 진행하고 있는 동안, 상시 행하여도 좋고, 간헐적으로 행하여도 좋고, 박리의 초기단계만 행하여도 좋다. 또, 액체(15)로서 순수를 사용하는 경우는 수증기로 하여 분출할 수 있다.
액체(15)를 공급하는 다른 방법으로는 스폰지나 천과 같은 액체를 흡수하고, 또 외력을 줌으로써 액체를 방출할 수 있는 액체 유지매체를 사용하는 방법이 있다.
또한, 액체(15)를 공급하는 다른 방법으로는 용기에 액체(15)를 넣고, 액체(15) 중에 기판(10)을 담그면서, 소자 형성층(11)을 기판(10)으로부터 분리하는 방법도 있다. 이 경우, 박리가 진행하는 개소가 액체(15)에 잠기도록 하는 것으로, 박리의 선단부분(도 4의 쇠사슬선으로 둘러싼 부분(17))에 액체(15)를 고루 퍼지게 할 수 있다.
여기에서는 도 1 내지 도 4, 도 8 및 도 9에 도시하는 단면도를 사용하여, 액체 유지매체를 사용하여 액체(15)를 공급하는 방법을 설명한다. 또, 다른 공급방법에 관해서는 하기 실시예에서 상세하게 설명한다.
도 1, 도 2에 도시하는 공정을 행하여, 기판(10)상에 박리층(12), 소자 형성층(11)을 형성하고, 소자 형성층(11)상에 지지 기재(13)를 고정한다. 도 3에 도시하는 바와 같이 지지 기재(13)를 구부림으로써, 소자 형성층(11)과 박리층(12)의 계면에 박리를 발생시킨다.
다음에, 도 8에 도시하는 바와 같이, 박리에 의해서 생긴 틈에, 액체(15)를 포함시킨 액체 유지수단(21)을 삽입한다. 또, 액체 유지수단(21)을 틈에 삽입한 후, 스포이드나 노즐 등에 의해 액체(15)를 공급하여, 액체 유지수단(21)에 액체(15)를 포함시켜도 좋다. 액체 유지수단(21)으로는 스폰지나 천 등, 액체를 흡수하는 기능을 가지는 것을 사용할 수 있다.
액체 유지수단(21)의 크기에 관해서는, 도 8에서, 지면에 수직인 방향의 길이는 이 방향의 기판(10)의 1변의 길이보다도 길게 하여, 액체 유지수단(21)의 단부가 기판(10)상에 실리지 않도록 하는 것이 바람직하다.
또 지지 기재(13)를 개재하여, 소자 형성층(11)과 박리층(12)의 계면에 기계적인 힘을 줘, 박리를 진행시킨다. 기계적인 힘을 주는 방법의 예로서, 롤러(22)를 사용하여 소자 형성층(11)을 권취하는 방법을 설명한다. 도 9에 도시하는 바와 같이, 롤러(22)를 지지 기재(13)상으로부터 굴려, 소자 형성층(11)을 지지 기재(13)마다 권취하는 것으로, 기판(10)으로부터 소자 형성층(11)을 분리할 수 있다.
롤러(22)가 액체 유지수단(21)의 위를 지날 때에, 롤러(22)의 자중(自重)에 의해, 액체 유지수단(21)에 포함된 액체(15)가 밀어내고, 앞으로 벗겨지는 부분이 액체(15)에 접촉한다. 즉, 롤러(22)의 회전에 따라서 나타나는 박리층(12)의 상면 및 소자 형성층(11)의 하면을 액체(15)로 차차 적실 수 있다. 따라서, 박리가 생긴 순간에, 액체(15)에 의해 박리로 발생한 전하를 확산시켜, 대전을 방지할 수 있 다.
본 발명의 반도체 장치의 제작 방법을, 박리층(12)이 금속막이나 합금막인 경우를 예로 설명하였지만, 본 발명은 이 예에 한정되는 것이 아니다. 박리층은 기계적인 힘을 가하는 것으로, 소자 형성층을 박리할 수 있는 재료이면 좋다.
본 발명의 반도체 장치의 제작 방법을, 소자 형성층(11)과 박리층(12)의 계면에서 박리가 생기는 경우를 예로 설명하였지만, 박리가 생기는 부분은 이것에 한정되지 않는다. 예를 들면, 기판(10)상에 박리층(12)으로서, 실란가스를 원료에 플라즈마 CVD법에 의해, 수소를 포함한 비정질실리콘막을 형성한다. 기판(10)측으로부터 엑시머레이저 등의 자외광역의 레이저를 조사하여, 비정질실리콘막으로부터 수소를 방출시킨다. 이것에 의해, 비정질실리콘막과 기판(10)의 밀착성이 감소하거나, 또는 비정질실리콘막 자체가 취약해지기 때문에, 박리층(12)과 기판(10)의 계면 또는 박리층(12)의 내부에서 박리를 발생시킬 수 있다.
또한, 박리층(12)을 다른 재료의 다층으로서 형성하는 것으로, 박리층을 구성하는 층의 계면에서 박리를 발생시킬 수도 있다. 예를 들면, 박리층(12)으로서, 텅스텐막을 스퍼터법으로 형성하고, 텅스텐막상에 스퍼터법으로 2산화실리콘막을 형성한다. 2산화실리콘막을 퇴적시켰을 때, 텅스텐막과 2산화실리콘막의 계면에 텅스텐의 산화물이 생성된다. 그 때문에, 텅스텐막과 2산화실리콘막의 계면의 접합이 약하기 때문에, 박리층(12)에 힘을 주는 것으로, 텅스텐막과 2산화실리콘막의 사이에서 박리를 발생시킬 수 있다.
실시예 1
본 실시예에서는 본 발명을 적용한, 비접촉으로 데이터의 입출력이 가능한 반도체 장치의 제작 방법을 설명한다. 본 실시예에서는 소자 형성층에는 13.56MHz의 신호로 무선통신을 하고, IC 태그로서 기능하는 집적회로를 형성하였다. 이하, 도 10 내지 도 20, 및 도 25 내지 도 28을 사용하여, 본 실시예를 설명한다.
도 10에 도시하는 바와 같이, 기판(100)상에, 박리층(101)을 형성하고, 박리층(101)상에 집적회로를 형성하였다. 이하, 도 25 내지 도 28을 사용하여, 박리층(101) 및 소자 형성층(102)의 제작 방법을 설명한다.
기판(100)에는 아사히글라스사가 제조한 유리 기판(두께 0.7mm, 상품명 AN100)을 5인치각으로 절단한 기판을 사용하였다. 도 25에 도시하는 바와 같이, 박리층(101)은 산화질화실리콘(SiOxNy, x<y)층(101a)과 텅스텐층(101b)의 다층 구조로 하였다. 산화질화실리콘층(101a)은 평행 평판형 플라즈마 CVD장치에 의해, 원료가스에 SiH4, N2O를 사용하여, 200nm의 두께로 형성하였다. 텅스텐층(101b)은 스퍼터링장치로 텅스텐 타깃을 사용하여, 두께 50nm 형성하였다. N2O의 플라즈마를 발생시켜, 텅스텐층(101b)의 표면을 플라즈마 처리하여, 표면을 산화시켜, 텅스텐산화물을 형성하였다. 이 플라즈마 처리에 의해, 박리층(101)과 소자 형성층(102)의 계면인 텅스텐산화물로 박리가 생기게 된다. 또한, 박리층(101)의 하층의 산화질화실리콘층(101a)은 텅스텐층(101b)을 스퍼터법으로 형성하고 있을 때, 기판(100; 예를 들면, 유리 기판)으로부터 불순수가 확산되지 않도록 하기 위한 배리어층이다. 배리어층에는 산화실리콘이나 질화실리콘 등 다른 무기재료로 이루어지 는 절연막을 사용할 수 있다.
도 26에 도시하는 바와 같이, 박리층(101)의 위에, 소자 형성층(102)의 TFT 등 반도체 소자의 하지절연층이 되는 절연막(103)을 형성하였다. 절연막(103)은 산화질화실리콘(SiOxNy, x<y)층(103a)과 산화질화실리콘(SiOxNy, x>y)층(103b)의 적층 구조로 하였다. 1층째의 산화질화실리콘층(103a)은 평행 평판형 플라즈마 CVD장치로, 원료가스에 SiH4, N2O, NH3, H2를 사용하여 성막하였다. 2층째의 산화질화실리콘층(103b)은 평행 평판형의 플라즈마 CVD 장치에 의해 SiH4, N2O를 원료가스로 사용하여 성막하였다.
도 27에 도시하는 바와 같이, 절연막(103)상에, TFT, 콘덴서 등의 반도체 소자에 의해 집적회로를 형성하였다. 도 27에서는 집적회로의 단면도로서, n채널형 TFT(104)과 p채널형 TFT(105)로 이루어지는 CMOS 회로만을 도시하였다. 또, 1장의 기판(100)상에는 행렬적으로 배열된 48개(8행×6열)의 집적회로를 동시에 형성하였다.
무선통신을 하기 위해서, 집적회로(TFT(104, 105))에 접속되는 안테나(106)를 형성하였다. 우선, 안테나(106)를 형성하기 전에, 집적회로(TFT(104, 105))를 덮어 절연막(107)을 형성하였다. 본 실시예에서는 절연막(107)을 감광성 폴리이미드로 형성하고, 절연막(107)에 안테나(106)를 접속하기 위한 개구부를 형성한다.
절연막(107)상에, 인쇄법으로 은(Ag) 페이스트를 원하는 형상으로 형성하여, 안테나(106)를 설치하였다. 또, 동일한 기판(100)상에 형성된 48개의 집적회로 중, 반에는 안테나(106)를 설치하고, 집적회로와 안테나의 적층체를 형성하였다. 또한, 나머지 반은 안테나(106) 대신에, 외부 부착의 안테나를 접속하기 위한 범프를 은 페이스트로 형성하였다. 또, 알루미늄 등의 도전막을 스퍼터법으로 성막하여, 에칭법에 의해 원하는 형상으로 가공하는 것으로, 안테나(106)나 범프를 설치할 수 있다.
마지막으로, 도 28에 도시하는 바와 같이, 안테나(106)를 덮어 밀봉용 수지층(108)을 형성하였다. 수지층(108)에는 두께 30㎛의 에폭시 수지층을 형성하였다. 이상으로부터, 기판(100)상에, 박리층(101) 및 소자 형성층(102)으로 이루어지는 구조물이 형성된다.
기판(100)상의 소자 형성층(102)에는 복수의 집적회로가 형성되어 있다. 소자 형성층(102)을 기판(100)으로부터 분리하였을 때에, 집적회로를 1개씩으로 분할할 수 있도록, 도 11에 도시하는 바와 같이, 소자 형성층(102)에 미리 홈(110)을 형성한다. 홈(110)은 소자 형성층(102) 중의 각 집적회로의 주위를 둘러싸도록 형성된다. 본 실시예에서는 파장 266nm, 출력 2W의 UV 레이저광을 조사함으로써, 홈(110)을 형성하였다.
소자 형성층(102)에 홈(110)을 형성하는 것으로, 홈(110)에 의해서 노출된 소자 형성층(102)과 박리층(101)의 계면에서 약간 박리가 생기고, 홈(110)을 따라 소자 형성층(102)이 뜬 상태가 되었다.
박리할 때에 지지 기재가 되는 가열 박리 필름을 준비한다. 가열 박리 필름(111)은 두께 100㎛의 폴리에틸렌텔레프탈레이트로 이루어지 필름이고, 필름의 한쪽의 표면에 두께 50미크론의 열경화성의 수지층이 형성되어 있다. 열경화의 수지층은 열로 경화하기 전에는 점착층으로서 기능하고, 그 표면은 세퍼레이트(separate) 필름(112)으로 보호되어 있다. 가열 박리 필름(111)을, 열경화성의 수지층에 의해 소자 형성층(102)에 고정하기 위해서, 도 12에 도시하는 바와 같이, 세퍼레이트 필름(112)의 일부를 제거하였다. 그 때문에 세퍼레이트 필름(112)에 UV 레이저광을 조사하여, 소자 형성층(102)에 형성한 홈(110)과 같은 끊어지는 곳을 넣고, 끊어지는 곳의 내측의 세퍼레이트 필름(112)을 박리하였다.
가열 박리 필름(111)을 소자 형성층(102)의 상면에 점착한다. 도 13에 도시하는 바와 같이, 한 쌍의 롤러(114)를 구비한 시판하는 라미네이트장치를 사용하여, 소자 형성층(102)에 가열 박리 필름(111)을 접착하였다. 소자 형성층(102)이 최종적으로 반도체 장치를 구성하는 부분(박리의 대상이 되는 부분)은 열경화성의 수지층(점착층)에 의해 가열 박리 필름(111)이 접착된다. 한편, 반도체 장치를 구성하지 않는 부분(박리 대상이 되는 부분)은 세퍼레이트 필름(112)이 남아 있기 때문에, 가열 박리 필름(111)이 점착되지 않는다.
홈(110)의 주위에서는 박리가 생겨 소자 형성층(102)은 박리층(101)으로부터 극히 약간 떠오른 상태로 되어 있다. 소자 형성층(102)과 박리층(101)의 사이에 액체를 적하하는 틈이 좁은 경우에는 틈을 확대한다. 본 실시예에서는 소자 형성층(102)의 박리된 하면에, 플라스틱으로 된 핀셋을 삽입하여, 도 14에 도시하는 바와 같이 박리층(101) 상면과 소자 형성층(102)의 하면의 사이에 틈(115)이 생기게 하였다.
도 15에 도시하는 바와 같이, 박리층(101)과 소자 형성층(102)의 틈(115)에 액체(116)를 적하한다. 본 실시예에서는 스포이드(117)로 액체(116)를 적하하였다. 액체(116)는 틈(115)에 고루 퍼지는 충분한 양을 주입하였다. 이후의 공정에서는 액체(116)의 공급은 행하지 않았다.
또한, 액체(116)로는 순수, CO2를 녹인 순수(이하, 「CO2수」라고 함), 염화수소를 녹인 순수(이하, 「HCl수」라고 함), 및 에탄올을 사용하였다. 또, CO2수로는 비저항 0.2MΩ·cm의 수용액을 사용하였다. HCl수로는 염화수소농도가 180ppm의 수용액을 사용하였다. 에탄올은 농도 99.5%, 물의 농도가 0.5%인 시판하는 에탄올을 농도 조절하지 않고, 그대로 사용하였다.
도 16에 도시하는 바와 같이, 가열 박리 필름(111)상을, 비도전성의 롤러(118)를 굴려, 형성층(102)을 가열 박리 필름(111)마다 롤러(118)에 권취하여, 소자 형성층(102)을 기판(100)으로부터 분리하였다. 롤러(118)를 회전하는 것으로 차차 소자 형성층(102)이 박리층(101)으로부터 벗겨져, 도 15의 상태로 공급된 액체(116)는 모세관 현상에 의해, 소자 형성층(102)이 앞으로 벗겨지는 부분(119; 박리의 선단부분)으로 이동한다. 따라서, 박리에 의해서 나타나는 소자 형성층(102)의 하면과 박리층(101)의 상면을 박리가 생긴 순간에 액체(116)에 의해서 적실 수 있었다.
다음에, 도 17에 도시하는 바와 같이, 롤러(118)에 밀착한 가열 박리 필름(111) 및 소자 형성층(102)을 벗겼다. 도 18에 도시하는 바와 같이, 기판(100) 으로부터 분리된, 가열 박리 필름(111)이 붙은 소자 형성층(102)을 얻을 수 있다. 액체(116)에 순수나 CO2수, 및 HCl수를 사용한 경우는 에어 블로우(air blow)장치에 의해, 가열 박리 필름(111) 및 소자 형성층(102)을 건조하였다.
롤러(118)로부터 가열 박리 필름(111)을 벗길 때에(도 17 참조), 롤러(118)와 가열 박리 필름(111)의 사이에 액체(116)를 공급하여도 좋다. 본 실시예의 경우는 액체(116)를 주입하지 않아도, 소자 형성층(102)을 파괴하지 않고, 롤러(118)로부터 소자 형성층(102)을 박리할 수 있는 것이 확인되어 있다. 소자 형성층(102)이 파괴되지 않은 것은 소자 형성층(102)에서, 집적회로와 가열 박리 필름(111)의 사이에 30㎛의 두께의 에폭시 수지로 이루어지는 절연막(107)이 있는 것이 이유의 하나라고 생각된다.
가열 박리 필름(111)이 붙은 상태(도 18의 상태)로 소자 형성층(102)을 광학현미경으로 관찰하여, 방전에 의한 전력 파괴(방전에 의해서 생긴 열에 의해, 반도체층, 절연막, 도전막 등이 녹는 파괴)가 생겼는지를 확인하였다. 광학현미경의 관찰 목적은 시인(視認)할 수 있는 파괴가 반도체 소자에 생기지 않았는지를 확인하는 것이다. 본 실시예에서는 1개의 기판(100)상에 형성된 48개의 집적회로 모두를 광학현미경으로 관찰하였다.
액체(116)에 순수, CO2수, HCl수, 에탄올을 사용하였지만, 광학현미경의 관찰 결과, 어떤 액체(116)나, 집적회로에 전력 파괴는 생기지 않았다. 한편, 액체(116)를 공급하지 않고, 소자 형성층(102)을 기판(100)으로부터 분리한 경우에는 전력 파괴가 생긴 집적회로가 있었다.
[표 1]
광학 현미경 관찰 결과
액체의 종류 관찰한 기판수 관찰한 집적회로의 총수 파괴된 집적회로의 총수 파괴된 집적회로의 비율
순수 3 144 0 0.0%
CO2수 3 144 0 0.0%
HCl수 1 48 0 0.0%
없음 4 192 59 30.7%
표 1에 광학현미경에 의한 관찰 결과를 정리한다. 표 1에는 액체(116)를 공급한 기판(샘플)과, 액체(116)를 공급하지 않은 기판(샘플)의 관찰 결과를 나타낸다. 액체(116)에는 순수, CO2수, HCl수를 사용하였다. 표 1에 도시하는 바와 같이, 액체(116)를 공급하지 않은 경우는 30% 이상의 집적회로에 있어서, 단선이나 막의 용융 등의 외관할 수 있는 파괴가 관찰되었다. 또한, 파괴가 생긴 집적회로의 기판상의 분포(기판에서 형성되는 위치)에 규칙성이 없었다. 그 때문에, 액체를 공급하지 않는 기판에 관해서는 임의 검사에서는 불량품을 못보고 넘길 우려가 있다. 그렇다고, 전체 수를 검사하는 것은 비용면이나 택트 타임(tact time)의 점에서 부담이 크다. 본 발명을 실시함으로써, 박리 방전에 의한 전력 파괴를 없앨 수 있기 때문에, 검사의 부담을 경감할 수 있다.
도 18의 상태를 얻으면, 소자 형성층(102)의 하면에 가요성 기판인 라미네이트 필름(121)을 접착한다. 가열 박리 필름(111)을 가열하여 수지층을 경화시키는 것으로 수지층의 점착성을 없앤 후, 소자 형성층(102)의 상면으로부터 가열 박리 필름(111)을 박리한다. 라미네이트 필름(121)과 함께 소자 형성층(102)을 집적회로마다 분할한다. 분할된 소자 형성층(102)의 상면에 다른 라미네이트 필름(122)을 접착한다. 가압하면서 가열하는 것으로, 도 19에 도시하는 바와 같이, 2개의 라미네이트 필름(121, 122)으로 밀봉된 소자 형성층(102)을 갖는 반도체 장치가 제작된다.
또, 집적회로 중 안테나에 접속되지 않은 회로를 포함한 소자 형성층(102)에는 라미네이트 필름(122) 대신에, 도 20에 도시하는 바와 같이 안테나가 형성된 필름(123)을 고정하여, 반도체 장치를 제작하였다. 필름(123)과 소자 형성층(102)의 접착에는 이방성 도전성 접착제를 사용하여, 집적회로의 범프와 필름(123)상의 안테나의 단자가 전기적으로 접속되도록 한다.
도 19 및 도 20에 도시하는 반도체 장치는 비접촉형 IC 태그 등에 내장되는 인렛으로서 사용할 수 있다. 또, 본 발명에 관계되는 반도체 장치는 인렛과 같은 중간 제품뿐만 아니라, 도 19 및 도 20에 도시하는 바와 같은 인렛을 플라스틱카드에 내장한, 시일(seal) 라벨에 붙이거나 또는 종이에 넣은 IC카드, ID 라벨 및 IC 태그 등의 최종 제품도 포함하는 것이다.
본 실시예의 제작 방법을 거쳐서 완성한 도 19 및 도 20에 도시하는 반도체 장치에 무선으로 신호를 입력하여 소정의 동작을 하는지를 검사하였다. 광학 현미경으로 관찰한 모든 반도체 장치(광학 현미경으로 관찰 대상이 된 집적회로를 포함하는 반도체 장치)가 동작하는 것이 확인되었다. 표 1의 광학 현미경 관찰의 결과에도 근거하면, 액체를 공급하면서 소자 형성층을 기판으로부터 분리함으로써, 박 리에 의해서 생긴 정전기가 방전하는 것을 방지할 수 있었다고 생각된다. 즉, 본 발명의 실시에 의해, 박리로 생긴 전하에 의해, 반도체 장치에 포함되는 반도체 소자가 파괴되는 것, 및 특성이 열화되는 것을 방지할 수 있는 것을 알았다.
또, 본 실시예의 구조에서는 박리에 의해서 나타나는 소자 형성층(102)의 하면은 텅스텐의 산화물이나 산화질화실리콘으로 이루어지고, 저항이 높은 재료이지만, 본 실시예를 적용함으로써, 집적회로가 박리방전에 의해서 파괴되는 것을 막을 수 있다. 따라서, 본 발명을 적용하는 것으로, 소자 형성층(102)의 하면을 형성하는 재료는 도전성재료에 한정되지 않고, 절연재료로 형성할 수 있다. 이상과 같이, 본 발명에 의해, 박리에 의해서 생긴 전하가, 분리된 2개의 층의 내부의 어느 쪽에도 방전시키지 않도록 할 수 있기 때문에, 소자 형성층의 하면이 절연재료이어도, 소자 형성층에 포함되는 반도체 소자가 박리로 생긴 정전기에 의한 파괴, 및 반도체 소자의 특성의 열화를 방지할 수 있다.
또한, 소자 형성층(102)을 구부리는 것으로, 소자 형성층(102)을 기판으로부터 분리하고 있다. 소자 형성층(102)을 구부리는 것으로, 소자 형성층(102)에 외력이 가해진 결과, 깨어지거나, 금이 가거나 하는 경우가 있다. 본 발명과 같이 액체를 공급하면서, 소자 형성층(102)을 기판(100)으로부터 분리하는 것으로, 소자 형성층(102)을 변형한 것에 의한 파괴(금이나 깨어짐)가 거의 발생하지 않는 것을 알 수 있다.
[표 2]
광학 현미경 관찰 결과
액체의 종류 관찰한 기판수 관찰한 소자 형성층의 총수 깨어짐 등이 관찰된 소자 형성층의 총수 깨어짐 등이 발생한 소자 형성층의 비율
CO2수 2 96 4 4.2%
없음 2 96 53 55.2%
표 2는 도 18의 상태에서, 광학현미경에 의해 소자 형성층(102)의 금이나 깨어짐의 유무를 관찰한 결과를 나타낸다. 표 2에는 액체(116)로 CO2수를 사용한 기판(샘플)과, 액체(116)를 공급하지 않은 기판(샘플)의 광학현미경에 의한 관찰 결과를 나타낸다. 액체를 공급하지 않고 박리된 소자 형성층에서는 반수 정도로 깨어짐이나 금이 발생하였지만, CO2수를 주입하는 것으로, 깨어짐이나 금의 발생을 4% 정도로 저감할 수 있는 것을 알 수 있다.
따라서, 액체를 공급하면서 소자 형성층을 기판으로부터 분리하는 것으로, 박리로 생긴 정전기에 의한 반도체 소자의 파괴나 특성 열화를 방지할 수 있는 동시에, 변형에 의한 소자 형성층의 파괴(깨어짐이나 금)의 발생을 억제할 수도 있다.
실시예 2
본 실시예에서는 실시예 1과 다른 방법으로 액체(116)를 공급하는 방법을 설명한다. 본 실시예에서는 액체(116)를 안개형으로 하여 분사하는 방법을 설명하고, 실시예 1과 공통되는 부분은 설명을 생략한다.
실시예 1과 같이, 도 10 내지 도 13을 사용하여 설명한 공정을 행한다. 다음에, 실시예 1에서는 소자 형성층(102)의 박리된 하면에, 플라스틱으로 된 핀셋을 삽입하여, 도 14에 도시하는 바와 같이 박리층(101) 상면과 소자 형성층(102)의 하면의 사이에 틈(115)을 생기게 하였다. 본 실시예에서는 이 공정은 불필요하다.
다음에, 실시예 1과 같이, 롤러(118)를 가열 박리 필름(111)의 위로부터 굴려, 가열 박리 필름(111)과 함께 소자 형성층(102)을 박리층(101)으로부터 박리한다. 롤러(118)를 굴릴 때에, 도 21에 도시하는 바와 같이 롤러(118)를 굴리는 측에서, 소자 형성층(102)과 박리층(101)의 틈을 향해서, 분무수단(130)으로부터 액체(116)를 안개형으로 하여 분출하였다. 롤러(118)를 회전시키는 것으로 박리가 생기는 부분이 젖도록, 액체(116)를 분무한다.
도 22에 도시하는 바와 같이, 롤러(118)를 회전시키면서, 박리가 생기는 부분이 젖도록, 분무수단(130)으로부터 액체(116)를 분무한다. 롤러(118)에 의해, 가열 박리 필름(111)과 함께 소자 형성층(102)이 기판(100)으로부터 분리된다. 다음에, 가열 박리 필름(111)과 소자 형성층(102)의 적층체를 롤러(118)로부터 벗겨, 도 18에 도시하는 바와 같이, 가열 박리 필름(111)에 고정되고, 반도체 장치마다 분할된 소자 형성층(102)을 얻는다.
본 실시예의 방법에서, 액체(116)로서, 실시예 1과 같은 농도의 CO2수를 사용하여, 도 18까지의 공정을 행하였다. 액체의 공급방법이 다른 것을 제외하고, 이 외에는 실시예 1과 같은 수단을 사용하여 같은 공정을 행하였다. 또, 본 실시예에서는 분무기로 CO2수를 분출하였다.
본 실시예에서도, 실시예 1과 같이, 도 18의 상태에서, 광학현미경으로 소자 형성층(102)을 관찰하여 방전에 의한 전력 파괴가 있는지를 검사하였다. 광학현미경 관찰은 같은 기판(100)을 사용하여 형성된 모든 집적회로에 관해서 행하였다. 본 실시예에서도, 전력 파괴되어 있는 집적회로는 없었다.
광학현미경으로 관찰한 소자 형성층(102)으로, 실시예 1과 같이, 도 19 또는 도 20의 반도체 장치를 제작하여, 무선으로 신호를 입력하여 반도체 장치가 소정의 동작을 하는지를 검사하였다. 모든 반도체 장치가 동작하는 것이 확인되었다. 따라서, 본 실시예의 방법도, 실시예 1과 같이, 액체를 공급하면서 소자 형성층을 기판으로부터 분리함으로써, 박리에 의해서 생긴 정전기가 방전하는 것을 방지하는 것이 확인되었다.
본 실시예에서는 도 14에 도시된 박리층(101) 상면과 소자 형성층(102)의 하면의 사이의 틈(115)을 확대하는 공정이 불필요하기 때문에, 실시예 1의 방법보다도 박리공정의 자동화가 용이하다.
실시예 3
본 실시예에서는 실시예 1 및 실시예 2와 다른 방법으로 액체(116)를 공급하는 방법을 설명한다. 실시예 1과 공통되는 부분은 설명을 생략한다. 본 실시예에서는 액체(116)에 담그면서, 소자 형성층(102)을 기판으로부터 분리하는 것으로, 액체를 공급하는 방법을 설명한다.
실시예 1과 같이, 도 10 내지 도 14를 사용하여 설명한 공정을 행한다. 다음에, 도 23에 도시하는 바와 같이, 액체(116)를 넣은 용기(140)를 준비한다. 용기(140) 내에서, 기판(100), 박리층(101) 및 소자 형성층(102)을 액체(116)에 담근 다. 가열 박리 필름(111)측이 위가 되도록, 용기(140) 중에 기판(100)을 둔다.
이 상태로, 도 24에 도시하는 바와 같이, 롤러(118)를 가열 박리 필름(111)의 위로부터 굴려, 가열 박리 필름(111)과 함께 소자 형성층(102)을 박리층(101)으로부터 박리한다. 액체(116) 중에서, 소자 형성층(102)으로부터 박리층(101)이 박리되기 때문에, 박리가 생기는 면을 상시 액체(116)에 담글 수 있다. 가열 박리 필름(111)이 액체(116)에 잠기지 않도록, 용기(140)의 액체(116)의 양을 조절하는 것이 바람직하다. 이것은 가열 박리 필름(111)이 액체(116)에 닿아 있으면, 롤러(118)에 가열 박리 필름(111)이 접착되기 어려워지기 때문이다.
다음에, 가열 박리 필름(111)과 소자 형성층(102)의 적층체를 롤러(118)로부터 벗겨, 도 18에 도시하는 바와 같이, 가열 박리 필름(111)에 고정되고, 분할된 소자 형성층(102)을 얻는다.
본 실시예의 방법으로, 액체(116)로서, 실시예 1과 같은 농도의 CO2수를 사용하여, 도 18까지의 공정을 행하였다. 액체의 공급방법이 다른 것을 제외하고, 이 외에는 실시예 1과 같은 수단을 사용하여 같은 공정을 행하였다.
본 실시예에서도, 실시예 1과 같이, 도 18의 상태에서, 광학현미경으로 소자 형성층(102)을 관찰하여, 방전에 의한 전력 파괴의 유무를 확인하였다. 광학현미경 관찰은 1개의 기판(100)상에 형성한 모든 집적회로에 대하여 행하였다. 본 실시예에서도, 전력 파괴하고 있는 집적회로는 없었다.
광학현미경으로 관찰한 소자 형성층(102)에서, 실시예 1과 같이, 도 19 또는 도 20의 반도체 장치를 제작하여, 무선으로 신호를 입력하여 반도체 장치가 동작하는지를 검사하였다. 모든 반도체 장치가 동작하는 것이 확인되었다. 따라서, 본 실시예의 방법도, 실시예 1과 같이, 액체를 공급하면서 소자 형성층을 기판으로부터 분리함으로써, 박리에 의해서 생긴 정전기가 방전하는 것을 방지할 수 있는 것이 확인되었다.
또, 본 실시예에서는 용기(140)의 액체(116)의 깊이에 주의가 필요하다. 액체(116)의 깊이가 기판(100)의 두께와 거의 같은 높이가 되도록 하는 것이 바람직하였다. 액체(116)가 깊으면 가열 박리 필름(111)의 상면이 젖어, 롤러(118)에 가열 박리 필름(111)이 접착하지 않게 될 우려가 있다. 반대로 액체(116)가 극단적으로 얕으면, 박리층(101)과 소자 형성층(102)의 틈에 액체(116)가 침입하지 않을 우려가 있기 때문이다. 도 23의 상태에서, 기판(100)을 용기(140)에 두었을 때에, 액체(116)가 박리층(101)과 소자 형성층(102)의 틈에 침입하는 모양은 육안으로 확인할 수 있다. 액체(116)가 침입하였는지를 확인하는 것으로, 액체(116)의 양을 조절한다.
이상, 실시예 1 내지 3에서 상술한 바와 같이, 액체를 공급하면서 소자 형성층을 기판으로부터 분리하는 것으로, 박리로 생긴 정전기에 의한 반도체 소자의 파괴나 특성 열화를 방지할 수 있다. 또, 기계적인 외력이 가해지는 것으로 생기는 깨어짐이나 금과 같은 파괴가, 소자 형성층에서 발생하는 것을 저감할 수도 있다.
실시예 4
도 29를 사용하여, 본 실시예에서는 안테나와 무선통신 가능한 집적회로를 갖는 반도체 장치의 구성예를 설명한다.
도 29a는 본 발명에 관계되는 반도체 장치로서 ID 라벨의 구성예를 도시하는 도면이다. 라벨 대지(160; 세퍼레이트지)상에 복수의 ID 라벨(161)이 형성되어 있다. 각 ID 라벨(161)은 무선통신이 가능한 안테나와 집적회로를 갖는 인렛(162)을 내포하고 있다. ID 라벨(161)은 박스(163)에 수납되어 있다. ID 라벨(161)에는 그 상품이나 역무에 관한 정보(상품명, 브랜드, 상표, 상표권자, 판매자, 제조자 등)가 기재되어 있다. 한편, 내장되어 있는 인렛(162)의 집적회로에는 그 상품(또는 상품의 종류) 고유의 ID 넘버가 기억되어 있다. 인렛(162)의 집적회로에는 ID 라벨(161)의 표면에 라벨에 명기할 수 없는 막대한 정보, 예를 들면, 상품의 산지, 판매지, 품질, 원재료, 효능, 용도, 수량, 형상, 가격, 생산방법, 사용방법, 생산 시기, 사용 시기, 상미(賞味)기한, 취급설명, 상품에 관한 지적재산정보 등이 기억되어 있다.
도 29b는 ID 태그(165)의 구성예를 도시하는 도면이다. ID 태그(165)에는 종이나 플라스틱의 태그에 인렛(162)을 내장하고 있다. 무선통신 가능한 ID 태그(165)를 상품에 비치함으로써, 상품관리가 용이해진다. 예를 들면, 상품이 도난 당한 경우에, 상품의 경로를 거슬러 감으로써, 그 범인을 신속히 파악할 수 있다. 이와 같이, ID 태그를 구비함으로써, 소위 traceability가 우수한 상품을 유통시킬 수 있다.
도 29c는 ID 카드(166)의 구성예를 도시하는 도면이다. ID 카드(166)는 2장의 플라스틱 카드의 사이에 인렛(162; 도시되어 있지 않음)이 끼워져 구성되어 있 다. 이러한 ID 카드(166)로서는 캐시카드, 크레디트카드, 프리페이드카드, 전자승차권, 전자머니, 전화카드, 회원카드 등의 모든 카드류가 포함된다.
도 29d는 종이에 집적회로를 내포한 반도체 장치의 구성예를 도시하는 도면으로, 본 발명을 무기명채권(167)으로서 구성한 예를 도시한다. 무기명채권(167)에는 인렛(162)이 내장되어 있다. 무기명채권(167)에는 우표, 차표나 입장권 등의 티켓, 입장권, 상품권, 도서권, 문구권, 맥주권, 쌀상품권, 각종 기프트권, 각종 서비스권 등이 포함되지만, 물론 이들에 한정되는 것은 아니다.
실시예 5
*도 30을 사용하여, 본 실시예에서는 본 발명의 반도체 장치로서, 액티브 매트릭스형의 액정 모듈의 구성예를 설명한다. 도 30a는 액정 모듈의 정면도이고, 도 30b는 도 30a 중의 A-A′로 절단한 단면도이다.
200은 제 1 가요성 기판, 점선으로 도시된 201은 신호선 구동회로, 202는 화소부, 203은 주사선 구동회로이다. 제 1 가요성 기판(200)상에, 박막 트랜지스터 등으로 이루어지는 화소부(202), 신호선 구동회로(201), 및 주사선 구동회로(203)가 소자 형성층(190)에 형성되어 있다. 소자 형성층(190)을 제 1 가요성 기판(200)에 접착제에 의해 고정하는 것으로, 액정 모듈용 기판이 구성되어 있다. 액정 모듈용 기판은 상술한 실시형태, 실시예 1 내지 4에서 설명한 방법으로 제작된다.
다음에 도 30b를 사용하여, 소자 형성층(190)의 단면 구조에 관해서 설명한 다. 소자 형성층(190)에서, 반도체 소자는 절연막으로 이루어지는 하지막(209)상에 형성된다. 신호선 구동회로(201)는 n채널형 박막 트랜지스터(211)와 p채널형 박막 트랜지스터(212)를 조합한 CMOS 회로를 갖는다. 화소부(202)에는 스위칭용 박막 트랜지스터(213)와 용량소자(214)를 갖는다. 스위칭용 박막 트랜지스터(213)는 층간 절연막(221)에 의해서 덮여 있다. 층간 절연막(221)상에는 화소전극(222)이 형성되어 있다. 화소전극(222)은 스위칭용 박막 트랜지스터(213)에 전기적으로 접속되어 있다.
스위칭용 박막 트랜지스터(213)의 배선, 화소전극(222), n채널형 박막 트랜지스터(211) 및 p채널형 박막 트랜지스터(212)의 배선을 덮도록 보호막(223)이 형성되어 있다. 보호막(223)에 의해, 박막 트랜지스터의 활성층이나 층간 절연막(221) 등에 대한 불순수의 침입을 방지할 수 있다. 보호막(223)상에 배향막(224)이 형성되어 있다. 또, 배향막(224)은 필요에 따라서 형성된다.
소자 형성층(190) 내의 배선(210)은 신호선 구동회로(201) 및 주사선 구동회로(203)에 입력되는 신호 등을 전송하기 위한 배선이고, 외부 입력단자가 되는 FPC(208; 플렉시블 프린트회로)가 접속된다. 또, 본 발명의 액정 모듈에는 FPC(208)만을 장착한 형태와, FPC(208) 및 PWB(프린트 배선 기판) 쌍방을 장착한 형태, 쌍방을 포함한다.
본 실시예의 액정 모듈은 제 1 가요성 기판(200)과 소자 형성층(190)을 갖는 액정 모듈용 기판과, 제 2 가요성 기판(230)을 기재로 하는 대향 기판과, 시일재(205)와, 액정(240)과, FPC(208; 플렉시블 프린트회로)를 갖고, 구부러지는 것이 가능하다.
대향 기판은 제 2 가요성 기판(230)상에, 컬러필터(231) 및 블랙 매트릭스(232; BM), 대향전극(233), 배향막(234)이 형성되어 있다. 컬러필터(231)는 제 1 가요성 기판(200)측에 설치할 수도 있다. 또한, 대향전극(233)을 제 1 가요성 기판(200)의 소자 형성층(190)에 설치하여, IPS 방식의 액정 모듈을 구성할 수 있다.
제 1 가요성 기판(200)에 대향하여, 제 2 가요성 기판(230)이 시일재(205)에 의해 고정되고, 제 1 가요성 기판(200)과 제 2 가요성 기판(230)의 사이에, 시일재(205)에 의해서, 액정(240)이 밀봉되어 있다.
본 실시예에서는 신호선 구동회로(201), 주사선 구동회로(203)를 소자 형성층(190)에 형성하는 예를 개시하였지만, 화소부(202)만을 소자 형성층(190)에 형성하고, 신호선 구동회로(201), 주사선 구동회로(203)는 실리콘 웨이퍼를 사용한 IC 칩으로 구성하여, COG법이나 TAB법에 의해, 제 1 가요성 기판(200)상의 화소부(202)와 전기적으로 접속하는 구성할 수도 있다.
실시예 6
도 31을 사용하여, 본 실시예에서는 본 발명의 반도체 장치로서, 액티브 매트릭스형의 EL 모듈의 구성예를 설명한다. 도 31a는 EL 모듈의 정면도이고, 도 31b는 도 31a 중의 A-A′로 절단한 단면도이다.
도 31에 도시하는 EL 모듈은 구부러지는 것이 가능하고, 소자 형성층 내에 형성된 트랜지스터 및 발광소자를 제 1 가요성 기판(301)과 제 2 가요성 기판(306) 의 사이에 형성한 시일재(305)에 의해서 밀봉된 구성이다.
제 1 가요성 기판(301)상에, 화소부(302), 신호선 구동회로(303)와 주사선 구동회로(304)를 포함하는 소자 형성층(300)이 접착제에 의해 고정되어, EL 모듈용 기판이 구성된다. EL 모듈용 기판은 상술한 실시형태, 실시예 1 내지 4에서 설명한 방법으로 제작된다.
시일재(305)와 제 2 가요성 기판(306)에 의하여 EL 모듈용 기판을 밀봉하는 것으로 EL 모듈이 구성된다. 본 실시예의 EL 모듈은 EL 모듈용 기판과 시일재(305)와 제 2 가요성 기판(306)으로 밀폐된 공간에는 충전재(307)가 충전되어 있다. 충전재(307)로서는 질소나 아르곤 등의 불활성 기체 외에, 자외선 경화수지 또는 열경화수지를 사용할 수 있고, 폴리비닐클로라이드, 아크릴, 폴리이미드, 에폭시수지, 실리콘수지, 폴리비닐부티랄, 또는 에틸렌비닐렌아세테이트를 사용할 수 있다.
이하, 소자 형성층(300)의 구조를 설명한다. 화소부(302), 신호선 구동회로(303) 및 주사선 구동회로(304)는 박막 트랜지스터를 복수 갖고, 도 31b에서는 신호선 구동회로(303)에 포함되는 박막 트랜지스터(308)와, 화소부(302)에 포함되는 박막 트랜지스터(310)만 도시되어 있다. 화소부(302)는 발광소자(311)를 갖고, 발광소자(311)는 박막 트랜지스터(310)와 전기적으로 접속되어 있다.
인회(引回) 배선(314)은 외부로부터 소자 형성층(300) 내의 회로에 신호나 전원을 공급하기 위한 배선이다. 인회 배선(314)은 인회 배선(315b), 인회 배선(315a)을 통해서 2층 구조의 접속단자(316)와 접속되어 있다. 접속단자(316)는 플렉시블 프린트회로(318; FPC)가 갖는 단자와 이방성 도전막(319)을 통해서 전기적으로 접속되어 있다.
실시예 7
본 발명의 반도체 장치는 실시예 5에서 설명한 액정 모듈이나, 실시예 6의 EL 모듈을 표시부에 구비한 전자기기를 포함하는 것이다. 이하, 액정 모듈과 EL 모듈을 정리하여 「표시 모듈」이라고 부른다. 이러한 전자기기로서, 컴퓨터용 모니터, 텔레비전장치(단순히 텔레비전, 또는 텔레비전 수신기라고도 함), 디지털카메라, 디지털비디오카메라, 휴대전화장치(단순히 휴대전화기, 휴대전화라고도 함) 및 PDA(Personal Digital Assistant) 등의 휴대정보단말, 노트형 컴퓨터, 카오디오, 내비게이션 시스템, 디지털 음악 플레이어, 휴대형 DVD 재생장치, 휴대형 게임기, 업무용 게임기 등을 들 수 있다. 그 구체적인 예에 관해서, 도 32를 참조하여 설명한다.
도 32a, 32b는 텔레비전장치이다. 내장되어 있는 표시 모듈의 구조에는 화소부만이 소자 형성층 내에 형성되고, 주사선측 구동회로 및 신호선측 구동회로는 기판에 실장되어 있는 구조, 화소부와 주사선측 구동회로를 소자 형성층 내에 형성하고, 신호선측 구동회로는 별도 드라이버 IC로서 기판에 실장되어 있는 구조, 또는 화소부와 신호선측 구동회로와 주사선측 구동회로가 소자 형성층 내에 형성하는 구조 등이 있다. 본 발명의 표시 모듈은 어느 쪽의 구조나 채용할 수 있다. 또, 주사선측 구동회로 및, 신호선 구동회로를 기판에 실장하기 위해서는 TAB방식, COG 방식 등의 실장방식을 사용한다.
텔레비전장치는 표시 모듈 이외의 외부회로로서, 영상신호의 입력측에서는 튜너로 수신한 신호 중, 영상신호를 증폭하는 영상신호 증폭회로와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색신호로 변환하는 영상신호 처리회로와, 그 영상신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤회로 등을 갖는다. 컨트롤회로는 주사선측과 신호선측에 각각 신호가 출력된다. 디지털 구동하는 경우에는 신호선측에 신호분할회로를 설치하고, 입력 디지털 신호를 복수로 분할하여 공급하는 구성으로 할 수도 있다.
튜너에서 수신한 신호 중, 음성신호는 음성신호 증폭회로에 보내지고, 그 출력은 음성신호 처리회로를 거쳐서 스피커에 공급된다. 제어회로는 수신국(수신 주파수)나 음량의 제어정보를 입력부로부터 받아, 튜너나 음성신호 처리회로에 신호를 송출한다.
도 32a, 32b에 도시하는 바와 같이, 텔레비전장치에는 표시 모듈이 케이스에 내장되어 있다. 표시 모듈에 의해 주화면(403)이 형성되고, 기타 부속설비로서 스피커부(409), 조작 스위치 등이 구비되어 있다. 이와 같이, 텔레비전장치를 완성시킬 수 있다.
도 32a에 도시하는 바와 같이, 케이스(401)에 액정 모듈(402)이 내장되어 있다. 수신기(405)에 의해 일반의 텔레비전방송의 수신을 비롯하여, 모뎀(404)을 개재하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 1방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리)의 정보통신을 할 수도 있다. 텔레비전장치의 조작은 케이스에 내장된 스위치, 또는 별도의 리모콘 조 작기(406)에 의해 행하는 것이 가능하다. 이 리모콘장치에도 출력하는 정보를 표시하는 표시부(407)를 설치할 수 있다.
또한, 텔레비전장치에도, 주화면(403) 외에 서브화면(408)을 제 2 표시용 패널로 형성하여, 채널이나 음량 등을 표시하는 구성이 부가되는 구성으로 할 수 있다. 이 구성에서, 주화면(403)을 시야각이 우수한 EL 모듈로 구성하고, 서브화면(408)을 저소비전력으로 표시 가능한 액정 모듈로 형성하면 좋다. 또한, 저소비전력화를 우선시키기 위해서는 주화면(403)을 액정 모듈로 형성하고, 서브화면(408)을 EL 모듈로 형성하고, 서브화면(408)은 점멸 가능하게 하는 구성으로 하면 좋다.
도 32b는 예를 들면 20 내지 80인치의 대형의 표시부를 갖는 텔레비전장치로, 케이스(410), 조작부인 키보드부(412), 표시부(411), 스피커부(413) 등을 포함한다. 표시부(411)에 표시 모듈이 사용된다. 도 32b의 표시부(411)에, 만곡 가능한 표시 모듈을 사용하고 있기 때문에, 표시부(411)가 만곡한 텔레비전장치로 되어 있다. 이와 같이, 가요성의 표시 모듈을 사용하는 것으로, 표시부(411)의 형상이 평면으로만 제한되지 않고, 여러 가지의 형상의 텔레비전장치를 제작할 수 있다.
본 발명에 의해, 표시 모듈의 수율을 향상시킬 수 있기 때문에, 비용절감도 달성할 수 있다. 따라서 본 발명을 사용한 텔레비전장치에서는 대화면의 표시부를 가져도 낮은 비용으로 제조할 수 있다.
물론, 본 발명의 표시 모듈은 텔레비전장치에 한정되지 않고, 퍼스널컴퓨터의 모니터를 비롯하여, 철도의 역이나 공항 등에서의 정보표시반이나, 가두에서의 광고표시반 등 대면적의 표시매체로서도 여러 가지의 용도에 적용할 수 있다.
본 발명의 표시 모듈은 휴대전화, 디지털카메라 등 각종의 휴대기기의 표시부에 적용할 수 있다. 도 32c에, 휴대기기의 일례로서, 전자서적의 구성예를 도시한다. 전자서적은 본체(421), 표시부(422, 423), 기억매체(424), 조작 스위치(425), 안테나(426) 등을 포함한다. 표시부4(22)에 가요성의 표시 모듈을 사용하는 것으로, 휴대기기의 경량화를 도모할 수 있다.
실시예 8
본 실시예에서는 액체를 공급하면서 소자 형성층을 기판으로부터 분리하는 것으로, 박리를 발생시키는 힘을 약하게 할 수 있는 것, 또한 소자 형성층에 깨어짐이나 금 등의 손상의 발생을 회피할 수 있는 것을 설명한다.
우선, 박리시험을 한 시료의 제작 방법을 설명한다.
도 33은 박리시험을 한 시료의 적층 구조를 설명하기 위한 도면이다. 유리 기판(500)을 준비하였다. 유리 기판(500)에는 아사히글라스사가 제조한 무알칼리유리(상품명 AN-100)를 사용하였다. 두께는 0.7mm이고, 사이즈는 100mm×120mm이다.
유리 기판(500)상에, 플라즈마 CVD장치로, 산화질화실리콘(SiOxNy, x>y)막(501)을 두께 100nm 형성하였다. 산화질화실리콘막(501)의 형성을 위한 프로세스가스로는 SiH4 및 N2O를 사용하였다. 산화질화실리콘막(501)상에, 스퍼터링장치에 의해 두께 50nm의 텅스텐막(502)을 형성하였다. 타깃으로 텅스텐을 사용하고, 방전용가스로 아르곤가스를 사용하였다. 텅스텐막(502)은 박리층으로서 기능한다.
텅스텐막(502)상에, 소자 형성층으로 간주하는 절연막과 반도체막의 적층막을 형성한다. 우선, 플라즈마 CVD 장치로 산화질화실리콘(SiOxNy, x>y)막(503)을 두께 600nm 형성하였다. 산화질화실리콘막(503)을 형성하는 프로세스가스로 SiH4 및 N2O를 사용하였다. 또한, 텅스텐막(502)상에 산화질화실리콘막(503)을 퇴적시키기 전에, 산화질화실리콘막(503)을 형성하는 챔버에 N2O 가스만을 공급하여, N2O 가스를 여기하여 플라즈마화하는 것으로, 텅스텐막(502)의 표면을 산화하여, 텅스텐산화물을 형성하였다. 이 플라즈마 처리는 텅스텐막(502)과 산화질화실리콘막(503)의 계면에서, 다른 계면보다도 우선하여 박리를 발생시키기 위한 처리이다.
프로세스가스로 SiH4, H2, NH3 및 N2O를 사용하여, 플라즈마 CVD장치로, 두께 100nm의 산화질화실리콘(SiOxNy, x<y)막(504)을 산화질화실리콘막(503)상에 형성하였다. 프로세스가스로 SiH4 및 N2O를 사용하여, 플라즈마 CVD장치로, 두께 100nm의 산화질화실리콘(SiOxNy, x>y)막(505)을 산화질화실리콘막(504)상에 형성하였다. 프로세스가스로 SiH4 및 H2를 사용하여, 플라즈마 CVD장치로, 두께 66nm의 비정질실리콘막(506)을 산화질화실리콘막(505)상에 형성하였다. 산화질화실리콘막(504), 산화질화실리콘막(505) 및 비정질실리콘막(506)은 플라즈마 CVD 장치와 같은 챔버 내에서 형성하여, 챔버 내에 공급하는 프로세스 가스로 바꾸어, 이들의 막을 연속하 여 형성하였다.
다음에, 프로세스가스로 SiH4, H2, N2, NH3 및 N2O를 사용하여, 플라즈마 CVD장치로 두께 100nm의 산화질화실리콘(SiOxNy, x<y)막(507)을 비정질실리콘막(506)상에 형성하였다. 프로세스가스로 SiH4 및 N2O를 사용하여, 플라즈마 CVD장치로, 두께 600nm의 산화질화실리콘(SiOxNy, x>y)막(508)을 산화질화실리콘막(507)상에 형성하였다.
이어서, UV 레이저광을 유리 기판(500)으로부터 조사하여, 막(501 내지 508)이 형성된 유리 기판(500)을 절단하는 것으로, 시료의 사이즈를 20mm×100mm의 얇은 종이형으로 하였다. 도 34에, 얇은 종이형으로 가공된 시료의 평면도를 도시한다. 다음에, 박리의 계기를 만들기 위해서, UV 레이저광을 조사하여, 도 34에 도시하는 바와 같이, 텅스텐막(502)에 이르는 홈(510)을 시료에 형성하였다. 홈(510)을 형성하는 것으로, 산화질화실리콘막(503)과 텅스텐막(502)의 사이에서 박리가 생긴다. 이상의 방법으로, 박리시험을 하는 시료를 준비하였다.
다음에, 박리시험의 방법을 설명한다. 폭 20mm 정도의 가열 박리 테이프를 준비하였다. 가열 박리 테이프로는 덴키가가쿠고교사가 제조한 일레그립 테이프(품종 FA1250)를 사용하였다. 이 가열 박리 테이프의 기재와 점착층을 합친 두께는 150㎛이고, 점착층의 두께는 50㎛이다. 가열 박리 테이프의 기재는 PET(폴리에틸렌텔레프탈레이트)로 이루어진다.
홈이 형성된 시료에 가열 박리 테이프를 접착하였다. 가열 박리 테이프는 산화질화실리콘막(508)측에 접착되어 있다. 가열 박리 테이프를 벗기는 것으로, 기판(500)으로부터 막(508 내지 503)으로 이루어지는 적층막을 벗길 수 있다.
가열 박리 테이프를 잡아당겨, 막(508 내지 503)으로 이루어지는 적층막이 텅스텐막(502)으로부터 박리하는 데 필요한 인장력을 측정하였다. 박리시험에는 시마즈세이사쿠쇼가 제조한 소형 탁상 시험기(EZ-TEST EZ-S-50N)를 사용하였다. 박리시험방법으로는 일본공업규격(JIS)의 규격번호 JIS Z0237에 준거하는 점착테이프·점착시트 시험방법을 사용하였다. 시료에 순수를 공급하면서 박리를 하는 경우와, 순수를 공급하지 않고 박리를 한 경우에, 각각, 인장력을 측정하였다. 또, 순수의 공급은 시료를 시험기에 장착한 후, 박리부분에 스포이드로 순수를 적하하는 것으로 행하였다.
도 35는 박리시험 결과를 도시하는 그래프이다. 도 35의 세로축은 가열 박리 테이프에 가한 인장력이고, 가로축은 스트로크이다. 스트로크는, 힘의 작용점의 변위를 나타내고 있다. 요컨대, 박리가 일어나고 있는 점의 변위이다.
도 35의 그래프로부터, 순수를 공급하는 경우, 인장력이 순수를 공급하지 않는 경우의 1/2 이하로 되어 있는 것을 알 수 있다. 이 박리시험에 의해서, 순수를 공급하는 것으로, 더욱 약한 힘으로 박리를 할 수 있는 것이 확인되었다.
또한, 순수를 공급하지 않고 박리 시험을 한 경우, 도 35의 그래프는 톱니형의 프로파일을 도시하고 있다. 톱니형의 프로파일은 다음과 같이 박리가 진행하고 있는 것을 나타내고 있다. 순수를 공급하지 않고 박리시키면, 박리를 진행시키기 위해서 순수를 공급하는 경우보다도 강한 힘이 작용점에 가해지고 있지만, 박리가 진행되면, 그 힘이 급격히 감소한다. 이러한 작용점에 가해지는 힘의 증대, 및 급격한 감소를 반복하면서, 박리가 진행한다.
순수를 공급하지 않고 박리한 시료를 관찰하면, 인장력이 급격히 감소한 개소에서는 균열이 발생하고 있는 것이 확인되었다. 이것에 대하여, 순수를 공급하면서 박리시험을 한 시료에는 균열은 발생하지 않았다. 이상과 같이, 순수를 공급하면서 박리를 하는 것으로, 균열이 생기는 것을 회피할 수 있는 것을 알았다.
또, 순수는 극성(極性) 액체이지만, 비교로서 매질이 비극성인 비극성 액체를 공급하면서 박리시험을 하였다. 예를 들면, 액체로서, 하이드로플루오로에테르(HFE)를 사용하였다. HFE를 공급하면서 박리시험을 한 경우는 박리를 하기 위해서, 액체를 공급하지 않는 경우보다도 큰 인장력을 필요로 하였다. 벤젠의 경우도, HFE와 같은 결과였다.
이상의 박리 시험으로부터 다음과 같은 것을 알았다. 순수, 수용액, 에탄올, 아세톤 등의 극성 액체를 공급하면서 박리를 하는 것으로, 박리 대전에 의한 방전을 없앨 수 있는 동시에, 박리에 필요한 힘을 저하시킬 수 있고, 또한, 박리되는 대상에 균열 등의 손상 발생을 회피할 수 있다.
도 1은 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 기판(10)상에 소자 형성층(11)을 형성하는 것을 설명하기 위한 도면.
도 2는 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(11)의 상면에 지지 기재(13)를 고정하는 것을 설명하기 위한 도면.
도 3은 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(11)과 박리층(12)의 계면에서 박리가 생기는 것을 설명하기 위한 단면도.
도 4는 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 도 3보다도, 소자 형성층(11)과 박리층(12)의 계면에서 박리가 진행한 것을 도시하는 도면.
도 5는 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(11)이 기판(10)으로부터 분리된 것을 도시하는 도면.
*도 6은 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(11)의 하면에 제 1 가요성 기판(18)을 고정하여, 지지 기재(13)를 제거하는 것을 설명하는 도면.
도 7은 본 발명의 제작 방법에 의해 제작된 반도체 장치의 단면도.
도 8은 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 액체 유지 수단을 사용하여 액체를 공급하는 것을 설명하는 도면.
도 9는 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 액체 유지 수단을 사용하여 액체를 공급하는 것을 설명하는 도면.
도 10은 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 기판(100)상에 박리층(101) 및 소자 형성층(102)으로 이루어지는 적층물의 단면도.
도 11은 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)에 홈(110)을 형성하는 것을 설명하는 도면.
도 12는 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 가열 박리 필름(111)으로부터 세퍼레이트 필름(112)의 일부를 제거하는 것을 설명하는 도면.
도 13은 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 가열 박리 필름(111)을 소자 형성층(102)에 고정하는 방법을 설명하는 도면.
도 14는 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)과 박리층(101)에 틈(115)을 확대하는 방법을 설명하는 도면.
도 15는 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)과 박리층(101)의 틈(115)에 액체(116)를 공급하는 방법을 설명하는 도면.
도 16은 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 액체(116)를 공급하면서 소자 형성층(102)을 기판(100)으로부터 분리하는 방법을 설명하는 도면.
도 17은 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)이 기판(100)으로부터 분리된 것을 설명하는 도면.
도 18은 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 가 열 박리 필름(111)에 의해서 유지되어 있는 분할된 소자 형성층(102)의 단면도.
도 19는 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 반도체 장치의 단면도.
도 20은 실시예 1의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 반도체 장치의 단면도.
도 21은 실시예 2의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)과 박리층(101)의 틈(115)에 액체(116)를 공급하는 방법을 설명하는 도면.
도 22는 실시예 2의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)을 박리하면서 소자 형성층(102)과 박리층(101)의 틈(115)에 액체(116)를 공급하는 방법을 설명하는 도면.
도 23은 실시예 3의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)과 박리층(101)에 틈에 액체(116)를 공급하는 방법을 설명하는 도면.
도 24는 실시예 3의 반도체 장치의 제작 방법을 설명하기 위한 단면도로, 소자 형성층(102)을 박리하면서 소자 형성층(102)과 박리층(101)에 틈에 액체(116)를 공급하는 방법을 설명하는 도면.
도 25는 실시예 1의 박리층을 형성하는 방법을 설명하기 위한 단면도.
도 26은 실시예 1의 소자 형성층을 형성하는 방법을 설명하기 위한 단면도로, 박리층(101)상에 소자 형성층의 절연막(103)을 형성하는 것을 설명하는 도면.
도 27은 실시예 1의 소자 형성층을 형성하는 방법을 설명하기 위한 단면도로, 절연막(103)상에 박막 트랜지스터를 포함한 집적회로를 설치하는 것을 설명하는 도면.
도 28은 실시예 1의 소자 형성층을 형성하는 방법을 설명하기 위한 단면도로, 소자 형성층(102)의 단면도.
도 29는 안테나와 무선통신 가능한 집적회로를 갖는 반도체 장치의 구성예를 도시하는 도면.
도 30은 본 발명에 관계되는 반도체 장치의 구성예를 도시하는 도면으로, 30a는 액정 모듈의 정면도이고, 30b는 액정 모듈의 단면도.
도 31은 본 발명에 관계되는 반도체 장치의 구성예를 도시하는 도면으로, 31a는 EL 모듈의 정면도이고, 31b는 EL 모듈의 단면도.
도 32는 본 발명에 관계되는 반도체 장치의 구성예를 도시하는 도면으로, 32a, 32b는 텔레비전장치의 외관도이고, 32c는 전자서적의 외관도.
도 33은 박리시험을 한 시료의 적층 구조를 도시하는 단면도.
도 34는 박리시험을 한 시료의 평면도.
도 35는 박리시험의 결과를 나타내는 그래프.

Claims (8)

  1. 반도체 장치 제조 방법에 있어서:
    기판 위에 박리층을 형성하는 단계;
    상기 박리층 위에 반도체 소자를 포함하는 소자 형성층을 형성하는 단계;
    상기 소자 형성층 위에 플라스틱 재료를 포함하는 지지 기재(支持基材)를 제공하는 단계;
    상기 소자 형성층과 상기 박리층 사이에서 상기 기판 및 상기 박리층으로부터 상기 소자 형성층을 분리하거나 상기 박리층과 상기 기판 사이에서 상기 기판으로부터 상기 박리층 및 상기 소자 형성층을 분리하는 단계;
    상기 분리 단계에 의해 나타나는 표면을 액체로 적시는 단계; 및
    상기 분리 단계 후, 상기 소자 형성층에 가요성 기판(flexible substrate)을 고정하는 단계를 포함하는, 반도체 장치 제조 방법.
  2. 반도체 장치 제조 방법에 있어서:
    기판 위에 박리층을 형성하는 단계;
    상기 박리층 위에 반도체 소자를 포함하는 소자 형성층을 형성하는 단계;
    상기 소자 형성층 위에 플라스틱 재료를 포함하는 지지 기재를 제공하는 단계;
    상기 박리층 내부의 상기 기판으로부터 상기 소자 형성층을 분리하는 단계;
    상기 분리 단계에 의해 나타나는 표면을 액체로 적시는 단계; 및
    상기 분리 단계 후, 가요성 기판을 상기 소자 형성층에 고정하는 단계를 포함하는, 반도체 장치 제조 방법.
  3. 반도체 장치 제조 방법에 있어서:
    기판 위에 박리층을 형성하는 단계;
    상기 박리층 위에 반도체 소자를 포함하는 소자 형성층을 형성하는 단계;
    상기 소자 형성층 위에 플라스틱 재료를 포함하는 지지 기재를 제공하는 단계;
    상기 박리에 의해 나타나는 표면이 액체로 적셔지는 동안, 상기 소자 형성층과 상기 박리층 사이에서 상기 기판 및 상기 박리층으로부터 상기 소자 형성층을 분리하거나 상기 박리층과 상기 기판 사이에서 상기 기판으로부터 상기 박리층 및 상기 소자 형성층을 분리하는 단계; 및
    상기 분리 단계 후, 상기 소자 형성층에 가요성 기판을 고정하는 단계를 포함하는, 반도체 장치 제조 방법.
  4. 반도체 장치 제조 방법에 있어서:
    기판 위에 박리층을 형성하는 단계;
    상기 박리층 위에 반도체 소자를 포함하는 소자 형성층을 형성하는 단계;
    상기 소자 형성층 위에 플라스틱 재료를 포함하는 지지 기재를 제공하는 단 계;
    상기 박리에 의해 나타나는 표면이 액체로 적셔지는 동안, 상기 박리층 내부의 상기 기판으로부터 상기 소자 형성층을 분리하는 단계; 및
    상기 분리 단계 후, 가요성 기판을 상기 소자 형성층에 고정하는 단계를 포함하는, 반도체 장치 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 액체는 순수인, 반도체 장치 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 소자 형성층은 집적 회로를 포함하는, 반도체 장치 제조 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 소자 형성층으로부터 상기 지지 기재를 분리하는 단계를 더 포함하는, 반도체 장치 제조 방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 가요성 기판은 열가소성 수지를 이용함으로써 상기 소자 형성층에 고정되는, 반도체 장치 제조 방법.
KR1020080102327A 2006-09-29 2008-10-20 반도체 장치의 제조 방법 KR101154834B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006266543 2006-09-29
JPJP-P-2006-266543 2006-09-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097909A Division KR101383120B1 (ko) 2006-09-29 2007-09-28 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080098345A true KR20080098345A (ko) 2008-11-07
KR101154834B1 KR101154834B1 (ko) 2012-06-18

Family

ID=39256125

Family Applications (12)

Application Number Title Priority Date Filing Date
KR1020070097909A KR101383120B1 (ko) 2006-09-29 2007-09-28 반도체 장치의 제조 방법
KR1020080102327A KR101154834B1 (ko) 2006-09-29 2008-10-20 반도체 장치의 제조 방법
KR1020080102326A KR100987917B1 (ko) 2006-09-29 2008-10-20 반도체 장치의 제조 방법
KR1020080102328A KR100987918B1 (ko) 2006-09-29 2008-10-20 반도체 장치의 제조 방법
KR1020090129477A KR101021051B1 (ko) 2006-09-29 2009-12-23 반도체 장치의 제조 방법
KR1020130139792A KR101472773B1 (ko) 2006-09-29 2013-11-18 반도체 장치의 제조 방법
KR1020140064177A KR101513008B1 (ko) 2006-09-29 2014-05-28 반도체 장치의 제조 방법
KR1020140191875A KR101589950B1 (ko) 2006-09-29 2014-12-29 반도체 장치의 제조 방법
KR1020150073076A KR20150066499A (ko) 2006-09-29 2015-05-26 반도체 장치의 제조 방법
KR1020160037063A KR20160041870A (ko) 2006-09-29 2016-03-28 반도체 장치의 제조 방법
KR1020170069541A KR20170066302A (ko) 2006-09-29 2017-06-05 반도체 장치의 제조 방법
KR1020180033597A KR101955913B1 (ko) 2006-09-29 2018-03-23 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020070097909A KR101383120B1 (ko) 2006-09-29 2007-09-28 반도체 장치의 제조 방법

Family Applications After (10)

Application Number Title Priority Date Filing Date
KR1020080102326A KR100987917B1 (ko) 2006-09-29 2008-10-20 반도체 장치의 제조 방법
KR1020080102328A KR100987918B1 (ko) 2006-09-29 2008-10-20 반도체 장치의 제조 방법
KR1020090129477A KR101021051B1 (ko) 2006-09-29 2009-12-23 반도체 장치의 제조 방법
KR1020130139792A KR101472773B1 (ko) 2006-09-29 2013-11-18 반도체 장치의 제조 방법
KR1020140064177A KR101513008B1 (ko) 2006-09-29 2014-05-28 반도체 장치의 제조 방법
KR1020140191875A KR101589950B1 (ko) 2006-09-29 2014-12-29 반도체 장치의 제조 방법
KR1020150073076A KR20150066499A (ko) 2006-09-29 2015-05-26 반도체 장치의 제조 방법
KR1020160037063A KR20160041870A (ko) 2006-09-29 2016-03-28 반도체 장치의 제조 방법
KR1020170069541A KR20170066302A (ko) 2006-09-29 2017-06-05 반도체 장치의 제조 방법
KR1020180033597A KR101955913B1 (ko) 2006-09-29 2018-03-23 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (6) US8048777B2 (ko)
JP (8) JP5070166B2 (ko)
KR (12) KR101383120B1 (ko)
CN (6) CN101399178A (ko)
TW (6) TWI611565B (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058146B2 (en) * 2004-09-24 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US7989356B2 (en) * 2009-03-24 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
TWI473213B (zh) * 2009-07-20 2015-02-11 Hon Hai Prec Ind Co Ltd 柔性半導體器件之製造方法
JP2011029504A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 実装構造体
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
EP2706561B1 (de) * 2009-09-01 2017-04-05 EV Group GmbH Verfahren zum konzentrischen Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
KR101882887B1 (ko) 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101474354B1 (ko) 2010-06-02 2014-12-18 쿠카 시스템스 게엠베하 태양광 모듈의 제조 장치 및 제조 방법
JP5902406B2 (ja) 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
US10264947B2 (en) 2010-08-20 2019-04-23 Veran Medical Technologies, Inc. Apparatus and method for airway registration and navigation
KR101267529B1 (ko) * 2010-10-30 2013-05-24 엘지디스플레이 주식회사 플렉서블한 유기전계 발광소자 제조 방법
US8911161B2 (en) 2011-01-14 2014-12-16 3Sae Technologies, Inc. Thermal mechanical diffusion system and method
JP5695535B2 (ja) 2011-09-27 2015-04-08 株式会社東芝 表示装置の製造方法
JP5888927B2 (ja) 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
KR20140105843A (ko) * 2011-12-21 2014-09-02 어플라이드 머티어리얼스, 인코포레이티드 기판을 처리하기 위한 시스템 및 방법들
WO2013161893A1 (ja) * 2012-04-24 2013-10-31 コニカミノルタ株式会社 積層ガスバリア性樹脂基材の製造方法
JP6178077B2 (ja) * 2013-01-23 2017-08-09 株式会社ディスコ ウエーハの加工方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
AU2014228822A1 (en) 2013-03-15 2015-10-01 Memorial Sloan-Kettering Cancer Center HSP90-targeted cardiac imaging and therapy
KR102082407B1 (ko) 2013-04-03 2020-02-28 삼성디스플레이 주식회사 플렉서블 기판, 플렉서블 표시 장치, 및 플렉서블 표시 장치의 제조 방법
TWI515852B (zh) * 2013-05-01 2016-01-01 友達光電股份有限公司 主動元件基板與其之製作方法
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
CN105474355B (zh) * 2013-08-06 2018-11-13 株式会社半导体能源研究所 剥离方法
CN103456689B (zh) * 2013-08-13 2015-02-25 京东方科技集团股份有限公司 用于将柔性基板与玻璃基板分离的装置及生产设备
CN103456900B (zh) * 2013-08-20 2016-07-06 Tcl集团股份有限公司 柔性显示装置的制造方法
CN105493631B (zh) * 2013-08-30 2017-11-24 株式会社半导体能源研究所 叠层体的加工装置及加工方法
KR102104334B1 (ko) * 2013-09-04 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조방법
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
KR102006728B1 (ko) * 2013-12-02 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
WO2015083042A1 (ja) * 2013-12-03 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015170210A1 (en) * 2014-05-03 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Separation apparatus for thin film stacked body
JP6548871B2 (ja) 2014-05-03 2019-07-24 株式会社半導体エネルギー研究所 積層体の基板剥離装置
US9676175B2 (en) * 2014-06-20 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
KR101701566B1 (ko) 2014-08-14 2017-02-01 주식회사 엘지화학 패널로부터 편광 필름을 박리하기 위한 박리바, 이를 이용한 박리 장치 및 박리 방법
TWI584703B (zh) * 2014-08-22 2017-05-21 友達光電股份有限公司 顯示模組基板及其製造方法
CN104201096B (zh) * 2014-09-04 2017-11-24 广州新视界光电科技有限公司 一种解离剂、解离工艺、柔性显示器件制备及其制备工艺
WO2016052444A1 (ja) * 2014-09-29 2016-04-07 リンテック株式会社 半導体ウエハ加工用シート用基材、半導体ウエハ加工用シート、および半導体装置の製造方法
KR102348725B1 (ko) * 2015-04-30 2022-01-07 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법
JP6815096B2 (ja) 2015-05-27 2021-01-20 株式会社半導体エネルギー研究所 剥離装置
US9496165B1 (en) 2015-07-09 2016-11-15 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier
JP6470414B2 (ja) * 2015-08-11 2019-02-13 東京応化工業株式会社 支持体分離装置及び支持体分離方法
CN108605397B (zh) * 2015-12-29 2020-05-05 鸿海精密工业股份有限公司 树脂薄膜的剥离方法及装置、电子装置的制造方法及有机el显示装置的制造方法
US10847758B2 (en) * 2015-12-29 2020-11-24 Hon Hai Precision Industry Co., Ltd. Method for releasing resin film and method for manufacturing organic EL display device
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10185190B2 (en) 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
KR102515871B1 (ko) 2016-10-07 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법, 및 유리 기판
CN110178238B (zh) * 2017-01-11 2023-07-28 应用材料公司 用于处理基板的方法和设备和对应的显示元件
JP6954992B2 (ja) * 2017-03-21 2021-10-27 三井金属鉱業株式会社 配線板の製造方法
KR102436547B1 (ko) 2017-09-29 2022-08-29 삼성디스플레이 주식회사 전자 장치
KR102547124B1 (ko) 2018-03-30 2023-06-26 삼성디스플레이 주식회사 표시장치
WO2019202898A1 (ja) 2018-04-16 2019-10-24 日本製鉄株式会社 高周波焼入れ装置
US12050385B2 (en) 2018-09-10 2024-07-30 Nitto Denko Corporation Method for manufacturing dimming element
CN111047980B (zh) * 2018-10-12 2021-12-14 华为技术有限公司 柔性显示面板及终端设备
CN111524860B (zh) * 2020-05-26 2024-06-18 信利半导体有限公司 一种柔性基板的机械剥离方法及装置
CN111613625A (zh) * 2020-05-26 2020-09-01 信利半导体有限公司 柔性基板及其机械剥离方法
CN112201708B (zh) * 2020-09-27 2022-07-05 上海海事大学 一种柔性衬底卷曲量子阱薄膜材料及其制备方法
CN113083386B (zh) * 2021-04-02 2023-04-18 重庆大学 一种液样简便、快速离散化芯片及其使用方法

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601757B2 (ja) * 1993-03-09 1997-04-16 米原 隆 エアロゾル噴霧法及びその装置
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JPH08130201A (ja) * 1994-10-28 1996-05-21 Disco Abrasive Syst Ltd 混合手段を有する処理装置
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0848415A1 (en) 1995-08-31 1998-06-17 Nitto Denko Corporation Method and apparatus for peeling protective adhesive tape from semiconductor wafer
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP2859847B2 (ja) 1996-05-20 1999-02-24 日本カーバイド工業株式会社 接着シートの剥離方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
JP3012571B2 (ja) * 1997-09-22 2000-02-21 九州日本電気株式会社 洗浄装置
US6265328B1 (en) 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
JPH11297816A (ja) 1998-04-09 1999-10-29 Seiko Epson Corp 半導体装置の製造方法
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP2000279852A (ja) 1999-03-29 2000-10-10 Tomotaka Marui 自生旋回流動の形状変形装置と流動方向の反転装置および流動の形状変形を用いたプロセス装置、移動体構造、トンネル構造、ならびに流動方向の反転を用いた噴流生成装置、物体吸引装置および物体操作方法と生体刺激方法
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001026500A (ja) 1999-07-14 2001-01-30 Canon Inc 薄膜単結晶デバイスの製造法
JP2001111081A (ja) 1999-07-30 2001-04-20 Canon Inc 太陽電池モジュール及び太陽電池モジュールの製造方法
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
EP1108804A3 (en) * 1999-11-29 2004-03-10 Canon Kabushiki Kaisha Process and apparatus for forming zinc oxide film, and process and apparatus for producing photovoltaic device
JP4311702B2 (ja) * 1999-12-08 2009-08-12 キヤノン株式会社 複合部材の分離方法及び薄膜の製造方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001237215A (ja) * 2000-02-23 2001-08-31 Nec Corp 半導体装置の製造方法及びその装置
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2001328849A (ja) 2000-05-19 2001-11-27 Tomoegawa Paper Co Ltd 粘着剤付ディスプレイ材料のリサイクル方法
JP3945130B2 (ja) 2000-06-08 2007-07-18 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
KR100379533B1 (ko) 2001-05-28 2003-04-10 주식회사 하이닉스반도체 반도체소자의 게이트절연막 제조방법
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4527068B2 (ja) * 2001-07-16 2010-08-18 株式会社半導体エネルギー研究所 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP4602261B2 (ja) * 2001-08-10 2010-12-22 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP3824510B2 (ja) * 2001-08-24 2006-09-20 大日本スクリーン製造株式会社 基板処理装置
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2003237263A (ja) 2002-02-18 2003-08-27 Minolta Co Ltd 再生可能な情報保持体、該情報保持体の再生方法、及び再生装置
JP2004047975A (ja) 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
JP2004047823A (ja) * 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4471563B2 (ja) 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
AU2003275614A1 (en) 2002-10-30 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2004158765A (ja) 2002-11-08 2004-06-03 Tokyo Kakoki Kk 基板処理装置
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
CN102290422A (zh) 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
TWI356658B (en) * 2003-01-23 2012-01-11 Toray Industries Members for circuit board, method and device for m
JP2004310051A (ja) 2003-03-24 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法および製造装置
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP2005079395A (ja) 2003-09-01 2005-03-24 Seiko Epson Corp 積層体及びその製造方法、電気光学装置、電子機器
JP2005079553A (ja) 2003-09-03 2005-03-24 Seiko Epson Corp 転写方法、剥離方法、及び剥離装置
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2005045908A1 (ja) 2003-11-06 2005-05-19 Matsushita Electric Industrial Co., Ltd. 基板貼り合わせ方法、その貼り合わせ基板及び直接接合基板
JP2005148638A (ja) 2003-11-19 2005-06-09 Nitto Denko Corp 粘着型光学フィルムの剥離方法
WO2005052893A1 (en) * 2003-11-28 2005-06-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR101207442B1 (ko) * 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
CN100521117C (zh) * 2004-02-25 2009-07-29 株式会社半导体能源研究所 半导体器件及其制造方法
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8123896B2 (en) * 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7823619B2 (en) * 2004-07-02 2010-11-02 Sharp Kabushiki Kaisha Film stripping method and apparatus
JP4749062B2 (ja) 2004-07-16 2011-08-17 株式会社半導体エネルギー研究所 薄膜集積回路を封止する装置及びｉｃチップの作製方法
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP4749074B2 (ja) * 2004-07-30 2011-08-17 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法及び装置
JP5041686B2 (ja) 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
KR101203090B1 (ko) 2004-07-30 2012-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2006011665A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
JP5008289B2 (ja) * 2004-09-24 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
US8058146B2 (en) 2004-09-24 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
CN101036422B (zh) * 2004-10-01 2010-04-14 东丽株式会社 长条薄膜电路基板、其制造方法及其制造装置
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4945726B2 (ja) * 2004-11-05 2012-06-06 セイコーエプソン株式会社 薄膜装置の製造方法
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5089037B2 (ja) 2004-12-03 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
JP2006178185A (ja) * 2004-12-22 2006-07-06 Konica Minolta Photo Imaging Inc レンズの製造方法、映像表示装置の製造方法、レンズの製造装置及び映像表示装置の製造装置
JP4479512B2 (ja) 2005-01-18 2010-06-09 東レ株式会社 回路基板用部材および回路基板用部材の製造方法
JP5100012B2 (ja) * 2005-01-28 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8749063B2 (en) 2005-01-28 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006216891A (ja) 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
JP2006228776A (ja) * 2005-02-15 2006-08-31 Advantest Corp 荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法
CN1283874C (zh) 2005-02-18 2006-11-08 孙占明 不剪开式圆筒针织物烧毛除皱定型机
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5153058B2 (ja) * 2005-02-25 2013-02-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI413152B (zh) * 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
JP2006259095A (ja) 2005-03-16 2006-09-28 Mitsubishi Paper Mills Ltd 光架橋性樹脂組成物
JP4795743B2 (ja) * 2005-05-19 2011-10-19 リンテック株式会社 貼付装置
KR101241066B1 (ko) * 2005-05-20 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP1760776B1 (en) 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
JP2007184495A (ja) 2006-01-10 2007-07-19 Fujifilm Corp ウエーハリングの再生処理装置
JP4610515B2 (ja) * 2006-04-21 2011-01-12 株式会社半導体エネルギー研究所 剥離方法
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI611565B (zh) * 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
KR101513008B1 (ko) 2015-04-17
CN101399179B (zh) 2012-09-05
KR20160041870A (ko) 2016-04-18
US20150017751A1 (en) 2015-01-15
JP2009278124A (ja) 2009-11-26
CN105206566B (zh) 2019-07-30
KR101472773B1 (ko) 2014-12-15
CN101154562A (zh) 2008-04-02
US8043936B2 (en) 2011-10-25
CN101399178A (zh) 2009-04-01
TW200921905A (en) 2009-05-16
US20090017567A1 (en) 2009-01-15
KR101955913B1 (ko) 2019-03-11
CN105261593A (zh) 2016-01-20
KR101589950B1 (ko) 2016-01-29
KR20080098344A (ko) 2008-11-07
TW201419502A (zh) 2014-05-16
JP2017017337A (ja) 2017-01-19
KR100987918B1 (ko) 2010-10-18
JP2013254989A (ja) 2013-12-19
CN101399177A (zh) 2009-04-01
JP2018078300A (ja) 2018-05-17
JP6017594B2 (ja) 2016-11-02
KR101021051B1 (ko) 2011-03-15
US20120045861A1 (en) 2012-02-23
US20090017599A1 (en) 2009-01-15
US8048770B2 (en) 2011-11-01
US9054141B2 (en) 2015-06-09
CN105206566A (zh) 2015-12-30
KR20140089330A (ko) 2014-07-14
JP2009164650A (ja) 2009-07-23
KR20100011966A (ko) 2010-02-03
JP2015109467A (ja) 2015-06-11
JP5297871B2 (ja) 2013-09-25
TWI611565B (zh) 2018-01-11
TWI570900B (zh) 2017-02-11
TWI450387B (zh) 2014-08-21
TWI433306B (zh) 2014-04-01
KR20080029887A (ko) 2008-04-03
JP5355202B2 (ja) 2013-11-27
KR20150013106A (ko) 2015-02-04
KR20080098346A (ko) 2008-11-07
KR100987917B1 (ko) 2010-10-18
TW200830542A (en) 2008-07-16
JP5070166B2 (ja) 2012-11-07
JP6255074B2 (ja) 2017-12-27
JP2009164649A (ja) 2009-07-23
KR20170066302A (ko) 2017-06-14
TWI430435B (zh) 2014-03-11
TW200913236A (en) 2009-03-16
US9472429B2 (en) 2016-10-18
CN101399179A (zh) 2009-04-01
KR20180034362A (ko) 2018-04-04
TWI379409B (en) 2012-12-11
KR20150066499A (ko) 2015-06-16
CN101399177B (zh) 2012-10-10
TW201601298A (zh) 2016-01-01
TW200915546A (en) 2009-04-01
KR20140003346A (ko) 2014-01-09
US20090023251A1 (en) 2009-01-22
JP5378097B2 (ja) 2013-12-25
JP2009004810A (ja) 2009-01-08
KR101383120B1 (ko) 2014-04-09
US8048777B2 (en) 2011-11-01
US20080132033A1 (en) 2008-06-05
KR101154834B1 (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
KR100987917B1 (ko) 반도체 장치의 제조 방법
JP4402144B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20091223

Effective date: 20120223

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8