[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080087632A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080087632A
KR20080087632A KR1020070100285A KR20070100285A KR20080087632A KR 20080087632 A KR20080087632 A KR 20080087632A KR 1020070100285 A KR1020070100285 A KR 1020070100285A KR 20070100285 A KR20070100285 A KR 20070100285A KR 20080087632 A KR20080087632 A KR 20080087632A
Authority
KR
South Korea
Prior art keywords
mounting member
semiconductor chip
element mounting
sealing resin
semiconductor device
Prior art date
Application number
KR1020070100285A
Other languages
English (en)
Other versions
KR100909060B1 (ko
Inventor
타이치 오바라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20080087632A publication Critical patent/KR20080087632A/ko
Application granted granted Critical
Publication of KR100909060B1 publication Critical patent/KR100909060B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

프레임 본체(3)의 부분이 방열판(7)의 표면에 고정 장착되고, 그 프레임 본체(3)에 반도체 칩(11)이 다이본드된다. 다음에, 반도체 칩(11)의 소정의 전극과 이에 대응하는 리드 단자 등이 소정의 와이어(12)에 의해 전기적으로 접속된다. 다음에 반도체 칩(11)의 위쪽으로부터 반도체 칩(11)을 수지로 피복하는 양태로 금형 안에 리드 프레임이 셋트된다. 열가소성의 수지(13)를 금형 안으로 주입하는 것으로, 반도체 칩(11) 등이 밀봉되고, 금형으로부터 추출하는 것으로, 반도체 장치가 형성된다. 이로써 제조 원가의 저감을 도모할 수 있는 반도체 장치를 얻을 수 있다.
프레임 본체, 방열판, 다이본드, 와이어 본드, 반도체 칩

Description

반도체 장치 및 그 제조방법{Semiconductor Device and Manufacturing Method Thereof}
본 발명은 반도체 장치 및 그 제조 방법에 관하며, 특히, 전력 반도체 소자를 구비한 반도체 장치 및 그 제조방법에 관한 것이다.
산업 기기의 인버터 구동 등에 이용되는 반도체 장치에는, IGBT((Insulated Gate Bipolar Transistor)등의 스위칭 소자가 적용되고 있다. 이러한 스위칭소자는 반도체칩으로서, 소정의 세라믹 기판에 탑재된다. 이러한 반도체칩을 탑재한 세라믹 기판은, 반도체칩에서 발생하는 열을 방출시키기 위해 방열판에 올려 놓여진다. 그리고, 그 방열판의 주위에는, 세라믹 기판을 둘러싸도록 인서트 케이스가 배치되어 있다. 인서트 케이스는, 예를 들면 PET-PBT(폴리에틸렌테레프탈레이트(PolyEthylene Terephtalate)-폴리부틸렌테레프탈레이트(PolyButylene Terephthalate)), PBT, PPS(폴리페닐렌 설파이드(PolyPhenylene Sulfide))등의 수지로 형성되어 있다.
인서트 케이스에는, 반도체장치와 외부의 기기를 접속하기 위한 단자 베이스 가 설치된다. 단자 베이스에는, 세라믹 기판으로부터 연장하는 주 전극단자와 너트가 지지(고정)되는 부분이 설치된다. 그리고, 이 부분에, 외부의 기기와 접속된 버스 바 등의 단자가 볼트 등에 의해 고정되게 된다. 이 종류의 반도체장치를 개시한 문헌으로서, 예를 들면 일본국 공개특허공보 특개 2002-314038호가 있다.
그러나, 종래의 반도체 장치에서는 다음과 같은 문제점이 있었다. 반도체 장치에서는, 제조 비용의 저감이 도모되고 있다. 전술한 반도체 장치에서는, 인서트 케이스가 비교적 고가로서, 제조 원가의 저감을 저해하는 요인의 하나가 되고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 하나의 목적은 제조 비용의 저감이 도모되는 반도체장치를 제공하는 것이며, 다른 목적은 그러한 반도체장치의 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체장치는, 소자 탑재 부재와 반도체칩과 접속 단자와 밀봉수지를 구비하고 있다. 소자 탑재 부재에는 소정의 반도체소자가 탑재된다. 반도체칩은 소자 탑재 부재의 소정의 위치에 탑재되어, 반도체소자로서 소정의 전력소자를 포함한다. 접속 단자는, 반도체칩에 대하여 소정의 위치에 윗쪽을 향해 세워져 설치되고, 반도체칩과 전기적으로 접속되어 있다. 밀봉수지는, 소자 탑재 부재 및 반도체칩의 전체를 적어도 윗쪽에서 덮는 동시에, 세워 설치된 접속 단자를 윗쪽에서 덮는 부분에 있어서 돌출시키는 양태로 소자 탑재 부재 및 반도체칩을 밀봉한다.
본 발명에 따른 반도체장치의 제조 방법은, 이하의 공정을 구비하고 있다. 반도체소자가 탑재되는 소자 탑재 부재를 준비한다. 접속 단자가 되는 패턴을 포함 하는 리드프레임을 준비한다. 소자 탑재 부재에 반도체소자로서 소정의 전력소자를 포함하는 반도체칩을 탑재한다. 반도체칩과 접속 단자를 소정의 금속선에 의해 접속한다. 반도체칩에 대하여 접속 단자가 소정의 위치에 윗쪽을 향해 세워져 설치되도록 리드프레임을 가공한다. 소자 탑재 부재 및 반도체칩을 밀봉하기 위한 소정의 밀봉수지가 주입되는 소정의 금형 내에, 소자 탑재 부재 및 반도체칩의 전체를 적어도 윗쪽에서 덮는 동시에, 세워 설치된 접속 단자를 윗쪽에서 덮는 부분에 있어서 돌출시키는 양태로 리드프레임 및 소자 탑재 부재를 셋트한다. 금형 내에 밀봉수지를 주입한다. 금형으로부터 밀봉수지에 의해 밀봉된 반도체칩을 꺼낸다.
본 발명에 따른 반도체장치에 의하면, 밀봉수지에 의해 소자 탑재 부재 및 반도체칩의 전체가 적어도 윗쪽에서 피복됨과 동시에, 밀봉수지가 윗쪽에서 덮는 부분에 있어서 세워져 설치된 접속 단자가 돌출하고 있다. 이에 따라 종래의 반도체장치와 비교하여, 고가인 인서트 케이스가 불필요하므로, 반도체장치의 제조 비용의 저감을 도모할 수 있다.
본 발명에 따른 반도체장치의 제조 방법에 의하면, 밀봉수지가 주입되는 소정의 금형 내에, 밀봉수지가 소자 탑재 부재 및 반도체칩의 전체를 적어도 윗쪽에서 덮는 동시에, 세워져 설치된 접속 단자를 윗쪽에서 덮는 부분에 있어서 돌출시키는 양태로 리드프레임 및 소자 탑재 부재가 셋트되고, 그 상태에서 금형 내에 밀봉수지가 주입되어, 소자 탑재 부재 및 리드프레임이 밀봉된다. 이에 따라 종래의 반도체장치와 비교하여, 고가인 인서트 케이스가 불필요하게 되어, 반도체장치의 제조 비용의 저감을 도모할 수 있다.
[실시예 1]
본 발명의 실시예 1에 따른 반도체 장치의 제조방법에 대해 설명한다. 우선 도 1, 도 2 및 도 3에 나타내는 바와 같이,, 소자 탑재 부재로서의 리드프레임(2)이 준비된다. 리드프레임(2)은, 예를 들면 동(Cu)등의 박판으로 이루어지고, 소정의 패턴으로 천공되어, 반도체칩이 탑재되는 프레임 본체(3)의 부분, 리드 단자(4)가 되는 부분 및 주 전극 단자(5)가 되는 부분이 설치된다. 이들의 부분은, 타이바(6)에 의해 서로 접속되어 있다. 그 리드프레임(2)에서는, 리드 단자(4)가 되는 부분 및 주 전극 단자(5)가 되는 부분이 프레임 본체(3)에 대하여 소정의 위치에 있어서 윗쪽을 향하도록 절곡되어 있다.
다음에, 도 4, 도 5 및 도 6에 나타내는 바와 같이, 리드 프레임(2)에 있어서의 프레임 본체부(3)는 고열전도성 수지 시트(10)를 개재시켜, 예를 들면 동(Cu)판 등으로 이루어지는 방열판(7)의 표면에 고정 장착된다. 다음에, 도 7, 도 8 및 도 9에 나타내는 바와 같이, IGBT나 다이오드 등의 반도체 칩(11)이, 프레임 본체(3)에 있어서의 소정의 위치에서 땜납에 의해 접착된다(다이본드). 다음에, 다이본드된 반도체 칩(11)의 소정의 전극과 이것에 대응하는 리드 단자 등이 소정의 예를 들면 알루미늄 등의 와이어(12)에 의해 전기적으로 접속된다(와이어 본드).
그 후에 리드프레임(2)의 소정의 부분(점선)에서 절단하는 것으로 타이바(6)가 제거된다. 또한 리드 프레임의 절곡, 반도체 칩의 다이본드 및 와이어 본드의 순서로서는, 리드 프레임을 절곡하기 전에 반도체 칩을 프레임 본체에 다이본드하고, 계속해서 와이어 본드를 행하는 방법이 일반적이다. 상술한 바와 같이, 리드 프레임을 고열전도성 수지 시트를 통해 방열판에 고정 장착할 필요가 있기 때문에, 리드 프레임을 구부린 후에, 반도체 칩을 프레임 본체에 다이본드하고, 계속해서 와이어 본드를 행하는 방법이 채용되고 있다.
다음에 이와 같이 하여, 리드 단자 등에 와이어 본드된 반도체 칩(11)을 소정의 수지로 밀봉하는 작업이 행해진다. 우선, 도 10, 도 11, 도 12 및 도 13에 나타내는 바와 같이, 제1의 금형(21)의 오목부(21d)에 방열판(7)의 이면을 위쪽으로 반도체 칩(11)을 탑재한 프레임이 셋트된다. 즉, 반도체 칩(11)이 위쪽에서 또는 반도체 칩(11)이 탑재되어 있는 측에서 반도체 칩(11)을 수지로 피복하는 양태로 리드 프레임(2)이 셋트된다. 그 제1의 금형(21)에는 수지를 오목부(21d)로 보내기 위한 게이트(21a)가 형성되어 있다. 또한 각 리드 단자(4)의 선단 부분 및 주 전극 단자(5)의 선단 부분은, 제1금형(21)에 설치된 수용 개구부(21b)에 삽입된다.
다음에 도 14, 도 15, 도 16 및 도 17에 나타내는 바와 같이, 제1의 금형(21)의 오목부(21d)에 셋트된 리드프레임(2)을 오목부(21d)안에 가두도록, 제1의 금형(21)에 대하여 제2의 금형(22)이 장착된다. 다음에 도 18 및 도 19에 나타내는 바와 같이, 게이트(21a)를 통해 수지(13)가 주입되고, 프레임 본체(3)등이 수용된 오목부(21d)안에 수지(13)가 충전된다. 그 수지로서, 예를 들면 PPS(Poly Phenylene Sulfide)등의 열가소성의 수지가 사용된다.
수지(13)가 경화한 후, 제2의 금형(22)이 제1의 금형(21)으로부터 분리된다. 이렇게 하여 도 20에 나타내는 바와 같이, 반도체칩(11)과 프레임 본체(3)등(도 7등 참조)이 수지(13)로 밀봉된 반도체장치가 추출된다. 반도체장치의 윗면에 대응하는 수지(13)의 표면(13a) 즉, 반도체칩(11)을 윗쪽에서 덮는 수지(13)의 부분의 표면(13a)으로부터 리드 단자(4) 및 주 전극단자(5)의 선단 부분이 돌출한 상태에 있다. 또한 그 수지(13)의 표면(13a)에는, 부스바(도시 생략)등을 볼트로 고정하기 위한 너트(14)가 배치되어 있다.
다음에 도 21, 도 22 및 도 23에 나타내는 바와 같이, 주 전극 단자(5)의 선단 부분이 수지(13)의 윗면에 평행하도록 절곡된다. 이렇게 하여, 반도체장치(1)가 완성된다. 완성된 반도체장치(1)에서는, 주 전극단자(5)와 리드 단자(4)는 수지(13)의 표면(13a)에 노출하고 있으며, 수지(13)의 측면에는 리드 단자 등은 노출하지 않는다. 수지(13)의 이면에는 방열판(7)의 표면(밑면)이 노출하고 있다. 이렇게 해서, 방열판(7)의 윗면에 올려 놓여진 리드프레임(프레임 본체(3))(2)과 반도체칩(11)의 전체는 윗쪽부터 수지(13)로 피복되고, 수지(13)에 의해 밀봉되어 있다.
전술한 반도체장치(1)의 제조 방법에 의하면, 열가소성의 수지(13)를 소정의 금형(21, 22)안에 주입함으로써 반도체칩(11)등을 밀봉하는 것으로, 인서트 케이스를 사용하여 형성한 종래의 반도체장치와 비교하면, 그와 같은 고가의 인서트 케이스가 불필요하게 되어, 반도체장치(1)의 제조 비용의 저감을 도모할 수 있다.
또한 이렇게 하여 제조된 반도체장치(1)에서는, 주 전극단자(5)와 리드 단자(4)는 수지(13)의 측면으로는 노출하지 않고, 방열판(7)과 대향하는 수지(13)의 윗면의 표면(13a)에 노출하고 있다. 리드 단자(4)등이 수지(13)의 측면으로부터 돌출하여 노출하고 있는 경우에는, 측면에 돌출한 리드 단자(4)등의 부분과 노출하고 있는 금속으로 이루어지는 방열판(7)의 부분(밑면) 사이에 연면 방전이 생기지 않도록, 양자 간의 거리를 확보할 필요가 있다. 그 때문에, 수지(13)에는 소정의 두께가 요구된다.
한편, 리드 단자(4)등이 수지(13)의 윗면으로부터 돌출하여 노출하고 있는 경우에는, 리드 단자(4)등이 돌출하고 있는 부분은 수지(13) 측면의 상단으로부터 거리가 벌어지고 있다. 그 때문에 그 거리가 벌어져 있는 만큼 수지(13)의 두께를 얇게 할 수 있어, 반도체장치(1)의 소형화에 기여할 수 있다.
[변형예]
또한, 전술한 반도체장치(1)에서는, 리드프레임(2)의 프레임 본체(3)에 탑재되는 반도체칩으로서, IGBT나 다이오드 등의 반도체칩(11)을 예로 들었다. 즉, 전력 반도체소자만을 예로 들었다. 반도체장치(1)로서는, 도 24에 나타내는 바와 같이, IGBT나 다이오드 등의 반도체칩(11)과 함께, 반도체장치(1)의 동작을 제어하는 제어회로가 형성된 제어회로 칩(19)을 아울러 탑재하도록 해도 된다. 제어회로(IC(Integrated Circuit))칩(19)이 수지(13)에 밀봉되는 것으로, 제어회로 칩(19)이 보호되어, 반도체장치(1)의 구동의 신뢰성을 향상시킬 수 있다.
또한 도 24에 나타내는 바와 같이, 제어회로(IC)칩(19)을 수지(13)로 밀봉하는 대신에, IGBT나 다이오드 등의 반도체칩(11)을 수지(13)로 밀봉한 후, 도 25에 나타내는 바와 같이, 그 수지(13)의 윗면부의 오목부(13b)가 설치되는 소정의 위치 에, 리드 단자(4)와 전기적으로 접속 가능한 배선 패턴을 가지는 프린트 기판(20)을 설치하여, 그 프린트 기판(20)위에 패키지 된 제어회로(1C)19p나 그 밖의 전자부품을 설치하도록 해도 된다.
그리고, 그 프린트 기판(20)에, 제어회로(IC) 19p등과의 신호의 입출력을 행하기 위한 외부접속 리드 단자(핀)(26)를 설치하고, 또한, 프린트 기판(20)등의 보호를 위해, 프린트 기판(20) 등을 뚜껑(25), 또는, 수지(도시 생략)로 피복해도 된다. 이러한 구조를 채용하는 것으로, 보다 많은 전자부품으로 이루어지는 제어회로구성 등을 하나의 반도체장치에 탑재시킬 수 있다.
[실시예 2]
여기에서는, 방열판과 수지와의 밀착성의 향상을 도모하는 반도체장치의 제조 방법에 관하여 설명한다. 도 26 및 도 27에 나타내는 바와 같이, 방열판으로서, 길이 방향의 양단부에 각각 개구부(8)가 형성된 방열판(7)이 준비된다. 그 후에 전술한 제조 방법과 같은 방법으로, IGBT나 다이오드 등의 반도체칩(11)이 프레임 본체(3)에 접착된다(다이본드). 다음에 다이본드된 반도체칩(11)의 소정의 전극과 이것에 대응하는 리드 단자(4)등이 와이어에 의해 전기적으로 접속된다. 그 후에 타이바의 부분이 절단된다.
다음에 도 28에 나타내는 바와 같이, 제1의 금형(21)의 오목부(21d)에 방열판(7)의 이면을 위쪽으로 반도체칩(11)을 탑재한 리드프레임(2)이 셋트된다. 제1의 금형(21)의 오목부(21d)에 셋트된 리드프레임(2)을 오목부(21d)안에 가두도록, 제1의 금형(21)에 대하여 제2의 금형(22)이 장착된다. 그리고, 게이트(21a)를 통해 수 지(13)가 주입되어, 프레임 본체(3)등이 수용된 오목부(21d)안으로 열가소성의 수지(13)(도 18등 참조)가 충전된다.
수지(13)가 경화한 후, 제2의 금형(22)이 제1의 금형(21)으로부터 분리되어, 반도체칩(11)과 프레임 본체(3)등이 수지(13)로 밀봉된 반도체장치(1)가 추출된다. 다음에 도 29에 나타내는 바와 같이, 주 전극단자(5)가 수지(13) 윗면의 표면(13a)에 평행하도록 절곡된다. 이렇게 하여 반도체장치(1)가 완성된다.
전술한 반도체장치(1)에서는, 전술한 반도체장치(1)에 있어서의 효과에 더하여, 더욱, 다음과 같은 효과를 얻을 수 있다. 즉, 방열판(7)에 개구부(8)가 설치되어, 수지(13)로 밀봉할 때 수지(13)가 그 개구부(8)로 들어가는 것으로, 수지(13)와 방열판(7)과의 밀착성을 향상시킬 수 있다. 이에 따라 반도체장치(1)의 내습성이 좋아지는 것으로 신뢰성을 더욱 향상시킬 수 있다.
[변형예]
전술한 반도체장치(1)에서는, 방열판(7)으로서 소정의 위치에 개구부(8)가 형성된 방열판(7)을 예로 들었다. 방열판(7)으로서는, 개구부(8) 외에, 예를 들면 홈부가 형성된 방열판을 적용해도 좋다. 이 경우에는, 도 30 및 도 31에 나타내는 바와 같이, 길이 방향의 양단부에 각각 홈부(9)가 형성된 방열판(7)이 준비된다. 이 홈부(9)는 수지가 주입되는 방향을 따라 연장한다.
그 방열판(7)에 리드프레임(2) 및 반도체칩(11)등이 탑재된 후, 도 32에 나타내는 바와 같이, 제1의 금형(21)의 오목부(21d)에 리드프레임(2)이 셋트되어, 그 제1의 금형(21)에 제2의 금형(22)이 장착된다.
다음에 게이트(21a)로부터 수지(13)(도 18등 참조)가 주입되어, 프레임 본체(3) 등이 수용된 오목부(21d)안으로 열가소성의 수지(13)가 충전된다. 이 때, 수지(13)의 주입과 함께, 그 주입 방향을 따라 형성된 홈부(9)에 수지가 확실하게 충전된다. 수지(13)가 경화한 후, 제2의 금형(22)이 제1의 금형(21)으로부터 분리되어, 반도체칩(11)과 프레임 본체(3)등이 수지(13)로 밀봉된 반도체장치가 추출된다. 그 후에 도 33에 나타내는 바와 같이, 주 전극단자(5)가 수지(13)의 윗면의 표면(13a)에 평행하게 되도록 절곡되어, 반도체장치(1)가 완성된다.
이 반도체장치(1)에서는, 방열판(7)에는 수지(13)가 주입되는 방향을 따라 홈부(9)가 형성되어 있다. 이에 따라 수지(13)를 주입할 때에 수지(13)가 보다 확실하게 홈부(9)에 충전되어, 수지(13)와 방열판(7)과의 밀착성을 개구부(8)의 경우 와 마찬가지로 높일 수 있다.
또한, 개구부로서는, 예를 들면 도 34에 나타내는 바와 같이, 방열판(7)의 표면측에서 이면측을 향해 단면적이 서서히 증가하는 양태로 테이퍼 8a가 만들어진 개구부(8)를 적용해도 된다. 또한 홈부로서는, 예를 들면 도 35에 나타내는 바와 같이, 마찬가지의 양태로 테이퍼 9a가 만들어진 홈부(9)를 적용해도 된다. 이러한 테이퍼 8a, 9a가 설치된 개구부(8) 혹은 홈부(9)를 적용하는 것으로, 경화한 수지(13)가 테이퍼(8a, 9a)로 포착되어 수지(13)와 방열판(7)과의 밀착성을 더욱 더 향상시킬 수 있다.
[실시예 3]
여기에서는, 소자 탑재 부재로서 세라믹 기판을 구비한 반도체장치에 대하여 설명한다. 우선, 도 36 및 도 37에 나타내는 바와 같이, 소자 탑재 부재로서의 세라믹 기판(15)이 준비된다. 세라믹 기판(15)은, 세라믹 기판 본체(16)와 소정의 동 패턴(17)을 구비하고 있다. 소정의 동 패턴(17)은, 세라믹 기판 본체(16)의 표면과 이면의 양면에 형성되어 있다.
동 패턴(17) 중, 세라믹 기판 본체(16)의 반도체칩이 탑재되는 면(표면)에는, 반도체칩이나 리드 단자 등의 배치에 대응한 동 패턴 17a가 형성되어 있다. 그 동 패턴 17a에 대하여, 땜납(18)에 의해 반도체칩(11)이 소정의 위치에 탑재(다이본드)된다. 한편, 세라믹 기판 본체(16)의 이면에는 동 패턴 17b가 형성되어, 방열판(7)의 표면에 땜납(18)에 의해 고정된다.
다음에 도 38에 나타내는 바와 같이, 리드 단자(4)와 주 전극단자(5)가 대응하는 동 패턴(17a)에 접속되도록 리드프레임(2)이 부착된다. 리드 단자(4) 및 주 전극단자(5)와 대응하는 동 패턴(17a)은, 땜납에 의해 접속된다. 그 후에 도 10∼도 19에 나타내는 공정과 같은 공정을 거쳐, 도 39 및 도 40에 나타내는 바와 같이, 반도체칩(11) 및 세라믹 기판(15)이 수지(13)로 밀봉된 반도체장치(1)가 형성된다.
전술한 반도체장치(1)의 제조 방법에 의하면, 열가소성의 수지(13)에 의해 반도체칩(11) 등을 밀봉하는 것으로, 인서트 케이스를 사용하여 형성한 종래의 반도체장치와 비교하면, 그러한 고가인 인서트 케이스가 불필요하게 되어, 반도체장치(1)의 제조 비용의 저감을 도모할 수 있다.
또한 이렇게 하여 제조된 반도체장치(1)에서는, 주 전극단자(5)와 리드 단 자(4)는 방열판(7)과 대향하는 수지(13)의 윗면의 표면(13a)에 있어서만 노출하고 있다. 이에 따라 전술한 바와 같이, 수지(13)의 두께를 얇게 할 수 있으며, 반도체장치(1)의 소형화에 기여할 수 있다. 그리고, 세라믹 기판을 사용하는 것으로, 반도체장치(1)로서의 방열성도 양호한 것으로 할 수 있다.
[변형예]
전술한 반도체 장치에서는, 세라믹 기판이 방열판에 고정 장착되는 양태의 반도체장치를 예로 들어서 설명했지만, 방열판을 구비하지 않는 것이어도 된다. 이 경우에는, 우선, 도 41 및 도 42에 나타내는 바와 같이, 세라믹 기판 본체(16)의 표면에 형성된 동 패턴 17a에 대하여, 땜납(18)에 의해 반도체칩(11)이 소정의 위치에 탑재(다이본드)된다. 한편, 세라믹 기판 본체(16)의 이면의 동 패턴 17b에는 방열판은 고정 장착되지 않고, 동 패턴 17b가 노출한 상태가 된다.
다음에 도 43에 나타내는 바와 같이, 리드 단자(4)와 주 전극단자(5)가 대응하는 동 패턴 17a에 접속되도록, 리드프레임(2)이 부착된다. 리드 단자(4) 및 주 전극단자(5)와 대응하는 동 패턴 17a와는, 땜납에 의해 접속된다. 그 후에 도 10∼도 19에 나타내는 공정과 같은 공정을 거쳐, 도 44 및 도 45에 나타내는 바와 같이, 반도체칩(11) 및 세라믹 기판(15)(도 43참조)이 수지(13)로 밀봉된 반도체장치(1)가 형성된다.
전술한 반도체장치(1)의 제조 방법에 의하면, 고가인 인서트 케이스에 더해 방열판이 불필요하게 되어, 반도체장치(1)의 제조 비용의 저감을 더욱 도모할 수 있으며, 또한 이미 설명한 바와 같이, 반도체장치(1)로서 수지(13)의 두께를 얇게 할 수 있어, 반도체장치(1)의 소형화에 기여할 수 있다.
[실시예 4]
여기에서는, 소자 탑재 부재로서 리드프레임을 구비하고, 방열판을 구비하지 않는 반도체장치에 관하여 설명한다. 우선, 도 46, 도 47 및 도 48에 나타내는 바와 같이, 소자 탑재 부재로서의 리드프레임(2)이 준비된다. 리드프레임(2)은 소정의 패턴으로 천공되어, 반도체칩이 탑재되는 프레임 본체(3)의 부분, 리드 단자(4)가 되는 부분 및 주 전극단자(5)가 되는 부분이 설치된다. 이들의 부분은, 타이바(6)에 의해 서로 접속되고 있다.
다음에 도 49, 도 50 및 도 51에 나타내는 바와 같이, IGBT나 다이오드 등의 반도체칩(11)이, 프레임 본체(3)의 소정의 위치에 땜납에 의해 접착된다(다이본드). 다음에 다이본드 된 반도체칩(11)에 있어서의 소정의 전극과 이것에 대응하는 리드 단자(4)등이, 소정의 와이어(12)에 의해 전기적으로 접속된다. 다음에 도 52, 도 53 및 도 54에 나타내는 바와 같이, 리드프레임(2)에 있어서의 리드 단자(4)가 되는 부분 및 주 전극단자(5)가 되는 부분이, 프레임 본체(3)에 대하여 윗쪽을 향하도록 절곡된다.
다음에 이와 같이 하여 리드 단자(4)등에 와이어 본딩된 반도체칩(11)을 소정의 수지로 밀봉하는 작업이 행해진다. 우선, 도 55, 도 56, 도 57 및 도 58에 나타내는 바와 같이, 제1의 금형(21)의 오목부(21d)에 반도체칩(11)이 탑재된 프레임 본체(3)의 이면을 위쪽으로 하여 리드프레임(2)이 셋트된다. 이 때, 각 리드 단자(4)의 선단 부분 및 주 전극단자(5)의 선단 부분은, 제1의 금형(21)에 설치된 수 용 개구부(21b)에 삽입된다.
또한 제1의 금형(21)에서는, 이 시점에서 각 리드 단자(4)가 타이바(6)에 의해 연결된 상태에 있기 때문에, 수지가 흘러들어 오는 것을 저지하기 위한 소정의 슬라이드 금형(23)이 삽입되는 개구부(21c)가 설치된다. 또한, 도 55 혹은 도 59에 나타내는 제1의 금형(21)에 있어서는, 개구부(21c)가 형성된 측면과 대향하는 측면에도, 리드프레임(2)의 형상에 대응한 동일한 개구부(도시 생략)가 형성되고 있으며, 그 개구부에도 대응하는 슬라이드 금형(도시 생략)이 삽입되게 된다.
다음에 도 59, 도 60, 도 61 및 도 62에 나타내는 바와 같이, 제1의 금형(21)의 오목부에 셋트된 리드프레임(2)을 오목부(21d)안에 가두도록, 제1의 금형(21)에 제2의 금형(22)이 장착된다. 또한 제1의 금형(21)의 개구부(21c)에 슬라이드 금형(23)이 삽입된다.
다음에 도 63 및 도 64에 나타내는 바와 같이, 게이트(21a)를 통해 열가소성의 수지(13)가 주입되어, 프레임 본체(3)등이 수용된 오목부(21d)안으로 수지(13)가 충전된다. 수지(13)가 경화한 후, 제2의 금형(22)이 제1의 금형(21)으로부터 분리된다. 이와 같이 하여, 도 65에 나타내는 바와 같이, 반도체칩(11)과 프레임 본체(3)등이 수지(13)로 밀봉된 반도체장치(1)가 추출된다. 반도체장치(1)의 윗면에 대응하는 수지(13) 부분의 표면(13a)으로부터는, 리드 단자(4), 주 전극단자(5) 및 이것들을 연결하는 타이바(6)가 돌출한 상태에 있다.
다음에 타이바(6)가 절단되고, 그리고 도 66, 도 67 및 도 68에 나타내는 바와 같이, 주 전극 단자(5)가 수지(13)의 윗면에 평행하도록 절곡되는 것으로, 반도 체 장치(1)가 완성된다. 이 완성된 반도체 장치(1)에서는, 주 전극 단자(5)와 리드 단자(4)가 수지(13)의 표면에 노출하고 있으며, 수지(13)의 측면에는 리드 단자 등이 노출하지 않는다. 또한 수지(13)의 표면(13a)에는, 수지(13)로 밀봉된 후 타이바(5)가 절단되는 것으로, 절단된 타이바(6)의 단면 부분이 노출하고 있다.
전술한 반도체장치(1)의 제조 방법에 의하면, 고가인 인서트 케이스뿐만 아니라 방열판이 불필요하게 되고, 아울러 조립에 있어서의 공정수를 줄일 수 있기 때문에, 반도체장치(1)의 제조 비용의 저감을 더욱 도모할 수 있으며, 또한 이미 설명한 바와 같이, 반도체장치(1)의 수지(13)의 두께를 얇게 할 수 있고, 반도체장치(1)의 소형화에 기여할 수 있다.
본 발명에 따른 반도체 장치는, 산업 기기의 인버터 구동 등에 이용되는 반도체 장치로서 효과적으로 사용된다.
본 발명을 상세하게 설명해 나타내 왔지만, 이것은 예시만을 위한 것으로, 한정으로 하는 것은 아니며, 발명의 범위는 첨부의 청구범위에 의해 해석되는 것이 명백하게 이해될 것이다.
도 1은 본 발명의 실시예 1에 따른 반도체장치의 제조 방법의 일 공정을 나타내는 사시도이다.
도 2는 동 실시예에 있어서, 도 1에 나타내는 공정에 있어서의 평면도이다.
도 3은 동 실시예에 있어서, 도 2에 나타내는 단면선 III-III에 있어서의 단면도이다.
도 4는 동 실시예에 있어서, 도 1∼도 3에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 5는 동 실시예에 있어서, 도 4에 나타내는 공정에 있어서의 평면도이다.
도 6은 동 실시예에 있어서, 도 5에 나타내는 단면선 VI-VI에 있어서의 단면도이다.
도 7은 동 실시예에 있어서, 도 4∼도 6에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 8은 동 실시예에 있어서, 도 7에 나타내는 공정에 있어서의 평면도이다.
도 9는 동 실시예에 있어서, 도 8에 나타내는 단면선 IX-IX에 있어서의 단면도이다.
도 10은 동 실시예에 있어서, 도 7∼도 9에 나타내는 공정 후에 행해지는 공정을 하는 나타내는 사시도이다.
도 11은 동 실시예에 있어서, 도 10에 나타내는 공정에 있어서의 평면도이다.
도 12는 동 실시예에 있어서, 도 11에 나타내는 단면선 XII-XII에 있어서의 단면도이다.
도 13은 동 실시예에 있어서, 도 11에 나타내는 단면선 XIII-XIII에 있어서의 단면도이다.
도 14는 동 실시예에 있어서, 도 10∼도 13에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 15는 동 실시예에 있어서, 도 14에 나타내는 공정에 있어서의 평면도이다.
도 16은 동 실시예에 있어서, 도 15에 나타내는 단면선 XVI-XVI에 있어서의 단면도이다.
도 17은 동 실시예에 있어서, 도 15에 나타내는 단면선 XVII-XVII에 있어서의 단면도이다.
도 18은 동 실시예에 있어서, 도 14∼도 17에 나타내는 공정 후에 행해지는 공정을 나타내는, 도 15에 나타내는 단면선 XVI-XVI에 대응하는 단면도이다.
도 19는 동 실시예에 있어서, 도 18에 나타내는 공정에 있어서의, 도 15에 나타내는 단면선 XIX-XIX에 대응하는 단면도이다.
도 20은 동 실시예에 있어서, 도 18 및 도 19에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 21은 동 실시예에 있어서, 도 20에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 22는 동 실시예에 있어서, 도 21에 나타내는 공정에 있어서의 평면도이다.
도 23은 동 실시예에 있어서, 도 22에 나타내는 단면선 XXIII-XXIII에 있어서의 단면도이다.
도 24는 동 실시예에 있어서, 변형예에 따른 반도체장치에 있어서의, 도 22에 나타내는 단면선 XXIII-XXIII에 대응하는 단면도이다.
도 25는 동 실시예에 있어서, 다른 변형예에 따른 반도체장치에 있어서의, 도 22에 나타내는 단면선 XXIII-XXIII에 대응하는 단면도이다.
도 26은 본 발명의 실시예 2에 따른 반도체장치의 제조 방법의 일 공정을 나타내는 사시도이다.
도 27은 동 실시예에 있어서, 도 26에 나타내는 공정에 있어서의 평면도이다.
도 28은 동 실시예에 있어서, 도 26 및 도 27에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 29는 동 실시예에 있어서, 도 28에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 30은 동 실시예에 있어서, 변형예에 따른 반도체장치의 제조 방법의 일 공정을 나타내는 사시도이다.
도 31은 동 실시예에 있어서, 도 30에 나타내는 공정에 있어서의 평면도이다.
도 32는 동 실시예에 있어서, 도 30 및 도 31에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 33은 동 실시예에 있어서, 도 32에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 34는 동 실시예에 있어서, 다른 변형예에 따른 반도체장치의 방열판을 나타내는 부분 확대 사시도이다.
도 35는 동 실시예에 있어서, 또 다른 변형예에 따른 반도체 장치의 방열판을 나타내는 부분 확대 사시도이다.
도 36은 본 발명의 실시예 3에 따른 반도체장치의 제조 방법의 일 공정을 나타내는 사시도이다.
도 37은 동 실시예에 있어서, 도 36에 나타내는 단면선 XXXVII-XXXVII에 있어서의 단면도이다.
도 38은 동 실시예에 있어서, 도 36 및 도 37에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 39는 동 실시예에 있어서, 도 38에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 40은 동 실시예에 있어서, 도 39에 나타내는 단면선 XL-XL에 있어서의 단면도이다.
도 41은 동 실시예에 있어서, 변형예에 따른 반도체장치의 제조 방법의 일 공정을 나타내는 사시도이다.
도 42는 동 실시예에 있어서, 도 41에 나타내는 단면선 XLII-XLII에 있어서의 단면도이다.
도 43은 동 실시예에 있어서, 도 41 및 도 42에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 44는 동 실시예에 있어서, 도 43에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 45는 동 실시예에 있어서, 도 44에 나타내는 단면선 XLV-XLV에 있어서의 단면도이다.
도 46은 본 발명의 실시예 4에 따른 반도체장치의 제조 방법의 일 공정을 나타내는 사시도이다.
도 47은 동 실시예에 있어서, 도 46에 나타내는 공정에 있어서의 평면도이다.
도 48은 동 실시예에 있어서, 도 47에 나타내는 단면선 XLVIII-XLVIII에 있어서의 단면도이다.
도 49는 동 실시예에 있어서, 도 46∼도 48에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 50은 동 실시예에 있어서, 도 49에 나타내는 공정에 있어서의 평면도이다.
도 51은 동 실시예에 있어서, 도 50에 나타내는 단면선 LI-LI에 있어서의 단면도이다.
도 52는 동 실시예에 있어서, 도 49∼도 51에 나타내는 공정 후에 행해지는 공정도를 나타내는 사시도이다.
도 53은 동 실시예에 있어서, 도 52에 나타내는 공정에 있어서의 평면도이다.
도 54는 동 실시예에 있어서, 도 53에 나타내는 단면선 LIV-LIV에 있어서의 단면도이다.
도 55는 동 실시예에 있어서, 도 52∼도 54에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 56은 동 실시예에 있어서, 도 55에 나타내는 공정에 있어서의 평면도이다.
도 57은 동 실시예에 있어서, 도 56에 나타내는 단면선 LVII-LVII에 있어서의 단면도이다.
도 58은 동 실시예에 있어서, 도 56에 나타내는 단면선 LVIII-LVIII에 있어서의 단면도이다.
도 59는 동 실시예에 있어서, 도 55∼도 58에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 60은 동 실시예에 있어서, 도 59에 나타내는 공정에 있어서의 평면도이다.
도 61은 동 실시예에 있어서, 도 60에 나타내는 단면선 LXI-LXI에 있어서의 단면도이다.
도 62는 동 실시예에 있어서, 도 60에 나타내는 단면선 LXII-LXII에 있어서의 단면도이다.
도 63은 동 실시예에 있어서, 도 59∼도 62에 나타내는 공정 후에 행해지는 도 60에 나타내는 단면선 LXI-LXI에 대응하는 단면도이다.
도 64는 동 실시예에 있어서, 도 63에 나타내는 공정에 있어서의, 도 60에 나타내는 단면선 LXIV-LXIV에 대응하는 단면도이다.
도 65는 동 실시예에 있어서, 도 63 및 도 64에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 66은 동 실시예에 있어서, 도 65에 나타내는 공정 후에 행해지는 공정을 나타내는 사시도이다.
도 67은 동 실시예에 있어서, 도 66에 나타내는 공정에 있어서의 평면도이다.
도 68은 동 실시예에 있어서, 도 67에 나타내는 단면선 LXVIII-LXVIII에 있어서의 단면도이다.

Claims (15)

  1. 소정의 반도체 소자가 탑재되는 소자 탑재 부재와,
    상기 소자 탑재 부재의 소정의 위치에 탑재되고, 상기 반도체 소자로서 소정의 전력 소자를 포함하는 반도체 칩과,
    상기 반도체 칩에 대하여 소정의 위치에 위쪽을 향해 세워 설치되고, 상기 반도체 칩과 전기적으로 접속된 접속 단자와,
    상기 소자 탑재 부재 및 상기 반도체 칩의 전체를 적어도 위쪽으로부터 피복함과 동시에 세워 설치된 상기 접속 단자를 위쪽으로부터 덮는 부분에 돌출시키는 양태로 상기 소자 탑재 부재 및 상기 반도체 칩을 밀봉하는 밀봉 수지를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 소자 탑재 부재와 상기 접속 단자는 리드프레임으로 이루어지는 것을 특징으로 하는 반도체장치.
  3. 제 1항에 있어서,
    상기 소자 탑재 부재는 세라믹 기판이며,
    상기 접속 단자는 리드프레임으로 이루어지는 것을 특징으로 하는 반도체장치.
  4. 제 1항에 있어서,
    상기 소자 탑재 부재에 대하여 상기 반도체칩이 탑재된 측과 반대 측에는 방열판이 배치된 것을 특징으로 하는 반도체장치.
  5. 제 4항에 있어서,
    상기 방열판에 있어서 상기 밀봉수지와 접촉하는 부분에는, 밀봉수지가 충전되는 오목부가 형성된 것을 특징으로 하는 반도체장치.
  6. 제 5항에 있어서,
    상기 오목부는 상기 밀봉수지의 주입 방향을 따라 연장하도록 형성된 것을 특징으로 하는 반도체장치.
  7. 제 5항에 있어서,
    상기 오목부는, 상기 방열판에 있어서의 상기 소자 탑재 부재가 배치된 제1면으로부터 상기 제1면과 대향하는 제2면을 향해 단면적이 증가하는 양태로 형성된 것을 특징으로 하는 반도체장치.
  8. 반도체소자가 탑재되는 소자 탑재 부재를 준비하는 공정과,
    접속 단자가 되는 패턴을 포함하는 리드프레임을 준비하는 공정과,
    상기 소자 탑재 부재에 상기 반도체소자로서 소정의 전력소자를 포함하는 반도체칩을 탑재하는 공정과,
    상기 반도체칩과 상기 접속 단자를 소정의 금속선에 의해 접속하는 공정과,
    상기 반도체칩에 대하여, 상기 접속 단자가 소정의 위치에 윗쪽을 향해 세워 설치하도록 상기 리드 프레임을 가공하는 공정과,
    상기 소자 탑재 부재 및 상기 반도체칩을 밀봉하기 위한 소정의 밀봉수지가 주입되는 소정의 금형 내에, 상기 소자 탑재 부재 및 상기 반도체칩의 전체를 적어도 윗쪽에서 덮는 동시에, 세워 설치된 상기 접속 단자를 윗쪽에서 덮는 부분에 돌출시키는 양태로 상기 리드프레임 및 상기 소자 탑재 부재를 셋트하는 공정과,
    상기 금형 내에 상기 밀봉수지를 주입하는 공정과,
    상기 금형으로부터 상기 밀봉수지에 의해 밀봉된 상기 반도체칩을 추출하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 소자 탑재 부재를 준비하는 공정 및 상기 리드프레임을 준비하는 공정에서는, 상기 리드프레임으로서, 상기 접속 단자와 타이바에 의해 연결된 상기 소자 탑재 부재로서의 프레임 본체를 포함하는 리드프레임이 준비되는 것을 특징으로 하는 반도체장치의 제조 방법.
  10. 제 9항에 있어서,
    상기 밀봉수지를 주입하는 공정 전에, 상기 타이바를 제거하는 공정을 구비하고,
    상기 밀봉수지를 주입하는 공정에서는, 상기 타이바가 제거된 상태에서 상기 밀봉수지가 주입되는 것을 특징으로 하는 반도체장치의 제조 방법.
  11. 제 9항에 있어서,
    상기 밀봉수지를 주입하는 공정에서는, 상기 접속 단자와 상기 프레임 본체가 상기 타이바로 연결된 상태로 상기 밀봉수지가 주입되고,
    상기 반도체칩을 추출하는 공정 후, 상기 밀봉수지로부터 돌출하고 있는 상기 타이바를 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조 방 법.
  12. 제 8항에 있어서,
    상기 소자 탑재 부재를 준비하는 공정에서는, 상기 소자 탑재 부재로서 세라믹 기판이 준비되는 것을 특징으로 하는 반도체장치의 제조 방법.
  13. 제 8항에 있어서,
    상기 소자 탑재 부재를 준비하는 공정과 상기 반도체칩을 탑재하는 공정 사이에, 상기 소자 탑재 부재를 방열판에 있어서의 한쪽의 면에 탑재하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 소자 탑재 부재를 상기 방열판에 탑재하는 공정에서는, 상기 방열판으로서, 상기 밀봉 수지가 충전되는 오목부를 형성한 방열판이 이용되는 것을 특징으로 하는 반도체장치의 제조 방법.
  15. 제 14항에 있어서,
    상기 방열판의 상기 오목부는 소정의 방향으로 연장하도록 형성되고,
    상기 밀봉수지를 주입하는 공정에서는, 상기 밀봉수지는 상기 소정의 방향을 따라 주입되는 것을 특징으로 하는 반도체장치의 제조 방법.
KR1020070100285A 2007-03-26 2007-10-05 반도체 장치 및 그 제조방법 KR100909060B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00079684 2007-03-26
JP2007079684A JP5252819B2 (ja) 2007-03-26 2007-03-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20080087632A true KR20080087632A (ko) 2008-10-01
KR100909060B1 KR100909060B1 (ko) 2009-07-23

Family

ID=39914980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100285A KR100909060B1 (ko) 2007-03-26 2007-10-05 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US7892893B2 (ko)
JP (1) JP5252819B2 (ko)
KR (1) KR100909060B1 (ko)
CN (1) CN101276799B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140031124A (ko) * 2012-09-04 2014-03-12 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 전력반도체 모듈 및 전력반도체 모듈의 제조 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2120263A4 (en) * 2007-11-30 2010-10-13 Panasonic Corp BASE PLATE FOR A HITZEABLEITENDE STRUCTURE, MODULE WITH THE BASE PLATE FOR THE HITZEABLEITENDE STRUCTURE AND METHOD FOR THE PRODUCTION OF THE BASE PLATE FOR THE HITZEABLEITENDE STRUCTURE
JP5106519B2 (ja) * 2009-11-19 2012-12-26 Ｎｅｃアクセステクニカ株式会社 熱伝導基板及びその電子部品実装方法
JP4947135B2 (ja) 2009-12-04 2012-06-06 株式会社デンソー 半導体パッケージおよびその製造方法
JP5500718B2 (ja) * 2010-03-05 2014-05-21 株式会社ケーヒン 半導体装置
JP5319601B2 (ja) 2010-05-10 2013-10-16 株式会社東芝 半導体装置及び電力用半導体装置
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
US9129949B2 (en) * 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP5936310B2 (ja) * 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
ITMI20111216A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita?
ITMI20111217A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema contenitore/dissipatore per componente elettronico
ITMI20111218A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza ad elevata velocita? di commutazione
ITMI20111214A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza a spessore ridotto
ITMI20111219A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore condiviso
ITMI20111213A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
ITMI20111208A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore stabilizzato
JP2014056982A (ja) * 2012-09-13 2014-03-27 Mitsubishi Electric Corp パワー半導体装置およびその製造方法
JP6368646B2 (ja) 2012-09-20 2018-08-01 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
DE102012222959B4 (de) * 2012-12-12 2015-04-02 Semikron Elektronik Gmbh & Co. Kg Leistungsbauelementeinrichtung
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置
KR101449271B1 (ko) * 2013-04-19 2014-10-08 현대오트론 주식회사 오버몰딩을 이용한 차량의 전자 제어 장치 및 그 제조 방법
KR101428933B1 (ko) * 2013-07-05 2014-08-08 현대오트론 주식회사 방열판을 이용한 차량의 전자 제어 장치 및 그 제조 방법
JP6152893B2 (ja) * 2013-09-30 2017-06-28 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
JP2015179690A (ja) * 2014-03-18 2015-10-08 三菱電機株式会社 トランジスタチップ及び半導体装置
JP1529977S (ko) * 2014-11-04 2015-07-27
USD759604S1 (en) * 2015-06-17 2016-06-21 Mitsubishi Electric Corporation Semiconductor device
DE112015007004B4 (de) * 2015-10-06 2024-05-16 Mitsubishi Electric Corporation Fertigungsverfahren für eine halbleitervorrichtung
JP6362800B2 (ja) * 2016-02-04 2018-07-25 三菱電機株式会社 半導体装置
JP6673012B2 (ja) 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
EP3703118B1 (en) * 2017-10-26 2022-05-18 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US20220013371A1 (en) * 2018-11-07 2022-01-13 Danfoss Silicon Power Gmbh Mold tool for molding a semiconductor power module with top-sided pin connectors and method of manufacturing such a semiconductor power module
DE102020207686A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit optimierter Kühlung und Kontaktierung
CN118919531A (zh) 2020-10-14 2024-11-08 罗姆股份有限公司 半导体模块
JP7352754B2 (ja) 2020-10-14 2023-09-28 ローム株式会社 半導体モジュール
US20230307411A1 (en) 2020-10-14 2023-09-28 Rohm Co., Ltd. Semiconductor module
DE102023203213A1 (de) 2023-04-06 2024-10-10 Zf Friedrichshafen Ag Substrat zum Anbringen von Leistungsschaltern für einen Stromrichter mit optimierter elektrischer Isolation

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241509A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPH04277660A (ja) * 1991-03-06 1992-10-02 Nec Corp 集積回路パッケージ
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
US5666003A (en) * 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
JP3481735B2 (ja) * 1995-07-26 2003-12-22 株式会社東芝 半導体装置
JPH0969603A (ja) * 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JP3168901B2 (ja) 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH1022435A (ja) 1996-07-02 1998-01-23 Hitachi Ltd 半導体装置及びその製造方法
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
KR19980021184A (ko) 1996-09-13 1998-06-25 김광호 방열판을 갖는 반도체 칩 패키지
JPH10135380A (ja) 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
KR100246587B1 (ko) * 1997-09-19 2000-03-15 유무성 볼 그리드 어레이 반도체 팩키지
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
EP1104025B1 (en) * 1999-05-11 2007-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2000323646A (ja) 1999-05-14 2000-11-24 Mitsubishi Electric Corp 絶縁材料ケース及び半導体装置
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
KR100699746B1 (ko) 2000-11-07 2007-03-27 페어차일드코리아반도체 주식회사 열전달 특성이 개선된 전력용 모듈 패키지
JP4092071B2 (ja) * 2000-11-30 2008-05-28 三菱電機株式会社 半導体パワーモジュール
EP1289014B1 (en) * 2001-04-02 2013-06-19 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP4465906B2 (ja) 2001-04-18 2010-05-26 株式会社日立製作所 パワー半導体モジュール
US6727585B2 (en) * 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
US6906404B2 (en) * 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
JP4097613B2 (ja) * 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
US7074654B1 (en) * 2004-04-21 2006-07-11 Amkor Technology, Inc. Tape supported memory card leadframe structure
JP4722415B2 (ja) * 2004-06-14 2011-07-13 三菱電機株式会社 半導体装置およびその製造方法
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140031124A (ko) * 2012-09-04 2014-03-12 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 전력반도체 모듈 및 전력반도체 모듈의 제조 방법

Also Published As

Publication number Publication date
CN101276799B (zh) 2010-06-02
US20110108964A1 (en) 2011-05-12
JP5252819B2 (ja) 2013-07-31
US8093692B2 (en) 2012-01-10
US7892893B2 (en) 2011-02-22
JP2008243970A (ja) 2008-10-09
KR100909060B1 (ko) 2009-07-23
US20080283983A1 (en) 2008-11-20
CN101276799A (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
KR100909060B1 (ko) 반도체 장치 및 그 제조방법
US7378301B2 (en) Method for molding a small form factor digital memory card
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US20080122075A1 (en) Semiconductor module with at least two substrates
JP5125975B2 (ja) 樹脂ケース製造方法
KR101561934B1 (ko) 반도체 패키지 및 그의 제조방법
US6646884B1 (en) Sandwich-structured intelligent power module
US8466009B2 (en) Method of fabricating a semiconductor package with mold lock opening
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
US7745257B2 (en) High power MCM package with improved planarity and heat dissipation
CN113113400B (zh) 半导体电路和半导体电路的制造方法
US11183436B2 (en) Power module package and packaging techniques
JP4543542B2 (ja) 半導体装置
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
US20240332141A1 (en) Semiconductor device package for press fit assembly
KR102603507B1 (ko) 수직터미널단자를 구비한 반도체패키지 모듈
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
JP4225246B2 (ja) 電子装置の製造方法
KR100203936B1 (ko) 모듈 패키지
KR102617704B1 (ko) 파워 모듈 및 그의 패키징 방법
JPH11354558A (ja) 半導体モジュールの製造方法
KR19980026240A (ko) 메탈이 형성된 리드 프레임을 구비한 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 10