[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008243970A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008243970A
JP2008243970A JP2007079684A JP2007079684A JP2008243970A JP 2008243970 A JP2008243970 A JP 2008243970A JP 2007079684 A JP2007079684 A JP 2007079684A JP 2007079684 A JP2007079684 A JP 2007079684A JP 2008243970 A JP2008243970 A JP 2008243970A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting member
semiconductor chip
element mounting
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007079684A
Other languages
English (en)
Other versions
JP5252819B2 (ja
Inventor
Taichi Obara
太一 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007079684A priority Critical patent/JP5252819B2/ja
Priority to US11/834,902 priority patent/US7892893B2/en
Priority to KR1020070100285A priority patent/KR100909060B1/ko
Priority to CN2007101524945A priority patent/CN101276799B/zh
Publication of JP2008243970A publication Critical patent/JP2008243970A/ja
Priority to US13/007,286 priority patent/US8093692B2/en
Application granted granted Critical
Publication of JP5252819B2 publication Critical patent/JP5252819B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】製造コストの低減が図られる半導体装置とその製造方法を提供する。
【解決手段】フレーム本体３の部分が放熱板７の表面に固着され、そのフレーム本体３に半導体チップ１１がダイボンドされる。次に、半導体チップ１１の所定の電極とこれに対応するリード端子等とが所定のワイヤ１２によって電気的に接続される。次に、半導体チップ１１の上方から半導体チップ１１を樹脂が覆う態様で金型内にリードフレームがセットされる。熱可塑性の樹脂１３を金型内に注入することで半導体チップ１１等が封止され、金型から取り出すことで、半導体装置が形成される。
【選択図】図２３

Description

本発明は半導体装置およびその製造方法に関し、特に、電力用半導体素子を備えた半導体装置とその製造方法に関するものである。
産業機器のインバータ駆動などに用いられる半導体装置には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子が適用されている。このようなスイッチング素子は半導体チップとして、所定のセラミックス基板に搭載される。このような半導体チップを搭載したセラミックス基板は、半導体チップから発生する熱を放出させるために放熱板に載置される。そして、その放熱板の周囲には、セラミックス基板を取囲むようにインサートケースが配設されている。インサートケースは、たとえばＰＥＴ−ＰＢＴ（ポリエチレンテレフタレート（PolyEthylene Terephtalate）−ポリブチレンテレフタレート（PolyButylene Terephthalate））、ＰＢＴ、ＰＰＳ（ポリフェニレンサルファイド（PolyPhenylene Sulfide））等の樹脂から形成されている。
インサートケースには、半導体装置と外部の機器とを接続するための端子台座が設けられている。端子台座には、セラミックス基板から延在する主電極端子とナットが支持（固定）される部分が設けられている。そして、この部分に、外部の機器と接続されたバスバーなどの端子がボルトなどによって固定されることになる。この種の半導体装置を開示した文献として、たとえば特許文献１がある。
特開２００２−３１４０３８号公報
しかしながら、従来の半導体装置では次のような問題点があった。半導体装置では、製造コストの低減が図られている。上述した半導体装置では、インサートケースが比較的高価であり、製造コストの低減を阻害する要因の一つとなっていた。
本発明は上記問題点を解決するためになされたものであり、一つの目的は製造コストの低減が図られる半導体装置を提供することであり、他の目的はそのような半導体装置の製造方法を提供することである。
本発明に係る半導体装置は、素子搭載部材と半導体チップと接続端子と封止樹脂とを備えている。素子搭載部材には所定の半導体素子が搭載される。半導体チップは素子搭載部材の所定の位置に搭載され、半導体素子として所定の電力素子を含む。接続端子は、半導体チップに対して所定の位置に上方に向けて立設され、半導体チップと電気的に接続されている。封止樹脂は、素子搭載部材および半導体チップの全体を少なくとも上方から覆うとともに、立設された接続端子を上方から覆う部分において突出させる態様で素子搭載部材および半導体チップを封止する。
本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体素子が搭載される素子搭載部材を用意する。接続端子となるパターンを含むリードフレームを用意する。素子搭載部材に半導体素子として所定の電力素子を含む半導体チップを搭載する。半導体チップと接続端子とを所定の金属線によって接続する。半導体チップに対して接続端子が所定の位置に上方に向けて立設するように、リードフレームを加工する。素子搭載部材および半導体チップを封止するための所定の封止樹脂が注入される所定の金型内に、素子搭載部材および半導体チップの全体を少なくとも上方から覆うとともに、立設された接続端子を上方から覆う部分において突出させる態様でリードフレームおよび素子搭載部材をセットする。金型内に封止樹脂を注入する。金型から封止樹脂によって封止された半導体チップを取出す。
本発明に係る半導体装置によれば、封止樹脂によって素子搭載部材および半導体チップの全体が少なくとも上方から覆われるとともに、封止樹脂が上方から覆う部分において立設された接続端子が突出している。これにより、従来の半導体装置と比較して、高価なインサートケースが不要になり、半導体装置の製造コストの低減を図ることができる。
本発明に係る半導体装置の製造方法によれば、封止樹脂が注入される所定の金型内に、封止樹脂が素子搭載部材および半導体チップの全体を少なくとも上方から覆うとともに、立設された接続端子を上方から覆う部分において突出させる態様でリードフレームおよび素子搭載部材がセットされ、その状態で金型内に封止樹脂が注入されて、素子搭載部材およびリードフレームが封止される。これにより、従来の半導体装置と比較して、高価なインサートケースが不要になり、半導体装置の製造コストの低減を図ることができる。
実施の形態１
本発明の実施の形態１に係る半導体装置の製造方法について説明する。まず、図１、図２および図３に示すように、素子搭載部材としてのリードフレーム２が用意される。リードフレーム２は、たとえば銅（Ｃｕ）等の薄板からなり、所定のパターンに打ち抜かれて、半導体チップが搭載されるフレーム本体３の部分、リード端子４となる部分および主電極端子５となる部分が設けられている。これらの部分は、タイバー６によって互いに繋がれている。そのリードフレーム２では、リード端子４となる部分および主電極端子５となる部分がフレーム本体３に対して所定の位置において上方を向くように折り曲げられている。
次に、図４、図５および図６に示すように、リードフレーム２におけるフレーム本体３の部分が、高熱伝導性樹脂シート１０を介在させて、たとえば銅（Ｃｕ）板等からなる放熱板７の表面に固着される。次に、図７、図８および図９に示すように、ＩＧＢＴやダイオード等の半導体チップ１１が、フレーム本体３における所定の位置にはんだ（図示せず）によって接着される（ダイボンド）。次に、ダイボンドされた半導体チップ１１の所定の電極とこれに対応するリード端子４等とが、所定の、たとえばアルミニウム等のワイヤ１２によって電気的に接続される（ワイヤボンド）。
その後、リードフレーム２の所定の部分（点線３０）にてカットすることでタイバー６が除去される。なお、リードフレームの折り曲げ、半導体チップのダイボンドおよびワイヤボンドの順序としては、リードフレームを折り曲げる前に半導体チップをフレーム本体にダイボンドし、続けてワイヤボンドを行なう方法が一般的である。上述した方法では、リードフレームを高熱伝導性樹脂シートを介して放熱板に固着する必要があることから、リードフレームを折り曲げた後に半導体チップをフレーム本体にダイボンドし、続けてワイヤボンドを行なう方法が採用されている。
次に、このようにしてリード端子４等とワイヤボンディングされた半導体チップ１１を所定の樹脂で封止する作業が行なわれる。まず、図１０、図１１、図１２および図１３に示すように、第１の金型２１の凹部２１ｄに放熱板７の裏面を上に向けて半導体チップ１１を搭載したリードフレーム２がセットされる。つまり、半導体チップ１１の上方から、あるいは、半導体チップ１１が搭載されている側から半導体チップ１１を樹脂が覆う態様でリードフレーム２がセットされる。その第１の金型２１には、樹脂を凹部２１ｄへ送り込むためのゲート２１ａが形成されている。また、このとき、各リード端子４の先端部分および主電極端子５の先端部分は、第１の金型２１に設けられた受入れ挿通部２１ｂに挿入される。
次に、図１４、図１５、図１６および図１７に示すように、第１の金型２１の凹部２１ｄにセットされたリードフレーム２を凹部２１ｄ内に閉じ込めるように、第１の金型２１に対して第２の金型２２が装着される。次に、図１８および図１９に示すように、ゲート２１ａから樹脂１３が注入されて、フレーム本体３等が収容された凹部２１ｄ内に樹脂１３が充填される。その樹脂として、たとえばＰＰＳ（Poly Phenylene Sulfide）などの熱可塑性の樹脂が用いられる。
樹脂１３が硬化した後、第２の金型２２が第１の金型２１から引離される。こうして、図２０に示すように、半導体チップ１１とフレーム本体３等（図７等参照）が樹脂１３で封止された半導体装置が取り出される。半導体装置の上面に対応する樹脂１３の表面１３ａ、つまり、半導体チップ１１を上方から覆う樹脂１３の部分の表面１３ａから、リード端子４および主電極端子５の先端部分が突出した状態にある。また、その樹脂１３の表面１３ａには、ブスバー（図示せず）等をボルトで留めるためのナット１４が配設されている。
次に、図２１、図２２および図２３に示すように、主電極端子５の先端部分が樹脂１３の上面に平行になるように折り曲げられる。こうして半導体装置１が完成する。完成した半導体装置１では、主電極端子５とリード端子４は樹脂１３の表面１３ａに露出しており、樹脂１３の側面にはリード端子等は露出していない。樹脂１３の裏面には放熱板７の表面（下面）が露出している。こうして、放熱板７の上面に載置されたリードフレーム（フレーム本体３）２と半導体チップ１１の全体は上方から樹脂１３によって覆われて、樹脂１３によって封止されている。
上述した半導体装置１の製造方法によれば、熱可塑性の樹脂１３を所定の金型２１，２２内に注入することによって半導体チップ１１等を封止することで、インサートケースを用いて形成した従来の半導体装置と比較すると、そのような高価なインサートケースが不要になり、半導体装置１の製造コストの低減を図ることができる。
また、このようにして製造された半導体装置１では、主電極端子５とリード端子４は樹脂１３の側面には露出せず、放熱板７と対向する樹脂１３の上面の表面１３ａに露出している。リード端子４等が樹脂１３の側面から突出して露出している場合には、側面に突出したリード端子４等の部分と露出している金属からなる放熱板７の部分（下面）との間に沿面放電が生じないように、両者間の距離を確保する必要がる。そのために、樹脂１３には所定の厚みが要求される。
一方、リード端子４等が樹脂１３の上面から突出して露出している場合には、リード端子４等が突出している部分は樹脂１３の側面の上端から距離が隔てられている。そのため、その距離が隔てられている分樹脂１３の厚みを薄くすることができ、半導体装置１の小型化に寄与することができる。
変形例
なお、上述した半導体装置１では、リードフレーム２のフレーム本体３に搭載される半導体チップとして、ＩＧＢＴやダイオード等の半導体チップ１１を例に挙げた。つまり、電力半導体素子のみを例に挙げた。半導体装置１としては、図２４に示すように、ＩＧＢＴやダイオード等の半導体チップ１１とともに、半導体装置１の動作を制御する制御回路が形成された制御回路チップ１９を併せて搭載するようにしてもよい。制御回路（ＩＣ（Integrated Circuit））チップ１９が樹脂１３に封止されることで、制御回路チップ１９が保護されて、半導体装置１の駆動の信頼性を向上させることができる。
また、図２４に示すように制御回路（ＩＣ）チップ１９を樹脂１３で封止する代わりに、ＩＧＢＴやダイオード等の半導体チップ１１を樹脂１３で封止した後、図２５に示すように、その樹脂１３の上面部の凹部１３ｂが設けられるなどした所定の位置に、リード端子４と電気的に接続可能な配線パターンを有するプリント基板２０を配設し、そのプリント基板２０上にパッケージされた制御回路（ＩＣ）１９ｐやその他の電子部品を実装するようにしてもよい。
そして、そのプリント基板２０に、制御回路（ＩＣ）１９ｐ等との信号の入出力を行なうための外部接続リード端子（ピン）２６を設け、さらに、プリント基板２０等の保護のために、プリント基板２０等を蓋２５、あるいは、樹脂（図示せず）で覆うようにしてもよい。このような構造を採用することで、より多くの電子部品からなる制御回路構成等を一つの半導体装置に搭載させることができる。
実施の形態２
ここでは、放熱板と樹脂との密着性の向上が図られる半導体装置の製造方法について説明する。図２６および図２７に示すように、放熱板として、長手方向の両端部にそれぞれ開口部８が形成された放熱板７が用意される。その後、前述した製造方法と同様にして、ＩＧＢＴやダイオード等の半導体チップ１１がフレーム本体３に接着され（ダイボンド）される。次に、ダイボンドされた半導体チップ１１の所定の電極とこれに対応するリード端子４等とが、ワイヤによって電気的に接続される。その後、タイバーの部分がカットされる。
次に、図２８に示すように、第１の金型２１の凹部２１ｄに放熱板７の裏面を上に向けて半導体チップ１１を搭載したリードフレーム２がセットされる。第１の金型２１の凹部２１ｄにセットされたリードフレーム２を凹部２１ｄ内に閉じ込めるように、第１の金型２１に対して第２の金型２２が装着される。そして、ゲート２１ａから樹脂１３が注入されて、フレーム本体３等が収容された凹部２１ｄ内に熱可塑性の樹脂１３（図１８等参照）が充填される。
樹脂１３が硬化した後、第２の金型２２が第１の金型２１から引離されて、半導体チップ１１とフレーム本体３等が樹脂１３で封止された半導体装置１が取り出される。次に、図２９に示すように、主電極端子５が樹脂１３の上面の表面１３ａに平行になるように折り曲げられる。こうして半導体装置１が完成する。
上述した半導体装置１では、前述した半導体装置１における効果に加えて、さらに、次のような効果が得られる。すなわち、放熱板７に開口部８が設けられて、樹脂１３で封止する際に樹脂１３がその開口部８に入り込むことで、樹脂１３と放熱板７との密着性を向上させることができる。これにより、半導体装置１の耐湿性がよくなることで信頼性をさらに向上させることができる。
変形例
上述した半導体装置１では、放熱板７として所定の位置に開口部８が形成された放熱板７を例に挙げた。放熱板７としては、開口部８の他に、たとえば溝部が形成された放熱板を適用してもよい。この場合には、図３０および図３１に示すように、長手方向の両端部にそれぞれ溝部９が形成された放熱板７が用意される。この溝部９は樹脂が注入される方向に沿って延在する。
その放熱板７にリードフレーム２および半導体チップ１１等が搭載された後、図３２に示すように、第１の金型２１の凹部２１ｄにリードフレーム２がセットされ、その第１の金型２１に第２の金型２２が装着される。
次に、ゲート２１ａから樹脂１３（図１８等参照）が注入されて、フレーム本体３等が収容された凹部２１ｄ内に熱可塑性の樹脂１３が充填される。このとき、樹脂１３の注入のとともに、その注入方向に沿って形成された溝部９に樹脂が確実に充填される。樹脂１３が硬化した後、第２の金型２２が第１の金型２１から引離されて、半導体チップ１１とフレーム本体３等が樹脂１３で封止された半導体装置が取り出される。その後、図３３に示すように、主電極端子５が樹脂１３の上面の表面１３ａに平行になるように折り曲げられて、半導体装置１が完成する。
この半導体装置１では、放熱板７には樹脂１３が注入される方向に沿って溝部９が形成されている。これにより、樹脂１３を注入する際に樹脂１３がより確実に溝部９に充填されて、樹脂１３と放熱板７との密着性を開口部８の場合と同様に高めることができる。
なお、開口部としては、たとえば図３４に示すように、放熱板７の表面側から裏面側に向って断面積が徐々に増加する態様でテーパ８ａがつけられた開口部８を適用してもよい。また、溝部としては、たとえば図３５に示すように、同様の態様でテーパ９ａがつけられた溝部９を適用してもよい。このようなテーパ８ａ，９ａが設けられた開口部８あるいは溝部９を適用することで、硬化した樹脂１３がテーパ８ａ，９ａで捕えられて樹脂１３と放熱板７との密着性をさらに向上させることができる。
実施の形態３
ここでは、素子搭載部材としてセラミックス基板を備えた半導体装置について説明する。まず、図３６および図３７に示すように、素子搭載部材としてのセラミックス基板１５が用意される。セラミックス基板１５は、セラミックス基板本体１６と所定の銅パターン１７を備えている。所定の銅パターン１７は、セラミックス基板本体１６の表面と裏面の両面に形成されている。
銅パターン１７のうち、セラミックス基板本体１６の半導体チップが搭載される面（表）には、半導体チップやリード端子等の配置に対応した銅パターン１７ａが形成されている。その銅パターン１７ａに対して、はんだ１８により半導体チップ１１が所定の位置に搭載（ダイボンド）される。一方、セラミックス基板本体１６の裏面には銅パターン１７ｂが形成されて、放熱板７の表面にはんだ１８により固着される。
次に、図３８に示すように、リード端子４と主電極端子５が対応する銅パターン１７ａに接続されるようにリードフレーム２が取付けられる。リード端子４および主電極端子５と対応する銅パターン１７ａとは、はんだにより接続される。その後、図１０〜図１９に示す工程と同様の工程を経て、図３９および図４０に示すように、半導体チップ１１およびセラミックス基板１５が樹脂１３で封止された半導体装置１が形成される。
上述した半導体装置１の製造方法によれば、熱可塑性の樹脂１３によって半導体チップ１１等を封止することで、インサートケースを用いて形成した従来の半導体装置と比較すると、そのような高価なインサートケースが不要になり、半導体装置１の製造コストの低減を図ることができる。
また、このようにして製造された半導体装置１では、主電極端子５とリード端子４は放熱板７と対向する樹脂１３の上面の表面１３ａにおいてのみ露出している。これにより、前述したように、樹脂１３の厚みを薄くすることができ、半導体装置１の小型化に寄与することができる。そして、セラミックス基板を用いることで、半導体装置１としての放熱性も良好なものとすることができる。
変形例
上述した半導体装置では、セラミックス基板が放熱板に固着される態様の半導体装置を例に挙げて説明したが、放熱板を備えないものであってもよい。この場合には、まず、図４１および図４２に示すように、セラミックス基板本体１６の表面に形成された銅パターン１７ａに対して、はんだ１８により半導体チップ１１が所定の位置に搭載（ダイボンド）される。一方、セラミックス基板本体１６の裏面の銅パターン１７ｂには放熱板は固着されず、銅パターン１７ｂが露出した状態とされる。
次に、図４３に示すように、リード端子４と主電極端子５が対応する銅パターン１７ａに接続されるように、リードフレーム２が取付けられる。リード端子４および主電極端子５と対応する銅パターン１７ａとは、はんだにより接続される。その後、図１０〜図１９に示す工程と同様の工程を経て、図４４および図４５に示すように、半導体チップ１１およびセラミックス基板１５（図４３参照）が樹脂１３で封止された半導体装置１が形成される。
上述した半導体装置１の製造方法によれば、高価なインサートケースに加えて放熱板が不要になり、半導体装置１の製造コストの低減をさらに図ることができ、また、すでに説明したように、半導体装置１として樹脂１３の厚みを薄くすることができて、半導体装置１の小型化に寄与することができる。
実施の形態４
ここでは、素子搭載部材としてリードフレームを備え、放熱板を備えない半導体装置について説明する。まず、図４６、図４７および図４８に示すように、素子搭載部材としてのリードフレーム２が用意される。リードフレーム２は所定のパターンに打ち抜かれて、半導体チップが搭載されるフレーム本体３の部分、リード端子４となる部分および主電極端子５となる部分が設けられている。これらの部分は、タイバー６によって互いに繋がれている。
次に、図４９、図５０および図５１に示すように、ＩＧＢＴやダイオード等の半導体チップ１１が、フレーム本体３の所定の位置にはんだによって接着される（ダイボンド）。次に、ダイボンドされた半導体チップ１１における所定の電極とこれに対応するリード端子４等とが、所定のワイヤ１２によって電気的に接続される。次に、図５２、図５３および図５４に示すように、リードフレーム２におけるリード端子４となる部分および主電極端子５となる部分が、フレーム本体３に対して上方を向くように折り曲げられる。
次に、このようにしてリード端子４等とワイヤボンディングされた半導体チップ１１を所定の樹脂で封止する作業が行なわれる。まず、図５５、図５６、図５７および図５８に示すように、第１の金型２１の凹部２１ｄに半導体チップ１１が搭載されたフレーム本体３の裏面を上に向けてリードフレーム２がセットされる。このとき、各リード端子４の先端部分および主電極端子５の先端部分は、第１の金型２１に設けられた受入れ挿通部２１ｂに挿入される。
また、第１の金型２１では、この時点で各リード端子４がタイバー６によって繋がれた状態にあるため、樹脂が流れ込むの阻止するための所定のスライド金型２３が挿通される開口部２１ｃが設けられている。なお、図５５あるいは図５９に示される第１の金型２１においては、開口部２１ｃが形成された側面と対向する側面にも、リードフレーム２の形状に対応した同様の開口部（図示せず）が形成されており、その開口部にも対応するスライド金型（図示せず）が挿通されることになる。
次に、図５９、図６０、図６１および図６２に示すように、第１の金型２１の凹部にセットされたリードフレーム２を凹部２１ｄ内に閉じ込めるように、第１の金型２１に第２の金型２２が装着される。また、第１の金型２１の開口部２１ｃにスライド金型２３が挿通される。
次に、図６３および図６４に示すように、ゲート２１ａから熱可塑性の樹脂１３が注入されて、フレーム本体３等が収容された凹部２１ｄ内に樹脂１３が充填される。樹脂１３が硬化した後、第２の金型２２が第１の金型２１から引離される。こうして、図６５に示すように、半導体チップ１１とフレーム本体３等が樹脂１３で封止された半導体装置１が取り出される。半導体装置１の上面に対応する樹脂１３の部分の表面１３ａからは、リード端子４、主電極端子５およびこれらを繋ぐタイバー６が突出した状態にある。
次に、タイバー６がカットされ、そして、図６６、図６７、図６８に示すように、主電極端子５が樹脂１３の上面に平行になるように折り曲げられて半導体装置１が完成する。完成した半導体装置１では、主電極端子５とリード端子４は樹脂１３の表面に露出しており、樹脂１３の側面にはリード端子等は露出していない。また、樹脂１３の表面１３ａには、樹脂１３によって封止された後にタイバー６がカットされることで、カットされたタイバー６の断面部分が露出している。
上述した半導体装置１の製造方法によれば、高価なインサートケースに加えて放熱板が不要になり、併せて組立てにおける工程数が少なくなるので、半導体装置１の製造コストの低減をさらに図ることができ、また、すでに説明したように、半導体装置１として樹脂１３の厚みを薄くすることができて、半導体装置１の小型化に寄与することができる。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明に係る半導体装置は、産業機器のインバータ駆動などに用いられる半導体装置として有効に利用される。
本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す斜視図である。 同実施の形態において、図１に示す工程における平面図である。 同実施の形態において、図２に示される断面線ＩＩＩ−ＩＩＩにおける断面図である。 同実施の形態において、図１〜図３に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図４に示す工程における平面図である。 同実施の形態において、図５に示される断面線ＶＩ−ＶＩにおける断面図である。 同実施の形態において、図４〜図６に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図７に示す工程における平面図である。 同実施の形態において、図８に示される断面線ＩＸ−ＩＸにおける断面図である。 同実施の形態において、図７〜図９に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図１０に示す工程における平面図である。 同実施の形態において、図１１に示される断面線ＸＩＩ−ＸＩＩにおける断面図である。 同実施の形態において、図１１に示される断面線ＸＩＩＩ−ＸＩＩＩにおける断面図である。 同実施の形態において、図１０〜図１３に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図１４に示す工程における平面図である。 同実施の形態において、図１５に示される断面線ＸＶＩ−ＸＶＩにおける断面図である。 同実施の形態において、図１５に示される断面線ＸＶＩＩ−ＸＶＩＩにおける断面図である。 同実施の形態において、図１４〜図１７に示す工程の後に行なわれる工程を示す、図１５に示される断面線ＸＶＩ−ＸＶＩに対応する断面図である。 同実施の形態において、図１８に示す工程における、図１５に示される断面線ＸＩＸ−ＸＩＸに対応する断面図である。 同実施の形態において、図１８および図１９に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図２０に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図２１に示す工程における平面図である。 同実施の形態において、図２２に示される断面線ＸＸＩＩＩ−ＸＸＩＩＩにおける断面図である。 同実施の形態において、変形例に係る半導体装置における、図２２に示される断面線ＸＸＩＩＩ−ＸＸＩＩＩに対応する断面図である。 同実施の形態において、他の変形例に係る半導体装置における、図２２に示される断面線ＸＸＩＩＩ−ＸＸＩＩＩに対応する断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す斜視図である。 同実施の形態において、図２６に示す工程における平面図である。 同実施の形態において、図２６および図２７に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図２８に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、変形例に係る半導体装置の製造方法の一工程を示す斜視図である。 同実施の形態において、図３０に示す工程における平面図である。 同実施の形態において、図３０および図３１に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図３２に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、他の変形例に係る半導体装置の放熱板を示す部分拡大斜視図である。 同実施の形態において、さらに他の変形例に係る半導体装置の放熱板を示す部分拡大斜視図である。 本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す斜視図である。 同実施の形態において、図３６に示される断面線ＸＸＸＶＩＩ−ＸＸＸＶＩＩにおける断面図である。 同実施の形態において、図３６および図３７に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図３８に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図３９に示される断面線ＸＬ−ＸＬにおける断面図である。 同実施の形態において、変形例に係る半導体装置の製造方法の一工程を示す斜視図である。 同実施の形態において、図４１に示される断面線ＸＬＩＩ−ＸＬＩＩにおける断面図である。 同実施の形態において、図４１および図４２に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図４３に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図４４に示される断面線ＸＬＶ−ＸＬＶにおける断面図である。 本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す斜視図である。 同実施の形態において、図４６に示す工程における平面図である。 同実施の形態において、図４７に示される断面線ＸＬＶＩＩＩ−ＸＬＶＩＩＩにおける断面図である。 同実施の形態において、図４６〜図４８に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図４９に示す工程における平面図である。 同実施の形態において、図５０に示される断面線ＬＩ−ＬＩにおける断面図である。 同実施の形態において、図４９〜図５１に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図５２に示す工程における平面図である。 同実施の形態において、図５３に示される断面線ＬＩＶ−ＬＩＶにおける断面図である。 同実施の形態において、図５２〜図５４に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図５５に示す工程における平面図である。 同実施の形態において、図５６に示される断面線ＬＶＩＩ−ＬＶＩＩにおける断面図である。 同実施の形態において、図５６に示される断面線ＬＶＩＩＩ−ＬＶＩＩＩにおける断面図である。 同実施の形態において、図５５〜図５８に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図５９に示す工程における平面図である。 同実施の形態において、図６０に示される断面線ＬＸＩ−ＬＸＩにおける断面図である。 同実施の形態において、図６０に示される断面線ＬＸＩＩ−ＬＸＩＩにおける断面図である。 同実施の形態において、図５９〜図６２に示す工程の後に行なわれる、図６０に示される断面線ＬＸＩ−ＬＸＩに対応する断面図である。 同実施の形態において、図６３に示す工程における、図６０に示される断面線ＬＸＩＶ−ＬＸＩＶに対応する断面図である。 同実施の形態において、図６３および図６４に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図６５に示す工程の後に行なわれる工程を示す斜視図である。 同実施の形態において、図６６に示す工程における平面図である。 同実施の形態において、図６７に示される断面線ＬＸＶＩＩＩ−ＬＸＶＩＩＩにおける断面図である。
符号の説明
１ 半導体装置、２ リードフレーム、３ フレーム本体、４ リード端子、５ 主電極端子、６ タイバー、７ 放熱板、８ 開口部、８ａ，９ａ テーパ、９ 溝部、１０ 高熱伝導樹脂シート、１１ 半導体チップ、１２ ワイヤ、１３ 樹脂、１３ｂ 凹部、１４ ナット、１５ セラミックス基板、１６ セラミックス基板本体、１７ａ，１７ｂ 銅パターン、１８ はんだ、１９ 制御回路（ＩＣ）チップ、１９ｐ 制御回路（ＩＣ）、２０ プリント基板、２１ 第１の金型、２１ａ ゲート、２１ｂ 挿通部、２１ｃ 開口部、２１ｄ 凹部、２２ 第２の金型、２３ スライド金型、２５ 蓋、２６ 外部接続リード端子。

Claims (15)

  1. 所定の半導体素子が搭載される素子搭載部材と、
    前記素子搭載部材の所定の位置に搭載され、前記半導体素子として所定の電力素子を含む半導体チップと、
    前記半導体チップに対して所定の位置に上方に向けて立設され、前記半導体チップと電気的に接続された接続端子と、
    前記素子搭載部材および前記半導体チップの全体を少なくとも上方から覆うとともに、立設された前記接続端子を上方から覆う部分において突出させる態様で前記素子搭載部材および前記半導体チップを封止する封止樹脂と
    を備えた、半導体装置。
  2. 前記素子搭載部材と前記接続端子はリードフレームからなる、請求項１記載の半導体装置。
  3. 前記素子搭載部材はセラミックス基板であり、
    前記接続端子はリードフレームからなる、請求項１記載の半導体装置。
  4. 前記素子搭載部材に対して前記半導体チップが搭載された側と反対の側には放熱板が配設された、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記放熱板において前記封止樹脂と接触する部分には、封止樹脂が充填される凹部が形成された、請求項４記載の半導体装置。
  6. 前記凹部は前記封止樹脂の注入方向に沿って延在するように形成された、請求項５記載の半導体装置。
  7. 前記凹部は、前記放熱板における前記素子搭載部材が配設された第１面から前記第１面と対向する第２面に向って断面積が増加する態様で形成された、請求項５または６に記載の半導体装置。
  8. 半導体素子が搭載される素子搭載部材を用意する工程と、
    接続端子となるパターンを含むリードフレームを用意する工程と、
    前記素子搭載部材に前記半導体素子として所定の電力素子を含む半導体チップを搭載する工程と、
    前記半導体チップと前記接続端子とを所定の金属線によって接続する工程と、
    前記半導体チップに対して、前記接続端子が所定の位置に上方に向けて立設するように前記リードフレームを加工する工程と、
    前記素子搭載部材および前記半導体チップを封止するための所定の封止樹脂が注入される所定の金型内に、前記素子搭載部材および前記半導体チップの全体を少なくとも上方から覆うとともに、立設された前記接続端子を上方から覆う部分において突出させる態様で前記リードフレームおよび前記素子搭載部材をセットする工程と、
    前記金型内に前記封止樹脂を注入する工程と、
    前記金型から前記封止樹脂によって封止された前記半導体チップを取出す工程と
    を備えた、半導体装置の製造方法。
  9. 前記素子搭載部材を用意する工程および前記リードフレームを用意する工程では、前記リードフレームとして、前記接続端子とタイバーによって繋がれた前記素子搭載部材としてのフレーム本体を含むリードフレームが用意される、請求項８記載の半導体装置の製造方法。
  10. 前記封止樹脂を注入する工程の前に、前記タイバーを除去する工程を備え、
    前記封止樹脂を注入する工程では、前記タイバーが除去された状態で前記封止樹脂が注入される、請求項９記載の半導体装置の製造方法。
  11. 前記封止樹脂を注入する工程では、前記接続端子と前記フレーム本体が前記タイバーで繋がれた状態で前記封止樹脂が注入され、
    前記半導体チップを取出す工程の後、前記封止樹脂から突出している前記タイバーを除去する工程を備えた、請求項９記載の半導体装置の製造方法。
  12. 前記素子搭載部材を用意する工程では、前記素子搭載部材としてセラミックス基板が用意される、請求項８記載の半導体装置の製造方法。
  13. 前記素子搭載部材を用意する工程と前記半導体チップを搭載する工程との間に、前記素子搭載部材を放熱板における一方の面に搭載する工程を備えた、請求項８〜１２のいずれかに記載の半導体装置の製造方法。
  14. 前記素子搭載部材を前記放熱板に搭載する工程では、前記放熱板として、前記封止樹脂が充填される凹部を形成した放熱板が用いられる、請求項１３記載の半導体装置の製造方法。
  15. 前記放熱板の前記凹部は所定の方向に延在するように形成され、
    前記封止樹脂を注入する工程では、前記封止樹脂は前記所定の方向に沿って注入される、請求項１４記載の半導体装置の製造方法。
JP2007079684A 2007-03-26 2007-03-26 半導体装置およびその製造方法 Active JP5252819B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007079684A JP5252819B2 (ja) 2007-03-26 2007-03-26 半導体装置およびその製造方法
US11/834,902 US7892893B2 (en) 2007-03-26 2007-08-07 Semiconductor device and manufacturing method thereof
KR1020070100285A KR100909060B1 (ko) 2007-03-26 2007-10-05 반도체 장치 및 그 제조방법
CN2007101524945A CN101276799B (zh) 2007-03-26 2007-10-15 半导体装置及其制造方法
US13/007,286 US8093692B2 (en) 2007-03-26 2011-01-14 Semiconductor device packaging including a power semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079684A JP5252819B2 (ja) 2007-03-26 2007-03-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008243970A true JP2008243970A (ja) 2008-10-09
JP5252819B2 JP5252819B2 (ja) 2013-07-31

Family

ID=39914980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007079684A Active JP5252819B2 (ja) 2007-03-26 2007-03-26 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US7892893B2 (ja)
JP (1) JP5252819B2 (ja)
KR (1) KR100909060B1 (ja)
CN (1) CN101276799B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108924A (ja) * 2009-11-19 2011-06-02 Nec Access Technica Ltd 熱伝導基板及びその電子部品実装方法
JP2011119489A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体パッケージおよびその製造方法
US8502365B2 (en) 2010-05-10 2013-08-06 Kabushiki Kaisha Toshiba Semiconductor device and power semiconductor device
JPWO2014046058A1 (ja) * 2012-09-20 2016-08-18 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
WO2017060970A1 (ja) * 2015-10-06 2017-04-13 三菱電機株式会社 半導体装置の製造方法
US11955452B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955413B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11961790B2 (en) 2020-10-14 2024-04-16 Rohm Co., Ltd. Semiconductor module

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681907B (zh) * 2007-11-30 2012-11-07 松下电器产业株式会社 散热结构体基板和使用其的模块及散热结构体基板的制造方法
JP5500718B2 (ja) * 2010-03-05 2014-05-21 株式会社ケーヒン 半導体装置
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
US9129949B2 (en) * 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP5936310B2 (ja) * 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
ITMI20111208A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore stabilizzato
ITMI20111218A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza ad elevata velocita? di commutazione
ITMI20111213A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
ITMI20111219A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore condiviso
ITMI20111217A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema contenitore/dissipatore per componente elettronico
ITMI20111214A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza a spessore ridotto
ITMI20111216A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita?
DE102012215656B4 (de) * 2012-09-04 2015-05-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP2014056982A (ja) * 2012-09-13 2014-03-27 Mitsubishi Electric Corp パワー半導体装置およびその製造方法
DE102012222959B4 (de) * 2012-12-12 2015-04-02 Semikron Elektronik Gmbh & Co. Kg Leistungsbauelementeinrichtung
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置
KR101449271B1 (ko) * 2013-04-19 2014-10-08 현대오트론 주식회사 오버몰딩을 이용한 차량의 전자 제어 장치 및 그 제조 방법
KR101428933B1 (ko) * 2013-07-05 2014-08-08 현대오트론 주식회사 방열판을 이용한 차량의 전자 제어 장치 및 그 제조 방법
JP6152893B2 (ja) * 2013-09-30 2017-06-28 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
JP2015179690A (ja) * 2014-03-18 2015-10-08 三菱電機株式会社 トランジスタチップ及び半導体装置
JP1529977S (ja) * 2014-11-04 2015-07-27
USD759604S1 (en) * 2015-06-17 2016-06-21 Mitsubishi Electric Corporation Semiconductor device
US10438865B2 (en) * 2016-02-04 2019-10-08 Mitsubishi Electric Corporation Semiconductor device
JP6673012B2 (ja) 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
EP3703118B1 (en) * 2017-10-26 2022-05-18 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
WO2020094411A1 (en) * 2018-11-07 2020-05-14 Danfoss Silicon Power Gmbh Mold tool for molding a semiconductor power module with top-sided pin connectors and method of manufacturing such a semiconductor power module
DE102020207686A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit optimierter Kühlung und Kontaktierung
DE102023203213A1 (de) 2023-04-06 2024-10-10 Zf Friedrichshafen Ag Substrat zum Anbringen von Leistungsschaltern für einen Stromrichter mit optimierter elektrischer Isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277660A (ja) * 1991-03-06 1992-10-02 Nec Corp 集積回路パッケージ
JPH09153571A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置
JPH10116962A (ja) * 1996-08-20 1998-05-06 Hitachi Ltd 半導体装置とその製造方法
JP2005353945A (ja) * 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241509A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
US5666003A (en) * 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
JP3481735B2 (ja) * 1995-07-26 2003-12-22 株式会社東芝 半導体装置
JPH0969603A (ja) * 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH1022435A (ja) 1996-07-02 1998-01-23 Hitachi Ltd 半導体装置及びその製造方法
KR19980021184A (ko) 1996-09-13 1998-06-25 김광호 방열판을 갖는 반도체 칩 패키지
JPH10135380A (ja) 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
KR100246587B1 (ko) * 1997-09-19 2000-03-15 유무성 볼 그리드 어레이 반도체 팩키지
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
WO2000068992A1 (en) * 1999-05-11 2000-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2000323646A (ja) 1999-05-14 2000-11-24 Mitsubishi Electric Corp 絶縁材料ケース及び半導体装置
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
KR100699746B1 (ko) 2000-11-07 2007-03-27 페어차일드코리아반도체 주식회사 열전달 특성이 개선된 전력용 모듈 패키지
JP4092071B2 (ja) * 2000-11-30 2008-05-28 三菱電機株式会社 半導体パワーモジュール
JP4490041B2 (ja) * 2001-04-02 2010-06-23 三菱電機株式会社 電力用半導体装置
JP4465906B2 (ja) 2001-04-18 2010-05-26 株式会社日立製作所 パワー半導体モジュール
US6727585B2 (en) * 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
US6906404B2 (en) * 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
JP4097613B2 (ja) * 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
US7074654B1 (en) * 2004-04-21 2006-07-11 Amkor Technology, Inc. Tape supported memory card leadframe structure
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277660A (ja) * 1991-03-06 1992-10-02 Nec Corp 集積回路パッケージ
JPH09153571A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置
JPH10116962A (ja) * 1996-08-20 1998-05-06 Hitachi Ltd 半導体装置とその製造方法
JP2005353945A (ja) * 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108924A (ja) * 2009-11-19 2011-06-02 Nec Access Technica Ltd 熱伝導基板及びその電子部品実装方法
US8278750B2 (en) 2009-11-19 2012-10-02 Nec Access Technica, Ltd Heat conduction board and mounting method of electronic components
JP2011119489A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体パッケージおよびその製造方法
US8368203B2 (en) 2009-12-04 2013-02-05 Denso Corporation Heat radiation member for a semiconductor package with a power element and a control circuit
US8502365B2 (en) 2010-05-10 2013-08-06 Kabushiki Kaisha Toshiba Semiconductor device and power semiconductor device
US10896866B2 (en) 2012-09-20 2021-01-19 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US11967543B2 (en) 2012-09-20 2024-04-23 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US9960103B2 (en) 2012-09-20 2018-05-01 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
JPWO2014046058A1 (ja) * 2012-09-20 2016-08-18 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
US11532537B2 (en) 2012-09-20 2022-12-20 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US11973007B2 (en) 2012-09-20 2024-04-30 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
WO2017060970A1 (ja) * 2015-10-06 2017-04-13 三菱電機株式会社 半導体装置の製造方法
US11955451B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955413B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955414B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11961790B2 (en) 2020-10-14 2024-04-16 Rohm Co., Ltd. Semiconductor module
US11955452B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US12057426B2 (en) 2020-10-14 2024-08-06 Rohm Co., Ltd. Semiconductor module
US12068230B2 (en) 2020-10-14 2024-08-20 Rohm Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
KR100909060B1 (ko) 2009-07-23
KR20080087632A (ko) 2008-10-01
JP5252819B2 (ja) 2013-07-31
US20080283983A1 (en) 2008-11-20
US8093692B2 (en) 2012-01-10
CN101276799B (zh) 2010-06-02
CN101276799A (zh) 2008-10-01
US7892893B2 (en) 2011-02-22
US20110108964A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
JP5252819B2 (ja) 半導体装置およびその製造方法
JP4453498B2 (ja) パワー半導体モジュールおよびその製造方法
JP5339800B2 (ja) 半導体装置の製造方法
US8203848B2 (en) Circuit device and method of manufacturing the same
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
JP5669866B2 (ja) パワー半導体モジュール
US7701054B2 (en) Power semiconductor module and method for its manufacture
US20140167237A1 (en) Power module package
US20140110833A1 (en) Power module package
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP2010098036A (ja) 樹脂ケース及び樹脂ケース製造方法
JP7172338B2 (ja) 半導体装置及び半導体装置の製造方法
CN113113400B (zh) 半导体电路和半导体电路的制造方法
CN113113401B (zh) 半导体电路和半导体电路的制造方法
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP3681922B2 (ja) 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
CN214848624U (zh) 半导体电路
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
CN110998832B (zh) 半导体装置以及半导体模块
JP2009277959A (ja) 半導体装置及びその製造方法
JP4225246B2 (ja) 電子装置の製造方法
KR102617704B1 (ko) 파워 모듈 및 그의 패키징 방법
JP2022062802A (ja) 半導体部品
JP4241408B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Ref document number: 5252819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250