KR20080078469A - 모스펫 소자의 제조방법 - Google Patents
모스펫 소자의 제조방법 Download PDFInfo
- Publication number
- KR20080078469A KR20080078469A KR1020070018671A KR20070018671A KR20080078469A KR 20080078469 A KR20080078469 A KR 20080078469A KR 1020070018671 A KR1020070018671 A KR 1020070018671A KR 20070018671 A KR20070018671 A KR 20070018671A KR 20080078469 A KR20080078469 A KR 20080078469A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- diffusion barrier
- type polysilicon
- gate insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 67
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 238000009792 diffusion process Methods 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000007943 implant Substances 0.000 claims abstract description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000010405 reoxidation reaction Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스펫 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 활성영역을 한정하는 소자분리막이 구비된 반도체기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 확산방지막을 형성하는 단계와, 상기 확산방지막 상에 P형 폴리실리콘막과 게이트 금속막 및 게이트 하드마스크막을 형성하는 단계와, 상기 게이트 하드마스크막과 게이트 금속막 및 확산방지막, 그리고, 상기 게이트 절연막을 식각하여 P형 폴리실리콘 게이트를 형성하는 단계와, 상기 P형 폴리실리콘 게이트 양측벽에 대해 경사를 주어 불순물 이온주입을 수행하여 선택적으로 확산방지막 및 게이트 절연막의 양측벽에 불순물을 주입시키는 단계 및 상기 불순물이 주입된 확산방지막 및 게이트 절연막을 포함하는 P형 폴리실리콘 게이트에 대해 선택적 산화 공정을 수행하여 P형 폴리실리콘 게이트 양측벽에 선택적으로 게이트 재산화막을 형성함과 동시에 상기 P형 폴리실리콘막과 불순물이 주입된 확산방지막의 계면 사이에 산화막을 형성하는 단계를 포함한다.
Description
도 1 내지 도 4는 본 발명의 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
110: 반도체기판 120: 소자분리막
130: 게이트 절연막 140: 확산방지막
141: 불순물이 주입된 확산방지막 142: 산화막
150: P형 폴리실리콘막 160: 게이트 금속막
170: 게이트 하드마스크막 180: P형 폴리실리콘 게이트
190: 게이트 재산화막
본 발명은 모스펫(MOSFET) 소자의 제조방법에 관한 것으로, 보다 상세하게는, 듀얼 폴리 게이트 형성시 소자의 리프레쉬 향상 및 GIDL 특성을 개선시킬 수 있는 모스펫 소자의 제조방법에 관한 것이다.
반도체 소자가 고집적화, 고속화, 저전력, 소규모화가 진행되면서 소자를 구 성하는 모스펫 소자의 크기가 급속도로 줄어듦에 따라, 반도체 소자의 마진 개선을 확보하기 위한 방안 중의 하나로, 듀얼 게이트형 트랜지스터가 폭넓게 사용되고 있다.
상기와 같은, 듀얼 게이트형 트랜지스터는 NMOS 트랜지스터 및 PMOS 트랜지스터로 구성되며, 상기 NMOS 트랜지스터는 N형 폴리실리콘 게이트를 가지고, PMOS 트랜지스터는 P형 폴리실리콘 게이트를 가진다.
한편, 일반적으로 적용되고 있는 듀얼 게이트형 트랜지스터에서는 트랜지스터의 특성을 열화시키는 근본적인 현상들이 발생되고 있는데, 그 중의 하나로는, P형 폴리실리콘 게이트를 형성하기 위한 P형 폴리실리콘막 형성시, P형 폴리실리콘막 내의 보론(Boron) 이온이 반도체기판 및 게이트의 금속물질인 텅스텐 계열의 금속막 내부로 외방 확산(out diffusion)이 진행되면서, 이로 인해, PMOS 트랜지스터의 문턱전압이 감소되는 현상이 발생되고 있다.
이에, 상기와 같은 P형 폴리실리콘막의 보론 확산을 극복하기 위해 게이트 절연막 상에 확산방지막을 형성하는 방법을 사용하고 있다.
그러나, 상기 확산방지막은 상기 게이트 절연막 상에 균일한 두께로 형성됨에 따라, 게이트 절연막의 새부리(bird's beak) 현상, 즉, 게이트 절연막의 가장자리가 게이트 절연막의 중앙부보다 두껍게 되는 현상이 나타나지 않게 된다.
이러한 현상에 의해 게이트 절연막의 가장자리 부분에서의 전기장 감소 및 누설전류 감소 현상을 발생시키지 못하게 된다.
이처럼, 상기 확산방지막은 P형 폴리실리콘막의 보론 확산을 방지할 수는 있 으나, 게이트 절연막의 새부리 현상을 억제시켜 소자의 리프레쉬(refresh) 감소 및 GIDL(Gate Induced Drain Leakage) 특성 저하의 원인이 되고 있다.
본 발명은 P형 폴리실리콘막의 보론 확산을 방지하기 위하여 확산방지막을 적용하는 경우, 게이트 절연막의 가장자리 두께를 게이트 절연막의 중앙부 두께보다 두껍게 형성할 수 있는 모스펫 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 활성영역을 한정하는 소자분리막이 구비된 반도체기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 확산방지막을 형성하는 단계; 상기 확산방지막 상에 P형 폴리실리콘막과 게이트 금속막 및 게이트 하드마스크막을 형성하는 단계; 상기 게이트 하드마스크막과 게이트 금속막 및 확산방지막, 그리고, 상기 게이트 절연막을 식각하여 P형 폴리실리콘 게이트를 형성하는 단계; 상기 P형 폴리실리콘 게이트 양측벽에 대해 경사를 주어 불순물 이온주입을 수행하여 선택적으로 확산방지막 및 게이트 절연막의 양측벽에 불순물을 주입시키는 단계; 및 상기 불순물이 주입된 확산방지막 및 게이트 절연막을 포함하는 P형 폴리실리콘 게이트에 대해 선택적 산화 공정을 수행하여 P형 폴리실리콘 게이트 양측벽에 선택적으로 게이트 재산화막을 형성함과 동시에 상기 P형 폴리실리콘막과 불순물이 주입된 확산방지막의 계면 사이에 산화막을 형성하는 단계;를 포함하는 모스펫 소자의 제조방법을 제공한다.
여기서, 상기 확산방지막은 질화막으로 형성하는 것을 포함한다.
상기 불순물은 F(fluorine)인 것을 포함한다.
상기 선택적 산화 공정까지 진행한 결과, 상기 P형 폴리실리콘 게이트 가장자리 부분이 중앙부보다 더 두꺼운 절연막을 갖는 것을 포함한다.
상기 절연막은 게이트 절연막과 확산방지막 및 P형 폴리실리콘막과 불순물이 주입된 확산방지막의 계면 사이에 형성된 산화막을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 P형 폴리실리콘 게이트의 절연물질인 게이트 절연막 및 P형 폴리실리콘막의 보론(Boron) 확산을 방지하기 위해 형성된 확산방지막에 대해 선택적으로 경사(tilt)를 주어 불소(fluorine, 이하 F) 불순물 이온주입을 진행하고, F 불순물이 주입된 확산방지막 및 게이트 절연막을 포함하는 P형 폴리실리콘 게이트에 대해 선택적 산화 공정을 진행하여 P형 폴리실리콘막과 F 불순물이 주입된 확산방지막의 계면 사이에 산화막을 형성하는 것을 특징으로 한다.
이와 같이, P형 폴리실리콘막과 F 불순물이 주입된 확산방지막의 계면 사이에 형성된 산화막으로 인해 게이트 가장자리가 게이트 중앙부 보다 더 두꺼운 절연막을 가질 수 있게 된다.
다시말하면, F 불순물이 주입된 P형 폴리실리콘 게이트에 대한 선택적 산화 공정 진행시, 상기 확산방지막 및 게이트 절연막에 주입된 F 불순물이 상기 P형 폴 리실리콘막의 계면을 따라 P형 폴리실리콘막으로 이동하게 되면서 상기 P형 폴리실리콘막의 실리콘(Si)과 F가 결합되어 P형 폴리실리콘막의 아웃 개싱(outgassing) 현상을 발생시킴과 동시에 아웃 개싱된 폴리실리콘막 부분, 즉, P형 폴리실리콘막과 F 불순물이 주입된 확산방지막의 계면 부분이 산화되면서 P형 폴리실리콘막과 F 불순물이 주입된 확산방지막의 계면 사이에 산화막이 형성하게 된다.
이처럼, 상기 P형 폴리실리콘막과 F 불순물이 주입된 확산방지막의 계면 사이에 산화막이 형성됨에 따라 게이트 가장자리가 게이트 중앙부보다 더 두꺼운 절연막을 가질 수 있게 되어, 이를 통해, 게이트의 새부리(bird's beak) 현상을 발생시켜 소자의 리프레쉬(refresh) 특성 및 GIDL(Gate Induced Drain Leakage) 현상을 개선시킬 수 있다.
자세하게, 도 1 내지 도 4는 본 발명의 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1을 참조하면, 활성영역을 한정하는 소자분리막(120)이 구비된 반도체기판(110) 상에 게이트 절연막(130)을 형성한다.
이때, 상기 소자분리막은 공지된 STI(Shallow Trench Isolation) 공정에 따라 형성하며, 상기 게이트 절연막을 산화막 계열의 막으로 형성한다.
그런다음, 후속에 형성되는 P형 폴리실리콘막의 보론 확산을 방지하기 위하여 상기 게이트 절연막(130) 상에 확산방지막(140)을 형성한다.
이때, 상기 확산방지막(140)은 질화막으로 형성한다.
도 2를 참조하면, 상기 확산방지막(140) 상에 보론(boron) 이온이 주입된 P 형 폴리실리콘막(150)과 텅스테실리사이드막으로 이루어진 게이트 금속막(160) 및 질화막으로 이루어진 게이트 하드마스크막(170)을 형성한 후, 상기 게이트 하드마스크막(170)과 게이트 금속막 (160)및 확산방지막(150), 그리고, 상기 게이트 절연막(140)을 식각하여 반도체기판의 게이트 영역 상에 P형 폴리실리콘 게이트(180)를 형성한다.
도 3을 참조하면, 상기 P형 폴리실리콘 게이트 양측벽에 대해 경사(tilt)를 주어 불순물 이온주입을 수행한다.
이때, 상기 이온주입시 선택적으로 확산방지막(140) 및 게이트 절연막(130)의 양측벽에 선택적으로 불순물이 주입되도록 하며, 상기 불순물로는 F(fluorine)를 사용하여 수행하도록 한다.
도 4를 참조하면, 상기 F 불순물이 주입된 P형 폴리실리콘 게이트(180)에 대해 선택적 산화(selective oxidation)공정을 수행하여 P형 폴리실리콘 게이트(180) 양측벽에 선택적으로 게이트 재산화막(190)을 형성함과 동시에 상기 P형 폴리실리콘막(150)과 F 불순물이 주입된 확산방지막(141)의 계면 사이에 산화막을 형성한다.
이때, 상기 선택적 산화 공정시 상기 P형 폴리실리콘막(150)과 F 불순물이 주입된 확산방지막(141)의 계면 사이에 산화막(142)이 형성되어 상기 P형 폴리실리콘 게이트 가장자리 부분이 중앙부보다 더 두꺼운 절연막을 가질 수 있게 된다.
즉, 상기 선택적 산화 공정시 P형 폴리실리콘 게이트 가장자리에 상기 산화막(142)이 형성됨에 따라, 상기 P형 폴리실리콘 게이트 가장자리에는 게이트 절연 막(130)과 확산방지막(140) 및 산화막(142)이 형성되고, 상기 P형 폴리실리콘 게이트 중앙부에는 게이트 절연막(130)과 확산방지막(140)만이 형성됨에 따라 P형 폴리실리콘 게이트 가장자리 부분이 중앙부보다 더 두꺼운 절연막을 확보할 수 있게 된다.
구체적으로는, 상기 F 불순물이 주입된 P형 폴리실리콘 게이트(180)에 대한 선택적 산화 공정 진행시, 상기 확산방지막 및 게이트 절연막에 주입된 F 불순물이 상기 P형 폴리실리콘막(150)의 계면을 따라 P형 폴리실리콘막으로 이동하게 되면서 상기 P형 폴리실리콘막의 실리콘(Si)과 F가 결합되어 P형 폴리실리콘막의 아웃 개싱(outgassing) 현상을 발생시킴과 동시에 아웃 개싱된 폴리실리콘막 부분, 즉, P형 폴리실리콘막과 F 불순물이 주입된 확산방지막의 계면 부분이 산화되면서 P형 폴리실리콘막(150)과 F 불순물이 주입된 확산방지막(141)의 계면 사이에 산화막(142)이 형성하게 된다.
이처럼, 상기 P형 폴리실리콘막(150)과 F 불순물이 주입된 확산방지막(141)의 계면 사이에 산화막(142)이 형성됨에 따라 게이트 가장자리가 게이트 중앙부보다 더 두꺼운 절연막을 확보할 수 있게 되어, 이를 통해, 게이트의 새부리(bird's beak) 현상을 발생시켜 소자의 리프레쉬(refresh) 특성, 바람직하게는, 셀 영역에 대한 리프레쉬 특성 및 GIDL(Gate Induced Drain Leakage) 현상, 바람직하게는, 주변 영역에 대한 GIDL 현상을 개선시킬 수 있다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 모스펫 소자를 제조한다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있으며, 그러므로, 이하 특허청구범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
이상에서와 같이, 본 발명은 P형 폴리실리콘막의 보론 확산을 방지하기 위해 형성된 확산방지막 및 게이트 절연막에 대해 선택적으로 F 불순물을 이온주입하고 나서, F 불순물이 주입된 부분을 산화 처리함으로써, 이를 통해, P형 폴리실리콘 게이트 가장자리 부분이 중앙부보다 더 두꺼운 절연막을 확보할 수 있게 되어 P형 폴리실리콘막의 보론 확산의 방지는 물론 소자의 리프레쉬 특성 및 GIDL 특성을 개선시킬 수 있게 된다.
Claims (5)
- 활성영역을 한정하는 소자분리막이 구비된 반도체기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 확산방지막을 형성하는 단계;상기 확산방지막 상에 P형 폴리실리콘막과 게이트 금속막 및 게이트 하드마스크막을 형성하는 단계;상기 게이트 하드마스크막과 게이트 금속막 및 확산방지막, 그리고, 상기 게이트 절연막을 식각하여 P형 폴리실리콘 게이트를 형성하는 단계;상기 P형 폴리실리콘 게이트 양측벽에 대해 경사를 주어 불순물 이온주입을 수행하여 선택적으로 확산방지막 및 게이트 절연막의 양측벽에 불순물을 주입시키는 단계; 및상기 불순물이 주입된 확산방지막 및 게이트 절연막을 포함하는 P형 폴리실리콘 게이트에 대해 선택적 산화 공정을 수행하여 P형 폴리실리콘 게이트 양측벽에 선택적으로 게이트 재산화막을 형성함과 동시에 상기 P형 폴리실리콘막과 불순물이 주입된 확산방지막의 계면 사이에 산화막을 형성하는 단계;를 포함하는 모스펫 소자의 제조방법.
- 제 1 항에 있어서,상기 확산방지막은 질화막으로 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
- 제 1 항에 있어서,상기 불순물은 F(fluorine)인 것을 특징으로 하는 모스펫 소자의 제조방법.
- 제 1 항에 있어서,상기 선택적 산화 공정까지 진행한 결과, 상기 P형 폴리실리콘 게이트 가장자리 부분이 중앙부보다 더 두꺼운 절연막을 갖는 것을 특징으로 하는 모스펫 소자의 제조방법.
- 제 4 항에 있어서,상기 절연막은 게이트 절연막과 확산방지막 및 P형 폴리실리콘막과 불순물이 주입된 확산방지막의 계면 사이에 형성된 산화막을 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070018671A KR20080078469A (ko) | 2007-02-23 | 2007-02-23 | 모스펫 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070018671A KR20080078469A (ko) | 2007-02-23 | 2007-02-23 | 모스펫 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080078469A true KR20080078469A (ko) | 2008-08-27 |
Family
ID=39880648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070018671A KR20080078469A (ko) | 2007-02-23 | 2007-02-23 | 모스펫 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080078469A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668095A (zh) * | 2019-03-08 | 2020-09-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
-
2007
- 2007-02-23 KR KR1020070018671A patent/KR20080078469A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668095A (zh) * | 2019-03-08 | 2020-09-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN111668095B (zh) * | 2019-03-08 | 2023-09-29 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005524243A (ja) | シリサイドを使用する金属ゲート電極およびこれを形成する方法 | |
| US8329539B2 (en) | Semiconductor device having recessed gate electrode and method of fabricating the same | |
| JPH10200110A (ja) | 半導体装置及びその製造方法 | |
| US7067382B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2004327493A (ja) | 半導体装置及びその製造方法 | |
| US7015107B2 (en) | Method of manufacturing semiconductor device | |
| JP4535669B2 (ja) | 半導体装置の製造方法 | |
| KR100608368B1 (ko) | 반도체소자의 제조방법 | |
| TW202018777A (zh) | 一種製作半導體元件的方法 | |
| US7863144B2 (en) | Semiconductor device and method for manufacturing the device | |
| US20120302026A1 (en) | Method for forming a transistor | |
| KR20080078469A (ko) | 모스펫 소자의 제조방법 | |
| JP2002270824A (ja) | 半導体集積回路装置の製造方法 | |
| JP5283916B2 (ja) | 半導体装置の製造方法 | |
| JP4178240B2 (ja) | 半導体装置の製造方法 | |
| JP2003163220A (ja) | 半導体装置の製造方法 | |
| KR100639023B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100613341B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20050108197A (ko) | 엔모스 트랜지스터 형성방법 | |
| KR100609235B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100778862B1 (ko) | 반도체 소자 및 그 제조방법 | |
| TW434705B (en) | Method for producing N-type MOS transistor | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| JP2005183867A (ja) | 半導体素子及びその製造方法 | |
| JP2004014779A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |