[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080026957A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20080026957A
KR20080026957A KR1020060092228A KR20060092228A KR20080026957A KR 20080026957 A KR20080026957 A KR 20080026957A KR 1020060092228 A KR1020060092228 A KR 1020060092228A KR 20060092228 A KR20060092228 A KR 20060092228A KR 20080026957 A KR20080026957 A KR 20080026957A
Authority
KR
South Korea
Prior art keywords
organic semiconductor
thin film
film transistor
forming
transistor array
Prior art date
Application number
KR1020060092228A
Other languages
English (en)
Inventor
윤민호
김영민
신중한
오준학
최태영
조승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060092228A priority Critical patent/KR20080026957A/ko
Priority to JP2007241845A priority patent/JP2008078655A/ja
Priority to EP07018544A priority patent/EP1903609A2/en
Priority to US11/859,433 priority patent/US20080076204A1/en
Publication of KR20080026957A publication Critical patent/KR20080026957A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/441—Thermal treatment, e.g. annealing in the presence of a solvent vapour in the presence of solvent vapors, e.g. solvent vapour annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트 전극을 형성하는 단계, 상기 게이트 전극과 떨어져 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 용매를 분사하는 단계 및 상기 용매를 건조하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
유기 반도체, 재정렬, 용매, 전류 비

Description

박막 트랜지스터 표시판의 제조 방법{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 보여주는 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고,
도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 13 내지 도 15는 도 11 및 도 12에 연속하는 공정을 도시한 단면도이고,
도 16a는 유기 반도체를 재용해하기 전의 유기 박막 트랜지스터의 전류 특성을 보여주는 그래프이고,
도 16b는 유기 반도체를 재용해한 후의 유기 박막 트랜지스터의 전류 특성을 보여주는 그래프이다.
<도면 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 127: 유지 축전기용 도전체
129: 게이트선의 끝 부분 131: 유지 전극선
137: 유지 전극 140, 160: 층간 절연막
144: 게이트 절연체 154: 유기 반도체
171: 데이터선 179: 데이터선의 끝 부분
81, 82: 접촉 보조 부재 141, 143, 147, 162, 163: 접촉 구멍
146, 186: 개구부 184: 보호 부재
191: 화소 전극 193: 소스 전극
195: 드레인 전극 Q: 유기 박막 트랜지스터
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
또한 유기 박막 트랜지스터는 저온에서 용액 공정(solution process)으로 제 작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다.
그러나 유기 박막 트랜지스터는 무기 반도체를 포함하는 기존의 박막 트랜지스터에 비하여 온/오프 전류 비와 같은 박막 트랜지스터 특성이 떨어진다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 유기 박막 트랜지스터의 특성을 개선하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트 전극을 형성하는 단계, 상기 게이트 전극과 떨어져 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 용매를 분사하는 단계, 상온에서 건조하는 단계, 그리고 어닐링하는 단계를 포함한다.
상기 용매는 테트랄린, 시클로헥산, 벤젠, 크실렌, 아니졸, 벤조니트릴, 루티딘, 모르폴린, 아닐린, 톨루엔, 피리딘, 디옥산 및 이들의 유도체에서 선택된 적어도 하나를 포함할 수 있다.
상기 유기 반도체를 형성하는 단계는 고분자 유기 물질을 포함하는 유기 반도체 용액을 용액 공정으로 수행할 수 있다.
상기 용액 공정은 잉크젯 인쇄 방법일 수 있다.
상기 용매를 분사하는 단계는 상기 유기 반도체 용액에 포함되어 있는 용매 와 동일한 종류를 분사할 수 있다.
상기 어닐링하는 단계는 70 내지 130℃에서 수행할 수 있다.
상기 유기 반도체를 형성하는 단계 전에 상기 유기 반도체를 구획하기 위한 격벽을 형성하는 단계를 더 포함할 수 있다.
상기 게이트 전극을 형성하는 단계와 상기 소스 전극 및 드레인 전극을 형성하는 단계 사이에 게이트 절연 부재를 형성하는 단계를 더 포함하고, 상기 게이트 절연 부재는 잉크젯 인쇄 방법으로 형성할 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트 전극을 형성하는 단계, 상기 게이트 전극과 떨어져 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 그리고 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계를 포함하며, 상기 유기 반도체를 형성하는 단계는 유기 반도체 용액을 분사하는 단계, 상기 유기 반도체 용액을 1차 건조하는 단계, 상기 건조된 유기 반도체 용액을 재용해하는 단계, 상기 재용해된 유기 반도체 용액을 2차 건조하는 단계를 포함한다.
상기 재용해하는 단계는 상기 건조된 유기 반도체 용액 위에 용매를 분사할수 있다.
상기 용매는 테트랄린, 시클로헥산, 벤젠, 크실렌, 아니졸, 벤조니트릴, 루티딘, 모르폴린, 아닐린, 톨루엔, 피리딘, 디옥산 및 이들의 유도체에서 선택된 적어도 하나를 포함할 수 있다.
상기 용매는 상기 유기 반도체 용액에 포함되어 있는 용매와 동일한 종류일수 있 다.
상기 2차 건조하는 단계는 상온에서 건조하는 단계 및 어닐링하는 단계를 포함할 수 있다.
상기 어닐링하는 단계는 70 내지 130℃에서 수행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절 연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 두 데이터선(171) 사이에 위치하며 두 데이터선(171) 중 왼쪽에 가깝다. 유지 전극선(131)은 옆으로 확장된 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
데이터선(171) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 저저항 도전체로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
데이터선(171) 및 유지 전극선(131)은 그 측면이 기판(110) 면에 대하여 약 30 내지 80도 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171) 및 유지 전극선(131) 위에는 하부 층간 절연막(160)이 형성되어 있다. 하부 층간 절연막(160)은 질화규소(SiNx) 또는 산화규소(SiO2) 따위의 무기 절연물로 만들어질 수 있으며, 그 두께는 약 2,000 내지 5,000Å일 수 있다.
하부 층간 절연막(160)은 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가진다.
하부 층간 절연막(160) 위에는 복수의 게이트선(gate line)(121) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(127)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
유지 축전기용 도전체(127)는 게이트선(121)과 분리되어 있으며, 유지 전극(137)과 중첩한다.
게이트선(121) 및 유지 축전기용 도전체(127)는 상술한 데이터선(171)의 재료에서 선택된 도전 물질로 만들어질 수 있다.
게이트선(121) 및 유지 축전기용 도전체(127)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 약 80도인 것이 바람직하다.
게이트선(121), 유지 축전기용 도전체(127) 및 하부 층간 절연막(160)을 포함한 기판 전면에는 상부 층간 절연막(140)이 형성되어 있다. 상부 층간 절연막(140)은 용액 공정이 가능한 감광성 유기 물질로 만들어질 수 있으며, 그 두께는 약 5,000Å 내지 4㎛일 수 있다.
상부 층간 절연막(140)은 데이터선(171)의 끝 부분(179) 부근에는 존재하지않는다. 이는 데이터선(171)의 끝 부분(179) 위에 형성된 하부 층간 절연막(160)과 상부 층간 절연막(140)이 접착성(adhesion) 불량으로 분리되는 것을 방지하는 한편, 데이터선(171)의 끝 부분(179)과 외부 회로가 효과적으로 연결되도록 층간 절연막의 두께를 줄이기 위함이다.
상부 층간 절연막(140)에는 게이트 전극(124)을 드러내는 복수의 개구부(146), 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(141) 및 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(143)이 형성되어 있다.
상부 층간 절연막(140)의 개구부(146)에는 게이트 절연체(gate insulator)(144)가 형성되어 있다.
게이트 절연체(144)는 폴리아크릴(polyacryl)과 그 유도체, 폴리스티렌(polystyrene)과 그 유도체, 벤조시클로부탄(benzocyclobutane, BCB), 폴리이미 드(polyimide)와 그 유도체, 폴리비닐알코올(polyvinyl alcohol)과 그 유도체, 파릴렌(parylene)과 그 유도체, 퍼플루오로시클로부탄(perfluorocyclobutane)과 그 유도체, 퍼플루오로비닐에테르(perfluorovinylether)와 그 유도체 따위의 유기 물질로 만들어질 수 있다.
게이트 절연체(144)는 게이트 전극(124)을 덮으며, 그 두께는 1,000 내지 10,000Å 정도이다. 개구부(144)의 측벽은 게이트 절연체(144)보다 높아서 상부 층간 절연막(140)이 둑(bank)의 역할을 하며, 개구부(146)는 게이트 절연체(144)의 표면이 평탄해질 수 있도록 충분한 크기를 가진다.
상부 층간 절연막(140) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어질 수 있으며, 그 두께는 약 200Å 내지 약 2000Å일 수 있다.
소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)과 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)을 포함한다. 드레인 전극(195)과 소스 전극(193)의 마주하는 두 변은 서로 나란하며 구불구불하게 사행(蛇行)한다. 화소 전극(191)은 게이트선(121) 및/또는 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트 선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
소스 전극(193), 화소 전극(191) 및 상부 층간 절연막(140) 위에는 복수의 둑(bank)(180)이 형성되어 있다.
둑(180)에는 복수의 개구부(186)가 형성되어 있다. 개구부(186)는 게이트 전극(124) 및 게이트 절연체(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연체(144)를 노출한다.
둑(180)은 용액 공정이 가능한 감광성 유기 물질로 만들어지며, 그 두께는 약 5,000Å 내지 4㎛ 일 수 있다. 둑(180)의 개구부(186)는 상부 층간 절연막(140)의 개구부(146)보다 작다. 이로써, 하부에 형성되어 있는 게이트 절연체(144)를 둑(180)이 단단하게 고정하여 들뜨는 것(lifting)을 방지할 수 있고, 후속 제조 과정에서 화학 용액이 침투하는 것을 줄일 수 있다.
둑(180)의 개구부(186)에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 둑(180)보다 낮아서 둑(180)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 둑(180)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저 분자 화합물을 포함할 수 있으며, 잉크젯 인쇄 방법(inkjet printing)으로 형성될 수 있다.
유기 반도체(154)는 폴리페닐렌비닐렌(polyphenylenevinylene)과 그 유도체, 폴리플러렌(polyfluorene)과 그 유도체, 폴리티닐렌비닐렌(polythienylenevinylene)과 그 유도체, 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene)과 그 유도체, 폴리티에노티오펜(polythienothiophene)과 그 유도체, 폴리아릴아민(polyarylamine)과 그 유도체, 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드 유도체, 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체 중에서 선택된 적어도 하나를 포함할 수 있다.
유기 반도체(154) 위에는 보호 부재(184)가 형성되어 있다. 보호 부재(184)는 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 유기 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층 (도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
그러면 도 1 및 도 2에 도시한 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 15를 참고하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 보여주는 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 13 내지 도 15는 도 11 및 도 12에 연속하는 공정을 도시한 단면도이다.
먼저, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 알루미늄 따위의 도전층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171)과 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 무기 물질을 화학 기상 증착(chemical vapor deposition, CVD)하거나 유기 물질을 스핀 코팅(spin coating) 하여 접촉 구멍(163, 162)을 가지는 하부 층간 절연막(160)을 형성한다.
이어서, 하부 층간 절연막(160) 위에 알루미늄 따위의 도전층을 적층하고 사진 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)과 유지 축전기용 도전체(127)를 형성한다.
다음, 도 7 및 도 8에 도시한 바와 같이, 감광성 유기물 등을 도포하고 패터닝하여 개구부(146) 및 접촉 구멍(141, 143, 147)을 가지는 상부 층간 절연막(140)을 형성한다. 이 때 데이터선(171)의 끝 부분(179) 부근은 유기물이 모두 제거되도록 한다.
이어서, 상부 층간 절연막(140)의 개구부(146)에 잉크젯 인쇄 방법 등으로 게이트 절연체(144)를 형성한다.
다음 도 9 및 도 10에 도시한 바와 같이, 비정질 ITO 또는 IZO 등을 스퍼터링한 후 사진 식각하여 데이터 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(81, 82)를 형성한다. 스퍼터링의 온도는 약 25℃ 내지 100℃의 비교적 저온, 특히 상온인 것이 바람직하며, 비정질 ITO 또는 IZO는 약염기성 식각액을 사용하여 식각하는 것이 바람직하다. 이와 같이 ITO를 저온에서 형성하고 약염기성 식각액으로 식각함으로써 유기물로 만들어진 하부의 게이트 절연체(144) 및 상부 층간 절연막(140)이 열 및 화학액으로 인하여 손상되는 것을 방지할 수 있다.
다음, 도 11 및 도 12에 도시한 바와 같이, 감광성 유기막을 도포하고 현상하여 개구부(186)를 가지는 둑(180)을 형성한다.
다음, 도 13에 도시한 바와 같이, 개구부(186)에 유기 반도체 용액을 적하하고 건조하여 유기 반도체(153)를 형성한다. 이 때 유기 반도체 용액은 전술한 유기 반도체 물질을 용매에 용해하여 만들 수 있으며, 용매는 예컨대 테트랄린(tetralin), 시클로헥산(cyclohexane), 벤젠(benzene), 크실렌(xylene), 아니졸(anisole), 벤조니트릴(benzonitrile), 루티딘(lutidine), 모르폴린(morpholine), 아닐린(aniline), 톨루엔(toluene), 피리딘(pyridine), 디옥산(dioxane) 및 이들의 유도체에서 선택될 수 있다.
이어서 유기 반도체 용액을 건조하여 섬형의 유기 반도체(153)를 형성한다.
다음, 도 14에 도시한 바와 같이, 유기 반도체(153) 위에 노즐(10)을 구비한 잉크젯 헤드(도시하지 않음)를 배치하고 용매(20)를 분사한다. 이 때 용매(20)는 유기 반도체(153)를 용해할 수 있는 것이면 한정되지 않으나 상기에서 나열한 용매 중에서 선택되는 것이 바람직하고, 그 중에서도 상술한 유기 반도체 용액에 포함된 용매와 동일한 것이 가장 바람직하다.
이와 같이 유기 반도체(153) 위에 용매를 분사함으로써 고상의 유기 반도체(153)는 액상의 유기 반도체 용액으로 재용해된다. 그리고 용매는 개구부(186)의 소정 영역에 응집되어 있는 유기 반도체를 넓은 영역으로 분산시킨다.
이어서 상온에서 건조한 후 약 70 내지 130℃에서 약 10 내지 30분 동안 서서히 어닐링(annealing)하여 용매를 제거한다. 이러한 재용해 및 건조 단계에 따라 유기 반도체를 이루고 있는 유기 분자들은 재정렬(reorientation)되어 재용해 전의 유기 반도체(153)와는 다른 특성을 가진 유기 반도체(154)가 형성된다.
도 15에서 유기 반도체(154)는 빗금으로 표시하였다.
유기 반도체(153)는 유기 분자들이 불규칙한 방향으로 램덤하게 배열되어 있는데 반하여, 재정렬된 유기 반도체(154)는 재용해시 분산되면서 예컨대 유기 반도체에 포함되어 있는 고리 화합물의 배열 각도 등이 달라지는 등 유기 분자들의 배열이 달라질 수 있다. 이에 따라 재정렬된 유기 반도체(154)는 유기 반도체(153)와 박막 트랜지스터 특성이 달라진다.
이에 대하여는 도 16a 및 도 16b를 참조하여 설명한다.
도 16a는 유기 반도체를 재용해하기 전의 유기 박막 트랜지스터의 전류 특성을 보여주는 그래프이고, 도 16b는 유기 반도체를 재용해한 후의 유기 박막 트랜지스터의 전류 특성을 보여주는 그래프이다.
도 16a 및 도 16b에서 보는 바와 같이, 본 발명의 한 실시예에 따라 제조된 유기 박막 트랜지스터는 온 전류(Ion)는 높고 오프 전류(Ioff)는 낮아서 높은 온/오프 전류 비(Ion/Ioff)를 나타내는 반면, 유기 반도체의 재정렬 단계를 거치지 않은 유기 박막 트랜지스터는 오프 전류가 커서 온 전류와 오프 전류의 비가 낮음을 알 수 있다.
이러한 결과는 재용해 및 건조 단계를 통하여 소정 영역에 응집되어 있는 유기 반도체가 넓은 영역으로 분산되고, 유기 반도체를 이루는 유기 분자가 재배열됨으로써 누설 전류가 감소하고 전하의 이동은 개선되는 것으로 보인다.
다음, 도 1 및 도 2에 도시한 바와 같이, 유기 반도체(154) 위에 잉크젯 인 쇄 방법으로 유기 반도체(154)를 덮는 보호 부재(186)를 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
유기 반도체의 재용해 및 건조 단계에 의해 유기 반도체를 이루는 유기 분자가 재정렬됨으로써 유기 박막 트랜지스터의 특성을 개선할 수 있다.

Claims (14)

  1. 게이트 전극을 형성하는 단계,
    상기 게이트 전극과 떨어져 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 용매를 분사하는 단계,
    상온에서 건조하는 단계, 그리고
    어닐링하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 용매는 테트랄린, 시클로헥산, 벤젠, 크실렌, 아니졸, 벤조니트릴, 루티딘, 모르폴린, 아닐린, 톨루엔, 피리딘, 디옥산 및 이들의 유도체에서 선택된 적어도 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 유기 반도체를 형성하는 단계는 고분자 유기 물질을 포함하는 유기 반도체 용액을 용액 공정으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 용액 공정은 잉크젯 인쇄 방법인 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 용매를 분사하는 단계는 상기 유기 반도체 용액에 포함되어 있는 용매와 동일한 종류를 분사하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제1항에서,
    상기 어닐링하는 단계는 70 내지 130℃에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제1항에서,
    상기 유기 반도체를 형성하는 단계 전에 상기 유기 반도체를 구획하기 위한 격벽을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제1항에서,
    상기 게이트 전극을 형성하는 단계와 상기 소스 전극 및 드레인 전극을 형성하는 단계 사이에 게이트 절연 부재를 형성하는 단계를 더 포함하고,
    상기 게이트 절연 부재는 잉크젯 인쇄 방법으로 형성하는
    박막 트랜지스터 표시판의 제조 방법.
  9. 게이트 전극을 형성하는 단계,
    상기 게이트 전극과 떨어져 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 그리고
    상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계
    를 포함하며,
    상기 유기 반도체를 형성하는 단계는
    유기 반도체 용액을 분사하는 단계,
    상기 유기 반도체 용액을 1차 건조하는 단계,
    상기 건조된 유기 반도체 용액을 재용해하는 단계,
    상기 재용해된 유기 반도체 용액을 2차 건조하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 재용해하는 단계는 상기 건조된 유기 반도체 용액 위에 용매를 분사하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 용매는 테트랄린, 시클로헥산, 벤젠, 크실렌, 아니졸, 벤조니트릴, 루티딘, 모르폴린, 아닐린, 톨루엔, 피리딘, 디옥산 및 이들의 유도체에서 선택된 적어도 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제10항에서,
    상기 용매는 상기 유기 반도체 용액에 포함되어 있는 용매와 동일한 종류인박막 트랜지스터 표시판의 제조 방법.
  13. 제10항에서,
    상기 2차 건조하는 단계는
    상온에서 건조하는 단계 및 어닐링하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 어닐링하는 단계는 70 내지 130℃에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
KR1020060092228A 2006-09-22 2006-09-22 박막 트랜지스터 표시판의 제조 방법 KR20080026957A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060092228A KR20080026957A (ko) 2006-09-22 2006-09-22 박막 트랜지스터 표시판의 제조 방법
JP2007241845A JP2008078655A (ja) 2006-09-22 2007-09-19 薄膜トランジスタ表示板の製造方法
EP07018544A EP1903609A2 (en) 2006-09-22 2007-09-21 Method for manufacturing a thin film transistor array panel
US11/859,433 US20080076204A1 (en) 2006-09-22 2007-09-21 Method for manufacturing a thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092228A KR20080026957A (ko) 2006-09-22 2006-09-22 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080026957A true KR20080026957A (ko) 2008-03-26

Family

ID=38670616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092228A KR20080026957A (ko) 2006-09-22 2006-09-22 박막 트랜지스터 표시판의 제조 방법

Country Status (4)

Country Link
US (1) US20080076204A1 (ko)
EP (1) EP1903609A2 (ko)
JP (1) JP2008078655A (ko)
KR (1) KR20080026957A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101183964B1 (ko) * 2008-08-11 2012-09-19 한국전자통신연구원 유기 박막의 국부적 결정화 방법 및 이를 이용한 유기 박막트랜지스터 제조 방법
KR101811702B1 (ko) * 2010-10-27 2017-12-26 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20120079351A (ko) * 2011-01-04 2012-07-12 삼성모바일디스플레이주식회사 유기발광 표시장치 및 그 제조방법
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2015165529A (ja) 2014-02-28 2015-09-17 セイコーエプソン株式会社 有機半導体膜の製造方法、有機半導体膜、薄膜トランジスタ、アクティブマトリクス装置、電気光学装置および電子機器
CA2977858A1 (en) * 2015-02-26 2016-09-01 Dynamic Solar Systems Ag Room temperature method for the production of electrotechnical thin layers, the use of same, and a thin layer heating system obtained in this manner
RU2698739C2 (ru) * 2015-02-26 2019-08-29 Дайнемик Солар Системс Аг Пленочная PV-структура, полученная с помощью осуществляемого при комнатной температуре способа, и осуществляемый при комнатной температуре способ получения пленочной PV-структуры

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847284B2 (en) * 2002-03-26 2010-12-07 Dai Nippon Printing Co., Ltd. Organic semiconductor material, organic semiconductor structure, and organic semiconductor device
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
US20050194640A1 (en) * 2003-10-17 2005-09-08 Lazarev Pavel I. Organic thin-film transistor
JP4945885B2 (ja) * 2004-03-31 2012-06-06 大日本印刷株式会社 有機半導体材料、有機半導体装置、装置、及び有機半導体構造物の製造方法
JP2006190757A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機半導体層の形成方法および有機薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2008078655A (ja) 2008-04-03
EP1903609A2 (en) 2008-03-26
US20080076204A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
US20070109457A1 (en) Organic thin film transistor array panel
KR101261608B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7712888B2 (en) Inkjet printing system for manufacturing thin film transistor array
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP2007164191A (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080029769A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid