[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080042441A - 유기 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080042441A
KR20080042441A KR1020060110895A KR20060110895A KR20080042441A KR 20080042441 A KR20080042441 A KR 20080042441A KR 1020060110895 A KR1020060110895 A KR 1020060110895A KR 20060110895 A KR20060110895 A KR 20060110895A KR 20080042441 A KR20080042441 A KR 20080042441A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
organic semiconductor
source electrode
Prior art date
Application number
KR1020060110895A
Other languages
English (en)
Inventor
신중한
장선필
김보성
송근규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060110895A priority Critical patent/KR20080042441A/ko
Publication of KR20080042441A publication Critical patent/KR20080042441A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 절연막을 형성하는 단계, 상기 절연막 위에 데이터선을 형성하는 단계, 상기 절연막 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 불소계 탄화수소 화합물을 스핀 도포하는 단계, 상기 불소계 탄화수소 화합물을 베이크하는 단계, 상기 베이크한 불소계 탄화수소 화합물 위에 아크릴계 포토레지스트를 스핀 도포하는 단계, 상기 아크릴계 포토레지스트를 사진 식각하는 단계, 그리고 상기 식각된 아크릴계 포토레지스트를 마스크로 상기 베이크한 불소계 탄화수소 화합물을 식각하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법을 제공한다.
유기 반도체, 보호막

Description

유기 박막 트랜지스터 표시판 및 그 제조 방법{ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND FABRICATING METHODE THEREOF}
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도
도 3, 도 12, 도 14 및 도 17은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도
도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도
도 5는 도 4의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 6은 도 5의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 7은 도 6의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 8은 도 7의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 9는 도 8의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 10은 도 9의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 11은 도 10의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 13은 도 12의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도 시한 단면도
도 15는 도 14의 유기 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도
도 16은 도 15의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
도 18은 도 17의 유기 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도
도 19는 도 18의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도
<도면의 주요부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 제어 전극 129: 게이트선의 끝 부분
154: 유기 반도체 160: 게이트 절연막
171: 데이터선 179: 데이터선의 끝 부분
191: 화소 전극 193: 소스 전극
195: 드레인 전극
Q: 유기 박막 트랜지스터
본 발명은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
이러한 유기 박막트랜지스터 표시판을 제조하는 과정에서 유기 박막 트랜지 스터의 열화가 발생하여 유기 박막 트랜지스터 특성이 나빠지는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 유기 박막 트랜지스터 표시판의 유기 박막 트랜지스터의 특성을 향상하는 것이다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극과 상기 드레인 전극 사이에 형성되어 있는 유기 반도체, 상기 유기 반도체 위에 형성되어 있으며 불소계 탄화수소 화합물로 형성되는 제1 보호막, 그리고 상기 제1 보호막 상에 형성되어 있으며 아크릴계 포토레지스트로 형성되는 제2 보호막을 포함한다.
상기 게이트선은 이중막으로 형성될 수 있다.
상기 데이터선은 이중막으로 형성될 수 있다.
상기 소스 전극 및 상기 화소 전극은 ITO 또는 IZO를 포함할 수 있다.
상기 유기 반도체는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함할 수 있다.
상기 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법은 기 판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 절연막을 형성하는 단계, 상기 절연막 위에 데이터선을 형성하는 단계, 상기 절연막 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 불소계 탄화수소 화합물을 스핀 도포하는 단계, 상기 불소계 탄화수소 화합물을 베이크하는 단계, 상기 베이크한 불소계 탄화수소 화합물 위에 아크릴계 포토레지스트를 스핀 도포하는 단계, 상기 아크릴계 포토레지스트를 사진 식각하는 단계, 그리고 상기 식각된 아크릴계 포토레지스트를 마스크로 상기 베이크한 불소계 탄화수소 화합물을 식각하는 단계를 포함한다.
상기 게이트선은 이중막으로 형성할 수 있다.
상기 데이터선은 이중막으로 형성할 수 있다.
상기 소스 전극 및 상기 화소 전극은 ITO 또는 IZO로 형성할 수 있다.
상기 유기 반도체는 상기 소스 전극과 상기 드레인 전극 사이에 증착하여 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
게이트선(121)은 물리적 성질이 다른 두 개의 도전막, 즉 하부막과 그 위의 상부막을 포함한다. 상부막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속 등으로 만들어질 수 있다. 또한 상부막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속 및 그 질화물, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등으로 만들어질 수 있다. 이와는 달리 하부막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 만들어진다. 이러한 조합의 좋은 예로는 ITO 하부막과 몰리브덴(Mo) (합금) 상부막을 들 수 있다.
도 2에서 게이트 전극(124)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 위에는 게이트 절연막(gate insulating layer)(160)이 형성되어 있다. 게이트 절연막(gate insulating layer)(160)은 무기 절연물 또는 유기 절연물로 만들어질 수 있으며, 무기 절연물의 예로는 질화규소(SiNx) 또는 산화규소(SiO2)를 들 수 있다.
게이트 절연막(160)에는 게이트선(121)의 끝 부분(179)을 드러내는 접촉 구 멍(162)을 가질 수 있다.
게이트 절연막(160) 위에는 복수의 데이터선(data line)(171)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
데이터선(171) 은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 하부 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 또한 기판(110)과의 접착성이 우수하거나, 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이나 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어질 수 있다. 이와는 달리 상부 도전막은 ITO(indium tin oxide) 및 IZO(indium zinc oxide)로 만들어진다. 이러한 조합의 예로는 ITO 하부막과 알루미늄 (합금) 상부막 및 ITO 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 데이터선(171)은 이외에도 여러 가지 다 양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171)은 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171)의 돌출부(projection)(173)는 게이트 전극(124)의 상부까지 뻗어 있으며, 게이트 전극(124)의 상부에서는 단일막으로 이루어져 있다. 이 단일막은 복수의 소스 전극(source electrode)(193)을 이룬다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)에 연결되어 있다.
소스 전극(193) 및 드레인 전극(195) 사이의 게이트 절연막(160) 위에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 소스 전극(193) 및 드레인 전극(195) 위를 덮는다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며, 증착(deposition) 등의 방법으로 형성될 수도 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥 실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
유기 반도체(154) 위에는 제1 보호막(180)이 형성되어 있다. 제1 보호막(180)은 불소계 탄화수소 화합물로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
제1 보호막(180) 위에는 아크릴계 포토레지스트가 형성되어 있다.
그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 19를 참고하여 상세히 설명한다.
도 3, 도 12, 도 14 및 도 17은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 4의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 6은 도 5의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 7은 도 6의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 8은 도 7의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 9는 도 8의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 10은 도 9의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 11은 도 10의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이다. 도 13은 도 12의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 유기 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이고, 도 16은 도 15의 다음 단계에서의 단면도이다. 도 18은 도 17의 유기 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이고, 도 19는 도 18의 다음 단계에서의 유기 박막 트랜지스터 표시판의 단면도이다.
먼저, 기판(110) 위에 금속층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이 트선(121)을 형성한다.
다음, 도 5에 도시한 바와 같이, 게이트 절연막을 형성하기 위하여 무기 물질(160')을 화학 기상 증착(chemical vapor deposition, CVD) 한다.
다음, 도 6에 도시한 바와 같이 제1 감광막(PR1)을 도포한 후, 도 7에 도시한 바와 같이 제1 감광막(PR1)을 마스크로 도포한 무기 물질(160')을 식각하여 접촉 구멍(162) 및 화소 전극 영역을 노출시키는 개구부(163)를 가지는 게이트 절연막(160)을 형성한다.
도 8을 참고하면, 게이트 절연막(160) 위에 이중의 금속층(170p, 170q)을 적층한다.
다음, 도 9에 도시한 바와 같이, 서로 두께가 다르도록 제2 감광막(PR2)을 도포한 후, 도 10에 도시한 바와 같이 제2 감광막(PR2)을 마스크로 상부 금속층(170q)를 식각하여 게이트 전극(124) 상부 및 화소 전극 영역의 상부를 노출시키는 개구부(172, 174)를 형성한다.
다음, 도 11에 도시한 바와 같이 제2 감광막(PR2)을 애싱(ashing)에 의하여 제거하여 게이트선의 끝부분 및 데이터선 상부에만 제2 감광막(PR2)을 남긴다.
다음, 도 12 및 도 13에 도시한 바와 같이 상부 금속층(170q)을 마스크로 하부 금속층(170p)을 식각하여 데이터선(171)을 형성한다.
다음, 도 14 및 도 15에 도시한 바와 같이, 제2 감광막(PR2)을 마스크로 상부 금속층(170q)를 식각하고 도 16에 도시한 바와 같이 제2 감광막(PR2)를 제거하여 게이트 전극(124) 상부의 소스 전극(193) 및 드레인 전극(195)을 형성하며, 드 레인 전극(195)과 연결된 화소 전극(191)을 형성한다.
다음, 도 17 및 도 18에 도시한 바와 같이, 유기 반도체(154)를 소스 전극(193)과 드레인 전극(195) 사이의 게이트 절연막(160) 상부에 증착(deposition) 등의 방법으로 형성한다.
다음, 도 19에 도시한 바와 같이, 불소계 탄화수소 화합물을 스핀 도포하여 베이크하여 예비막(180')을 형성하고, 그 위에 아크릴계 포토레지스트를 스핀 도포한 후 사진 식각 공정에 의해 제2 보호막(185)을 형성한다.
다음, 도 2에 도시한 바와 같이, 제2 보호막(185)을 마스크로 예비막(180')을 식각하여 박막 트랜지스터(Q), 데이터선 및 게이트선 끝부분을 보호하며 화소 전극을 노출시키는 개구부를 포함하는 제1 보호막(180)을 형성한다.
본 발명의 실시예에 따르면 유기 박막트랜지스터의 열화를 방지하여 안정된 유기 박막 트랜지스터 특성을 구현할 수 있다.
이와 같이, 유기 박막트랜지스터 표시판을 형성하는 과정에서 유기 박막 트랜지스터의 유기 반도체 상부에 보호막을 형성하여 트랜지스터의 열화를 방지하여 안정된 유기 박막 트랜지스터 특성을 구현할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (11)

  1. 기판,
    상기 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 데이터선과 연결되어 있는 소스 전극,
    상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극,
    상기 소스 전극과 상기 드레인 전극 사이에 형성되어 있는 유기 반도체,
    상기 유기 반도체 위에 형성되어 있으며 불소계 탄화수소 화합물로 형성되는 제1 보호막, 그리고
    상기 제1 보호막 상에 형성되어 있으며 아크릴계 포토레지스트로 형성되는 제2 보호막
    을 포함하는 유기 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트선은 이중막으로 형성된 유기 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 데이터선은 이중막으로 형성된 유기 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 소스 전극 및 상기 화소 전극은 ITO 또는 IZO를 포함하는 유기 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 유기 반도체는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함하는 유기 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함하는 유기 박막 트랜지스터 표시판.
  7. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 절연막을 형성하는 단계,
    상기 절연막 위에 데이터선을 형성하는 단계,
    상기 절연막 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 불소계 탄화수소 화합물을 스핀 도포하는 단계,
    상기 불소계 탄화수소 화합물을 베이크하는 단계,
    상기 베이크한 불소계 탄화수소 화합물 위에 아크릴계 포토레지스트를 스핀 도포하는 단계,
    상기 아크릴계 포토레지스트를 사진 식각하는 단계, 그리고
    상기 식각된 아크릴계 포토레지스트를 마스크로 상기 베이크한 불소계 탄화수소 화합물을 식각하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 게이트선은 이중막으로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
  9. 제7항에서,
    상기 데이터선은 이중막으로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
  10. 제7항에서,
    상기 소스 전극 및 상기 화소 전극은 ITO 또는 IZO로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
  11. 제7항에서,
    상기 유기 반도체는 상기 소스 전극과 상기 드레인 전극 사이에 증착하여 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
KR1020060110895A 2006-11-10 2006-11-10 유기 박막 트랜지스터 표시판 및 그 제조 방법 KR20080042441A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060110895A KR20080042441A (ko) 2006-11-10 2006-11-10 유기 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110895A KR20080042441A (ko) 2006-11-10 2006-11-10 유기 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080042441A true KR20080042441A (ko) 2008-05-15

Family

ID=39649149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110895A KR20080042441A (ko) 2006-11-10 2006-11-10 유기 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080042441A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053425B1 (ko) 2019-08-12 2019-12-06 주식회사 디에스이엔티 자동 반전방식 인쇄회로기판용 투입장치
KR102091446B1 (ko) 2019-08-12 2020-03-20 주식회사 디에스이엔티 인쇄회로기판 매수 검출용 측정장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053425B1 (ko) 2019-08-12 2019-12-06 주식회사 디에스이엔티 자동 반전방식 인쇄회로기판용 투입장치
KR102091446B1 (ko) 2019-08-12 2020-03-20 주식회사 디에스이엔티 인쇄회로기판 매수 검출용 측정장치

Similar Documents

Publication Publication Date Title
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20070109457A1 (en) Organic thin film transistor array panel
KR20080006290A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4999440B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR20070014579A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026236A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080044436A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070101030A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid