[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070049278A - 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 - Google Patents

배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 Download PDF

Info

Publication number
KR20070049278A
KR20070049278A KR1020050106274A KR20050106274A KR20070049278A KR 20070049278 A KR20070049278 A KR 20070049278A KR 1020050106274 A KR1020050106274 A KR 1020050106274A KR 20050106274 A KR20050106274 A KR 20050106274A KR 20070049278 A KR20070049278 A KR 20070049278A
Authority
KR
South Korea
Prior art keywords
film
copper
wiring
interlayer
alloy
Prior art date
Application number
KR1020050106274A
Other languages
English (en)
Inventor
이제훈
김시열
김도현
김병범
정창오
이준영
배양호
강성욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050106274A priority Critical patent/KR20070049278A/ko
Priority to JP2006276945A priority patent/JP2007134691A/ja
Priority to CNA2006101385505A priority patent/CN1964067A/zh
Priority to US11/595,395 priority patent/US20070122649A1/en
Priority to TW095141362A priority patent/TW200727491A/zh
Publication of KR20070049278A publication Critical patent/KR20070049278A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 실시예에 따른 배선은 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 중간막, 및 상기 중간막 상에 형성된 캡핑막을 포함하거나, 또는 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 제1 중간막, 상기 제1 중간막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 제2 중간막, 및 상기 제2 중간막 상에 형성된 캡핑막을 포함한다.
박막 트랜지스터, 구리, 구리 질화물, 구리 산화물, 중간막

Description

배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법{WIRING, THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 배선 구조를 나타내는 도면이고,
도 2a 및 2b는 다중막 배선 구조의 패턴 프로파일 불량을 나타내는 도면이고,
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 박막트랜지스터 배선 형성 방법의 공정 단계별 단면도들이고,
도 4는 본 발명의 다른 실시예에 따른 박막트랜지스터 배선 구조를 나타내는 도면이고,
도 5a는 본 발명의 일 실시예에 따른 박막 박막 트랜지스터 기판의 배치도이고,
도 5b 및 도 5c는 도 5a의 B - B'선을 따라 절단한 단면도이고,
도 6a, 도 7a, 도 8a 및 도 9a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이고,
도 6b, 도 6c, 도 7b, 도 7c, 도 8b, 도 8c, 도 9b 및 도 9c는 각각 도 6a, 도 7a, 도 8a, 도 9a의 B - B'선을 따라 절단한 단면도들이고,
도 10a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 변형예의 배치도이고,
도 10b 및 도 10c는 도 10a의 B - B'선을 따라 절단한 단면도이며,
도 11은 본 발명과 같은 배선 구조에서 중간막 구성의 존재를 검출할 수있는 원리를 설명하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 게이트선
24:게이트끝단 26:게이트 전극
27: 유지 전극 28: 유지 전극선
30: 게이트 절연막 40: 반도체층
55, 56: 저항성 접촉층 62: 데이터선
65: 소스 전극 66: 드레인 전극
67: 드레인 전극 확장부 68: 데이터 끝단
70: 보호막 82: 화소 전극
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 구리 또는 구리 합금을 포함하는 배선, 이를 포함하는 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 기판은 매트릭스 배열의 화소를 구비하는 액정 표시 장치 또는 유기 EL 표시 장치 등 표시 장치의 기판으로 사용된다.
액정 표시 장치(Liquid Crystal Display)는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층을 포함하며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시키고, 이와 같이 재배열된 액정 분자들의 굴절율 이방성을 이용하여 투과되는 빛의 양을 조절하는 장치로서, 전극에 전달되는 화상 신호를 이미지의 각 도트별로 제어하기 위한 스위칭 소자로서 박막 트랜지스터를 사용한다.
유기 EL(organic Electro-Luminescence) 표시 장치는 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 각각의 화소에 발광을 위한 전류를 공급하는 구동 박막 트랜지스터와 스위칭 박막 트랜지스터를 구비한다.
한편, 액정 표시 장치 또는 유기 EL 표시 장치 등의 표시 면적이 점점 대형화됨에 따라, 상기 박막 트랜지스터와 연결되는 게이트선 및 데이터선이 길어져 배선 저항의 증가가 문제가 된다. 저항 증가에 따라 신호 지연 등의 문제가 유발되는데, 이를 위해 상기 게이트선 및 데이터선을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있다.
배선 재료 중 가장 낮은 범위의 비저항을 가지면서 가격이 낮은 물질로서 구리(Cu)를 들 수 있다. 구리는 비저항이 약 1.67μΩ㎝ (박막 상태에서는 2.0-2.3μΩ㎝)로, 약 2.65μΩ㎝ (박막 상태에서는 3.1μΩ㎝)인 알루미늄(Al)에 비해 비저항이 훨씬 낮다. 따라서, 실제 공정에서 구리로 이루어진 게이트선 및 데이터선 을 사용하게 되면, 알루미늄을 사용한 경우에 비해 신호 지연 등의 문제가 개선될 수 있다.
그러나, 구리는 유리 등의 절연 기판 또는 반도체층 등의 하부 구조물에 대한 접착성(adhesion)이 불량한 문제 점, 또한 구리 이온 상태에서 a-Si 또는 Si 내로의 확산이 매우 빠르기 때문에, 전압과 온도가 가해지는 구동조건 하에서 a-Si 또는 Si 내로 침투하거나, 배선 패턴 형성을 위한 후속의 식각 공정시 식각액(etchant)에 용해된 구리 이온, 또는 식각 후 포토레지스트 패턴 제거를 위한 스트리핑 공정에서 스트리퍼액(stripper)에 용해된 구리 이온이 a-Si 층에 침투하여 결함층(defect site)를 형성하고 결국 누설 전류(leakage current)를 유발하여 TFT 특성을 저하시키는 문제점이 있다.
또한 구리 내로 상호 확산된 Si 역시 구리 배선의 비저항을 증가시켜 저저항 배선으로서의 특성을 크게 감소시키는 문제점, 또한 화학 물질에 대한 내화학성이 취약하여 후속 공정에서 식각액등 화학 물질에 노출될 경우 쉽게 산화되거나 부식되는 문제점이 있다.
따라서 구리 단독으로는 배선 재료로서 사용하기 어렵고, 하부에 배리어막과 상부에 캡핑막을 포함하는 다중막의 형태로 사용하는 것이 일반적이다. 그러나 이러한 다중막을 패터닝하기 위한 식각 공정, 또한 포토레지스트 패턴 제거를 위한 스트리핑 공정 시 캡핑막과 구리막의 계면 또는 배리어막과 구리막과의 계면에서 소위 배터리 효과(battery effect)에 따라 구리막이 선택적으로 부식되어, 캡핑막(3)의 오버행(overhang)이 형성되는 등 배선의 측면 프로파일 불량이 야기되어 후 속막 형성 시 각종 크랙(crack)을 유발하는 등 배선의 신뢰성을 저하시킬 수 있다.
본 발명의 제1 목적은 배선 패터닝 공정시 양호한 측면 프로파일을 갖는 배선을 제공하는 것이다.
본 발명의 제2 목적은 배선 패터닝 공정시 양호한 측면 프로파일을 갖는 배선을 형성하는 방법을 제공하는 것이다.
본 발명의 제3 목적은 상기 배선을 포함하는 박막 트랜지스터 기판 및 그 제조 방법을 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 배선은 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 중간막, 및 상기 중간막 상에 형성된 캡핑막을 포함한다.
또한 상기 배리어막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 중간막은 구리 질화물, 또는 구리 산화물, 또는 구리 산질화물을 포함할 수 있다. 또한 상기 캡핑막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 하부 구조물은 절연 기판, 반도체층 또는 절연막일 수 있다.
또한 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 배선 은 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 제1 중간막, 상기 제1 중간막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 제2 중간막, 및 상기 제2 중간막 상에 형성된 캡핑막을 포함한다.
또한 상기 배리어막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 제1 중간막 또는 제2 중간막은 구리 질화물, 또는 구리 산화물, 또는 구리 산질화물을 포함할 수 있다. 또한 상기 캡핑막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 하부 구조물은 절연 기판, 반도체층 또는 절연막일 수 있다.
또한 상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 배선 형성 방법은 하부 구조물 상에 배리어막을 형성하는 단계, 상기 배리어막이 형성되어 있는 하부 구조물 상에 구리 또는 구리 합금을 포함하는 구리 도전막을 형성하는 단계, 상기 구리 도전막 상에 중간막을 형성하는 단계, 및 상기 중간막 상에 캡핑막을 형성하는 단계를 포함하다. 또한 상기 중간막을 형성하는 단계는 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계를 포함할 수 있다. 또한 상기 중간막을 형성하는 단계는 산소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계를 포함할 수 있다. 또한 상기 중간막을 형성하는 단계는 산소 및 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링 하는 단계를 포함할 수 있다. 또한 상기 중간막을 형성하는 단계는 진공 브레이크 단계를 포함할 수 있다.
또한 또한 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 배선 구조 형성 방법은 하부 구조물 상에 배리어막을 형성하는 단계, 상기 배리어막 상에 제1 중간막을 형성하는 단계, 상기 제1 중간막 상에 구리 또는 구리 합금을 포함하는 구리 도전막을 형성하는 단계, 상기 구리 도전막 상에 제2 중간막을 형성하는 단계, 및 상기 중간막 상에 캡핑막을 형성하는 단계를 포함하할 수 있다. 또한 상기 제1 중간막 또는 제2 중간막을 형성하는 단계는 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계를 포함할 수 있다. 또한 상기 제1 중간막 또는 제2 중간막을 형성하는 단계는 산소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계를 포함할 수 있다. 또한 상기 제1 중간막 또는 제2 중간막을 형성하는 단계는 산소 및 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계를 포함할 수 있다. 또한 상기 제1 중간막 또는 제2 중간막을 형성하는 단계는 진공 브레이크 단계를 포함할 수 있다.
또한 상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막트랜지스터 기판은 절연 기판 상에 형성되고 제1 방항으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선, 상기 절연 기판 위에 상기 게이트 배선과 절연되어 형성되고, 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선, 상기 게이트 배선과 상기 데이 터 배선 상에 각 화소마다 형성되며 상기 드레인 전극과 연결된 화소 전극을 포함하되, 상기 게이트 배선 및/또는 상기 데이터 배선은 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 구리 질화물을 포함하는 중간막, 및 상기 중간막 상에 형성된 캡핑막을 포함한다. 또한 상기 배리어막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 중간막은 구리 질화물, 또는 구리 산화물, 또는 구리 산질화물을 포함할 수 있다. 또한 상기 캡핑막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 하부 구조물은 절연 기판, 반도체층 또는 절연막일 수 있다.
또한 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 박막트랜지스터 기판은 절연 기판 상에 형성되고 제1 방항으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선, 상기 절연 기판 위에 상기 게이트 배선과 절연되어 형성되고, 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선, 상기 게이트 배선과 상기 데이터 배선 상에 각 화소마다 형성되며 상기 드레인 전극과 연결된 화소 전극을 포함하되, 상기 게이트 배선 및/또는 상기 데이터 배선은 하부 구조물 상에 형성된 배리어막, 상기 배리어막 상에 형성된 제1 중간막, 상기 제1 중간막 상에 형성된 구 리 또는 구리 합금을 포함하는 구리 도전막, 상기 구리 도전막 상에 형성된 제2 중간막, 및 상기 중간막 상에 형성된 캡핑막을 포함한다. 또한 상기 배리어막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 제1 중간막 또는 제2 중간막은 구리 질화물, 또는 구리 산화물, 또는 구리 산질화물을 포함할 수 있다. 또한 상기 캡핑막은 Mo 또는 Mo 합금을 포함할 수 있다. 또한 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함할 수 있다. 또한 상기 하부 구조물은 절연 기판, 반도체층 또는 절연막일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 배선 구조 및 배선 형성 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 배선 구조의 단면도이다. 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 배선 형성 방법의 공정 단계별 단면도들이다.
도 1을 참조하면, 하부 구조물(lower structure)(1) 위에 배리어막(barrier layer)(2a)을 개재하여 구리 도전막(2b)이 형성되어 있다. 구리 도전막(2b)의 상부에는 캡핑막(capping layer)(2d)이 위치하며, 구리 도전막(2b)과 캡핑막(2d) 사이에는 중간막(2c)이 형성되어 있다.
하부 구조물(1)은 배선(2) 등이 형성되는 면을 제공하며, 배선 등을 지지한다. 하부 구조물(1)은 상부에 형성되는 배선(2)과는 다른 구성을 가지며, 복수의 구성요소, 소자, 층 등이 조합되어 있는 복합물(complex)뿐만 아니라, 하나의 구성요소, 소자, 층 등으로 이루어진 단일 구조물을 포함한다.
예를 들어 유리 등으로 이루어진 절연 기판, 비정질 규소 등으로 이루어진 반도체층, 절연막일 수 있으며, 이에 제한되지 않는다.
하부 구조물(1) 상에는 주배선 재료로서 구리 또는 구리 합금을 포함하는 구리 도전막(2b)이 위치한다.
하부 구조물(1)과 구리 도전막(2b) 사이에는 구리 도전막(2b)과 하부 구조물(1)의 접착력을 증진시키고, 구리 이온이 하부 구조물(1)로 확산되는 것을 방지하는 배리어막(2a)이 위치한다.
구리는 하부 구조물(1)과의 접착력이 좋지 않아 구리 도전막(2b)을 적층하고 패터닝하는 과정에서 들뜨거나 벗겨지는 현상이 발생할 수 있다. 이를 방지하기 위해 구리 이외의 다른 물질을 포함하는 배리어막(2a)이 구리 도전막(2b)과 하부 구조물(1) 사이에 형성된다. 또, 배리어막(2a)은 구리 도전막(2b)으로부터 구리 이온이 예컨대 반도체층과 같은 하부 구조물(1)로 확산하는 것을 방지하여 하부 구조물(1)의 특성을 유지하며, 동시에 하부 구조물(1)의 물질이 구리 도전막(2b)으로 확산하는 것을 방지하여 구리 도전막(2b)의 비저항이 증가되는 것을 방지한다.
배리어막(2a)은 후술하는 캡핑막(2d)의 경우처럼 구리 도전막(2b) 등과 일괄 식각될 수 있는 물질, 즉 구리와의 식각 선택비가 적은 물질을 사용하는 것이 공정 단순화의 측면에서 유리하다. 이러한 조건을 만족시키는 물질로서 예를 들면 몰리브덴 계열의 Mo 또는, MoN, MoTi, MoNb, MoZr 등의 Mo 합금이 사용될 수 있다.
구리 도전막(2b)의 상부에는 구리 도전막(2b)이 식각 용액과 같은 화학 물질과 반응하여 부식하는 것을 방지하기 위한 캡핑막(2d)이 형성되어 있다. 예를 들 어, 구리 도전막(2b)의 패터닝 공정에 사용되는 식각액은 구리를 산화 및 부식시켜 비저항을 증가시킬 수 있다. 따라서 구리 도전막(2b)이 직접 식각액 등에 노출되지 않도록 상부에 캡핑막(2d)을 배치한다. 이때 캡핑막(2d)은 구리 도전막(2b) 패터닝용 식각액 등에 부식되지 않는 내화학성이 강한 물질을 사용하는데, 구리 도전막(2b)과 일괄 식각되는 물질을 사용하는 것이 공정 단순화의 측면에서 유리하다. 이러한 조건을 만족시키는 물질로서 예를 들면 몰리브덴 계열의 Mo 또는, MoN, MoTi, MoNb, MoZr 등의 Mo 합금이 사용될 수 있다.
도 2a 및 2b는 다중막 배선 구조의 패턴 프로파일 불량을 나타내는 도면이다.
도 2a 및 도 2b를 참조하면, 구리 도전막(2b)의 하부에 배리어막(2a)이, 상부에 캡핑막(2d)이 형성되는 경우, 배선의 식각 공정 또는 포토레지스트 패턴 제거 시 배리어막(2a) 또는 캡핑막(2d)과 구리 도전막(2b)의 계면에서는 구리와 배리어막(2a) 또는 캡핑막(2d)을 구성하는 물질(예컨대 Mo) 간 상호 전자 교환에 따른 갈바닉(galvanic) 부식이 일어난다. 따라서 활성 전위를 갖는 구리의 부식 속도가 빨라지고, 계면에서의 구리 도전막(2b)이 선택적으로 부식되어 배선 프로파일이 불량하게 된다. 특히 캡핑막(2d)의 오버행은 후속막 형성 시 크랙(crack) 등을 유발할 수 있어 배선의 신뢰도를 떨어뜨릴 수 있다.
상기한 바와 같은 갈바닉 부식을 방지하기 위해 도 1에 도시된 바와 같이 캡핑막(2d)과 구리 도전막(2b) 사이에는 구리 도전막(2b)과 캡핑막(2d)의 전자 교환을 방해하는 중간막(2c)이 삽입되어 있다. 중간막(2c)은 절연성을 가질 수 있으며, 전도성과 절연성의 중간 형태인 반도성을 갖더라도 전자 교환을 상당 부분 저 해하기 때문에 갈바닉 부식에 따른 오버행 현상을 감소시키는 효과가 있다. 이러한 중간막(2c)을 구성하는 물질은 절연성 또는 반도성을 갖는 물질이면 무방하나, 바람직하기로는 공정 단순화의 관점에서 하부의 구리 도전막(2b)의 물질과 동일한 계열의 합금을 사용할 수 있다. 중간막(2c)를 구성하는 물질로는 구리 질화물, 구리 산화물, 또는 구리 산질화물을 포함할 수 있다. 구리 질화물의 예로는 Cu3N 등을, 구리 산화물의 예로는 Cu2O, CuO 등을 들 수 있으며, 구리 산질화물의 예로는 구리산화물과 구리 질화물의 혼합 형태로서, Cu3N + CuO 또는 Cu3N + Cu2O 를 들 수 있다. 여기서 갈바닉 부식을 방지할 수 있는 구리 질화물, 또는 구리 산화물, 또는 구리 산질화막의 함량을 중간막을 구성하는 전체의 원소에 대하여 질소 또는 산소의 아토믹 퍼센트(atomic percent)로 나타내면 0.001 내지 50at%의 범위일 수 있다.
중간막(2c)의 두께는 중간막의 절연성 정도를 고려하여 결정할 수 있다. 즉, 중간막에 질소의 아토믹 퍼센트가 상대적으로 높거나, 전체적으로 절연성을 나타내는 경우 비교적 얇은 두께를 갖더라도 무방하지만, 질소의 아토믹 퍼센트가 상대적으로 낮거나, 전체적으로 반도성 내지 약한 전도성을 띠게 되면 비교적 두껍게 형성하는 것이 바람직하다. 예를 들어 약 50 내지 1000Å의 범위에서 조절될 수 있다.
이하, 도 1, 도 3a 내지 도 3d를 참조하여 상기한 바와 같은 배선 구조를 갖는 배선의 형성 방법에 대해 설명한다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 박막트랜지스터 배선 형성 방법의 공정 단계별 단면도들이다.
도 3a를 참조하면, 먼저 유리 등의 절연 기판, 반도체층, 절연막 등의 하부 구조물(1)을 준비한다. 이어서, 하부 구조물(1) 상에 예컨대 몰리브덴 계열의 Mo 또는, MoN, MoTi, MoNb, MoZr 등의 Mo 합금을 포함하는 물질을, 예를 들어 스퍼터링(sputtering) 등으로 증착하여 배리어막(2a)를 형성한다. 배리어막(2a)의 두께는 50 내지 500Å, 바람직하기로는 100 내지 300Å으로 형성할 수 있다.
이어서, 배리어막(2a) 상에 구리 또는 구리 합금을 예컨대 스퍼터링 등으로 증착하여 구리 도전막(2b)을 형성한다. 여기서 스퍼터링은 예컨대 챔버 내에 비활성 기체인 아르곤(Ar) 기체를 유입하면서, 구리 또는 구리 합금을 타겟(target)으로 하여 플라즈마 상태의 이온화된 Ar 양이온을 충돌시키는 방법으로 이루어진다. 구리 도전막(2b)의 두께는 1000 내지 3000Å, 바람직하기로는 1500 내지 2500Å으로 형성할 수 있다.
이어서, 동일한 챔버에서 아르곤 기체의 유입량을 감소시키고 질소(N2) 기체를 유입시키면서 인시츄(in-situ)로 반응성 스퍼터링(reactive sputtering)을 수행한다. 질소 기체는 비활성 기체인 아르곤 기체와는 달리 플라즈마 상태로 이온화되어 타겟에 충돌하는 경우 타겟 원자와 반응한다. 따라서 구리 또는 구리 합금을 타겟으로 하는 경우 구리 원자와 화학 반응하여 구리 질화물을 형성할 수 있다.
이러한 구리 질화물이 구리 도전막(2b) 상에 증착됨으로써 중간막(2c)이 형성된다. 이때, 모든 타겟 원소가 질소 기체와 반응하는 것은 아니다. 따라서, 아르곤 기체와 충돌한 구리 원자, 질소 기체와 충돌하였지만 반응하지 않은 구리 원 자 등이 증착되어 구리 질화물과 함께 중간막(2c)을 구성하게 된다.
챔버 내에 존재하는 아르곤 기체와 질소 기체는 90:10 내지 40:60의 비율을 가질 수 있으며 이러한 조건에서 중간막(2c)의 질소의 함량은 0.001 내지 50at%의 범위를 가질 수 있다. 중간막(2c)의 두께는 약 50 내지 1000Å 범위에서 조절될 수 있다.
한편, 구리 산화물(Cu2O, CuO 등)은 Ar 가스와 함께 O2 가스를 첨가함으로 얻어 질 수 있으며, 구리 산질화물(Cu(O,N)x)층의 경우 Ar 가스와 함께 N2+O2의 혼합 가스, NH3+O2의 혼합가스 또는 N2O, NO, NO2 등의 가스를 투입하여 형성할 수 있으며 이들의 혼합비를 조절하여 구리와 결합하는 질소와 산소의 비율을 변화시킬 수 있다.
또한 동일한 챔버 내에서 인시츄로 진행하지 않고 다른 진공 챔버로 이동한 후 질소 가스 또는 산소 가스를 포함하는 분위기에서 반응성 스퍼터링을 행하여 중간막(2c)를 형성할 수도 있다.
또한 스퍼터에서 다중막 증착 시 각각의 막 증착 사이에 진공 브레이크(break) 적용을 통하여 질소와 산소의 비율을 변화시킬 수 있다. 즉, 도 3a에 도시된 바와 같이 배리어막(2a)과 구리 도전막(2b) 을 연속 증착한 후, 진공 상태를 해제하면, 외기 중의 산소의 영향으로 도 3b에 도시된 바와 같이 구리 도전막(2b) 상부에 소정 두께의 산화막이 형성된다. 이러한 산화막은 본 발명의 중간막(2c)의 일부가 될 수 있다.
이어서, 도 3c에 도시된 바와 같이, 중간막(2c)의 상부에 아르곤 기체를 이 용한 스퍼터링으로 캡핑막(2d)을 형성한다. 여기서 캡핑막(2d)을 구성하는 물질인 상기 스퍼터링의 타겟으로는 하부의 중간막(2c) 및 구리 도전막(2b)을 구성하는 구리계 물질과 일괄 습식 식각이 가능한 물질, 즉 식각 선택비가 작은 물질을 사용할 수 있으며, 예를 들어 몰리브덴 계열의 Mo 또는, MoN, MoW, MoTi, MoNb, MoZr 등의 Mo 합금을 사용할 수 있다. 이로써 배리어막(2a), 구리 도전막(2b), 중간막(2c) 및 캡핑막(2d)으로 이루어지는 4층 다중막(2)이 형성된다.
그 후, 도 3d에 도시된 바와 같이, 다중막(2) 상부에 포토레지스트를 도포하고, 노광 및 현상하여 배선을 정의하는 포토레지스트 패턴(3)을 형성한다.
이어서, 포토레지스트 패턴(3)을 식각 마스크로 하여 캡핑막(2d), 중간막(2c), 구리 도전막(2b), 및 배리어막(2a)을 일괄로 식각하여 하부 구조물(1)을 노출시킨다. 식각액으로는 과산화수소 또는 질산을 베이스로 하는 식각액을 사용할 수 있으며, 인산, 초산 성분을 더 포함할 수 있다.
한편, 포토레지스트 패턴(3)을 식각 마스크로 하여 캡핑막(2d), 중간막(2c) 및 구리 도전막(2b)을 먼저 습식 식각하여 배리어막(2a)을 노출한 후, 포토레지스트 패턴(3)을 마스크로 배리어막(2a)을 식각하여 하부 구조물(1)을 노출시키는 방식으로 배선(2)을 패터닝할 수 있다.
여기서의 식각은 건식 식각으로 진행되며, HCl, Cl2, H2, O2 또는 이들의 조합을 포함하는 식각 기체를 사용할 수 있다. 이 경우, 습식 식각시 배리어막(2a)은 식각액에 의해 식각되지 않으며, 하부 구조물(1)을 덮고 있기 때문에, 구리 이온 등이 용해되어 있는 식각액에 의한 하부 구조물(1) 특성 변화를 방지할 수 있 다. 이 후, 포토레지스트 패턴(3)을 제거한다. 이로써 도 1에 도시된 바와 같은 배선(2) 패턴이 형성된다. 또한 배리어막(2a)의 식각시 포토레지스트 패턴(3)을 식각 마스크로 하여 건식 식각한 예를 나타내었으나, 배리어막(2a)의 상부막 습식 식각 후 포토레지스트 패턴(3)을 제거하고, 상기 상부막 패턴을 식각 마스크로 하여 건식 식각함으로써 배선을 형성하는 것도 가능하다.
이와 같이 형성된 배선(2)은 습식 식각 및 포토레지스트막 제거 공정에서 구리 도전막과 캡핑막 사이에 개재되어 있는 중간막이 전자의 이동을 막아 갈바닉 부식 형성을 억제하기 때문에 배선이 측면 부식 없이 선명하게 형성되며, 측면 프로파일이 오버행 등이 나타나지 않고, 양호한 테이퍼각을 가진다.
다음에, 도 4를 참조하여 본 발명의 배선 구조 및 형성 방법에 대한 다른 실시예를 설명한다.
도 4는 본 발명의 다른 실시예에 따른 박막트랜지스터 배선 구조를 나타내는 도면이다. 본 실시예에 따른 배선 구조의 특징은 배리어막(2a)과 구리 도전막(2b) 사이에 형성된 추가적인 중간막(2e) 구성에 있다. 이하, 도1 내지 3에 도시된 중간막(2c)는 제1 중간막, 상기 추가적인 중간막(2e)는 제2 중간막이라고 명명한다.도 4를 참조하면, 제2 중간막(2e)은 배리어막(2a)과 구리 도전막(2b) 사이에 형성되어, 구리 도전막(2b)과 배리어막(2a)의 전자 교환을 방해하는 역할을 한다. 제2 중간막(2e)은 제1 중간막(2c)과 마찬가지로 절연성을 가질 수 있으며, 전도성과 절연성의 중간 형태인 반도성을 갖더라도 전자 교환을 상당 부분 저해하기 때문에 갈바닉 부식에 따른 구리 도전막(2b)의 부식을 억제한다. 제1 중간막(2c)와 마찬가 지로, 제2 중간막(2e)을 구성하는 물질은 절연성 또는 반도성을 갖는 물질이면 무방하나, 바람직하기로는 공정 단순화의 관점에서 하부의 구리 도전막(2b)의 물질과 동일한 계열의 합금을 사용할 수 있다. 제2 중간막(2e)를 구성하는 물질로는 구리 질화물, 구리 산화물, 또는 구리 산질화물을 포함할 수 있다. 구리 질화물의 예로는 Cu3N 등을, 구리 산화물의 예로는 Cu2O, CuO 등을 들 수 있으며, 구리 산질화물의 예로는 구리산화물과 구리 질화물의 혼합 형태로서, Cu3N + CuO 또는 Cu3N + Cu2O 를 들 수 있다.
여기서 갈바닉 부식을 방지할 수 있는 구리 질화물, 또는 구리 산화물, 또는 구리 산질화막의 함량을 중간막을 구성하는 전체의 원소에 대하여 질소 또는 산소의 아토믹 퍼센트(atomic percent)로 나타내면 0.001 내지 50at%의 범위일 수 있다.
제1 중간막(2c)와 함께 제2 중간막(2e)을 추가로 형성하는 경우, 보다 완만한 배선프로파일을 형성할 수 있게 된다.
이하, 중간막(2e)의 형성 공정을 보다 상세히 설명한다.
먼저 유리 등의 절연 기판, 반도체층, 절연막 등의 하부 구조물(1)을 준비한다. 이어서, 하부 구조물(1) 상에 예컨대 몰리브덴 계열의 Mo 또는, MoN, MoTi, MoNb, MoZr 등의 Mo 합금을 포함하는 물질을, 예를 들어 스퍼터링(sputtering) 등으로 증착하여 배리어막(2a)를 형성한다. 배리어막(2a)의 두께는 50 내지 500Å, 바람직하기로는 100 내지 300Å으로 형성할 수 있다.
이어서, 구리 또는 구리 합금을 타겟(target)으로 한 챔버 내에 비활성 기체 인 아르곤(Ar) 기체를 유입하면서, 동시에 질소(N2) 기체를 유입시키면서 인시츄(in-situ)로 반응성 스퍼터링(reactive sputtering)을 수행한다. 그 결과 제2 중간막(2e)이 형성된다. 질소 기체는 비활성 기체인 아르곤 기체와는 달리 플라즈마 상태로 이온화되어 타겟에 충돌하는 경우 타겟 원자와 반응한다. 따라서 구리 또는 구리 합금을 타겟으로 하는 경우 구리 원자와 화학 반응하여 구리 질화물을 형성할 수 있다. 이러한 구리 질화물이 배리어막(2a) 상에 증착됨으로써 제2 중간막(2e)이 형성된다.
이때, 모든 타겟 원소가 질소 기체와 반응하는 것은 아니다. 따라서, 아르곤 기체와 충돌한 구리 원자, 질소 기체와 충돌하였지만 반응하지 않은 구리 원자 등이 증착되어 구리 질화물과 함께 제1 중간막(2c)을 구성하게 된다. 챔버 내에 존재하는 아르곤 기체와 질소 기체는 90:10 내지 40:60의 비율을 가질 수 있으며 이러한 조건에서 제1 중간막(2c)의 질소의 함량은 0.001 내지 50at%의 범위를 가질 수 있다. 제1 중간막(2c)의 두께는 약 50 내지 1000Å 범위에서 조절될 수 있다.
한편, 구리 산화물(Cu2O, CuO 등)은 Ar 가스와 함께 O2 가스를 첨가함으로 얻어 질 수 있으며, 구리 산질화물층의 경우 Ar 가스와 함께 N2+O2의 혼합 가스, NH3+O2의 혼합가스 또는 N2O, NO, NO2 등의 가스를 투입하여 형성할 수 있으며 이들의 혼합비를 조절하여 구리와 결합하는 질소와 산소의 비율을 변화시킬 수 있다. 이 후, 질소 또는 산소 가스의 유입을 중단하고 아르곤 기체 분위기에서 구리 또는 구리 합금 타겟에 의한 스퍼터링을 행하여 구리 도전막(2b)를 형성한다.
그 후, 다시 질소 또는 산소 가스를 유입하여 반응성 스퍼터링을 행하여 구 리 질화물, 또는 구리 산화물, 또는 구리 산질화물의 제1 중간막(2c)을 형성한다. 여기서, 제1 중간막(2c) 형성은 도 3b를 참조로 설명된 바와 같이 진공 브레이크를 통한 산화막 형성으로 일부 형성될 수 있음은 물론이다. 또한 제2 중간막(2e)은 배리어막(2a) 형성과 동일한 챔버에서 인시튜로 형성되는 대신, 다른 챔버로 이동 후 질소 또는 산소 분위기에서 반응성 스퍼터링을 행하여 형성할 수 있다.
이 후로는 이전 실시예의 경우와 마찬가지로, 캡핑막(2d)을 형성하고, 포토리소그래피 등을 이용하여 배선(2)의 패턴을 완성한다.
본 발명의 배선 구조에서 제1 및 제2 중간막(2c 및 2e)의 존재는 이하에서 설명하는 방식으로 확인 될 수 있다.
도 11을 참조하면, 배리어막(2a) 및 캡핑막(2d)을 Mo 로 하고 도전막(2b)을 Cu 로 한 경우, 배리어막(Mo)과 도전막(Cu) 또는 캡핑막(Mo)과 도전막(Cu) 사이의 중간막의 존재를, SIMS(Secondary Ion Mass Spectroscopy), XPS(X-ray Photoelectron Microsco) 등의 분석 툴을 이용하여 박막에 함유된 산소 또는 질소 원소의 농도를 검출하는 방식으로 확인하는 원리를 설명하고 있다.
여기서, IOMo 은 배리어막 또는 캡핑막(Mo)에 존재하는 산소, 질소 또는 산소와 질소의 합한 농도값을 나타내며, IOCu 은 도전막(Cu)에 존재하는 산소, 질소 또는 산소와 질소의 합한 농도값을 나타내고, △I 는 [(중간막에 존재하는 산소, 질소 또는 산소와 질소의 합한 농도값)-(IOMo, IOCu 또는 IOMo 및 IOCu 의 평균값)]을 나타낸다. 이러한 방법으로 분석할 때, 본 발명의 중간막은, 5 < [△I/IOMo*100, △I/ IOCu*100, 또는 2*△I/(IOMo+IOCu) < 10000 의 범위에 있는 것이 바람직하다.
이상 설명한 본 발명의 일 실시예에 따른 배선 구조 및 배선의 형성 방법은 액정 표시 장치, 유기 EL 표시 장치 등에 사용되는 박막 트랜지스터 기판, 반도체 소자, 반도체 장치 등에 적용될 수 있으며, 그밖에도 정밀한 배선 패턴이 요구되는 어떠한 분야에도 적용 가능하다. 이하 박막 트랜지스터 기판에 적용된 예를 설명하지만 이에 제한되는 것이 아님은 명백하다.먼저 도 5a 및 도 5b를 참조하여 상기한 바와 같은 배선 구조를 포함하는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대하여 설명한다. 본 발명의 일 실시예에 따른 배선 구조가 동일하게 적용되는 부분에 대해서는 본 실시예가 당업자에게 명확하게 유추 또는 이해될 수 있는 범위 내에서 설명을 생략하거나 간략화한다.
도 5a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 5b 및 도 5c는 도 5a의 B - B' 선을 따라 절단한 단면도이다. 도 6a, 도 7a, 도 8a 및 도 9a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이다. 도 6b, 도 6c, 도 7b, 도 7c, 도 8b, 도 8c, 도 9b 및 도 9c는 각각 도 6a, 도 7a, 도 8a, 도 9a의 B - B'선을 따라 절단한 단면도들이다.
도 6a 및 도 6b에 도시된 바와 같이 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부 회로로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게이 트선(22)에 연결된 게이트 전극(26), 유지 전극(27) 및 유지 전극선(28)을 포함한다.
각 화소의 유지 전극(27)은 화소 영역을 가로질러 뻗어있는 유지 전극선(28)을 통해 연결되어 있다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.
이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 게이트 배선이 아닌 다른 배선과 함께 형성될 수도 있다. 또한 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
도 5b에 도시된 바와 같이 게이트 배선(22, 24, 26, 27)은 배리어막(221, 241, 261, 271), 구리(Cu) 또는 구리 합금으로 이루어진 구리 도전막(222, 242, 262, 272), 구리 질화물, 또는 구리 산화물, 또는 구리 산질화물을 포함하는 중간막(223, 243, 263, 273) 및 캡핑막(224, 244, 264, 274)의 4층 다중막으로 형성되어 있다. 또한 도면에 직접 도시되지는 않았지만, 유지 전극선(28)도 다른 게이트 배선(22, 24, 26, 27)과 동일한 구조를 갖는다. 이하에서 설명되는 다중막 구조의 게이트 배선에는 유지 전극선(28)도 포함되며, 다른 게이트 배선(22, 24, 26, 27)의 다층 구조상 특징이 동일하게 적용된다.
이와 같은 다중막 구조의 게이트 배선(22, 24, 26, 27, 28)에는 상기한 바와 같은 본 발명의 일 실시예에 따른 배선 구조가 적용된다. 여기서 배리어막(221, 241, 261, 271)은 상부의 구리 도전막(222, 242, 262, 272)의 절연 기판(10)에 대한 접착을 보조하고, 절연 기판(10)을 구성하는 물질과 구리 도전막(222, 242, 262, 272)을 구성하는 물질이 상호 확산되지 않도록 한다.
또 구리 도전막(222, 242, 262, 272)과 캡핑막(224, 244, 264, 274) 사이에 위치하는 중간막(223, 243, 263, 273)은 전자 교환에 따른 갈바닉 부식을 방지하여, 배선 패터닝 시 발생할 수 있는 상부 캡핑막(224, 244, 264, 274)의 오버행 등 배선 프로파일 불량을 방지한다.
한편 게이트 배선(22, 24, 26, 27, 28) 바로 아래의 절연 기판(10)은 일괄 식각에 따른 구리 이온의 침투가 크게 문제되지 않으므로, 배리어막(221, 241, 261, 271)을 캡핑막(224, 244, 264, 274)의 경우처럼 구리 도전막(222, 242, 262, 272) 등과 일괄 식각될 수 있는 물질을 사용할 수도 있다.
본 실시예의 게이트 배선(22, 24, 26, 27, 28) 구조는 배리어막(221, 241, 261, 271), 구리 도전막(222, 242, 262, 272), 중간막(223, 243, 263, 273) 및 캡핑막(224, 244, 264, 274) 의 4층 구조로 설명되었다. 이는 도 1을 참조하여 설명한 바와 같은 배선 구조와 동일하다.
한편, 도 5c에 도시된 바와 같이, 게이트 배선(22, 24, 26, 27, 28)은 배리어막(221, 241, 261, 271), 중간막(225, 245, 265, 275), 구리 도전막(222, 242, 262, 272), 중간막(223, 243, 263, 273) 및 캡핑막(224, 244, 264, 274) 의 5층 구조로 형성될 수도 있다. 이는 도 4를 참조하여 설명한 바와 같은 배선 구조와 동일한 것이며, 그 형성 방법 역시 전술한 바와 동일하다.
기판(10), 게이트 배선(22, 24, 26, 27, 28)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
도 5b를 참조하면, 이러한 데이터 배선(62, 65, 66, 67, 68)은 게이트 배선(22, 24, 26, 27)에서와 같이 배리어막(621, 651, 661, 671, 681), 구리(Cu) 또는 구리 합금으로 이루어진 구리 도전막(622, 652, 662, 672, 682), 구리 질화물을 포함하는 중간막(623, 653, 663, 673, 683) 및 캡핑막(624, 654, 664, 674, 684)의 4층 다중막 구조를 갖는다. 이와 같은 다중막 구조의 데이터 배선(62, 65, 66, 67, 68)에는 도 1을 참조하여 설명된 본 발명의 일 실시예에 따른 배선 구조가 적용된다.
여기서 배리어막(621, 651, 661, 671, 681)은 하부 구조물, 즉 여기서는 저항성 접촉층(55, 56)과 게이트 절연막(30)에 대한 구리 도전막(622, 652, 662, 672, 682)의 접착력을 보조하고, 저항성 접촉층(55, 56)과 게이트 절연막(30)을 이루는 물질과 구리 도전막(622, 652, 662, 672, 682)을 구성하는 물질이 상호 확산되지 않도록 한다.
또한 후속 공정인 데이터 배선(62, 65, 66, 67, 68)의 습식 식각 공정, 특히 채널부의 소스 전극(65) 및 드레인 전극(66)을 형성하기 위한 습식 식각 공정시, 식각액에 용해된 구리 이온이 박막 트랜지스터의 채널부를 구성하는 하부의 저항성 접촉층(55, 56)이나 그 하부의 반도체층(40)까지 침투하여 박막 트랜지스터 특성이 악화되는 것을 방지한다. 또 구리 도전막(222, 242, 262, 272)과 캡핑막(224, 244, 264, 274) 사이에 중간막(223, 243, 263, 273)이 위치하여 전자 교환에 따른 갈바닉 부식을 방지한다.
또한 도 5c를 참조하면, 데이터 배선(62, 65, 66, 67, 68)은 게이트 배선(22, 24, 26, 27)에서와 같이 배리어막(621, 651, 661, 671, 681), 중간막(625, 655, 665, 675, 685), 구리(Cu) 또는 구리 합금으로 이루어진 구리 도전막(622, 652, 662, 672, 682), 구리 질화물을 포함하는 중간막(623, 653, 663, 673, 683) 및 캡핑막(624, 654, 664, 674, 684)의 5층 다중막 구조를 가질 수도 있다. 이와 같은 다중막 구조의 데이터 배선(62, 65, 66, 67, 68)에는 도 4를 참조하여 설명된 본 발명의 다른 실시예에 따른 배선 구조가 적용된다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다.
여기서 게이트 전극(26), 그 위에 형성된 반도체층(40), 저항성 접촉층(55, 56) 및 소스 전극(65)과 드레인 전극(66)이 박막 트랜지스터를 구성하며, 이때 반도체층(40)은 박막 트랜지스터의 채널부를 이룬다.
데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2) 로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 끝단(68)을 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 컨택홀(74)이 형성되어 있다. 보호막(70) 위에는 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 ITO로 이루어져 있다.
상기한 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 액정 표시 장치 등에 적용될 수 있다.
계속해서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 6a 내지 도 9c를 참조하여 상세히 설명한다.
먼저 도 6a 및 도 6b에 도시된 바와 같이, 절연 기판(10) 상에 배리어막(221, 241, 261, 271), 구리 또는 구리 합금을 포함하는 구리 도전막(222, 242, 262, 272), 구리 질화물, 또는 구리 산화물, 또는 구리 산질화물을 포함하는 중간막(223, 243, 263, 273) 및 캡핑막(224, 244, 264, 274)을 예컨대 스퍼터링 등의 방법으로 순차적으로 적층한 게이트 다중막을 형성한다. 이어서, 상기 게이트 다중막의 상부에 게이트 배선(22, 24, 26, 27, 28)을 정의하는 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 하여 캡핑막(224, 244, 264, 274), 중간막(223, 243, 263, 273), 구리 도전막(222, 242, 262, 272) 및 배리어막(221, 241, 261, 271)을 순차적으로 습식 식각한다.
또는 캡핑막(224, 244, 264, 274), 중간막(223, 243, 263, 273) 및 구리 도전막(222, 242, 262, 272)을 순차로 습식 식각한 후, 포토레지스트 패턴을 마스크로 하여 또는 포토레지스트 제거 후 캡핑막(224, 244, 264, 274), 중간막(223, 243, 263, 273) 및 구리 도전막(222, 242, 262, 272)의 금속막 패턴을 이용하여 배리어막(221, 241, 261, 271)을 건식 식각하고 포토레지스트 패턴을 제거할 수도 있다. 이로써 게이트선(22), 게이트 전극(26), 게이트 끝단(24), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 24, 26, 27, 28)이 완성된다.
이와 같은 게이트 배선(22, 24, 26, 27, 28) 형성 방법으로는 도 3a 내지 3d를 참조로 설명된 본 발명의 일 실시예에 따른 배선 형성 방법이 동일하게 적용된다. 즉, 중간막(223, 243, 263, 273)은 하부의 구리 도전막(222, 242, 262, 272) 형성 후 구리를 타겟으로 하는 챔버 내에서 질소 가스 또는 산소 가스 분위기에서 반응성 스퍼터링을 행하여 형성할 수 있으며, 중간막(223, 243, 263, 273) 일부는 구리 도전막(222, 242, 262, 272) 형성 후 진공 브레이크를 도입하여 자연 산화막 등을 이용하여 형성할 수도 있다.
또한 도 6c를 참조하면, 게이트 배선(22, 24, 26, 27, 28)은 배리어막(221, 241, 261, 271), 중간막(225, 245, 265, 275), 구리 도전막(222, 242, 262, 272), 중간막(223, 243, 263, 273) 및 캡핑막(224, 244, 264, 274) 의 5층 구조로 형성될 수도 있다. 이는 도 4를 참조하여 설명한 바와 같은 배선 구조와 동일한 것이며, 그 형성 방법 역시 전술한 바와 동일하다.
즉, 배리어막(221, 241, 261, 271) 형성 후, 구리를 타겟으로 하는 챔버 내에서 아르곤 가스와 함께 질소 또는 산소 분위기의 반응성 스퍼터링을 행하여 소정 두께의 중간막(225, 245, 265, 275)을 형성한 후, 챔버 내의 질소 또는 산소 가스의 유입을 차단하고 아르곤 가스 분위기에서 스퍼터링을 행하여 구리 도전막(222, 242, 262, 272)을 형성한 후, 다시 챔버 내에 질소 또는 산소 가스를 아르곤 가스와 함께 주입하여 중간막(223, 243, 263, 273)을 형성한다. 중간막(223, 243, 263, 273) 일부는 다른 방법으로 형성될 수도 있는데, 중간막(225, 245, 265, 275) 및 구리 도전막(222, 242, 262, 272)을 형성한 후 진공 브레이크를 행하여 구리 도전막(222, 242, 262, 272) 상에 형성된 자연 산화막 등을 이용할 수 있다.
완성된 게이트 배선(22, 24, 26, 27, 28)은 도 1의 실시예에서 설명한 바와 같이 습식 식각 및 포토레지스트막 제거 공정에서 구리 도전막(222, 242, 262, 272)과 캡핑막(224, 244, 264, 274) 사이에 개재되어 있는 중간막(223, 243, 263, 273), 또는 배리어막(221, 241, 261, 271)과 구리 도전막(222, 242, 262, 272) 사이에 형성된 중간막(225, 245, 265, 275)이 전자의 이동을 막아 갈바닉 부식 형성을 억제하기 때문에 배선이 측면 부식 없이 선명하게 형성되며 측면 프로파일이 오버행 등을 나타내지 않고 양호한 테이퍼각을 갖는다.
이어서, 도 7a 내지 도 7c에 도시된 바와 같이, 질화 규소 등으로 이루어진 게이트 절연막(30), 진성 비정질 규소층 및 도핑된 비정질 규소층을 예컨대, 화학 기상 증착법(Chemical Vapor Deposition; CVD)을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 진성 비정질 규소층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 일부가 섬 모양의 반도체층(40)과 도핑된 반도체층(50)을 형성한다.
이어서, 도 8a 및 도 8b를 참조하면, 게이트 절연막(30) 및 저항성 접촉층(50) 위에 스퍼터링 등의 방법으로 배리어막(621, 651, 661, 671, 681), 구리 또는 구리 합금을 포함하는 구리 도전막(622, 652, 662, 672, 682), 구리 질화물, 또는 구리 산화물, 또는 구리 산질화물을 포함하는 중간막(623, 653, 663, 673, 683) 및 캡핑막(624, 654, 664, 674, 684)을 순차적으로 적층한 데이터 다중막을 형성한다.
이어서, 상기 데이터 다중막의 상부에 데이터 배선(62, 65, 66, 67, 68)을 정의하는 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 하여 캡핑막(624, 654, 664, 674, 684), 중간막(623, 653, 663, 673, 683), 구리 도전막(622, 652, 662, 672, 682) 및 배리어막(621, 651, 661, 671, 681)을 일괄로 식각한다. 또는 다른 방식으로서, 캡핑막(624, 654, 664, 674, 684), 중간막(623, 653, 663, 673, 683) 및 구리 도전막(622, 652, 662, 672, 682)을 습식 식각한 후 하부의 배리어막(621, 651, 661, 671, 681)을 노출한다. 이어서, 포토레지스트 패턴을 마스크로 하여 배리어막(621, 651, 661, 671, 681)을 건식 식각한다. 또는 포토레지스트 마 스크 제거 후 상부의 배선 패턴을 이용해 배리어막(621, 651, 661, 671, 681)을 건식 식각할 수도 있다. 또한 배리어막(621, 651, 661, 671, 681)과 저항성 접촉층(55, 56) 및 반도체층(40)을 동시에 건식 식각하는 것도 가능하다.
이로써 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)을 포함하는 데이터 배선(62, 65, 66, 67, 68)이 완성된다.
이상 설명된 데이터 배선(62, 65, 66, 67, 68) 형성 방법으로는 본 발명의 일 실시예에 따른 배선 형성 방법이 동일하게 적용된다. 따라서 완성된 데이터 배선(62, 65, 66, 67, 68)은 도 1의 실시예에서 설명한 바와 같이 습식 식각 및 포토레지스트막 제거 공정에서 구리 도전막(622, 652, 662, 672, 682)과 캡핑막(624, 654, 664, 674, 684) 사이에 개재되어 있는 중간막(623, 653, 663, 673, 683)이 전자의 이동을 막아 갈바닉 부식 형성을 억제하기 때문에 배선이 측면 부식 없이 선명하게 형성되며 측면 프로파일이 오버행 등을 나타내지 않고 양호한 테이퍼각을 갖는다.
또한, 도 8c를 참조하면, 게이트 배선(22, 24, 26, 27)의 경우와 마찬가지로 데이터 배선(62, 65, 66, 67, 68) 구조 역시 5층 구조로 할 수 있다. 즉, 구리 도전막(622, 652, 662, 672, 682)과 배리어막(621, 651, 661, 671, 681) 사이에 중간 막(625, 655, 665, 675, 685)를 추가 형성한다. 중간막(623, 653, 663, 673, 683) 외에, 중간막(625, 655, 665, 675, 685)이 추가되므로 식각 공정 후 배선 프로파일이 보다 개선될 수 있다. 이에 대한 배선 형성 방법은 도 4를 참조로 설명한 바와 동일하다.
이어서, 상기 배리어막(621, 651, 661, 671, 681)의 건식 식각에 연속하여 데이터 배선(62, 65, 66, 67, 68)으로 가리지 않는 도핑된 반도체층(50)을 건식 식각하여 데이터 배선(62, 65, 66, 67, 68)을 게이트 전극(26)을 중심으로 양쪽으로 저항성 접촉층(55, 56)을 형성하고, 그 사이의 반도체층(40)을 노출시킨다. 이때, 배리어막(621, 651, 661, 671, 681)의 식각에 사용된 기체를 도핑된 반도체층(50)의 건식 식각에 그대로 사용할 수 있으며, 식각 기체를 바꾸어 연속적으로 식각할 수도 있다. 이로써 게이트 전극(26), 그 위에 형성된 반도체층(40), 저항성 접촉층(55, 56) 및 소스 전극(65)과 드레인 전극(66)으로 구성되며, 게이트 전극(26)이 반도체층(40)의 채널부의 하부에 존재하는 바텀 게이트 방식의 박막 트랜지스터가 완성된다.
이어서, 도 9a 및 도 9c에 도시된 바와 같이 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등을 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(70)을 형성한다.
이어서, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝 하여, 게이트 끝단(24), 드레인 전극 확장부(67) 및 데이터 끝단(68)을 드러내는 컨택홀(74, 77, 78)을 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 컨택홀을 형성할 수 있으며, 게이트 절연막(30)과 보호막(70)에 대하여 실질적으로 동일한 식각비를 갖는 식각 조건으로 실시하는 것이 바람직하다.
이어서, 마지막으로 도 5a 및 도 5c에 도시된 바와 같이, ITO막을 증착하고 사진 식각하여 컨택홀(77)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 컨택홀(74, 78)을 통하여 게이트 끝단(24) 및 데이터 끝단(68)과 각각 연결되는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)을 형성한다.
본 실시예에서는 반도체층이 섬형으로 형성되어 있으며, 데이터 배선과 서로 다른 패턴을 갖는 박막 트랜지스터 기판 및 그의 제조 방법에 대해 설명하였으나, 반도체층과 데이터 배선이 실질적으로 동일한 패턴을 갖는 박막 트랜지스터 기판 및 그의 제조 방법에 대해서도 동일하게 적용할 수 있다. 이에 대하여 도 10a 내지 도 10c를 참조하여 설명한다.
도 10a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 변형예의 배치도이다. 도 10b 및 도 10c는 도 10a의 B - B'선을 따라 절단한 단면도이다.
도 10a 내지 도 10c에 도시된 바와 같이 본 변형예에서는 반도체층(42, 44, 48)과 저항성 접촉층(52, 55, 56, 58)이 데이터 배선(62, 65, 66, 67, 68)과 대체로 동일한 패턴의 선형으로 형성되어 있는 것을 제외하고는 도 6a 내지 도 6c에서와 대체로 동일한 구조를 갖는다. 단, 저항성 접촉층(52, 55, 56, 58)은 데이터 배선(62, 65, 66, 67, 68)과 실질적으로 동일한 패턴이지만 반도체층(44)은 채널부에 서 분리되지 않고 연결되어 있는 점이 다르다. 이러한 박막 트랜지스터 기판의 제조 방법은 서로 다른 마스크를 사용하여 반도체층과 데이터 배선을 형성한 본 발명의 일 실시예와는 달리 슬릿 또는 반투과막을 포함하는 하나의 마스크를 사용하여 데이터 배선과 저항성 접촉층 및 데이터 배선을 패터닝한다.
기타 다른 공정은 본 발명의 일 실시예에 따른 제조 방법과 실질적으로 동일하며, 당업자의 입장에서 용이하게 실시할 수 있기 때문에 그에 대한 구체적인 설명은 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 배선 구조 및 배선 형성 방법에 따르면 하부 구조물에 대하여 구리 도전막의 양호한 접착력을 유지하면서도, 구리 도전막의 화학적 반응에 의한 산화 또는 부식을 방지할 수 있다. 또한, 패터닝 공정에서 구리 도전막의 선택적 부식에 의한 오버행 현상을 방지하고 양호한 측면 프로파일을 형성함으로써, 저저항 구리 배선의 신뢰성을 확보할 수 있다.
또, 본 발명의 실시예들에 따른 박막 트랜지스터 기판 및 그 제조 방법에 따 르면 상기한 바와 같이 게이트 배선 및/또는 데이터 배선의 신뢰성이 확보되어 신호 특성이 좋아지고, 화질이 개선될 수 있다.

Claims (44)

  1. 하부 구조물 상에 형성된 배리어막;
    상기 배리어막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막;
    상기 구리 도전막 상에 형성된 중간막; 및
    상기 중간막 상에 형성된 캡핑막을 포함하는 배선.
  2. 제1항에 있어서, 상기 배리어막은 Mo 또는 Mo 합금을 포함하는 배선.
  3. 제2항에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 배선.
  4. 제1항에 있어서, 상기 중간막은 구리 질화물을 포함하는 배선.
  5. 제1항에 있어서, 상기 중간막은 구리 산화물을 포함하는 배선.
  6. 제1항에 있어서, 상기 중간막은 구리 산질화물을 포함하는 배선.
  7. 제1항에 있어서, 상기 캡핑막은 Mo 또는 Mo 합금을 포함하는 배선.
  8. 제7항에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 배선.
  9. 제1항에 있어서,
    상기 하부 구조물은 절연 기판, 반도체층 또는 절연막인 배선.
  10. 하부 구조물 상에 형성된 배리어막;
    상기 배리어막 상에 형성된 제1 중간막;
    상기 제1 중간막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막;
    상기 구리 도전막 상에 형성된 제2 중간막; 및
    상기 제2 중간막 상에 형성된 캡핑막을 포함하는 배선.
  11. 제10항에 있어서, 상기 배리어막은 Mo 또는 Mo 합금을 포함하는 배선.
  12. 제11항에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 배선.
  13. 제10항에 있어서, 상기 제1 중간막 및 상기 제2 중간막중 적어도 하나는 구리 질화물을 포함하는 배선.
  14. 제10항에 있어서, 상기 제1 중간막 및 상기 제2 중간막 중 적어도 하나는 구리 산화물을 포함하는 배선.
  15. 제10항에 있어서, 상기 제1 중간막 및 상기 제2 중간막 중 적어도 하나는 구리 산질화물을 포함하는 배선.
  16. 제10항에 있어서, 상기 캡핑막은 Mo 또는 Mo 합금을 포함하는 배선.
  17. 제16항에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 배선.
  18. 제10항에 있어서,
    상기 하부 구조물은 절연 기판, 반도체층 또는 절연막인 배선.
  19. 하부 구조물 상에 배리어막을 형성하는 단계;
    상기 배리어막이 형성되어 있는 하부 구조물 상에 구리 또는 구리 합금을 포함하는 구리 도전막을 형성하는 단계;
    상기 구리 도전막 상에 중간막을 형성하는 단계; 및
    상기 중간막 상에 캡핑막을 형성하는 단계를 포함하는 배선 형성 방법.
  20. 제19항에 있어서, 상기 중간막을 형성하는 단계는 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계인 배선 형성 방법.
  21. 제19항에 있어서, 상기 중간막을 형성하는 단계는 산소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계인 배선 형성 방법.
  22. 제19항에 있어서, 상기 중간막을 형성하는 단계는 산소 및 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계인 배선 형성 방법.
  23. 제19항에 있어서, 상기 중간막을 형성하는 단계는 진공 브레이크 단계에서 형성되는 배선 형성 방법.
  24. 하부 구조물 상에 배리어막을 형성하는 단계;
    상기 배리어막 상에 제1 중간막을 형성하는 단계;
    상기 제1 중간막 상에 구리 또는 구리 합금을 포함하는 구리 도전막을 형성하는 단계;
    상기 구리 도전막 상에 제2 중간막을 형성하는 단계; 및
    상기 중간막 상에 캡핑막을 형성하는 단계를 포함하는 배선 형성 방법.
  25. 제24항에 있어서, 상기 제1 중간막 또는 상기 제2 중간막을 형성하는 단계는 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계인 배선 형성 방법.
  26. 제24항에 있어서, 상기 제1 중간막 또는 상기 제2 중간막을 형성하는 단계는 산소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계인 배선 형성 방법.
  27. 제24항에 있어서, 상기 제1 중간막 또는 제2 중간막을 형성하는 단계는 산소 및 질소를 포함하는 분위기 하에서 구리를 타겟으로 하여 스퍼터링하는 단계인 배선 형성 방법.
  28. 제24항에 있어서, 상기 제2 중간막을 형성하는 단계는 진공 브레이크 단계에서 형성되는 배선 형성 방법.
  29. 절연 기판 상에 형성되고 제1 방항으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선;
    상기 절연 기판 위에 상기 게이트 배선과 절연되어 형성되고, 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선;
    상기 게이트 배선과 상기 데이터 배선 상에 각 화소마다 형성되며 상기 드레 인 전극과 연결된 화소 전극을 포함하되,
    상기 게이트 배선 및/또는 상기 데이터 배선은 하부 구조물 상에 형성된 배리어막;
    상기 배리어막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막;
    상기 구리 도전막 상에 형성된 구리 질화물을 포함하는 중간막; 및
    상기 중간막 상에 형성된 캡핑막을 포함하는 박막트랜지스터 기판.
  30. 제29항에 있어서, 상기 배리어막은 Mo 또는 Mo 합금을 포함하는 박막트랜지스터 기판.
  31. 제30항에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 박막트랜지스터 기판.
  32. 제29항에 있어서, 상기 중간막은 구리 질화물을 포함하는 박막트랜지스터 기판.
  33. 제29항에 있어서, 상기 중간막은 구리 산화물을 포함하는 박막트랜지스터 기판.
  34. 제29항에 있어서, 상기 중간막은 구리 산질화물을 포함하는 박막트랜지스터 기판.
  35. 제29항에 있어서, 상기 캡핑막은 Mo 또는 Mo 합금을 포함하는 박막트랜지스터 기판.
  36. 제35에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 박막트랜지스터 기판.
  37. 절연 기판 상에 형성되고 제1 방항으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선;
    상기 절연 기판 위에 상기 게이트 배선과 절연되어 형성되고, 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선;
    상기 게이트 배선과 상기 데이터 배선 상에 각 화소마다 형성되며 상기 드레인 전극과 연결된 화소 전극을 포함하되,
    상기 게이트 배선 및/또는 상기 데이터 배선은 하부 구조물 상에 형성된 배리어막;
    상기 배리어막 상에 형성된 제1 중간막;
    상기 제1 중간막 상에 형성된 구리 또는 구리 합금을 포함하는 구리 도전막;
    상기 구리 도전막 상에 형성된 제2 중간막; 및
    상기 중간막 상에 형성된 캡핑막을 포함하는 박막 트랜지스터 기판.
  38. 제37항에 있어서, 상기 배리어막은 Mo 또는 Mo 합금을 포함하는 박막트랜지스터 기판.
  39. 제38항에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 박막트랜지스터 기판.
  40. 제37항에 있어서, 상기 제1 중간막 또는 상기 제2 중간막은 구리 질화물을 포함하는 박막트랜지스터 기판.
  41. 제37항에 있어서, 상기 제1 중간막 또는 상기 제2 중간막은 구리 산화물을 포함하는 박막트랜지스터 기판.
  42. 제37항에 있어서, 상기 제1 중간막 또는 상기 제2 중간막은 구리 산질화물을 포함하는 박막트랜지스터 기판.
  43. 제37항에 있어서, 상기 캡핑막은 Mo 또는 Mo 합금을 포함하는 박막트랜지스터 기판.
  44. 제43항에 있어서, 상기 Mo 합금은 MoN, MoW, MoTi, MoNb, MoZr 중 적어도 어느 하나를 포함하는 박막트랜지스터 기판.
KR1020050106274A 2005-11-08 2005-11-08 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 KR20070049278A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050106274A KR20070049278A (ko) 2005-11-08 2005-11-08 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP2006276945A JP2007134691A (ja) 2005-11-08 2006-10-10 配線、これを含む薄膜トランジスタ基板、及びその製造方法
CNA2006101385505A CN1964067A (zh) 2005-11-08 2006-11-07 用于显示器的薄膜晶体管基板
US11/595,395 US20070122649A1 (en) 2005-11-08 2006-11-08 Thin film transistor substrate for display
TW095141362A TW200727491A (en) 2005-11-08 2006-11-08 Thin film transistor substrate for display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106274A KR20070049278A (ko) 2005-11-08 2005-11-08 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070049278A true KR20070049278A (ko) 2007-05-11

Family

ID=38083037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106274A KR20070049278A (ko) 2005-11-08 2005-11-08 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법

Country Status (5)

Country Link
US (1) US20070122649A1 (ko)
JP (1) JP2007134691A (ko)
KR (1) KR20070049278A (ko)
CN (1) CN1964067A (ko)
TW (1) TW200727491A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
KR20130015170A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7837929B2 (en) 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
JP5510769B2 (ja) * 2007-08-24 2014-06-04 日立金属株式会社 Ｃｕ系配線膜の成膜方法
TWI360708B (en) 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
KR101296654B1 (ko) 2007-12-26 2013-08-14 엘지디스플레이 주식회사 구리 배선, 이를 이용한 평판 표시 장치, 및 그 구리배선의 형성 방법
CN101217151B (zh) * 2008-01-03 2011-12-07 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
EP2079099B1 (en) * 2008-01-11 2015-09-16 Imec Method and apparatus for preventing galvanic corrosion in semiconductor processing
JP5303155B2 (ja) * 2008-02-20 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置とその製造方法
KR101542221B1 (ko) 2008-09-26 2015-08-06 삼성디스플레이 주식회사 표시기판, 이의 제조 방법, 및 이를 갖는 표시장치
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
KR101691560B1 (ko) * 2009-11-24 2017-01-10 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
US9334562B2 (en) 2011-05-10 2016-05-10 H.C. Starck Inc. Multi-block sputtering target and associated methods and articles
CN102983101B (zh) * 2011-08-04 2015-06-17 东友精细化工有限公司 液晶显示装置用阵列基板的制造方法
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5927523B2 (ja) * 2011-11-29 2016-06-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN102664193A (zh) 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20140068918A (ko) * 2012-11-02 2014-06-09 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층
KR102164308B1 (ko) * 2013-12-30 2020-10-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
RU2585112C2 (ru) * 2014-01-22 2016-05-27 Алексей Владиславович Сагалович Композиционное покрытие для алюминия или его сплавов
KR20150087617A (ko) * 2014-01-22 2015-07-30 삼성디스플레이 주식회사 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
CN104332476B (zh) * 2014-09-18 2017-05-31 京东方科技集团股份有限公司 单元像素、阵列基板、显示装置及其制造方法
CN106663505B (zh) * 2014-11-05 2018-01-23 日本写真印刷株式会社 电气配线构件的制造方法、以及电气配线构件
TWI671913B (zh) * 2018-05-02 2019-09-11 友達光電股份有限公司 半導體裝置及其製造方法
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板
CN110571276A (zh) * 2019-08-05 2019-12-13 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN111965884A (zh) * 2020-08-12 2020-11-20 Tcl华星光电技术有限公司 液晶面板用黑色矩阵和液晶面板
CN113078107A (zh) * 2021-06-04 2021-07-06 苏州华星光电技术有限公司 一种阵列基板的制备方法、阵列基板及显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4147743B2 (ja) * 1998-02-24 2008-09-10 旭硝子株式会社 光吸収性反射防止体とその製造方法
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
KR100390951B1 (ko) * 1999-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
AU2001260374A1 (en) * 2000-05-15 2001-11-26 Asm Microchemistry Oy Process for producing integrated circuits
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5214125B2 (ja) * 2006-09-11 2013-06-19 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
KR20130015170A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
CN1964067A (zh) 2007-05-16
US20070122649A1 (en) 2007-05-31
TW200727491A (en) 2007-07-16
JP2007134691A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR101167661B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US20090098673A1 (en) Thin film transistor array panel and method for manufacturing the same
US6350995B1 (en) Thin film transistor and manufacturing method therefore
KR100646792B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7524706B2 (en) Method of fabricating a thin film transistor array panel
JP5412026B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
KR20020079155A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR20070019458A (ko) 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR100840333B1 (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20070018287A (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20030024160A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR20170079537A (ko) 박막 트랜지스터 기판
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application