[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070045457A - 영상 표시 장치 및 그 제조 방법 - Google Patents

영상 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070045457A
KR20070045457A KR1020050101765A KR20050101765A KR20070045457A KR 20070045457 A KR20070045457 A KR 20070045457A KR 1020050101765 A KR1020050101765 A KR 1020050101765A KR 20050101765 A KR20050101765 A KR 20050101765A KR 20070045457 A KR20070045457 A KR 20070045457A
Authority
KR
South Korea
Prior art keywords
impurity region
concentration impurity
layer
low concentration
high concentration
Prior art date
Application number
KR1020050101765A
Other languages
English (en)
Inventor
정세진
윤현식
오성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050101765A priority Critical patent/KR20070045457A/ko
Publication of KR20070045457A publication Critical patent/KR20070045457A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

영상 표시 품질이 좋고, 공정이 단순화된 영상 표시 패널, 그 제조 방법 및 이를 이용한 액정 표시 장치를 제공한다. 영상 표시 패널은 채널층, 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 제 1 저농도 불순물 영역과 제 2 저농도 불순물 영역 사이에 형성된 고농도 불순물 영역을 포함하는 반도체층을 포함한다. 상기의 구조를 갖는 영상 표시 패널의 제조 방법은 게이트 전극 단일층을 도핑 마스크로 하여 저농도 불순물 영역을 형성한 후, 게이트 전극 상의 절연막에 형성된 컨택홀을 통해 고농도 불순물 영역을 형성하는 공정 단계를 포함한다.
저농도 불순물 영역, 고농도 불순물 영역, 다결정 규소

Description

영상 표시 장치 및 그 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THEREOF}
도 1은 본 발명의 일 실시예에 따른 영상 표시 패널의 개략 구성도이다.
도 2는 본 발명의 일 실시예에 따른 영상 표시 패널의 화소부 구조를 도시한 레이아웃이다.
도 3은 도 2의 영상 표시 패널을 III-III' 선을 따라 잘라 도시한 단면도이다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 일 실시예에 따른 영상 표시 패널 제조 방법의 중간 단계에서의 레이아웃들이다.
도 5, 도 6, 도 8, 도 9, 도 11 및 도 12는 본 발명의 일 실시예에 따른 영상 표시 패널의 제조 방법의 각 단계별 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 영상 표시 패널의 화소부 20 : 게이트 구동 회로부
30 : 데이터 구동 회로부 100 : 영상 표시 패널
110 : 기판 111 : 블로킹 층
121 : 게이트 라인 122 : 게이트 전극
131 : 보조 용량 라인 132 : 보조 용량 전극
141 : 제 1 컨택홀 142 : 제 2 컨택홀
143 : 제 3 컨택홀 150 : 반도체층
151 : 채널영역 152 : 제 1 저농도 불순물 영역
153 : 고농도 불순물 영역 154 : 제 2 저농도 불순물 영역
161 : 게이트 절연막 162 : 제 1 절연층
163 : 제 2 절연층 171 : 데이터 라인
172 : 소스 전극 173 : 드레인 전극
180 : 화소 전극
본 발명은 영상 표시 장치 및 그 제조 방법에 관한 것으로, 보다 자세하게는 기존 제조 공정 보다 공정 단계를 단순화하고 표시 특성을 향상 시킨 영상 표시 장치 및 그 제조 방법에 관한 것이다.
최근, 노트북형 퍼스널 컴퓨터나 휴대 기기 등의 영상 표시 장치로서 이용되는 액정 표시 장치에 있어서, 그 구동 방식은 단순 매트릭스 방식으로부터 액티브 매트릭스 방식으로 진행하고, 특히 유리 기판 상에 많은 박막 트랜지스터(Thin Flim Transistor: TFT)를 형성한 박막 트랜지스터 액티브 매트릭스 구동 방식이 주류를 이루고 있다.
박막 트랜지스터는 게이트 라인의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 라인의 일부인 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트 라인을 통해 전달되는 주사 신호에 따라 데이터 라인을 통하여 전달되는 영상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이때, 반도체층은 비정질 규소(Amorphous silicon) 또는 다결정 규소(poly silicon) 등으로 이루어지며, 게이트 전극과 소오스 또는 드레인 전극의 상대적인 위치에 따라 박막 트랜지스터는 탑 게이트(top gate)방식과 바텀 게이트(bottom gate)방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트 방식이 주로 이용된다.
다결정 규소 박막 트랜지스터의 구동 속도는 비정질 규소 박막 트랜지스터보다 훨씬 빠르기 때문에 화소의 박막 트랜지스터와 함께 이를 동작시키기 위한 구동 회로를 기판 상에 같이 형성할 수 있는 장점이 있는 반면, 누설 전류의 문제점이 발생하여 반도체층의 채널 영역과 소스 영역 및 드레인 영역 사이에 도핑 영역을 형성하는 것이 바람직하다.
종래 기술에 의한 저농도 도핑 영역의 형성 방법은 우선 반도체층 위에 두 층의 게이트 전극을 형성한 뒤, 두번의 습식 식각(wet etch) 공정을 통해 상층의 게이트 전극보다 하층의 게이트 전극의 폭이 더 작은 구조를 형성하고 상층의 게이트 전극을 도핑 마스크로 이용하여 고농도 불순물 영역을 형성한다. 그 후, 상층의 게이트 전극을 전면 식각한 후, 폭이 더 작은 하층 게이트 전극을 도핑 마스크로 이용하여 저농도 불순물 영역을 형성하는 방법을 사용하였다. 일반적으로 습식 식각(wet etch)의 경우 식각액에 따른 식각 속도(etch rate)가 각 금속별로 서로 달라 하부 금속층의 폭이 상부 금속층의 폭보다 좁아지는 등방성 식각이 이루어지게 된다.
따라서 한번의 식각 공정으로 두 층의 게이트 전극을 원하는 형상으로 패터닝 해야 하고, 기판 전면에 걸쳐 균일도를 유지시켜야 하는 등의 공정상 여러 어려움이 있으며, 저농도 불순물 영역의 폭을 정확하게 정의하기 어려운 문제점이 있다. 또한 그로 인하여 공정 시간이 길어지고 제조 수율이 떨어지는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 표시 특성이 우수한 영상 표시 패널을 제공하는 것이다.
또한 본 발명이 이루고자 하는 기술적 과제는 기존 영상 표시 장치의 제조 공정보다 단순한 영상 표시 패널의 제조 방법을 제공하는 것이다.
또한 본 발명이 이루고자 하는 기술적 과제는 기존 영상 표시 장치의 제조 공정보다 단순하고, 표시 특성이 우수한 영상 표시 패널을 이용한 액정 표시 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 영상 표시 패널은 기판, 상기 기판 상에 형성되고 채널층, 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 상기 제 1 저농도 불순물 영역 및 제 2 저농도 불순물 영역 사이에 형성된 고농도 불순물 영역을 갖는 반도체층, 상기 기판 상에 형성되고 적 어도 상기 채널층과 중첩하는 게이트 전극, 상기 반도체층 상에 형성되고, 상기 고농도 불순물 영역을 드러내는 콘택홀을 갖으며 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 포함하는 제 1 절연층 및 상기 제 1 절연층 상에 형성되고 상기 콘택홀을 통해 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극을 포함한다.
상기 게이트 전극은 상기 채널층 및 적어도 일부의 제 1 저농도 불순물 영역과 중첩되는 것을 특징으로 한다.
상기 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 고농도 불순물 영역은 n형 불순물 이온 혹은 p형 불순물 이온이 도핑 된 것을 특징으로 한다.
상기 제 1 저농도 불순물 영역 및 제 2 저농도 불순물 영역은 동일한 농도의 불순물 이온이 도핑 된 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 영상 표시 패널의 제조 방법은 반도체층을 형성하고 원하는 형상으로 패터닝 하는 단계, 게이트 절연막을 형성하고, 게이트 전극을 패터닝 하는 단계, 상기 패터닝 된 게이트 전극을 이용하여 상기 반도체층에 저농도 불순물 영역 및 채널층을 형성하는 단계, 상기 게이트 전극 및 게이트 절연막 상에 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 포함하는 제 1 절연층을 형성하는 단계, 상기 제 1 절연층에 상기 반도체층의 일부 영역을 노출 시키는 콘택홀을 형성하는 단계, 상기 제 1 절연층의 콘택홀을 이용하여 상기 반도체층에 고농도 불순물 영역을 형성하는 단계 및 상기 콘택홀을 통해 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극을 형성하는 단계를 포함한다.
이때, 적어도 상기 고농도 불순물 영역과 채널층 사이에 저농도 불순물 영역이 존재하도록 형성된 것을 특징으로 한다.
또한 상기 고농도 불순물 영역을 형성하기 위해 3*1015개/cm2의 불순물 이온 및 45 KeV 이하의 도핑 가속 전압을 인가하며, 상기 저농도 불순물 영역 및 고농도 불순물 영역은 n형 불순물 이온 또는 p형 불순물 이온이 도핑된 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 영상 표시 패널의 제조 방법은 게이트 전극을 형성하고 원하는 형상으로 패터닝 하는 단계, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 반도체층을 형성하고 원하는 형상으로 패터닝 하는 단계, 상기 반도체층과 일부 영역 중첩하는 감광성 포토레지스트를 형성하는 단계, 상기 감광성 포토레지스트를 이용하여 상기 반도체층에 저농도 불순물 영역 및 채널층을 형성하는 단계, 상기 반도체층 상에 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 포함하는 제 1 절연층을 형성하는 단계, 상기 제 1 절연층에 상기 반도체층의 일부 영역을 노출 시키는 콘택홀을 형성하는 단계, 상기 제 1 절연층의 콘택홀을 이용하여 상기 반도체층에 고농도 불순물 영역을 형성하는 단계 및 상기 콘택홀을 이용하여 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극을 형성하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 광원, 컬러 필터 및 공통 전극을 포함하는 제 1 기판, 채널층, 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 상기 제 1 저농도 불순물 영역 및 제 2 저농도 불순물 영역 사이에 형성된 고농도 불순물 영역을 갖는 반도체층, 상기 기판 상에 형성되고 적어도 상기 채널층과 중첩하는 게이트 전극, 상기 반도체층 상에 형성되고, 상기 고농도 불순물 영역을 드러내는 콘택홀을 갖으며 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 포함하는 제 1 절연층, 상기 제 1 절연층 상에 형성되고 상기 콘택홀을 통해 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극, 상기 소스/드레인 전극과 접촉하는 화소 전극을 포함하는 제 2 기판 및 상기 제 1 기판과 제 2 기판 사이에 주입된 액정을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실기예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예를 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것으로 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 본 명세서에서 사용되는 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급된 구성 요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배 제하지 않는다. 또한 본 명세서에서 층 또는 막의 “위”,”상”,”상부” 또는 “아래”,”하부”로 지칭되는 것은 중간에 다른 층 또는 막을 개재한 경우를 포함한다. 또한, 본 명세서에서 사용되는 “중첩”은 하부 구조물과 상부 구조물이 서로 공통된 중심을 갖고 겹쳐져 있는 형상을 나타내고, 하부 구조물과 상부 구조물 사이에 다른 구조물이 개재한 경우를 포함하며, 상부 구조물과 하부 구조물 중 어느 하나의 구조물은 다른 구조물에 완전히 겹쳐지는 것을 의미한다. 또한 본 명세서에서 사용되는 용어에 대해 다른 정의가 없다면, 사용되는 모든 용어(기술 및 과학적 용어 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다.
이하 도 1 내지 도 12를 참조하여 본 발명의 일 실시예에 따른 영상 표시 패널의 구조, 제조 방법 및 이를 이용한 액정 표시 장치에 대해 상세히 설명한다.
도 1을 참조하여, 본 발명의 일 실시예에 따른 영상 표시 패널에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 영상 표시 패널의 개략 구성도이다.
도1을 참조하면, 영상 표시 패널은 도 1에서 도시된 것처럼 화소부(10), 게이트 구동부(20) 및 데이터 구동부(30)를 포함한다.
화소부(10)는 다수의 게이트 라인(G1 내지 Gn)과 다수의 데이터 라인(D1 내지 Dn)에 각각 연결되어 있는 다수의 화소들을 포함하며, 각 화소는 다수의 게이트 라인(G1 내지 Gn) 중의 어느 하나와 다수의 데이터 라인(D1 내지 Dn) 중의 어느 하나에 연결된 스위칭 소자(M)와 이에 연결된 액정 커패시터(Clc) 또는 및 선택적으로 스토리지 커패시터(Cst)를 포함한다.
행 방향으로 형성되어 있는 다수의 게이트 라인(G1 내지 Gn)은 스위칭 소자(M)에 주사 신호를 전달하며 열 방향으로 형성되어 있는 다수의 데이터 라인(D1 내지 Dn)은 스위칭 소자(M)에 화상 신호에 해당하는 계조 전압을 전달한다. 그리고 스위칭 소자(M)는 삼 단자 소자로서, 제어 단자는 게이트 라인(G1 내지 Gn)에 연결되어 있고, 입력 단자는 데이터 라인(D1 내지 Dn)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 또는 스토리지 커패시터(Cst)의 한 단자에 연결되어 있다. 액정 커패시터(Clc)는 스위칭 소자(M)의 출력단자와 공통 전극 사이에 연결되고, 스토리지 커패시터 (Cst)는 스위칭 소자(M)의 출력 단자와 공통 전극 사이에 연결(독립 배선 방식)되거나 스위칭 소자(M)의 출력 단자와 바로 위의 게이트 라인(G1 내지 Gn) 사이에 연결(전단 게이트 방식) 될 수 있다.
게이트 구동부(20)는 다수의 게이트 라인(G1 내지 Gn)에 전기적으로 연결되어 스위칭 소자(M)를 활성화 시키는 주사 신호를 다수의 게이트 라인(G1 내지 Gn)으로 제공하며, 데이터 구동부(30)는 다수의 데이터 라인(D1 내지 Dn)과 전기적으로 연결되어 스위칭 소자(M)에 화상 신호에 해당하는 계조 전압을 전달한다.
여기에서 스위칭 소자(M)는 모스(MOS) 트랜지스터가 이용되며, 이러한 모스 트랜지스터는 다결정 규소를 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다. 그리고 게이트 구동부(20)나 데이터 구동부(30)도 모스 트랜지스터로 구성되며, 이러한 모스 트랜지스터는 다결정 규소를 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다.
도 1에 도시된 영상 표시 패널은 액정을 이용한 액정 표시 장치 또는 자체 발광 하는 유기 발광 소자를 이용한 유기 발광 표시 장치의 하부 기판으로 이용될 수 있다. 또한 스위칭 소자(M)는 본 발명이 제공하는 제조 방법에 따른 다결정 규소를 반도체층으로 이용할 수 있다.
도 2 및 도 3을 참조하여, 다결정 규소를 채널 영역으로 하는 영상 표시 패널에 대해서 설명한다. 도 2는 본 발명의 일 실시예에 따른 영상 표시 패널의 화소부 구조를 도시한 레이아웃도이다. 도 3은 도 2의 영상 표시 패널을 Ⅰ-Ⅰ’ 선을 따라 잘라 도시한 단면도이다.
도 2 및 도 3에 도시한 바와 같이 투명한 절연기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 블로킹 층(111)이 형성되어 있고, 상기 블로킹 층(111) 위에는 채널층(151), n형 불순물 이온이 저농도로 주입되어 있는 제 1 저농도 불순물 영역(152) 및 제 2 저농도 불순물 영역(154), 상기 제 1 저농도 불순물 영역(152) 및 제 2 저농도 불순물 영역(154) 사이에 형성되고, 소스/ 드레인 전극과 접촉하는 고농도 불순물 영역(153)이 각각 채널층 양 측에 형성되어 있는 반도체층(150)이 형성되어 있다.
여기서, 블로킹 층(111)은 기판(110)에서 반도체층(150)으로 불순물 등이 확산되는 것을 방지하기 위한 것으로 생략될 수 있으며, 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)으로 형성될 수 있다. 일반적으로 n형 불순물이 반도체층(150)에 도핑 될 경우 전원 미인가시 발생하는 누설전류를 방지하기 위해 제1 및 제2 저농도 불순물 영역(152,154)을 형성한다. 그러나, 반도체층(150)에 p형 불순물이 도핑된 경우에도 스위칭 소자(M)의 표시 특성 및 신뢰성 향상을 위해 저농도 불순물 영역을 형성할 수 있다.
다결정 규소로 이루어진 반도체층(150)을 포함하는 기판(110) 위에는 게이트 절연막(161)이 형성되어 있다. 게이트 절연막(161)은 반도체층(150) 및 보조 용량 전극(132)과 게이트 전극(122)을 절연시키는 역할을 하며, 보통 산화 실리콘층 (SiOx) 또는 질화 실리콘층(SiNx) 단일막으로 형성될 수 있다. 또한 산화 실리콘층과 질화 실리콘층이 연속적으로 적층되어 있는 다중막(도시하지 않음)으로 이루어질 수도 있다.
게이트 절연막(161)은 반도체층(150) 전체를 덮으며, 화소부의 반도체층(150)의 고농도 불순물 영역(153)과 후술하는 소스 전극(172) 및 드레인 전극(173)과 각각 전기적으로 접촉하는 통로로서의 제 1 및 제 2 컨택홀(141, 142)을 포함한다.
게이트 절연막(161) 위에는 게이트 전극(122)이 형성되어 있다. 상기 게이트 전극(122)은 적어도 반도체 층(150)의 채널층(151)과 중첩된다. 게이트 전극(122)은 게이트 라인(121)을 따라 전달된 주사 신호를 통해 상기 반도체층(150)에 형성된 채널층(151)을 활성화 시켜 소스 전극(172)을 통해 인가된 계조 전압을 드레인 전극(173)을 통해 화소 전극(180)에 전달하는 역할을 수행한다.
또한, 표시 특성 향상을 위해 게이트 전극(122)은 상기 채널층(151) 및 제 1 저농도 불순물 영역(152)과 중첩될 수 있다. 이러한 구조를 GOLDD (Gate OverLapped Lightly Doped Drain) 구조라 한다. 이러한 GOLDD 구조를 포함하는 박막 트랜지스터는 소스 영역이나 드레인 영역에 인가되는 전계를 완화시켜 채널 영 역(151) 내에서 발생될 수 있는 열 전자들을 효과적으로 분산시켜 열 전자에 의한 박막 트랜지스터의 열화를 효과적으로 개선할 수 있다.
게이트 라인(121)의 한쪽 끝 부분은 외부 회로와 연결하기 위해 게이트 라인(121)의 폭보다 넓게 형성된 게이트 패드(미도시)가 형성되며, 게이트 구동 회로의 출력단에 직접 연결될 수 있다.
게이트 전극(122) 및 게이트 절연막(161) 위에는 제 1 절연막(162)이 형성되어 있다. 이 제 1 절연막(162)은 소스전극(172) 및 드레인 전극(173)을 게이트 전극(122)으로부터 절연 시키는 역할을 하며, 반도체층(150)의 고농도 불순물 영역(153)과 소스/드레인 전극(172,173)을 전기적으로 접촉시키는 제 1 및 제 2 컨택홀(141,142)을 포함한다. 보통 제 1 절연막(162)은 산화 실리콘층(SiOx)과 질화 실리콘층(SiNx)의 이중층으로 형성되나, 산화 실리콘층 또는 질화 실리콘층의 단일막으로도 형성될 수 있다.
화소부의 제 1 절연막(162) 상에는 게이트 라인(121)과 교차하여 화소 영역을 정의하는 데이터 라인(171)이 형성되어 있다. 또한 데이터 라인(171) 과 동일한 층에 형성되고, 제 1 및 제 2 컨택홀(141,142)을 통해 반도체층(150)의 고농도 불순물 영역(153)과 전기적으로 접촉하는 소스/드레인 전극(172,173)이 형성된다. 데이터 구동부를 통해 인가된 계조 전압은 데이터 라인(171)을 거쳐 소스 전극(172)에 인가된다. 소스 전극(172)에 인가된 계조 전압은 게이트 구동부에서 인가된 주사 신호에 의해 활성화된 채널층(151)을 통하여 드레인 전극(173)으로 인가되며, 이 드레인 전극(173)과 전기적으로 접촉된 화소 전극(180)으로 전달되어, 원하 는 영상을 표시하게 된다.
데이터 라인(171) 및 소스/드레인 전극(172,173) 상에는 제 2 절연막(163)이 형성되어 있다. 제 2 절연막(163)은 상기 반도체층(150) 및 소스/드레인 전극(172,173)으로 형성된 박막 트랜지스터와 화소 전극(180)을 절연시키는 역할 및 화소 전극(180)이 형성될 면을 평탄화 시키는 역할을 한다. 보통 제 2 절연막(163)은 질화 실리콘층(SiNx)으로 이루어진 제 1 보호층과 유기물로 이루어진 제 2 보호층을 포함한다.
제 2 절연막(163) 상에는 드레인 전극으로부터 원화는 영상에 대응되는 계조 전압을 전달 받아 전계를 형성하는 화소 전극(180)이 형성된다. 이 화소 전극(180)에 인가된 계조 전압은 액정 표시 장치의 경우에는 컬러 필터가 포함된 상부 기판에 형성된 공통 전극과의 사이에서 발생하는 전계에 의해 액정 배열에 변화를 주어 원하는 영상을 표시하게 된다. 또한 유기 발광 영상 표시 장치에서는 상기 화소 전극(180)은 전자를 방출하는 캐소드(cathode)의 역할을 하며 유기 발광 소자(EL)의 상부에 형성된 애노드(anode)와의 사이에 발생하는 전자의 흐름을 이용하여 유기 발광 소자를 활성화시켜 원하는 영상을 표시하게 된다.
이하에서는, 기술한 본 발명의 일 실시예에 따른 영상 표시 패널의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다. 도 4, 도 7 및 도10은 본 발명의 일 실시예에 따른 영상 표시 패널 제조 방법의 중간 단계에서의 레이아웃들이고, 도 5, 도 6, 도 8, 도 9, 도 11 및 도 12는 본 발명의 일 실시예에 따른 영상 표시 패널의 제조 방법의 각 단계별 단면도이다.
도 4, 도 5 및 도 6을 참조하면, 먼저 투명한 절연 기판(110) 위에 블로킹 층(111)을 형성한다. 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있다. 절연 기판(110) 상에 형성되는 블로킹 층(111)은 기판(110)으로부터 블로킹 층(111) 상부에 형성되는 반도체층(150)으로 불순물 등이 확산되는 것을 방지하기 위한 것으로, 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 증착하여 형성한다. 이때 블로킹 층(111)의 두께는 약 5000Å의 두께로 형성될 수 있다.
이어 블로킹 층(111) 위에 비정질 규소를 약 500Å의 두께로 증착하여 비정질 규소층을 형성한다. 그후 비정질 규소막은 레이저를 이용하여 결정화 공정을 수행하는 엑시머 레이저 어닐링(Excimer Laser Annealing; ELA), 연속 측면 고화(Sequential Lateral Solidification; SLS) 또는 결정화를 유도하는 촉매 금속을 증착한 뒤 열에 의해 결정화 공정을 수행하는 금속 유도 결정화(Metal Induced Crystallization; MIC), 금속 유도 측면 결정화(Metal Induced Lateral Crystallization; MILC)법을 사용하여 다결정 규소막으로 변화시키는 결정화 공정을 거친다.
그 후, 도 7 및 도 8에 도시된 바와 같이 결정화된 다결정 규소막 상에 감광성 포토 레지스트를 도포한 후, 마스크를 이용한 사진 공정을 통해 원하는 반도체층(150)을 형성한다.
이어서 반도체층(150)이 형성된 절연 기판(110) 전체를 덮도록 게이트 절연막(161) 및 게이트용 도전막(도시하지 않음)을 형성한다. 게이트 절연막(161)은 산화 실리콘층 또는 질화 실리콘층의 단일막으로 이루어질 수 있고, 산화 실리콘층 및 질화 실리콘층이 연속적으로 적층되어 있는 다중막(도시하지 않음)으로 이루어질 수 있다. 이때 게이트 절연막(161)은 약 600 내지 1200Å으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
게이트 절연막(161) 상에 형성된 게이트용 도전막(도시하지 않음)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 또는 이들의 합금으로 이루어진 단일막 또는 다층막으로 이루어진다. 이때 게이트용 도전막(도시하지 않음)은 약 3200Å의 두께로 형성될 수 있지만, 이에 한정되지 않고 소자 특성에 따라 다양한 두께를 가질 수 있다.
다음으로 게이트용 도전막(도시하지 않음) 상에 감광성 포토레지스트(도시하지 않음)를 도포한 후, 마스크를 이용한 사진 식각 공정을 통해 게이트 라인(121), 게이트 전극(122), 보조 용량 라인(131) 및 보조 용량 전극(132)을 형성한다.
도 9는 게이트 전극을 도핑 마스크로 이용하여 반도체층(150)에 채널층(151) 및 제1 저농도 불순물 영역(152)을 형성하는 공정의 단면도이다. n형 불순물 이온들을 이온 임플란터 등을 이용하여 반도체층의 원하는 위치에 도핑함으로써 NMOS를 형성한다. 이 때 게이트 전극(122)에 중첩된 반도체층은 자연스럽게 n형 불순물이 도핑 되지 않는 채널층(151)이 형성된다.
도 10, 도 11 및 도 12를 참조하면, 반도체층(150)에 채널층(151) 및 저농도 불순물 영역(152)을 형성한 뒤, 제 1 절연막(162)을 게이트 전극(122) 및 게이트 절연막(161) 상에 증착한다. 그 후 감광성 포토 레지스트 및 마스크를 이용한 사진 식각 공정을 통해 제 1 컨택홀(141) 및 제 2 컨택홀(142)을 형성한다. 최근 노광 기술의 발달로 반도체층(150)에 저농도 불순물 영역 및 고농도 불순물 영역을 정의할 수 있는 0.3μm 정도의 공정 조건을 제어할 수 있게 되었다.
이러한 공정 기술을 이용하여 상기 반도체층에 고농도 불순물 영역이 형성될 부분에 제 1 컨택홀 및 제 2 컨택홀(141,142)을 형성하고 이 컨택홀들(141,142)을 통해 고농도의 불순물 이온을 도핑하게 된다. 고농도 불순물 영역을 형성하기 위해 대략 3*1015개/cm2의 n형 불순물 이온 및 45 KeV 이하의 도핑 가속 전압을 인가하여 반도체층에 고농도 불순물 영역(153)을 형성하게 된다. 이때, 제 1 및 제 2 컨택홀(141,142)과 대응되는 반도체층을 제외한 부분은 제 1 절연막(162)이 이온 주입을 막아 기존에 형성된 저농도 불순물 영역이 그대로 존재하게 된다. 일반적으로 고농도 불순물 영역(153)은 저농도 불순물 영역을 두 부분으로 분리 시키게 되는데 이를 통해 제 1 저농도 불순물 영역(152) 및 제 2 저농도 불순물 영역(154)이 형성된다. 따라서, 제 1 저농도 불순물 영역(152) 및 제 2 저농도 불순물 영역(154)는 실질적으로 동일한 n형 불순물 이온 농도를 갖게 된다.
반도체층(150)의 제1 및 제2 저농도 불순물 영역(152,154) 및 고농도 불순물 영역(153)에 도핑되는 불순물은 n형 불순물에 국한되지 않으며 p형 불순물도 포함한다. 일반적으로 저농도 불순물 영역은 게이트 전압 미인가시 발생하는 누설전류를 방지하여 보다 좋은 표시 특성 및 박막 트랜지스터의 신뢰성을 향상시킬 목적으로 NMOS에 주로 형성되나 PMOS의 경우에도 적용될 수 있는 것이다.
제 1 절연막(162)은 보통 산화 실리콘층(SiOx) 및 질화 실리콘층(SiNx)의 이중층으로 형성되나, 이에 국한되는 것은 아니다.
제 1 절연막(162) 형성 및 반도체층(150)에 고농도 불순물 영역(153)을 형성한 후, 상기 제 1 컨택홀(141) 및 제 2 컨택홀(142)을 통해 상기 고농도 불순물 영역(153)과 전기적으로 접촉하는 소스 전극(172), 드레인 전극(173) 및 데이터 라인(171)을 형성한다.
그 후, 데이터 라인(171) 및 소스/드레인 전극(172,173)을 완전히 덮는 제 2 절연막(163)을 도포하고 감광성 포토레지스트 및 마스크를 이용한 감광 식각 공정을 통해 드레인 전극(173)을 노출 시키는 제 3 컨택홀(143)을 형성한다. 제 2 절연막은 일반적으로 질화 실리콘층(SiNx) 또는 산화 실리콘층(SiOx)의 무기막 및 유기막의 다중층으로 형성하나, 이에 국한되지는 않는다.
제 2 절연막(163) 및 제 3 컨택홀(143) 형성 후, 화소 전극용 도전막을 도포하고 감광 식각 공정을 통해 제 3 컨택홀(143)을 통해 드레인 전극(173)과 전기적으로 접촉된 화소 전극(180)을 형성한다.
이하에서는 본 발명의 일 실시예에 따른 영상 표시 패널을 이용한 액정 표시 장치에 대해 간단히 설명한다.
일반적으로 액정은 유가 발광 소자와는 달리 자체적으로 빛을 내지 못하는 수광 소자이다. 따라서 액정을 이용하여 영상 표시 장치를 형성하기 위해서는 광원이 필요하다. 일반적으로 광원은 CCFL, EEFL, 면광원 또는 LED를 이용할 수 있다. 핸드폰, 네비게이션 등에 이용되는 소형 휴대용 액정 표시 장치의 경우에는 광원이 차지하는 공간이 작지만 고 휘도 및 고 색재현성을 구현하여야 하므로 LED를 광원으로 이용한다.
광원에서 출사된 빛은 도광판 및 각종 광학 필름들을 통과하여 박막 트랜지스터가 형성된 하부 기판 및 컬러 필터가 형성된 상부 기판 쪽으로 향하게 된다.
액정은 유전율 이방성과 굴절율 이방성의 중요한 특성을 갖는다. 즉 유전율 이방성에 의해 하부 기판에 형성된 화소 전극과 상부 기판에 형성된 공통 전극 사이의 전압차에 의한 전기장에 의해 액정의 배열 상태가 변화하게 되며, 이 액정층의 배열 상태에 따라 굴절율 이방성에 의해 빛의 진행 방향이 바뀌는 성질을 이용하여 원하는 영상을 외부에 표시하게 된다.
박막 트랜지스터가 형성된 하부 기판은 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하며, 이때 반도체층은 비정질 규소층 또는 다결정 규소층으로 형성될 수 있다. 본 발명의 일 실시예에 따른 영상 표시 패널은 액정 표시 장치의 하부 기판으로 이용될 수 있다.
컬러 필터가 형성된 상부 기판은 적,녹,황 색의 컬러 필터가 하부 기판의 화소부에 대응하여 배치되며, 상기 컬러 필터 상부에 형성되고 하부 기판의 화소 전극과 함께 전기장을 형성하는 공통 전극을 포함한다.
상기 상부 기판과 하부 기판의 외곽부에는 실런트(sealant)가 도포되어, 일정한 열과 압력에 의해 상/하부 기판이 밀착되며, 상기 상부 기판과 하부 기판 사이에는 액정이 주입되어 외부에서 인가되는 영상 신호에 따라 빛의 투과를 조절하여 외부에 영상을 표시하게 된다.
상기한 바와 같이 본 발명의 실시예에 따른 영상 표시 패널 및 그 제조 방법, 영상 표시 패널을 이용한 액정 표시 장치는 기존의 두 번의 습식 식각을 이용한 저농도 불순물 영역 형성 공정에 비해 그 공정 단계가 단순화되어 생산성 향상 및 수율 향상에 효과적이다.
또한 습식 식각 공정 진행 시 필수적으로 발생하였던 식각 속도의 차이에 따른 공정 편차를 제거할 수 있다. 즉 원하는 영역에 저농도 불순물 영역 및 고농도 불순물 영역을 형성함으로써 박막 트랜지스터의 신뢰성 향상 및 영상 표시 패널의 영상 표시 특성이 향상된다.

Claims (17)

  1. 기판;
    상기 기판 상에 형성되고 채널층, 상기 채널층에 인접하는 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 상기 제 1 저농도 불순물 영역과 제 2 저농도 불순물 영역 사이에 형성된 고농도 불순물 영역을 갖는 반도체층을 포함하는 영상 표시 패널.
  2. 제 1항에 있어서,
    상기 기판 상에 형성되고 적어도 상기 채널층과 중첩하는 게이트 전극;
    상기 반도체층 상에 형성되고, 상기 고농도 불순물 영역을 드러내는 콘택홀을 갖는 제 1 절연층; 및
    상기 제 1 절연층 상에 형성되고 상기 콘택홀을 통해 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극을 더 포함하는 영상 표시 패널.
  3. 제 2항에 있어서,
    상기 게이트 전극은 상기 채널층 및 적어도 일부의 제 1 저농도 불순물 영역과 중첩되는 것을 특징으로 하는 영상 표시 패널.
  4. 제 2항에 있어서,
    상기 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 고농도 불순물 영역은 n형 불순물 이온 혹은 p형 불순물 이온이 도핑 된 것을 특징으로 하는 영상 표시 패널.
  5. 제 4항에 있어서,
    상기 제 1 저농도 불순물 영역 및 제 2 저농도 불순물 영역은 동일한 농도의 불순물 이온이 도핑 된 것을 특징으로 하는 영상 표시 패널.
  6. 제 2항에 있어서,
    상기 제 1 절연층은 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 포함하는 것을 특징으로 하는 영상 표시 패널.
  7. 제 1항에 있어서,
    상기 반도체층 상에 형성되고 적어도 상기 채널층과 중첩하는 게이트 전극;
    상기 게이트 전극 상에 형성되고, 상기 고농도 불순물 영역을 드러내는 콘택홀을 갖는 제 1 절연층; 및
    상기 제 1 절연층 상에 형성되고 상기 콘택홀을 통해 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극을 포함하는 영상 표시 패널.
  8. 기판 위에 형성된 반도체층을 패터닝 하는 단계;
    반도체 층이 형성된 기판 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 게이트 전극층을 형성하는 단계;
    상기 게이트 전극층을 패터닝하여 게이트 전극을 형성 하는 단계;
    상기 패터닝 된 게이트 전극을 이용하여 상기 반도체층에 저농도 불순물 영역 및 채널층을 형성하는 단계;
    상기 게이트 전극 및 게이트 절연막 상에 제 1 절연층을 형성하는 단계;
    상기 제 1 절연층에 상기 반도체층의 일부 영역을 노출 시키는 콘택홀을 형성하는 단계;
    상기 제 1 절연층의 콘택홀을 이용하여 상기 반도체층에 고농도 불순물 영역을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극을 형성하는 단계를 포함하는 영상 표시 패널의 제조 방법.
  9. 제 8항에 있어서,
    적어도 상기 고농도 불순물 영역과 채널층 사이에 저농도 불순물 영역이 존재하도록 형성된 것을 특징으로 하는 영상 표시 패널의 제조 방법.
  10. 제 9항에 있어서,
    상기 고농도 불순물 영역을 형성하기 위해 3*1015개/cm2의 불순물 이온 및 45 KeV 이하의 도핑 가속 전압을 인가하는 것을 특징으로 하는 영상 표시 패널의 제조 방법.
  11. 제 8항에 있어서,
    상기 저농도 불순물 영역 및 고농도 불순물 영역은 n형 불순물 이온 또는 p형 불순물 이온이 도핑된 것을 특징으로 하는 영상 표시 패널의 제조 방법.
  12. 제 8항에 있어서,
    상기 제 1 절연층은 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 포함하는 것을 특징으로 하는 영상 표시 패널의 제조 방법.
  13. 빛을 발생하는 광원; 및
    상기 광원에서 발생된 빛을 이용하여 영상을 표시하는 액정 표시패널을 포함하고, 상기 액정표시 패널은
    컬러 필터 및 공통 전극을 포함하는 제 1 기판;
    채널층, 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 상기 제 1 저농도 불순물 영역 및 제 2 저농도 불순물 영역 사이에 형성된 고농도 불순물 영역을 갖는 반도체층, 상기 기판 상에 형성되고 적어도 상기 채널층과 중첩하는 게이트 전극,
    상기 반도체층 상에 형성되고, 상기 고농도 불순물 영역을 드러내는 콘택홀을 갖는 제 1 절연층, 상기 제 1 절연층 상에 형성되고 상기 콘택홀을 통해 상기 고농도 불순물 영역과 접촉하는 소스/드레인 전극, 및 상기 소스/드레인 전극과 접촉하는 화소 전극을 포함하는 제 2 기판; 및
    상기 제 1 기판과 제 2 기판 사이에 주입된 액정을 포함하는 액정 표시 장치.
  14. 제 13항에 있어서,
    상기 게이트 전극은 상기 채널층 및 적어도 일부의 제 1 저농도 불순물 영역과 중첩되는 것을 특징으로 하는 액정 표시 장치.
  15. 제 13항에 있어서,
    상기 제 1 저농도 불순물 영역, 제 2 저농도 불순물 영역 및 고농도 불순물 영역은 n형 불순물 이온 혹은 p형 불순물 이온이 도핑 된 것을 특징으로 하는 액정 표시 장치.
  16. 제 15항에 있어서,
    상기 제 1 저농도 불순물 영역 및 제 2 저농도 불순물 영역은 동일한 농도의 불순물 이온이 도핑 된 것을 특징으로 하는 액정 표시 장치.
  17. 제 13항에 있어서,
    상기 제 1 절연층은 산화 실리콘층(SiOx) 또는 질화 실리콘층(SiNx)을 포함 하는 것을 특징으로 하는 액정 표시 장치.
KR1020050101765A 2005-10-27 2005-10-27 영상 표시 장치 및 그 제조 방법 KR20070045457A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050101765A KR20070045457A (ko) 2005-10-27 2005-10-27 영상 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050101765A KR20070045457A (ko) 2005-10-27 2005-10-27 영상 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070045457A true KR20070045457A (ko) 2007-05-02

Family

ID=38271184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050101765A KR20070045457A (ko) 2005-10-27 2005-10-27 영상 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070045457A (ko)

Similar Documents

Publication Publication Date Title
US7682881B2 (en) Thin film transistor substrate and method of manufacturing the same
JP5128091B2 (ja) 表示装置及びその製造方法
KR101138624B1 (ko) 표시 장치
KR101987218B1 (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
US7674658B2 (en) Semiconductor device and manufacturing method thereof
JP2008227368A (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
KR101059024B1 (ko) 표시 장치
JP4669834B2 (ja) 液晶表示装置の製造方法
JP5221082B2 (ja) Ｔｆｔ基板
KR100894594B1 (ko) 표시장치용 소자기판 및 이의 제조방법
KR20120053770A (ko) 박막트랜지스터 어레이기판 제조방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR101338108B1 (ko) 액정표시장치의 제조방법
JP5337414B2 (ja) 表示装置およびその製造方法
US8168981B2 (en) Display substrate having stepped data line and a liquid crystal display device having the same
KR20080055193A (ko) 액정표시장치의 제조방법
KR20070045457A (ko) 영상 표시 장치 및 그 제조 방법
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
KR101343497B1 (ko) 액정표시장치의 제조방법
JP2009210681A (ja) 表示装置及びその製造方法
KR20080055194A (ko) 액정표시장치의 제조방법
KR20010009012A (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
KR20060002397A (ko) 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20050025810A (ko) 박막 트랜지스터 제조공정이 개선된 액정표시장치의제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination