[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101331803B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101331803B1
KR101331803B1 KR1020060120219A KR20060120219A KR101331803B1 KR 101331803 B1 KR101331803 B1 KR 101331803B1 KR 1020060120219 A KR1020060120219 A KR 1020060120219A KR 20060120219 A KR20060120219 A KR 20060120219A KR 101331803 B1 KR101331803 B1 KR 101331803B1
Authority
KR
South Korea
Prior art keywords
region
electrode
pixel portion
drain
source
Prior art date
Application number
KR1020060120219A
Other languages
English (en)
Other versions
KR20080003179A (ko
Inventor
김영주
이석우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to DE102006060734.1A priority Critical patent/DE102006060734B4/de
Priority to JP2006346783A priority patent/JP4669834B2/ja
Priority to US11/643,876 priority patent/US7652727B2/en
Priority to TW095148776A priority patent/TWI392941B/zh
Priority to CN2006101722829A priority patent/CN101097370B/zh
Publication of KR20080003179A publication Critical patent/KR20080003179A/ko
Priority to US12/652,819 priority patent/US8953110B2/en
Application granted granted Critical
Publication of KR101331803B1 publication Critical patent/KR101331803B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 개구율을 확보하여 휘도를 향상시킨 액정표시장치의 제조방법에 관해 개시한다. 개시된 본 발명의 방법은 화소부가 정의되되, 상기 화소부는 화소부 TFT영역과 스토리지영역으로 구분되는 절연 기판을 제공하고, 상기 기판 전면에 다결정실리콘막 및 스토리지전극막을 차례로 형성하고, 상기 스토리지전극막 및 다결정실리콘막을 선택적으로 패터닝하여 상기 화소부를 덮는 화소패턴을 형성하고, 상기 화소패턴 중에서 상기 화소부 TFT영역의 스토리지전극막을 선택적으로 제거하여 상기 스토리지영역에 스토리지전극을 형성함과 동시에 상기 화소부 TFT영역에 상기 스토리지전극에 의해 노출된 다결정실리콘막으로 된 제 1활성층이 형성되는 것을 포함한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR FABRICATING THE SAME}
도 1은 일반적인 구동회로 일체형 액정표시장치의 구조를 개략적으로 나타내는 평면도.
도 2는 종래기술에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 3a 내지 도 3i는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명에 따른 액정표시장치의 어레이기판 일부를 개략적으로 나타낸 평면도
도 5a 내지 도 5g는 도 4의 Ⅲ-Ⅲ`선의 절단면을 보인 것으로서, 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 개구율을 확보하여 휘도를 향상시킨 액정표시장치의 제조방법에 관한 것이다.
최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.
일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
상기 비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3“ 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50” 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다. 특히, 상기 비정질 실리콘 박막 트랜지스터는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문에 활발히 이용되고 있다.
그러나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(～1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(Polycrystalline Silicon; poly-Si) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.
이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(～25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.
이하, 도 1을 참조하여 액정표시장치의 구조에 대해서 자세히 살펴본다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 평면도로서, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시장치를 나타내고 있다.
도면에 도시된 바와 같이, 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(미도시)으로 이루어져 있다.
상기 어레이 기판(10)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(35)와 상기 화소부(35)의 외곽에 위치한 데이터 구동회로부(31)와 게이트 구동회로부(32)로 구성된 구동회로부(30)로 이루어져 있다. 이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(10)의 화소부(35)는 상기 기판(10) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.
상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.
상기 어레이 기판(10)의 구동회로부(30)는 상기 컬러필터 기판(5)에 비해 돌출된 어레이 기판(10)의 화소부(35) 외곽에 위치하는데, 상기 돌출된 어레이 기판(10)의 일측 장(長)변에 데이터 구동회로부(31)가 위치하며, 상기 돌출된 어레이 기판(10)의 일측 단(短)변에 게이트 구동회로부(32)가 위치하게 된다.
이때, 상기 데이터 구동회로부(31)와 게이트 구동회로부(32)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하게 된다.
참고로, 상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 n 채널 박막 트랜지스터와 p 채널박막 트랜지스터를 모두 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.
상기 게이트 구동회로부(32)와 데이터 구동회로부(31)는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.
또한, 상기 컬러필터 기판(5)의 화소부(35)에는 컬러를 구현하는 컬러필터(미도시)와 상기 어레이 기판(10)에 형성된 화소전극의 대향전극인 공통전극(미도시)이 형성되어 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 스페이서(spacer)(미도시)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 화소부(35)의 외곽에 형성된 실 패턴(seal pattern)(미도시)에 의해 합착되어 단위 액정표시패널을 이루게 된다. 이때, 상기 두 기판(5, 10)의 합착은 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키를 통해 이루어진다.
상기와 같이 구성되는 구동회로 일체형 액정표시장치는 다결정 실리콘 박막 트랜지스터를 이용하므로 소자 특성이 탁월하여 화상 품질이 우수하며, 고정세화가 가능하고 전력의 소비가 적다는 장점을 가지고 있다.
그러나, 상기 구동회로 일체형 액정표시장치는 동일 기판 위에 n 채널 박막 트랜지스터와 p 채널 박막 트랜지스터를 함께 형성하여야하기 때문에 단일 타입의 채널만을 형성하는 비정질 실리콘 박막 트랜지스터 액정표시장치에 비해 제조공정이 보다 복잡하다는 단점이 있다.
이와 같이 상기 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 다수회의 포토리소그래피(photolithography)공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 많은 문제점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있다.
한편, 도 2는 종래기술에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 특히 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소를 나타내고 있다.
도면에 도시된 바와 같이, 상기 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(124‘)을 포함한다.
이때, 상기 액티브패턴(124‘)은 다결정 실리콘 박막으로 이루어지며, 상기 액티브패턴(124’)은 그 일부가 화소영역으로 연장되어 공통라인(108)과 함께 제 1 스토리지 커패시터를 구성하는 스토리지패턴(124“)에 연결되어 있다. 즉, 상기 화소영역 내에는 상기 게이트라인(116)과 실질적으로 동일한 방향으로 공통라인(108)이 형성되어 있으며, 상기 공통라인(108)은 제 1 절연막(미도시)을 사이에 두고 그 하부의 스토리지패턴(124“)과 중첩하여 제 1 스토리지 커패시터를 구성한다. 이때, 상기 제 1 실시예의 스토리지패턴(124”)은 상기 액티브패턴(124‘)을 구성하는 다결정 실리콘 박막에 별도의 마스크공정을 통한 스토리지 도핑을 통해 형성되게 된다.
상기 소오스전극(122) 및 드레인전극(123)은 상기 제 1 절연막과 제 2 절연막(미도시)에 형성된 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 상기 액티브패턴(124‘)의 소오스영역 및 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 3 절연막(미도시)에 형성된 제 3 콘택홀(140c)을 통해 상기 화소전극(118)과 전기적으로 접속하게 된다.
이때, 상기 화소영역으로 연장된 드레인전극(123)의 일부는 상기 제 2 절연막을 사이에 두고 그 하부의 공통라인(108)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.
이하, 이와 같이 구성된 상기 어레이 기판의 제조공정을 도면을 참조하여 상세히 설명한다.
도 3a 내지 도 3i는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, n 채널의 TFT가 형성되는 화소부의 어레이 기판을 제조하는 과정을 예를 들어 나타내고 있다.
도 3a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 실리콘 박막을 형성한 다음, 상기 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성한다. 이때, 상기 기판(110)에는 n채널 TFT영역과 스토리지영역으로 구분되는 화소부 및 n채널 TFT영역과 p채널 TFT영역으로 구분되는 회로부(미도시)가 각각 정의되어 있다. 이후, 상기 다결정 실리콘 박막을 포토리소그래피공정(제 1 마스크공정)을 이용하여 패터닝하여 액티브패턴과 스토리지패턴을 구성할 다결정 실리콘 박막패턴(124)을 형성한다. 이때, 상기 기판(110)과 상기 다결정 실리콘 박막패턴(124) 사이에는 버퍼층(111)이 개재될 수 있다.
도 3b에 도시된 바와 같이, 상기 다결정 실리콘 박막패턴(124)의 일부를 가린 후 도핑을 진행하여 스토리지패턴(124“)을 형성한다. 여기서, 포토레지스트로 가려진 상기 다결정 실리콘 박막패턴(124)의 일부는 액티브패턴(124‘)을 형성하게 되며, 이때 또 하나의 포토리소그래피공정(제 2 마스크공정)이 필요하게 된다.
도 3c에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 제 1 절연막(115a)과 제 1 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 1 도전막을 선택적으로 패터닝함으로써 상기 액티브패턴(124') 위에 상기 제 1 도전막으로 이루어진 게이트전극(121)을 형성하는 동시에 상기 스토리지패턴(124") 위에 상기 제 1 도전막으로 이루어진 공통라인(108)을 형성한다. 상기 제 1 도전막은 상기 게이트전극(121)과 공통라인(108)을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전성물질로 이루어질 수 있다. 이때, 상기 공통라인(108)은 화소영역 내에서 상기 제 1 절연막(115a)을 사이에 두고 그 하부의 스토리지패턴(124")과 중첩하여 제 1 스토리지 커패시터를 구성하게 된다.
도 3d에 도시된 바와 같이, 상기 게이트전극(121)과 공통라인(108)을 가진 기판 상에 제 1감광막패턴(170)을 형성한다. 상기 제 1감광막패턴(170)은 상기 화소부 어레이 기판의 전면과 회로부의 n 채널 TFT영역을 덮고 회로부의 p 채널 TFT영역을 노출하도록 패터닝된다.(상기 회로부는 미도시됨) 상기 제 1감광막패턴(170)을 마스크로 하여 상기 회로부의 p 채널 TFT영역에 고농도의 p+ 이온을 주입하여 p+ 소오스영역과 드레인영역(미도시)을 형성한다.(제 4마스크 공정)
도 3e에 도시된 바와 같이, 제 1감광막패턴을 제거한다. 이어, 상기 p+ 소오스영역과 드레인영역을 가진 기판 상에 제 2감광막패턴(170')을 형성한다. 상기 제 2감광막패턴(170')은 상기 회로부의 p 채널 TFT영역과 상기 화소부/회로부의 n 채널 TFT영역 일부 및 스토리지영역을 덮도록 패터닝된다. 상기 제 2감광막패턴(170')을 마스크로 하여 상기 화소부의 액티브패턴(124')의 소정 영역에 고농도의 n+ 이온을 주입한다. 그 결과, 상기 화소부의 액티브패턴(124')에 n+의 소오스영역(124a)과 드레인영역(124b)이 형성된다.(제 5마스크 공정)
도 3f에 도시된 바와 같이, 상기 제 2감광막패턴(170‘)을 제거한다. 이어, 상기 제 2감광막패턴이 제거된 기판 전면에 저농도의 n- 이온을 주입하여 엘디디(Lightly Doped Drain; LDD)영역(124l)을 형성한다. 도 3f에서, 미설명된 도면부호 124c는 상기 소오스영역(124a)과 드레인영역(124b) 사이에 전도채널을 형성하는 채널영역을 나타낸다. 구체적으로 설명하면, 상기 엘디디영역(124l)은 상기 n+의 소오스영역(124a)과 채널영역(124c) 및 상기 n+의 드레인영역(124b)과 채널영역(124c) 사이에 형성된다.
한편, 도면에 도시되지 않았지만, 상기 화소부의 n채널 TFT영역에 엘디디영역(124l)을 형성하는 동안, 상기 회로부의 n 채널 TFT영역에도 n-이온이 주입되어 엘디디영역이 형성되게 된다.
그 다음, 상기 엘디디영역(124l)을 가진 기판 전면에 제 2 절연막(115b)을 증착한 후, 포토리소그래피공정(제 6 마스크공정)을 통해 상기 제 1 절연막(115a)과 제 2 절연막(115b)의 일부 영역을 제거하여 상기 소오스영역(124a)의 일부를 노출시키는 제 1 콘택홀(140a)과 상기 드레인영역(124b)의 일부를 노출시키는 제 2 콘택홀(140b)을 형성한다.
도 3g에 도시된 바와 같이, 제 2 도전막을 기판(110) 전면에 형성한 후 포토리소그래피공정(제 7 마스크공정)을 이용하여 패터닝함으로써 상기 제 1 콘택홀(140a)을 통해 상기 소오스영역(124a)과 전기적으로 접속하는 소오스전극(122)을 형성하며, 상기 제 2 콘택홀(140b)을 통해 상기 드레인영역(124b)과 전기적으로 접속하는 드레인전극(123)을 형성한다. 이때, 상기 소오스전극(122)의 일부는 일방향을 연장되어 데이터라인(117)을 형성하게 되며, 상기 드레인전극(123)의 일부는 화소영역으로 연장되어 상기 제 2 절연막(115b)을 사이에 두고 그 하부의 공통라인(108)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.
도 3h에 도시된 바와 같이, 상기 기판(110) 전면에 제 3 절연막(115c)을 증착한 후, 포토리소그래피공정(제 8 마스크공정)을 이용하여 상기 제 3 절연막(115c)을 패터닝함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 3 콘택홀(140c)을 형성한다.
도 3i에 도시된 바와 같이, 상기 제 3 절연막(115c)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 9 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 3 콘택홀(140c)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다. 상기 제 3 도전막은 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같이 투과율이 뛰어난 투명 도전물질을 사용할 수 있다.
상술한 바와 같이, 종래기술에 따르면, 다결정 실리콘 박막으로 액티브패턴(124')과 스토리지패턴(124")을 형성하고 별개의 마스크공정을 통해 상기 스토리지패턴에 스토리지도핑을 진행함으로써 총 9개의 마스크공정을 통해 화소부와 회로부의 TFT를 제작할 수 있다.
상기 문제점을 해결하기 위해, 본 발명의 과제는 마스크 수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 개구율을 확보하여 휘도를 향상시킬 수 있는 액정표시장치의 제조방법을 제공하려는 것이다.
상기 목적을 달성하기 위해, 본 발명에 따른 액정표시장치의 제조방법은 화 소부가 정의되되, 상기 화소부는 화소부 TFT영역과 스토리지영역으로 구분되는 절연 기판을 제공하고, 상기 기판 전면에 다결정실리콘막 및 스토리지전극막을 차례로 형성하고, 상기 스토리지전극막 및 다결정실리콘막을 선택적으로 패터닝하여 상기 화소부를 덮는 화소패턴을 형성하고, 상기 화소패턴 중에서 상기 화소부 TFT영역의 스토리지전극막을 선택적으로 제거하여 상기 스토리지영역에 스토리지전극을 형성함과 동시에 상기 화소부 TFT영역에 상기 스토리지전극에 의해 노출된 다결정실리콘막으로 된 제 1활성층이 형성되는 것을 포함한다.
한편, 상기 방법에 의해 형성된 본 발명에 따른 액정표시장치는 화소부가 정의되되, 상기 화소부는 화소부 TFT영역과 스토리지영역으로 구분되는 절연 기판과, 상기 절연 기판 상에 형성되며, 적어도 상기 박막 트랜지스터영역을 덮는 제 1활성층과, 상기 제 1활성층 상에 형성되되, 상기 스토리지영역을 선택적으로 덮는 스토리지전극을 포함한다.
(실시예)
삭제
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도 4는 본 발명에 따른 액정표시장치의 어레이기판 일부를 개략적으로 나타낸 평면도이다.
도 4에 도시된 바와 같이, 절연기판(201)에는 종횡으로 화소영역을 정의하는 게이트라인(250)과 데이터라인(240)이 형성되어 있다. 상기 절연 기판(201)은 어레이기판에 해당된다. 상기 게이트라인(250)과 데이터라인(240)의 교차영역에는 스위칭 소자인 TFT(Thin Film Transistor)가 형성되어 있다. 상기 화소영역 내에는 상기 TFT에 연결되어 컬러필터 기판(미도시)의 공통전극(미도시)과 함께 액정(미도시)을 구동시키는 화소전극인 화소부 드레인전극패턴(225P2)이 형성되어 있다.
상기 TFT는 게이트라인(250)에 연결된 화소부 게이트전극(213P2), 데이터라인(240)에 연결된 화소부 소오스전극(223S1) 및 화소부 드레인전극(223D1)으로 구성되어 있다. 또한, 상기 TFT는 상기 화소부 게이트전극(213P2)에 공급되는 게이트전압에 의해 화소부 소오스전극(223S1) 및 화소부 드레인전극(223D1) 간에 전도채널을 형성하는 제 1활성층(205P1)을 포함한다. 상기 제 1활성층(205P1)은 화소부 소오스영역(205P1S) 및 화소부 드레인영역(205P1D)으로 구분된다. 상기 제 1활성층(205P1)은 일부가 화소영역 쪽으로 연장되며, 상기 화소영역 쪽으로 연장된 상기 제 1활성층(205P1) 상부에는 스토리지전극(209P)이 형성되어 있다. 상기 스토리지전극(209P)은 n+실리콘층 또는 금속막으로 패터닝될 수 있다. 상기 제 1활성층(205P1)과 상기 스토리지전극(209P) 사이에 절연막(미도시)이 개재될 수 있다.
상기 화소영역 내에는 상기 게이트라인(250)과 실질적으로 동일한 방향으로 공통라인(213P3)이 형성되어 있다. 상기 공통라인(213P3)은 게이트절연막(미도시)을 사이에 두고 상기 스토리지전극(209P)와 중첩하여 스토리지 커패시터를 구성한다. 상기 공통라인(213P3)은 상기 화소부 게이트전극(213P2)과 동일 막으로 패터닝될 수 있다. 상기 활성층(205P1)과 상기 스토리지전극(209P) 사이에 절연막이 개재된 경우, 상기 절연막은 제 1게이트절연막에 해당될 수 있고, 상기 게이트절연막은 제 2게이트절연막에 해당될 수 있다.
상기 공통라인(213P3)을 가진 기판을 덮도록 보호막(미도시)이 배치된다. 상기 보호막 및 게이트절연막에는 상기 제 1활성층(205P1)의 화소부 소오스영역(205P1S) 및 화소부 드레인영역(205P1D)을 각각 노출하는 제 1콘택홀(221H1) 및 제 2콘택홀(221H2)이 형성된다. 상기 화소부 소오스전극(223S1) 및 화소부 드레인전극(223D1)은 상기 제 1콘택홀(221H1) 및 제 2콘택홀(221H2)을 통해 각각 상기 제 1활성층(205P1)의 화소부 소오스영역(205P1S) 및 화소부 드레인영역(205P1D)과 전기적으로 연결된다.
상기 화소부 드레인전극패턴(225P2)은 상기 화소부 드레인전극(223D1)을 덮으며, 일부위가 화소영역 쪽으로 연장되도록 배치된다. 상기 화소부 드레인전극패턴(225P2)은 화소전극에 해당될 수 있다. 또한, 상기 화소부 소오스전극(223S1) 상에는 화소부 소오스전극패턴(225P1)이 형성된다. 상기 화소부 드레인전극패턴(225P2) 및 상기 화소부 소오스전극패턴(225P1)은 동일 막으로 패터닝될 수 있다.
도 5a 내지 도 5g는 도 4의 Ⅲ-Ⅲ`선의 절단면을 보인 것으로서, 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도이다.
이하, 도 5a 내지 도 5g를 참고로 하여 본 발명에 따른 액정표시장치의 제조방법을 설명하기로 한다.
도 5a에 도시된 바와 같이, 절연 기판(201)을 제공한다. 상기 절연기판(201)에는 n채널(또는 p채널) TFT영역과 스토리지영역으로 구분되는 화소부 및 n채널 TFT영역과 p채널 TFT영역으로 구분되는 회로부가 각각 정의되어 있다. 즉, 상기 화소부는 n채널 TFT 또는 p채널 TFT가 모두 형성 가능하며, 상기 회로부는 n채널 TFT와 p채널 TFT가 모두 형성되어 CMOS 형태를 이룬다. 상기 절연 기판(201)은 어레이기판일 수 있다. 상기 절연기판(201)은 유리 등의 투명한 기판일 수 있다. 상기 절 연기판(201) 상에 버퍼층(203), 다결정실리콘막(205), 절연막(207), 스토리지전극막(209)을 차례로 형성한다. 상기 절연막(207)은 게이트 절연막일 수 있다. 상기 절연막(207)은 실리콘 산화막(SiO2)일 수 있다. 상기 절연막(207)은 생략될 수도 있다. 상기 스토리지전극막(209)은 n+실리콘층 또는 금속막일 수 있다.
도 5b에 도시된 바와 같이, 슬릿 또는 하프톤 마스크(미도시)를 이용하여 상기 스토리지전극막을 가진 기판 상에 제 1감광막패턴(230)를 형성한다. 상기 제 1감광막패턴(230)은 회로부의 n채널 TFT영역과 p채널 TFT영역, 및 화소부의 n채널 TFT영역이 상기 화소부의 스토리지영역보다 상대적으로 얇게 형성된다. 상기 제 1감광막패턴(230)를 이용하여 상기 스토리지전극막, 절연막 및 다결정실리콘막을 선택적으로 1차 식각하여 상기 화소부를 덮는 화소패턴(210P1), 및 회로부의 n채널 TFT영역과 p채널 TFT영역을 각각 덮는 제 1 및 제 2회로패턴들(210P2)(210P3)를 형성한다. 상기 스토리지전극막, 절연막 및 다결정실리콘막은 동시에 식각될 수 있다. 상기 식각 공정은 건식으로 진행되거나 또는 습식과 건식을 혼용하여 진행될 수 있다.
도 5c에 도시된 바와 같이, 상기 제 1감광막패턴을 에싱한다. 상기 에싱 후 잔류된 제 1감광막패턴(230P)은 상대적으로 두께가 얇은 회로부의 n채널 TFT영역과 p채널 TFT영역, 및 상기 화소부의 TFT영역이 모두 제거되며, 화소부의 스토리지영역에만 선택적으로 잔류된다. 이어, 상기 잔류된 제 1감광막패턴(230P)에 의해 노출된 상기 화소패턴(210P1) 및 제 1, 제 2회로패턴들(210P2)(210P3)로부터 스토리지전극막 및 절연막을 선택적으로 제거한다. 그 결과, 상기 화소부의 스토리지영역에는 잔류된 스토리지전극막으로 이루어진 스토리지전극(209P)이 형성된다. 이때, 상기 화소부의 n채널 TFT영역, 상기 회로부의 n채널 TFT영역, 및 상기 회로부의 p채널 TFT영역에는 다결정실리콘막으로 된 각각의 제 1, 제2 및 제 3활성층(205P1)(205P2)(205P3)이 형성된다.
도 5d에 도시된 바와 같이, 상기 잔류된 제 1감광막패턴을 제거한다. 상기 제1,제2 및 제 3활성층(205P1)(205P2)(205P3)을 가진 기판 상에 게이트절연막(211), 제 1금속막(213) 및 제 2감광막패턴(233)를 차례로 형성한다. 한편, 도 5a에서 처럼, 상기 절연막(207)이 다결정실리콘막(205)과 스토리지전극막(209) 사이에 개재될 경우, 상기 절연막(207)은 제 1게이트절연막에 해당되고, 상기 게이트절연막(211)은 제 2게이트절연막에 해당될 수 있다. 이와 같이, 게이트절연막이 상기 제 1게이트절연막과 제 2게이트절연막의 2중 구조를 이룰 경우, 상기 2중 구조를 가진 게이트절연막의 총 두께는 상기 제 1게이트 절연막 및 상기 제 2게이트 절연막을 합한 값에 해당된다. 따라서, 본 발명에 따른 상기 2중 구조를 가진 게이트절연막은 상기 제 1게이트 절연막 및 상기 제 2게이트 절연막 두께를 적절하게 조절함으로써 기존과 동일한 두께로 형성한다.
한편, 상기 제 2감광막패턴(233)은 상기 화소부 전체, 상기 회로부의 n채널 TFT영역 전체, 및 p채널 TFT영역의 p채널 게이트전극이 형성될 부위를 선택적으로 덮도록 패터닝된다. 즉, 상기 제 2감광막패턴(233)은 상기 회로부 p채널 TFT영역에서 소오스/드레인영역이 형성될 부위만을 선택적으로 노출하도록 패터닝된다.
이어, 상기 제 2감광막패턴(233)을 이용하여 상기 제 1금속막을 식각하여 상기 회로부의 p채널 TFT영역에 회로부 제 1게이트전극(213P1)을 형성한다. 이때, 화 소부 전체 및 회로부 n채널 TFT영역은 상기 제 2감광막패턴(233)에 의해 마스킹된 상태이므로, 상기 제 1금속막이 패터닝되지 않고 그대로 잔류된다. 다음, 상기 제 2감광막패턴(233)을 이용하여 상기 회로부 제 1게이트전극(213P1)을 가진 기판에 p+도핑을 실시한다. 그 결과, 상기 제 3활성층(205P3)에는 회로부 제 1소오스/드레인영역(205P3S)(205P3D)이 형성된다.
도 5e에 도시된 바와 같이, 상기 제 2감광막패턴을 제거한다. 상기 회로부 제 1게이트전극(213P1)을 가진 기판 전면에 제 3감광막패턴(235)를 형성한다. 상기 제 3감광막패턴(235)는 상기 화소부에 각각의 화소부 게이트전극 및 공통라인이 형성될 부위, 상기 회로부의 n채널 TFT영역에 회로부 제 2게이트전극이 형성될 부위, 그리고 상기 p채널 TFT영역 전체를 덮도록 패터닝된다.
도 5f에 도시된 바와 같이, 상기 제 3감광막패턴을 이용하여 상기 잔류된 제 1금속막을 식각하여 상기 화소부에 화소부 게이트전극(213P2) 및 공통라인(213P3)을 형성하고, 이와 동시에 상기 회로부의 n형 TFT영역에 회로부 제 2게이트전극(213P4)을 형성한다. 상기 잔류된 제 1금속막 식각 공정은 습식 식각으로 진행될 수 있다. 그 결과, 상기 화소부 게이트전극(213P2), 공통라인(213P3) 및 회로부 제 2게이트전극(213P4)은 측면으로 과도 식각될 수 있다. 이어, 상기 제 3감광막패턴을 가진 기판에 n+이온 도핑을 실시한다. 그 결과, 상기 화소부의 n채널 TFT영역에 화소부 소오스영역(205P1S) 및 화소부 드레인영역(205P1D)이 형성되고 , 상기 회로부의 n채널 TFT영역에 회로부 제2소오스영역(205P2S) 및 회로부 제 2드레인영역(205P2D)이 형성된다. 즉, 상기 화소부 소오스영역(205P1S) 및 화소부 드레인영 역(205P1D)은 상기 화소부 게이트전극(213P2) 양측 하부의 제 1활성층(205P1)에 형성된다. 또한, 상기 회로부 제 2소오스영역(205P2S) 및 회로부 제 2드레인영역(205P2D)은 상기 회로부 제 2게이트전극(213P4) 양측 하부의 제 2활성층(205P2)에 형성된다.
이후, 상기 제 3감광막패턴을 제거한다. 그 다음, 화소부 게이트전극(213P2) 및 회로부 제 2게이트전극(213P4)를 마스크로 하여 기판 전면에 엘디디 도핑(n-)을 실시한다. 그 결과, 상기 화소부의 n채널 TFT영역에는 제 1엘디디영역(205P1L)이 형성되고, 상기 회로부의 n채널 TFT영역에는 제 2엘디디영역(205P2L)이 형성된다. 상기 제 1, 제 2엘디디영역(205P1L)(205P2L)은 습식 시디 바이어스만큼 형성되며, 별도의 마스크가 없는 상태에서 기판 전체에 도핑처리하여 얻을 수 있다. 상기 제 3감광막패턴을 제거한다.
도 5g에 도시된 바와 같이, 상기 제 1, 제 2엘디디영역(205P1L)(205P2L)을 가진 기판 상에 보호막(221)을 형성한다. 상기 보호막(221)은 차례로 적층된 실리콘산화막(SiO2) 및 실리콘질화막(SiNx)을 이용할 수 있다. 이때, 상기 보호막(221)은, (1) 상기 실리콘 산화막을 증착하고 활성화 열처리한 다음, 상기 실리콘 질화막을 증착하고 수소화 열처리를 실시하거나, 또는 (2) 상기 실리콘산화막(SiO2) 및 실리콘질화막(SiNx)을 차례로 형성하고 나서 이들 막을 열처리하여 형성한다. 여기서, (2)방법으로 보호막(221)을 형성할 경우, 1회의 열처리를 통해 상기 실리콘산화막(SiO2)의 활성화 및 실리콘질화막(SiNx)의 수소화를 동시에 진행할 수 있다.
한편, 상기 보호막(221)으로 단일의 실리콘질화막(SiNx)을 이용할 수 있다. 이와 같이, 본 발명에서는 상기 보호막(221)으로 실리콘질화막(SiNx)을 포함한 구조를 채택한다. 이때, 상기 실리콘질화막(SiNx)은 수소화에 기여할 수 있는 수소 소오스 역할을 한다.
그러나, 상술한 바와 같이, 상기 보호막으로 실리콘산화막(SiO2)/ 실리콘질화막(SiNx) 구조 또는 단일의 실리콘질화막(SiNx)구조를 채택할 경우, 실리콘질화막(SiNx)은 유전상수가 6.5 ~7.0으로서 유전상수가 3.9인 실리콘 산화막(SiO2)과 비교하여 동일 적층 두께에 대해 단위면적당 커패시턴스가 크다. 따라서, 상기 보호막의 상부 및 하부에 각각 배열된 게이트라인과 데이터라인 간에 전기적 영향이 커져 신호 딜레이가 증가하게 된다. 이로써, 고속 동작이나 고해상도 구현 관점에서 문제가 될 수 있다.
이러한 문제점을 보완하기 위해, 상기 보호막(221)으로 상기 실리콘 질화막(SiNx) 위에 유전상수가 낮은 실리콘산화막(SiO2)을 적층한 실리콘산화막(SiO2)/실리콘질화막(SiNx)/실리콘산화막(SiO2)의 3중 구조를 채택할 수 있다. 이와 같이, 보호막(221)으로 실리콘산화막(SiO2)/실리콘질화막(SiNx)/실리콘산화막(SiO2)의 3중 구조를 채택할 경우, 실리콘산화막(SiO2)/실리콘질화막(SiNx)구조 또는 실리콘질화막(SiNx)구조와 비교하여 동일 적층 두께에 대해 단위면적당 커패시턴스를 작게 할 수 있다. 이로써, 게이트라인과 데이터라인간에 전기적 영향이 줄어들게 되어 딜레이 요소를 줄일 수 있다. 그 결과, 고속동작이나 고해상도를 실현할 수 있다.
이어, 별도의 마스크(미도시)를 이용하여 상기 보호막 및 게이트절연막을 식각하여 제1,제2,제3,제4,제5 및 제 6콘택홀(221H1)(221H2)(221H3)(221H4) (221H5) (221H6)을 형성한다. 상기 제 1콘택홀(221H1)과 제 2콘택홀(221H2)은 상기 화소부 소오스영역(205P1S) 및 화소부 드레인영역(205P1D)을 노출한다. 여기서, 상기 제 2콘택홀(221H2)은 상기 화소부 드레인영역(205P1D) 뿐만 아니라 상기 스토리지전극(209P)의 일부위도 함께 노출하도록 패터닝된다. 상기 제 3콘택홀(221H3) 및 제 4콘택홀(221H4)은 상기 회로부 제 2소오스영역(205P2S) 및 회로부 제 2드레인영역(205P2D)을 노출한다. 상기 제 5콘택홀(221H5) 및 제 6콘택홀(221H6)은 상기 회로부 제 1소오스영역(205P3S) 및 회로부 제 1드레인영역(205P3D)을 노출한다.
다음, 상기 콘택홀들을 가진 기판 상에 제 2금속막을 형성한다. 상기 제 2금속막을 패터닝하여 화소부 n채널 TFT영역에 상기 제 1콘택홀(221H1) 및 제 2콘택홀(221H2)을 덮는 화소부 소오스전극(223S1) 및 화소부 드레인전극(223D1)을 형성한다. 상기 화소부 소오스전극(223S1) 및 화소부 드레인전극(223D1)이 형성되는 동안, 상기 회로부의 n채널 TFT영역에도 제 3콘택홀(221H3) 및 제 4콘택홀(221H4)을 덮는 회로부 제 2소오스전극(223S3) 및 회로부 제 2드레인전극(223D3)이 형성된다. 또한, 상기 회로부 p채널 TFT영역에도 상기 제 5콘택홀(221H5) 및 제 6콘택홀(221H6)을 덮는 회로부 제 1소오스전극(223S2) 및 회로부 제 1드레인전극(223S2)가 형성된다.
이어, 상기 소오스전극들(223S1)(223S2)(223S3) 및 드레인전극들(223D1)(223D2)(223D3)을 가진 기판 상에 투명도전막을 형성한다. 상기 투명도전 막을 패터닝하여 상기 화소부 소오스전극(223S1)을 덮는 화소부 소오스전극패턴(225P1) 및 화소부 드레인전극(223D1)을 덮는 화소부 드레인전극패턴(225P2)을 형성한다. 여기서, 상기 화소부 드레인전극패턴(225P2)은, 도 4에 도시된 바와 같이, 상기 화소부 드레인전극(223D1)을 덮되, 화소영역 쪽으로 연장되도록 패터닝된다. 상기 화소부 드레인전극패턴(225P2)은 화소전극일 수 있다. 이와 동시에, 상기 회로부의 p채널 TFT영역 및 n채널 TFT영역에도 회로부 제 1, 제2소오스전극(223S2)(223S3)을 덮는 회로부 제 1, 제 2소오스전극패턴(225P5)(225P3)이 형성되고, 상기 회로부 제 1, 제2드레인전극(223D2)(223D3)을 덮는 회로부 제 1, 제 2드레인전극패턴(225P6)(225P4)이 형성된다.
상술한 바와 같이, 본 발명에서는 회절 노광을 통해 활성층 및 스토리지전극을 형성하고(제 1마스크공정), 회로부 p채널 TFT영역에 회로부 제 2게이트전극 형성(제 2마스크 공정), 화소부에 화소부 게이트전극 및 공통라인 형성(제 3마스크 공정), 보호막에 콘택홀 형성공정(제 4마스크 공정), 소오스전극 및 드레인전극 형성(제 5마스크 공정), 및 소오스전극패턴 및 드레인전극패턴 형성(제 6마스크 공정)을 진행한다. 따라서, 이와같은 공정을 거쳐 고개구율 6마스크 CMOS 구조를 구현할 수 있다.
본 발명에 따르면, 회절노광 공정에 의해 하나의 마스크를 이용하여 활성층 및 스토리지전극을 형성한다. 따라서, 박막 트랜지스터 제조에 사용되는 마스크 수를 줄여 제조공정 및 비용을 절감시킬 수 있다.
본 발명에서는 활성층 상부에 절연막을 개재시켜 스토리지전극을 형성함으로써 상기 활성층이 손상되는 것을 방지하여 박막 트랜지스터의 전기적 특성이 향상된다. 또한, 개구율의 향상으로 휘도가 증가하는 효과를 기대할 수 있다.

Claims (31)

  1. 화소부 TFT영역과 스토리지영역으로 구분되는 화소부와, 회로부로 정의된 절연 기판을 제공하는 단계;
    상기 절연 기판 전면에 다결정실리콘막, 절연막 및 스토리지전극막을 차례로 형성하는 단계;
    한 번의 마스크 공정을 통해 상기 다결정실리콘막, 절연막 및 스토리지전극막을 선택적으로 패터닝하여 상기 화소부 TFT영역 및 상기 스토리지영역에 다결정실리콘막패턴, 절연막패턴 및 스토리지전극막패턴을 형성하는 단계;
    상기 화소부 TFT영역에 위치하는 상기 스토리지전극막패턴과 그 아래의 절연막패턴을 제거하여 상기 스토리지영역에 스토리지전극을 형성하고, 상기 화소부 TFT영역에 위치하며 상기 스토리지전극막패턴과 그 아래의 절연막패턴의 제거로 노출되는 상기 다결정실리콘막패턴으로 된 활성층을 형성하는 단계;
    상기 활성층 및 상기 스토리지전극을 포함한 상기 절연 기판의 전면에 게이트 절연막을 형성하는 단계; 및
    상기 화소부 TFT영역의 상기 게이트 절연막 상에 게이트 전극을 형성하고, 상기 스토리지영역의 상기 게이트 절연막 상에 상기 스토리지전극과 중첩되는 공통라인을 각각 형성하는 단계를 포함하여 구성되는 액정표시장치 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서, 상기 절연막은 실리콘 산화막(SiO2)으로 형성한 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1항에 있어서, 상기 스토리지전극을 형성하는 단계는,
    상기 화소패턴 중 상기 화소부 TFT영역의 스토리지전극막 및 절연막을 차례로 제거함으로써 이루어지는 것을 포함하는 액정표시장치의 제조방법.
  6. 제 1항에 있어서, 상기 스토리지전극막은 N+실리콘층으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 1항에 있어서, 상기 스토리지전극막은 금속막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1항에 있어서, 상기 활성층 및 스토리지전극은 동일 마스크로 회절 노광하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1항에 있어서, 상기 절연 기판과 상기 다결정실리콘막 사이에 버퍼층을 형성하는 것을 더 포함하는 액정표시장치의 제조방법.
  10. 제 1항에 있어서, 상기 게이트 전극과 공통라인을 형성한 이후에,
    상기 게이트 전극의 양측 하부의 상기 활성층에 화소부 소오스영역 및 드레인영역을 형성하는 단계;
    상기 게이트 전극을 포함한 상기 절연 기판상에 보호막을 형성하는 단계;
    상기 보호막을 패터닝하여 상기 화소부 소오스영역 및 드레인영역을 각각 노출시키는 제 1 및 2 콘택홀을 형성하는 단계;
    상기 보호막 상에 상기 제 1 및 제2 콘택홀을 각각 채워 상기 화소부 소오스영역과 연결되는 화소부 소오스전극 및 상기 화소부 드레인영역과 연결되는 화소부 드레인전극을 형성하는 단계; 및
    상기 화소부 소오스전극을 덮는 화소부 소오스전극 패턴과, 상기 화소부 드레인전극을 덮는 화소부 드레인전극 패턴을 형성하는 단계를 포함하여 구성되는 액정표시장치의 제조방법.
  11. 삭제
  12. 제 10항에 있어서, 상기 제2 콘택홀은 상기 화소부 드레인영역과 함께 상기 스토리지전극의 일부를 동시에 노출시키도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 10항에 있어서, 상기 보호막을 형성하는 단계는,
    상기 화소부 소오스영역 및 드레인영역을 가진 절연 기판상에 실리콘 산화막을 증착 및 활성화 열처리를 실시하고,
    상기 활성화된 실리콘 산화막 상에 실리콘질화막을 증착 및 수소화 열처리를 실시하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 10항에 있어서, 상기 보호막을 형성하는 단계는,
    상기 화소부 소오스영역 및 드레인영역을 가진 절연 기판상에 실리콘산화막 및 실리콘질화막을 차례로 형성하고,
    상기 실리콘 질화막 및 상기 실리콘 산화막을 열처리하여 상기 실리콘 산화막의 활성화 및 상기 실리콘 질화막의 수소화를 동시에 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 10항에 있어서, 상기 보호막을 형성하는 단계는,
    상기 화소부 소오스영역 및 드레인영역을 가진 기판 상에 실리콘산화막, 실리콘질화막 및 실리콘산화막을 차례로 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 화소부 TFT영역과 스토리지영역으로 구분되는 화소부와, n채널 TFT영역과 p채널 TFT영역으로 구분되는 회로부로 정의된 절연 기판을 제공하는 단계;
    상기 기판 전면에 다결정실리콘막, 절연막 및 스토리지전극막을 차례로 형성하는 단계;
    한 번의 마스크 공정을 통해 상기 다결정실리콘막, 절연막 및 스토리지전극막을 선택적으로 패터닝하여 상기 화소부를 덮는 화소패턴 및 상기 회로부의 n채널 TFT영역과 p채널 TFT영역을 각각 덮는 제 1 및 제2 회로패턴을 형성하는 단계; 및
    상기 화소부 TFT영역의 화소패턴과, 상기 제1 및 2 회로패턴 각각의 스토리지전극막과 그 아래의 절연막을 선택적으로 제거하여, 상기 화소부 TFT영역과 상기 스토리지영역에 걸쳐 형성됨은 물론 상기 스토리지영역 상에 절연막과 스토리지전극이 형성된 제1 활성층과, 이와 동시에 상기 회로부의 상기 제1 및 제2 회로패턴의 스토리지전극막과 그 아래의 상기 절연막을 선택적으로 제거하여 상기 n채널 TFT영역 및 p채널 TFT영역을 덮는 각각의 제 2 및 제 3 활성층을 형성하는 단계를 포함하여 구성되는 액정표시장치의 제조방법.
  17. 제 16항에 있어서,
    상기 제1, 2, 3 활성층을 포함한 상기 절연 기판 전면에 게이트 절연막을 형성한 후, 상기 제 3 활성층 위의 상기 게이트 절연막 상에 상기 p채널 TFT영역의 회로부 제 1게이트전극을 형성하는 단계;
    상기 회로부 제 1게이트전극의 양측 하부의 상기 제 3 활성층에 회로부 제 1 소오스영역 및 제 1 드레인영역을 형성하는 단계;
    상기 제 1 활성층 위의 상기 게이트 절연막 상에 화소부 게이트전극과 공통라인을 형성하고, 상기 제2 활성층 위의 상기 게이트 절연막의 상기 n채널 TFT영역에 회로부 제 2 게이트전극을 형성하는 단계;
    상기 화소부 게이트전극의 양측 하부의 상기 제 1 활성층에 화소부 소오스영역 및 드레인영역을 형성하고, 동시에 상기 회로부 제 2 게이트전극의 양측 하부의 상기 제 2 활성층에 회로부 제 2 소오스영역 및 제 2 드레인영역을 형성하는 단계;
    상기 회로부 제 2 소오스영역 및 제 2 드레인영역을 포함한 상기 절연 기판상에 보호막을 형성한 후, 상기 보호막을 패터닝하여 상기 화소부 소오스영역 및 드레인영역, 상기 회로부 제 2 소오스영역 및 제 2 드레인영역, 및 상기 회로부 제 1 소오스영역 및 제 1 드레인영역을 각각 노출시키는 제 1, 제 2, 제 3,제 4,제 5 및 제 6콘택홀을 형성하는 단계;
    상기 보호막 상에 상기 제 1, 제 3 및 제 5 콘택홀을 각각 채워 상기 화소부 소오스영역과 연결되는 화소부 소오스전극, 상기 회로부 제 2 소오스영역과 연결되는 회로부 제 2소오스전극, 및 상기 회로부 제 1 소오스영역과 연결되는 회로부 제 1 소오스전극을 형성하고, 이와 동시에 상기 제 2, 제 4, 제 6 콘택홀을 각각 채워 상기 화소부 드레인영역과 연결되는 화소부 드레인전극, 상기 회로부 제 2 드레인영역과 연결되는 회로부 제 2 드레인전극, 및 상기 회로부 제 1 드레인영역과 연결되는 회로부 제 1드레인전극을 형성하는 단계; 및
    상기 화소부 소오스전극을 덮는 화소부 소오스전극 패턴 및 상기 회로부 제 2, 제1 소오스전극을 각각 덮는 회로부 제 2 및 제 1 소오스전극 패턴을 형성하고, 이와 동시에 상기 화소부 드레인전극을 덮는 화소부 드레인전극 패턴 및 상기 회로부 제 2 및 제 1 드레인전극을 각각 덮는 회로부 제 2 및 제 1 드레인전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 화소부 TFT영역과 스토리지영역으로 구분된 화소부와, 회로부가 정의된 절연 기판;
    상기 화소부 TFT영역과 스토리지영역의 상기 절연 기판상에 형성된 제1 활성층;
    상기 스토리지영역의 상기 제1 활성층 상에 형성된 절연막;
    상기 절연막 상에 형성되고, 상기 스토리지영역을 덮는 스토리지전극;
    상기 스토리지전극과 상기 제1 활성층을 포함한 상기 절연 기판 전면에 형성된 게이트 절연막;
    상기 화소부 TFT영역의 상기 제1 활성층 위의 상기 게이트 절연막 상에 형성된 게이트전극; 및
    상기 스토리지영역의 상기 게이트 절연막 상에 상기 스토리지전극과 중첩되는 공통라인;을 포함하여 구성되는 액정표시장치.
  19. 제 18항에 있어서, 상기 절연 기판과 상기 제1 활성층 사이에 개재된 버퍼층을 더 포함하는 액정표시장치.
  20. 제 18항에 있어서, 상기 제1 활성층은 다결정실리콘막인 것을 특징으로 하는 액정표시장치.
  21. 삭제
  22. 제 18항에 있어서, 상기 스토리지전극은 N+실리콘층인 것을 특징으로 하는 액정표시장치.
  23. 제 18항에 있어서, 상기 스토리지전극은 금속막인 것을 특징으로 하는 액정표시장치.
  24. 제 18항에 있어서, 상기 회로부의 n채널 TFT영역 및 p채널 TFT영역 각각에 형성된 회로부 제 2 게이트전극 및 회로부 제1 게이트전극과;
    상기 화소부 게이트전극의 양측 하부의 상기 제1 활성층에 형성된 화소부 소오스영역 및 드레인영역, 상기 회로부 제 2 게이트전극의 양측 하부의 제2 활성층에 형성된 회로부 제2 소오스영역 및 제2 드레인영역, 및 상기 회로부 제 1 게이트전극의 양측 하부의 제3 활성층에 형성된 회로부 제1 소오스영역 및 제1 드레인영역과;
    상기 회로부 제 1소오스영역 및 제 1드레인영역을 포함한 상기 절연 기판의 전면에 형성된 보호막과;
    상기 보호막을 관통하여 상기 화소부 소오스영역 및 드레인영역, 상기 회로부 제 2 소오스영역 및 제 2 드레인영역, 및 회로부 제 1 소오스영역 및 제 1 드레인영역을 각각 노출시키는 제 1, 제 2, 제 3, 제4, 제5 및 제6 콘택홀과;
    상기 보호막 상에 형성되며, 상기 제 1, 제 3 및 제 5 콘택홀을 채워 상기 화소부 소오스영역, 회로부 제 2소오스영역 및 회로부 제 1소오스영역과 각각 연결되는 화소부 소오스전극, 회로부 제 2 소오스전극 및 회로부 제 1 소오스전극, 그리고 상기 제 2, 제 4 및 제 6 콘택홀을 채워 상기 화소부 드레인영역, 상기 회로부 제 2 소오스영역 및 회로부 제1 드레인영역과 각각 연결되는 화소부 드레인전극, 회로부 제 2소오스전극 및 회로부 제 1 드레인전극과;
    상기 화소부 소오스전극, 상기 회로부 제 2소오스전극 및 제 1소오스전극을 각각 덮는 화소부 소오스전극 패턴, 회로부 제 2 소오스전극 패턴 및 회로부 제 1소오스전극 패턴, 그리고 상기 화소부 드레인전극, 상기 회로부 제 2 드레인전극, 및 상기 회로부 제 1 드레인전극을 각각 덮는 화소부 드레인전극 패턴, 회로부 제 2 드레인전극 패턴, 및 회로부 제 1 드레인전극 패턴을 더 포함하는 것을 특징으로 하는 액정표시장치.
  25. 제 24항에 있어서, 상기 기판과 상기 제 1활성층 사이에 버퍼층이 개재된 것을 특징으로 하는 액정표시장치.
  26. 삭제
  27. 제 24항에 있어서, 상기 게이트절연막은 실리콘산화막(SiO2)인 것을 특징으로 하는 액정표시장치.
  28. 제 24항에 있어서, 상기 제 2 콘택홀은 상기 화소부 드레인영역과 함께 상기 스토리지전극의 일부를 노출시키는 것을 특징으로 하는 액정표시장치.
  29. 제 24항에 있어서, 상기 보호막은 단일의 실리콘질화막(SiNx), 차례로 적층된 실리콘산화막(SiO2)/실리콘질화막(SiNx) 및 차례로 적층된 실리콘산화막(SiO2)/실리콘질화막(SiNx)/실리콘산화막(SiO2) 중 적어도 어느 하나를 이용하는 것을 특징으로 하는 액정표시장치.
  30. 화소부 TFT영역과 스토리지영역으로 구분된 화소부와, 상기 회로부의 n채널 TFT영역 및 p채널 TFT영역으로 구분된 회로부가 정의된 절연 기판;
    상기 화소부 TFT영역 및 스토리지영역과, 상기 회로부의 n채널 TFT영역 및 p채널 TFT영역의 상기 절연 기판상에 형성된 제1, 2, 3 활성층;
    상기 스토리지영역의 상기 제1 활성층 상에 형성된 절연막;
    상기 절연막 상에 형성되고, 상기 스토리지영역을 덮는 스토리지전극;
    상기 스토리지전극과 상기 제1, 2, 3 활성층을 포함한 상기 절연 기판 전면에 형성된 게이트 절연막;
    상기 화소부 TFT영역과 스토리지영역, n채널 TFT영역 및 p채널 TFT영역의 게이트 절연막 상에 각각 형성된 화소부 게이트전극, 공통라인, 회로부 제 2 게이트전극 및 회로부 제1 게이트전극과;
    상기 화소부 게이트전극의 양측 하부의 제 1활성층에 형성된 화소부 소오스영역 및 드레인영역, 상기 회로부 제 2 게이트전극의 양측 하부의 제 2활성층에 형성된 회로부 제2 소오스영역 및 제2 드레인영역, 및 상기 회로부 제 1 게이트전극의 양측 하부의 제3 활성층에 형성된 회로부 제1 소오스영역 및 제1 드레인영역과;
    상기 회로부 제 1소오스영역 및 제 1드레인영역을 포함한 상기 절연 기판의 전면에 형성된 보호막과;
    상기 보호막을 관통하여 상기 화소부 소오스영역 및 드레인영역, 상기 회로부 제 2 소오스영역 및 제 2 드레인영역, 및 회로부 제 1 소오스영역 및 제 1 드레인영역을 각각 노출시키는 제 1, 제 2, 제 3, 제4, 제5 및 제6 콘택홀과;
    상기 보호막 상에 형성되며, 상기 제 1, 제 3 및 제 5 콘택홀을 채워 상기 화소부 소오스영역, 회로부 제 2소오스영역 및 회로부 제 1소오스영역과 각각 연결되는 화소부 소오스전극, 회로부 제 2 소오스전극 및 회로부 제 1 소오스전극, 그리고 상기 제 2, 제 4 및 제 6 콘택홀을 채워 상기 화소부 드레인영역, 상기 회로부 제 2 소오스영역 및 회로부 제1 드레인영역과 각각 연결되는 화소부 드레인전극, 회로부 제 2소오스전극 및 회로부 제 1 드레인전극과;
    상기 화소부 소오스전극, 상기 회로부 제 2소오스전극 및 제 1소오스전극을 각각 덮는 화소부 소오스전극 패턴, 회로부 제 2 소오스전극 패턴 및 회로부 제 1소오스전극 패턴, 그리고 상기 화소부 드레인전극, 상기 회로부 제 2 드레인전극, 및 상기 회로부 제 1 드레인전극을 각각 덮는 화소부 드레인전극 패턴, 회로부 제 2 드레인전극 패턴, 및 회로부 제 1 드레인전극 패턴을 포함하여 구성되는 액정표시장치.
  31. 삭제
KR1020060120219A 2006-06-30 2006-11-30 액정표시장치 및 그 제조방법 KR101331803B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102006060734.1A DE102006060734B4 (de) 2006-06-30 2006-12-21 Flüssigkristalldisplay und Verfahren zu dessen Herstellung
JP2006346783A JP4669834B2 (ja) 2006-06-30 2006-12-22 液晶表示装置の製造方法
US11/643,876 US7652727B2 (en) 2006-06-30 2006-12-22 Liquid crystal display and method for fabricating the same
TW095148776A TWI392941B (zh) 2006-06-30 2006-12-25 液晶顯示器及其製造方法
CN2006101722829A CN101097370B (zh) 2006-06-30 2006-12-30 液晶显示器及其制造方法
US12/652,819 US8953110B2 (en) 2006-06-30 2010-01-06 Liquid crystal display and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060061663 2006-06-30
KR1020060061663 2006-06-30

Publications (2)

Publication Number Publication Date
KR20080003179A KR20080003179A (ko) 2008-01-07
KR101331803B1 true KR101331803B1 (ko) 2013-11-25

Family

ID=39011288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120219A KR101331803B1 (ko) 2006-06-30 2006-11-30 액정표시장치 및 그 제조방법

Country Status (3)

Country Link
KR (1) KR101331803B1 (ko)
CN (1) CN101097370B (ko)
TW (1) TWI392941B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104793415A (zh) * 2014-01-17 2015-07-22 群创光电股份有限公司 薄膜晶体管基板、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160074A (ja) * 1995-12-13 1997-06-20 Sharp Corp 液晶表示装置
JPH10142636A (ja) * 1996-11-06 1998-05-29 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
US20060061701A1 (en) * 2004-09-22 2006-03-23 Shih-Chang Chang Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160074A (ja) * 1995-12-13 1997-06-20 Sharp Corp 液晶表示装置
JPH10142636A (ja) * 1996-11-06 1998-05-29 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示回路

Also Published As

Publication number Publication date
KR20080003179A (ko) 2008-01-07
CN101097370B (zh) 2010-05-19
TWI392941B (zh) 2013-04-11
CN101097370A (zh) 2008-01-02
TW200801751A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
KR101250789B1 (ko) 액정표시장치의 제조방법
US8953110B2 (en) Liquid crystal display and method for fabricating the same
US7804572B2 (en) Liquid crystal display device and fabrication method thereof
KR101338106B1 (ko) 액정표시장치 및 그 제조방법
CN101937144B (zh) 液晶显示装置的制造方法
US7602454B2 (en) Liquid crystal display and method for fabricating the same
KR101338107B1 (ko) 액정표시장치의 제조방법
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
KR101338108B1 (ko) 액정표시장치의 제조방법
KR101224049B1 (ko) 액정표시장치의 제조방법
KR101266276B1 (ko) 액정표시장치의 제조방법
KR101266275B1 (ko) 액정표시장치의 제조방법
KR101301520B1 (ko) 액정표시장치 제조방법
KR101358220B1 (ko) 액정표시장치의 제조방법
KR101250788B1 (ko) 액정표시장치의 제조방법
KR20090050445A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061130

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111130

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20061130

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130501

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131023

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161012

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171016

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181015

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20191015

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201019

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211101

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20221017

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 12

End annual number: 12