KR20050096741A - Method of producing nitride singl crystal, nitride semiconductor light emitting diode and method of producing the same - Google Patents
Method of producing nitride singl crystal, nitride semiconductor light emitting diode and method of producing the same Download PDFInfo
- Publication number
- KR20050096741A KR20050096741A KR1020040022412A KR20040022412A KR20050096741A KR 20050096741 A KR20050096741 A KR 20050096741A KR 1020040022412 A KR1020040022412 A KR 1020040022412A KR 20040022412 A KR20040022412 A KR 20040022412A KR 20050096741 A KR20050096741 A KR 20050096741A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- layer
- buffer layer
- conductivity type
- type nitride
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 145
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 239000013078 crystal Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims description 8
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 237
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910052733 gallium Inorganic materials 0.000 description 12
- 229910052738 indium Inorganic materials 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 244000154870 Viola adunca Species 0.000 description 1
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 질화물 단결정 제조방법 및 질화물 반도체 발광소자에 관한 것으로서, 기판과, 상기 기판 상에 형성된 ZnO로 이루어진 제1 버퍼층과, 상기 제1 버퍼층 상에 형성된 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층과, 상기 제2 버퍼층 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과,상기 제1 및 제2 도전형 질화물 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하는 질화물 반도체 발광소자를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride single crystal manufacturing method and a nitride semiconductor light emitting device, comprising: a substrate, a first buffer layer made of ZnO formed on the substrate, and an Al x Ga y In z Ti 1- (x formed on the first buffer layer + y + z) a second buffer layer consisting of N (0 ≦ x, y, z ≦ 1, 0 <x + y + z <1), a first conductivity type nitride semiconductor layer formed on the second buffer layer, An active layer formed on the first conductivity type nitride semiconductor layer, a second conductivity type nitride semiconductor layer formed on the active layer, and first and second electrodes electrically connected to the first and second conductivity type nitride semiconductor layers, respectively. It provides a nitride semiconductor light emitting device comprising a.
본 발명에 따른 추가적인 버퍼층은 ZnO 버퍼층의 열적분해를 방지하면서 질화물 단결정을 위한 성장조건을 제공하므로, 고품질의 질화물 단결정 또는 질화물 반도체 발광소자를 제조할 수 있을 뿐만 아니라, 자체적으로 전기적 전도성을 가지므로, 전류확산효과를 크게 향상시키며 다양한 구조(예, 수직구조 발광소자)변경을 용이하게 할 수 있다는 효과가 있다.Since the additional buffer layer according to the present invention provides growth conditions for nitride single crystals while preventing thermal decomposition of the ZnO buffer layer, not only a high quality nitride single crystal or nitride semiconductor light emitting device can be manufactured, but also has its own electrical conductivity, The current spreading effect is greatly improved and various structures (eg, vertical light emitting devices) can be easily changed.
Description
본 발명은 질화물 반도체 발광소자에 관한 것으로서, 보다 상세하게는, 고온에서 취약한 ZnO버퍼층을 보완할 수 있는 새로운 버퍼층를 이용한 질화물 단결정 제조방법과, 이를 이용한 질화물 반도체 발광소자 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor light emitting device, and more particularly, to a nitride single crystal manufacturing method using a novel buffer layer capable of compensating a weak ZnO buffer layer at a high temperature, a nitride semiconductor light emitting device and a manufacturing method using the same.
일반적으로, 질화물 반도체 단결정은 가시광선대역의 범위뿐만 아니라, 청색 또는 자외선 영역의 단파장광을 생성할 수 있다는 장점이 있다, 예를 들어, InxGa1-xN 화합물반도체의 경우에, x값의 결정에 따라, 에너지밴드갭이 넓은 범위에서 가변되므로, 청자색부터 적색까지 발광대역의 변화를 나타낸다. 따라서, 상기 질화물 반도체는 풀컬러를 위한 발광다이오드(Light Emitting Diode) 또는 레이저다이오드(Laser Diode) 등의 발광소자로서 각광받고 있다.In general, nitride semiconductor single crystals have the advantage of being able to produce short wavelength light in the blue or ultraviolet region as well as in the visible range, for example, in the case of In x Ga 1-x N compound semiconductor, According to the determination, since the energy band gap varies in a wide range, it shows a change in emission band from blue violet to red. Therefore, the nitride semiconductor is in the spotlight as a light emitting device such as a light emitting diode (LED) or a laser diode (LED) for full color.
이러한 질화물 반도체 단결정은 보다 고효율의 광소자를 제조하기 위해서, 고품위의 단결정 박막으로 성장시키는 기술이 필수적으로 요구된다. 하지만, 질화물 반도체는 그 격자상수 및 열팽창계수에 적합한 기판이 보편적이지 않으므로, 단결정 박막을 성장하는데 있어서 많은 제약사항이 따른다.In order to manufacture a more efficient optical device, such a nitride semiconductor single crystal requires a technology for growing into a high quality single crystal thin film. However, since nitride semiconductors are not universally suitable for their lattice constants and coefficients of thermal expansion, many constraints arise in growing single crystal thin films.
일반적으로, 질화물 반도체 결정성장을 위한 기판으로는, 사파이어(Al2O3)기판 또는 실리콘카바이드(SiC)기판와 같은 제한된 이종기판이 이용된다. 이러한 이종기판 상에 유기금속화학기상증착법(MOCVD) 및 분자빔 에피택시법(MBE) 등을 이용한 헤테로-에피택시(heteroepitaxy)성장법을 통해 질화물 반도체 단결정을 성장시킬 수 있다.In general, a limited heterogeneous substrate, such as a sapphire (Al 2 O 3 ) substrate or a silicon carbide (SiC) substrate, is used as the substrate for nitride semiconductor crystal growth. The nitride semiconductor single crystal may be grown on the hetero substrate through a hetero-epitaxy growth method using organometallic chemical vapor deposition (MOCVD) and molecular beam epitaxy (MBE).
그러나, 상기 제한된 이종 기판을 사용하더라도, 격자상수 및 열팽창계수의 불일치로 인하여 고품질의 질화물 반도체 단결정을 성장하는데 어려움이 있다. 예를 들어, 사파이어기판인 경우에는 GaN와 16%의 격자상수차이와 35%정도의 열팽창계수 차이를 갖는다. 따라서, 계면 사이에 스트레인에 의한 결함이 발생되어 고품질 질화물 단결정의 성장을 기대하기 어렵다. 또한, SiC기판은 사파이어기판에 비해 격자상수 및 열팽창계수 차이가 작지만, 성장된 GaN층에 원하지 않는 미세파이프(micropipe)가 생성되어 역시 고품질 단결정성장을 기대하기 어렵다. However, even when the limited heterogeneous substrate is used, it is difficult to grow a high quality nitride semiconductor single crystal due to the mismatch of lattice constant and thermal expansion coefficient. For example, a sapphire substrate has a lattice constant difference of 16% and a thermal expansion coefficient difference of about 35% with GaN. Therefore, strain due to strain is generated between the interfaces, it is difficult to expect the growth of high quality nitride single crystal. In addition, the SiC substrate has a smaller lattice constant and thermal expansion coefficient difference than the sapphire substrate, but it is difficult to expect high-quality single crystal growth because unwanted micropipes are generated in the grown GaN layer.
이러한 문제를 보완하기 위해서, 상기 이종기판 상에 추가적인 버퍼층을 제공하는 방안이 사용되고 있다. 종래의 버퍼층으로는 AlxGa1-xN(0<x<1)로 이루어진 저온핵생성층과 ZnO와 같은 층이 사용된다. 도1은 종래의 질화물 반도체 발광소자를 나타내는 측단면도이다.In order to solve this problem, a method of providing an additional buffer layer on the hetero substrate is used. As a conventional buffer layer, a low temperature nucleation layer made of Al x Ga 1-x N (0 <x <1) and a layer such as ZnO are used. 1 is a side sectional view showing a conventional nitride semiconductor light emitting device.
도1에 도시된 바와 같이, 종래의 질화물 반도체 발광소자(10)는 사파이어 기판(11) 상에 n형 질화물 반도체층(15), 활성층(16) 및 p형 질화물 반도체층(17)을 포함한다. 상기 p형 질화물 반도체층(17)과 상기 활성층(16)의 일부영역이 제거되어 노출된 n형 질화물 반도체층(15)영역에는 n측 전극(19a)이 형성되고, p형 GaN 반도체층(17) 상에는 Ni과 Au을 포함한 투명전극(18)과 p측 전극(19b)이 형성된다. As shown in FIG. 1, the conventional nitride semiconductor light emitting device 10 includes an n-type nitride semiconductor layer 15, an active layer 16, and a p-type nitride semiconductor layer 17 on a sapphire substrate 11. . An n-side electrode 19a is formed in the region of the n-type nitride semiconductor layer 15 exposed by removing portions of the p-type nitride semiconductor layer 17 and the active layer 16 and the p-type GaN semiconductor layer 17 ), A transparent electrode 18 including Ni and Au and a p-side electrode 19b are formed.
또한, 종래의 질화물 반도체 발광소자(10)는 상기 사파이어 기판(11) 상에 형성된 버퍼층(12)을 포함한다. 상기 버퍼층은 고품질 단결정을 형성하기 위한 층으로서, 상기 버퍼층(12)은 AlxGa1-xN(0<x<1)의 저온핵생성층 또는 ZnO층일 수 있다.In addition, the conventional nitride semiconductor light emitting device 10 includes a buffer layer 12 formed on the sapphire substrate 11. The buffer layer is a layer for forming a high quality single crystal, and the buffer layer 12 may be a low temperature nucleation layer or ZnO layer of Al x Ga 1-x N (0 <x <1).
특히, ZnO 버퍼층은 왕수 등에 이용하여 산에칭할 수 있으므로, 사파이어기판의 분리가 필요한 경우에 유익하게 채용될 수 있다. 예를 들어 질화물 단결정기판 제조공정이나, 수직구조 발광소자 제조공정에서 ZnO층은 유용한 버퍼층으로 사용될 수 있다. In particular, since the ZnO buffer layer can be acid etched using aqua regia or the like, it can be advantageously employed when separation of the sapphire substrate is required. For example, the ZnO layer may be used as a useful buffer layer in a nitride single crystal substrate manufacturing process or a vertical structure light emitting device manufacturing process.
하지만, ZnO 버퍼층은 상기 고유한 잇점에도 불구하고, 질화물 단결정의 성장온도인 1000℃이상에서 Zn의 재증발이 심하게 발생되어 표면결함이 심각해지는 치명적인 문제가 있다. 이러한 열적불안정성에 의해 후속공정에서 성장된 질화물 반도체층이 ZnO층과 밀착력이 떨어져 뜰뜨거나 심지어 비고의적으로 이탈되는 현상도 발생되는 문제가 있다. However, despite the inherent advantages of the ZnO buffer layer, there is a fatal problem in that the surface of the ZnO buffer layer is seriously deteriorated due to severe redevaporation of Zn above 1000 ° C., which is the growth temperature of the nitride single crystal. Due to such thermal instability, there is a problem in that the nitride semiconductor layer grown in a subsequent process is inferior in adhesion with the ZnO layer and floats or even unintentionally leaves.
본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 ZnO 버퍼층의 열적 불안정성을 해소할 수 있는 추가적인 버퍼층을 형성하는 질화물 단결정 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide a method for producing a nitride single crystal which forms an additional buffer layer that can solve the thermal instability of the ZnO buffer layer.
본 발명의 다른 목적은 ZnO 버퍼층의 열적 불안정성을 해소할 수 있는 추가적인 버퍼층을 형성하는 질화물 단결정 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for preparing a nitride single crystal to form an additional buffer layer that can solve the thermal instability of the ZnO buffer layer.
상기한 기술적 과제를 달성하기 위해서, 본 발명은In order to achieve the above technical problem, the present invention
기판 상에 ZnO로 이루어진 제1 버퍼층을 형성하는 단계와, 상기 제1 버퍼층 상에 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층을 형성하는 단계와, 상기 제2 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 제조방법을 제공한다.Forming a first buffer layer of ZnO on a substrate, and Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 on the first buffer layer It provides a method for producing a nitride single crystal comprising the step of forming a second buffer layer consisting of <x + y + z <1), and forming a nitride single crystal on the second buffer layer.
바람직하게는, 상기 제1 버퍼층을 에칭하여 상기 기판으로부터 상기 제2 버퍼층을 포함한 질화물 단결정층을 분리시키는 단계를 더 포함하여, 질화물 단결정 기판으로 사용가능한 질화물 단결정층을 얻을 수 있다.Preferably, the method further comprises etching the first buffer layer to separate the nitride single crystal layer including the second buffer layer from the substrate, thereby obtaining a nitride single crystal layer usable as a nitride single crystal substrate.
본 발명의 다른 형태는, 기판과, 상기 기판 상에 형성된 ZnO로 이루어진 제1 버퍼층과, 상기 제1 버퍼층 상에 형성된 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층과, 상기 제2 버퍼층 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과, 상기 제1 및 제2 도전형 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하는 질화물 반도체 발광소자를 제공한다.According to another aspect of the present invention, there is provided a substrate, a first buffer layer formed of ZnO formed on the substrate, and Al x Ga y In z Ti 1- (x + y + z) N (0≤ ) formed on the first buffer layer. a second buffer layer consisting of x, y, z ≦ 1, 0 <x + y + z <1), a first conductivity type nitride semiconductor layer formed on the second buffer layer, and on the first conductivity type nitride semiconductor layer Provided are a nitride semiconductor light emitting device comprising an active layer formed on the substrate, a second conductive nitride semiconductor layer formed on the active layer, and first and second electrodes electrically connected to the first and second conductive semiconductor layers, respectively. .
본 발명에서 사용되는 제2 버퍼층은 전기적 전도성을 갖는 도전층이므로, 바람직하게, 상기 제1 전극은 상기 제1 및 제2 도전형 반도체층과 상기 활성층의 일부영역이 제거되어 노출된 제2 버퍼층 상면에 형성될 수 있다.Since the second buffer layer used in the present invention is a conductive layer having electrical conductivity, preferably, the first electrode has an upper surface of the second buffer layer exposed by removing portions of the first and second conductive semiconductor layers and the active layer. Can be formed on.
또한, 상기 제1 도전형 반도체층은 p형 질화물 반도체층이며, 상기 제2 도전형 반도체층은 n형 질화물 반도체층일 수 있으며, 본 실시형태에서는 전기적 저항이 상대적으로 낮은 n형 질화물 반도체층이 주된 광방출부(상부)에 제공되므로, 투과율이 낮은 투명전극을 채용하지 않아도 된다는 잇점이 있다.The first conductive semiconductor layer may be a p-type nitride semiconductor layer, and the second conductive semiconductor layer may be an n-type nitride semiconductor layer, and in this embodiment, an n-type nitride semiconductor layer having relatively low electrical resistance is mainly used. Since it is provided in the light emitting portion (upper), there is an advantage that it is not necessary to employ a transparent electrode having a low transmittance.
상기 제2 버퍼층은 다른 특성 저하를 야기하지 않으면서, 충분한 전기적 전도성을 갖기 위해서, 상기 제2 버퍼층의 Ti함량은 0.001∼0.5범위로 하는 것이 바람직하며, 상기 제2 버퍼층의 두께는 적어도 0.001㎛범위로 하는 것이 바람직하다.In order for the second buffer layer to have sufficient electrical conductivity without causing other property deterioration, the Ti content of the second buffer layer is preferably in the range of 0.001 to 0.5, and the thickness of the second buffer layer is at least 0.001 μm. It is desirable to.
나아가, 본 발명은, 새로운 수직구조를 갖는 질화물 반도체 발광소자를 제공한다. 상기 발광소자는, AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 도전층과, 상기 도전층 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층과, 상기 도전층 하면과 상기 제2 도전형 질화물 반도체층 상면에 각각 형성된 제1 및 제2 전극을 포함한다.Furthermore, the present invention provides a nitride semiconductor light emitting device having a new vertical structure. The light emitting device includes a conductive layer made of Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y + z <1), and A first conductive nitride semiconductor layer formed on the conductive layer, an active layer formed on the first conductive nitride semiconductor layer, a second conductive nitride semiconductor layer formed on the active layer, a lower surface of the conductive layer and the second And first and second electrodes respectively formed on the upper surface of the conductive nitride semiconductor layer.
나아가, 본 발명은 새로운 질화물 반도체 발광소자의 제조방법을 제공한다. 상기 방법은, 기판 상에 ZnO로 이루어진 제1 버퍼층을 형성하는 단계와, 상기 제1 버퍼층 상에 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층을 형성하는 단계와, 상기 제2 버퍼층 상에 제1 도전형 질화물 반도체층을 형성하는 단계와, 상기 제1 도전형 질화물 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 제2 도전형 질화물 반도체층을 형성하는 단계와, 상기 제1 및 제2 도전형 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 형성하는 단계를 포함한다.Furthermore, the present invention provides a method of manufacturing a novel nitride semiconductor light emitting device. The method comprises forming a first buffer layer of ZnO on a substrate, and Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z on the first buffer layer ). Forming a second buffer layer consisting of ≦ 1, 0 <x + y + z <1), forming a first conductivity type nitride semiconductor layer on the second buffer layer, and forming the first conductivity type nitride semiconductor Forming an active layer on the layer, forming a second conductive nitride semiconductor layer on the active layer, and forming first and second electrodes electrically connected to the first and second conductive semiconductor layers, respectively. It includes a step.
본 발명에 따른 방법의 일실시예에서는, 상기 제1 전극을 형성하는 단계를, 제2 버퍼층의 일부상면이 노출되도록, 상기 제1 및 제2 도전형 반도체층과 상기 활성층의 일부영역을 제거하는 단계와, 상기 제2 버퍼층의 노출된 상면에 상기 제1 전극을 형성하는 단계로 구현될 수 있다.In one embodiment of the method according to the present invention, the forming of the first electrode may include removing portions of the first and second conductivity-type semiconductor layers and portions of the active layer to expose a portion of the second buffer layer. And forming the first electrode on the exposed upper surface of the second buffer layer.
또한, 본 발명에 따른 방법의 다른 실시예에서는, 상기 제2 도전형 질화물 반도체층을 형성하는 단계 후에, 상기 제2 버퍼층의 하면이 노출되도록, 상기 제1 버퍼층을 에칭함으로써 상기 기판을 제거하는 단계를 추가적으로 실시하고, 상기 제1 및 제2 전극을 형성하는 단계를, 상기 제2 버퍼층의 하면과 상기 제2 도전형 질화물 반도체층의 상면에 각각 상기 제1 및 제2 전극을 각각 형성하는 단계로 구현함으로써 수직구조를 갖는 발광소자를 제공할 수 있다.Further, in another embodiment of the method according to the present invention, after forming the second conductivity type nitride semiconductor layer, removing the substrate by etching the first buffer layer so that the bottom surface of the second buffer layer is exposed. The method may further include forming the first and second electrodes, and forming the first and second electrodes on the bottom surface of the second buffer layer and the top surface of the second conductivity type nitride semiconductor layer, respectively. By implementing the light emitting device having a vertical structure can be provided.
본 발명은 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)물질(이하, Ti(Al,Ga, In)N이라 표기함)을 이용하여 추가적인 버퍼층을 제공한다는데 그 특징이 있다. Ti(Al,Ga,In)N 버퍼층는 ZnO 버퍼층 상부에 추가적으로 제공되어, Ti와 함께 다른 Al,Ga,In 조성을 조절하여 격자상수 및 열팽창계수가 작은 우수한 버퍼층의 역할을 하는 동시에, 질화물 성장시에 고온에서 열적 분해로 인한 ZnO 버퍼층에 대한 보호층과 ZnO 결함발생면에 대한 버퍼층으로서의 역할을 수행할 수 있다.In the present invention, Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y + z <1) material (hereinafter, Ti (Al, Ga) (Indicated by In) N) to provide an additional buffer layer. A Ti (Al, Ga, In) N buffer layer is additionally provided on top of the ZnO buffer layer to control other Al, Ga, In compositions along with Ti to serve as an excellent buffer layer with small lattice constants and thermal expansion coefficients, and at high temperatures during nitride growth. It can serve as a protective layer for the ZnO buffer layer due to thermal decomposition and a buffer layer for the ZnO defect occurrence surface.
또한, Ti(Al,Ga,In)N 버퍼층은 Ti조성을 포함하고 있어, 자체적으로 전기적 전도성을 가지므로, 보다 우수한 효율을 갖도록 발광소자를 용이하게 변경시킬 수 있다는 장점이 있다. 대표적으로, n형 질화물 반도체층을 활성층 상부에 배치하는 발광소자 및/또는 수직구조 발광소자로 용이하게 구현되어, 추가적으로 우수한 효과를 기대할 수 있다.In addition, since the Ti (Al, Ga, In) N buffer layer includes Ti composition and has electric conductivity itself, there is an advantage in that the light emitting device can be easily changed to have better efficiency. Typically, the n-type nitride semiconductor layer is easily implemented as a light emitting device and / or a vertical structure light emitting device disposed on the active layer, it can be expected to further excellent effect.
이하, 첨부된 도면을 참조하여, 본 발명의 다양한 실시형태를 보다 상세히 설명하기로 한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도2a 내지 도2d는 본 발명에 따른 질화물 단결정 제조방법을 설명하기 위한 공정단면도이다.2A through 2D are cross-sectional views illustrating a method of manufacturing a nitride single crystal according to the present invention.
우선, 도2a와 같이, 기판(21) 상에 ZnO로 이루어진 제1 버퍼층(22)을 형성한다. 상기 기판(21)은 질화물 반도체 결정을 성장하는데 통상적으로 사용되는 기판일 수 있다. 예를 들어, 상기 기판(21)은 사파이어기판 또는 SiC기판일 수 있다. 본 발명에서 제1 버퍼층(22)으로 사용되는 ZnO는 열적 안정성이 낮으므로, 질화물 성장온도(1000℃∼)에서 Zn 성분이 증발되어 표면결함을 야기하는 문제가 있다. 따라서, 본 발명에서는 추가적인 제2 버퍼층을 제공한다.First, as shown in FIG. 2A, a first buffer layer 22 made of ZnO is formed on the substrate 21. The substrate 21 may be a substrate commonly used to grow nitride semiconductor crystals. For example, the substrate 21 may be a sapphire substrate or a SiC substrate. Since ZnO used as the first buffer layer 22 in the present invention has low thermal stability, there is a problem that the Zn component is evaporated at the nitride growth temperature (1000 ° C.) to cause surface defects. Thus, the present invention provides an additional second buffer layer.
도2b를 참조하면, 상기 제1 버퍼층(22) 상에 형성된 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층(24)이 도시되어 있다. 상기 제2 버퍼층(24)으로 사용되는 Ti(Al,Ga,In)N물질은 Ti 등의 조성을 조절하여 ZnO보다 우수한 격자정합 및 열팽창계수차이의 완화를 기대할 수 있다. 또한, 앞서 설명한 ZnO 버퍼층(22)이 고온환경에서 열적 분해가 쉽게 이루어지지 않도록 보호층의 역할을 수행한다.Referring to FIG. 2B, Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y + formed on the first buffer layer 22). A second buffer layer 24 composed of z <1 is shown. The Ti (Al, Ga, In) N material used as the second buffer layer 24 may be expected to mitigate lattice matching and thermal expansion coefficient difference better than ZnO by controlling the composition of Ti and the like. In addition, the ZnO buffer layer 22 described above serves as a protective layer to prevent thermal decomposition easily in a high temperature environment.
이어, 도2c와 같이, 상기 제2 버퍼층(24) 상에 질화물 단결정층(25)을 형성한다. 상기 질화물 단결정층(25)은 MOCVD, MBE, HPVE공정과 같은 헤테로-에피택시성장법으로 형성될 수 있다. 상기 질화물 단결정층(25)은 AlxGayInzN(0≤x,y,z≤1, x+y+z=1)결정층일 수 있으며, GaN단결정기판을 제조하기 위한 GaN층일 수 있다. 이와 같이, 상기 제2 버퍼층(24) 위에 형성된 질화물 단결정층(25)은 추가적으로 완화된 성장조건을 갖는 제2 버퍼층(24) 상에 형성되므로, 보다 고품질의 질화물 단결정으로 제조될 수 있다.2C, a nitride single crystal layer 25 is formed on the second buffer layer 24. The nitride single crystal layer 25 may be formed by a hetero-epitaxial growth method such as MOCVD, MBE, HPVE process. The nitride single crystal layer 25 may be an Al x Ga y In z N (0 ≦ x, y, z ≦ 1, x + y + z = 1) crystal layer, or a GaN layer for manufacturing a GaN single crystal substrate. . As such, since the nitride single crystal layer 25 formed on the second buffer layer 24 is formed on the second buffer layer 24 having additionally relaxed growth conditions, the nitride single crystal of higher quality may be manufactured.
다음으로, 도2d와 같이, 추가적으로 상기 제1 버퍼층(22)을 에칭하여 상기 기판(21)으로부터 상기 제2 버퍼층(24)을 포함한 질화물 단결정층(25)을 분리시킬 수 있다. 상기 ZnO인 제1 버퍼층(22)은 왕수와 같은 적절한 공지의 에칭액을 이용하여 쉽게 제거될 수 있으며, 결과적으로 하면에 제2 버퍼층(24)인 Ti(Al,Ga,In)N층이 마련된 질화물 단결정기판이 제공될 수 있다. 이 과정에서 ZnO일부(22')가 잔류할 수도 있으나, 적어도 상기 제2 버퍼층(24) 상에 잔류한 ZnO는 모두 제거하는 것이 바람직하다. 또한, 상기 Ti(Al,Ga,In)N층(24)은 전기적 전도성을 갖는 층이므로, 굳이 제거되지 않고 남아있더라도, 발광소자와 같은 다양한 전기적 소자제조시에 바람직하게 응용될 수 있다. 보다 구체적으로, Ti성분과 층두께를 조절하여 전도성을 높힐 경우에는, 접촉저항을 개선하므로, 순수한 질화물 단결정층에 비해 보다 유익하게 사용될 수 있다.Next, as shown in FIG. 2D, the first buffer layer 22 may be additionally etched to separate the nitride single crystal layer 25 including the second buffer layer 24 from the substrate 21. The first buffer layer 22, which is ZnO, can be easily removed using a suitable known etching solution such as aqua regia. As a result, a nitride (Ti (Al, Ga, In) N layer, which is a second buffer layer 24, is provided on the lower surface thereof. Single crystal substrates may be provided. Although a portion of ZnO 22 'may remain in this process, at least ZnO remaining on the second buffer layer 24 is preferably removed. In addition, since the Ti (Al, Ga, In) N layer 24 is an electrically conductive layer, the Ti (Al, Ga, In) N layer 24 may be preferably applied in the manufacture of various electrical devices such as light emitting devices even if they are not removed. More specifically, when the conductivity is increased by controlling the Ti component and the layer thickness, the contact resistance is improved, and thus it may be used more advantageously than the pure nitride single crystal layer.
도3은 본 발명의 일실시형태에 따른 질화물 반도체 발광소자(30)의 측단면도이다.3 is a side cross-sectional view of the nitride semiconductor light emitting device 30 according to the embodiment of the present invention.
본 실시형태에 따른 질화물 반도체 발광소자(30)는, 기판(31) 상에 형성된 제1 및 제2 버퍼층(32,34)을 구비하며, 상기 제2 버퍼층(34) 상에 n형 질화물 반도체층(35), 활성층(36) 및 p형 질화물 반도체층(37)이 순차적으로 형성된 구조를 갖는다. 상기 기판(31)은 사파이어기판 또는 SiC기판 등의 통상의 기판일 수 있으며, 상기 p형 및 n형 질화물 반도체층(35,37)은 각각 p형 및 n형 AlGaInN층일 수 있다. 또한, 상기 활성층(36)은 다중양자우물구조일 수 있으며, 복수의 InGaN/GaN층으로 구성될 수 있다. n측 전극(39a)은 상기 p형 질화물 반도체층(37)과 활성층(36)의 일부영역이 제거되어 노출된 n형 질화물 반도체층(35) 상에 형성되며, p측 전극(39b)은 p형 질화물 반도체층(37)에 형성된 Ni/Au층과 같은 투명전극(38) 상에 형성될 수 있다.The nitride semiconductor light emitting device 30 according to the present embodiment includes first and second buffer layers 32 and 34 formed on the substrate 31, and an n-type nitride semiconductor layer on the second buffer layer 34. 35, the active layer 36 and the p-type nitride semiconductor layer 37 have a structure formed sequentially. The substrate 31 may be a conventional substrate such as a sapphire substrate or a SiC substrate, and the p-type and n-type nitride semiconductor layers 35 and 37 may be p-type and n-type AlGaInN layers, respectively. In addition, the active layer 36 may have a multi-quantum well structure and may include a plurality of InGaN / GaN layers. The n-side electrode 39a is formed on the n-type nitride semiconductor layer 35 exposed by removing partial regions of the p-type nitride semiconductor layer 37 and the active layer 36, and the p-side electrode 39b is p It may be formed on a transparent electrode 38, such as a Ni / Au layer formed on the type nitride semiconductor layer 37.
상기 기판(31) 상에 형성된 제1 버퍼층(32)은 ZnO로 이루어지며, 상기 제1 버퍼층(32) 상에 형성된 제2 버퍼층(34)은 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)으로 이루어진다. 상기 제2 버퍼층(34)으로 채용되는 Ti(Al,Ga,In)N층은 Ti와 함께 다른 Al,Ga,In 조성을 조절하여 격자상수 및 열팽창계수가 작은 우수한 버퍼역할을 하며, 나아가, 질화물단결정 성장시에 고온에서 열적 분해로 인한 ZnO 버퍼층에 대한 보호층 역활과 ZnO 결함발생면에 대한 추가적인 양질의 버퍼층으로서 작용할 수 있다The first buffer layer 32 formed on the substrate 31 is made of ZnO, and the second buffer layer 34 formed on the first buffer layer 32 is made of Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y + z <1). The Ti (Al, Ga, In) N layer employed as the second buffer layer 34 serves as an excellent buffer having a small lattice constant and a coefficient of thermal expansion by controlling another Al, Ga, In composition together with Ti, and further, a nitride single crystal. Can act as a protective layer for the ZnO buffer layer due to thermal decomposition at high temperatures during growth and as an additional quality buffer layer for ZnO defects
도4는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자(40)의 측단면도이다.4 is a side cross-sectional view of the nitride semiconductor light emitting device 40 according to another embodiment of the present invention.
본 실시형태에 따른 질화물 반도체 발광소자(40)는, 기판(41) 상에 형성된 제1 및 제2 버퍼층(42,44)을 구비하며, 상기 제2 버퍼층(44) 상에 p형 질화물 반도체층(47), 활성층(46) 및 n형 질화물 반도체층(45)이 순차적으로 형성된 구조를 갖는다. 도3에 도시된 실시형태와 유사하게, 상기 기판(41)은 사파이어기판 또는 SiC기판일 수 있으며, 상기 p형 및 n형 질화물 반도체층(47,45)은 AlGaInN층일 수 있다. 또한, 상기 활성층(46)은 다중양자우물구조를 갖는 복수의 InGaN/GaN층으로 구성될 수 있다. The nitride semiconductor light emitting device 40 according to the present embodiment includes first and second buffer layers 42 and 44 formed on the substrate 41, and a p-type nitride semiconductor layer on the second buffer layer 44. 47, the active layer 46 and the n-type nitride semiconductor layer 45 have a structure formed sequentially. Similar to the embodiment shown in FIG. 3, the substrate 41 may be a sapphire substrate or a SiC substrate, and the p-type and n-type nitride semiconductor layers 47 and 45 may be AlGaInN layers. In addition, the active layer 46 may be composed of a plurality of InGaN / GaN layers having a multi-quantum well structure.
다만, 본 실시형태에서는 도3에 도시된 실시형태와 달리, 상기 활성층(46) 상부에 n형 질화물 반도체층(45)이 형성된 구조를 갖는다. 또한, 상기 n측 전극(49a)은 n형 도전형 반도체층(45)에 형성되며, p측 전극(49b)은 상기 p형 및 n형 질화물 반도체층(47,45)과 활성층(46)의 일부영역이 제거되어 노출된 제2 버퍼층(44) 상에 형성된다. However, in this embodiment, unlike the embodiment shown in FIG. 3, the n-type nitride semiconductor layer 45 is formed on the active layer 46. In addition, the n-side electrode 49a is formed in the n-type conductive semiconductor layer 45, and the p-side electrode 49b is formed of the p-type and n-type nitride semiconductor layers 47 and 45 and the active layer 46. The partial region is removed and is formed on the exposed second buffer layer 44.
ZnO물질인 제1 버퍼층(42) 상에 형성된 제2 버퍼층(44)은 AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)으로 이루어진다. 상기 제2 버퍼층(44)은 도2에 도시된 실시형태와 유사하게 추가적인 버퍼역할과 함께 ZnO인 제1 버퍼층(42)을 보호하는 역할을 하며, Ti를 함유하고 있어, 전기적인 전도성을 가지므로, 추가적으로 도전층기능도 수행한다. 따라서, p측 전극(49b)은 도전층인 제2 버퍼층(44)을 p형 질화물 반도체층(47)에 전기적으로 연결될 수 있다.The second buffer layer 44 formed on the first buffer layer 42 which is a ZnO material is Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y + z <1). Similarly to the embodiment shown in FIG. 2, the second buffer layer 44 serves to protect the first buffer layer 42, which is ZnO, with an additional buffer role, and contains Ti, and thus has electrical conductivity. In addition, the conductive layer function is also performed. Accordingly, the p-side electrode 49b may electrically connect the second buffer layer 44, which is a conductive layer, to the p-type nitride semiconductor layer 47.
본 실시형태의 제2 버퍼층(44)과 같이, 도전층 기능을 효과적으로 수행하기 위해서, Ti조성의 함량 및/또는 층두께(t)를 적절히 한정하는 것이 바람직하다. Like the second buffer layer 44 of the present embodiment, in order to effectively perform the conductive layer function, it is preferable to appropriately limit the content of Ti composition and / or the layer thickness t.
보다 구체적으로, 도전층으로서의 제2 버퍼층(44)은 0.001∼0.5범위의 Ti함량을 갖는 것이 바람직하다. Ti함량이 0.001미만인 경우에는 충분한 전도성을 갖기 어려우며, Ti함량이 0.5초과하는 경우에는 결정성이 문제가 되어 버퍼역할을 충분히 수행하기 어렵다. 상기 제2 버퍼층(44)은 0.001㎛ 범위의 두께(t)를 갖는 것이 바람직하다. 상기 제2 버퍼층의 두께(t)가 0.001미만인 경우에는 충분한 버퍼 및 보호층역할을 기대하기 어렵다. 다만, 박막성장시간과 특성을 고려하여 제2 버퍼층(44)의 두께는 500㎛를 초과하지 않는 것이 바람직하다.More specifically, the second buffer layer 44 as the conductive layer preferably has a Ti content in the range of 0.001 to 0.5. If the Ti content is less than 0.001, it is difficult to have sufficient conductivity. If the Ti content is more than 0.5, crystallinity becomes a problem and it is difficult to sufficiently perform the buffer role. The second buffer layer 44 preferably has a thickness t in the range of 0.001 μm. When the thickness t of the second buffer layer is less than 0.001, it is difficult to expect sufficient buffer and protective layer roles. However, in consideration of thin film growth time and characteristics, the thickness of the second buffer layer 44 may not exceed 500 μm.
또한, AlxGayInzTi1-(x+y+z)N(0≤x,y,z≤1, 0<x+y+z<1)인 제2 버퍼층(44)은 상부롤 갈수록, 그 혼합비를 결정하는 x,y,z가 점진적으로 증가하는 것이 바람직하다. x,y,z가 점진적으로 증가할수록 제2 버퍼층(44)의 표면부근은 GaN와 격자상수가 거의 동일한 (Al)Ga(In)N가 형성되어, 후속 결정성장이 유리한 조건을 마련할 수 있다.In addition, the second buffer layer 44 having Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y + z <1) has an upper roll. Increasingly, it is desirable that the x, y, z, which determines the mixing ratio, gradually increase. As x, y, and z gradually increase, near-surface of the second buffer layer 44 is formed of (Al) Ga (In) N having almost the same lattice constant as GaN, so that subsequent crystal growth may be advantageous. .
이와 같이, 본 실시형태에서는, 상기 제2 버퍼층(44)은 p측 전극(49b)을 위한 접촉저항개선층으로 사용될 수 있다. 따라서, p측 전극(49b)으로부터의 전류확산효율이 크게 향상될 수 있으므로, 동일한 조건의 종래 발광소자에 비해 p측 전극(49b)을 형성하기 위한 메사에칭부분의 면적(S)을 감소시킬 수 있으며, 이에 따라 활성층 제거면적이 감소되므로 유효발광면적을 증가시켜 전체적인 발광효율을 크게 향상시킬 수 있다.As such, in the present embodiment, the second buffer layer 44 can be used as a contact resistance improvement layer for the p-side electrode 49b. Therefore, since the current diffusion efficiency from the p-side electrode 49b can be greatly improved, the area S of the mesa etching portion for forming the p-side electrode 49b can be reduced as compared with the conventional light emitting device under the same conditions. In addition, since the active layer removal area is reduced, the effective light emitting area can be increased to greatly improve the overall luminous efficiency.
또한, 상기 제2 버퍼층(44)의 접촉저항개선층으로서의 채용여부는, 도3과 같은 p형 질화물 반도체층(37)이 상부에 배치되는 구조에서도 고려될 수 있다. 즉, 도3과 유사한 구조에서 p형 및 n형 질화물 반도체층(37,35)과 활성층(36)을 제거하고, 상기 제2 버퍼층(34) 상에 n측 전극(39a)을 형성함으로써, 동일한 원리로 전류확산효율과 그로 인한 발광효율을 크게 향상시킬 수 있다.In addition, whether or not the second buffer layer 44 is employed as a contact resistance improvement layer may be considered in a structure in which the p-type nitride semiconductor layer 37 is disposed on the upper portion. That is, by removing the p-type and n-type nitride semiconductor layers 37 and 35 and the active layer 36 in a structure similar to that of FIG. 3, and forming the n-side electrode 39a on the second buffer layer 34, In principle, the current diffusion efficiency and the luminous efficiency thereof can be greatly improved.
도5a 내지 도5e는 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 공정단면도이다.5A to 5E are cross-sectional views illustrating a method of manufacturing a nitride semiconductor light emitting device according to still another embodiment of the present invention.
우선, 도5a와 같이, 기판(51) 상에 ZnO로 이루어진 제1 버퍼층(52)을 형성한다. 상기 기판(51)은 질화물 반도체 결정을 성장하는데 통상적으로 사용되는 기판일 수 있다. 예를 들어, 상기 기판은 사파이어기판 또는 SiC기판일 수 있다. First, as shown in FIG. 5A, a first buffer layer 52 made of ZnO is formed on the substrate 51. The substrate 51 may be a substrate commonly used to grow nitride semiconductor crystals. For example, the substrate may be a sapphire substrate or a SiC substrate.
이어, 도5b와 같이, 상기 제1 버퍼층(52) 상에 AlxGayInzTi1-(x+y+z) N(0≤x,y,z≤1, 0<x+y+z<1)로 이루어진 제2 버퍼층(54)을 형성한다. 상기 제2 버퍼층(54)으로 사용되는 Ti(Al,Ga,In)N물질은 Ti 등의 조성을 조절하여 ZnO보다 우수한 격자정합 및 열팽창계수차이에 대해 추가적인 완화효과를 기대할 수 있다. 또한, ZnO인 제1 버퍼층이 고온환경에서도 열적 분해가 쉽게 이루어지지 않도록 보호층의 역할로 작용할 수 있다.5B, Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y +) is formed on the first buffer layer 52. A second buffer layer 54 made of z <1 is formed. The Ti (Al, Ga, In) N material used as the second buffer layer 54 may be expected to further mitigate the lattice matching and thermal expansion coefficient difference superior to ZnO by controlling the composition of Ti and the like. In addition, the first buffer layer, which is ZnO, may act as a protective layer so that thermal decomposition is not easily performed even in a high temperature environment.
다음으로, 상기 제2 버퍼층(54) 상에 제1 도전형 질화물 반도체층(55), 활성층(56) 및 제2 도전형 질화물 반도체층(57)을 순차적으로 형성한다. 상기 제1 및 제2 도전형 질화물 반도체층(55,57)과 활성층(56)은 MOCVD, MBE, HPVE공정과 같은 헤테로-에피택시성장법으로 형성될 수 있다. 상기 제2 버퍼층(54) 위에 형성된 질화물 단결정층(55,56,57)은 제1 버퍼층(52)상면보다 향상된 성장조건(격자정합 및 열팽창계수차이)에서 보다 고품질의 질화물 단결정으로 제조될 수 있다.Next, a first conductivity type nitride semiconductor layer 55, an active layer 56, and a second conductivity type nitride semiconductor layer 57 are sequentially formed on the second buffer layer 54. The first and second conductivity type nitride semiconductor layers 55 and 57 and the active layer 56 may be formed by a hetero-epitaxial growth method such as a MOCVD, MBE, and HPVE process. The nitride single crystal layers 55, 56, and 57 formed on the second buffer layer 54 may be made of higher quality nitride single crystals under improved growth conditions (lattice matching and thermal expansion coefficient difference) than those of the first buffer layer 52. .
이어, 도5d와 같이, 상기 제2 버퍼층(54)의 하면이 노출되도록, 상기 제1 버퍼층(52)을 에칭한다. 본 에칭공정에서 ZnO인 제1 버퍼층(52)이 제거되어(적어도 부분적으로 제거됨), 상기 기판(51)은 제거될 수 있으며, ZnO일부(52')가 잔류한 경우에는 그와 함께 제거시킬 수 있다. ZnO물질인 제1 버퍼층(52)에 대한 에칭은 왕수와 같은 공지의 에칭액을 이용하여 실시될 수 있다.Next, as illustrated in FIG. 5D, the first buffer layer 52 is etched to expose the bottom surface of the second buffer layer 54. In the present etching process, the first buffer layer 52, which is ZnO, is removed (at least partially removed), so that the substrate 51 can be removed, and when the portion of ZnO 52 'remains, it can be removed with it. have. The etching of the first buffer layer 52, which is a ZnO material, may be performed using a known etchant such as aqua regia.
다음으로, 도5e와 같이, 상기 제2 버퍼층(54)의 하면과 상기 제2 도전형 질화물 반도체층(57)의 상면에 각각 상기 제1 및 제2 전극(59a,59b)을 각각 형성한다. 상기 제2 버퍼층(54)은 앞서 설명한 바와 같이, 도전층의 기능을 효과적으로 수행하기 위해서, 도2d 단계에서 Ti조성의 함량 및/또는 층두께(t)를 적절히 한정하여 형성하는 것이 바람직하다. 보다 구체적으로, 도전층으로서의 제2 버퍼층(54)은 0.001∼0.5범위의 Ti함량을 갖는 것이 바람직하며, 또한, 적어도 0.001㎛인 두께를 갖는 것이 바람직하다. Next, as shown in FIG. 5E, the first and second electrodes 59a and 59b are formed on the bottom surface of the second buffer layer 54 and the top surface of the second conductivity type nitride semiconductor layer 57, respectively. As described above, in order to effectively perform the function of the conductive layer, the second buffer layer 54 may be formed by appropriately limiting the Ti composition and / or the layer thickness t in FIG. 2D. More specifically, the second buffer layer 54 as the conductive layer preferably has a Ti content in the range of 0.001 to 0.5, and preferably has a thickness of at least 0.001 µm.
도5a 내지 도5e을 통해 수직구조 발광소자의 제조방법을 설명하였으나, 상기 공정과 유사하게 도3 또는 도4와 같은 측방향 전류흐름을 갖는 수평구조 발광소자의 제조방법을 제공할 수 있다. 5A to 5E, the manufacturing method of the vertical structure light emitting device has been described. However, similar to the above process, the manufacturing method of the horizontal structure light emitting device having the lateral current flow as shown in FIG. 3 or 4 can be provided.
본 발명의 다른 실시형태인 수평구조 발광소자의 제조방법에서는, 도5a 내지 도5c와 유사한 방식으로 질화물 단결정층들(55,56,57)을 성장한 후에, 상기 제2 버퍼층(54)의 일부상면이 노출되도록, 상기 제2 도전형 질화물 반도체층(57)과 상기 활성층(56)의 일부영역(제1 전극(59a)을 제2 버퍼층(54) 상에 형성하는 경우에는 제1 도전형 반도체층(55)의 일부도 포함)을 제거하고, 상기 제1 도전형 질화물 반도체층(55)(또는 제2 버퍼층(54))과 상기 제2 도전형 질화물 반도체층(57) 상에 제1 및 제2 전극(59a,59b)을 각각 형성하는 방법으로도 구현될 수 있다.In another embodiment of the present invention, in the method of manufacturing the horizontal structure light emitting device, after the nitride single crystal layers 55, 56, 57 are grown in a manner similar to FIGS. 5A to 5C, a part of the upper surface of the second buffer layer 54 is formed. The second conductive nitride semiconductor layer 57 and a partial region of the active layer 56 (the first electrode 59a is formed on the second buffer layer 54 so as to expose the first conductive semiconductor layer). A portion of the first semiconductor layer 55 is removed, and first and second layers are formed on the first conductive nitride semiconductor layer 55 (or the second buffer layer 54) and the second conductive nitride semiconductor layer 57. It can also be implemented by a method of forming the two electrodes (59a, 59b) respectively.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다. As such, the invention is not limited by the embodiments described above and the accompanying drawings, but rather by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims.
상술한 바와 같이, 본 발명에 따르면, ZnO 버퍼층 상에 AlxGayInzTi1-(x+y+z) N(0≤x,y,z≤1, 0<x+y+z<1)물질로 추가적인 버퍼층을 형성함으로써 ZnO 버퍼층의 열적분해를 방지하면서 질화물 단결정을 위한 성장조건을 제공할 수 있다. 따라서, 고품질의 질화물 단결정 또는 질화물 반도체 발광소자를 제조할 수 있으며, 나아가, Ti조성을 포함한 본 발명에 따른 버퍼층은 자체적으로 전기적 전도성을 가지므로, 전류확산효과를 크게 향상시키며 다양한 구조(예, 수직구조 발광소자)변경을 용이하게 할 수 있다는 잇점을 제공한다.As described above, according to the present invention, Al x Ga y In z Ti 1- (x + y + z) N (0 ≦ x, y, z ≦ 1, 0 <x + y + z < ) on the ZnO buffer layer. 1) By forming an additional buffer layer with the material, it is possible to provide growth conditions for the nitride single crystal while preventing thermal decomposition of the ZnO buffer layer. Therefore, a high quality nitride single crystal or nitride semiconductor light emitting device can be manufactured, and furthermore, since the buffer layer according to the present invention including Ti composition has its own electrical conductivity, the current diffusion effect can be greatly improved and various structures (eg, vertical structures) The light emitting device provides an advantage that it is easy to change.
도1은 종래의 질화물 반도체 발광소자의 측단면도이다.1 is a side cross-sectional view of a conventional nitride semiconductor light emitting device.
도2a 내지 도2d는 본 발명에 따른 질화물 단결정 제조방법을 설명하기 위한 공정단면도이다.2A through 2D are cross-sectional views illustrating a method of manufacturing a nitride single crystal according to the present invention.
도3은 본 발명의 일실시형태에 따른 질화물 반도체 발광소자의 측단면도이다.3 is a side cross-sectional view of a nitride semiconductor light emitting device according to one embodiment of the present invention.
도4는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자의 측단면도이다.4 is a side cross-sectional view of a nitride semiconductor light emitting device according to another embodiment of the present invention.
도5a 내지 도5e는 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 공정단면도이다.5A to 5E are cross-sectional views illustrating a method of manufacturing a nitride semiconductor light emitting device according to still another embodiment of the present invention.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
31,41,51: 기판 31,41,51: substrate
32,42,52: ZnO 버퍼층( 또는 제1 버퍼층)32, 42, 52: ZnO buffer layer (or first buffer layer)
34,44,54: Ti(Al,Ga,In)N 버퍼층( 또는 제2 버퍼층)34,44,54: Ti (Al, Ga, In) N buffer layer (or second buffer layer)
35,45,55: n형 질화물 반도체층 36,46,56: 활성층35,45,55: n-type nitride semiconductor layer 36,46,56: active layer
37,47,57: p형 질화물 반도체층 39a,49a,59a: n측 전극37, 47, 57: p-type nitride semiconductor layer 39a, 49a, 59a: n-side electrode
39b,49b,59b: p측 전극39b, 49b, 59b: p-side electrode
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040022412A KR100586959B1 (en) | 2004-03-31 | 2004-03-31 | Method of producing nitride singl crystal, nitride semiconductor light emitting diode and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040022412A KR100586959B1 (en) | 2004-03-31 | 2004-03-31 | Method of producing nitride singl crystal, nitride semiconductor light emitting diode and method of producing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050096741A true KR20050096741A (en) | 2005-10-06 |
KR100586959B1 KR100586959B1 (en) | 2006-06-07 |
Family
ID=37276765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040022412A KR100586959B1 (en) | 2004-03-31 | 2004-03-31 | Method of producing nitride singl crystal, nitride semiconductor light emitting diode and method of producing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100586959B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101014071B1 (en) * | 2010-04-15 | 2011-02-10 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system |
US8102484B2 (en) | 2009-12-21 | 2012-01-24 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacture |
US8420417B2 (en) | 2009-12-21 | 2013-04-16 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacture |
-
2004
- 2004-03-31 KR KR1020040022412A patent/KR100586959B1/en not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102484B2 (en) | 2009-12-21 | 2012-01-24 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacture |
US8420417B2 (en) | 2009-12-21 | 2013-04-16 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacture |
US8564738B2 (en) | 2009-12-21 | 2013-10-22 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacture |
US9166113B2 (en) | 2009-12-21 | 2015-10-20 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacture |
KR101014071B1 (en) * | 2010-04-15 | 2011-02-10 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system |
US8415700B2 (en) | 2010-04-15 | 2013-04-09 | Lg Innotek Co., Ltd. | Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting system |
Also Published As
Publication number | Publication date |
---|---|
KR100586959B1 (en) | 2006-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7569461B2 (en) | Method of fabricating nitride-based compound layer, GaN substrate and vertical structure nitride-based semiconductor light emitting device | |
KR101066760B1 (en) | Group ⅲ nitride based light emitting diode structures with a quantum well and superlattice | |
US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
JP3505357B2 (en) | Gallium nitride based semiconductor device and method of manufacturing the same | |
US8803189B2 (en) | III-V compound semiconductor epitaxy using lateral overgrowth | |
JPH10321911A (en) | Method for manufacturing epitaxial layer of compound semiconductor on single-crystal silicon and light-emitting diode manufactured therewith | |
KR100770441B1 (en) | Nitride semiconductor light emitting device | |
JP3500281B2 (en) | Gallium nitride based semiconductor device and method of manufacturing the same | |
JP2008205514A (en) | Iii-v nitride semiconductor device | |
US20070141741A1 (en) | Semiconductor laminated structure and method of manufacturing nitirde semiconductor crystal substrate and nitirde semiconductor device | |
JP3545197B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101510377B1 (en) | Method for manufacturing nitride semiconductor and light emitting device having vertical structure | |
KR100616543B1 (en) | Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method | |
KR102147587B1 (en) | Ⅲ-nitride light-emitting device grown on a relaxed layer | |
JPH09194299A (en) | Method for growing crystal of gallium nitride | |
KR100586959B1 (en) | Method of producing nitride singl crystal, nitride semiconductor light emitting diode and method of producing the same | |
KR20050096010A (en) | Nitride semiconductor light emitting diode and fabrication method thereof | |
KR100773555B1 (en) | Semiconductor substrate having low defects and method of manufacturing the same | |
JPH10284802A (en) | Nitride-based compound semiconductor light emitting element | |
JP3792041B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005302980A (en) | Nitride based semiconductor light emitting element and its fabrication process | |
JPH10125957A (en) | Iii type nitride semiconductor element and manufacture thereof | |
KR100813602B1 (en) | Method of manufacturing nitride semiconductor light emitting device | |
KR20110069373A (en) | Method of fabricating nitride type semiconductor light emitting device | |
JPH08330627A (en) | Semiconductor light-emitting element and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120329 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |