[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005302980A - Nitride based semiconductor light emitting element and its fabrication process - Google Patents

Nitride based semiconductor light emitting element and its fabrication process Download PDF

Info

Publication number
JP2005302980A
JP2005302980A JP2004116484A JP2004116484A JP2005302980A JP 2005302980 A JP2005302980 A JP 2005302980A JP 2004116484 A JP2004116484 A JP 2004116484A JP 2004116484 A JP2004116484 A JP 2004116484A JP 2005302980 A JP2005302980 A JP 2005302980A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
substrate
nitride
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004116484A
Other languages
Japanese (ja)
Inventor
Daisuke Nakagawa
大輔 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004116484A priority Critical patent/JP2005302980A/en
Publication of JP2005302980A publication Critical patent/JP2005302980A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride based semiconductor light emitting element enhancing emission efficiency while having a semiconductor with little dislocation, and also to provide its fabrication process. <P>SOLUTION: A first nitride based semiconductor light emitting element is composed of a group III nitride based compound represented by Al<SB>x</SB>Ga<SB>y</SB>In<SB>1-x-y</SB>N (where, 1≥x≥0, 1≥y≥0, 1≥x+y≥0) and comprises a substrate, a semiconductor layer formed on the substrate including a first semiconductor layer, an active layer formed on the first semiconductor layer, and a second semiconductor layer formed on the active layer and provided with a recess parting at least the active layer from the upper surface in the direction perpendicular to the substrate, and a transparent insulator formed in the recess of the semiconductor layer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、窒化物系半導体発光素子及びその製造方法に関し、特に、発光層からの光の反射を利用して発光効率を高めた窒化物系半導体発光素子及びその製造方法に関する。   The present invention relates to a nitride-based semiconductor light-emitting device and a method for manufacturing the same, and more particularly, to a nitride-based semiconductor light-emitting device having improved luminous efficiency using light reflection from a light-emitting layer and a method for manufacturing the same.

III族窒化物系化合物は、安定相がウルツ鉱構造の直接遷移型半導体であり、その禁制帯幅がAlNの6.2eVからInNの1.9eVまで変化させられることから可視短波長域から近紫外域での発光デバイス用材料として注目されており、III族窒化物系化合物を用いた半導体発光素子が開発されつつある。   Group III nitride compounds are direct transition semiconductors with a wurtzite structure in the stable phase, and the forbidden band width can be changed from 6.2 eV for AlN to 1.9 eV for InN. It has been attracting attention as a material for light emitting devices in the ultraviolet region, and semiconductor light emitting devices using Group III nitride compounds are being developed.

このようなIII族窒化物系化合物のうち、一般式AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるAlGaInN系化合物は、その混晶比に応じて発光波長が紫外線から赤色まで変化させられることから、可視光用の発光・受光デバイス用材料として開発が進められている。特に、窒化ガリウム(GaN)系化合物を用いた青・緑色の高輝度発光ダイオードが実現されたのを機会にさらなる研究が活発に行われている。また、上記一般式において、x+y=1としたAlGaN系化合物は、500℃以上の高温でも安定な半導体なので、高温環境下あるいは冷却不要のデバイス用材料としても開発が進められている。 Among such group III nitride compounds, the general formula is Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0). AlGaInN-based compounds have been developed as light-emitting / light-receiving device materials for visible light because the emission wavelength can be changed from ultraviolet to red according to the mixed crystal ratio. In particular, further research has been actively conducted on the occasion that blue and green high-intensity light-emitting diodes using gallium nitride (GaN) compounds have been realized. In addition, the AlGaN compound in which x + y = 1 in the above general formula is a semiconductor that is stable even at a high temperature of 500 ° C. or higher, and therefore, development is also underway as a device material in a high temperature environment or without cooling.

ここで、一般式AlGaIn1−x−yNで表されるIII族窒化物系化合物を用いて半導体発光素子を製造する一般的な方法は、結晶基板にサファイアの単結晶を用い、その上にバッファ層を介して種々のGaN系結晶層をエピタキシャル成長により成長させ、所望のGaN系結晶層を発光部として用いるというものである。一般式AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表される化合物のうち、GaNは、バルク結晶の合成がきわめて難しいためである。
しかし、サファイア基板とGaNとの格子定数の差は約16パーセントと大きく、成長層中の欠陥密度は10〜10cm−2にも達する。このような方法によって成長させたGaN系結晶層内には、結晶基板との格子不整合等に起因する転位が高密度に存在する。
Here, a general method for manufacturing a semiconductor light emitting device using a group III nitride compound represented by the general formula Al x Ga y In 1-xy N uses a sapphire single crystal for a crystal substrate. In addition, various GaN-based crystal layers are grown by epitaxial growth via a buffer layer thereon, and a desired GaN-based crystal layer is used as a light-emitting portion. Of the compounds represented by the general formula Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0), GaN has a bulk crystal synthesis. This is because it is extremely difficult.
However, the difference in lattice constant between the sapphire substrate and GaN is as large as about 16%, and the defect density in the growth layer reaches 10 6 to 10 9 cm −2 . In the GaN-based crystal layer grown by such a method, dislocations due to lattice mismatch with the crystal substrate exist at high density.

つまり、サファイア基板と窒化ガリウムは、格子定数ばかりでなく熱膨張係数も異なるなど、物性が異なるため、転位と呼ばれる結晶欠陥が大量に発生する。転位は、GaN系結晶が成長して厚みが増しても上方に継承され、転位線(貫通転位)と呼ばれる連続した欠陥部分となって青紫色レーザの寿命を低下させるなど、素子の特性を損なうことになる。   That is, the sapphire substrate and gallium nitride have different physical properties such as not only a lattice constant but also a different thermal expansion coefficient, so that a large amount of crystal defects called dislocations are generated. Dislocations are inherited upwards even when the GaN-based crystal grows and increases in thickness, resulting in continuous defect portions called dislocation lines (threading dislocations), which degrades the device characteristics, such as reducing the life of the blue-violet laser. It will be.

このような高い欠陥密度においてもデバイスが動作するのは、欠陥密度が高くても発光効率が大幅には低下しないというIII族窒化物系化合物による半導体特有の性質があるものの、高品質、高信頼性のデバイスを得るためには欠陥密度の低減が不可欠である。これを避けるため、マスク層を用いて低転位なGaN系結晶を得る方法がある(例えば、特許文献1参照)。   Although the device operates at such a high defect density, it has high quality and high reliability, although it has a peculiar characteristic of a semiconductor based on a group III nitride compound that the luminous efficiency does not drop significantly even if the defect density is high. In order to obtain a reliable device, it is essential to reduce the defect density. In order to avoid this, there is a method of obtaining a low dislocation GaN-based crystal using a mask layer (see, for example, Patent Document 1).

これによれば、半導体層として成長させる過程で半導体層にある程度の厚みがあれば転位は横方向へと流れるため、より低転位の半導体層が形成されることになる。一方、半導体層を成長させた後には半導体発光素子として機能させるべく活性層を設けることが必要であり、この活性層の表面が発光領域となる(例えば、特許文献2参照)。
特開2000−91253号公報 特開2002−184707号公報
According to this, if the semiconductor layer has a certain thickness in the process of growing as a semiconductor layer, the dislocation flows in the lateral direction, so that a lower dislocation semiconductor layer is formed. On the other hand, after growing the semiconductor layer, it is necessary to provide an active layer to function as a semiconductor light emitting element, and the surface of the active layer becomes a light emitting region (see, for example, Patent Document 2).
JP 2000-91253 A JP 2002-184707 A

しかし、このように半導体層の転位を減ずるべく改良を加えて発光素子を構成しても、活性層から発光される光量以上に明るく発光させることはできない。そのため、より転位が少なく形成された半導体層による優れた光の出射効率を有する窒化物系半導体発光素子及びその製造方法が望まれていた。   However, even if the light emitting element is configured by improving the semiconductor layer to reduce dislocations, it cannot emit light brighter than the amount of light emitted from the active layer. Therefore, there has been a demand for a nitride-based semiconductor light-emitting device having excellent light emission efficiency and a manufacturing method thereof by a semiconductor layer formed with fewer dislocations.

本発明に係る第一の窒化物系半導体発光素子は、AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子であって、基板と、前記基板上に形成された半導体層であって、第一の半導体層と、前記第一の半導体層上に形成された活性層と、前記活性層上に形成された第二の半導体層とを含み、上面から基板垂直方向に少なくとも前記活性層を分断する凹部を備えた半導体層と、前記半導体層の前記凹部に形成された透明な絶縁体と、を含む。 The first nitride semiconductor light emitting device according to the present invention is represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0). A nitride-based semiconductor light-emitting device comprising a group III nitride-based compound, comprising: a substrate; and a semiconductor layer formed on the substrate, wherein the first semiconductor layer and the first semiconductor layer A semiconductor layer including a formed active layer and a second semiconductor layer formed on the active layer, the semiconductor layer including a recess that divides at least the active layer in a direction perpendicular to the substrate from the upper surface; and the semiconductor layer And a transparent insulator formed in the recess.

また、本発明に係る第二の窒化物系半導体発光素子は、前記基板と前記第一の半導体層との間に、前記基板に形成されたバッファ層と、前記バッファ層上に形成されたマスク層であって、前記バッファ層の表面の一部と前記第一の半導体層とを接触させる接触部と前記バッファ層と前記第一の半導体層との接触を防ぐマスク部とを含むマスク層と、を含む。   The second nitride semiconductor light emitting device according to the present invention includes a buffer layer formed on the substrate and a mask formed on the buffer layer between the substrate and the first semiconductor layer. A mask layer including a contact portion that contacts a part of the surface of the buffer layer and the first semiconductor layer, and a mask portion that prevents contact between the buffer layer and the first semiconductor layer; ,including.

この場合、前記マスク層の前記接触部が前記基板に対して垂直となる方向から見て略六角形の形状であってもよい。また、前記半導体層上に透明な電極層を備えた素子であってもよい。   In this case, the contact portion of the mask layer may have a substantially hexagonal shape when viewed from a direction perpendicular to the substrate. Moreover, the element provided with the transparent electrode layer on the said semiconductor layer may be sufficient.

本発明に係る第一の窒化物系半導体発光素子の製造方法は、AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子の製造方法であって、基板上に部分的に第一の半導体層を形成するための処理を行う基板処理工程と、前記処理を行った基板に第一の半導体層をエピタキシャル成長により形成する工程と、前記第一の半導体層の上面に活性層を形成する工程と、前記活性層上に第二の半導体層をエピタキシャル成長により形成する工程と、前記第一の半導体層、前記活性層及び第二の半導体層が形成されていない部分に透明な絶縁体を形成する工程と、を順に含む。 The first nitride-based semiconductor light-emitting device manufacturing method according to the present invention includes Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0). A method for producing a nitride-based semiconductor light-emitting device comprising a group III nitride-based compound represented by: a substrate processing step for performing a process for partially forming a first semiconductor layer on a substrate; Forming a first semiconductor layer on the treated substrate by epitaxial growth; forming an active layer on the upper surface of the first semiconductor layer; and forming a second semiconductor layer on the active layer by epitaxial growth And a step of forming a transparent insulator in a portion where the first semiconductor layer, the active layer, and the second semiconductor layer are not formed.

前記基板処理工程は、前記基板と前記第一の半導体層との間に、前記基板に形成されたバッファ層を形成する工程と、前記バッファ層上に、前記バッファ層の表面の一部と前記第一の半導体層とを接触させる接触部と、前記バッファ層と前記第一の半導体層との接触を防ぐマスク部とを含むマスク層を形成する工程とを含んでもよい。   The substrate processing step includes a step of forming a buffer layer formed on the substrate between the substrate and the first semiconductor layer, a part of the surface of the buffer layer on the buffer layer, and the The method may include a step of forming a mask layer including a contact portion that makes contact with the first semiconductor layer and a mask portion that prevents contact between the buffer layer and the first semiconductor layer.

この場合、前記バッファ層の前記接触部が前記基板に対して垂直となる方向から見て略六角形の形状であってもよい。   In this case, the contact portion of the buffer layer may have a substantially hexagonal shape when viewed from a direction perpendicular to the substrate.

また、前記基板処理工程が、前記基板にマスクパターニングを行う工程と、前記基板をハーフエッチングする工程と、を含んでもよい。   The substrate processing step may include a step of performing mask patterning on the substrate and a step of half-etching the substrate.

また、前記基板処理工程が、前記基板上に前記第一の半導体層の形成を行うためのバッファ層を形成する工程と、前記バッファ層上の一部に凸部を形成する工程と、を含んでもよい。   Further, the substrate processing step includes a step of forming a buffer layer for forming the first semiconductor layer on the substrate, and a step of forming a convex portion on a part of the buffer layer. But you can.

また、前記活性層上に第二の半導体層をエピタキシャル成長により形成する工程と、前記半導体層の凹部に透明な絶縁体を形成する工程との間に、成長後の前記第二の半導体層をエッチングにより上部を平坦化する工程を、さらに含んでもよい。   The second semiconductor layer after the growth is etched between the step of forming the second semiconductor layer on the active layer by epitaxial growth and the step of forming a transparent insulator in the recess of the semiconductor layer. The method may further include a step of flattening the upper portion.

さらに、前記第二の半導体層及び前記透明な絶縁体上に透明な電極層を備える工程を含んでもよい。   Furthermore, a step of providing a transparent electrode layer on the second semiconductor layer and the transparent insulator may be included.

一方、前記透明な絶縁体を形成する工程の後に、成長後の前記第二の半導体層及び前記絶縁体をエッチングにより上部を平坦化する工程を含んでもよく、この場合には、前記上部を平坦化する工程の後に、前記第二の半導体層及び前記透明な絶縁体上に透明な電極層を備える工程を含んでもよい。   Meanwhile, after the step of forming the transparent insulator, a step of flattening the upper portion of the grown second semiconductor layer and the insulator by etching may be included. In this case, the upper portion is flattened. After the step of forming, a step of providing a transparent electrode layer on the second semiconductor layer and the transparent insulator may be included.

以上説明したように、本発明によれば転位の少ない半導体層を有しつつ光の出射効率を高めることができる。   As described above, according to the present invention, the light emission efficiency can be increased while having a semiconductor layer with few dislocations.

(実施の形態1)
以下、本願に係る発明の実施の形態について、添付の図面を参照して説明する。図1は、本発明に係るAlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子10を示す図である。図1には、半導体層の凹部に形成された透明な絶縁体22を含んだ窒化物系半導体発光素子10が図示されている。
(Embodiment 1)
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows a group III nitride compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) according to the present invention. 1 is a diagram showing a nitride-based semiconductor light-emitting element 10 made of FIG. 1 shows a nitride-based semiconductor light emitting device 10 including a transparent insulator 22 formed in a recess of a semiconductor layer.

図1において、基板12と、基板上に形成された半導体層20であって、第一の半導体層14と、第一の半導体層上に形成された活性層16と、活性層上に形成された第二の半導体層18とを含み、上面から基板垂直方向に少なくとも活性層16を分断する凹部を備えた半導体層20と、半導体層20の凹部に形成された透明な絶縁体22を含んだ窒化物系半導体発光素子10が図示されている。   In FIG. 1, a substrate 12, a semiconductor layer 20 formed on the substrate, a first semiconductor layer 14, an active layer 16 formed on the first semiconductor layer, and an active layer are formed. A semiconductor layer 20 having a recess that divides at least the active layer 16 in a direction perpendicular to the substrate from the upper surface, and a transparent insulator 22 formed in the recess of the semiconductor layer 20. A nitride-based semiconductor light emitting device 10 is illustrated.

図1において、基板12には例えば、サファイア(Al)が用いられる。窒素の解離圧が高いためにGaNによるバルク結晶成長が難しいことからGaN基板を用いることが困難であることに鑑みて用いられる、GaNとは異なる物質からなる基板であればサファイアに限定されるものでなく、例えば、SiC、Si、GaAsなどを用いることができるがもちろんこれに限定されるわけではない。 In FIG. 1, for example, sapphire (Al 2 O 3 ) is used for the substrate 12. Since the dissociation pressure of nitrogen is high, bulk crystal growth with GaN is difficult, so it is difficult to use a GaN substrate. If the substrate is made of a material different from GaN, it is limited to sapphire. For example, SiC, Si, GaAs, or the like can be used, but the present invention is not limited to this.

ここで図11を参照する。図11において、51はサファイア、52はバッファ層、53はGaN層である。図11は、一般に「基板」と称されるものを例示した図である。一般に、「基板」という場合には、複数の意味を有する場合も考えられるため、本明細書における「基板」の意味をここで明確にしておくことにする。図11(a)は、本明細書で意味するところの「基板」を図示したものである。図11には、基板として上記の例示のうち、サファイア51を例として図示されている。図11(b)は、バッファ層52を設けたサファイア基板を図示したものである。一般には、この2層構造全体を全体として「基板」と称することもある。また、図11(c)は図11(b)のさらに上面に薄いGaN層53を設けた基板を図示したものである。これもまた、一般には、この三層構造を全体として「基板」と称することもある。   Reference is now made to FIG. In FIG. 11, 51 is sapphire, 52 is a buffer layer, and 53 is a GaN layer. FIG. 11 is a diagram illustrating what is generally called a “substrate”. In general, the term “substrate” may have a plurality of meanings, so the meaning of “substrate” in this specification will be clarified here. FIG. 11A illustrates a “substrate” as used in this specification. In FIG. 11, sapphire 51 is illustrated as an example among the above examples as the substrate. FIG. 11B illustrates a sapphire substrate provided with a buffer layer 52. In general, the entire two-layer structure may be referred to as a “substrate” as a whole. FIG. 11C illustrates a substrate in which a thin GaN layer 53 is provided on the upper surface of FIG. Again, this three-layer structure is generally sometimes referred to as a “substrate” as a whole.

このように、一般に、単に「基板」というときは、図11(b)又は(c)に図示した2層構造や3層構造のものを全体として「基板」と称することがあるが、本明細書にいう「基板」は、図11(a)で例示されている基板のみ、すなわち、図11(b)及び図11(c)で示したような、サファイア基板51上にバッファ層52やGaN層53までもが形成された構造のものについては、「基板」の概念に含まないものとする。   Thus, in general, when simply referred to as “substrate”, the two-layer structure or the three-layer structure illustrated in FIG. 11B or FIG. 11C may be generally referred to as “substrate”. The “substrate” mentioned in the document is only the substrate illustrated in FIG. 11A, that is, the buffer layer 52 or GaN on the sapphire substrate 51 as shown in FIGS. 11B and 11C. The structure in which even the layer 53 is formed is not included in the concept of “substrate”.

従って、すでに述べたように、「前記基板12に形成されたバッファ層24」という表現は、図11でいえば図11(b)の状態を意味するものである。   Therefore, as described above, the expression “buffer layer 24 formed on the substrate 12” means the state of FIG. 11B in FIG.

ここで、サファイア基板に対しては、通常、GaNのバルク結晶をそのまま形成することもできなくはないが、困難な場合には、第一の半導体層14を形成するために、基板に半導体層を形成するための処理を行う必要がある。   Here, for a sapphire substrate, it is usually not possible to form a bulk crystal of GaN as it is, but if difficult, a semiconductor layer is formed on the substrate in order to form the first semiconductor layer 14. It is necessary to carry out a process for forming.

基板に半導体層を形成するための処理としては、例えば、サファイアよりなる基板の表面上に低温成長にて数μmの膜厚のGaN層を形成したり、数十nmの膜厚を有するAlGaN層を形成した後に低温成長にて数μmの膜厚のGaN層を形成することにより実現される。すなわち、基板を図11(b)又は図11(c)のような状態にすると、半導体層を形成することがより容易となる。   As a process for forming a semiconductor layer on the substrate, for example, a GaN layer having a thickness of several μm is formed on the surface of the substrate made of sapphire by low temperature growth, or an AlGaN layer having a thickness of several tens of nm. This is realized by forming a GaN layer having a thickness of several μm by low-temperature growth after the formation. That is, when the substrate is in a state as shown in FIG. 11B or FIG. 11C, it becomes easier to form the semiconductor layer.

本明細書では、図11(b)又は図11(c)に図示したような状態のものは、全体として「基板」の単体を意味するのではなく、半導体層を形成するための処理を行った基板として把握される。   In this specification, the state shown in FIG. 11B or FIG. 11C does not mean a single “substrate” as a whole, but performs a process for forming a semiconductor layer. It is grasped as a substrate.

なお、このバッファ層に関しては、本明細書でいう「基板」と、後述するマスク層や半導体層との間に位置する層が存在すれば、その層についてはすべてバッファ層として把握することができ、かかるバッファ層がGaNにより形成されていてもよいことはすでに述べた通りである。   As for this buffer layer, if there is a layer located between the “substrate” in this specification and a mask layer or a semiconductor layer described later, the layer can be grasped as a buffer layer. As described above, the buffer layer may be made of GaN.

ただし、本明細書においては、基板に直接半導体層が形成される状態を示しているとしても、基板に半導体層を形成するための処理が行われていることを排除するものではないのはもちろんである。   However, in this specification, even if the state in which the semiconductor layer is directly formed on the substrate is shown, it does not exclude that the process for forming the semiconductor layer on the substrate is being performed. It is.

図1には、基板12上に形成された第一の半導体層14と活性層と16と第二の半導体層18とを含む半導体層20とを含んでいる旨が図示されている。図1で図示されている第一の半導体層14の形成に際してはエピタキシャル成長を用いることができる。   FIG. 1 illustrates that a semiconductor layer 20 including a first semiconductor layer 14, an active layer 16, and a second semiconductor layer 18 formed on the substrate 12 is included. Epitaxial growth can be used to form the first semiconductor layer 14 shown in FIG.

エピタキシャル成長とは、半導体層を、土台となる結晶基板上に、基板と同じ結晶構造、同じ結晶方位を有する薄膜結晶として成長させることをいう。単結晶作製には融液からバルク結晶成長をさせる方法があるが、GaNは融点が極めて高く、また窒素の平衡蒸気圧が極めて高いことから、この方法での成長が困難であり、このためGaNの結晶成長にはエピタキシャル成長を利用することが必要となる。   Epitaxial growth refers to growing a semiconductor layer as a thin film crystal having the same crystal structure and crystal orientation as a substrate on a base crystal substrate. There is a method of growing a bulk crystal from a melt for producing a single crystal. However, since GaN has a very high melting point and an extremely high equilibrium vapor pressure of nitrogen, it is difficult to grow by this method. It is necessary to use epitaxial growth for crystal growth.

半導体混晶の結晶成長法を大きく分類すると、液相エピタキシャル成長、気相エピタキシャル成長、分子線エピタキシャル成長がある。液相エピタキシャル成長は、固相と液相間の平衡状態をほぼ保ちながら過飽和溶液からの結晶の析出という形で成長を進める結晶成長方法である。気相エピタキシャル成長は、原料ガスを流しながら数Torrから大気圧の圧力下で結晶成長を行う結晶成長方法である。分子線エピタキシャル成長(MBE)は、成長結晶の構成元素の分子あるいは原子が超高真空中を飛来して基板に供給され、これらの分子あるいは原子がほとんど衝突することなく分子ビームとなって基板に到達することで結晶成長を進める結晶成長方法である。   The semiconductor mixed crystal crystal growth methods can be broadly classified into liquid phase epitaxial growth, vapor phase epitaxial growth, and molecular beam epitaxial growth. Liquid phase epitaxial growth is a crystal growth method in which growth proceeds in the form of precipitation of crystals from a supersaturated solution while substantially maintaining an equilibrium state between the solid phase and the liquid phase. Vapor phase epitaxial growth is a crystal growth method in which crystal growth is performed under a pressure of several Torr to atmospheric pressure while flowing a source gas. In molecular beam epitaxy (MBE), molecules or atoms of growth crystal elements are supplied to the substrate by flying in an ultra-high vacuum, and these molecules or atoms reach the substrate as a molecular beam with almost no collision. This is a crystal growth method for promoting crystal growth.

これらエピタキシャル成長の中には、特にハライド気相成長法(HVPE法)、分子線エピタキシー法(MBE法)、有機金属化学気相成長法(MOCVD法)、など優れたものもあり、本発明の実施の形態として用いられるエピタキシャル成長は、上記種々の結晶成長方法のうち、いずれのものであってもよい。   Among these epitaxial growths, there are particularly excellent ones such as a halide vapor phase growth method (HVPE method), a molecular beam epitaxy method (MBE method), and a metal organic chemical vapor deposition method (MOCVD method). The epitaxial growth used as the form may be any one of the above-mentioned various crystal growth methods.

第一の半導体層14は、GaNよりなる層が上記のとおりエピタキシャル成長されることにより形成される。ただし、GaNに限られず、III族窒化物系化合物であって、一般式AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表される窒化物系化合物であれば任意組成比からなる化合物を用いてよい。 The first semiconductor layer 14 is formed by epitaxially growing a layer made of GaN as described above. However, it is not limited to GaN, but is a group III nitride-based compound having a general formula of Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) As long as it is a nitride compound represented by (), a compound having an arbitrary composition ratio may be used.

図1にはさらに、第一の半導体層14上に形成された活性層16が図示されている。活性層16は、例えばAlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物を種々組み合わせてできるがこれに限定されない。 FIG. 1 further shows an active layer 16 formed on the first semiconductor layer 14. The active layer 16 is made of various Group III nitride compounds represented by, for example, Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0). It can be combined but is not limited to this.

図1には、活性層16上に第二の半導体層18が図示されている。かかる第二の半導体層18は、第一の半導体層14が伝導させるキャリアと逆極性のキャリアを伝導する半導体層であって、両半導体層によって活性層16を挟んだサンドイッチ構造となっている。   In FIG. 1, a second semiconductor layer 18 is illustrated on the active layer 16. The second semiconductor layer 18 is a semiconductor layer that conducts a carrier having a polarity opposite to that of the carrier conducted by the first semiconductor layer 14 and has a sandwich structure in which the active layer 16 is sandwiched between the two semiconductor layers.

図1には、半導体層10が凹部を備えていることが示されている。この凹部は上面から基板垂直下方向に向かって形成されており、活性層16を分断する。この凹部は、第二の半導体層18上に凹部となるべき箇所以外にレジスト膜を塗布し、フォトリソグラフィー法とウエットエッチング法等を用いて形成することができる。   FIG. 1 shows that the semiconductor layer 10 has a recess. This concave portion is formed from the upper surface toward the substrate vertical downward direction, and divides the active layer 16. The recess can be formed by applying a resist film on the second semiconductor layer 18 other than the portion to be the recess and using a photolithography method, a wet etching method, or the like.

図1には、凹部を備えた半導体層10に形成された透明な絶縁体22が示されている。この絶縁体22には、例えばSiOやSiNなどの透明な絶縁体を用いる。絶縁体22の形成に際しては、SOG(Spin on Glass)法を用いることができる。ここで、SOG法によれば、例えば液体ガラスのような透明絶縁体を回転の遠心力で塗布し、例えば、SOG材料であるケイ酸化合物を有機溶剤に溶解した溶液を塗布した後焼成することにより、SiOを主成分とした絶縁体を凹部に形成することができる。 FIG. 1 shows a transparent insulator 22 formed in a semiconductor layer 10 having a recess. For the insulator 22, a transparent insulator such as SiO 2 or SiN is used. In forming the insulator 22, an SOG (Spin on Glass) method can be used. Here, according to the SOG method, for example, a transparent insulator such as liquid glass is applied by a centrifugal force of rotation, and, for example, a solution in which a silicate compound as an SOG material is dissolved in an organic solvent is applied and then baked. Thus, an insulator mainly composed of SiO 2 can be formed in the recess.

図1には、さらに半導体層20上に例えばAlやZnO等の金属が用いられ、透明電極が形成されている。金属の蒸着に際してはコンタクト層(図示せず)を設けることも任意である。   In FIG. 1, a metal such as Al or ZnO is further used on the semiconductor layer 20 to form a transparent electrode. It is optional to provide a contact layer (not shown) when depositing the metal.

図2は、本発明に係るAlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子10を示す図である。なお、図1と同じ符号は同じ意味である。また、第一の半導体層14、活性層16、第二の半導体層18、絶縁体22によって半導体層20が構成されることも図1と同様である。 FIG. 2 shows a group III nitride compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) according to the present invention. 1 is a diagram showing a nitride-based semiconductor light-emitting element 10 made of In addition, the same code | symbol as FIG. 1 has the same meaning. In addition, the semiconductor layer 20 is configured by the first semiconductor layer 14, the active layer 16, the second semiconductor layer 18, and the insulator 22 as in FIG.

図2には、基板12と第一の半導体層14との間に、基板12に形成されたバッファ層24と、バッファ層24上に形成されたマスク層26であって、バッファ層24の表面の一部と前記第一の半導体層14とを接触させる接触部28とバッファ層と第一の半導体層14との接触を防ぐマスク部32とからなるマスク層26とを含んだIII族窒化物系化合物からなる窒化物系半導体発光素子10が図示されている。   FIG. 2 shows a buffer layer 24 formed on the substrate 12 between the substrate 12 and the first semiconductor layer 14, and a mask layer 26 formed on the buffer layer 24. A group III nitride comprising a mask layer 26 comprising a contact portion 28 for contacting a part of the first semiconductor layer 14 with the first semiconductor layer 14 and a mask portion 32 for preventing the buffer layer and the first semiconductor layer 14 from contacting each other. A nitride-based semiconductor light-emitting device 10 made of a base compound is illustrated.

基板12に形成されたバッファ層24は、バッファ層24上であって第一の半導体層14との間に形成されており、バッファ層24の表面の一部と第一の半導体層とを接触させる接触部28と前記バッファ層と前記第一の半導体層との接触を防ぐマスク部32を含んでいる。   The buffer layer 24 formed on the substrate 12 is formed on the buffer layer 24 and between the first semiconductor layer 14 and a part of the surface of the buffer layer 24 and the first semiconductor layer are in contact with each other. And a mask portion 32 for preventing contact between the contact portion 28 and the buffer layer and the first semiconductor layer.

バッファ層24が形成された基板12は、上述した図11(b)で図示された状態を意味する。よって、このバッファ層24を形成するために基板12に何らかの処理がされている状態をも含むことはもちろんである。例えば、バッファ層24は、サファイアよりなる基板12の表面上に数十nmの膜厚を有するAlGaN層(図示せず)を形成した後に低温成長にて数μmの膜厚にてGaN層を形成することにより実現するものであってもよい。さらに、バッファ層24上に何らかの処理がされている状態を含むことはもちろんである。   The substrate 12 on which the buffer layer 24 is formed means the state illustrated in FIG. Therefore, it is needless to say that the substrate 12 includes a state where some processing is performed to form the buffer layer 24. For example, as the buffer layer 24, an AlGaN layer (not shown) having a thickness of several tens of nm is formed on the surface of the substrate 12 made of sapphire, and then a GaN layer is formed with a thickness of several μm by low temperature growth. It may be realized by doing so. Furthermore, it is a matter of course that a state in which some processing is performed on the buffer layer 24 is included.

さて、接触部28は、バッファ層24の表面の一部と前記第一の半導体層14とを接触させる。また、マスク部32は、バッファ層24と第一の半導体層14との接触を防ぐ。   The contact portion 28 makes a part of the surface of the buffer layer 24 and the first semiconductor layer 14 contact each other. The mask portion 32 prevents contact between the buffer layer 24 and the first semiconductor layer 14.

マスク層26は例えばSiOやSiNを用いることができる。まず、バッファ層24の表面にSiOやSiNを塗布し、さらにレジスト膜を塗布し、例えば、フォトリソグラフィー法とウエットエッチング法を用いて第一の半導体層14の成長領域を制限するマスク部32をパターニングにより形成することでマスク層26を形成する。ここでマスク層26の膜厚は、0.1μmから10μmが好ましいがこれに限定されない。このパターニングに際し、マスク層26におけるマスク部32と接触部28とで構成されるパターンを形成する。このパターンは任意であるが、例えば接触部28を円形の凹部となるように構成したり、接触部28を六角形状上の凹部となるように構成してもよい。 For example, SiO 2 or SiN can be used for the mask layer 26. First, SiO 2 or SiN is applied to the surface of the buffer layer 24, and a resist film is further applied. For example, a mask portion 32 that restricts the growth region of the first semiconductor layer 14 using a photolithography method and a wet etching method. Is formed by patterning to form the mask layer 26. Here, the thickness of the mask layer 26 is preferably 0.1 μm to 10 μm, but is not limited thereto. In this patterning, a pattern composed of the mask portion 32 and the contact portion 28 in the mask layer 26 is formed. Although this pattern is arbitrary, for example, the contact portion 28 may be configured to be a circular recess, or the contact portion 28 may be configured to be a hexagonal recess.

ここで図3を参照する。図3には、マスク層26の接触部28が基板12に対して垂直となる方向から見て略六角形の形状である窒化物系半導体発光素子10が図示されている。図3において、図2と同符号は同じ意味であるのでその説明を省略する。図3(a)には、マスク層26から上記述べたエッチング等の手法を用いて六角形状の凹部を接触部28として形成した状態が図示されている。図3(b)は、図3(a)の平面図が示されており、また、図3(c)は図3(a)におけるA−A’の断面図が示されている。六角形状とすることにより、第一の半導体層14を形成する際には、III族窒化物系化合物の安定相が六角柱の形状であるウルツ鉱構造の直接遷移型半導体であることから、成長を早くさせることが可能となる。   Reference is now made to FIG. FIG. 3 illustrates the nitride semiconductor light emitting device 10 having a substantially hexagonal shape when the contact portion 28 of the mask layer 26 is viewed from a direction perpendicular to the substrate 12. In FIG. 3, the same reference numerals as those in FIG. FIG. 3A shows a state in which a hexagonal concave portion is formed as the contact portion 28 from the mask layer 26 using the above-described method such as etching. 3B is a plan view of FIG. 3A, and FIG. 3C is a cross-sectional view of A-A ′ in FIG. 3A. When the first semiconductor layer 14 is formed by using the hexagonal shape, the stable phase of the group III nitride compound is a direct transition semiconductor having a wurtzite structure having a hexagonal column shape. Can be made faster.

図4は、本発明に係る窒化物系半導体発光素子10をLEDとして構成した図である。図1又は図2と同じ符号は同じ意味を表し、さらに、半導体層14には、n−電極66が形成されている。   FIG. 4 is a diagram in which the nitride semiconductor light emitting device 10 according to the present invention is configured as an LED. The same reference numerals as those in FIG. 1 or 2 represent the same meaning, and an n-electrode 66 is formed in the semiconductor layer 14.

図4には、AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子10が示されている。図4(1)には、基板12上に、第一の半導体層14、活性層16及び第二の半導体層18が形成されており、第一の半導体層14、活性層16及び第二の半導体層18を含む半導体層20が含まれていることは図1(2)に示したのと同様である。また、図4(2)に示したように、基板12は、半導体層20の形成を行うためのバッファ層が形成され、バッファ層上に、接触部とマスク部とを含むマスク層26が形成されている基板であってもよい。 FIG. 4 shows a nitride formed of a group III nitride compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0). A physical semiconductor light emitting device 10 is shown. In FIG. 4A, the first semiconductor layer 14, the active layer 16, and the second semiconductor layer 18 are formed on the substrate 12, and the first semiconductor layer 14, the active layer 16, and the second semiconductor layer 18 are formed. The semiconductor layer 20 including the semiconductor layer 18 is included in the same manner as shown in FIG. As shown in FIG. 4B, the substrate 12 is formed with a buffer layer for forming the semiconductor layer 20, and a mask layer 26 including a contact portion and a mask portion is formed on the buffer layer. It may be a substrate.

図4(1)、図4(2)において、例えば、第一の半導体層14はGaNにより構成されたn型半導体(n−GaN)であり、また、第二の半導体層18はGaNにより構成されたp型半導体(p-GaN)である。第一の半導体層14と第二の半導体層18はAlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなり、単層でも多層でもよい。また、活性層16は、例えばGaInNからなる化合物からなるがこれに限定されない。 4 (1) and 4 (2), for example, the first semiconductor layer 14 is an n-type semiconductor (n-GaN) made of GaN, and the second semiconductor layer 18 is made of GaN. P-type semiconductor (p-GaN). The first semiconductor layer 14 and the second semiconductor layer 18 are represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0). It consists of a group III nitride compound and may be a single layer or multiple layers. The active layer 16 is made of a compound made of, for example, GaInN, but is not limited thereto.

これら第一の半導体層14又は第二の半導体層18を形成する際には、例えばSi、Mg、Znをドーパントとして用いることができる。第一の半導体層14は、サファイアよりなる基板12上に低温成長されたGaNをバッファ層24として、SiOやSiNをスパッタ法、CVD法、蒸着法等で形成し、レジスト塗布、リソグラフィ、マスクエッチングによって接触部28を含むマスク層26を形成した後にエピタキシャル成長により形成される。n−GaNからなる半導体層14にはn−電極66が、p−GaNからなる半導体層18にはp−電極34がそれぞれ形成されている。 In forming the first semiconductor layer 14 or the second semiconductor layer 18, for example, Si, Mg, Zn can be used as a dopant. The first semiconductor layer 14 is formed by using GaN grown at a low temperature on the substrate 12 made of sapphire as a buffer layer 24 and using SiO 2 or SiN by a sputtering method, a CVD method, a vapor deposition method, etc. After the mask layer 26 including the contact portion 28 is formed by etching, it is formed by epitaxial growth. An n-electrode 66 is formed on the semiconductor layer 14 made of n-GaN, and a p-electrode 34 is formed on the semiconductor layer 18 made of p-GaN.

図5を参照する。図5は図1(1)及び図2で示した本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子を図4(1)及び図4(2)のように発光ダイオード(LED)として用いた場合の発光の状態を示す図である。半導体層20は図1(2)で示したとおり、第一の半導体層14と、活性層16と、第二の半導体層18とを含む。   Please refer to FIG. FIG. 5 shows a nitride-based semiconductor light-emitting device made of a group III nitride-based compound according to the present invention shown in FIGS. 1 (1) and 2 as shown in FIGS. 4 (1) and 4 (2). It is a figure which shows the state of the light emission at the time of using as LED). As shown in FIG. 1B, the semiconductor layer 20 includes a first semiconductor layer 14, an active layer 16, and a second semiconductor layer 18.

図5では、活性層16から発光された光を矢印で示している。GaNの屈折率は3.5であり、透明な絶縁体22の屈折率よりも小さい。従って、光の透過方向は図面上部 (Aの符号を付した方向)に向かうことになる。また、透明な絶縁体22は、基板12を鏡面として反射する光を透過させることができる。   In FIG. 5, the light emitted from the active layer 16 is indicated by an arrow. The refractive index of GaN is 3.5, which is smaller than the refractive index of the transparent insulator 22. Therefore, the light transmission direction is toward the upper part of the drawing (the direction marked with A). Further, the transparent insulator 22 can transmit light reflected by the substrate 12 as a mirror surface.

この結果、輝度を高めることができ、発光効率のよいLEDを得ることが可能となる。
また図4(2)に示したLEDにおいてはマスク層26を設けたことでより転位の少ない良質な半導体層20を備えた、発光効率のよいLEDを得ることができる。
As a result, it is possible to increase the luminance and obtain an LED with high luminous efficiency.
In addition, in the LED shown in FIG. 4B, by providing the mask layer 26, it is possible to obtain an LED with good luminous efficiency, which includes the high-quality semiconductor layer 20 with less dislocation.

(実施の形態2)
図6及び図7は、本発明に係るAlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子10の製造方法を示す図である。
(Embodiment 2)
6 and 7 show a group III nitride represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) according to the present invention. 1 is a diagram showing a method for manufacturing a nitride semiconductor light emitting device 10 made of a physical compound.

図6及び図7には、基板12上に部分的に第一の半導体層14を形成するための処理を行う基板処理工程と、この処理を行った基板12に第一の半導体層14をエピタキシャル成長により形成する工程と、第一の半導体層の上面に活性層16を形成する工程と、活性層16上に第二の半導体層18をエピタキシャル成長により形成する工程と、第一の半導体層14及び第二の半導体層18が形成されていない部分に透明な絶縁体22を形成する工程とが図示されている。   6 and 7 show a substrate processing step for performing a process for partially forming the first semiconductor layer 14 on the substrate 12, and the first semiconductor layer 14 is epitaxially grown on the substrate 12 subjected to this process. The step of forming the active layer 16 on the upper surface of the first semiconductor layer, the step of forming the second semiconductor layer 18 on the active layer 16 by epitaxial growth, the first semiconductor layer 14 and the first semiconductor layer 14 A step of forming a transparent insulator 22 in a portion where the second semiconductor layer 18 is not formed is illustrated.

図6(1)には、基板12上に部分的に第一の半導体層14を形成するための処理を行う基板処理工程として、基板12と半導体層20との間であって、基板12上にバッファ層24を形成する工程が図示されている。   FIG. 6A shows a substrate processing step for performing a process for partially forming the first semiconductor layer 14 on the substrate 12 between the substrate 12 and the semiconductor layer 20 and on the substrate 12. The process of forming the buffer layer 24 is illustrated in FIG.

さらに、図6(2)には、バッファ層24上に、バッファ層24の表面の一部と第一の半導体層14とを接触させる接触部28と、バッファ層24と第一の半導体層14との接触を防ぐマスク部32とを含むマスク層26を形成する工程が図示されている。   Further, in FIG. 6B, on the buffer layer 24, a contact portion 28 for bringing a part of the surface of the buffer layer 24 into contact with the first semiconductor layer 14, and the buffer layer 24 and the first semiconductor layer 14. A process of forming a mask layer 26 including a mask portion 32 that prevents contact with the mask portion 32 is illustrated.

マスク層26は第一の半導体層14の成長領域を制限するために設けられる。このマスク層26は例えばSiOやSiNを用いることができる。マスク層26は、まず、バッファ層24の表面にSiOやSiNをスパッタ法、CVD法、蒸着法等で形成し、さらにレジスト膜を塗布し、例えば、フォトリソグラフィー法とウエットエッチング法を用いてパターニングすることで形成する。このパターニングに際し、マスク層26のパターンは、任意の形状にできるが、図3(b)に示すように略六角形状としてもよい。 The mask layer 26 is provided to limit the growth region of the first semiconductor layer 14. For example, SiO 2 or SiN can be used for the mask layer 26. For the mask layer 26, first, SiO 2 or SiN is formed on the surface of the buffer layer 24 by a sputtering method, a CVD method, a vapor deposition method or the like, and further a resist film is applied, for example, using a photolithography method and a wet etching method. It is formed by patterning. In this patterning, the pattern of the mask layer 26 can be an arbitrary shape, but may be a substantially hexagonal shape as shown in FIG.

マスク層14のパターンが略六角形状であり、バッファ層24の接触部28が基板12に対して垂直となる方向から見て略六角形の形状である場合には、図6(3)の点線で示したような、断面を三角形とする角推状又は円錐状に第一の半導体層14が形成されることになる。また、図6(3)で点線で示したように、角錐、円錐のように断面が略三角形状となる形状で第一の半導体層14が形成されていくのであれば接触部28は任意の形状でよい。例えば、格子状でもよいし、六角形の凹部を形成するような形状を接触部28として有するマスク層であってもよい。   When the pattern of the mask layer 14 has a substantially hexagonal shape and the contact portion 28 of the buffer layer 24 has a substantially hexagonal shape when viewed from the direction perpendicular to the substrate 12, a dotted line in FIG. The first semiconductor layer 14 is formed in an angular shape or a conical shape having a triangular cross section as shown in FIG. Further, as shown by the dotted line in FIG. 6 (3), if the first semiconductor layer 14 is formed in a shape having a substantially triangular cross section such as a pyramid or a cone, the contact portion 28 can be arbitrarily formed. Shape may be sufficient. For example, a lattice shape or a mask layer having a shape that forms a hexagonal recess as the contact portion 28 may be used.

図6(3)には、接触部28上に第一の半導体層14をエピタキシャル成長により形成する工程が示されている。ここで、エピタキシャル成長については、(実施の形態1)で説明したとおりである。すでに説明した種々の結晶成長方法のうち、いずれのものであってもよい。   FIG. 6 (3) shows a process of forming the first semiconductor layer 14 on the contact portion 28 by epitaxial growth. Here, the epitaxial growth is as described in (Embodiment 1). Any of the various crystal growth methods already described may be used.

図6(3)の第一の半導体層14は、GaNよりなる層が上記のとおりエピタキシャル成長されることにより形成される。ただし、GaNに限られず、III族窒化物系化合物であって、一般式AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表される窒化物系化合物であれば任意組成比からなる化合物を用いてよい。 The first semiconductor layer 14 in FIG. 6 (3) is formed by epitaxially growing a layer made of GaN as described above. However, it is not limited to GaN, but is a group III nitride-based compound having a general formula of Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) As long as it is a nitride compound represented by (), a compound having an arbitrary composition ratio may be used.

なお、このエピタキシャル成長は、選択横方向成長(ELO:Epitaxial Lateral Overgrowth)であり、マスク層26の接触部28から第一の半導体層14が垂直に成長するだけでなく、やがて図面左右方向である横方向にも成長する。この結果、図6(4)に示すように、第一の半導体層14の頂上部は平坦化することになる。もちろん、第一の半導体層14の頂上が平坦になっていない状態おいてエッチング等により平坦化してもよい。また、第一の半導体層14をさらに成長させ続けることでマスク層26のマスク部32上にも第一の半導体層14が及び、第一の半導体層14がマスク部32上にも形成される場合があるがそのような状態は何ら排除されない。   This epitaxial growth is selective lateral growth (ELO), and not only the first semiconductor layer 14 grows vertically from the contact portion 28 of the mask layer 26 but also the lateral direction in the horizontal direction of the drawing. Grows in the direction as well. As a result, as shown in FIG. 6 (4), the top of the first semiconductor layer 14 is flattened. Of course, the top of the first semiconductor layer 14 may be flattened by etching or the like in a state where the top is not flat. Further, by further growing the first semiconductor layer 14, the first semiconductor layer 14 is formed on the mask portion 32 of the mask layer 26 and the first semiconductor layer 14 is also formed on the mask portion 32. In some cases, such a situation is not excluded.

なお、選択横方向成長について図12を参照する。図12はELO法による選択横方向成長を示す図である。ここで図2と同じ符号は図2と同じ意味なのでその説明を省略する。図12(1)でバッファ層24に形成されたマスク層26が示されており、その上に第一の半導体層14をエピタキシャル成長させている。図12(2)ではエピタキシャル成長が進み、マスク層26のマスク部32上にも第一の半導体層14が成長する。このとき、図中左右横方向に矢印を付したように横方向にもエピタキシャル成長する。このELO法によれば、成長した半導体層14の転位は横方向に成長するため、頂点付近の転位が少なくなる。   Refer to FIG. 12 for the selected lateral growth. FIG. 12 is a diagram showing selective lateral growth by the ELO method. Here, the same reference numerals as in FIG. 2 have the same meaning as in FIG. FIG. 12A shows a mask layer 26 formed on the buffer layer 24, on which the first semiconductor layer 14 is epitaxially grown. In FIG. 12 (2), the epitaxial growth proceeds, and the first semiconductor layer 14 also grows on the mask portion 32 of the mask layer 26. At this time, epitaxial growth occurs in the lateral direction as indicated by arrows in the horizontal direction in the figure. According to this ELO method, the dislocations of the grown semiconductor layer 14 grow in the lateral direction, so that the number of dislocations near the apex is reduced.

そして、図6(3)に示すように第一の半導体層14の上部をエッチングや研磨により平坦化を行い(図6(4))、 図7(1)に示すように、第一の半導体層14の上面に活性層16を形成する。さらに、図7(2)に示すように、活性層16上に第二の半導体層18をエピタキシャル成長により形成する。このエピタキシャル成長も第一の半導体層14を形成するのと同様である。ここで、第二の半導体層18の頂上部をエッチングや研磨により平坦化し、さらに、図7(3)に示すように、第一の半導体層14及び第二の半導体層18が形成されていない部分に透明な絶縁体22を形成する。この透明な絶縁体22の形成については、例えばスピンコート法を用いることができる。最後に、第二の半導体層18及び透明な絶縁体22の上部に透明な電極34を形成する(図7(4))。この電極としては、例えばAl等の金属が用いられ、金属の蒸着に際してはコンタクト層(図示せず)を設けることも任意である。   Then, as shown in FIG. 6 (3), the upper portion of the first semiconductor layer 14 is planarized by etching or polishing (FIG. 6 (4)), and as shown in FIG. 7 (1), the first semiconductor layer 14 is flattened. An active layer 16 is formed on the upper surface of the layer 14. Further, as shown in FIG. 7B, a second semiconductor layer 18 is formed on the active layer 16 by epitaxial growth. This epitaxial growth is the same as that for forming the first semiconductor layer 14. Here, the top of the second semiconductor layer 18 is flattened by etching or polishing, and the first semiconductor layer 14 and the second semiconductor layer 18 are not formed as shown in FIG. A transparent insulator 22 is formed in the portion. For the formation of the transparent insulator 22, for example, a spin coating method can be used. Finally, a transparent electrode 34 is formed on the second semiconductor layer 18 and the transparent insulator 22 (FIG. 7 (4)). As this electrode, for example, a metal such as Al is used, and it is optional to provide a contact layer (not shown) when depositing the metal.

図10は、本発明に係るAlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子10の他の製造方法を示す図である。図10において、図7と同符号は同じ意味であるのでその説明を省略する。 FIG. 10 shows a group III nitride compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) according to the present invention. FIG. 6 is a diagram showing another method for manufacturing the nitride-based semiconductor light-emitting element 10 made of In FIG. 10, the same reference numerals as those in FIG.

図10には、透明な絶縁体22を形成する工程の後に、成長後の第二の半導体層18及び前記絶縁体22をエッチングや研磨により上部を平坦化する工程が示されている。図10において、活性層16を形成した後(図10(1))、第二の半導体層18を積層し、さらに、透明な絶縁体22を形成する(図10(2))。図7で説明したように、透明な絶縁体22の形成については、例えば、スピンコート法を用いることができる。そして、第二の半導体層18及び透明な絶縁体22の上面を平坦化する(図10(3))。その後に図7(4)で示したように透明電極層34を形成する。   FIG. 10 shows a step of flattening the upper part of the grown second semiconductor layer 18 and the insulator 22 by etching or polishing after the step of forming the transparent insulator 22. In FIG. 10, after forming the active layer 16 (FIG. 10 (1)), the second semiconductor layer 18 is laminated, and further, a transparent insulator 22 is formed (FIG. 10 (2)). As described with reference to FIG. 7, for the formation of the transparent insulator 22, for example, a spin coating method can be used. Then, the upper surfaces of the second semiconductor layer 18 and the transparent insulator 22 are flattened (FIG. 10 (3)). Thereafter, a transparent electrode layer 34 is formed as shown in FIG.

ここで、基板処理工程の例として図8及び図9を参照する。図8は本発明に係るAlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子10の製造方法における基板処理工程を示す図である。図8には、基板処理工程として、基板12にマスクパターニングを行う工程(図8(1))と、基板をハーフエッチングする工程(図8(2))とが示されている。ここで、マスクパターニング用マスク42は基板をハーフエッチングするために用いられる。 Here, FIG. 8 and FIG. 9 are referred to as an example of the substrate processing step. FIG. 8 shows a group III nitride-based compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) according to the present invention. FIG. 4 is a diagram showing a substrate processing step in the method for manufacturing a nitride-based semiconductor light-emitting element 10 as described above. FIG. 8 shows a step of performing mask patterning on the substrate 12 (FIG. 8A) and a step of half-etching the substrate (FIG. 8B) as substrate processing steps. Here, the mask patterning mask 42 is used for half-etching the substrate.

図9は本発明に係る、AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子10の他の製造方法を示す図である。 FIG. 9 is a group III nitride compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) according to the present invention. FIG. 6 is a diagram showing another method for manufacturing the nitride-based semiconductor light-emitting element 10 made of

図9には、基板処理工程として、基板上12に第一の半導体層14の形成を行うためのバッファ層エッチング用マスク44を形成する工程(図9(1))と、バッファ層24上の一部に凸部を形成する工程(図9(2)(3))が示されている。ここで、バッファ層エッチング用マスク44は、バッファ層24をハーフエッチングするために用いられ、バッファ層24をハーフエッチングすることで凸部を形成する。   In FIG. 9, as a substrate processing step, a step of forming a buffer layer etching mask 44 for forming the first semiconductor layer 14 on the substrate 12 (FIG. 9A), and a step on the buffer layer 24 are performed. The process (FIG. 9 (2) (3)) which forms a convex part in one part is shown. Here, the buffer layer etching mask 44 is used for half-etching the buffer layer 24, and a convex portion is formed by half-etching the buffer layer 24.

図8に戻る。図8においては、マスクパターニング用マスク42によって、基板12をハーフエッチングする(図8(2))。その後バッファ層24を設け(図8(3))、第一の半導体層14を形成するようにすれば(図8(4))、この基板処理工程により、部分的に第一の半導体層14を形成することができる。   Returning to FIG. In FIG. 8, the substrate 12 is half-etched with the mask patterning mask 42 (FIG. 8B). After that, if the buffer layer 24 is provided (FIG. 8 (3)) and the first semiconductor layer 14 is formed (FIG. 8 (4)), the first semiconductor layer 14 is partially formed by this substrate processing step. Can be formed.

再び、図9を参照する。図4においては、バッファ層12に対してマスク層14が設けられ(図9(2))、バッファ層12をハーフエッチングして(図9(3))、その後第一の半導体層14を形成する。この半導体層14の形成に際してはELO法が用いられ、選択横方向成長が行われるため、凸部13付近を中心に第一の半導体層14が成長する。   Refer to FIG. 9 again. In FIG. 4, a mask layer 14 is provided for the buffer layer 12 (FIG. 9 (2)), the buffer layer 12 is half-etched (FIG. 9 (3)), and then the first semiconductor layer 14 is formed. To do. Since the ELO method is used to form the semiconductor layer 14 and selective lateral growth is performed, the first semiconductor layer 14 grows around the vicinity of the convex portion 13.

従って、基板処理工程としては、マスク層26を形成したり、バッファ層24をエッチングしたり、基板12をエッチングしたり、バッファ層24に凸部を設けたりすることにより、結晶性のよい良質な半導体層20を有する半導体素子10を形成することができる。   Therefore, as the substrate processing step, the mask layer 26 is formed, the buffer layer 24 is etched, the substrate 12 is etched, or a convex portion is provided on the buffer layer 24, so that the crystal quality is good. The semiconductor element 10 having the semiconductor layer 20 can be formed.

本発明の窒化物系半導体発光素子は、LEDやLDとして適用することができる。また、本発明の窒化物系半導体発光素子の製造方法は、LEDやLDの製造に適用することができる。   The nitride semiconductor light emitting device of the present invention can be applied as an LED or LD. Moreover, the method for manufacturing a nitride-based semiconductor light-emitting element according to the present invention can be applied to the manufacture of LEDs and LDs.

本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子を示す図である。It is a figure which shows the nitride type semiconductor light-emitting device which consists of a group III nitride type compound which concerns on this invention. 本発明に係るIII族窒化物系化合物からなる他の窒化物系半導体発光素子を示す図である。It is a figure which shows the other nitride type semiconductor light-emitting device which consists of a group III nitride type compound which concerns on this invention. 本発明に係るIII族窒化物系化合物からなる他の窒化物系半導体発光素子を示す図である。It is a figure which shows the other nitride type semiconductor light-emitting device which consists of a group III nitride type compound which concerns on this invention. 本発明に係る窒化物系半導体発光素子を発光ダイオード(LED)として構成した図である。It is the figure which comprised the nitride-type semiconductor light-emitting device based on this invention as a light emitting diode (LED). 本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子を発光ダイオード(LED)として用いた場合の発光の状態を示す図である。It is a figure which shows the state of light emission at the time of using the nitride type semiconductor light-emitting device which consists of a group III nitride type compound which concerns on this invention as a light emitting diode (LED). 本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子の製造方法を示す図である。It is a figure which shows the manufacturing method of the nitride type semiconductor light-emitting device which consists of a group III nitride type compound which concerns on this invention. 本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子の製造方法を示す図である。It is a figure which shows the manufacturing method of the nitride type semiconductor light-emitting device which consists of a group III nitride type compound which concerns on this invention. 本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子の他の製造方法における基板処理工程を示す図である。It is a figure which shows the board | substrate process process in the other manufacturing method of the nitride type semiconductor light-emitting device which consists of a group III nitride type compound concerning this invention. 本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子の他の製造方法における基板処理工程を示す図である。It is a figure which shows the board | substrate process process in the other manufacturing method of the nitride type semiconductor light-emitting device which consists of a group III nitride type compound concerning this invention. 本発明に係るIII族窒化物系化合物からなる窒化物系半導体発光素子の他の製造方法を示す図である。It is a figure which shows the other manufacturing method of the nitride type semiconductor light-emitting device which consists of a group III nitride type compound which concerns on this invention. 一般に「基板」と称されるものを示す図である。It is a figure which shows what is generally called a "board | substrate." ELO法による選択横方向成長を示す図である。It is a figure which shows the selection lateral direction growth by ELO method.

符号の説明Explanation of symbols

10 窒化物系半導体発光素子
12 基板
14 第一の半導体層
16 活性層
18 第二の半導体層
20 半導体層
22 絶縁体
24 バッファ層
26 マスク層
28 接触部
32 マスク部
34 電極層
42 マスクパターニング用マスク
44 バッファ層エッチング用マスク
46 バッファ層凸部
51 サファイア
52 バッファ層
53 GaN層
66 電極層
DESCRIPTION OF SYMBOLS 10 Nitride semiconductor light emitting element 12 Substrate 14 First semiconductor layer 16 Active layer 18 Second semiconductor layer 20 Semiconductor layer 22 Insulator 24 Buffer layer 26 Mask layer 28 Contact part 32 Mask part 34 Electrode layer 42 Mask patterning mask 44 Buffer layer etching mask 46 Buffer layer protrusion 51 Sapphire 52 Buffer layer 53 GaN layer 66 Electrode layer

Claims (13)

AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子であって、
基板と、
前記基板上に形成された半導体層であって、第一の半導体層と、前記第一の半導体層上に形成された活性層と、前記活性層上に形成された第二の半導体層とを含み、
上面から基板垂直方向に少なくとも前記活性層を分断する凹部を備えた半導体層と、
前記半導体層の前記凹部に形成された透明な絶縁体と、を含む窒化物系半導体発光素子。
Nitride-based semiconductor light-emitting device comprising a group III nitride-based compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) Because
A substrate,
A semiconductor layer formed on the substrate, comprising: a first semiconductor layer; an active layer formed on the first semiconductor layer; and a second semiconductor layer formed on the active layer. Including
A semiconductor layer provided with a recess that divides at least the active layer in a direction perpendicular to the substrate from the upper surface;
A nitride-based semiconductor light-emitting element comprising: a transparent insulator formed in the recess of the semiconductor layer.
前記基板と前記第一の半導体層との間に、
前記基板に形成されたバッファ層と、
前記バッファ層上に形成されたマスク層であって、前記バッファ層の表面の一部と前記第一の半導体層とを接触させる接触部と前記バッファ層と前記第一の半導体層との接触を防ぐマスク部とを含むマスク層と、を含むことを特徴とする請求項1に記載の窒化物系半導体発光素子。
Between the substrate and the first semiconductor layer,
A buffer layer formed on the substrate;
A mask layer formed on the buffer layer, wherein a contact portion for bringing a part of the surface of the buffer layer into contact with the first semiconductor layer, and contact between the buffer layer and the first semiconductor layer The nitride-based semiconductor light-emitting device according to claim 1, further comprising: a mask layer including a mask portion to prevent.
前記マスク層の前記接触部が前記基板に対して垂直となる方向から見て略六角形の形状であることを特徴とする請求項2に記載の窒化物系半導体発光素子。   The nitride-based semiconductor light-emitting element according to claim 2, wherein the contact portion of the mask layer has a substantially hexagonal shape when viewed from a direction perpendicular to the substrate. 前記半導体層上に透明な電極層を備えることを特徴とする請求項1から請求項3記載のいずれかの窒化物系半導体発光素子。   The nitride-based semiconductor light-emitting element according to claim 1, further comprising a transparent electrode layer on the semiconductor layer. AlGaIn1−x−yN(ただし、1≧x≧0、1≧y≧0、1≧x+y≧0)で表されるIII族窒化物系化合物からなる窒化物系半導体発光素子の製造方法であって、
基板上に部分的に第一の半導体層を形成するための処理を行う基板処理工程と、
前記処理を行った基板に第一の半導体層をエピタキシャル成長により形成する工程と、
前記第一の半導体層の上面に活性層を形成する工程と、
前記活性層上に第二の半導体層をエピタキシャル成長により形成する工程と、
前記第一の半導体層、前記活性層及び第二の半導体層が形成されていない部分に透明な絶縁体を形成する工程と、を順に含む窒化物系半導体発光素子の製造方法。
Nitride-based semiconductor light-emitting device comprising a group III nitride-based compound represented by Al x Ga y In 1-xy N (where 1 ≧ x ≧ 0, 1 ≧ y ≧ 0, 1 ≧ x + y ≧ 0) A manufacturing method of
A substrate processing step for performing a process for partially forming a first semiconductor layer on the substrate;
Forming a first semiconductor layer by epitaxial growth on the substrate subjected to the treatment;
Forming an active layer on an upper surface of the first semiconductor layer;
Forming a second semiconductor layer on the active layer by epitaxial growth;
And a step of forming a transparent insulator in a portion where the first semiconductor layer, the active layer, and the second semiconductor layer are not formed.
前記基板処理工程が、
前記基板と前記第一の半導体層との間に、前記基板に形成されたバッファ層を形成する工程と、
前記バッファ層上に、前記バッファ層の表面の一部と前記第一の半導体層とを接触させる接触部と、前記バッファ層と前記第一の半導体層との接触を防ぐマスク部とを含むマスク層を形成する工程と、を含むことを特徴とする請求項5に記載の窒化物系半導体発光素子の製造方法。
The substrate processing step includes
Forming a buffer layer formed on the substrate between the substrate and the first semiconductor layer;
On the buffer layer, a mask including a contact portion for bringing a part of the surface of the buffer layer into contact with the first semiconductor layer, and a mask portion for preventing contact between the buffer layer and the first semiconductor layer. Forming a layer, and the method for producing a nitride-based semiconductor light-emitting element according to claim 5.
前記バッファ層の前記接触部が前記基板に対して垂直となる方向から見て略六角形の形状であることを特徴とする請求項6に記載の窒化物系半導体発光素子の製造方法。   The method for manufacturing a nitride-based semiconductor light-emitting element according to claim 6, wherein the contact portion of the buffer layer has a substantially hexagonal shape when viewed from a direction perpendicular to the substrate. 前記基板処理工程が、
前記基板にマスクパターニングを行う工程と、
前記基板をハーフエッチングする工程と、を含むことを特徴とする請求項5に記載の窒化物系半導体発光素子の製造方法。
The substrate processing step includes
Performing mask patterning on the substrate;
The method for manufacturing a nitride-based semiconductor light-emitting element according to claim 5, further comprising: half-etching the substrate.
前記基板処理工程が、
前記基板上に前記第一の半導体層の形成を行うためのバッファ層を形成する工程と、
前記バッファ層上の一部に凸部を形成する工程と、を含むことを特徴とする請求項5に記載の窒化物系半導体発光素子の製造方法。
The substrate processing step includes
Forming a buffer layer for forming the first semiconductor layer on the substrate;
The method for producing a nitride-based semiconductor light-emitting element according to claim 5, further comprising: forming a protrusion on a part of the buffer layer.
前記活性層上に第二の半導体層をエピタキシャル成長により形成する工程と、前記半導体層の凹部に透明な絶縁体を形成する工程との間に、成長後の前記第二の半導体層をエッチングにより上部を平坦化する工程を、さらに含むことを特徴とする請求項5に記載の窒化物系半導体発光素子の製造方法。   Between the step of forming a second semiconductor layer on the active layer by epitaxial growth and the step of forming a transparent insulator in the concave portion of the semiconductor layer, the second semiconductor layer after growth is etched upward. The method of manufacturing a nitride-based semiconductor light-emitting element according to claim 5, further comprising a step of flattening. 前記透明な絶縁体を形成する工程の後に、成長後の前記第二の半導体層及び前記絶縁体をエッチングにより上部を平坦化する工程を含むことを特徴とする請求項5に記載の窒化物系半導体発光素子の製造方法。   The nitride system according to claim 5, further comprising a step of flattening an upper portion of the grown second semiconductor layer and the insulator by etching after the step of forming the transparent insulator. A method for manufacturing a semiconductor light emitting device. 前記第二の半導体層及び前記透明な絶縁体上に透明な電極層を備える工程を含むことを特徴とする請求項5から請求項10に記載のいずれかの窒化物系半導体発光素子の製造方法。   The method for producing a nitride-based semiconductor light-emitting element according to claim 5, comprising a step of providing a transparent electrode layer on the second semiconductor layer and the transparent insulator. . 前記上部を平坦化する工程の後に、前記第二の半導体層及び前記透明な絶縁体上に透明な電極層を備える工程を含むことを特徴とする請求項11に記載の窒化物系半導体発光素子の製造方法。
The nitride-based semiconductor light-emitting element according to claim 11, further comprising a step of providing a transparent electrode layer on the second semiconductor layer and the transparent insulator after the step of planarizing the upper portion. Manufacturing method.
JP2004116484A 2004-04-12 2004-04-12 Nitride based semiconductor light emitting element and its fabrication process Pending JP2005302980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004116484A JP2005302980A (en) 2004-04-12 2004-04-12 Nitride based semiconductor light emitting element and its fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004116484A JP2005302980A (en) 2004-04-12 2004-04-12 Nitride based semiconductor light emitting element and its fabrication process

Publications (1)

Publication Number Publication Date
JP2005302980A true JP2005302980A (en) 2005-10-27

Family

ID=35334125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004116484A Pending JP2005302980A (en) 2004-04-12 2004-04-12 Nitride based semiconductor light emitting element and its fabrication process

Country Status (1)

Country Link
JP (1) JP2005302980A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165908A (en) * 2005-12-15 2007-06-28 Lg Electronics Inc Perpendicular type light emitting device and its manufacturing method
KR100818451B1 (en) 2006-07-03 2008-04-01 삼성전기주식회사 Polarized semiconductor light emitting device
KR101154750B1 (en) 2009-09-10 2012-06-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
KR101172136B1 (en) * 2009-12-08 2012-08-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
JP2014057076A (en) * 2006-12-22 2014-03-27 Philips Lumileds Lightng Co Llc Iii-nitride light emitting device having light emitting layer with reduced strain
KR101550951B1 (en) 2011-08-23 2015-09-18 엘지이노텍 주식회사 Light emitting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165908A (en) * 2005-12-15 2007-06-28 Lg Electronics Inc Perpendicular type light emitting device and its manufacturing method
US8202753B2 (en) 2005-12-15 2012-06-19 Lg Electronics Inc. LED having vertical structure and method for fabricating the same
KR100818451B1 (en) 2006-07-03 2008-04-01 삼성전기주식회사 Polarized semiconductor light emitting device
JP2014057076A (en) * 2006-12-22 2014-03-27 Philips Lumileds Lightng Co Llc Iii-nitride light emitting device having light emitting layer with reduced strain
KR101154750B1 (en) 2009-09-10 2012-06-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
KR101172136B1 (en) * 2009-12-08 2012-08-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
KR101550951B1 (en) 2011-08-23 2015-09-18 엘지이노텍 주식회사 Light emitting device

Similar Documents

Publication Publication Date Title
JP3815335B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5270088B2 (en) Vertical light emitting device and manufacturing method thereof
US20050145865A1 (en) Semiconductor light emitting element and method for manufacturing same, integrated semiconductor light-emitting device and method for manufacturing same, image display and method for manufacturing same, and illuminating device and method for manufacturing same
US20090261376A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
JPH10321911A (en) Method for manufacturing epitaxial layer of compound semiconductor on single-crystal silicon and light-emitting diode manufactured therewith
JP2005286338A (en) 4 h-type polytype gallium nitride-based semiconductor element formed on 4 h-type polytype substrate
JP4140606B2 (en) GaN-based semiconductor light emitting device manufacturing method
US20220285505A1 (en) Indium-gallium-nitride structures and devices
JPH11274560A (en) Semiconductor element and manufacture thereof
JP4588380B2 (en) Semiconductor light emitting device
JP2006005044A (en) Nitride system semiconductor light emitting device and its manufacturing method
JP2005302980A (en) Nitride based semiconductor light emitting element and its fabrication process
JP2009123836A (en) Nitride semiconductor light-emitting element
JP4548117B2 (en) Semiconductor light emitting device manufacturing method, integrated semiconductor light emitting device manufacturing method, image display device manufacturing method, and lighting device manufacturing method
JP2007036174A (en) Gallium nitride-based light emitting diode
JP4583523B2 (en) III-V nitride semiconductor light emitting device and method for manufacturing the same
JP2008028385A (en) Semiconductor substrate with less defect, semiconductor light emitting devices and method for fabrication thereof
US9876136B2 (en) Separation method of GaN substrate by wet etching
JP2005252086A (en) Manufacturing method for semiconductor light emitting device, semiconductor light emitting device, integrated semiconductor light emitting device, manufacturing process thereof, graphic display device, manufacturing process thereof, illuminating device and manufacturing process thereof
JP4140595B2 (en) Gallium nitride compound semiconductor
JP2004119964A (en) Method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, method of manufacturing integrated type semiconductor light-emitter, integrated type semiconductor light-emitting apparatus, method of manufacturing image display device, image display device, method of manufacturing illuminator, and illuminator.
JP4214714B2 (en) Method for producing group III nitride compound semiconductor
JP2006135001A (en) Semiconductor element and its manufacturing method
JP2004214500A (en) Nitride semiconductor growth substrate and nitride semiconductor device using same
JP3896806B2 (en) Method for producing group III nitride compound semiconductor