KR20050070344A - 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 광차단층을 스페이서와 동일한 마스크 공정에 의해 형성하므로 공정을 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

본 발명에 따른 액정표시장치는 제1 어레이 기판과; 상기 제1 어레이 기판과 대향하며 박막트랜지스터 및 컬러필터가 형성된 제2 어레이 기판과; 상기 제1 및 제2 어레이 기판 사이에 형성되어 셀갭을 유지하는 스페이서와; 상기 스페이서와 동일패턴으로 상기 스페이서 하부에 상기 박막트랜지스터와 중첩되게 형성된 광차단층을 구비하는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법{Lquid Crystal Display and method for manufacturing the same}

본 발명은 액정표시장치에 관한 것으로서, 특히 광차단층을 스페이서와 동일한 마스크 공정에 의해 형성하므로 공정을 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

최근 정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display device)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.

일반적으로 액정 표시 장치는 일측에 전극이 각각 형성되어 있는 두 기판을, 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.

액정표시장치의 하부 기판은 화소 전극에 신호를 인가하기 위한 박막 트랜지스터를 포함하는 어레이 기판으로 박막을 형성하고 사진 식각하는 공정을 반복함으로써 이루어지고, 상부 기판은 공통 전극 및 컬러필터를 포함하는 기판으로 컬러필터는 적(R), 녹(G), 청(B)의 세 가지 색이 순차적으로 배열되어 있다.

이러한 액정 표시 장치는 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판을 각각 형성하고 박막트랜지스터 어레이 기판의 화소 전극과 컬러필터 어레이 기판의 컬러필터가 일대일 대응되도록 배치하는 공정을 통해 형성되는데, 기판을 배치하는 과정에서 오정렬(misalign)이 발생하여 빛샘과 같은 불량이 생길 수 있다. 이를 방지하기 위해 상부 기판의 블랙 매트릭스 폭을 넓게 형성할 수 있는데, 이러한 경우 액정 표시 장치의 개구율이 낮아지게 된다.

따라서, 최근에는 액정 표시 장치의 오정렬을 방지하고 개구율을 향상시키기 위해 컬러필터를 박막트랜지스터 어레이 기판 상에 형성하는 방법이 제시되었는데, 컬러필터를 박막 트랜지스터의 상부에 형성하는 구조를 컬러필터 온 박막 트랜지스터(color filter on thin film transistor ; COT) 구조라고 한다.

도 1은 종래의 COT 구조를 갖는 액정표시장치에 대한 단면도이다.

도 1에 도시한 바와 같이, 투명한 제 1 기판(11) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(12)이 형성되어 있고, 게이트 전극(12) 위에 질화 실리콘(SiNx)이나 산화 실리콘(SiO₂)으로 이루어진 게이트 절연막(13)이 게이트 전극(12)을 덮고 있다.

게이트 절연막(13) 상에 게이트 전극(12)과 중첩되도록 비정질 실리콘으로 이루어진 활성층(14)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(15)이 형성되어 있다.

오믹 콘택층(15) 상부에는 금속과 같은 도전 물질로 이루어진 소스 전극(16a) 및 드레인 전극(16b)이 형성되어 있는데, 소스 및 드레인 전극(16a, 16b)은 게이트 전극(12)과 함께 박막트랜지스터(T)를 이룬다.

한편, 도면에는 도시하지 않았지만, 게이트 전극(12)은 게이트 라인과 연결되어 있고, 소스 전극(16a)은 데이터 라인과 연결되어 있으며, 게이트 라인과 데이터 라인은 서로 교차하여 화소 영역을 정의한다.

이어, 소스 및 드레인 전극(16a)(16b)을 포함한 제 1 기판(11)의 전면에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어져 박막트랜지스터(T)를 보호하기 위한 제 1 보호막(17)이 형성되어 있다.

제1 보호막(17) 상에 박막트랜지스터(T)와 대응되는 위치에 블랙매트릭스(22)가 형성된다. 이 블랙 매트릭스(22)는 화소 전극(20)과 대응하는 부분에 개구부를 가지고 기판 전면에 형성되어 있다. 따라서, 블랙 매트릭스(22)는 화소 전극(20) 이외의 부분에서 액정 분자가 틸트(tilt)됨으로써 발생하는 빛샘 현상을 막으며, 또한 박막트랜지스터(T)의 채널부로 빛이 입사되는 것을 차단하여, 광 누설 전류가 발생하는 것을 방지하는 역할을 한다.

다음, 상기 제 1 보호막(17) 상부의 화소 영역에는 컬러필터(18)가 형성되어 있는데, 컬러필터(18)는 적, 녹, 청의 색이 순차적으로 배열되고 하나의 색이 하나의 화소 영역에 대응한다. 이 컬러필터(18)는 콘택홀(19)을 통해 노출될 드레인전극(16b)과 대응하는 부분에 잔류되지 않도록 형성된다. 그리고, 컬러필터(18) 상에 산화실리콘 또는 질화실리콘 등의 무기 절연막, 또는, 아크릴계 수지 또는 BCB 등의 유기절연막으로 이루어진 제 2 보호막(24)이 형성된다. 제 2 보호막(24)은 컬러필터(18)에 의해 액정이 오염되는 것을 방지한다.

제 2 보호막(24) 및 제 1 보호막(17)을 관통하여 드레인 전극(16b)을 노출시키는 콘택홀(19)이 형성된다. 제 2 보호막(24) 상의 화소영역에 콘택홀(19)을 통해 드레인 전극(16b)과 전기적으로 연결되는 투명 도전 물질로 이루어진 화소 전극(20)이 형성된다. 그리고, 제 2 보호막(24) 상의 박막트랜지스터(T)와 대응하는 부분에 스페이서(25)가 형성된다.

한편, 제 1 기판(11) 상부에는 스페이서(25)에 의해 일정 간격을 가지고 이격되는 투명한 제 2 기판(21)이 배치되어 있다. 이 제 2 기판(21) 상에는 투명 도전 물질로 이루어진 공통 전극(23)이 형성되어 있다.

제 1 기판(11)과 제 2 기판(21)이 합착된 상태에서 화소 전극(20)과 공통 전극(23) 사이에는 액정층(30)이 주입되어 있으며, 액정층(30)의 액정 분자는 화소 전극(20)과 공통 전극(23)에 전압이 인가되면 생성되는 전기장에 의해 배열 상태가 변화된다. 상기에서 화소 전극(20) 상부와 공통 전극(23) 하부에는 각각 배향막(도시하지 않음)이 형성되어 액정 분자의 초기 배열 상태를 결정한다.

이와 같이, 컬러필터(18)를 박막트랜지스터(T)와 동일한 제 1 기판(하부 기판)(11)상에 형성하므로써 제 1 기판(11)과 제 2 기판(상부 기판)(21)를 합착할 때 컬러필터(18)와 화소 전극(20)의 오정렬이 방지되어 블랙 매트릭스(22)의 폭을 넓게 형성하지 않아도 되므로 개구율을 향상시킬 수 있다.

도 2a 내지 도 2f는 종래의 액정표시장치용 어레이 기판의 제조방법을 나타낸 공정단면도이다.

도 2a를 참조하면, 투명한 제 1 기판(11)상에 금속 물질을 증착하고 포토리쏘그래피 방법으로 패터닝하여 게이트 전극(12)을 형성한다. 상기에서 게이트 전극(12)의 형성시 이 게이트전극(12)과 연결되어 제 1 방향으로 연장되는 게이트 라인(도시하지 않음)도 함께 형성된다.

게이트 전극(12)을 덮도록 제 1 기판(11)의 전면에 질화실리콘 또는 산화실리콘 산화막 등의 무기 절연물질을 증착하여 게이트 절연막(13)을 형성한다. 그리고, 게이트 절연막(13)상에 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착한 후 게이트 전극(12)과 중첩됨과 아울러 게이트전극(12)보다 넓은 폭으로 형성되어 소스 및 드레인전극(16a,16b)과 적어도 일부 중첩되도록 포토리쏘그래피 방법으로 패터닝하여 활성층(14)과 오믹콘택층(15)을 형성한다.

도 2b를 참조하면, 제 1 기판(11)의 전면에 금속 물질을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 소스 전극(16a) 및 드레인 전극(16b)을 형성한다. 상기에서 소스 전극(16a) 및 드레인 전극(16b)의 형성시 상기 소스 전극(16a)과 연결되어 게이트 라인과 직교하는 제 2 방향으로 연장되어 이 게이트 라인과 함께 화소영역을 정의하는 데이터 라인(도시하지 않음)도 함께 형성된다. 이 때, 소스 전극(16a) 및 드레인 전극(16b) 사이의 오믹콘택층(15)도 패터닝되어 제거된다.

상기에서 형성된 소스 및 드레인 전극(16a)(16b)은 게이트 전극(12)과 함께 박막트랜지스터(T)를 이룬다.

도 2c를 참조하면, 소스 및 드레인 전극(16a)(16b) 상에 실리콘 질화막이나 실리콘 산화막 등의 무기 절연물질을 증착하거나 아크릴계 수지 등의 유기절연물질을 코팅하여 제 1 보호막(17)을 형성한다.

제1 보호막(17) 상에 블랙금속을 증착한 후 포토리소그래피공정과 식각공정으로 블랙금속이 패터닝됨으로써 블랙매트릭스(22)이 형성된다. 그런 다음, 제 1 보호막(17) 상에 적(R), 녹(G), 청(B)의 세 가지 색의 광 중 어느 하나, 예를 들면, 적색(R) 광을 필터링할 수 있는 감광성 물질을 도포하고 노광 및 현상하여 패터닝함으로써 트랜지스터(T)를 포함하는 화소 영역에 컬러필터(18)를 형성한다. 상기에서 컬러필터(18)가 적, 녹, 청의 세 가지 색으로 이루어지므로, 이러한 도포와 노광 및 현상 공정을 세 번 반복하여 각각의 색을 구현하는 컬러필터(18)를 형성할 수 있다. 컬러필터(18)는 콘택홀(19)을 통해 노출될 드레인전극과 대응하는 부분에 잔류되지 않도록 형성된다.

도 2d를 참조하면, 컬러필터(18) 상에 산화실리콘 또는 질화실리콘 등의 무기물질을 증착하거나, 또는, 아크릴계 수지 또는 BCB 등의 유기절연막을 도포하여 제 2 보호막(24)을 형성한다.

그리고, 제1 및 제2 보호막(17,24)을 포토리쏘그래피 방법으로 순차적으로 패터닝하여 드레인 전극(16b)을 노출시키는 콘택홀(19)을 형성한다.

도 2e를 참조하면, 제 2 보호막(24) 상에 투명 도전 물질을 증착하고 포토리쏘그래피 방법으로 패터닝하여 컬러필터(18)와 일대일 대응하며, 상기 콘택홀(19)을 통해 상기 드레인 전극(16b)과 전기적으로 연결되는 화소 전극(20)을 형성한다.

그리고, 제 2 보호막(24) 상의 박막트랜지스터(T)와 대응하는 부분에 수지로 형성된 스페이서(25)를 형성한다. 상기에서 스페이서(25)는 제 2 보호막(24) 및 화소 전극(20) 상에 수지를 도포한 후 박막트랜지스터(T)와 대응하는 부분에만 잔류되게 노광 및 현상하므로써 형성된다.

상기에서 제 1 기판(11) 상에 박막트랜지스터(T), 컬러필터(18) 및 화소전극(20)을 형성하므로써 액정표시장치의 하부 어레이 기판이 완성된다.

도 2f를 참조하면, 제 2 기판(21) 상에 투명 도전성 금속을 전면 증착하여 공통 전극(23)을 형성한다.

상기에서 제 2 기판(21) 상에 공통 전극(23)을 형성함으로써 상부 어레이 기판이 완성된다.

그리고, 도시되지 않았지만 상부 기판과 하부 기판을 합착하여 스페이서(25)에 의해 형성되는 공간에 액정을 주입하므로써 액정층(30)이 형성된다.

그러나, 상술한 액정표시장치는 박막트랜지스터(T)의 채널부가 광에 노출되지 않도록 블랙매트릭스를 형성하기 위해 별도의 포토리소그래피 공정이 필요한 문제점이 있다. 또한, 블랙매트릭스는 제1 보호막(17)을 사이에 두고 게이트라인, 데이터라인 및 박막트랜지스터(T) 중 적어도 어느 하나와 중첩되게 형성됨으로써 이들 간에 기생캐패시터가 형성된다. 이 기생캐패시터는 유전율이 높은 무기절연물질로 형성된 제1 보호막(17)에 의해 용량값이 상대적으로 높아 게이트라인을 통해 박막트랜지스터(T)에 공급되는 게이트신호 및 데이터라인을 통해 박막트랜지스터에 공급되는 데이터신호를 왜곡시키는 문제점이 있다.

따라서, 본 발명의 목적은 광차단층을 스페이서와 동일한 마스크 공정에 의해 형성하므로 공정을 줄일 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 제1 어레이 기판과; 상기 제1 어레이 기판과 대향하며 박막트랜지스터 및 컬러필터가 형성된 제2 어레이 기판과; 상기 제1 및 제2 어레이 기판 사이에 형성되어 셀갭을 유지하는 스페이서와; 상기 스페이서와 동일패턴으로 상기 스페이서 하부에 상기 박막트랜지스터와 중첩되게 형성된 광차단층을 구비하는 것을 특징으로 한다.

상기 광차단막은 불투명금속으로 형성되는 것을 특징으로 한다.

상기 불투명금속은 몰리브덴(Mo) 및 크롬(Cr) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.

상기 광차단막은 MoOx/Mo 및 CrOx/Cr와 같은 저반사 금속과 불투명한 금속의 이중 구조로 형성되는 것을 특징으로 한다.

상기 광차단막은 500 ∼ 1000Å의 두께로 형성되는 것을 특징으로 한다.

상기 스페이서는 제1 높이의 제1 스페이서와, 상기 제1 높이보다 낮은 제2 높이의 제2 스페이서를 포함하며, 상기 제2 스페이서는 상기 제1 스페이서들 사이에 적어도 하나 형성되는 것을 특징으로 한다.

상기 제2 어레이 기판은 기판 상에 형성된 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인과; 상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연막과; 상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 형성된 반도체패턴과; 상기 게이트절연막 상에 형성된 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인과; 상기 박막트랜지스터를 보호하도록 형성되며 상기 컬러필터 하부에 형성된 제1 보호막과; 상기 컬러필터 상에 상기 드레인전극과 접속된 화소전극을 포함하는 것을 특징으로 한다.

상기 액정표시장치는 상기 컬러필터를 덮도록 유기절연물질로 형성된 제2 보호막을 추가로 구비하는 것을 특징으로 한다.

상기 제2 어레이 기판은 기판 상에 형성된 상기 컬러필터와; 상기 컬러필터를 덮도록 형성된 하부 보호막과; 상기 하부 보호막 상에 형성된 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인과; 상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연막과; 상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 형성된 반도체패턴과; 상기 게이트절연막 상에 형성된 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인과; 상기 박막트랜지스터를 보호하도록 형성된 적어도 한 층의 보호막과; 상기 적어도 한 층의 보호막 상에 상기 드레인전극과 접속된 화소전극을 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 제1 어레이 기판을 마련하는 단계와; 상기 제1 어레이 기판과 대향하며 박막트랜지스터와 컬러필터가 형성된 제2 어레이 기판을 마련하는 단계와; 상기 화소전극과 전계를 이루는 공통전극이 형성된 제2 어레이 기판을 마련하는 단계와; 상기 제1 및 제2 어레이 기판 사이에 셀갭을 유지하는 스페이서와, 상기 스페이서 하부에 상기 박막트랜지스터와 중첩되는 광차단층을 동시에 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 광차단막은 불투명금속으로 형성되는 것을 특징으로 한다.

상기 불투명금속은 몰리브덴(Mo) 및 크롬(Cr) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.

상기 광차단막은 MoOx/Mo 또는 CrOx/Cr와 같은 저반사 금속과 불투명한 금속의 이중 구조로 형성되는 것을 특징으로 한다.

상기 광차단막은 500 ∼ 1000Å의 두께로 형성되는 것을 특징으로 한다.

상기 스페이서와 광차단층을 동시에 형성하는 단계는 상기 제2 어레이 기판 상에 광차단물질과 감광성의 유기절연물질을 순차적으로 형성하는 단계와; 상기 유기절연물질을 부분 노광 마스크를 이용한 포토리소그래피공정에 의해 패터닝하여 제1 및 제2 높이를 가지는 스페이서를 형성하는 단계와; 상기 스페이서를 마스크로 이용하여 상기 광차단물질을 식각하여 상기 광차단층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 제2 어레이 기판을 마련하는 단계는 기판 상에 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인을 형성하는 단계와; 상기 게이트전극 및 게이트라인을 덮도록 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 반도체패턴을 형성하는 단계와; 상기 게이트절연막 상에 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인을 형성하는 단계와; 상기 박막트랜지스터를 보호하도록 상기 컬러필터 하부에 제1 보호막을 형성하는 단계와; 상기 컬러필터 상에 상기 드레인전극과 접속된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 액정표시장치의 제조방법은 상기 화소전극 하부에 상기 컬러필터를 덮도록 유기절연물질로 제2 보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.

상기 제2 어레이 기판을 형성하는 단계는 기판 상에 상기 컬러필터를 형성하는 단계와; 상기 컬러필터를 덮도록 하부보호막을 형성하는 단계와; 상기 하부보호막 상에 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인을 형성하는 단계와; 상기 게이트전극 및 게이트라인을 덮도록 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 반도체패턴을 형성하는 단계와; 상기 게이트절연막 상에 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인을 형성하는 단계와; 상기 박막트랜지스터를 보호하도록 적어도 한 층의 보호막을 형성하는 단계와; 상기 적어도 한 층의 보호막 상에 상기 드레인전극과 접속된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 광차단층과 스페이서를 동시에 형성하는 단계는 상기 광차단층이 상기 스페이서보다 좁은 폭을 갖도록 상기 광차단층을 과식각하는 단계와; 상기 광차단층과 스페이서가 형성된 기판을 열처리하여 상기 스페이서가 상기 광차단층을 덮도록 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 광차단층과 상기 스페이서는 동일 폭을 가지는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명한다.

도 3은 본 발명의 제1 실시 예에 따른 COT 구조를 갖는 액정표시장치에 대한 단면도이다.

도 3에 도시된 액정표시장치는 광차단층(53)과 동일패턴으로 형성된 스페이서(55)를 사이에 두고 대향하는 제1 및 제2 어레이 기판(100,110)을 구비한다.

제2 어레이 기판(110)은 게이트라인(87) 및 데이터라인의 교차부에 형성된 박막 트랜지스터(40)와, 박막트랜지스터(40)와 접속된 화소전극(51)과, 게이트라인(87)과 스토리지전극(89)의 중첩부에 형성된 스토리지 캐패시터(70)와, 게이트라인(87)과 접속된 게이트 패드(80)와, 데이터 라인과 접속된 데이터 패드(90)를 구비한다.

박막 트랜지스터(40)는 게이트 라인(87)의 게이트 신호에 응답하여 데이터 라인의 화소 신호가 화소 전극(51)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(40)는 게이트 라인(87)에 접속된 게이트 전극(33)과, 데이터 라인에 접속된 소스 전극(41)과, 화소 전극(51)에 접속된 드레인 전극(39)을 구비한다. 또한, 박막 트랜지스터(40)는 게이트 전극(33)과 게이트 절연막(35)을 사이에 두고 중첩되면서 소스 전극(41)과 드레인 전극(59) 사이에 채널을 형성하는 활성층(37)을 더 구비한다. 이러한 활성층(37) 위에는 소스 전극(41) 및 드레인 전극(59)과 오믹 접촉을 위한 오믹 접촉층(39)이 더 형성된다.

이러한 박막트랜지스터(40)를 보호하기 위한 제 1 보호막(43)이 형성된다. 그리고, 제 1 보호막(43) 상의 게이트패드(80) 및 데이터패드(90)가 형성된 패드영역을 제외한 화소 영역에는 컬러필터(45)가 형성된다. 이 컬러필터(45)는 적, 녹, 청의 색이 순차적으로 배열되고 하나의 색이 하나의 화소 영역에 대응한다. 이러한 컬러필터(45)는 제1 및 제2 콘택홀(49,75)을 통해 노출될 드레인전극(59) 및 스토리지전극(89)과 대응하는 부분에 잔류되지 않도록 형성된다. 그리고, 컬러필터(45) 상에 산화실리콘 또는 질화실리콘 등을 포함하는 무기 절연물질, 또는, 아크릴계 수지 또는 BCB 등을 포함하는 유기절연물질로 이루어진 제 2 보호막(47)이 형성된다. 이 제 2 보호막(47)은 컬러필터(45)에 의해 액정이 오염되는 것을 방지한다.

화소 전극(51)은 제1 보호막(43) 및 제2 보호막(47)을 관통하는 제1 콘택홀(49)을 통해 박막 트랜지스터(40)의 드레인 전극(59)과 접속되어 화소 영역에 형성된다.

스토리지 캐패시터(70)는 게이트 라인(87)과, 그 게이트 라인(87)과 게이트 절연막(35)을 사이에 두고 중첩되는 스토리지 전극(89)으로 구성된다. 여기서, 스토리지전극(89)은 제1 보호막(43), 컬러필터(45) 및 제2 보호막(47)을 관통하는 제2 콘택홀(75)을 통해 화소전극(51)과 접속된다. 이러한 스토리지 캐패시터(70)는 화소 전극(51)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.

게이트패드(80)는 게이트드라이버(도시하지 않음)와 접속되어 게이트라인(87)에 게이트신호를 공급한다. 이러한 게이트 패드(80)는 게이트 라인(87)으로부터 연장되는 게이트 패드 하부 전극(81)과, 게이트 절연막(35), 제1 및 제2 보호막(43,47)을 관통하는 제3 콘택홀(83)을 통해 게이트 패드 하부 전극(81)과 접속된 게이트 패드 상부 전극(85)으로 구성된다.

데이터패드(90)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터라인에 데이터신호를 공급한다. 이러한 데이터 패드(90)는 데이터 라인으로부터 연장되는 데이터 패드 하부 전극(91)과, 제1 및 제2 보호막(43,47)을 관통하는 제4 콘택홀(93)을 통해 데이터 패드 하부 전극(91)과 접속된 데이터 패드 상부 전극(95)으로 구성된다.

제1 어레이 기판(100)은 상부기판(61) 상에 투명도전성물질로 형성되며 화소전극(51)과 전계를 이루는 공통전극(63)을 구비한다.

스페이서(55)와 광차단층(53)은 박막트랜지스터(40)와 대응하는 부분에 동일한 포토리쏘그래피 방법에 의해 패터닝되어 형성된다.

광차단층(53)은 박막트랜지스터(40)의 채널영역이 광에 노출되지 않도록 Mo 또는 Cr 등의 불투명한 금속으로 500 ∼ 1000Å 정도의 두께로 형성된다. 이러한 광차단층(53)은 도 4a에 도시된 바와 같이 스페이서(55)와 동일폭을 갖도록 형성된다. 또는 도 4b에 도시된 바와 같이 스페이서(55)가 광차단층(53)의 측면을 덮도록 형성된다. 이를 위해, 스페이서(55)보다 광차단층(53)을 과식각한 후 스페이서를 큐어링(Curing)하거나 다시 열처리공정을 하여 스페이서(55)가 광차단층(53)을 완전히 덮도록 형성한다. 또는 도 4c에 도시된 바와 같이 광차단층(53)을 저반사 금속(77)과 불투명한 금속(79)의 이중 구조, 예를 들면, MoOx(저반사금속)/Mo(불투명금속) 또는 CrOx(저반사금속)/Cr(불투명금속) 등으로 형성한다.

스페이서(55)는 도 5에 도시된 바와 같이 제2 보호막(47) 상에 박막트랜지스터(40)와 중첩되도록 동일 높이로 형성되거나 서로 다른 높이로 형성된다.

서로 다른 높이로 형성되는 경우, 소정 주기로 위치하는 제1 높이(h1)를 가지는 스페이서들 사이에 제1 높이(h1)보다 낮은 제2 높이(h2)를 가지는 스페이서가 적어도 하나 형성된다. 예를 들어, 도 5에 도시된 바와 같이 제3k(k는 자연수) 번째 게이트라인(87)과 접속된 박막트랜지스터(40)와 중첩되는 A 영역의 스페이서(55)는 도 6a에 도시된 바와 같이 제1 높이(h1)를 가지는 반면에 제3k-2, 제3k-1번째 게이트라인(87)과 접속된 박막트랜지스터(40)와 중첩되는 B 영역의 스페이서(55)는 도 6b에 도시된 바와 같이 제2 높이(h2)를 가지도록 형성한다. 이는 스페이서(55)를 전부 동일한 높이로 형성하면 합착시 상부 기판(도시되지 않음)과의 마찰력 증가에 의해 미세 정렬이 어려우므로 A영역에 위치하는 스페이서(55)는 상부 기판과 닿아 셀갭을 유지하고 B영역에 위치하는 스페이서(55)는 상부 기판과 닿지 않도록 형성하여 마찰력을 감소시킨다.

이러한 제1 및 제2 높이(h1,h2)를 가지는 스페이서(55)는 회절노광 마스크 또는 반투과막 마스크를 포함하는 부분 노광 마스크를 이용하여 형성한다. 이를 상세히 설명하면, 차단영역, 부분노광영역 및 투과영역를 한정하는 부분 노광 마스크로 네거티브(negative)형 감광성물질을 패터닝함으로써 부분 노광 영역과 대응되는 제2 높이(h2)를 가지는 스페이서가 형성되며, 투과 영역과 대응되는 제1 높이(h1)를 가지는 스페이서(55)가 형성된다. 또한, 감광성 물질을 포지티브(positive)형을 이용하여 스페이서를 형성할 경우, 포지티브형 감광성물질을 부분 노광 마스크로 패터닝하여 부분 노광 영역과 대응되는 제2 높이(h2)를 가지는 스페이서가 형성되며, 차단 영역과 대응되는 제1 높이(h1)를 가지는 스페이서(55)가 형성된다.

이러한 액정표시장치는 박막 트랜지스터(40)를 통해 화소 신호가 공급된 화소 전극(51)과 기준 전압이 공급된 공통 전극(63) 사이에는 전계가 형성된다. 이러한 전계에 의해 제1 및 제2 어레이 기판(100,110) 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.

이와 같이, 광차단층(53)을 컬러필터(45) 및 박막트랜지스터(40)와 동일한 하부기판(31)상에 형성하므로써 하부기판(31)과 상부기판(61)를 합착할 때 오정렬이 되어도 광 누설 전류의 발생과 화소전극(51)의 개구율이 저하되는 것을 방지할 수 있다. 또한, 광차단층(53)과 스페이서(55)가 동시에 형성됨으로써 공정을 단순화할 수 있다.

도 7a 내지 도 7f는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도이다.

도 7a를 참조하면, 투명한 하부 기판(31)상에 알루미늄 계열의 게이트금속층을 스퍼터링 방법에 의해 증착하고 포토리쏘그래피 방법으로 패터닝하여 게이트 전극(33)을 형성한다. 상기에서 게이트 전극(33)의 형성시 이 게이트전극(33)과 연결된 게이트 라인과, 게이트라인과 접속된 게이트 패드 하부전극도 함께 형성된다.

게이트 전극(33)을 덮도록 하부기판(31)의 전면에 질화실리콘 또는 산화실리콘 산화막 등의 무기 절연물질을 증착하여 게이트 절연막(35)을 형성한다. 그리고, 게이트 절연막(35)상에 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착한 후 게이트 전극(33)과 대응하는 부분에만 잔류하도록 포토리쏘그래피 방법으로 패터닝하여 액티브층(37)과 오믹콘택층(39)을 형성한다.

도 7b를 참조하면, 하부기판(31)의 전면에 Mo, W, Cr 또는 Ti 등의 금속을 CVD 방법으로 증착한 후 오믹콘택층(39)과 포토리쏘그래피 방법으로 패터닝하여 소스 전극(41) 및 드레인 전극(59)을 형성한다. 상기에서 소스 전극(41) 및 드레인 전극(59)의 형성시 상기 소스 전극(41)과 연결되어 게이트 라인과 교차하여 화소영역을 정의하는 데이터라인과, 상기 데이터라인과 접속된 데이터 패드 하부전극도 함께 형성된다. 이 때, 소스 전극(41) 및 드레인 전극(59) 사이의 오믹콘택층(39)도 패터닝되어 제거되어 채널을 형성한다.

도 7c를 참조하면, 소스 및 드레인 전극(41)(59) 상에 질화실리콘이나 산화실리콘 등의 무기 절연물질을 증착하여 제 1 보호막(43)을 형성한다.

제 1 보호막(43) 상에 적(R), 녹(G), 청(B)의 세 가지 색의 광 중 어느 하나, 예를 들면, 적색(R) 광을 필터링할 수 있는 감광성 물질을 도포하고 노광 및 현상하여 패터닝함으로써 박막트랜지스터(40)를 포함하는 화소 영역에 컬러필터(45)를 형성한다. 상기에서 컬러필터(45)가 적, 녹, 청의 세 가지 색으로 이루어지므로, 이러한 도포와 노광 및 현상 공정을 세 번 반복하여 각각의 색을 구현하는 컬러필터(45)를 형성할 수 있다. 여기서, 컬러필터(45)는 제1 및 제2 콘택홀(49,75)을 통해 노출될 드레인전극(59) 및 스토리지전극(89)과 대응하는 부분에 잔류되지 않도록 형성된다.

도 7d를 참조하면, 컬러필터(45) 상에 아크릴계열의 유기절연물질, BCB 등의 유기절연막을 도포하여 제 2 보호막(47)을 형성한다.

그리고, 제 2 보호막(47) 및 제 1 보호막(43)을 포토리쏘그래피 방법으로 순차적으로 패터닝하여 드레인 전극(41b)을 노출시키는 제1 콘택홀(49)을 형성한다. 상기에서 제1 콘택홀(49)의 형성시 상기 스토리지전극(89)을 노출시키는 제2 콘택홀(75), 게이트 패드 하부 전극(81)을 노출시키는 제3 콘택홀(83)과 데이터 패드 하부 전극(91)을 노출시키는 제4 콘택홀(93)이 형성된다.

도 7e를 참조하면, 제 2 보호막(47) 상에 ITO(Indium-Tin-Oxide) 또는 IZO(Indium-Zinc-Oxide)와 같은 투명 도전 물질을 증착하고 포토리쏘그래피 방법으로 패터닝하여 컬러필터(45)와 일대일 대응하며, 상기 제1 콘택홀(49)을 통해 상기 드레인 전극(41b)과 전기적으로 연결되고 제2 콘택홀(75)을 통해 스토리지전극(89)과 전기적으로 연결된 화소 전극(51)을 형성한다. 상기에서 화소전극(51) 형성시 게이트 패드 하부 전극(81)과 제3 콘택홀(83)을 통해 전기적으로 연결된 게이트 패드 상부 전극(85)과, 데이터 패드 하부 전극(91)과 제4 콘택홀(93)을 통해 전기적으로 연결된 데이터 패드 상부 전극(95)이 형성된다.

제 2 보호막(47) 상에 Mo 또는 Cr 등의 불투명한 금속을 스퍼터링 등의 방법으로 500 ∼ 1000Å 정도의 두께로 증착하여 광의 투과를 차단하는 광차단층(53)을 형성한다. 광차단층(53)을 저반사 금속과 불투명한 금속의 이중 구조, 예를 들면, MoOx/Mo 또는 CrOx/Cr 등으로 형성할 수도 있다.

그리고, 광차단층(53) 상에 수지를 도포하고 이 광차단층(53)이 노출되도록 노광 및 현상하여 박막트랜지스터(40)와 대응하는 부분에 스페이서(55)를 형성한다. 상기에서 도포된 수지를 회절 노광 또는 슬릿 노광을 하므로써 스페이서(55)를 각기 다른 높이로 형성할 수 있다.

스페이서(55)를 마스크로 사용하여 광차단층(53)의 노출된 부분을 식각하여 제거한다. 이 때, 광차단층(53)을 언더 컷되도록 습식 또는 건식 방법으로 식각한다. 상기에서 광차단층(53)과 스페이서(55)는 한번의 마스크 공정에 의해 형성하므로 공정이 감소된다. 그리고, 스페이서(55)를 큐어링(cuiring)하거나 열처리한다. 이 때, 스페이서(55)는 일부가 녹아 흘러 광차단층(53)의 측면을 덮는다.

상기에서 하부기판(31) 상에 박막트랜지스터(40), 컬러필터(45) 및 화소전극(51)을 형성하므로써 액정표시장치의 제2 어레이 기판(110)이 완성된다.

도 7f를 참조하면, 상부기판(61) 상에 투명 도전성 금속을 증착하여 공통 전극(63)을 형성한다. 상기에서 상부기판(61) 상에 공통 전극(63)을 형성함으로써 액정표시장치의 제1 어레이 기판(100)이 완성된다.

그리고, 도시되지 않지만 제2 어레이 기판(110)과 제1 어레이 기판(100)을 합착하여 스페이서(55)에 의해 형성되는 공간에 액정을 주입하므로써 액정층(65)이 형성된다. 상기에서 광차단층(53)이 박막트랜지스터(40) 및 컬러필터(45)와 같이 하부기판(31) 상에 형성되므로 상부 기판과 하부 기판을 합착할 때 오정렬되어도 광 누설 전류 발생 및 개구율 저하를 방지할 수 있다. 또한, 광차단층(53)을 스페이서(55)와 동일한 포토리쏘그래피 방법으로 형성하므로 공정을 줄일 수 있다.

도 8은 본 발명의 제2 실시 예에 따른 COT 구조를 갖는 액정표시장치를 나타내는 단면도이다.

도 8을 참조하면, 본 발명의 제2 실시 예에 따른 COT 구조를 갖는 액정표시장치는 도 3에 도시된 액정표시장치와 비교하여 박형화를 이루기 위해 상대적으로 두께가 두꺼운 유기절연물질로 형성된 제2 보호막을 제거한 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일 구성요소에 대한 상세한 설명은 생략하기로 한다.

화소전극(51)은 보호막(43)을 관통하는 제1 콘택홀(49)을 통해 박막 트랜지스터(40)의 드레인 전극(59)과 접속되어 화소 영역에 형성된다.

화소전극(51)과 일대일 대응되도록 화소영역에 형성되는 컬러필터(45)는 제1 및 제2 콘택홀(49,75)을 통해 노출될 드레인전극(59) 및 스토리지전극(89)과 대응하는 부분에 잔류되지 않도록 형성된다.

게이트 패드(80)는 게이트 라인(87)으로부터 연장되는 게이트 패드 하부 전극(81)과, 게이트 절연막(35) 및 보호막(43)을 관통하는 제3 콘택홀(83)을 통해 게이트 패드 하부 전극(81)과 접속된 게이트 패드 상부 전극(85)으로 구성된다.

데이터 패드(90)는 데이터 라인으로부터 연장되는 데이터 패드 하부 전극(91)과, 보호막(43)을 관통하는 제4 콘택홀(93)을 통해 데이터 패드 하부 전극(91)과 접속된 데이터 패드 상부 전극(95)으로 구성된다.

스페이서(55)와 광차단층(53)은 박막트랜지스터(40)와 대응하는 부분에 동일한 포토리쏘그래피 방법에 의해 패터닝되어 형성된다.

도 8에 도시된 액정표시장치의 제조방법을 살펴보면, 도 7a 내지 도 7c에 도시된 제조방법으로 기판 상에 박막트랜지스터(40) 및 컬러필터(45)를 형성한다. 여기서, 컬러필터(45)는 제1 및 제2 콘택홀(49,75)을 통해 노출될 드레인전극(59) 및 스토리지전극(89)과 대응하는 부분에 잔류되지 않도록 형성된다.

그런 다음, 보호막(43)을 관통하는 제1 내지 제4 콘택홀(49,75,83,93)을 형성한다. 제1 내지 제4 콘택홀(49,75,83,93)이 형성된 기판 상에 투명도전성물질을 증착한 후 패터닝함으로써 게이트 패드 상부 전극(85), 화소전극(51) 및 데이터 패드 상부 전극(95)이 형성된다.

이 화소전극(95)이 형성된 하부기판(31) 상에 불투명금속과 유기절연물질을 순차적으로 형성한 후 패터닝함으로써 스페이서(55)와 광차단층(53)이 형성된다.

도 9는 본 발명의 제3 실시예에 따른 TOC 구조를 갖는 액정표시장치를 나타내는 단면도이다.

도 9에 도시된 TOC 구조를 갖는 액정표시장치는 광차단층(53)이 하부기판(31) 상의 박막트랜지스터(40)와 대응하는 부분에 형성되고, 이 하부기판(31) 상에 하부보호막(73)이 형성된 것을 제외하고는 도 3과 동일하다. 상기에서 하부보호막(73)은 질화실리콘이나 산화실리콘 등의 무기 절연물질, 또는, 아크릴계 수지 또는 BCB 등의 유기절연물질로 형성되는 것으로 상부에 박막트랜지스터(40)가 형성된다.

상술한 구성의 TOC 구조를 갖는 액정표시장치도 광차단층(53)이 컬러필터(45) 및 박막트랜지스터(T)와 동일한 하부기판(31)상에 형성되므로써 하부기판(31)과 상부기판(61)를 합착할 때 오정렬이 되어도 광 누설 전류의 발생과 화소전극(51)의 개구율이 저하되는 것을 방지할 수 있다.

도 9에 도시된 액정표시장치의 제조방법을 살펴보면 다음과 같다.

먼저, 하부기판(31) 상에 적색, 녹색 및 청색 컬러수지를 순차적으로 형성하여 적색, 녹색 및 청색 컬러필터(45)를 형성한다. 여기서, 컬러필터(45)가 형성되기 전에 광차단층이 형성될 수도 있다. 컬러필터(45)가 형성된 하부기판(31) 상에 유기절연물질을 코팅하여 하부 보호막(73)을 형성한다. 하부 보호막(73)이 형성된 하부기판(31) 상에 게이트금속층을 증착한 후 포토리소그래피공정과 식각공정으로 게이트금속층을 패터닝함으로써 게이트라인(87), 게이트전극(33) 및 게이트 패드 하부 전극(81)을 포함하는 게이트패턴이 형성된다. 이 게이트패턴을 덮도록 절연물질을 증착함으로써 게이트절연막(35)이 형성된다. 게이트절연막(35) 상에 제1 및 제2 반도체물질을 순차적으로 증착한 후 패터닝함으로써 활성층(37) 및 오믹접촉층(39)을 포함하는 반도체패턴이 형성된다. 반도체패턴이 형성된 게이트절연막(35) 상에 데이터금속층을 증착한 후 패터닝함으로써 소스전극(41), 드레인전극(59), 데이터라인, 스토리지전극(89) 및 데이터 패드 하부전극(91)을 포함하는 데이터패턴이 형성된다. 데이터패턴이 형성된 게이트절연막(35) 상에 절연물질을 증착한 후 패터닝함으로써 제1 내지 제4 콘택홀(49,75,83,93)을 가지는 제1 및 제2 보호막(43,47)이 형성된다. 제2 보호막(47) 상에 ITO, IZO 등을 포함하는 투명도전막을 증착한 후 패터닝함으로써 게이트 패드 상부 전극(85), 화소전극(51) 및 데이터 패드 상부 전극(95)이 형성된다.

이 화소전극(95)이 형성된 하부기판(31) 상에 불투명금속과 유기절연물질을 순차적으로 형성한 후 패터닝함으로써 스페이서(55)와 광차단층(53)이 형성된다.

상술한 바와 같이 본 발명은 박막트랜지스터 채널영역의 누설 광 전류를 차단하기 위한 광차단층이 박막트랜지스터 및 컬러필터가 형성되는 하부기판 상에 스페이서와 동일한 마스크 공정에 의해 형성된다.

따라서, 본 발명은 광차단층이 스페이서와 동일한 마스크 공정으로 형성됨으로써 공정을 줄일 수 있어 수율이 향상된다. 또한, 광차단층은 유전율이 낮은 유기절연물질을 사이에 두고 박막트랜지스터와 중첩되게 형성됨으로써 기생캐패시터의 용량값이 무시할 수 있을 정도로 작아진다. 이에 따라, 기생캐패시터에 의한 신호왜곡현상을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 종래의 COT 구조를 갖는 액정표시장치의 단면도이다.

도 2a 내지 도 2f는 종래의 액정표시장치의 제조방법을 나타낸 공정단면도이다.

도 3은 본 발명의 제1 실시예에 따른 COT 구조를 갖는 액정표시장치의 단면도이다.

도 4a 내지 도 4c는 도 3에 도시된 스페이서의 다양한 형태를 나타내는 단면도이다.

도 5는 스페이서가 형성된 제2 어레이 기판을 나타내는 평면도이다.

도 6a 및 도 6b는 도 5에 도시된 A 및 B 영역에 위치하는 스페이서를 나타내는 단면도이다.

도 7a 내지 도 7f는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도이다.

도 8은 본 발명의 제2 실시예에 따른 COT 구조를 갖는 액정표시장치의 단면도이다.

도 9는 본 발명의 제3 실시예에 따른 TOC 구조를 갖는 액정표시장치의 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

31 : 하부 기판 33 : 게이트 전극

35 : 게이트 절연막 37 : 액티브층

39 : 오믹 콘택층 41 : 소스전극

43 : 제 1 보호막 45 : 컬러필터

47 : 제 2 보호막 49 : 콘택홀

51 : 화소 전극 53 : 광차단층

55 : 스페이서 59 : 드레인전극

61 : 상부기판 63 : 공통 전극

65 : 액정층 73 : 하부보호막

Claims (20)

1. 제1 어레이 기판과;

   상기 제1 어레이 기판과 대향하며 박막트랜지스터 및 컬러필터가 형성된 제2 어레이 기판과;

   상기 제1 및 제2 어레이 기판 사이에 형성되어 셀갭을 유지하는 스페이서와;

   상기 스페이서와 동일패턴으로 상기 스페이서 하부에 상기 박막트랜지스터와 중첩되게 형성된 광차단층을 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 광차단막은 불투명금속으로 형성되는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 불투명금속은 몰리브덴(Mo) 및 크롬(Cr) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서,

   상기 광차단막은 MoOx/Mo 및 CrOx/Cr와 같은 저반사 금속과 불투명한 금속의 이중 구조로 형성되는 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 광차단막은 500 ∼ 1000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 스페이서는 제1 높이의 제1 스페이서와, 상기 제1 높이보다 낮은 제2 높이의 제2 스페이서를 포함하며,

   상기 제2 스페이서는 상기 제1 스페이서들 사이에 적어도 하나 형성되는 것을 특징으로 하는 액정표시장치.
7. 제 1 항에 있어서,

   상기 제2 어레이 기판은

   기판 상에 형성된 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인과;

   상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연막과;

   상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 형성된 반도체패턴과;

   상기 게이트절연막 상에 형성된 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인과;

   상기 박막트랜지스터를 보호하도록 형성되며 상기 컬러필터 하부에 형성된 제1 보호막과;

   상기 컬러필터 상에 상기 드레인전극과 접속된 화소전극을 포함하는 것을 특징으로 하는 액정표시장치.
8. 제 7 항에 있어서,

   상기 컬러필터를 덮도록 유기절연물질로 형성된 제2 보호막을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
9. 제 1 항에 있어서,

   상기 제2 어레이 기판은

   기판 상에 형성된 상기 컬러필터와;

   상기 컬러필터를 덮도록 형성된 하부 보호막과;

   상기 하부 보호막 상에 형성된 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인과;

   상기 게이트전극 및 게이트라인을 덮도록 형성된 게이트절연막과;

   상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 형성된 반도체패턴과;

   상기 게이트절연막 상에 형성된 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인과;

   상기 박막트랜지스터를 보호하도록 형성된 적어도 한 층의 보호막과;

   상기 적어도 한 층의 보호막 상에 상기 드레인전극과 접속된 화소전극을 포함하는 것을 특징으로 하는 액정표시장치.
10. 제1 어레이 기판을 마련하는 단계와;

    상기 제1 어레이 기판과 대향하며 박막트랜지스터와 컬러필터가 형성된 제2 어레이 기판을 마련하는 단계와;

    상기 화소전극과 전계를 이루는 공통전극이 형성된 제2 어레이 기판을 마련하는 단계와;

    상기 제1 및 제2 어레이 기판 사이에 셀갭을 유지하는 스페이서와, 상기 스페이서 하부에 상기 박막트랜지스터와 중첩되는 광차단층을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
11. 제 10 항에 있어서,

    상기 광차단막은 불투명금속으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
12. 제 11 항에 있어서,

    상기 불투명금속은 몰리브덴(Mo) 및 크롬(Cr) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
13. 제 10 항에 있어서,

    상기 광차단막은 MoOx/Mo 또는 CrOx/Cr와 같은 저반사 금속과 불투명한 금속의 이중 구조로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
14. 제 10 항에 있어서,

    상기 광차단막은 500 ∼ 1000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
15. 제 10 항에 있어서,

    상기 스페이서와 광차단층을 동시에 형성하는 단계는

    상기 제2 어레이 기판 상에 광차단물질과 감광성의 유기절연물질을 순차적으로 형성하는 단계와;

    상기 유기절연물질을 부분 노광 마스크를 이용한 포토리소그래피공정에 의해 패터닝하여 제1 및 제2 높이를 가지는 스페이서를 형성하는 단계와;

    상기 스페이서를 마스크로 이용하여 상기 광차단물질을 식각하여 상기 광차단층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
16. 제 10 항에 있어서,

    상기 제2 어레이 기판을 마련하는 단계는

    기판 상에 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인을 형성하는 단계와;

    상기 게이트전극 및 게이트라인을 덮도록 게이트절연막을 형성하는 단계와;

    상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 반도체패턴을 형성하는 단계와;

    상기 게이트절연막 상에 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인을 형성하는 단계와;

    상기 박막트랜지스터를 보호하도록 상기 컬러필터 하부에 제1 보호막을 형성하는 단계와;

    상기 컬러필터 상에 상기 드레인전극과 접속된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
17. 제 16 항에 있어서,

    상기 화소전극 하부에 상기 컬러필터를 덮도록 유기절연물질로 제2 보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치.
18. 제 10 항에 있어서,

    상기 제2 어레이 기판을 형성하는 단계는

    기판 상에 상기 컬러필터를 형성하는 단계와;

    상기 컬러필터를 덮도록 하부보호막을 형성하는 단계와;

    상기 하부보호막 상에 상기 박막트랜지스터의 게이트전극 및 상기 게이트전극과 접속된 게이트라인을 형성하는 단계와;

    상기 게이트전극 및 게이트라인을 덮도록 게이트절연막을 형성하는 단계와;

    상기 게이트절연막 상에 상기 게이트전극과 중첩되도록 반도체패턴을 형성하는 단계와;

    상기 게이트절연막 상에 상기 박막트랜지스터의 소스전극, 드레인전극 및 상기 게이트라인과 교차하는 데이터라인을 형성하는 단계와;

    상기 박막트랜지스터를 보호하도록 적어도 한 층의 보호막을 형성하는 단계와;

    상기 적어도 한 층의 보호막 상에 상기 드레인전극과 접속된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
19. 제 10 항에 있어서,

    상기 광차단층과 스페이서를 동시에 형성하는 단계는

    상기 광차단층이 상기 스페이서보다 좁은 폭을 갖도록 상기 광차단층을 과식각하는 단계와;

    상기 광차단층과 스페이서가 형성된 기판을 열처리하여 상기 스페이서가 상기 광차단층을 덮도록 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
20. 제 10 항에 있어서,

    상기 광차단층과 상기 스페이서는 동일 폭을 가지는 것을 특징으로 하는 액정표시장치의 제조방법.