[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100483525B1 - 유기절연막을이용한액정표시장치의제조방법 - Google Patents

유기절연막을이용한액정표시장치의제조방법 Download PDF

Info

Publication number
KR100483525B1
KR100483525B1 KR1019970048779A KR19970048779A KR100483525B1 KR 100483525 B1 KR100483525 B1 KR 100483525B1 KR 1019970048779 A KR1019970048779 A KR 1019970048779A KR 19970048779 A KR19970048779 A KR 19970048779A KR 100483525 B1 KR100483525 B1 KR 100483525B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
insulating film
gate
organic
Prior art date
Application number
KR1019970048779A
Other languages
English (en)
Other versions
KR19990026580A (ko
Inventor
이주형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970048779A priority Critical patent/KR100483525B1/ko
Publication of KR19990026580A publication Critical patent/KR19990026580A/ko
Application granted granted Critical
Publication of KR100483525B1 publication Critical patent/KR100483525B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

박막 트랜지스터와 유지 용량 전극이 형성된 기판 위에 층간 절연막의 역할을 하는 평탄화된 유기 절연막을 코팅하고, 유지 용량 전극 상부의 층간 절연막을 제거한다. 화소 전극과 식각 차단막을 형성한 다음 식각 차단막을 마스크로 하여 박막 트랜지스터 상부의 층간 절연막을 일부 식각한다. 다음, 기판의 전면에 유기 블랙 포토 레지스트를 회전 코팅한 후, 유기 블랙 포토 레지스트를 화소 전극과 같은 높이까지 에치백하고, 식각 차단막을 제거한다.

Description

유기 절연막을 이용한 액정 표시 장치의 제조 방법
이 발명은 박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display)에 관한 것으로서, 더 상세하게는 블랙 매트릭스(black matrix)가 박막 트랜지스터 기판 상에 형성되어 있는 액정 표시 장치에 관한 것이다.
평판 표시 장치로 널리 사용되고 있는 박막 트랜지스터 액정 표시 장치는 일반적으로 박막 트랜지스터 기판과 컬러 필터(color filter) 기판으로 이루어진다. 블랙 매트릭스는 인접한 화소 사이의 빛샘을 막기 위해 사용되며, 보통 컬러 필터 기판 위에 형성된다. 그러나 박막 트랜지스터 기판과 컬러 필터 기판의 정렬 오차 때문에 블랙 매트릭스가 빛샘을 막는 데는 한계가 있다. 따라서 최근에는 블랙 매트릭스를 박막 트랜지스터 기판 위에 형성하는 방법이 사용되고 있다. 이러한 박막 트랜지스터 기판의 제조 방법은 블랙 매트릭스 온 박막 트랜지스터(BM on TFT ; black matrix on thin film transistor)로 불리어지고 있다.
도 1은 종래 기술에 따른 블랙 매트릭스 온 박막 트랜지스터 방식의 박막 트랜지스터 기판의 단면도이다.
도 1에 나타난 바와 같이, 투명한 절연 기판(1) 위에 게이트(gate) 전극(2) 및 유지 용량(storage capacitor) 전극(3)이 형성되어 있다. 게이트 전극(2)과 유지 용량 전극(3) 위에는 게이트 절연막(4)이 형성되어 있다. 게이트 절연막으로는 통상 질화규소(SiNx)막을 사용한다. 게이트 전극(2)에 대응하는 위치의 게이트 절연막(4) 위에 비정질 규소(amorphous silicon)층(5)과 에치 스톱(etch stop)층(6) 및 n+ 비정질 규소층(7)이 차례로 형성되어 있다. n+ 비정질 규소층(70) 위에 소스(source) 전극(8)과 드레인(drain) 전극(9)이 형성되어 있으며 소스 전극(8)은 데이터선(도시하지 않음)과 연결되어 있다. 게이트 전극(2), 게이트 절연막(4), 비정질 규소층(5), 소스 전극(8) 및 드레인 전극(9)은 박막 트랜지스터를 이룬다. 이러한 박막 트랜지스터와 게이트 절연막(4) 위에 보호막(10)이 형성되어 있고, 박막 트랜지스터 위에 형성되어 있는 보호막(10) 위에 블랙 매트릭스(11)가 형성되어 있다. 또한, 화소 영역에는 보호막(10) 위에 ITO(indium tin oxide)로 이루어진 화소 전극(12)이 형성되어 있는데, 이 화소 전극(12)은 접촉 구멍(contact hole)을 통해 드레인 전극(9)과 연결된다.
화소 전극(12)과 데이터선은 인접하고 있어 액정 표시 장치가 구동될 때 화소 전극(12)과 데이터선 사이에서 결합 용량(coupling capacitance)이 발생할 수 있고, 이 결합 용량은 액정 표시 장치의 화상 신호를 왜곡시킨다.
또한 블랙 매트릭스(11)가 박막 트랜지스터 위에 형성되어 있어서 박막 트랜지스터와 화소 전극간의 단차가 커지고 이에 따라 액정 배향의 불량이 발생하여 빛샘이 발생할 수도 있다. 이러한 빛샘은 블랙 매트릭스의 폭을 넓히면 해결할 수 있으나 이렇게 할 경우 개구율(aperture ratio)이 감소하는 단점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 과제는 화소 전극과 데이터선 사이에서 발생하는 결합 용량을 감소시키고, 액정 배향의 불량을 감소시키고, 개구율을 높이는 것이다.
이러한 과제를 달성하기 위하여, 본 발명에서는 낮은 유전 상수(dielectric constant)를 갖는 유기 절연막으로 층간 절연막을 형성한다. 유전 상수는 2.4 - 3.7이 적당하며, 유기 절연막은 박막 트랜지스터 기판의 게이트선과 데이터선 및 박막 트랜지스터의 상부에 평탄하게 형성되어 있어, 유기 절연막 위에 형성되어 있는 화소 전극과 유기 절연막 하부의 데이터선 사이의 신호의 간섭을 막아주는 역할을 한다.
박막 트랜지스터와 게이트선 및 데이터선 상부의 층간 절연막의 일부는 제거되어 홈을 이루고, 그 홈 안에 유기 블랙 포토 레지스트(organic black photoresist)로 된 블랙 매트릭스가 평탄하게 채워져 있다.
여기서, 유기 절연막의 두께는 절연성을 충분히 높이기 위하여 2.0 - 4.0 ㎛ 로 형성하고, 블랙 매트릭스의 두께는 0.5 - 1.7 ㎛가 적당하다.
화소 영역에는 투명 기판 위에 유지 용량 전극이 형성되어 층간 절연막 상부의 화소 전극과 함께 유지 축전기를 이룬다. 낮은 유전율을 갖는 층간 절연막 때문에 유지 용량이 감소하는 것을 방지하기 위해, 유지 용량 전극 상부의 유기 절연막은 제거하거나 두께를 얇게 하여 유지 용량이 충분한 값을 가지도록 한다.
또한 유지 용량을 보상하기 위한 다른 방법으로, 유지 용량 전극과 화소 전극 사이의 게이트 절연막의 일부를 제거하여 두께를 줄이거나, 유지 용량 전극을 드러내는 게이트 절연막의 접촉 구멍을 통해 유지 용량 전극과 연결되는 금속층을 게이트 절연막 위에 형성하거나, 유지 용량 전극 상부의 게이트 절연막 위에 화소 전극과 접촉하여 연결되는 금속층을 형성할 수 있다.
박막 트랜지스터 기판과 이에 대응되는 컬러 필터 기판 사이의 셀 간격을 유지하기 위하여, 사진 식각 공정이 가능한 유기 절연막으로 된 기판 간격제를 컬러 필터 기판 위에 형성한다. 이 기판 간격제는 컬러 필터 사이에 형성하며 상기 박막 트랜지스터 기판의 박막 트랜지스터에 대응하는 부분에만 위치한다.
이러한 박막 트랜지스터 기판을 제조할 때에는 게이트선, 데이터선, 유지 용량 전극 및 박막 트랜지스터가 형성되어 있는 기판 위에 층간 절연막의 역할을 하는 유기 절연막을 코팅하고, 유지 용량 전극 상부의 층간 절연막을 식각하여 두께를 줄인다.
다음으로, 층간 절연막 위에 ITO막을 증착하고 패터닝하여 화소 영역에 화소 전극을 형성하고, 화소 전극을 마스크(mask)로 사용하여 층간 절연막을 일정 깊이로 식각한 다음, 그 식각된 부분에 유기성 블랙 포토 레지스트를 채워서 블랙 매트릭스를 평탄하게 형성한다.
투명 도전막 위에 유기 블랙 포토 레지스트와의 식각 선택비가 큰 물질을 증착하여 식각 차단막으로 이용할 수 있다. 식각 차단막을 마스크(mask)로 사용하여 박막 트랜지스터와 배선 부위의 층간 절연막을 식각한 다음 유기 블랙 포토 레지스트를 코팅하고, 유기 블랙 포토 레지스트를 화소 전극과 같은 높이까지 에치백(etch-back)한다. 이렇게 하면, 층간 절연막의 식각 과정에서 발생하는 투명 도전막의 손상을 막을 수 있고, 블랙 매트릭스를 자기 정렬(self-align) 방식으로 형성할 수 있어 개구율을 향상시킬 수 있다.
이제 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다. 첨부한 도면에서 각 구성 요소들은 필요에 따라 실제 비율과 달리 도시하였다.
본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치는 박막 트랜지스터 기판과 컬러 필터 기판으로 이루어진 셀과 이 셀 내부에 주입된 액정, 그리고 구동 회로 및 부가 장치들을 포함한다.
도 2에 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배선도를 도시하였고, 도 3은 도 2의 III - III'선을 따라 그린 단면도이다.
도 2와 도 3에 나타난 바와 같이, 유리 등의 투명한 절연 기판(10) 위에 외부로부터 주사 신호를 전달하는 게이트선(21) 및 그 분지인 게이트 전극(20)과 게이트선(21)에 평행한 유지 용량 전극(30)이 형성되어 있고, 게이트 절연막(40)이 이들을 덮고 있다. 게이트 절연막(40) 위에는 게이트선(21)과 수직으로 교차하며 외부로부터의 화상 신호를 전달하는 데이터선(81)이 형성되어 있다. 게이트 전극(20) 상부의 게이트 절연막(40) 위에는 비정질 규소층(50)이 형성되어 있고, 그 위에 에치 스톱층(60)과 n+ 비정질 규소로 된 저항 접촉층(71, 72)이 차례로 형성되어 있다. 저항 접촉층(71, 72) 위에는 각각 소스 전극(80)과 드레인 전극(90)이 형성되어 있으며, 소스 전극(80)은 데이터선(81)과 연결되어 있다.
여기에서 게이트 전극(20), 소스 전극(80), 드레인 전극(90), 게이트 절연막(40), 저항 접촉층(71, 72) 및 비정질 규소층(50)은 박막 트랜지스터를 이루며, 소스 전극(80)과 드레인 전극(90) 사이의 비정질 규소층(50)은 박막 트랜지스터의 채널부가 된다. 즉, 게이트선(21)을 통하여 게이트 전극(20)에 주사 신호가 인가되면, 박막 트랜지스터가 턴온(turn on)되고, 이에 따라 데이터선(81)을 통하여 소스 전극(80)에 인가된 화상 신호가 비정질 규소층(50)을 통과하여 드레인 전극(90)으로 전달된다.
층간 절연막(100)이 박막 트랜지스터와 게이트 절연막(40)을 덮고 평탄하게 형성되어 있다. 이 층간 절연막(100)은 2.4 - 3.7 정도의 낮은 유전 상수를 갖는 유기 재료로 되어 있으며, 2.0 - 4.0 ㎛ 정도의 두께를 갖는다.
유기 절연막의 투과율을 종래에 보호막으로 사용되던 질화 규소막의 경우와 비교해 보면, 막의 두께가 10배 이상이 되는 경우에도 얇은 두께의 질화 규소막과 동일한 정도의 높은 투과율을 나타낸다. 구체적으로 2.5 ㎛의 유기 절연막의 투과율은 대부분의 가시광 파장 영역에서 0.2 ㎛의 질화 규소막과 동일한 투과율을 나타낸다.
유기 절연막으로는 다우 케미컬사의 Photo-BCB, BCB, PFCB 또는 JSR 사의 포토 레지스트 계열의 아크릴계 또는 폴리이미드(polyimide)계 등을 쓸 수 있으며, SOG(spin on glass) 등도 사용 가능하다. 이러한 유기 재료들은 흘러내릴 수 있는(flowable) 물질이므로 이를 회전 코팅하여 층간 절연막을 평탄하게 형성한다
층간 절연막(100)은 유지 용량 전극(30) 상부에서 그 두께가 작아져 트렌치(120)를 이루거나 아예 제거되어 게이트 절연막(40)이 드러날 수도 있으며, 드레인 전극(90)을 드러내는 접촉 구멍(130)을 가지고 있다. 게이트선(21)과 데이터선(81)의 교차로 정의되는 화소 영역에 ITO막으로 된 화소 전극(140)이 층간 절연막(100) 위에 형성되어 있는데, 이 화소 전극(140)은 접촉 구멍(130)을 통해 드레인 전극(90)과 연결되어 화상 신호를 인가받아 액정 분자를 구동시킨다.
화소 전극(140)으로 덮여 있지 않은 박막 트랜지스터와 게이트선(21) 및 데이터선(81) 상부의 층간 절연막(100)은 일정 깊이로 패여 홈을 이루고 있고 홈 안에는 유기 블랙 포토 레지스트로 된 블랙 매트릭스(110)가 채워져 평탄하게 형성되어 있다. 블랙 매트릭스(110)의 두께는 0.5 - 1.7㎛로 형성하여 2.5 이상의 광 밀도를 가짐으로써 충분한 차광 특성이 확보될 수 있다. 블랙 매트릭스의 두께는 블랙 매트릭스를 이루는 물질의 특성에 따라 달라질 수 있으며, 특히 구성 물질의 광 밀도와 관계되는데 광 밀도가 높은 재료를 쓰게 되면 블랙 매트릭스의 두께를 줄일 수 있다. 화소 전극(140)과 층간 절연막(100)이 서로 연결되어 있기 때문에 블랙 매트릭스(110)의 저항은 크게 하는 것이 바람직하며 표면 저항은 1010 Ω/ □ 이상으로 하는 것이 바람직하다.
블랙 매트릭스를 형성하는 물질로는 탄소를 주로 한(carbon base) 유기 재료와 안료(pigment)형의 유기 재료 등을 쓸 수 있는데, 탄소를 주로 한 유기 재료의 경우가 더 높은 광 밀도를 나타내고 있어 이를 사용하는 것이 바람직하다. 흑연(graphite) 타입의 재료는 높은 광 밀도를 갖고 있지만 표면 저항이 낮아 블랙 매트릭스의 재료로는 부적절하다.
여기에서 유지 용량 전극(30)과 화소 전극(140)은 유지 축전기의 역할을 하는데, 두 전극(30, 140) 사이에 두꺼운 층간 절연막(100)이 형성되면 유지 용량이 줄어들기 때문에, 이를 보상하기 위해 유지 용량 전극(30)과 화소 전극(140) 사이의 층간 절연막(100)을 제거하거나 두께를 얇게 하여 두 전극(30, 140) 사이의 거리를 줄인다.
이러한 박막 트랜지스터 기판은 유지 용량을 보상하기 위하여 몇 가지의 다른 형태를 가질 수 있다. 도 4 내지 도 6은 유지 용량을 보상하기 위해 개선된 박막 트랜지스터 기판의 구조들을 나타내는 단면도이다.
제1 형태의 박막 트랜지스터 기판은 도 4에 도시한 바와 같이, 유지 용량 전극(30) 위의 층간 절연막(100) 외에도 게이트 절연막(40)을 일정 깊이로 식각하여 제거한 형태이다. 이 경우에, 게이트 절연막(40)은 균일한 깊이로 식각하기 위하여 서로 다른 식각비를 갖는 이중층으로 형성하여 상부층만 제거할 수도 있다.
제2 형태의 박막 트랜지스터 기판에서는 도 5에 도시한 바와 같이, 유지 용량 전극(30) 상부의 게이트 절연막(40) 위에 금속층(31)이 형성되어 있다. 이 금속층(31)은 게이트 절연막(40)에 형성되어 있는 접촉 구멍(32)을 통해 유지 용량 전극(30)과 연결되며, 금속층(31)은 층간 절연막(100)으로 덮여 있다.
제3 형태의 박막 트랜지스터 기판은 도 6에 도시한 바와 같이, 유지 용량 전극(30) 상부 게이트 절연막(40) 위에 금속층(31)이 형성되어 있으며, 금속층(31) 위의 층간 절연막은 제거되어 화소 전극(140)이 금속층(31)을 덮고 있다.
이와 같이, 낮은 유전 상수를 가지는 유기 층간 절연막(100)이 화소 전극(140)과 데이터선(81) 사이에 형성되어 있으므로, 화소 전극(140)과 데이터선(81) 사이에서 발생하는 결합 용량이 줄어들고, 이에 따라 화소 전극(140)을 데이터선(81) 및 게이트선(21)과 겹치도록 형성할 수 있다. 따라서, 블랙 매트릭스(110)가 차지하는 면적을 줄이고 화소 전극(140)이 차지하는 면적을 늘임으로써 박막 트랜지스터 기판의 개구율을 증가시킬 수 있다.
또한, 블랙 매트릭스(110)가 박막 트랜지스터 기판 상에 형성되어 후면광의 반사에 기인한 광유도 전류(photo induced leakage current)를 억제할 수 있으며, 기판(10)의 표면이 평탄하게 형성되어 있기 때문에 액정 배향 공정에서 발생하는 기판(10)에 형성된 패턴간의 단차에 기인한 배향 불량의 문제점을 해결할 수 있다. 결국, 광유도 전류가 억제되어 표시 장치에서의 백화 현상이 감소되며, 액정 배향의 불량이 감소되어 빛샘을 억제할 수 있다.
도 7에는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도가 도시되어 있다. 본 발명의 제2 실시예에서는 에치백(etch-back) 구조의 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판에 유기 절연막으로 층간 절연막을 형성하고, 박막 트랜지스터 상부의 층간 절연막에 홈을 형성하고 유기 블랙 포토 레지스트를 채워 블랙 매트릭스를 형성하였다.
도 7에 나타난 바와 같이, 본 발명의 제2 실시예에 따른 TFT 기판에서는 유리 등의 투명한 절연 기판(10) 위에 게이트 전극(20)과 유지 용량 전극(30)이 형성되어 있고, 게이트 절연막(40)이 이들을 덮고 있다. 게이트 전극(20) 상부의 게이트 절연막(40) 위에는 비정질 규소층(50)이 형성되어 있고, 그 위에 n+ 비정질 규소로 이루어진 저항 접촉층(71, 72)이 형성되어 있다. 저항 접촉층(71, 72) 위에는 각각 소스 전극(80)과 드레인 전극(90)이 형성되어 있으며, 소스 전극(80)은 데이터선(도시하지 않음)과 연결되어 있다.
층간 절연막(100)이 박막 트랜지스터와 게이트 절연막(40)을 덮고 평탄하게 형성되어 있으며, 유지 용량 전극(30) 상부에서 그 두께가 작아져 트렌치(120)를 이루거나 아예 제거되어 게이트 절연막(40)이 드러날 수도 있으며, 드레인 전극(90)을 드러내는 접촉 구멍(130)을 가지고 있다. 화소 영역에는 ITO막으로 된 화소 전극(140)이 층간 절연막(100) 위에 형성되어 있으며 접촉 구멍(130)을 통해 드레인 전극(90)과 연결되어 있다.
TFT 상부의 층간 절연막(100)은 일정 깊이로 패여 홈을 이루고 있고 홈 안에는 유기 블랙 포토 레지스트로 된 블랙 매트릭스(110)가 채워져 평탄하게 형성되어 있다.
층간 절연막으로 사용되는 유기 절연막이나 블랙 매트릭스를 이루는 유기 블랙 포토 레지스트의 종류나 성질, 두께 등은 본 발명의 제1 실시예의 경우와 유사하다.
에치백 구조의 박막 트랜지스터를 갖는 기판의 경우 에치 스토퍼 구조의 경우와 달리 박막 트랜지스터의 채널부와 유기 절연막이 직접 접촉하게 되지만, 이 경우도 박막 트랜지스터의 성능 저하는 발생하지 않음이 확인되었다.
본 발명의 제2 실시예에 따른 TFT 기판에서도 제1 실시예에서와 마찬가지로 유지 용량을 보상하기 위한 다른 형태를 가질 수 있다. 이 다른 형태를 갖는 TFT 기판들은 박막 트랜지스터의 구조를 제외하고는 본 발명의 제1 실시예에 따른 TFT 기판의 개선된 구조들과 유사하다.
이하 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 제조 방법을 도면을 참조로 하여 설명한다.
도 8a, 도 9a 및 도 10a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타내는 평면도이고, 도 8b, 도 9b 및 도 10b는 각각 도 8a의 VIII - VIII', 도 9a의 IX - IX' 및 도 10a의 X - X' 선을 따라 도시한 단면도이다.
도 8a와 도 8b에서와 같이 투명한 절연 기판(10) 위에 3,000 Å 정도 두께의 금속층을 증착하고 패터닝하여 게이트 전극(20), 게이트선(21) 및 유지 용량 전극(30)을 형성한다. 이어 화학 기상 증착법(chemical vapor deposition)을 이용하여 기판(10) 상부에 질화 규소 등으로 형성된 게이트 절연막(40), 비정질 규소층 및 질화 규소막을 잇달아 적층한다. 이 때 게이트 절연막의 두께는 3,000 - 6,000 Å 정도이고, 비정질 규소층의 두께는 500 - 1,000 Å, 에치 스토퍼층으로 사용되는 질화 규소막의 두께는 1,000 - 2,000 Å이다. 다음, 질화 규소막 위에 포토 레지스트를 증착한 후 기판(10)의 후면에서 노광하여 포토 레지스트 패턴을 형성한다. 상기한 포토 레지스트를 마스크로 질화막을 식각하여 에치 스톱층(60)을 형성한다. 이어서 고농도로 도핑된 n+ 비정질 규소층을 증착하고, 비정질 규소층과 함께 식각한다. 다음으로 기판(10) 상부에 3,000 Å 정도의 금속층을 증착하고 패터닝하여 소스 전극(80), 드레인 전극(90) 및 데이터선(81)을 형성하고, 이를 마스크로 하여 n+-비정질 규소층을 식각하여 저항 접촉층(71, 72)을 형성한다. 게이트 전극(20), 소스 전극(80), 드레인 전극(90), 게이트 절연막(40), 저항 접촉층(71, 72) 및 비정질 규소층(50)은 박막 트랜지스터를 이룬다.
다음으로 도 9a와 도 9b에서와 같이 기판(10) 상부에 낮은 유전 상수와 높은 광투과율을 갖는 유기 절연막으로 된 층간 절연막(100)을 회전 코팅 방법으로 도포하여 평탄화한다. 층간 절연막(100)은 2.4 - 3.7 정도의 유전 상수와 2.0 - 4.0 ㎛ 정도의 두께를 갖는 것이 가장 바람직하다.
층간 절연막(100)의 일부를 식각하여, 드레인 전극(90) 위에 접촉 구멍(130)을 형성하고 유지 용량 전극(30) 상부에 트렌치(120)를 형성한다. 이 때 접촉 구멍을 형성하는 과정은 일반적인 사진 식각 공정을 이용하여 형성하는 것으로서, O2, SF6, CF4 등을 이용한 건식 식각 방법으로 형성할 수 있다. 그리고, 이 때 사용되는 유기 재료가 사진 공정이 가능한(photo definable) 재료인 경우라면, 별도의 포토 레지스트를 도포할 필요 없이 마스크를 사용하여 노광하고, 현상하는 과정만으로도 패턴 형성이 가능하다.
다음으로, 도 10a와 도 10b에서와 같이 기판(10) 상부에 ITO막을 증착하고 패터닝하여 게이트선(21)과 데이터선(81)의 교차에 의해 정의되는 개개의 화소 영역에 화소 전극(140)을 형성한다.
다음으로, 도 2와 도 3에 나타난 바와 같이, 화소 전극(140)을 마스크로 사용하여 층간 절연막(100)을 일정 깊이로 식각하고, 그 식각된 부분에 유기성 블랙 포토 레지스트를 채워서 블랙 매트릭스(110)를 평탄하게 형성한다. 이 때 바람직한 식각 깊이는 0.5 - 1.7㎛ 이며, 유기성 블랙 포토 레지스트의 표면 저항은 1010 Ω/□ 이상의 값을 가진다. 이와 같이 형성된 블랙 매트릭스(110)는 2.5 이상의 광 밀도를 갖는다.
이러한 박막 트랜지스터 기판은 유지 용량을 증가하기 위해, 몇 가지 다른 형태를 가질 수 있다. 도 4에서 도 6을 참조하여 서로 다른 유지 용량 전극을 갖는 박막 트랜지스터 기판의 제조 방법을 설명한다.
제1 형태의 박막 트랜지스터 기판은 도 4에 도시한 바와 같이, 층간 절연막(100)을 식각하여 트렌치(120)를 형성한 후에 유지 용량 전극(30) 위의 게이트 절연막(40)의 일부를 건식 식각 방법을 사용하여 식각한다. 따라서 유지 용량 전극(30) 위의 게이트 절연막(40)의 두께가 줄어들어 유지 용량이 증가된다. 이 때 게이트 절연막(40)을 균일한 깊이로 식각하기 위하여 서로 다른 식각비를 갖는 이중층으로 형성하고 상부층만 제거할 수도 있다.
제2 형태의 박막 트랜지스터 기판은 도 5에 도시한 바와 같이, 게이트 절연막(40)의 일부를 식각하여 유지 용량 전극(30) 위에 접촉 구멍(32)을 형성한다. 다음으로, 소스 전극(80)을 형성할 때 유지 용량 전극(30) 상부에 금속층(31)을 형성한다. 이 금속층(31)은 접촉 구멍(32)을 통해 유지 용량 전극(30)과 연결된다.
제3 형태의 박막 트랜지스터 기판은 도 6에 도시한 바와 같이, 소스 전극(80)이 형성될 때 유지 용량 전극(30) 상부에 금속층(31)을 형성한다. 이 경우에는 금속층(31)은 이후에 형성되는 화소 전극(140)과 연결된다.
본 발명의 다른 제조 방법에서는 투명 도전막 위에 유기 블랙 포토 레지스트와의 식각 선택비가 큰 물질을 증착하여 식각 차단막으로 이용한다.
이하 본 발명의 다른 제조 방법에 대하여 첨부한 도면을 참고로 하여 설명한다. 도 11 내지 도 15에는 식각 차단막을 이용하여 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 과정이 도시되어 있다.
도 9a 및 도 9b에 나타난 바와 같이, 유기 절연막으로 이루어진 층간 절연막(100)을 형성하고, 트렌치(120)와 접촉 구멍(130)을 형성한다. 여기까지는 앞서 설명한 박막 트랜지스터의 제조 방법과 유사하다. 다음, 기판의 전면에 투명 도전막과 식각 차단막을 차례로 증착한다. 투명 도전막은 ITO(indium tin oxide) 등의 물질로 이루어지며, 식각 차단막은 ITO 및 유기 블랙 매트릭스와의 식각 선택비가 큰 질화 규소, 산화 규소 등의 절연막이나, 크롬이나 알루미늄, 몰리브덴, 몰리브덴-텅스텐 합금 등의 금속으로 형성한다. 식각 차단막의 두께는 1,000 - 5,000 Å 정도가 적당하다.
다음, 도 11에 나타난 바와 같이, 마스크를 사용하여 식각 차단막(140)과 화소 전극(150) 패턴을 형성한다.
그리고, 식각 차단막(150)을 마스크(mask)로 사용하여 박막 트랜지스터와 배선 부위의 층간 절연막(100)을 식각하여 홈(160)을 형성한다(도 12). 다음, 기판의 전면에 유기 블랙 포토 레지스트(110)를 코팅하고(도 13), 화소 전극(140)과 같은 높이까지 유기 블랙 포토 레지스트(110)를 에치백(etch-back)한다(도 14). 이렇게 하면, 층간 절연막(100)에 형성된 홈(160)과 드레인 전극(90) 위의 접촉 구멍 및 유지 전극(30) 상부의 트렌치가 형성되어 있는 부분을 제외한 나머지 유기 블랙 포토 레지스트는 모두 제거된다. 이 때, 드레인 전극(90) 위의 접촉 구멍과 유지 전극(30) 위의 트렌치는 모두 소스/드레인 금속 또는 게이트 금속에 의해 가려지는 부분이므로 이 부분에 유기 블랙 포토 레지스트가 남아 있더라도 상관없다. 마지막으로 식각 차단막을 제거하고 표면을 가볍게 애싱(ashing)한다(도 15).
이렇게 하면, 층간 절연막(100)의 식각 과정에서 식각 차단막(150)으로 화소 전극(140)을 보호하여 화소 전극(140)이 손상되는 것을 막을 수 있고, 화소 전극(140)을 식각 종점으로 식각하여 표면을 평탄화할 수 있다. 또한 블랙 매트릭스(110)와 화소 전극(140)이 겹치는 부분이 없이 블랙 매트릭스(110)를 자기 정렬(self-align) 방식으로 형성할 수 있으므로 개구율이 향상된다.
상기한 바와 같이, 본 발명에 따른 박막 트랜지스터 액정 표시 장치에서는 낮은 유전 상수를 가지는 유기 절연막으로 된 층간 절연막을 사용하여 평탄화된 블랙 매트릭스 온 박막 트랜지스터 기판을 형성하였다. 따라서 컬러 필터 기판 위에 블랙 매트릭스가 형성되었을 때 발생하는 후면광의 반사를 제거하여 광 유도 전류를 감소시킬 수 있다. 또한 화소 전극 패턴을 이용하여 블랙 매트릭스를 형성하므로 개구율을 최대화시킬 수 있으며, 액정 배향 공정에서 기판에 형성된 패턴간의 단차에 기인한 배향 불량을 감소시킬 수 있다.
박막 트랜지스터 기판을 제조하는 과정에서 투명 도전막 위에 식각 차단막을 형성하고 이 식각 차단막을 마스크로 사용하여 층간 절연막을 식각하고 유기 블랙 포토 레지스트를 코팅한 후 유기 블랙 포토 레지스트를 화소 전극과 같은 높이까지 에치백하게 되면, 투명 도전막의 손상을 막을 수 있고, 블랙 매트릭스를 자기 정렬(self-align) 방식으로 형성할 수 있어 개구율을 높일 수 있다.
결국, 본 발명에 따른 박막 트랜지스터 액정 표시 장치는 고개구율, 저전력 소비, 높은 대비비 및 백화 감소의 특성을 가질 수 있다.
도 1은 종래의 블랙 매트릭스 온 TFT 기판의 구조를 도시한 단면도이고,
도 2는 본 발명의 제1 실시예에 따른 TFT 기판의 구조를 도시한 평면도이고,
도 3은 도 2의 III - III'선을 따라 도시한 단면도이고,
도 4 내지 도 6은 도 2에 나타난 본 발명의 제1 실시예에 따른 TFT 기판에서 유지 용량을 보상하기 위해 개선된 구조를 나타내는 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 TFT 기판의 구조를 도시한 단면도이고,
도 8a, 도 9a 및 도 10a는 본 발명의 제1 실시예에 따른 TFT 기판의 제조 방법을 나타내는 평면도이고,
도 8b, 도 9b 및 도 10b는 각각 도 8a의 VIII - VIII', 도 9a의 IX - IX' 및 도 10a의 X - X'선을 따라 도시한 단면도이고,
도 11 내지 도 15는 본 발명의 실시예에 따른 TFT 기판의 다른 제조 방법을 나타내는 단면도이다.

Claims (16)

  1. 제1 기판,
    상기 제1 기판 상부에 형성되어 있는 게이트 전극 및 게이트선,
    상기 제1 기판 상부에 형성되어 있는 유기 용량 전극,
    상기 유기 용량 전극, 상기 게이트 전극 및 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층 상부에 서로 분리되어 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 유지 용량 전극과 중첩되어 형성되어 있는 금속 패턴,
    상기 금속 패턴, 상기 데이터선, 드레인 전극 및 소스 전극과 상기 반도체층을 덮고 있으며 상기 드레인 전극을 드러내는 제1 접촉 구멍 및 상기 금속 패턴을 드러내는 제2 접촉 구멍을 가지는 보호막,
    상기 보호막 상부에 형성되어 있으며 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 보호막 상부에 형성되어 있는 블랙 매트릭스를 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 보호막의 유전율은 2.4-3.7 범위인 액정 표시 장치.
  3. 제1항에서,
    상기 보호막은 유기 절연 물질로 이루어진 액정 표시 장치.
  4. 제1항에서,
    상기 보호막은 평탄화되어 있는 액정 표시 장치.
  5. 제1항에서,
    상기 화소 전극은 적어도 상기 데이터선과 중첩되어 있는 액정 표시 장치.
  6. 제1항에서,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제1 기판 및 상기 제2 기판 사이에 위치하며, 사진 식각 공정으로 형성되어 있는 다수의 기판 간격제
    를 더 포함하는 액정 표시 장치,
  7. 제1항에서,
    상기 블랙 매트릭스는 상기 보호막의 홈에 형성되어 있는 액정 표시 장치.
  8. 제1항에서,
    상기 반도체층과 상기 보호막 사이에 형성되어 있는 에치 스토퍼를 더 포함하는 액정 표시 장치.
  9. 제1 기판,
    상기 제1 기판 상부에 형성되어 있는 게이트 전극 및 게이트선,
    상기 제1 기판 상부에 형성되어 있는 유기 용량 전극,
    상기 유기 용량 전극, 상기 게이트 전극 및 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층 상부에 서로 분리되어 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 데이터선, 드레인 전극 및 소스 전극과 상기 반도체층을 덮고 있으며 상기 드레인 전극을 드러내는 접촉 구멍을 가지고 상기 유지 용량 전극 상부에는 제거되어 있는 보호막,
    상기 보호막 상부에 형성되어 있으며 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    상기 보호막 상부에 형성되어 있는 블랙 매트릭스
    를 포함하는 액정 표시 장치.
  10. 제9항에서,
    상기 보호막의 유전율은 2.4-3.7 범위인 액정 표시 장치.
  11. 제9항에서,
    상기 보호막은 유기 절연 물질로 이루어진 액정 표시 장치.
  12. 제9항에서,
    상기 보호막은 평탄화되어 있는 액정 표시 장치.
  13. 제9항에서,
    상기 화소 전극은 적어도 상기 데이터선과 중첩되어 있는 액정 표시 장치.
  14. 제9항에서,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제1 기판 및 상기 제2 기판 사이에 위치하며, 사진 식각 공정으로 형성되어 있는 다수의 기판 간격제
    를 더 포함하는 액정 표시 장치,
  15. 제14항에서,
    상기 블랙 매트릭스는 상기 보호막의 홈에 형성되어 있는 액정 표시 장치.
  16. 제9항에서,
    상기 반도체층과 상기 보호막 사이에 형성되어 있는 에치 스토퍼를 더 포함하는 액정 표시 장치.
KR1019970048779A 1997-09-25 1997-09-25 유기절연막을이용한액정표시장치의제조방법 KR100483525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048779A KR100483525B1 (ko) 1997-09-25 1997-09-25 유기절연막을이용한액정표시장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048779A KR100483525B1 (ko) 1997-09-25 1997-09-25 유기절연막을이용한액정표시장치의제조방법

Publications (2)

Publication Number Publication Date
KR19990026580A KR19990026580A (ko) 1999-04-15
KR100483525B1 true KR100483525B1 (ko) 2005-09-15

Family

ID=37304760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048779A KR100483525B1 (ko) 1997-09-25 1997-09-25 유기절연막을이용한액정표시장치의제조방법

Country Status (1)

Country Link
KR (1) KR100483525B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502091B1 (ko) * 1998-04-10 2005-11-23 삼성전자주식회사 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법
KR20020041871A (ko) * 2000-11-29 2002-06-05 이규상 터치패널의 투명도전막 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127553A (ja) * 1995-10-31 1997-05-16 Sharp Corp 透過型液晶表示装置およびその製造方法
JPH09230378A (ja) * 1996-02-27 1997-09-05 Sharp Corp 液晶表示装置およびその製造方法
JPH09236825A (ja) * 1996-02-29 1997-09-09 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127553A (ja) * 1995-10-31 1997-05-16 Sharp Corp 透過型液晶表示装置およびその製造方法
JPH09230378A (ja) * 1996-02-27 1997-09-05 Sharp Corp 液晶表示装置およびその製造方法
JPH09236825A (ja) * 1996-02-29 1997-09-09 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法

Also Published As

Publication number Publication date
KR19990026580A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US6862050B2 (en) Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
US7102168B2 (en) Thin film transistor array panel for display and manufacturing method thereof
US7501655B2 (en) Thin film transistor array panel
US8294151B2 (en) Thin film transistor array panel and method of manufacturing the same
US7317208B2 (en) Semiconductor device with contact structure and manufacturing method thereof
US7236220B2 (en) Liquid crystal display device and manufacturing method thereof
US6970209B2 (en) Thin film transistor array substrate for a liquid crystal display and method for fabricating the same
US6940566B1 (en) Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
US6982771B2 (en) Liquid crystal display and method for fabricating the same
KR100436011B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
KR100502093B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
KR20040097517A (ko) 박막 트랜지스터 기판
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법
KR100502091B1 (ko) 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법
KR100552281B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
US7547588B2 (en) Thin film transistor array panel
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100237680B1 (ko) 액정 표시 장치 및 그 제조 방법
KR19980077750A (ko) 박막 트랜지스터 액정표시장치(tft-lcd) 및 그 제조방법
KR100667136B1 (ko) 박막트랜지스터 기판의 제조 방법
KR100940568B1 (ko) 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판
KR20050003708A (ko) 박막 트랜지스터 표시판
KR20030050828A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee