KR101448668B1 - 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 - Google Patents

Abstract

표시 기판은 화소 구조물, 컬러필터층, 무기 절연막 및 화소 전극을 포함한다. 화소 구조물은 게이트 라인, 게이트 라인과 교차하는 데이터 라인, 게이트 라인 및 데이터 라인과 연결된 박막 트랜지스터를 포함한다. 컬러필터층은 화소 구조물 상에 형성된다. 무기 절연막은 컬러필터층 상에 형성되며, 박막 트랜지스터에 대응되는 컬러필터층의 일부를 노출시키는 스페이서 홀을 갖는다. 스페이서 홀은 컬럼 스페이서와 대응되는 위치에 형성된다. 화소 전극은 무기 절연막 상에 형성된다. 무기 절연막은 질화 실리콘을 포함할 수 있다. 이와 같이, 컬럼 스페이서에 대응되는 무기 절연막을 제거함으로써, COA 구조의 표시 장치의 압축성을 증가시켜 표시 품질을 향상시킬 수 있다.

Description

표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND DISPLAY APPARATUS HAVING THE SAME}

본 발명은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것으로, 더욱 상세하게는 영상을 표시하기 위한 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것이다.

영상을 표시하는 액정표시장치는 박막 트랜지스터 기판, 박막 트랜지스터 기판과 대향하도록 결합된 컬러필터 기판 및 두 기판 사이에 배치된 액정층을 포함한다.

박막 트랜지스터 기판은 다수의 화소들을 독립적으로 구동시키기 위하여 절연 기판 상에 형성된 신호 배선, 박막 트랜지스터 및 화소 전극 등을 포함하며, 컬러필터 기판은 적색(R), 녹색(G), 청색(B)의 컬러필터들을 포함하는 컬러필터층, 및 화소 전극에 대향하는 공통 전극을 포함한다.

최근 들어, 박막 트랜지스터 기판과 컬러필터 기판간의 얼라인 미스로 인한 품질 저하를 방지하기 위하여, 박막 트랜지스터 기판 상에 컬러필터층이 형성된 COA(Color filter On Array) 구조의 액정표시장치가 제안된 바 있다.

COA 구조의 박막 트랜지스터 기판은 컬러필터층으로부터 유해 가스가 유출되는 것을 방지하기 위하여 컬러필터층을 덮도록 형성된 무기 절연막을 포함할 수 있다.

컬러필터층에 비하여 딱딱한 무기 절연막이 컬러필터층 상에 형성되므로 인해, 컬럼 스페이서와 맞닿는 부분의 압축성이 떨어지고, 이로 인해 액정 퍼짐성이 떨어져 액정이 채워지지 않는 부분이 생기게 된다. 이와 같이, 액정이 채워지지 못한 영역이 발생될 경우 블랙 상태에서 래디쉬 불량(reddish defect)이 발생되는 문제가 있다.

따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 COA 구조의 액정표시장치의 압축 특성을 향상시켜 표시 품질을 향상시킬 수 있는 표시 기판을 제공한다.

또한, 본 발명은 상기한 표시 기판의 제조 방법을 제공한다.

또한, 본 발명은 상기한 표시 기판을 갖는 표시 장치를 제공한다.

본 발명의 일 특징에 따른 표시 기판은 화소 구조물, 컬러필터층, 무기 절연막 및 화소 전극을 포함한다. 상기 화소 구조물은 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 포함한다. 상기 컬러필터층은 상기 화소 구조물 상에 형성된다. 상 기 무기 절연막은 상기 컬러필터층 상에 형성되며, 상기 박막 트랜지스터에 대응되는 상기 컬러필터층의 일부를 노출시키는 홀을 갖는다. 상기 화소 전극은 상기 무기 절연막 상에 형성된다.

상기 무기 절연막은 질화 실리콘(SiNx)을 포함할 수 있다.

상기 컬러필터층은 각각의 화소에 대응되도록 형성된 적색, 녹색 및 청색 컬러필터들을 포함할 수 있다.

상기 화소 구조물은 상기 게이트 라인을 형성하기 위한 금속층으로부터 형성된 스토리지 전극을 더 포함할 수 있다. 상기 컬러필터층은 상기 스토리지 전극에 대응되는 상기 박막 트랜지스층의 일부를 노출시키는 스토리지 홀을 포함할 수 있다.

상기 화소 구조물은 상기 게이트 라인이 형성된 절연 기판 상에 형성된 게이트 절연막 및 상기 게이트 라인, 상기 게이트 절연막, 상기 데이터 라인 및 상기 박막 트랜지스터가 형성된 상기 절연 기판 상에 형성된 보호막을 더 포함할 수 있다. 상기 보호막, 상기 컬러필터층 및 상기 무기 절연막은 상기 박막 트랜지스터의 드레인 전극의 일부를 노출시키는 콘택 홀을 포함한다.

본 발명의 일 특징에 따른 표시 기판의 제조 방법에 따르면, 절연 기판 상에, 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 포함하는 화소 구조물을 형성한다. 상기 화소 구조물 상에 컬러필터층을 형성한다. 상기 컬러필터층 상에, 상기 박막 트랜지스터에 대응되는 상기 컬러필터층의 일부를 노출시키는 홀을 갖는 무기 절연 막을 형성한다. 상기 무기 절연막 상에 화소 전극을 형성한다.

상기 화소 구조물을 형성하기 위해서, 상기 절연 기판 상에 상기 게이트 라인, 상기 박막 트랜지스터의 게이트 전극 및 스토리지 전극을 포함하는 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴이 형성된 상기 절연 기판 상에 게이트 절연막을 형성한다. 상기 게이트 절연막 상에 상기 데이터 라인, 상기 박막 트랜지스터의 소오스 전극 및 드레인 전극을 포함하는 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴이 형성된 상기 절연 기판 상에 보호막을 형성한다.

상기 컬러필터층을 형성하기 위해서, 상기 화소 구조물 상에 적색, 녹색 및 청색 컬러필터들을 형성한다. 상기 적색, 녹색 및 청색 컬러필터들 각각에, 상기 스토리지 전극에 대응되는 상기 화소 구조물의 일부를 노출시키는 스토리지 홀 및 상기 드레인 전극에 대응되는 상기 화소 구조물의 일부를 노출시키는 제1 콘택 홀을 형성한다.

상기 무기 절연막을 형성하기 위해서, 상기 스토리지 홀 및 상기 제1 콘택 홀이 형성된 상기 컬러필터층 상에 무기물을 형성한다. 상기 무기물을 패터닝하여, 상기 박막 트랜지스터에 대응되는 상기 컬러필터층의 일부를 노출시키는 홀 및 상기 드레인 전극에 대응되는 상기 화소 구조물의 일부를 노출시키는 제2 콘택 홀을 형성한다. 상기 보호막에 상기 드레인 전극의 일부를 노출시키는 제3 콘택 홀을 형성한다. 상기 제2 콘택 홀 및 상기 제3 콘택 홀은 동시에 형성될 수 있다.

본 발명의 일 특징에 따른 표시 장치는 제1 표시 기판, 상기 제1 표시 기판과 대향하는 제2 표시 기판, 상기 제1 표시 기판과 상기 제2 표시 기판 사이에 개 재된 액정층 및 상기 제1 표시 기판과 상기 제2 표시 기판 사이에 배치되어 상기 제1 표시 기판과 상기 제2 표시 기판간의 셀갭을 유지하는 컬럼 스페이서를 포함한다. 상기 제1 표시 기판은 화소 구조물, 컬러필터층, 무기 절연막 및 화소 전극을 포함한다. 상기 화소 구조물은 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 포함한다. 상기 컬러필터층은 상기 화소 구조물 상에 형성된다. 상기 무기 절연막은 상기 컬러필터층 상에 형성되며, 상기 컬럼 스페이서에 대응되는 상기 컬러필터층의 일부를 노출시키는 스페이서 홀을 갖는다. 상기 화소 전극은 상기 무기 절연막 상에 형성된다. 상기 스페이서 홀은 상기 박막 트랜지스터의 위치에 대응되도록 형성된다.

이와 같은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 컬럼 스페이서에 대응되는 부분의 무기 절연막이 제거됨으로 인해, 컬러필터층의 압축성이 증가된다. 따라서, 액정의 미필을 방지되고, 액정의 미필에 따른 표시 품질 불량이 방지된다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 제1 표시 기판(200), 제2 표시 기판(300), 액정층(400) 및 컬럼 스페이서(500)를 포함한다. 제2 표시 기판(300)은 제1 표시 기판(200)과 대향한다. 액정층(400)은 제1 표시 기판(200)과 제2 표시 기판(300) 사이에 개재된다. 컬럼 스페이서(500)는 제1 표시 기판(200)과 제2 표시 기판(300) 사이에 배치되어 제1 표시 기판(200)과 제2 표시 기판(300)간의 셀갭(cell gap)을 유지시킨다.

제1 표시 기판(200)은 제1 절연 기판(210), 화소 구조물(220), 컬러필터층(230), 무기 절연막(240) 및 화소 전극(250)을 포함한다.

제1 절연 기판(210)은 예를 들어, 투명한 유리 또는 플라스틱으로 형성된다.

화소 구조물(220)은 제1 절연 기판(210) 상에 형성된다. 화소 구조물(220)은 게이트 라인(GL), 데이터 라인(DL) 및 박막 트랜지스터(TFT)를 포함한다. 화소 구조물(220)은 게이트 절연막(221) 및 보호막(222)을 더 포함할 수 있다.

게이트 라인(GL)은 제1 절연 기판(210) 상에 형성된다. 게이트 라인(GL)은 예를 들어, 가로 방향으로 연장된다.

게이트 절연막(221)은 게이트 라인(GL)이 형성된 제1 절연 기판(210) 상에 형성된다. 게이트 절연막(221)은 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다.

데이터 라인(DL)은 게이트 절연막(221) 상에 형성된다. 데이터 라인(DL)은 게이트 라인(GL)과 교차하는 방향으로 연장된다. 데이터 라인(DL)은 예를 들어, 세로 방향으로 연장된다. 데이터 라인(DL)은 게이트 절연막(221)을 통해 게이트 라인(GL)과 절연된다.

박막 트랜지스터(TFT)는 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결된다. 박막 트랜지스터(TFT)는 게이트 전극(GE), 액티브 패턴(AP), 소오스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.

게이트 전극(GE)은 게이트 라인(GL)과 전기적으로 연결되며, 박막 트랜지스터(TFT)의 게이트 단자 기능을 수행한다.

액티브 패턴(AP)은 게이트 절연막(221) 상에 형성된다. 액티브 패턴(AP)은 소오스 전극(SE), 드레인 전극(DE) 및 데이터 라인(DL)의 하부에 형성될 수 있다. 이와 달리, 액티브 패턴(AP)은 게이트 전극(GE)과 중첩되는 부분에만 형성될 수 있다.

액티브 패턴(AP)은 반도체층(223) 및 오믹 콘택층(224)을 포함할 수 있다. 반도체층(223)은 실질적으로 전류가 흐르게 되는 채널 역할을 수행하며, 오믹 콘택 층(224)은 반도체층(223)과 소오스 전극(SE) 및 드레인 전극(DE)간의 접촉 저항을 감소시키는 역할을 수행한다. 예를 들어, 반도체층(223)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 형성되며, 오믹 콘택층(224)은 n형 불순물이 고농도로 도핑된 n+ 비정질 실리콘(이하, n+a-Si)으로 형성된다.

소오스 전극(SE)은 데이터 라인(DL)과 전기적으로 연결된다. 소오스 전극(SE)은 액티브 패턴(AP) 상에 형성되어 박막 트랜지스터(TFT)의 소오스 단자 기능을 수행한다.

드레인 전극(DE)은 액티브 패턴(AP) 상에서 소오스 전극(SE)과 이격되도록 형성되어 박막 트랜지스터(TFT)의 드레인 단자 기능을 수행한다.

한편, 데이터 라인(DL), 소오스 전극(SE), 드레인 전극(DE) 및 액티브 패턴(AP)은 한번의 마스크 공정을 통해 패터닝되므로, 액티브 패턴(AP)의 외부 윤곽은 데이터 라인(DL), 소오스 전극(SE) 및 드레인 전극(DE)의 외부 윤곽과 실질적으로 일치되게 형성된다.

박막 트랜지스터(TFT)는 게이트 라인(GL)을 통해 인가되는 게이트 전압에 반응하여 데이터 라인(DL)을 통해 인가되는 데이터 전압을 화소 전극(250)에 인가한다.

보호막(222)은 게이트 라인(GL), 게이트 절연막(221), 데이터 라인(DL) 및 박막 트랜지스터(TFT)가 형성된 제1 절연 기판(210) 상에 형성된다. 보호막(222)은 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다.

화소 구조물(220)은 스토리지 전극(STE)을 더 포함할 수 있다. 스토리지 전 극(STE)은 게이트 라인(GL)을 형성하기 위한 금속층으로부터 형성된다. 스토리지 전극(STE)은 예를 들어, 게이트 라인(GL)들 사이에서 게이트 라인(GL)들과 평행한 방향으로 연장된다.

스토리지 전극(STE)은 게이트 절연막(221), 보호막(222) 및 무기 절연막(240)을 사이에 두고 화소 전극(250)과 대향하여 스토리지 커패시터(Cst)를 형성한다. 따라서, 박막 트랜지스터(TFT)를 통해 화소 전극(250)에 인가된 데이터 전압은 스토리지 커패시터(Cst)에 의해 한 프레임 동안 유지된다.

컬러필터층(230)은 화소 구조물(220) 상에 형성된다. 컬러필터층(230)은 각각의 화소에 대응되도록 형성된 적색, 녹색 및 청색 컬러필터들을 포함한다. 예를 들어, 적색, 녹색 및 청색 컬러필터들은 감광성 유기 조성물에 적색, 녹색 및 청색의 안료가 각각 포함된 구조를 갖는다. 적색, 녹색 및 청색 컬러필터들은 보호막(222) 상에 일정한 패턴을 갖도록 규칙적으로 형성된다. 예를 들어, 적색, 녹색 및 청색 컬러필터들은 각 화소에 한 색의 컬러필터가 대응되도록 가로 방향 또는 세로 방향을 따라 순차적으로 배열된다.

컬러필터층(230)은 제1 표시 기판(200)의 표면을 평탄화시키기 위하여 비교적 두꺼운 두께로 형성되는 것이 바람직하다. 예를 들어, 컬러필터층(230)은 약 2.5㎛ ~ 3.5㎛의 두께로 형성된다. 이와 같이, 제2 표시 기판(300)에 형성되던 컬러필터층(230)을 제1 표시 기판(200)에 형성함으로써, 제1 표시 기판(200)의 평탄화를 위해 형성되던 유기절연막을 제거하여 투과율을 향상시키고 원가를 절감할 수 있다.

컬러필터층(230)은 스토리지 전극(STE)이 형성된 위치에 대응되는 화소 구조물(220)의 적어도 일부를 노출시키는 스토리지 홀(STH)을 포함할 수 있다. 스토리지 홀(STH)을 통해 스토리지 전극(STE)과 화소 전극(250)간의 거리가 가까워지므로, 스토리지 커패시터(Cst)의 정전 용량이 증가된다.

무기 절연막(240)은 컬러필터층(230) 상에 형성된다. 무기 절연막(240)은 컬러필터층(240)으로부터 유해 가스가 유출되는 것을 차단하여 액정층(400)의 오염을 방지하고, 이로 인해 표시 품질을 향상시킬 수 있다.

무기 절연막(240)은 컬러필터층(230)과 화소 전극(250) 사이에 형성된다. 무기 절연막(240)은 화소 전극(250)의 상부에 배치되는 배향막(미도시)과 액정층(400)이 화소 전극(250)의 개구된 영역을 통해 컬러필터층(230)과 직접적으로 접촉되는 것을 방지한다. 따라서, 무기 절연막(240)은 감광성 유기 조성물을 포함하는 컬러필터층(230)으로부터 유출되는 유해 가스 성분이 배향막을 뚫고 액정층(400)에 침투되는 것을 방지하고, 컬러필터층(230)과 배향막간의 화학적 반응을 방지한다.

무기 절연막(240)은 유해 가스의 유출을 차단하기 위하여, 유기물과의 반응성이 낮은 무기물로 형성된다. 예를 들어, 무기 절연막(240)은 질화 실리콘(SiNx)으로 형성된다.

무기 절연막(240)은 감광성 유기 조성물을 포함하는 컬러필터층(230)의 열분해 등의 손상을 방지하기 위하여, 약 100℃ ~ 약 250℃의 저온 증착 공정을 통해 형성된다. 바람직하게, 무기 절연막(240)은 약 160℃ ~ 약 180℃의 온도에서 화학 기상 증착(chemical vapor deposition : 이하, CVD) 공정을 통해 형성된다. 예를 들어, 무기 절연막(240)은 컬러필터층(230)으로부터의 가스 유출을 방지하기 위하여, 약 500Å ~ 약 2000Å의 두께로 형성된다.

무기 절연막(240)은 컬러필터층(230)의 일부를 노출시키는 스페이서 홀(SPH)을 포함한다. 스페이서 홀(SPH)은 컬럼 스페이서(500)와 대응되는 위치에 형성된다. 또한, 스페이서 홀(SPH)은 제1 표시 기판(200)의 박막 트랜지스터(TFT) 상에 형성되며, 특히, 박막 트랜지스터(TFT)의 채널부 상에 형성되는 것이 바람직하다.

유기막을 포함하는 컬러필터층(230)보다 상대적으로 딱딱한 무기물을 포함하는 무기 절연막(240)이 컬러필터층(230)과 컬럼 스페이서(500) 사이에 배치될 경우, 컬럼 스페이서(500)가 접하는 부분의 컬러필터층(230)의 압축성은 현저히 떨어지게 되며, 이로 인해, 액정 퍼짐성에 영향을 미쳐 액정이 채워지지 못하는 부분이 발생될 수 있다.

따라서, 컬럼 스페이서(500)에 대응되는 부분의 무기 절연막(240)을 제거함으로써, 컬럼 스페이서(500)에 대응되는 컬러필터층(230)의 압축성을 증가시키고, 액정의 미필에 따른 표시 품질 불량을 방지할 수 있다.

도 3은 무기 절연막이 있을 경우의 적색, 녹색 및 청색 컬러필터들의 압축 특성을 나타낸 그래프들이며, 도 4는 무기 절연막이 없을 경우의 적색, 녹색 및 청색 컬러필터들의 압축 특성을 나타낸 그래프들이며, 하기 표 1은 도 3 및 도 4에 도시된 그래프들을 수치적으로 나타낸 표이다. 도 3 및 도 4에서, y축은 제1 표시 기판과 제2 표시 기판의 합착을 위해 가해지는 압력을 나타내며, x축은 가해진 압 력에 따른 적색, 녹색 및 청색 컬러필터들의 변위량을 나타낸다.

도 3, 도 4 및 표 1을 참조하면, 무기 절연막의 유무에 따른 적색, 녹색 및 청색 컬러필터들의 변위량을 측정한 결과, 색깔 별로 약간씩의 유의차는 있었으나, 무기 절연막이 있는 경우에 비하여 무기 절연막이 없는 경우에 적색, 녹색 및 청색 컬러필터들의 변위량이 크게 증가되는 것을 확인할 수 있었다.

적색, 녹색 및 청색 컬러필터들의 변위량이 증가되면, 제2 표시 기판(300)이 제1 표시 기판(200)과 더욱 가까워질 수 있으므로, 액정의 퍼짐성을 향상시키게 되고, 이로 인해 액정의 미필을 방지하게 된다.

다시 도 1 및 도 2를 참조하면, 화소 전극(250)은 각 화소에 대응되도록 무기 절연막(240) 상에 형성된다. 화소 전극(250)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(250)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.

화소 전극(250)은 박막 트랜지스터(TFT)의 드레인 전극(DE)과 전기적으로 연결된다. 화소 전극(250)과 드레인 전극(DE)의 연결을 위하여, 보호막(222), 컬러필터층(230) 및 무기 절연막(240)에는 콘택 홀(CNT)이 형성된다. 화소 전극(250)은 콘택 홀(CNT)을 통해 드레인 전극(DE)과 전기적으로 연결된다.

화소 전극(250)은 컬러필터층(230)의 스토리지 홀(STH) 영역에서, 무기 절연막(240), 보호막(222) 및 게이트 절연막(221)을 사이에 두고 스토리지 전극(STE)과 중첩되어 스토리지 커패시터(Cst)를 형성한다.

화소 전극(250)은 광시야각의 구현을 위하여 각 화소를 다수의 도메인으로 분할하기 위한 특정한 개구 패턴을 가질 수 있다. 또한, 화소 전극(250)은 서로 다른 전압이 인가되는 메인 전극 및 서브 전극으로 분할된 구조를 가질 수 있다. 이와 같이, 화소 전극(250)이 메인 전극과 서브 전극으로 분할될 경우, 각 화소에는 메인 전극 및 서브 전극과 각각 연결되는 2개의 박막 트랜지스터가 형성될 수 있다.

제2 표시 기판(300)은 액정층(400)을 사이에 두고 제1 표시 기판(200)과 대향하도록 결합된다. 제2 표시 기판(300)은 제2 절연 기판(310), 블랙 매트릭스(320) 및 공통 전극(330)을 포함한다.

제2 절연 기판(310)은 예를 들어, 투명한 유리 또는 플라스틱으로 형성된다.

블랙 매트릭스(320)는 제2 절연 기판(310) 상에 형성된다. 블랙 매트릭스(320)는 적어도 컬럼 스페이서(500)를 커버하도록 형성된다. 또한, 블랙 매트릭스(320)는 화소들의 경계부에 해당하는 화소 전극(250)들 사이에 대응되도록 형성될 수 있다. 즉, 블랙 매트릭스(320)는 화소들의 경계부에 위치하여 광의 투과를 차단하고 대비비(contrast ratio)를 향상시킨다. 예를 들어, 블랙 매트릭스(320)는 게이트 라인(GL), 데이터 라인(DL), 스토리지 전극(STE) 및 박막 트랜지스터(TFT)에 대응되게 형성된다.

공통 전극(330)은 광의 투과를 위하여 투명한 도전성 물질로 형성된다. 예를 들어, 공통 전극(330)은 화소 전극(250)과 동일한 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다. 공통 전극(330)에는 광시야각의 구현을 위한 개구 패턴이 형성될 수 있다.

제2 표시 기판(300)은 제2 절연 기판(310)과 공통 전극(330) 사이에 형성되는 오버 코팅층(340)을 더 포함할 수 있다. 오버 코팅층(340)은 블랙 매트릭스(320)가 형성된 제2 표시 기판(300)의 표면을 평탄화시키기 위하여 형성된다.

액정층(400)은 이방성 굴절률, 이방성 유전율 등의 광학적, 전기적 특성을 갖는 액정들이 일정한 형태로 배열된 구조를 갖는다. 액정층(400)은 화소 전극(250)과 공통 전극(330) 사이에 형성되는 전계에 의하여 액정들의 배열이 변화되고, 액정들의 배열 변화에 따라서 통과하는 광의 투과율을 제어한다.

컬럼 스페이서(500)는 제1 표시 기판(200)과 제2 표시 기판(300) 사이에 부분적으로 형성되어 제1 표시 기판(200)과 제2 표시 기판(300)간의 셀갭을 유지시킨다. 컬럼 스페이서(500)는 개구율 감소를 방지하기 위하여, 박막 트랜지스터(TFT)에 대응되는 위치에 형성된다. 컬럼 스페이서(500)는 복수의 화소마다 하나씩 형성되거나, 하나의 화소마다 하나씩 형성될 수 있다.

이하, 도 1 및 도 2에 도시된 제1 표시 기판의 제조 방법에 대하여 도 5 및 도 9를 참조하여 설명하기로 한다.

도 5 내지 도 9는 도 1 및 도 2에 도시된 제1 표시 기판을 본 발명의 일 실시예에 따라 제조하는 방법의 중간 단계를 나타낸 단면도들이다.

도 1 및 도 5를 참조하면, 제1 절연 기판(210) 상에 게이트 라인(GL), 박막 트랜지스터(TFT)의 게이트 전극(GE) 및 스토리지 전극(STE)을 포함하는 제1 금속 패턴을 형성한다. 게이트 전극(GE)은 게이트 라인(GL)과 전기적으로 연결되어 있으며, 스토리지 전극(STE)은 게이트 라인(GL) 및 게이트 전극(GE)과 전기적으로 분리되어 있다.

상기 제1 금속 패턴은 예를 들어, 알루미늄층과 몰리브덴층이 순차적으로 적층된 Mo/Al 2층막 구조를 갖는다. 이와 달리, 상기 제1 금속 패턴은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금이 1층 또는 복수의 층들로 형성될 수 있다.

도 1 및 도 6을 참조하면, 상기 제1 금속 패턴이 형성된 제1 절연 기판(210) 상에 상기 제1 금속 패턴을 커버하도록 게이트 절연막(221)을 형성한다. 예를 들어, 게이트 절연막(221)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, 약 1500Å ~ 2500Å의 두께로 형성된다.

게이트 절연막(221) 상에 액티브 패턴(AP)과, 데이터 라인(DL), 박막 트랜지스터(TFT)의 소오스 전극(SE) 및 드레인 전극(DE)을 포함하는 제2 금속 패턴을 형성한다. 액티브 패턴(AP)과 상기 제2 금속 패턴은 하나의 마스크를 이용한 한번의 마스크 공정을 통해 패터닝될 수 있다. 액티브 패턴(AP)과 상기 제2 금속 패턴이 한번의 마스크 공정에 의해 패터닝될 경우, 액티브 패턴(AP)은 실질적으로 상기 제2 금속 패턴과 동일한 형상으로 형성된다. 즉, 액티브 패턴(AP)은 게이트 절연막(221)과 상기 제2 금속 패턴 사이에 형성된다. 이와 달리, 액티브 패턴(AP)과 상기 제2 금속 패턴은 서로 다른 2개의 마스크를 이용한 2번위 마스크 공정을 통해 각각 패터닝될 수 있다. 액티브 패턴(AP)과 상기 제2 금속 패턴이 2번의 마스크 공정을 통해 각각 패터닝될 경우, 액티브 패턴(AP)은 게이트 전극(GE)과 중첩되는 부분에만 형성될 수 있다.

액티브 패턴(AP)은 반도체층(223) 및 오믹 콘택층(224)을 포함할 수 있다. 예를 들어, 반도체층(223)은 비정질 실리콘(amorphous Silicon : a-Si)으로 형성되며, 오믹 콘택층(224)은 n형 불순물이 고농도로 도핑된 n+ 비정질 실리콘(n+a-Si)으로 형성된다.

소오스 전극(SE)은 데이터 라인(DL)과 전기적으로 연결되어 있으며, 드레인 전극(DE)은 박막 트랜지스터(TFT)의 채널을 형성하기 위하여 게이트 전극(GE) 상에서 소오스 전극(SE)과 이격되게 형성된다.

상기 제2 금속 패턴은 예를 들어, 하부 몰리브덴층, 알루미늄층 및 상부 몰리브덴층이 연속적으로 적층된 Mo/Al/Mo 삼층막 구조로 형성된다. 이와 달리, 상기 제2 금속 패턴은 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금이 1층 또는 복수의 층들로 형성될 수 있다.

한편, 박막 트랜지스터(TFT)의 형성을 위하여 소오스 전극(SE)과 드레인 전극(DE) 사이에 해당하는 채널부의 오믹 콘택층(224)은 제거된다.

도 1 및 도 7을 참조하면, 상기 제2 금속 패턴이 형성된 제1 절연 기판(210) 상에 상기 제2 금속 패턴을 커버하도록 보호막(222)을 형성한다. 보호막(222)은 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, 약 500Å ~ 2000Å의 두께로 형성된다. 이로써, 화소 구조물(230)의 제조가 완료된다.

화소 구조물(220) 상에 컬러필터층(230)을 형성한다. 컬러필터층(230)은 적색, 녹색 및 청색 컬러필터들을 포함한다. 상기 적색, 녹색 및 청색 컬러필터들은 각각의 화소에 대응되도록 순차적으로 형성된다.

이어서, 상기 적색, 녹색 및 청색 컬러필터들 각각에, 스토리지 홀(STH) 및 제1 콘택 홀(CNT1)을 형성한다. 스토리지 홀(STH)은 스토리지 전극(STE)에 대응되는 화소 구조물(230)의 일부를 노출시킨다. 제1 콘택 홀(CNT1)은 드레인 전극(DE)에 대응되는 화소 구조물(230)의 일부를 노출시킨다.

도 1 및 도 8을 참조하면, 스토리지 홀(STH) 및 제1 콘택 홀(CNT1)이 형성된 컬러필터층(230) 상에 무기물을 도포한 후, 상기 무기물을 패터닝하여 스페이서 홀(SPH) 및 제2 콘택 홀(CNT2)을 갖는 무기 절연막(240)을 형성한다. 스페이서 홀(SPH)은 박막 트랜지스터(TFT)에 대응되는 컬러필터층(230)의 일부를 노출시킨다. 특히, 스페이서 홀(SPH)은 박막 트랜지스터(TFT)의 채널부에 대응되는 컬러필터층(230)의 일부를 노출시킨다. 제2 콘택 홀(CNT)은 드레인 전극(DE)에 대응되는 화소 구조물(220)의 일부를 노출시킨다.

이어서, 보호막(222)에 드레인 전극(DE)의 일부를 노출시키는 제3 콘택 홀(CNT3)을 형성한다. 보호막(222)과 무기 절연막(240)은 동일한 질화 실리콘(SiNx)으로 형성될 때, 제2 콘택 홀(CNT2) 및 제3 콘택 홀(CNT3)은 동시에 형성될 수 있다. 따라서, 제1 내지 제3 콘택 홀들(CNT1, CNT2, CNT3)은 드레인 전극(DE)의 일부가 노출시키는 콘택 홀(CNT)을 형성한다.

도 1 및 도 9를 참조하면, 스페이서 홀(SPH) 및 제3 콘택 홀(CNT3)이 형성된 무기 절연막(240) 상에 화소 전극(250)을 형성한다. 화소 전극(250)은 광이 투과될 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(250)은 인듐 틴 옥사이드(Indium Tin Oxide : 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : 이하, IZO)로 형성되며, 약 500Å ~ 600Å의 두께로 형성된다.

화소 전극(250)은 무기 절연막(240), 컬러필터층(230) 및 보호막(222)에 형성된 콘택 홀(CNT)을 통해 드레인 전극(DE)과 전기적으로 연결된다. 또한, 화소 전극(250)은 무기 절연막(240), 보호막(222) 및 게이트 절연막(221)을 사이에 두고 스토리지 전극(STE)과 중첩되어 스토리지 커패시터(Cst)를 형성한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.

도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.

도 3은 무기 절연막이 있을 경우의 적색, 녹색 및 청색 컬러필터들의 압축 특성을 나타낸 그래프들이다.

도 4는 무기 절연막이 없을 경우의 적색, 녹색 및 청색 컬러필터들의 압축 특성을 나타낸 그래프들이다.

도 5 내지 도 9는 도 1 및 도 2에 도시된 제1 표시 기판을 본 발명의 일 실시예에 따라 제조하는 방법의 중간 단계를 나타낸 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 표시 장치 200 : 제1 표시 기판

220 : 박막 트랜지스터층 230 : 컬러필터층

240 : 무기 절연막 250 : 화소 전극

SPH : 스페이서 홀 STH : 스토리지 홀

300 : 제2 표시 기판 330 : 공통 전극

400 : 액정층 500 : 컬럼 스페이서

Claims (20)

1. 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 포함하는 화소 구조물;

   상기 화소 구조물 상에 형성되고 감광성 유기 조성물을 포함하는 컬러필터층;

   상기 컬러필터층 상에 형성되며, 상기 컬러필터층의 상기 감광성 유기 조성물에 비해서 상대적으로 딱딱한 무기물을 포함하고, 상기 박막 트랜지스터에 대응되는 상기 컬러필터층의 상면 일부를 노출시키는 홀을 갖는 무기 절연막; 및

   상기 무기 절연막 상에 형성된 화소 전극을 포함하고,

   상기 화소 전극은 일부분이 상기 홀을 통해 노출된 상기 컬러필터층의 상면 일부 상에 형성되고,

   상기 홀은 상기 박막 트랜지스터의 채널부 상에 형성되고, 상기 컬러필터층 중 상기 홀에 대응되는 부분의 압축성이 증가되는 표시 기판.
2. 제1항에 있어서, 상기 무기 절연막은 질화 실리콘(SiNx)을 포함하는 것을 특징으로 하는 표시 기판.
3. 제1항에 있어서, 상기 컬러필터층은 각각의 화소에 대응되도록 형성된 적색, 녹색 및 청색 컬러필터들을 포함하는 것을 특징으로 하는 표시 기판.
4. 제1항에 있어서, 상기 화소 구조물은 상기 게이트 라인을 형성하기 위한 금속층으로부터 형성된 스토리지 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
5. 제4항에 있어서, 상기 컬러필터층은 상기 스토리지 전극에 대응되는 상기 박막 트랜지스층의 일부를 노출시키는 스토리지 홀을 포함하는 것을 특징으로 하는 표시 기판.
6. 제1항에 있어서, 상기 화소 구조물은,

   상기 게이트 라인이 형성된 절연 기판 상에 형성된 게이트 절연막; 및

   상기 게이트 라인, 상기 게이트 절연막, 상기 데이터 라인 및 상기 박막 트랜지스터가 형성된 상기 절연 기판 상에 형성된 보호막을 더 포함하는 것을 특징으로 하는 표시 기판.
7. 제6항에 있어서, 상기 보호막, 상기 컬러필터층 및 상기 무기 절연막은 상기 박막 트랜지스터의 드레인 전극의 일부를 노출시키는 콘택 홀을 포함하는 것을 특징으로 하는 표시 기판.
8. 절연 기판 상에, 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 포함하는 화소 구조물을 형성하는 단계;

   상기 화소 구조물 상에 감광성 유기 조성물을 포함하는 컬러필터층을 형성하는 단계;

   상기 컬러필터층의 상기 감광성 유기 조성물에 비해서 상대적으로 딱딱한 무기물을 포함하고, 상기 컬러필터층 상에, 상기 박막 트랜지스터에 대응되는 상기 컬러필터층의 상면 일부를 노출시키는 홀을 갖는 무기 절연막을 형성하는 단계; 및

   상기 무기 절연막 상에 화소 전극을 형성하는 단계를 포함하고,

   상기 화소 전극은 일부분이 상기 홀을 통해 노출된 상기 컬러필터층의 상면 일부 상에 형성되며,

   상기 홀은 상기 박막 트랜지스터의 채널부 상에 형성되고,

   상기 화소 구조물을 형성하는 단계는,

   상기 절연 기판 상에 상기 게이트 라인, 상기 박막 트랜지스터의 게이트 전극 및 스토리지 전극을 포함하는 제1 금속 패턴을 형성하는 단계;

   상기 제1 금속 패턴이 형성된 상기 절연 기판 상에 게이트 절연막을 형성하는 단계;

   상기 게이트 절연막 상에 상기 데이터 라인, 상기 박막 트랜지스터의 소오스 전극 및 드레인 전극을 포함하는 제2 금속 패턴을 형성하는 단계; 및

   상기 제2 금속 패턴이 형성된 상기 절연 기판 상에 보호막을 형성하는 단계를 포함하며,

   상기 컬러필터층을 형성하는 단계는,

   상기 화소 구조물 상에 적색, 녹색 및 청색 컬러필터들을 형성하는 단계; 및

   상기 적색, 녹색 및 청색 컬러필터들 각각에, 상기 스토리지 전극에 대응되는 상기 화소 구조물의 일부를 노출시키는 스토리지 홀 및 상기 드레인 전극에 대응되는 상기 화소 구조물의 일부를 노출시키는 제1 콘택 홀을 형성하는 단계를 포함하고,

   상기 무기 절연막을 형성하는 단계는,

   상기 스토리지 홀 및 상기 제1 콘택 홀이 형성된 상기 컬러필터층 상에 상기 무기물을 형성하는 단계;

   상기 무기물을 패터닝하여, 상기 박막 트랜지스터의 채널부에 대응되는 상기 컬러필터층의 일부를 노출시키는 상기 홀 및 상기 드레인 전극에 대응되는 상기 화소 구조물의 일부를 노출시키는 제2 콘택 홀을 형성하는 단계; 및

   상기 보호막에 상기 드레인 전극의 일부를 노출시키는 제3 콘택 홀을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
9. 삭제
10. 삭제
11. 삭제
12. 제8항에 있어서, 상기 제2 콘택 홀 및 상기 제3 콘택 홀은 동시에 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
13. 제1 표시 기판;

    상기 제1 표시 기판과 대향하는 제2 표시 기판;

    상기 제1 표시 기판과 상기 제2 표시 기판 사이에 개재된 액정층; 및

    상기 제1 표시 기판과 상기 제2 표시 기판 사이에 배치되어 상기 제1 표시 기판과 상기 제2 표시 기판간의 셀갭을 유지하는 컬럼 스페이서를 포함하며,

    상기 제1 표시 기판은,

    게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 포함하는 화소 구조물;

    상기 화소 구조물 상에 형성되고 감광성 유기 조성물을 포함하는 컬러필터층;

    상기 컬러필터층 상에 형성되며, 상기 컬러필터층의 상기 감광성 유기 조성물에 비해서 상대적으로 딱딱한 무기물을 포함하고, 상기 컬럼 스페이서에 대응되는 상기 컬러필터층의 상면 일부를 노출시키는 스페이서 홀을 갖는 무기 절연막; 및

    상기 무기 절연막 상에 형성된 화소 전극을 포함하고,

    상기 화소 전극은 일부분이 상기 스페이서 홀을 통해 노출된 상기 컬러필터층의 상면 일부 상에 형성되며,

    상기 스페이서 홀은 상기 박막 트랜지스터의 채널부 상에 형성되고,

    상기 화소 전극의 상기 일부분은 상기 컬러필터층과 상기 컬럼 스페이서 사이에 형성되며,

    상기 제2 표시 기판은,

    상기 컬럼 스페이서를 커버하는 블랙 매트릭스; 및

    상기 화소 전극과 대향하는 공통 전극을 포함하는 것을 특징으로 하는 표시 장치.
14. 삭제
15. 제13항에 있어서, 상기 무기 절연막은 질화 실리콘(SiNx)을 포함하는 것을 특징으로 하는 표시 장치.
16. 제13항에 있어서, 상기 화소 구조물은 상기 게이트 라인과 평행한 스토리지 전극을 더 포함하고,

    상기 컬러필터층은 상기 스토리지 전극에 대응되는 상기 화소 구조물의 일부를 노출시키는 스토리지 홀을 포함하는 것을 특징으로 하는 표시 장치.
17. 제13항에 있어서, 상기 화소 구조물은,

    상기 게이트 라인이 형성된 절연 기판 상에 형성된 게이트 절연막; 및

    상기 게이트 라인, 상기 게이트 절연막, 상기 데이터 라인 및 상기 박막 트랜지스터가 형성된 상기 절연 기판 상에 형성된 보호막을 더 포함하는 것을 특징으로 하는 표시 장치.
18. 제17항에 있어서, 상기 보호막, 상기 컬러필터층 및 상기 무기 절연막은 상기 박막 트랜지스터의 드레인 전극의 일부를 노출시키는 콘택 홀을 포함하는 것을 특징으로 하는 표시 장치.
19. 삭제
20. 제13항에 있어서, 상기 제2 표시 기판은 상기 블랙 매트릭스가 형성된 상기 제2 표시 기판의 표면을 평탄화시키기 위한 오버 코팅층을 더 포함하는 것을 특징으로 하는 표시 장치.

Images