[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20030078854A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20030078854A
KR20030078854A KR10-2003-0065903A KR20030065903A KR20030078854A KR 20030078854 A KR20030078854 A KR 20030078854A KR 20030065903 A KR20030065903 A KR 20030065903A KR 20030078854 A KR20030078854 A KR 20030078854A
Authority
KR
South Korea
Prior art keywords
solder
ball
chip
substrate
module
Prior art date
Application number
KR10-2003-0065903A
Other languages
English (en)
Other versions
KR100724030B1 (ko
Inventor
소가다사오
하따하나에
나까쯔까데쯔야
미우라가즈마
네기시미끼오
나까지마히로까즈
엔도쯔네오
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030078854A publication Critical patent/KR20030078854A/ko
Application granted granted Critical
Publication of KR100724030B1 publication Critical patent/KR100724030B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C11/00—Alloys based on lead
    • C22C11/06—Alloys based on lead with tin as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/02—Alloys based on copper with tin as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Ceramic Capacitors (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

반도체 장치와 기판의 접속부가 Cu 등의 금속 볼과 금속 볼과 Sn과의 화합물로 이루어지며, 금속 볼은 화합물에 의해 연결되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 전자 기기의 모듈 실장 등에 유효한 온도 계층을 이용하여 땜납접속하는 기술에 관한 것이다.
Sn-Pb계 땜납에서 고온계 땜납으로서 Pb가 풍부한 Pb-5Sn(융점: 314∼310℃), Pb-10Sn(융점: 302∼275℃) 등을 330∼350℃의 온도로 땜납하고, 그 후, 땜납부를 녹이지 않고, 저온계 땜납의 Sn-37Pb 공정(183℃)에서 접속하는, 온도 계층 접속이 이루어져 왔다. 이러한 온도 계층 접속은 칩을 다이 본드하는 타입의 반도체 장치나, 플립 칩 접속 등의 반도체 장치 등에 적용되고 있다. 즉, 반도체 장치 내부에서 사용되는 땜납과, 반도체 장치 자체를 기판에 접속하는 땜납을 온도 계층적으로 접속할 수 있는 것이 프로세스에서도 중요시되고 있다.
한편, 제품에 따라서는 부품 내열성의 한계로 인해 290℃ 이하에서의 접속이 요구되는 경우가 발생되고 있다. 종래의 Sn-Pb계 중, 이에 적합한 고온용 조성 범위로서 Pb-15Sn(액상: 285℃) 정도를 생각할 수 있다. 그러나, Sn이 많아지면 저온의 공정(共晶)(183℃)이 석출된다. 또한, 이보다 Sn이 적어지면 액상 온도가 높아지기 때문에, 290℃ 이하에서의 접속이 곤란하게 된다. 이 때문에, 프린트 기판에 접속하는 2차 리플로우용 땜납이 Sn-Pb 공정(共晶)이라도, 고온용 땜납 이음새가 재용융되는 문제를 피할 수 없게 되었다. 2차 리플로우 땜납은 Pb가 없으면, Sn-Pb 공정보다 약 20∼30℃ 더 높은 240∼250℃에서 접속하게 되므로, 더욱 곤란하게 된다.
즉, 땜납 온도가 330∼350℃ 또는 290℃ 레벨인 온도 계층 가능한 고온계 Pb가 없는 땜납 재료는 없는 것이 현재 상황이다.
이 상황을 이하에 상세하게 기술한다. 현재, 땜납은 환경 문제때문에 Pb가없는 것으로 바뀌어가고 있다. 프린트 기판에 땜납하는 Pb 없는 땜납의 주류로 Sn-Ag 공정계(共晶系), Sn-Ag-Cu 공정계, Sn-Cu 공정계가 있으며, 이에 따라, 표면 실장에 있어서의 땜납 온도는 통상 240∼250℃이다. 이들 땜납과 조합하여 사용할 수 있는 고온측의 온도 계층용 Pb 없는 땜납은 없다. 가장 가능성이 있는 조성으로서, Sn-5Sb(240∼232℃)가 있지만, 리플로우 로 내의 기판 상의 온도 변동 등을 고려하면, 이를 녹이지 않고 접속할 수 있는 높은 신뢰성의 저온측 땜납은 없다. 한편, 고온계 땜납으로서 Au-20Sn(융점: 280℃)은 알려져 있지만, 재료가 딱딱하고, 비용이 많이 들기 때문에 사용이 한정된다. 특히, 열팽창 계수가 크게 다른 재료로의 Si 칩의 접속, 또는 대형 Si 칩의 접속에서는 땜납이 딱딱하기 때문에, Si 칩을 파괴시킬 우려가 있어 사용되고 있지 않다.
상기 상황에 있어서, Pb가 없는 것에 대응할 수 있고, 모듈 실장에 있어서 부품의 내열성을 넘지 않은 290℃ 이하에서 고온측 땜납으로 접속하거나(1차 리플로우), 또한 모듈 단자를 프린트 기판 등의 외부 접속 단자에 Sn-3Ag-0.5Cu(융점: 217∼ 221℃) 땜납으로 표면 실장(2차 리플로우)하는 것이 요구되고 있다. 예를 들면, 칩 부품과 반도체 칩이 탑재된 휴대용 제품의 모듈(일례로, 고주파 모듈)이 개발되어 있으며, 칩 부품 및 반도체 칩은 고온계 땜납에 의해 모듈 기판에 접속되고, 캡 밀봉, 또는 수지 밀봉이 요구되고 있다. 이들 칩 부품은 내열성 문제로, 최대 290℃ 이하에서의 접속이 요구되고 있다. 모듈을 Sn-3Ag-0.5Cu로 2차 리플로우를 행하는 경우, 땜납 온도는 240℃ 전후에 도달한다. 따라서, Sn계 땜납 중,가장 고융점인 Sn-5Sb이라도 융점이 232℃이고, 또한 칩 전극 도금에 Pb 등이 포함되면 융점이 더욱 낮아지기 때문에, 모듈 내의 칩 부품의 땜납부가 2차 리플로우에서 재용융하는 것을 피할 수 없게 되는 상황이다. 이 때문에, 땜납이 재용융하여도 문제가 발생되지 않는 시스템, 프로세스가 요구되고 있다.
지금까지는 모듈 기판에 Pb계 땜납을 이용하여 최대 290℃에서 칩을 다이 본드하여 칩 부품을 리플로우하였다. 와이어 본드된 칩 상에는 부드러운 실리콘겔을 도포하고, 모듈 기판 상면을 Al 등의 캡으로 보호하고, Sn-Pb 공정을 이용한 2차 리플로우로 대응하여 왔다. 이 때문에, 2차 리플로우에서는 모듈 이음새의 땜납의 일부가 용융하여도, 응력이 걸리지 않기 때문에 칩이 움직이지 않고, 고주파 특성상 문제가 없다. 그러나, Pb 없는 땜납에 의한 2차 리플로우가 요구되고, 또한 비용의 저감화를 위해, 수지 밀봉형 모듈의 개발이 필수적이었다. 이를 클리어하기 위해서 이하의 과제를 해결하는 것이 요구되고 있다.
1) 최대 290℃ 이하에서의 대기 중 리플로우 접속이 가능한 것〔칩 부품의 내열 보증 온도; 290℃〕.
2) 2차 리플로우(최대 260℃)에서 녹지 않을 것, 또는 녹더라도 칩이 움직이지 않은 것(고주파 특성에 영향을 주기 때문에).
3) 2차 리플로우 시에 모듈 내의 땜납이 재용융하여도 칩 부품의 땜납의 체적 팽창에 의한 쇼트가 없을 것.
구체적으로 RF(Radio Frequency) 모듈에서 평가한 결과의 과제를 이하에 나타낸다.
RF 모듈에 있어서 칩 부품과 모듈 기판의 접속으로 종래의 Pb계 땜납(245℃의 고상선(固狀線)을 갖는 땜납이지만, 칩 부품의 접속 단자는 Sn-Pb계 땜납 도금이 실시되기 때문에, 저온의 Sn-Pb계 공정이 형성되어 재용융함)으로 접속하고, 절연성으로 탄성율을 바꾼 각종 수지를 이용하여 일괄적으로 덮도록 밀봉한 모듈의 2차 실장 리플로우 후의 땜납 유출에 의한 쇼트 발생율을 조사하였다.
도 2는 모듈에 있어서의 칩 부품의 2차 실장 리플로우 시에 땜납 흐름의 원리를 나타내는 유출 설명도이고, 도 3은 동일하게 칩 부품의 땜납 흐름의 일례를 나타내는 사시도이다.
땜납 유출에 의한 쇼트의 메카니즘은 모듈 내의 땜납의 용융 팽창 압력에 의해 칩 부품과 수지의 계면, 또는 수지와 모듈 기판의 계면을 박리시켜, 거기에 땜납이 플래시형으로 유입되고, 표면 실장 부품의 양단의 단자가 연결되어 단락에 이르는 것이다.
그 결과, 땜납의 유출에 의한 쇼트 발생율은 수지의 탄성율에 비례하여 발생되고 있는 것을 알 수 있었다. 종래의 고탄성 에폭시 수지는 부적당하며, 유연한 실리콘 수지인 경우, 180℃(Sn-Pb 공정의 융점)에 있어서의 탄성율이 낮은 경우에 쇼트가 발생되지 않는 것도 알 수 있었다.
그러나, 저탄성 수지로는 실용적으로 실리콘 수지가 되기 때문에, 기판 분할 공정 시, 수지의 특성 때문에 분할할 수 없어서 남는 경우가 있어서, 레이저 등의 절결부를 넣은 공정이 새롭게 필요하게 된다. 한편, 일반 에폭시계 수지의 경우, 딱딱하기 때문에 쇼트가 발생하여 부적합하지만, 기계적 분할은 가능하다. 단지,180℃에서 단락을 일으키지 않을 정도로 유연하다는 것은 특성상, 어려운 일이다. 기계적 보호를 겸하고, 또한 땜납의 흐름을 방지할 수 있는 수지 밀봉이 가능하면, 케이스나 캡 등으로 덮을 필요가 없기 때문에 비용의 저감화를 도모할 수 있다.
본 발명의 목적은 신규 땜납 페이스트, 땜납 접속법, 땜납 이음새 구조를 제공하는 것이다.
또한, 본 발명의 다른 목적은 고온 시에 접속 강도를 유지할 수 있는 땜납을 이용한 온도 계층 접속을 제공하는 것이다.
또한, 본 발명의 다른 목적은 고온 시에 접속 강도를 유지할 수 있는 땜납을 이용하여 온도 계층 접속된 전자 기기를 제공하는 데 있다.
상기 목적을 달성하기 위해 본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
즉, 본 발명은 전자 부품과 기판을 접속하는 땜납으로서, Cu 볼과 Sn 땜납 볼을 갖는 땜납 페이스트를 이용하는 것이다.
또한, 본 발명은 전자 부품과 기판을 접속하는 땜납으로서, 표면에 Sn 도금된 Cu 볼을 갖는 땜납 페이스트를 이용하는 것이다.
또한, 전자 부품과 기판을 갖는 전자 기기에서, 상기 전자 부품의 전극과 상기 기판의 전극은 Cu 볼과, Cu와 Sn과의 화합물을 갖는 접속부에 의해 접속되고, 또한 상기 Cu 볼끼리는 상기 Cu와 Sn과의 화합물로 연결된다.
또한, 본 발명은 전자 부품을 탑재한 1차 기판이 프린트 기판이나 마더 보드 등의 2차 기판에 실장되어 있는 전자 기기에서, Cu 볼과 Sn 땜납 볼을 갖는 땜납페이스트를 리플로우함으로써 전자 부품과 1차 기판을 접속하고, Sn-(2.0∼3.5)mass%Ag-(0.5∼1.0)mass%Cu 땜납을 리플로우함으로써 1차 기판과 2차 기판을 접속한다.
예를 들면, 온도 계층 접속을 생각하면, 이미 접속한 고온측 땜납은 일부가 용융하여도 다른 부분이 용융하지 않으면, 후속 땜납 접속 시의 프로세스에 견딜 수 있는 강도를 충분히 확보할 수 있다.
금속간 화합물의 융점은 높고, 금속간 화합물로 결합된 개소는 300℃에서도, 접합 강도를 충분히 확보할 수 있기 때문에 고온측의 온도 계층 접속용으로서 이용할 수 있다. 그래서, Cu(또는 Ag, Au, Al, 플라스틱) 볼 또는 이들 볼 표면에 Sn 등의 도금을 실시하고, Sn계 땜납 볼을 체적비로 약 50% 배합한 페이스트를 이용하여 접속하였다. 이에 따라, Cu 볼끼리 접하거나, 근접해 있는 개소는 그 주위의 용융한 Sn과 반응하여 Cu-Sn 사이의 확산에 의해 Cu6Sn5 금속간 화합물이 형성되고, 이에 따라, Cu 볼 사이의 접속 강도를 고온에서 확보할 수 있다. 이 화합물의 융점은 높고, 250℃의 땜납 온도에서는 충분한 강도를 확보하고 있기(Sn 부분만 용융함) 때문에, 프린트 회로 기판에 대한 2차 리플로우 실장 시에 박리되지는 않는다. 따라서, 2차 리플로우 시에 있어서의 모듈의 땜납부는 고융점 화합물의 연결에 의한 탄성적 결합력으로 고온 강도를 확보하고, 온도 사이클 시에는 유연한 Sn의 부드러움으로 수명을 확보하는 기능을 분담하는 복합재이며, 고온의 온도 계층 접속용으로서 충분히 사용될 수 있다.
이 외에, 바람직한 융점을 갖는 딱딱하고 강성이 강한 땜납, 예를 들면 An-20Sn, Au-(50∼55)Sn(융점: 309∼370℃), An-12Ge(융점: 356℃) 등의 경우라도, 입상의 입자를 사용하고, 유연하고 탄성이 있는 고무 입자를 분산 혼입시키거나, 저융점의 Sn, In 등의 유연한 땜납을 땜납 사이에 분산 혼입시킴에 따라 땜납의 고상선 온도 이상에서도 접속 강도를 갖고, 변형에 대해서는 금속 입자 사이에 있는 유연한 Sn이나 In 또는 고무로 완화시킴으로써, 땜납의 약점을 보완하는 새로운 효과를 기대할 수 있다.
다음으로, 수지 밀봉한 RF 모듈 구조에서의 해결 수단을 나타낸다.
땜납에 의한 단락의 대책 수단으로는 ① 2차 실장 리플로우에서 모듈 내부의 땜납이 용융하지 않은 구조로 하거나, ② 모듈 내부의 땜납이 용융하여도 땜납의 용융 팽창 압력을 작게 하여 부품과 수지의 계면이나 수지와 모듈 기판의 계면에서의 박리를 야기시키지 않는 구조 등을 생각할 수 있지만, 수지 설계가 어렵다.
한편, ③ 경도가 낮은 겔형 수지 등을 이용하여 용융한 내부의 땜납의 용융 팽창 압력을 완화시키는 것을 생각할 수 있지만, 보호력(기계적 강도)이 작기 때문에, 케이스나 캡으로 덮어 보호하여야 하므로, 비용 상승 때문에 채택할 수 없다.
도 13(후술함)은 수지 밀봉 구조로 한 경우에 있어서의 현용 땜납을 이용한 경우와, 본 발명을 이용한 경우와의 용융 땜납의 흐름에 대한 견해의 비교를 나타낸다. Pb계 땜납의 체적 팽창은 3.6%이다〔금속 재료 이공학; 하상익부(河上益夫), p 1442〕. 본 발명 이음새 구조에서는 2차 리플로우 실장 시의 240℃ 전후에서 Sn만 용융하기 때문에 Cu 볼과 Sn 볼의 체적 비율이 약 50%라는 것을 고려한다면, 용융 직후의 체적 팽창은 1.4%이고, Pb계 땜납의 약 1/2.5배이다. 한편, 재용융의 상태를 고려하면, 현용 땜납이 재용융하면, 순간적으로 3.6% 팽창하기 때문에, 딱딱한 수지에서는 수지를 변형시킬 수 없고, 압력이 높아져 칩 부품과 수지의 계면에 용융 땜납이 유입되게 된다. 이 때문에, 수지는 유연해야 하는 것이 필요 조건이다. 한편, 본 발명에서는 도 1(후술함)의 칩 단면 모델에서도 알 수 있는 바와 같이 Cu 입자 사이는 주로 Cu6Sn5 화합물로 연결되어 있다. Cu 입자 사이의 간극에 있는 Sn이 용융하여도, Cu 입자가 연결된 구조 때문에 움직이지 않아서, 수지에 의한 압력은 연결된 Cu의 반발력으로 상쇄(antagorism)되고, 용융된 Sn에 대해 압력이 주어지기 어려운 상황으로 되어 있다. 또한, 접합부의 체적 팽창은 현용 땜납의 1/2.5로 낮기 때문에, 양자의 상승 효과를 고려하면, Sn이 칩 부품 계면을 따라 흐를 가능성은 낮다고 예상된다. 따라서, 모듈을 본 발명의 접속 구조로 함으로써, 또한 약간 유연하게 한 에폭시계 수지로 밀봉할 수 있거, 쉽게 절단 가공할 수 있고 저비용의 RF 모듈을 제공할 수 있다.
도 1은 접속용 페이스트의 재료, 구성을 나타내는 단면 모델도.
도 2는 적용예의 단면 모델과 페이스트 공급법과 접합 상태의 모델도.
도 3은 표면 에칭 패턴에 적용한 경우의 단면도.
도 4는 합금화하기 쉬운 도금에 적용한 경우의 접합 전의 단면도.
도 5는 모듈을 프린트 기판에 실장한 단면 모델도.
도 6은 플라스틱 패키지의 단면 모델도.
도 7은 RF 모듈 실장의 단면 모델도.
도 8은 RF 모듈 실장의 프로세스 플로우차트.
도 9는 RF 모듈의 프로세스 순의 단면 모델도.
도 10은 RF 모듈의 실장 기판에 대한 실장 상태의 사시도.
도 11은 RF 모듈의 조립에 있어서의 수지 인쇄 방법의 사시도.
도 12는 RF 모듈의 비교예에 있어서의 땜납 흐름의 원리를 나타내는 단면 및 사시도.
도 13은 RF 모듈에 있어서의 비교예와 본 발명의 현상의 비교도.
도 14는 고출력 수지 패키지의 평면, 단면 모델도.
도 15는 고출력 수지 패키지의 프로세스를 나타내는 플로우차트.
도 16은 복합체의 볼로 접속한 CSP 접속부 단면 모델도.
도 17은 Cu 볼 범프의 BGA, CSP 단면 모델도.
도 18은 변형 구조 Cu 도금 범프의 BGA, CSP 단면 모델도.
도 19는 Sn/Cu 비율과 접합 적정 영역의 관계를 도시한 도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : Cu 볼
2 : 땜납 볼
4 : 플럭스
6, 14 : 중계 기판
8 : 와이어 본드
9 : 캡
13 : 소자
15 : 저항 가열체
18 : Cu 패드
19 : 기판
20 : 에칭
<제1 실시예>
이하, 본 발명의 실시예에 대하여 설명한다.
도 1은 본 발명에 있어서의 접속 구조의 개념에 대하여 나타낸 것이다. 또한, 땜납 전의 상태와, 땜납 후의 상태를 나타내고 있다. 도 1의 상단은 입경 약 30㎛의 Cu 볼[1(또는 Ag, Au, Al, Cu-Sn 합금 등, 또는 이들에 Au 도금, Ni/Au 도금 등을 실시한 것, 또는 이들에 Sn 도금 등을 실시한 것이어도 가능)] 및 입경 약 30㎛의 Sn 땜납 볼[2(융점: 232℃)]을 플럭스(4)를 통해 적절히 소량 분산시킨 페이스트를 이용한 예이다. 이 페이스트를 250℃ 이상에서 리플로우하면 Sn 땜납 볼(2)은 용융하여 용융 Sn(3)이 Cu 볼(1)을 적시도록 퍼지고, Cu 볼(1) 사이에 비교적 균일하게 존재하게 된다. Cu 볼은 구형일 필요는 없고, 표면에 요철이 심하거나, 막대 형상이거나, 나뭇가지형을 섞은 것이어도 좋다. 그 경우, Cu와 Sn의 체적비가 다르고, Cu가 인접 Cu와 접하는 상태가 되어 있으면 좋다. 구형일 때의 좋은 점은 인쇄성에서 있다. 접합 후, Cu끼리 얽히는 것이 고온에서의 강도를 확보하는 데에 있어서 필요하다. Cu끼리 지나치게 구속되어, 움직일 수 없는 땜납이 되면 자유도가 없고, 변형성이 결여되기 때문에 문제이다. 최종적으로는 나뭇가지형이 접촉되어서 연결되어 탄성적인 움직임을 하는 것이 이상적이라고 생각된다. 따라서, Cu로 이루어진 나뭇가지형을 Sn 등으로 일단 둘러싸 구형화하여 그것을 섞는 방법도 있다. 또, Cu, Sn의 입자 직경은 이에 한정되는 것이 아니다.
리플로우 온도는 가능한 높게 함으로써, Cu6Sn5 화합물이 단시간에 형성되기 때문에 화합물 형성을 위한 에이징 공정은 불필요하게 된다. Cu6Sn5 화합물의 형성이 불충분한 경우, 부품 내열의 범위에서 단시간 에이징을 행하고, Cu 볼(1) 사이의 강도를 확보할 필요가 있다. 이 화합물의 융점은 약 630℃로 높아, 기계적 특성이 나빠지기 때문에 강도 상의 문제는 없다. 고온으로 장시간 에이징하면, Cu3Sn 화합물이 Cu 측으로 성장한다. Cu3Sn의 기계적 성질은 일반적으로 딱딱하고 취약하다고 간주되지만, 땜납 내부에서 Cu 입자 주위에 Cu3Sn이 생성되어도, 온도 사이클 시험 등에 대하여 수명에 영향이 없으면 문제는 없다. 실험에서는 고온에서 단시간에 Cu3Sn이 충분히 생성되어도 강도 상에서의 문제는 없었다. 이는 지금까지도 경험해 왔듯이, 접합 계면을 따라 길게 형성되는 경우와, 이번과 같이 개개의 입자 주위에 형성된 경우와는 파괴에 미치는 영향도 달라진다고 생각된다. 이번 경우는 화합물 주위의 유연한 Sn에 의한 보완 효과도 큰 것으로 생각할 수 있다.
이상과 같이 Cu 볼(1) 사이를 화합물(Cu6Sn5)을 통해 접합시키기 때문에, 그 후에 240℃ 전후의 리플로우 로를 통한다고 하여도, 그 접합 부분(Cu6Sn5), Cu 볼(1)과 함께 용융하지 않고도 접속 강도를 확보할 수 있다. 또, Cu 볼(1) 사이의 접속 신뢰성이 있어서 화합물(Cu6Sn5)은 수 ㎛정도 생성되는 것이 바람직하다. 또한, Cu 볼 사이를 접촉하기 가까운 거리로 하는 것이 Cu 볼(1) 사이를 화합물 형성시키는 데에 있어서 바람직하고, Sn 양을 조정함으로써 가능하다. 그러나, 인접 Cu 입자 전부가 화합물로 결합될 필요는 없고, 오히려, 화합물에 의한 연결이 없는 부분이 존재하는 것이 확률적으로 변형의 자유도가 있어서 바람직하다. 임의의 영역 내에서 구속된다면, 강도 상의 문제는 없다. 또, 플럭스(4)는 세정 타입 및 무세정 타입이 가능하다.
도 1의 하단은 전술한 Cu 볼(1)에 수 ㎛의 Sn 도금 등을 실시한 예이다. Sn 도금이 얇아 Sn 양이 부족한 경우, 동일한 볼 직경의 Sn 볼로 보충한다. Cu에 Sn 도금 처리를 함으로써 용융 Sn(3)이 볼을 따라 적셔져서 퍼지기 쉬우며, Cu 볼(1) 사이를 보다 균등한 간격으로 하기 쉬워진다. 또한, 보이드리스(voidless)화에 대해서도 큰 효과가 있다. 또, 땜납 도금은 리플로우 시에 산화 피막이 찢어져, 표면 장력의 작용으로 Cu 볼끼리 흡인되어서 Cu6Sn5 화합물이 형성된다. 또, Sn에Bi 등을 미량으로 첨가(1∼2%)함으로써, 땜납의 유동성을 향상시켜, 단자 상의 습윤성을 향상시키는 효과가 있다. 단지, Bi가 많으면 취약하기 때문에 바람직하지 않다.
다음으로, 이 접속 구조를 갖는 LSI 패키지, 부품 등의 전자 부품을 프린트 기판에 실장한다. 이 때, 온도 계층 접속이 필요하게 된다. 예를 들면, 프린트 기판의 접속 단자부에 Sn-3Ag-0.5Cu(융점: 221∼217℃) 땜납 페이스트를 인쇄하여 LSI 패키지, 부품 등의 전자 부품을 탑재한 후, 240℃로 대기 중(질소 중에서도 가능)에서 리플로우할 수 있다. 이 Sn-(2.0∼3.5)mass%Ag-(0.5∼1.0)mass%Cu 땜납은 종래의 Sn-Pb 공정 땜납으로 교체되는 표준적인 땜납으로서 취급되고 있지만, Sn-Pb 공정 땜납보다도 융점이 높기 때문에, 이에 대응할 수 있는 고온계 Pb가 없는 땜납의 개발이 요구되고 있다. 상술한 바와 같이 이미 접합되어 있는 Cu-Cu6Sn5 사이에서 고온에서의 강도를 확보함과 함께, 리플로우 시의 프린트 기판의 변형 등으로 발생하는 응력에 충분히 견딜 수 있는 레벨까지 되었다. 따라서, 프린트 기판과의 2차 리플로우에 Sn-(2.0∼3.5)mass%Ag-(0.5∼1.0)mass%Cu를 이용하여도, 고온용 땜납으로서의 기능을 갖기 때문에 온도 계층 접속을 실현할 수 있다. 또, 이 경우의 플럭스는 무세정용으로서 RMA(Rosin Mild Activated) 타입 또는 세정용으로서 RA(Rosin Activated) 타입이 있어서, 세정, 무세정이 함께 가능하다.
〈제2 실시예〉
도 2는 소자(13)를 중계 기판(14)에 Au-20Sn 땜납(7) 등으로 접합하고, 와이어 본드(8) 후, 무세정 타입의 상기 페이스트를 이용하여 Al 또는 Fe-Ni 등에 Ni-Au 도금을 실시한 캡(9) 주위를 중계 기판에 리플로우로 접합(10)한다. 이 때, 절연 특성을 중요시한다면 플럭스는 염소가 포함되지 않은 계의 질소 분위기에서 접속되는 것이 바람직하지만, 습윤성을 확보할 수 없는 경우, RMA 타입의 약활성 로진으로 밀봉하는 방법이 있다. 이 소자는 완전한 밀봉성을 요구하는 것이 아니라, 플럭스가 충분한 절연 특성을 확보하고 있으면, 플럭스가 존재하는 상태에서 장시간 보유하여도 소자에 대한 영향은 없다. 캡 밀봉의 목적은 주로 기계적 보호이다. 밀봉 방법으로서는 밀봉부를 펄스 전류에 의한 저항 가열체(15) 등으로 가압 접합하는 것도 가능하다. 이 경우, 밀봉부를 따라 디스펜서(dispenser)로 도포하고, 가늘게 연속된 패턴(12)을 형성한다(도 2의 (b)).
패턴의 단면 A-A'을 확대한 모델을 우측에 나타낸다. Cu 볼(1)과 Sn 볼(2)은 플럭스(4)로 유지되어 있다. 위에서부터 펄스 전류에 의한 저항 가열체(15)로 가압 접합하면, 페이스트는 도 2의 (c)와 같이 평탄화된다. 평탄화된 단면 B-B'을 우측으로 확대하였다. 이 경우, 중계 기판(6)과 캡(9) 사이의 땜납의 접속부는 30㎛의 Cu 볼을 사용하면, 1∼1.5개수분(약 50㎛)의 간극이 된다. 펄스 히터에 의한 가압 접합 조건으로 최대 350℃에서 5초간 행하였기 때문에, Cu 볼(1)과 중계 기판의 단자(6), Cu 볼(1)과 캡(9)의 접촉부는 캡 표면에 Cu계 또는 Ni계 도금이 두껍게 형성되어 있는 한, Cu6Sn5 또는 Ni3Sn4의 화합물을 단시간에 쉽게 형성하기 때문에, 에이징 공정은 일반적으로 불필요하다. 페이스트 도포 폭은 의도적으로 좁게 하고, 가압에 의해, 예를 들면, 폭 250㎛×높이 120㎛의 단면으로 도포되면, 가압 후, 입자 1개 내지 1.5갯수분의 두께가 되기 때문에 약 750㎛ 폭으로 넓어지게된다.
밀봉한 패키지에는 외부 접속용 단자(11)로서, 미리 Sn-0.75Cu 공정 땜납 볼을 공급해 두고, 프린트 기판 상에는 땜납 페이스트가 인쇄된 상태에서, 다른 부품과 마찬가지로 위치 결정하여 탑재되며, 리플로우로 표면 실장된다. 리플로우용 땜납에는 Sn-3Ag(융점: 221℃, 리플로우 온도: 250℃), Sn-0.75Cu(융점: 228℃, 리플로우 온도: 250℃), Sn-3Ag-0.5Cu(융점: 221∼217℃, 리플로우 온도: 240℃) 등이 사용된다. 지금까지의 Sn-Pb 공정 땜납의 실적으로부터, Cu-Cu6Sn5 사이는 충분한 강도가 확보되어 있기 때문에, 리플로우 시 밀봉부 등이 박리되지 않는다. 또, Cu박 끼리를 땜납 페이스트로 접합한 랩형 이음새를 270℃에서 절단 인장 시험(인장 속도: 50㎜/min)을 행하며, 약 0.3kgf/㎟의 값을 얻음으로써, 고온에서의 강도가 충분히 확보되어 있는 것을 확인하였다.
캡부가 Ni-Au 도금된 Al 또는 Fe-Ni계인 경우, Ni 막 두께가 약 3㎛ 형성되어 있으면, Ni-Sn의 합금층 성장 속도는 175℃ 이상에서는 Cu-Sn의 합금층 성장 속도보다 빠르기 때문에(예를 들면, D. Olsen 외; Reliability Physics, 13th Annual Proc., pp80-86, 1975), 고온 에이징에 의해 Ni3Sn4의 합금층도 충분히 형성된다. 단지, 합금층의 성질로는 Cu6Sn5가 우수하기 때문에 Ni에 대해서는 두껍게 성장시키는 것은 바람직하지 않지만, 고온 에이징 시간은 길게 할 수 없기 때문에 지나치게 성장해서 취화되는 것을 우려할 필요는 없다. Sn보다 합금층 성장 속도가 느리고, 또한 실적이 있는 Sn-40Pb 땜납의 데이터로부터 Sn 성장 속도를 개략적으로 예측할 수 있다. Sn-40Pb 땜납의 Ni에 대한 성장 속도는 단시간일 때 280℃에서도10시간에 1㎛ 이하로서(170℃, 8시간에 1㎛인 데이터도 있음), 취화는 문제가 되지 않는다. Ni 도금의 Sn에 의한 합금층 성장에 대해서는 전기 도금, 화학 도금 등의 종류로 합금층 성장 속도가 크게 다르다는 것이 알려져 있다. 오히려, 여기서는 접합 강도를 확보할 필요가 있기 때문에, 빠른 합금층 성장 속도를 기대되고 있다. 한편, Sn-40Pb 땜납의 Cu에 대한 성장 속도로서 170℃, 6시간에 1㎛인 데이터가 있다 (단순하게 고상 상태로 가정하여 변환하면 230℃, 1시간에 1㎛ 성장하게 됨). 350℃에서 5초간의 본 접속 실험에서, Cu 입자 사이에서는 최대 5㎛의 Cu6Sn5가 생성되어 있는 개소가 있다는 것을 관찰할 수 있기 때문에 고온에서 땜납한 경우, 에이징 공정은 일반적으로 불필요하다고 생각된다.
이 페이스트 방식에서는 보이드를 제거하는 것이 중요 과제이기도 하다. 이 때문에 Cu 입자에 대하여 땜납의 습윤성을 향상시키고 땜납의 유동성을 좋게 하는 것이 중요하다. 이 때문에 Cu 볼로의 Sn 도금, Sn-Cu 땜납 도금, Sn-Bi 땜납 도금, Sn-Ag 땜납 도금 및 Sn-07Cu 공정 땜납 볼의 채택, 땜납 볼로의 Bi 첨가 등이 효과적인 수단이다.
또한, 땜납 볼은 Sn에 한하지 않고, Sn-Cu 공정계 땜납 볼, Sn-Ag 공정계 땜납 볼, Sn-Ag-Cu 공정계 땜납 볼 또는 이들에 In, Zn, Bi 등의 어느 하나 이상을 첨가한 땜납 볼이어도 좋다. 이들 경우도 Sn이 대부분을 차지하는 조성이 되기 때문에 원하는 화합물을 생성할 수 있다. 또한, 2종류 이상의 땜납 볼이 혼합하여도 좋다. 이들은 Sn보다 융점이 낮고, 일반적으로는 고온에서 합금층 성장이 빠르게 되는 경향이 있다.
〈제3 실시예〉
도 2의 다이 본드(7)도 본 발명의 페이스트를 사용할 수 있다. 본 발명의 페이스트로 접속 후, 세정하여 와이어 본딩을 행한다. 또, 지금까지는 다이 본드용에 Au -20Sn 접합이 사용되어 왔지만, 신뢰성의 관점에서 작은 칩에 한정되어 왔다. 또한, Pb계이면 Pb-10Sn 등이 사용되어 왔다. 본 발명의 접합은 어느 정도 면적이 넓은 것이라도 전개할 수 있다. 접합부의 간극은 두꺼울수록 수명에서 높은 신뢰성을 갖지만, 고융점 금속의 볼 직경과의 응용이 가능하다. 얇게 하는 경우에는 입자 직경을 작게 함으로써 가능하다. 접속법에 따라서는 입자 직경을 작게 하여 두껍게 하는 것도 가능하다. Cu 입자 직경은 5∼10㎛라도 가능하고, 또한 미세립이 혼입되여도 가능하다. Si 칩(이면의 메탈라이즈로서 Cr-Cu-Au, Ni 도금 외)과 Cu 볼 사이, Cu 볼과 기판 상의 접속 단자 사이의 화합물은 Sn과 Cu, Sn과 Ni의 어느 것이나 있을 수 있다. 합금층 성장이 적기 때문에 취성(脆性)의 문제가 없다.
〈제4 실시예〉
고온 땜납의 접속 부분은 이후 공정의 리플로우 시에 견딜 수 있으면 좋고, 그 때 걸리는 응력은 작을 것이다. 그래서, 금속 볼 대신, 접속 단자의 한 면 또는 양면을 표면 처리하여 Cu 또는 Ni 등의 돌기를 형성함으로써, 돌기의 접촉부 부분에서 확실하게 합금층을 형성하고, 다른 부분은 땜납으로 접합된 상태가 되어, 볼과 동일한 효과가 있다. 땜납은 디스펜서로 한 쪽의 단자 상에 도포하고, 위에서부터 펄스 전류에 의한 저항 가열체로 돌기부를 침식시키면서 땜납을 용융시키고, 고온으로 다이 본드함으로써, 돌기부의 앵커 효과와 접촉부의 화합물 형성에 의해 리플로우 시에 응력적으로 견딜 수 있을 정도의 강도를 가질 수 있다. 도 3의 (a)는 기판(19)의 Cu 패드(18) 상에서 표면을 에칭(20)시키고, 또한 Sn계 땜납(2) 페이스트를 도포한 접속부 단면 모델이다. 이 때, Sn계 땜납 중에 Cu 미립자 등을 섞어도 좋다. 부품 단자부(75)의 이면은 평탄하여도 좋지만, 여기서는 Cu 또는 Ni 도금 등을 실시하여 표면을 에칭(20)으로 표면 처리하였다. 도 3의 (b)에서 가열 가압으로 접합한 상태에서, 높은 온도로 리플로우되어 접촉부는 화합물이 형성되어 강해진다. 이 때문에 외부 접속 단자를 기판의 단자 상에 접속하는 이후 공정의 리플로우에서는 이 부분이 박리되지 않는다.
〈제5 실시예〉
에이징으로 확산 농도를 증가시키고 저온에서 고융점측에 화합물이 3단계 정도의 변화가 있는 Au-Sn 접합이 비교적 낮은 온도로, 온도 변화가 적은 범위에서 각종 화합물이 형성된다. Au-Sn 접합으로 잘 알려져 있는 조성은 Au-20Sn(280℃ 공정)이지만, 280℃의 공정 온도를 유지하는 Sn의 조성 범위는 약 10 내지 37%의 범위이다. Sn이 많아지면 취약해지는 경향이 있다. Au가 적은 계에서 실현될 수 있는 조성 영역으로서, Sn은 55 내지 70%까지라고 생각된다. 이 조성 범위에서는 252℃의 상이 나타나지만(Hansen; Constitution of Binary Alloys, McGRAW-HILL 1958), 이전 공정(1차 리플로우)에서 접속한 개소가 이후 공정(2차 리플로우)의 접속으로 252℃에 도달할 가능성은 낮다고 생각되기 때문에, 이 조성 범위라도 온도 계층 접속의 목적은 달성할 수 있다고 생각된다. 화합물로서는 AuSn2 내지 AuSn4가 형성되는 범위이다. 다이 본드 또는 캡의 밀봉부에 적용할 수 있다. 또한 안전 사이드를 생각하면 Sn:50∼55%로 309℃의 고상선, 최대370℃의 액상선이 되기 때문에 252℃의 상태에서의 석출을 피할 수 있다. 도 4는 Si 칩(25) 이면에 미리 Ni(2㎛)-Au 도금(0.1㎛)을 실시하고, 예를 들면, 리드 프레임(19) 상의 터브에는 Ni(2㎛)22-Sn 도금(2∼3㎛: 23)을 실시한 단면 모델이다. 질소 분위기로 가열, 가압의 다이 본딩에 의해, 나아가서는 필요에 따라 에이징을 가함으로써, Sn의 일부가 Ni-Sn의 합금층에 소비되고, 나머지는 Au-Sn의 합금층을 형성한다. Sn이 많으면 Sn과 AuSn4가 낮은 공정점(217℃)이 형성되기 때문에, 이것을 형성하지 않도록 Sn 양을 제어할 필요가 있다. 미세한 금속 입자와 Sn 등을 섞은 페이스트를 도포하여도 좋다. Au-Sn의 다이 본드는 350∼380℃의 고온에서 행해지기 때문에, 막 두께와 온도와 시간 등을 제어하여, AuSn2보다 Sn이 적은 화합물을 만듦으로써, 252℃ 이상의 융점을 확보할 수 있기 때문에, 이후 공정의 리플로우 프로세스에서는 문제없다고 생각된다.
이상 설명한 바와 같이 Sn의 융점보다 매우 높은 300℃ 레벨로 녹임으로써, 확산이 활발해져 화합물을 형성시켜, 고온에서의 강도를 확보할 수 있고, 온도 계층 접속에 있어서의 고온측의 높은 신뢰 접속을 실현시킬 수 있었다.
또, 지금까지 설명한 금속 볼은 단체 금속(예를 들면, Cu, Ag, Au, Al, Ni), 합금(예를 들면, Cu 합금, Cu-Sn 합금, Ni-Sn 합금), 화합물(예를 들면, Cu6Sn5 화합물) 또는 이들 혼합물을 포함하는 볼 중 어느 것이어도 좋다. 즉, 용융하는 Sn 사이에서 화합물을 생성하여 금속 볼 사이의 접속을 확보할 수 있는 것이면 좋다.따라서, 한 종류의 금속 볼에 한하지 않고, 2종류 이상의 금속 볼을 혼합시켜도 좋다. 이들을 Au 도금, 또는 Ni/Au 도금, 또는 Sn의 단체 금속 도금, 또는 Sn을 포함하는 합금 도금을 이용하여 처리한 것이어도 좋다. 또한, 수지 볼의 표면을 Ni/ Au, Ni/Sn, Ni/Cu/Sn, Cu/Ni, Cu/Ni/Au 중 어느 하나의 도금을 실시한 것이어도 좋다. 수지 볼을 섞음으로써 응력 완화 작용을 기대할 수 있다.
〈제6 실시예〉
다음으로, 다른 금속 볼로서 Al을 사용하는 경우를 설명한다. 고융점의 금속은 일반적으로 딱딱하지만, 저비용이고 부드러운 금속으로서 순수 Al이 있다. 순수 Al(99.99%)은 부드럽지만(Hv17), 통상은 Sn에 누설되기 어렵기 때문에 Ni/Au 도금, 또는 Ni/Sn, Ni/Cu/Sn 도금 등을 실시함으로써, 용이하게 Sn을 적실 수 있다. 진공 중에서 고온에서는 확산하기 쉬워서, 접속 조건에 따라서는 Ag가 함유된 Sn계 땜납을 사용하는 것 등으로 Al 등과의 Al-Ag 화합물을 형성할 수도 있다. 이 경우, Al 표면에 대한 메탈라이즈는 불필요하고, 비용 상에서의 장점이 크다. Al에 반응하기 쉽도록 Sn 안에 미량의 Ag, Zn, Cu, Ni 등을 넣어도 좋다. Al 표면을 완전하게 적시는 경우와, 얼룩 모양으로 적실 수도 있다. 얼룩 모양으로 하는 것은 응력이 걸린 경우, 접합 강도를 확보하고 있으면, 변형 시에 구속이 작아지기 때문에 변형하기 쉽고, 또한 누설되지 않은 부분은 마찰 손출로서 에너지를 흡수하기 때문에 변형능에 우수한 재료가 된다. 20∼40㎛의 Al 선에 Sn, Ni-Sn, Ag 등의 도금을 실시하고, 절단하여 입상으로 할 수도 있다. Al 입자는 질소 속에서 분사법 등으로 저비용으로 다량으로 제조할 수 있다. 표면을 산화시키지 않고 제조하는 것은 곤란하기 때문에, 처음에 산화되어도 메탈라이즈 처리를 실시함으로써 산화막을 제거할 수 있다.
〈제7 실시예〉
다음으로, Au 볼에 대하여 설명한다. Au 볼에 대해서는 Sn은 쉽게 누설되기 때문에 단시간의 접속이면 메탈라이즈는 불필요하다. 단지, 땜납 시간이 길면, Sn이 현저히 확산하고, 취약한 Au-Sn 화합물의 형성하여 불안하다. 이 때문에 유연한 구조로 하기 위해서는 Au 확산이 적은 In 도금 등도 유력하고, Ni, Ni-Au 등을 배리어로 하여도 좋다. 배리어층을 매우 얇게 함으로써, Au 볼이 변형하기 쉬워진다. Au와의 합금층 성장이 억제되는 메탈라이즈 구성이면, 다른 구성이어도 좋다. 다이 본드로 단시간 접합시키는 경우, 입계에 생기는 합금층은 얇기 때문에, 배리어를 설치하지 않아도 Au의 유연성에 의한 효과를 크게 기대할 수 있다. Au 볼과 In 땜납 볼의 조합도 가능하다.
〈제8 실시예〉
다음으로, Ag 볼에 대하여 설명한다. Ag 볼에 대해서도 Cu 볼과 마찬가지지만, Ag3Sn 화합물의 기계적 성질의 경도 등은 나쁘지 않기 때문에, 통상의 프로세스로 Ag 입자 사이를 화합물로 연결할 수도 있다. Cu 등에 섞어서도 사용 가능하다.
〈제9 실시예〉
다음으로, 금속 볼로서 금속 재료를 사용하는 경우를 설명한다. 합금계의 대표적인 예로서 Zn-Al계, Au-Sn계가 있다. Zn-Al계 땜납의 융점은 330∼370℃의범위가 중심이 되고, Sn-Ag-Cu, Sn-Ag, Sn-Cu계 땜납과의 계층 접속을 행하기 위해서는 적합한 온도 범위에 있다. Zn-Al계의 대표적인 예로서, Zn-Al-Mg, Zn-Al-Mg-Ga, Zn-Al-Ge, Zn-Al-Mg-Ge, 또한 이들에 Sn, In, Ag, Cu, Au, Ni 등의 어느 하나 이상을 함유한 것을 포함한다. Zn-Al계는 산화가 심하다는 것, 땜납의 강성이 높다는 것 등 때문에, Si를 접합한 경우 Si 칩에 균열을 발생시킬 우려가 지적되고 있으며(청수(淸水) 외:「다이아 터치용 Pb 없는 땜납용 Zn-Al-Mg-Ga 합금」 Mate99, 1999-2), 단순히 금속 볼로서 사용하면 이들 과제를 해결해야 한다.
그래서, 이들 과제를 해결할 필요로, 땜납의 강성을 낮추기 위해 Ni/땜납 도금, Ni/Cu/땜납, Ni/Ag/땜납, 또는 Au 도금한 내열성 플라스틱 볼을 Zn-Al계 볼 중에 균일하게 분산시켜 영율의 저감을 이 분산 입자는 Zn-Al 볼에 비해 작고 균일하게 분산시키는 것이 바람직하다. 변형 시에 유연한 탄성을 갖는 1㎛ 레벨의 플라스틱 볼이 변형함으로써, 열 충격 완화, 기계적 충격 완화의 효과가 크다. Zn-Al계 땜납 볼 안에 고무가 분산되면, 영율이 저감된다. Zn -Al계 땜납의 볼 사이에 플라스틱 볼이 거의 균일하게 들어가기 때문에 단시간의 용융으로 이 분산이 크게 어긋나지는 않는다. 열 분해 온도가 약 400℃인 플라스틱 볼이면, 저항 가열체에 의한 접합에서는 땜납 내부에서 유기물이 분해되지 않는다.
Zn-Al은 산화되기 쉽기 때문에 보관에 대해서도 고려하면, 표면에 Cu 치환의 Sn 도금을 실시하는 것이 바람직하다. Sn, Cu는 접속 시에 소량이면 Zn-Al 땜납으로 용해한다. Sn이 표면에 존재함으로써, 예를 들면, Cu 스템 상의 Ni/Au 도금 상으로의 접속이 용이하다. 200℃ 이상의 고온에서, Ni과 Sn의 합금층(Ni3Sn4) 성장속도는 Cu6Sn5 이상으로 크기 때문에, 화합물 형성이 불충분하다고 접합을 할 수 없는 것은 아니다.
또, 플라스틱 볼 이외에 Sn 볼을 5∼50% 혼입함으로써 Zn-Al계 땜납 사이에 Sn 층이 들어가 일부는 Zn-Al 볼끼리 접합되지만, 다른 부분은 주로 저온의 비교적유연한 Sn-Zn상 및 남겨진 Sn 등이 존재하기 때문에, Sn, Sn-Zn 상과 플라스틱 볼의 고무가 그 변형을 흡수한다. 특히 플라스틱 볼과 Sn 층과의 복합 작용에 의해 강성을 더욱 완화시키는 것을 기대할 수 있다. 또, 이 경우도, Zn-Al계 땜납의 고상선 온도는 280℃ 이상을 확보하고 있어서, 고온에서의 강도 상의 문제는 없다.
또한, Zn-Al계 땜납 볼에 Sn 도금을 실시하고, 볼에 고체 용융할 수 없는 Sn 상을 의도적으로 남겨서, Sn 층에서 변형을 흡수시킴으로써, Zn-Al의 강성을 완화시킬 수도 있다. 또한 강성 완화를 위해 메탈라이즈와 땜납으로 피복한 1㎛ 레벨의 플라스틱 볼을 섞은 상태에서 사용함으로써, 내 충격성이 향상하여 영율이 저하된다. Zn-Al계(Zn-Al-Mg, Zn-Al-Ge, Zn-Al-Mg-Ge, Zn-Al-Mg-Ga 등) 땜납 볼에 Sn, In 등의 볼, 또한 Sn 도금된 플라스틱 볼의 고무를 분산 혼입하여 페이스트를 이용함으로써, 마찬가지로 내 온도 사이클성, 내 충격성을 완화시켜 높은 신뢰성을 확보할 수 있다. Zn-Al계 땜납만으로는 딱딱하고(약 Hv120∼160), 강성이 높아 대형 Si 칩은 파괴될 우려가 있다. 그래서, 일부 볼 주변에 유연한 저온의 Sn 층, In 층이 존재하고, 또한 고무가 볼 주위에 분산됨으로써, 변형시키는 효과를 볼 수 있는 강성이 저하된다.
〈제10 실시예〉
도 5는 휴대 전화 등에 사용되고 신호 처리용에 사용되는 비교적 출력이 작은 모듈 등이 □15㎜를 넘는 대형인 경우에 모듈과 프린트 기판 사이의 열팽창 계수차를 리드로 완화하는 플랫 팩형 패키지 구조를 프린트 기판에 실장한 일례를 나타낸다. 이 종류의 형태는 열전도성이 우수한 중계 기판에 소자 이면을 다이 본드하여 와이어 본드로 중계 기판의 단자부를 두루는 방식이 일반적이다. 수개의 칩과 주위에 R, C 등의 칩 부품을 배치하여 MCM(멀티·칩·모듈)화하고 있는 예가 많다. 종래의 HIC(Hybrid IC), 파워 MOSIC 등이 대표적인 예이다. 모듈 기판 재료로서 Si 박막 기판, 저열팽창 계수를 가지며 고열전도의 AlN 기판, 저열팽창 계수의 유리 세라믹 기판, 열팽창 계수가 GaAs에 가까운 Al2O3 기판, 고 내열성으로 열전도를 향상시킨 Cu 등의 메탈 코어 유기 기판 등이 있다.
도 5의 (a)는 Si 기판(35) 상에 Si 칩을 실장한 예이다. Si 기판(35) 상에는 R, C 등을 박막으로 형성할 수 있기 때문에 보다 고밀도 실장이 가능하고, 여기서는 Si 칩(8)의 플립 칩 실장 구조를 나타내었다. Si 칩을 다이 본딩으로 접속하여 단자를 와이어 본딩으로 접속하는 방식도 가능하다. 도 5의 (b)는 프린트 기판(49)으로의 실장이 QFP-LSI형 모듈 구조로 하여 유연한 Cu계 리드(29)를 채택한 예이다. Cu 리드(29) 상의 메탈라이즈는 Ni/Pd, Ni/Pd/Au, Ni/Sn 등이 일반적이다. 리드(29)와 Si 기판(35)의 접속은 본 발명의 페이스트로 가압, 가열 접속한 것이다. 리드의 경우, 단자 열에 하나의 문자형으로 디스펜서로 공급하거나, 각 단자마다 인쇄하여 가압, 가열에 의해 각 단자를 분리시킬 수 있다. Si 칩의 Au, 또는 Cu 범프(34)는 Si 중계 기판(35)에 본 발명의 페이스트를 공급하여 접속한다.또는 기판측의 단자에 Sn 도금하여, Au-Sn, Cu-Sn 접합이 가능하다. 또한, 다른 접속 방법으로서 Au의 볼 범프로 하여 기판 상에는 Sn 도금 단자의 경우, 열압착하면 Au-Sn 접합이 되어 250℃의 리플로우 온도에 충분히 견딜 수 있는 접합이 된다. 또한, 내열성의 도전 페이스트의 사용도 가능하다. 칩 상에는 보호를 위해 실리콘겔(26), 또는 필러 또는 필러 및 실리콘 등의 고무를 혼입하여 저열팽창으로, 또한 어느 정도의 유연성을 갖고, 유동성과 경화 후의 기계적 강도를 유지한 에폭시계 수지, 실리콘 수지 등으로 리드 단자부를 포함하여 보호, 보강할 수 있다. 이에 따라, 지금까지의 큰 과제이던 온도 계층을 부착한 납 없는 접속을 실현시킬 수 있다.
또, Si 기판 대신에, AlN 기판, 유리 세라믹 기판, Al2O3 기판 등의 두께막 기판을 이용한 경우, R, C 등은 칩 부품에서의 탑재가 기본이 된다. 또한, 두께막페이스트로 레이저 트리밍에 의한 형성 방법도 있다. 두께막 페이스트에 의한 R, C의 경우, 상기 Si 기판과 마찬가지인 실장 방식이 가능하다.
도 5의 (b)는 Si 또는 GaAs 등의 칩(8)을 열전도성, 기계적 특성이 우수한 Al2O3 기판(19) 상에 페이스 업으로 탑재하여 펄스의 저항 가열체로 가압 접속하여 칩 부품을 리플로우 접속한 후, 세정하여 와이어 본딩하는 방식이다. 도 5의 (a)와 마찬가지로 수지 밀봉이 일반적이다. 수지는 도 5의 (a)에 나타낸 석영 필러 및 실리콘 등의 고무를 분산하여 저열팽창으로 열 충격을 완화시킬 수 있는 에폭시 수지, 또는 실리콘 수지, 또는 양자가 임의의 형으로 혼합된 수지이다. 또, 여기서는 칩, 칩 부품 탑재까지는 분할하지 않은 상태의 대형 기판에서 행하고, 그 후분할하여 리드를 접합한 후, 수지를 피복한다. GaAs와 Al2O3은 열팽창 계수가 비슷하고 본 페이스트 땜납은 Cu가 약 50% 포함되고, 또한 Cu 입자로 연결된 구조이기 때문에 우수한 열전도 특성을 갖는 구조이기도 하다. 열 방산성을 더욱 좋게 하기 위해서는 칩 바로 아래부의 메탈라이즈 아래에 서멀 비아(thermal via)를 설치함으로써, 기판의 이면으로부터의 방열도 가능하다. 이들 단자에 대한 본 발명의 페이스트 공급은 인쇄, 또는 디스펜서로 행한다. 리드(29)와 Al2O3 기판의 접속 부분이 되는 땜납 접합부(33)에도 본 발명의 페이스트를 사용할 수 있다.
Al 핀 접속의 경우, 무세정 타입이 가능하면, 핀 주위를 감는 형상으로 디스펜서, 인쇄로 페이스트를 공급하고, 저항 가열체, 레이저, 광 빔 등으로 가압 접속하거나, 또는 리플로우로 칩 부품과 동시에 일괄 접속하는 것이 가능하다. Al재의 경우에는 메탈라이즈로서 Ni 도금 등이 실시된다. 핀 접속의 경우, 무세정화로 실현하기 위해서는 얇게 가공하여 N2 분위기에서 저항 가열체로 가압 접속하게 된다.
도 5의 (c)는 메탈(39)을 내장하는 메탈 코어 기판에 실장하여 Al 핀(31)으로 밀봉한 모듈 구조의 일부를 나타낸다. 칩(13)은 페이스 다운 구조로, 열 방산용 더미 단자(45)를 설치하여 메탈 코어 기판의 메탈(39)에 직접 접속할 수도 있다. 접속은 LGA(Lead Grid Array) 방식으로, 칩측 전극은 Ni/Au 또는 Ag-Pt/Ni/Au로, 기판측 전극은 Cu/Ni/Au로, 본 발명의 페이스트로 접합한 것이다. 저열팽창으로 내열성의 폴리이미드나 또는 이와 동일한 내열성이 있는 빌드 업 기판을 사용하면, 소자(13)를 본 발명의 페이스트(36)를 이용하여 직접 탑재하는 온도 계층을 설치한 모듈 실장이 가능하다. 고발열 칩인 경우, 열은 서멀 비아를 통해 메탈(39)에 전도될 수도 있다. 서멀 비아 안은 Cu 입자가 접촉한 상태로 들어가 있기 때문에, 열이 메탈에 즉시 전도되는 열전도성이 우수한 구조이다. 여기서는 캡(31)을 접속하는 부분에 대해서도, 본 발명의 페이스트(36)를 이용하여 접속되어 있으며, 이들 페이스트(36)는 일괄하여 인쇄할 수 있다.
또, 본 발명의 소자에 대한 실시예로서, RF 모듈의 일례를 들었지만, 각종 이동체 통신기용의 대역 통과 필터로서 사용되고 있는 SAW(탄성 표면파) 소자 구조, PA(고주파 전력 증폭기) 모듈, Li 전지 감시용 모듈, 다른 모듈, 소자 등에 대해서도 마찬가지이다. 또한, 제품 분야로서는 이동 제품을 중심으로 하는 휴대 전화, 노트 퍼스널 컴퓨터 등에 한하지 않고 디지털화 시대를 맞이하여 새로운 가전품 등에 사용할 수 있는 모듈 실장품을 포함한다. 본 발명의 땜납은 Pb 없는 땜납의 고온계층용으로서 사용할 수 있는 것은 물론이다.
〈제11 실시예〉
도 6은 일반적인 플라스틱 패키지에 적용한 예이다. 종래는 Si 칩(25) 이면이 42 Alloy의 터브(53) 상에 도전 페이스트(54)로 접착되어 있다. 소자는 금선 (8) 등에 의한 와이어 본딩에 의해 리드(29)에 연결되어, 수지(5)로 몰드된다. 그 후, 리드에는 Pb가 없는 것에 대응한 Sn계의 도금이 실시된다. 종래는 프린트 기판 실장에 대하여 융점; 183℃의 Sn-37Pb 공정 땜납을 사용할 수 있기 때문에 최대220℃에서 리플로우 접속을 할 수 있었다. 그러나, Pb가 없게 되면 Sn-3Ag-0.5Cu(융점; 217∼221℃)로 리플로우 접속을 행하는 것으로 되기 때문에 리플로우 온도는 240℃ 전후가 되어, 종래에 비해 최고 온도가 약 20℃ 높아진다. 이 때문에, 종래 Si 칩(25)과 42 Alloy의 터브(53)의 접속에 사용된 내열성의 도전 페이스트에서 고온에서의 접착력이 저하되어 신뢰성에 영향을 주는 것을 예상할 수 있다. 그래서, 도전 페이스트 대신 본 발명의 땜납 페이스트를 사용함으로써, 다이 본드로 290℃ 전후로, Pb가 없는 접속을 할 수 있다. 이 플라스틱 패키지에 대한 응용은 Si 칩과 터브를 접속한 플라스틱 패키지 구조 전부에 적용할 수 있다. 리드의 형상에 대해서는 구조 상, GullWing 타입, Flat 타입, J-Lead 타입, Butt-Lead 타입, Leadless 타입이 있지만, 어느 경우에도 적용 가능한 것은 물론이다.
〈제12 실시예〉
도 7은 고주파용 RF 모듈 실장에 대한 응용을 더욱 구체화한 것이다. 도 7의 (a)는 모듈의 단면도이고, 도 7의 (b)는 상면의 Al 핀(31)을 워터마킹하여 볼 수 있는 평면도의 모델이다.
실제 구조는 전파를 발생하는 1x1.5㎜ 칩(13)의 MOSFET 소자가 멀티 밴드화에 대응하기 때문에, 수 개의 페이스 업 접속으로 탑재되어 있으며, 또한 주변에는 효율적으로 전파를 발생시키는 고주파 회로가 R, C 부품(17) 등으로 형성되어 있다. 칩 부품도 소형화되며, 1005, 0603 등이 사용되므로, 모듈의 종횡 치수도 7×14 정도의 소형으로 고밀도 실장되어 있다.
여기서는 땜납의 기능면만을 고려하여 대표적으로 소자 1개, 칩 부품 1개를 탑재한 모델의 예로 나타낸다. 또, 후술하는 바와 같이 칩(13), 칩 부품(17)은 본 발명의 땜납 페이스트에 의해 기판(43)에 접속되어 있다. Si(또는 GaAs) 칩(13)의 단자는 와이어 본딩(8)에 의해 기판(43)이 갖는 전극에 접속되고, 또한 관통 홀(44), 배선(45)을 통해 기판 이면의 외부 접속부가 되는 단자(46)와 전기적으로 접속된다. 칩 부품(17)은 기판이 갖는 전극과 땜납 접속되고, 또한 관통 홀(44), 배선(45)을 통해 기판 이면의 외부 접속부가 되는 단자(46)와 전기적으로 접속된다. 칩(13)은 실리콘겔로 피복되는 경우가 많다(이 도면에서는 생략). 칩 아래는 열 방산을 위한 서멀 비아(44)로서, 이면의 열 방산용 단자(42)에 유도되고 있다. 이 서멀 비아는 세라믹 기판인 경우에는 열전도성에 우수한 Cu계 두께막 페이스트로 충전된다. 비교적 내열성에 뒤떨어진 유기 기판을 사용하는 경우에는 본 발명의 페이스트를 사용함으로써, 칩 이면 접속, 칩 부품 접속 및 서멀 비아 등에 250∼290℃의 범위에서 땜납이 가능하다. 또한, 모듈 전체를 덮는 Al 핀(31)과 기판(43)은 코오킹 등으로 고정되어 있다. 본 모듈은 프린트 기판 등에 대해 외부 접속부가 되는 단자(46)와의 땜납 접속에 의해 실장되는 것이며, 온도 계층 접속이 필요하다.
도 7의 (c)는 프린트 기판(49)에 이 RF 모듈 이외에 BGA 타입의 반도체 장치 및 칩 부품(17)을 탑재한 예이다. 반도체 장치는 반도체 칩(25)을 중계 기판(14) 상에 본 발명의 땜납 페이스트를 이용하여 페이스 업 상태에서 접속하고, 반도체 칩(25)의 단자와 중계 기판(14)의 단자를 와이어 본딩(8)에 의해 접속한 것으로, 그 주위는 수지 밀봉되어 있다. 예를 들면, 반도체 칩(25)은 중계 기판(14)에 저항 가열체를 이용하여 290℃에서 5초간 땜납 페이스트를 용융시켜 다이 본딩을 행한다. 또한, 중계 기판(14)의 이면에는 땜납 볼 단자(30)가 형성되어 있다. 땜납 볼 단자(30)에는 예를 들면, Sn-3Ag-0.5Cu의 땜납이 이용되고 있다. 또한, 기판(49)의 이면에도, 여기서는 TSOP-LSI 등의 반도체 장치가 땜납 접속되어 있으며, 소위 양면이 실장된 예로 되어 있다.
이 양면 실장법으로는 우선, 프린트 기판(49) 상의 전극 부분(18)에 예를 들면, Sn-3Ag-0.5Cu의 땜납 페이스트를 인쇄한다. 그리고, TSOP-LSI50 등의 반도체 장치의 탑재면측으로부터 땜납 접속을 행하기 위해 TSOP-LSI50을 탑재하여 최대240℃에서 리플로우 접속한다. 다음으로, 칩 부품, 모듈, 반도체 장치를 탑재하여 최대240℃에서 리플로우 접속함으로써 양면 실장을 실현한다. 먼저, 이와 같이 내열성이 있는 가벼운 부품을 리플로우하고, 후에 내열성이 없는 무거운 부품을 접속하는 것이 일반적이다. 후에 리플로우 접속하는 경우, 처음에 접속한 측의 땜납을 낙하시키지 않는다는 것이 필요 조건이고, 재용융시키지 않는 것이 이상적이다.
리플로우, 리플로우 양면 실장의 경우, 이미 실장된 이면의 이음새 온도가 땜납의 융점 이상으로 도달하는 경우도 있지만, 부품이 낙하하지 않으면 문제없는 경우가 많다. 리플로우 경우, 기판면 및 기판의 상하면의 온도차가 적기 때문에, 기판의 휘어짐이 적고, 경량 부품이 녹더라도 표면 장력의 작용으로 낙하하지 않는다. 또, 본 발명의 Cu 볼, Sn의 조합을 대표적인 예로 나타내었지만, 청구항에서 나타낸 다른 조합에 대해서도 마찬가지로 유효한 것은 물론이다.
〈제13 실시예〉
다음으로, RF 모듈을 더욱 저비용화하기 위해 본 발명의 페이스트를 이용한 수지 밀봉 방식에 대하여 이하에 나타낸다.
도 8은 수지 밀봉 방식의 RF 모듈 조립 공정(a)과 그 후에 모듈을 프린트 기판에 실장하는 2차 실장 조립 공정(b)을 나타낸다. 도 9는 도 8에 도시한 RF 모듈 조립 공정(a)의 순서를 나타내는 단면 모델을 나타낸다. Al2O3 다층 세라믹 기판 (43)의 치수는 100∼150㎜로 크고, 후에 모듈 기판별로 분할하기 위한 브레이크용 슬릿(62)이 설치되어 있다. Al2O3 다층 기판(43) 상의 Si 칩(13)이 다이 본드되는 위치에는 캐비티(오목부: 61)가 형성되고, 그 면은 Cu 두께막/Ni/Au 도금, 또는 Ag-Pt/Ni/Au가 실시되어 있다. 다이 본드 바로 아래에는 몇 개의 서멀 비아(Cu 두께막 도체 등이 충전되어 있음: 44)가 형성되고, 기판 이면의 전극(45)에 연결되어, 다층 프린트 기판(49)을 통해 열 방산되는 구조로 되어 있다[도 9의 (d)]. 이에 따라, 수 와트의 고출력 칩의 발열도 원활하게 열 방산된다. Al2O3 다층 기판(43)의 전극재는 Ag-Pt 두께막 도체를 이용하였다. 중계 기판(여기서는 Al2O3)의 종류, 제법에 따라 Cu 두께막 도체(또는 W-Ni, Ag-Pd 도체도 가능함)도 이용될 수 있다. 칩 부품이 탑재되는 전극부는 Ag-Pt 두께막/Ni/Au 도금의 구성이다. 또, Si 칩측의 이면 전극은 여기서는 Ti/Ni/Au 박막을 이용하였지만, 이에 한정되는 것이 아니라, Cr/Ni/Au 등이 일반적으로 사용되고 있는 박막이어도 가능하다.
Si 칩(13)의 다이 본드와 칩 부품(17)의 리플로우(상세한 설명은 후술함) 후, Al2O3 다층 기판 세정 후에 와이어 본딩(8)이 행해진다〔도 9의 (b)〕. 또한, 수지를 인쇄하여 공급하여 도 9의 (c)의 단면을 얻는다. 수지는 실리콘 수지, 또는 저탄성 에폭시 수지로 일괄적으로 덮도록, 도 10에 도시한 바와 같이 스키지(65)를 이용하여 인쇄하여 Al2O3 다층 기판(43) 상에서 일괄적으로밀봉부(73)를 형성한다. 수지 경화 후, 레이저 등에 의해 인식 마크를 넣고, 기판을 분할하여 특성 체크를 행한다. 도 11은 Al2O3 다층 기판을 분할하여 완성한 모듈을 프린트 기판에 탑재하고, 리플로우 후의 사시도를 나타낸다. 모듈은 LGA 구조로 함으로써, 프린트 기판에 대한 고밀도 실장을 가능하게 한다.
도 8의 (a)의 모듈 조립 공정 순서를 참조하면서 보충하면, 본 발명의 페이스트는 칩 부품에 대해서는 인쇄로 공급되고 캐비티부의 칩(13)에 대해서는 디스펜서로서 공급된다. 우선, 칩 저항, 칩 컨덴서 등의 수동 소자(17)를 탑재한다. 다음으로, 1x1.5㎜의 칩(13)을 탑재함과 동시에 가열체로 290℃에서 가볍고 균등하게 Si 칩을 압박하여 평탄화를 도모하여 다이 본드를 행한다. Si 칩(13)의 다이 본드와 칩 부품(17)의 리플로우는 주로 Al2O3 다층 기판하의 히터 가열에 의해 일련의 공정으로 행해진다. 보이드를 제거하기 위해 Cu 볼에는 Sn 도금한 것을 사용하였다. 290℃에서 Cu 볼은 연화 경향이 있고, Sn은 고온에서 유동성을 좋게 하여, Cu, Ni와의 반응을 활발화시킨다. Cu 입자끼리와, Cu 입자와 메탈라이즈 사이가 접촉된 상태이면, 접촉 부분은 화합물이 형성된다. 일단, 화합물이 형성되면 화합물의 융점이 높기 때문에 2차 리플로우의 250℃에서도 용융하지 않는다. 또한, 다이 본드로서는 2차 리플로우 온도보다 높기 때문에 Sn은 충분히 누설되어 퍼지고, 화합물화하기 때문에 2차 리플로우 시에는 화합물층이 고온에서의 강도를 충분히 확보하기 때문에 수지 밀봉한 구조라도, Si 칩이 움직이지 않는다. 또한, 저융점의 Sn이 재용융하여도, 이미 고온에서의 열 이력을 받고 있기 때문에 250℃에서도 흐르기 시작하는 것은 아니다. 이 때문에 Si 칩은 2차 리플로우 시에는 정지 상태로 있어, 모듈 특성에 영향을 주지 않는다.
본 발명의 페이스트를 이용한 경우와, 종래의 Pb계 땜납(290℃에서 리플로우 가능)을 이용한 경우의 수지가 제공하는 영향에 대하여 이하에 적는다.
도 12는 종래의 Pb계 땜납(고상선: 245℃)을 이용하여 필러가 포함된 고탄성 에폭시계 수지(메탈라이즈로서 일반적으로 사용되고 있는 Sn 또는 Sn-Pb 도금 칩 부품의 경우, 이 땜납이 재용융할 때의 융점은 Sn-Pb의 공정상이 형성되기 때문에 약 180℃로 저하된다. 따라서, 이 수지에 의한 압력에 의해, 땜납의 유출 온도인 180℃에서의 수지의 탄성율은 1000MPa임: 68)를 이용하여 밀봉한 모듈을 이용해서 프린트 기판에 Sn-Pb 공정 땜납으로 2차 리플로우(220℃) 접속한 경우에[도 11에 나타낸 실장 상태에 가까운 구성으로, 땜납(30) 조성은 여기서는 Sn-Pb 공정을 사용], 칩 부품(17)으로 땜납 유출(71)에 의한 쇼트가 일어난 현상을 모델화한 것이다. Pb계 땜납의 융점은 245℃의 고상선 온도이지만, 칩 부품 전극에 Sn-Pb 땜납 도금이 실시되고, 또한, 기판 측에는 Au 도금이 실시되어 있으며, 융점은 180℃ 전후로 되어 있다. 따라서, 2차 리플로우(220℃)에서는 재용융 상태로 되어 있다. Pb계 땜납이 고체로부터 액체로 변화할 때, 땜납은 3.6%의 체적 팽창이 급격히 발생된다. 칩 부품의 측면의 필렛을 형성하고 있는 Pb계 땜납(76)의 재용융 팽창압(70)과 수지 압력(69)이 강한 힘으로 밸런스를 유지하여 구조상 약한 개소인 칩 상면의 수지와의 계면을 박리하고, 땜납 유출에 의해 반대측의 전극부에 대한 단락이 높은 확률(70%)로 발생하였다. 이 단락 현상은 고온(180℃)에서의 수지의 탄성율을 낮춤으로써, 그 발생율을 저감시킬 수 있음을 알 수 있었다. 에폭시계수지로서는 유연하게 하는 것은 한계가 있기 때문에, 유연한 실리콘 수지에 필러 등을 넣어 탄성율을 올려주었다. 그 결과, 180℃에서의 탄성율이 10MPa 이하인 경우에는 땜납의 유출이 없음을 알 수 있었다. 또한 탄성율을 올려, 180℃에서 200MPa로 하면 2%의 발생이 있었다. 이로써, 재용융하는 땜납 구조에서는 수지의 탄성율로서, 180℃에서 200MPa 이하일 필요가 있다.
그래서, 본 발명의 페이스트 구조에 있어서의 유출에 미치게 하는 영향에 대하여 종래 땜납과 비교 고찰 결과를 도 13에 도시한다. 상술한 바와 같이 본 발명 페이스트로 접합하면, 용융 부분의 Sn이 차지하는 체적은 약 절반으로, Sn 자체의 값이 작은 것과도 관계있고, 이 체적 팽창율은 1.4%가 되며, Pb계 땜납의 1/2.6과 비교하여 작은 값을 나타낸다. 또한, 도 13 중의 현상 모델로 도시한 바와 같이 Cu 입자 사이가 점 접촉 상태에서 접합되어 있기 때문에 Sn이 녹더라도 수지로부터의 압력이 구속되어 있는 Cu 입자의 반작용에 의해, 깨뜨려지지 않기 때문에 용융 땜납의 경우와 전혀 다른 현상이 된다고 예상된다. 즉, Sn의 유출에 의한 전극 사이의 단락이 발생될 확률이 낮다고 예상된다. 이 때문에 필러가 들어가더라도 유연하게 설계한 에폭시계 수지로, 땜납의 유출을 방지할 수 있다. 또, 도 13의 결과로부터, 완전 용융하였다고 가정하여 체적 팽창율에 반비례한 수지의 탄성율이 허용되면, 단순하게 가정하면 500MPa에 상당한다. 실제는 Cu 입자에 의한 반발력의 효과를 기대할 수 있기 때문에 더욱 높은 탄성율을 갖는 수지라도 유출은 발생하지 않은 것이 예상된다. 에폭시계 수지로서 가능하면, 기판 분할이 기계적으로 가능하기 때문에, 레이저 등에 의해 수지에 절결부를 설치하지 않아도 되고, 양산성 효율도 향상한다.
상기 모듈 실장은 다른 세라믹 기판, 유기의 메탈 코어 기판, 빌드 업 기판에도 적용할 수 있다. 또한, 칩 소자는 페이스 업, 페이스 다운이어도 좋다. 또한, 모듈로서는 탄성 표면파 모듈, 파워 M0SIC, 메모리 모듈, 멀티 칩 모듈 등에도 응용할 수 있는 것이다.
〈제14 실시예〉
다음으로, 모터 드라이버 IC 등의 고출력 칩의 수지 패키지에 대한 적용예를 나타낸다. 도 14의 (a)는 리드 프레임(51)과 열 확산판(52)을 접합시켜 코오킹한 평면도이다. 도 14의 (b)는 패키지 단면도이고, 도 14의 (c)는 그 일부의 확대이다. 이는 본 발명의 땜납 페이스트를 이용하여 열 확산판(히트 싱크: 52) 상에 반도체 칩(25)을 접합한 것이다. 그리고, 리드(51)와 반도체 칩(25)의 단자를 와이어 본딩(8)에 의해 접속하여 수지 밀봉하고 있다.
리드 재료는 Cu계이다.
도 15는 패키지 공정도를 나타낸다. 우선, 리드 프레임(51)과 열 확산판 (52)을 코오킹하여 접합한다. 그리고 코오킹하여 접합된 열 확산판(52) 상에는 땜납 페이스트(36)를 공급하여 반도체 칩(25)을 다이 본드한다. 다이 본드 접속된 반도체 칩(25)이 보다 상세히 도시하기 위해, 리드(51)와 금선(8) 등에 의해 와이어 본딩된다. 그 후, 수지 밀봉되어, 댐 절단 후, Sn계 땜납 도금이 실시된다. 그리고, 리드 절단 성형되어, 열 확산판의 절단이 행해져 완성한다. Si 칩의 이면 전극은 Cr-Ni-Au, Cr-Cu-Au,Ti-Pt-Au 등이 일반적으로 사용되는 메탈라이즈이면 가능하다. Au가 많은 경우도, Au-Sn의 융점이 높은 Au 리치 측의 화합물이 형성되면 좋다. 다이 본드 접합에 대해서는 땜납을 인쇄로 공급 후, 펄스의 저항 가열체로, 초기 가압 1kgf, 300℃에서 5초간 행하였다.
대형 칩에 대해서는 특히 딱딱한 Zn-Al계인 경우, 고무, 저팽창 필러를 넣어 높은 신뢰성으로 하는 것이 바람직하다.
〈제15 실시예〉
도 16은 BGA, CSP의 예로, 칩(25)과 중계 기판(14)은 270℃에서도 강도를 확보할 수 있는 Cu 볼(80)의 Pb가 없는 계층 접속의 패키지이다. 지금까지는 칩과 세라믹계의 중계 기판과의 접속에는 Pb-(5∼10)Sn의 고융점 땜납을 사용하여 계층을 확보하였지만, Pb가 없으면 그에 대신하는 것도 없었다. 그래서, Sn계 땜납을 이용하여 화합물화함으로써, 리플로우 시에 땜납 부분은 녹더라도, 접합하고 있는 부분은 녹지 않고, 접합 강도를 갖는 구조를 제안하는 것이다. 도 16의 (a)는 BGA, CSP의 단면 모델로, 중계 기판으로서는 빌드 업 기판, 메탈 코어 기판, 세라믹계 기판 등을 생각할 수 있지만, 여기서는 빌드 업 기판 등의 유기계 기판을 취급하였다. 범프 형상은 (b)는 볼, (c)는 와이어 본드 범프, (d)는 변형하기 쉬운 구조의 Cu 도금 범프의 확대이다. 외부 접속 단자는 Cu 패드 또는 Ni/Au 도금(83) 상에 볼 또는 페이스트로 Sn-Ag-Cu계 땜납(30)이 공급된다.
도 16의 (a)의 경우, Si 칩(25) 측의 박막 전극(82) 상에 Sn을 증착, 도금, 페이스트, 금속 볼과 땜납 볼을 복합해서 이루어진 페이스트 등으로 공급하고, 그 위에 Cu, Ag, Au 등의 볼 또는 Al에 Au 도금한 볼 등의 금속 볼(80), 또는 메탈라이즈한 유기의 수지 볼을 열압착하여 박막 전극재(Cu, Ni, Ag 등)와의 접촉부(84) 및 그 근방에서 Sn과의 금속간 화합물(84)을 형성시킴으로써, 리플로우에 견디는 접속을 가능하게 할 수 있다. 다음으로, 칩에 형성된 볼 전극을 미리, 금속 볼과 땜납(Sn, Sn-Ag, Sn-Ag-Cu, Sn-Cu 등에 In, Bi, Zn을 포함하는 것이어도 가능) 볼을 혼합하여 페이스트 등을 공급한 중계 기판(Al2O3, AlN, 유기, 빌드 업, 메탈 코어)의 전극 상에 위치 결정하여 열압착함으로써, 마찬가지로 중계 기판 전극(83)과 Sn과의 금속간 화합물(84)을 형성시킴으로써, 280℃에 견디는 구조체가 된다. 범프 높이의 변동이 있어도 복합 페이스트가 흡수한다. 그리고, 땜납 범프부와 Si 칩 전극부에 대한 응력 부담이 적고, 범프의 수명 향상, 낙하 등의 충격에 대한 기계적으로 보호하기 때문에, 영율: 50∼1500OMpa, 열팽창 계수: 10∼60×10-6/℃의 유동성에 우수한 무용제(無溶劑)계 수지(81)를 충전한 높은 신뢰 BGA, CSP로 할 수 있다.
이하, 도 16의 (b), (c), (d)의 프로세스에 대하여 기록한다.
도 17은 도 16의 (b)에 도시한 Cu 볼(80) 방식에 있어서의 Si 칩(25)과 중계 기판(14) 사이의 접속 프로세스를 나타낸다. Si 칩(20) 상의 전극 단자(82)는 이 경우에 Ti/Pt/Au로 하였지만, 특별히 한정되는 것은 아니다. 웨이퍼 프로세스 단계에서 각 칩 상의 박막 전극(82)에 Sn 도금, 또는 Sn-Ag-Cu계 땜납, 또는 금속 볼과 땜납 볼을 복합한 페이스트(85) 등을 공급한다. Au는 주로 표면 산화 방지를 위해 약 0.1㎛ 이하로 얇으며, 이 때문에 용융 후는 땜납 중에 고체 용융한다. Pt와 Sn과의 화합물층은 Pt3Sn, PtSn2 등 여러 종류가 존재한다. 볼(80) 직경이 큰경우, 볼 고정용 땜납(85)을 두껍게 공급할 수 있는 인쇄 방식이 바람직하다. 또, 미리, 볼에 땜납 도금한 것을 사용하여도 좋다.
도 17의 (a)는 Sn 도금(23)된 단자 상에 플럭스(4)를 도포한 후, 150㎛의 금속 볼(Cu 볼: 80)을 메탈 마스크의 가이드로 위치 결정 고정한 상태이다. 웨이퍼 또는 칩 상의 어떤 볼도 박막 전극(82) 중앙부에 확실하게 접촉하도록, 평탄한 펄스 전류의 저항 가열체 등으로 290℃에서, 5초간 가압 용융시킨다. 칩 내의 Cu 볼 치수의 변동에 의해, 그 중에는 전극부와 접촉하지 않는 것이 있고, 고온에 있어서의 Cu의 소성 변형도 관계하지만, 접근하고 있으면, 합금층이 형성될 가능성은 높다. 만일 합금층을 형성할 수 없어 Sn 층에서 접촉하고 있는 범프가 몇 가지 발생하여도, 대다수의 범프가 합금층을 형성하고 있으면, 문제는 없다. 복합 페이스트(34)의 경우, Cu 볼이 전극부에 접촉하지 않아도 접속 후는 Cu 볼의 연결로 전극부와 연결되어, 고온 시에도 강도를 갖는다.
용융 후의 전극부의 단면은 도 17의 (b)가 되고, Cu 볼은 단자에 접촉하여 접촉한 개소(84)는 Pt-Sn, Cu-Sn과의 화합물로 연결된다. 이 상태에서는 완전하게 화합물로 연결되지 않아도, 이후 공정에서의 가열, 가압 등에 의해 합금층이 성장하여 연결되는 경우도 있다. 주변에는 Sn의 필렛이 형성되지만, Cu 전체에는 누설되어 넓어지지 않은 경우가 많다. 볼을 접속한 후, 웨이퍼 또는 칩마다 세정 후(웨이퍼의 경우에는 칩마다 절단함), 펄스 전류의 저항 가열체로 칩의 이면을 흡착하고, 볼 단자를 빌드 업 중계 기판(14)의 전극 단자(83) 상의 복합 페이스트(36)에 위치 결정 고착하고, 질소를 분무하여 290℃에서 5초간 가압 용융시킨다. 이후공정으로 수지 충전하지 않은 경우에는 플럭스를 이용하여도 좋다.
도 17의 (c)는 가압 용융 후의 단면으로, Si 칩측의 전극 단자(82)로부터, 중계 기판측의 전극 단자(83)까지는 고융점의 금속, 금속간 화합물(41) 등이 시리즈로 연결되어 있기 때문에 이 후의 리플로우 공정이라도, 박리되지 않는다. 볼 범프의 높이 변동으로, 그 중에는 중계 기판 상의 전극에 접촉하지 않은 범프도 존재하지만, 금속간 화합물로 연결되기 때문에 리플로우 시라도 문제는 없다.
도 16의 (c)는 Si 칩측의 와이어 본딩 단자(Cr/Ni/Au 등: 48)에 Cu, Ag, Au 등의 와이어 범핑 단자(86) 등으로 열압착(초음파를 가하는 경우도 있음)으로 접속한 예이다. 와이어 범핑 단자의 특징은 모세관으로 변형한 형상과 네크부의 균열이다. 네크부의 균열에 의한 높이 변동이 크고, 가압 시에 평탄화되는 것도 있지만, Cu와 Sn의 혼합 페이스트로 연결되기 때문에 문제는 없다. 와이어 범핑 단자로서, Sn에 좋도록 누설되고, 또한 유연한 재료인 Au, Ag, Cu, Al이 있다. Al인 경우, Al에 누설되는 땜납에 한정되기 때문에 선택 폭은 좁지만 가능하다. 도 16의 (b)와 마찬가지로, 좁은 간극의 세정은 작업상 곤란함으로 수반하므로, 무세정 프로세스를 전제로 한다. 그리고 위치 결정 후, 질소를 분무하여 열압착함으로써, 이와 마찬가지로 중계 기판 전극과 Sn의 금속간 화합물(41)을 형성시킬 수 있다. 도 16의 (b)와 마찬가지로, 280℃에 견디는 접속 구조가 된다.
도 16의 (d)의 프로세스를 도 18에 도시한다. 웨이퍼 프로세스로, Si 칩 (25)의 소자 상에 Cu 단자(87)와 폴리이미드 절연막(90) 등으로 이전하여 Cu 도금(88)에 의해 범프를 형성하는 방식이다. 포토레지스트(89)와 Cu 도금(88) 기술을 이용하여 단조로운 범프가 아닌, 평면 방향의 응력에 대하여 변형하기 쉽고 가는 네크부를 설치한 Cu 도금 범프 구조(91)이다. 도 18의 (a)는 웨이퍼 프로세스로 형성하는 단면 모델로, 이전한 단자 상에서 응력 집중이 없도록, 변형하기 쉬운 구조를 포토레지스트(89)와 도금으로 형성한 후, 포토레지스트를 제거하면 Cu 범프가 형성된다. 도 18의 (b)는 중계 기판(14) 상에 Cu와 Sn의 복합 페이스트를 도포한 후에 그 칩의 Cu 범프(91)를 위치 결정하여 질소 분위기 중, 플럭스 없이 가압, 가열(290℃, 5초)하면, Cu 범프와 Cu 단자 사이가 Cu6Sn5의 금속간 화합물(84)로 결합된 단면을 나타낸다.
<제16 실시예>
다음으로, 땜납 페이스트의 금속 볼(대표 조성으로서 Cu를 선정)과, 땜납 볼(대표 조성으로서 Sn을 선정)의 적정 비율을 검사하기 위해, Cu에 대한 Sn의 중량 비율(Sn/Cu)을 매긴 결과를 도 19에 도시한다. 평가법은 리플로우 후의 단면 관찰에 의해, Cu 입자끼리의 접촉, 접근 상태 등으로부터, 페이스트로서의 적정 배합량을 검토하였다. 사용한 플럭스는 통상의 무세정 타입이다. Cu, Sn의 입자 직경은 여기서는 20 ~ 40㎛로 비교적 큰 입자를 사용하였다. 그 결과, 적어도 Sn/Cu 비율로서, 0.6 ~ 1.4의 범위가 바람직하고, 그 중에서도 특히 0.8 ~ 1.0의 범위가 바람직하다. 입자 직경은 그 크기가 커도 50㎛ 이하이지 않으면, 미세화에 대응될 수 없다. 통상은 20 ~ 30㎛ 레벨이 사용되기가 쉽다. 미세화(피치, 단자 직경, 간극 등)에 대하여 여유가 있는 입자 직경으로서, 5 ~ 10㎛ 레벨의 미세한 직경도 가능하다. 그러나, 너무 미세화하면, 표면적이 커지기 때문에, 플럭스의 환원 능력에 한계가 있고, 땜납 볼 잔류의 문제 및 Cu-Sn 화합화가 가속됨에 따라, Sn의 유연한 특성을 잃게 될 우려도 있다. 땜납 (Sn)은 최종적으로는 녹기 때문에 입자 직경과는 관계가 없지만, 페이스트의 상태로 Cu와 Sn을 균일하게 분산시킬 필요가 있어서, 양자의 입자 직경을 갖추는 것이 기본이다. 또한, Cu 입자 표면은 땜납이 젖어지기 쉽게 하기 위해서, Sn 도금을 약 1㎛ 실시할 필요가 있다. 이에 따라, 플럭스에 대한 부담을 감소시킬 수 있다.
복합 땜납의 강성을 저감시키기 위해서는 금속과 땜납 중에 메탈라이즈된 유연한 플라스틱 볼을 분산시키는 것이 효과적이다. 특히, 딱딱한 금속인 경우에는 변형, 열충격에 대하여, 변형을 흡수하기 때문에 신뢰성 향상에 효과적이다. 이와 마찬가지로, 복합 땜납에 메탈라이즈된 인바, 실리카, 알루미나, AlN, SIC 등의 저열팽창을 분산시킴으로써, 이음새의 응력을 저감시키기 때문에 높은 신뢰성을 기대할 수 있다. 또한, 합금은 기계적 특성보다도 융점을 낮추는 새로운 재료로서 주목받지만, 일반적으로 딱딱한 재료이기 때문에, 메탈라이즈된 Al 등의 유연한 금속 볼, 플라스틱 볼 등을 분산시킴으로써 개선된 품질을 도모할 수 있다.
본 발명에 따르면, 온도 계층 접속에 있어서, 고온 시에 접속 강도를 유지할 수 있는 땜납을 제공할 수 있다.
또한, 본 발명에 따르면, 고온 시에 접속 강도를 유지할 수 있는 땜납을 이용한 온도 계층 접속 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 고온 시에 접속 강도를 유지할 수 있는 땜납을 이용하여 접속된 전자 기기를 제공할 수 있다.

Claims (22)

  1. IC 칩과 상기 IC 칩을 탑재한 탭과 상기 칩과 와이어에 의하여 전기적으로 접속된 리드를 구비한 반도체 장치에 있어서,
    상기 IC 칩과 탭을 접속하는 땜납은 적어도 Sn 볼 또는 In 볼 중 어느 하나와, 상기 Sn 또는 In보다 융점이 높은 금속 볼을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 금속 볼은 Cu 볼인 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 땜납은 플라스틱 볼을 더 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 땜납은 Bi를 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 금속 볼의 표면은 Sn 또는 Sn 합금으로 도금되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 금속 볼의 직경은 5㎛에서 10㎛인 것을 특징으로 하는 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 금속 볼의 직경은 20㎛에서 40㎛인 것을 특징으로 하는 반도체 장치.
  8. 제1항 또는 제2항에 있어서,
    상기 Sn 볼 또는 IN 볼과 상기 금속 볼의 비율이 0.6에서 1.4인 것을 특징으로 하는 반도체 장치.
  9. 제1항 또는 제2항에 있어서,
    상기 Sn 볼 또는 In 볼과 상기 금속 볼의 비율이 0.8에서 1.0인 것을 특징으로 하는 반도체 장치.
  10. 제1항 또는 제2항에 있어서,
    상기 땜납의 Sn 또는 In의 융점은 Sn-Ag-Cu계 땜납의 융점보다 낮고, 상기 땜납의 Cu의 융점은 Sn-Ag-Cu계 땜납보다 높은 것을 특징으로 하는 반도체 장치.
  11. 제1항 또는 제2항에 있어서,
    상기 땜납에 의한 접속부는 Sn-Ag-Cu계 땜납의 융점에 있어서, 상기 금속 볼끼리가 연결되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제1항 또는 제2항에 있어서,
    상기 땜납에 의한 접속부는 Cu 볼과 상기 Cu 볼의 틈새를 메우고 있는 Sn과 상기 Cu와 상기 Sn으로 형성된 Cu6Sn5를 포함하는 것을 특징으로 하는 반도체 장치.
  13. 반도체 칩과, 적어도 저항 또는 콘덴서인 전자 부품과, 상기 반도체 칩 및 상기 전자 부품을 실장한 기판을 포함하는 반도체 모듈에 있어서,
    상기 반도체 칩의 전극과 상기 기판의 전극은 와이어로 접속되고, 또한 상기 반도체 칩의 뒷면은 땜납에 의하여 상기 기판에 실장되며, 상기 땜납은 적어도 Sn 볼 또는 In 볼 중 어느 하나와, 상기 Sn 또는 In보다 융점이 높은 금속 볼을 포함하는 것을 특징으로 하는 반도체 모듈.
  14. 제13항에 있어서,
    상기 금속 볼은 Cu 볼인 것을 특징으로 하는 반도체 모듈.
  15. 반도체 칩과, 적어도 저항 또는 콘덴서인 전자 부품과, 상기 반도체 칩 및 상기 전자 부품을 실장한 기판을 포함하는 반도체 모듈에 있어서,
    상기 반도체 칩의 전극과 상기 기판의 전극은 와이어로 접속되고, 또한 상기 반도체 칩은 접속부에 의하여 상기 기판에 실장되며, 상기 접속부는 Cu 볼과 상기 Cu 볼의 틈새를 메우고 있는 Sn과 상기 Cu와 상기 Sn으로 형성된 Cu6Sn5를 포함하는 것을 특징으로 하는 반도체 모듈.
  16. 제13항에 있어서,
    상기 전자 부품은 상기 땜납에 의해 상기 기판에 실장되어 있는 것을 특징으로 하는 반도체 모듈.
  17. 제13항에 있어서,
    상기 전자 부품과 상기 기판은 Sn-Sb 땜납에 의해 실장되어 있는 것을 특징으로 하는 반도체 모듈.
  18. 제13항에 있어서,
    상기 기판은 상기 반도체 칩이 실장되는 부분에 스루홀을 구비하며, 상기 스루홀의 내부는 상기 땜납에 의하여 충전되어 있는 것을 특징으로 하는 반도체 모듈.
  19. 제13항에 있어서,
    상기 기판은 상기 반도체 장치가 실장된 면의 반대측에 상기 땜납 중의 Sn보다 융점이 높고, 또한 상기 땜납 중의 Cu보다 융점이 낮은 제2의 땜납을 사용하여 상기 반도체 모듈을 제2의 기판에 실장하기 위한 제2의 전극을 구비하는 것을 특징으로 하는 반도체 모듈.
  20. 제19항에 있어서,
    상기 제2의 땜납은 Sn-Ag-Cu계 땜납인 것을 특징으로 하는 반도체 모듈.
  21. 제13항 또는 제15항에 있어서,
    상기 반도체 모듈은 수지에 의해 밀봉되어 있는 것을 특징으로 하는 반도체 모듈.
  22. 제13항 또는 제15항에 있어서, 상기 반도체 모듈은 RF 모듈인 것을 특징으로 하는 반도체 모듈.
KR1020030065903A 2000-06-12 2003-09-23 반도체 모듈 KR100724030B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000180719 2000-06-12
JPJP-P-2000-00180719 2000-06-12
JP2000396905 2000-12-25
JPJP-P-2000-00396905 2000-12-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032783A Division KR100428277B1 (ko) 2000-06-12 2001-06-12 전자 기기

Publications (2)

Publication Number Publication Date
KR20030078854A true KR20030078854A (ko) 2003-10-08
KR100724030B1 KR100724030B1 (ko) 2007-06-04

Family

ID=26594053

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-2001-0032783A KR100428277B1 (ko) 2000-06-12 2001-06-12 전자 기기
KR1020030065902A KR100724031B1 (ko) 2000-06-12 2003-09-23 Pb 프리 접속재료
KR1020030065903A KR100724030B1 (ko) 2000-06-12 2003-09-23 반도체 모듈

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR10-2001-0032783A KR100428277B1 (ko) 2000-06-12 2001-06-12 전자 기기
KR1020030065902A KR100724031B1 (ko) 2000-06-12 2003-09-23 Pb 프리 접속재료

Country Status (4)

Country Link
US (4) US7075183B2 (ko)
JP (5) JP3414388B2 (ko)
KR (3) KR100428277B1 (ko)
TW (3) TWI248842B (ko)

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
US6577018B1 (en) * 2000-08-25 2003-06-10 Micron Technology, Inc. Integrated circuit device having reduced bow and method for making same
US7722962B2 (en) * 2000-12-21 2010-05-25 Renesas Technology Corp. Solder foil, semiconductor device and electronic device
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP3891346B2 (ja) * 2002-01-07 2007-03-14 千住金属工業株式会社 微小銅ボールおよび微小銅ボールの製造方法
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
US6926955B2 (en) * 2002-02-08 2005-08-09 Intel Corporation Phase change material containing fusible particles as thermally conductive filler
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
CN100474539C (zh) * 2002-03-12 2009-04-01 费查尔德半导体有限公司 晶片级涂覆的铜柱状凸起
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
US20040084508A1 (en) * 2002-10-30 2004-05-06 Advanpack Solutions Pte. Ltd. Method for constraining the spread of solder during reflow for preplated high wettability lead frame flip chip assembly
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
CN100552838C (zh) * 2002-12-09 2009-10-21 松下电器产业株式会社 具有外部电极的电子部件
KR20040060123A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체 소자 패키징 방법
KR100638104B1 (ko) * 2003-03-05 2006-10-25 학교법인 포항공과대학교 산화철 나노입자 함유 콜로이드 조성물의 제조방법
EP1608699A2 (en) * 2003-04-01 2005-12-28 Aguila Technologies, Inc. Thermally conductive adhesive composition and process for device attachment
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP2005044979A (ja) * 2003-07-28 2005-02-17 Nippon Steel Corp ウェハ保管方法及びバンプ形成方法
JP2005118984A (ja) * 2003-09-25 2005-05-12 Kagawa Industry Support Foundation 微粒子の配列制御方法およびその装置
CN100454529C (zh) * 2003-10-24 2009-01-21 国际整流器公司 用于形成互连结构的焊膏以及由焊膏形成的互连结构
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US8368223B2 (en) * 2003-10-24 2013-02-05 International Rectifier Corporation Paste for forming an interconnect and interconnect formed from the paste
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
EP1591191B1 (en) * 2004-02-20 2008-04-02 Tanaka Kikinzoku Kogyo K.K. Joining method by Au-Sn brazing material, its thickness being i.a. dependent on the Sn-content
JP4639607B2 (ja) * 2004-03-04 2011-02-23 日立金属株式会社 鉛フリー半田材料およびＰｂフリー半田材料の製造方法
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP4856362B2 (ja) 2004-05-20 2012-01-18 Ｔｄｋ株式会社 高電圧セラミックコンデンサ
JP4660259B2 (ja) * 2004-06-10 2011-03-30 三洋電機株式会社 半導体装置の製造方法
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
WO2006057360A1 (ja) * 2004-11-25 2006-06-01 Nec Corporation 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
US7821129B2 (en) * 2004-12-08 2010-10-26 Agilent Technologies, Inc. Low cost hermetic ceramic microcircuit package
JP2006167735A (ja) * 2004-12-14 2006-06-29 Hitachi Ltd 機器、構造材等の製造法
KR100695116B1 (ko) * 2004-12-27 2007-03-14 삼성전기주식회사 디바이스 패키지용 솔더
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP4753090B2 (ja) * 2005-01-11 2011-08-17 株式会社村田製作所 はんだペースト、及び電子装置
US20080160309A1 (en) * 2005-02-09 2008-07-03 Takashi Kubota Electrically Conductive Fine Particles, Anisotropic Electrically Conductive Material, and Electrically Conductive Connection Method
JP4344707B2 (ja) * 2005-02-24 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
JP4573167B2 (ja) * 2005-03-30 2010-11-04 日立金属株式会社 ロウ材シート
CN100546757C (zh) 2005-04-01 2009-10-07 旭化成电子材料株式会社 导电性填料和焊料
JP4667103B2 (ja) * 2005-04-01 2011-04-06 旭化成イーマテリアルズ株式会社 導電性フィラー、及び低温はんだ材料
US8466546B2 (en) * 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
US7417312B2 (en) * 2005-04-22 2008-08-26 International Rectifier Corporation Use of solder paste for heat dissipation
JP2006352008A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp 半導体装置および回路基板
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
JP4651093B2 (ja) * 2005-07-21 2011-03-16 株式会社豊田中央研究所 金属電極／セラミックス接合体及びその製造方法
WO2007023284A1 (en) * 2005-08-24 2007-03-01 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
JP2007073593A (ja) * 2005-09-05 2007-03-22 Kyocera Chemical Corp 半導体装置及び半導体装置の製造方法
TW200713472A (en) * 2005-09-19 2007-04-01 Analog Integrations Corp Polymer material and local connection structure of chip
JP2007103462A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP4728776B2 (ja) * 2005-10-31 2011-07-20 古河電気工業株式会社 バスバー付き回路基板
US8733620B2 (en) * 2005-12-08 2014-05-27 Intel Corporation Solder deposition and thermal processing of thin-die thermal interface material
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
JP2007275959A (ja) * 2006-04-10 2007-10-25 Seiko Epson Corp 鉛フリーはんだペースト及び実装構造
JP4826630B2 (ja) * 2006-04-26 2011-11-30 千住金属工業株式会社 ソルダペースト
DE102006023088A1 (de) * 2006-05-16 2007-07-26 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu seiner Herstellung
US7767032B2 (en) * 2006-06-30 2010-08-03 W.C. Heraeus Holding GmbH No-clean low-residue solder paste for semiconductor device applications
WO2008004531A2 (fr) 2006-07-05 2008-01-10 Fuji Electric Holdings Co., Ltd. Crème à braser et procédé de brasage d'un élément électronique
JP2008047971A (ja) * 2006-08-10 2008-02-28 Hitachi Ltd アレイ型超音波探触子及び探傷装置
JP4182996B2 (ja) * 2006-08-10 2008-11-19 ソニー株式会社 電子装置及びその製造方法
US7816250B2 (en) * 2006-09-29 2010-10-19 Intel Corporation Composite solder TIM for electronic package
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
JP5004549B2 (ja) * 2006-10-27 2012-08-22 新光電気工業株式会社 電子部品の基板への搭載方法及びはんだ面の形成方法
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US20080311360A1 (en) * 2006-12-18 2008-12-18 Koa Corporation Thick film circuit component and method for manufacturing the same
JP5253794B2 (ja) 2006-12-25 2013-07-31 山陽特殊製鋼株式会社 鉛フリー接合用材料およびその製造方法
KR20090094019A (ko) * 2006-12-25 2009-09-02 산요오도꾸슈세이꼬 가부시키가이샤 무연 접합용 재료 및 그것의 제조방법
JP5871450B2 (ja) * 2007-01-22 2016-03-01 ユニヴァーシティー オブ メリーランドＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｍａｒｙｌａｎｄ 高温はんだ材料
JP4703581B2 (ja) * 2007-01-30 2011-06-15 旭化成イーマテリアルズ株式会社 導電性フィラー、及びはんだペースト
US20100059244A1 (en) * 2007-03-05 2010-03-11 Kyocera Corporation Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US7786602B2 (en) * 2007-06-06 2010-08-31 The Boeing Company Patterned die attach and packaging method using the same
JP5067030B2 (ja) * 2007-06-15 2012-11-07 三菱電機株式会社 半導体装置及びその製造方法
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
KR101317019B1 (ko) 2007-09-21 2013-10-11 에이저 시스템즈 인크 전자 디바이스 및 납땜 방법
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
JP5495093B2 (ja) * 2008-01-17 2014-05-21 日産自動車株式会社 異種金属の接合方法及び接合構造
US20100068552A1 (en) * 2008-03-31 2010-03-18 Infineon Technologies Ag Module including a stable solder joint
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012523091A (ja) * 2009-04-02 2012-09-27 オーメット サーキッツ インク 混合された合金フィラーを含む伝導性組成物
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
WO2010150297A1 (ja) * 2009-06-22 2010-12-29 三菱電機株式会社 半導体パッケージおよび当該半導体パッケージの実装構造
JP2011009335A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 半田接合構造及びこれを用いた電子装置並びに半田接合方法
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5646230B2 (ja) * 2009-07-22 2014-12-24 山陽特殊製鋼株式会社 鉛フリー接合材料およびその製造方法
WO2011027659A1 (ja) 2009-09-03 2011-03-10 株式会社村田製作所 ソルダペースト、それを用いた接合方法、および接合構造
WO2011046769A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Protective circuit board cover
KR101988188B1 (ko) * 2009-11-05 2019-06-11 오르멧 서키츠 인코퍼레이티드 야금 망상 조성물의 제조 및 그것의 사용 방법
JP5521584B2 (ja) 2010-01-28 2014-06-18 Ｔｄｋ株式会社 Ｐｂフリーはんだ及び電子部品内蔵モジュール
JP5544465B2 (ja) * 2010-02-01 2014-07-09 株式会社ザイキューブ 電子回路
EP2367399A1 (de) * 2010-03-02 2011-09-21 Saint-Gobain Glass France Scheibe mit einem elektrischen Anschlusselement
JP2011258837A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 実装構造、電子機器、応力緩和部材及びその製造方法
EP2408260A1 (de) 2010-07-13 2012-01-18 Saint-Gobain Glass France Glasscheibe mit einem elektrischen Anschlusselement
JP5700504B2 (ja) 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
US8947889B2 (en) 2010-10-14 2015-02-03 Lockheed Martin Corporation Conformal electromagnetic (EM) detector
JP2011062752A (ja) * 2010-10-26 2011-03-31 Asahi Kasei E-Materials Corp 導電性フィラー、及び低温はんだ材料
CN103153528B (zh) * 2010-11-19 2016-10-12 株式会社村田制作所 导电性材料、使用它的连接方法和连接结构
TWI461252B (zh) 2010-12-24 2014-11-21 Murata Manufacturing Co A bonding method, a bonding structure, an electronic device, an electronic device manufacturing method, and an electronic component
CN102489893A (zh) * 2010-12-31 2012-06-13 广东中实金属有限公司 一种SnZn基无铅钎料合金
CN102489892A (zh) * 2010-12-31 2012-06-13 广东中实金属有限公司 一种含Cr的SnZn基无铅钎料
TWI436710B (zh) 2011-02-09 2014-05-01 Murata Manufacturing Co Connection structure
WO2012111711A1 (ja) 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法
JP2012174332A (ja) 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法
CA2835381C (en) 2011-05-10 2018-11-06 Saint-Gobain Glass France Pane with an electrical connection element
BR112013028115B1 (pt) 2011-05-10 2020-11-17 Saint-Gobain Glass France painel com pelo menos um elemento de conexão elétrica,método para produção e utilização de tal painel
CN103262645B (zh) 2011-05-10 2016-09-14 法国圣戈班玻璃厂 具有电连接元件的窗玻璃
JP2012250239A (ja) * 2011-05-31 2012-12-20 Asahi Kasei E-Materials Corp 金属フィラー、はんだペースト、及び接続構造体
JP2013000359A (ja) * 2011-06-16 2013-01-07 Toshiba Corp 内視鏡装置および電子機器
WO2013038817A1 (ja) 2011-09-16 2013-03-21 株式会社村田製作所 導電性材料、それを用いた接続方法、および接続構造
KR101283580B1 (ko) * 2011-12-14 2013-07-05 엠케이전자 주식회사 주석계 솔더 볼 및 이를 포함하는 반도체 패키지
JP5975377B2 (ja) * 2012-02-09 2016-08-23 株式会社弘輝 金属フィラー、はんだペースト、及び接続構造体
KR20140110926A (ko) * 2012-03-05 2014-09-17 가부시키가이샤 무라타 세이사쿠쇼 접합 방법, 접합 구조체 및 그 제조 방법
CN104144764B (zh) 2012-03-05 2016-12-14 株式会社村田制作所 接合方法、接合结构体及其制造方法
WO2013132966A1 (ja) 2012-03-05 2013-09-12 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
WO2013132953A1 (ja) 2012-03-05 2013-09-12 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
US9583453B2 (en) 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US12053934B2 (en) 2012-06-18 2024-08-06 Ormet Circuits, Inc. Conductive film adhesive
US9005330B2 (en) 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
JP2014041980A (ja) 2012-08-23 2014-03-06 International Business Maschines Corporation はんだ接合部のエレクトロマイグレーション（ｅｍ）耐性を向上させる界面合金層
WO2014033983A1 (ja) 2012-08-31 2014-03-06 パナソニック株式会社 部品実装構造体
JP6089732B2 (ja) * 2013-01-30 2017-03-08 日立金属株式会社 導電性部材の接続構造、導電性部材の接続方法、及び光モジュール
JP2014192177A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP6079374B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末の製造方法及びこの粉末を用いたハンダ用ペースト
JP6061248B2 (ja) * 2013-03-29 2017-01-18 国立研究開発法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
JP6079375B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末及びその製造方法並びにこの粉末を用いたハンダ用ペースト
PT3000554T (pt) * 2013-04-09 2020-03-05 Senju Metal Industry Co Pasta de solda
CN105324209A (zh) * 2013-06-20 2016-02-10 三菱电机株式会社 Zn系无铅焊料和半导体功率模块
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
JP6132716B2 (ja) 2013-09-10 2017-05-24 株式会社東芝 金属粒子ペースト、これを用いた硬化物、および半導体装置
JP5885351B2 (ja) 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법
WO2015105088A1 (ja) * 2014-01-07 2015-07-16 株式会社村田製作所 構造材接合方法、接合用シートおよび接合構造
JP2015141932A (ja) * 2014-01-27 2015-08-03 京セラ株式会社 配線基板およびそれを備えた多層配線基板
JP5590260B1 (ja) * 2014-02-04 2014-09-17 千住金属工業株式会社 Ａｇボール、Ａｇ核ボール、フラックスコートＡｇボール、フラックスコートＡｇ核ボール、はんだ継手、フォームはんだ、はんだペースト、Ａｇペースト及びＡｇ核ペースト
JP6213666B2 (ja) * 2014-04-18 2017-10-18 株式会社村田製作所 被着体の接着分離方法
JP2015208765A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法
JP6648468B2 (ja) * 2014-10-29 2020-02-14 Tdk株式会社 Ｐｂフリーはんだ及び電子部品内蔵モジュール
DE102014116030A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
JP6089243B2 (ja) * 2015-05-22 2017-03-08 株式会社弘輝 接合構造体の製造方法
JP6029222B1 (ja) 2015-07-08 2016-11-24 有限会社 ナプラ 金属粒子、ペースト、成形体、及び、積層体
WO2017065027A1 (ja) * 2015-10-13 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、樹脂基板の製造方法、部品実装樹脂基板の製造方法
US9515044B1 (en) 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
JP6607006B2 (ja) * 2015-12-01 2019-11-20 三菱マテリアル株式会社 ハンダ粉末及びこの粉末を用いたハンダ用ペーストの調製方法
JP6569511B2 (ja) * 2015-12-17 2019-09-04 三菱マテリアル株式会社 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
WO2017154330A1 (ja) 2016-03-07 2017-09-14 株式会社村田製作所 接合材料及び接合体の製造方法
FR3049156B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire en matrice de billes
WO2018077798A1 (en) * 2016-10-24 2018-05-03 Jaguar Land Rover Limited Apparatus and method relating to electrochemical migration
WO2018131095A1 (ja) * 2017-01-11 2018-07-19 日立化成株式会社 無加圧接合用銅ペースト、接合体、及び半導体装置
DE112018002186T5 (de) 2017-04-27 2020-01-09 Mitsubishi Electric Corporation Halbleitereinheit, leistungswandlungsvorrichtung und verfahren zur herstellung einer halbleitereinheit
CN107335879B (zh) * 2017-06-21 2019-11-08 深圳市汉尔信电子科技有限公司 一种面阵列的封装方法
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
JP7221930B2 (ja) * 2017-07-12 2023-02-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
JP2019055414A (ja) * 2017-09-21 2019-04-11 トヨタ自動車株式会社 接合材
US12030139B2 (en) * 2018-10-31 2024-07-09 Robert Bosch Gmbh Sn—Cu mixed alloy solder paste, method of making the same and soldering method
JP6509469B1 (ja) * 2018-11-08 2019-05-08 三菱電機株式会社 接合構造体、半導体装置及びその製造方法
US11581239B2 (en) 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
JP2020176331A (ja) * 2019-04-22 2020-10-29 パナソニック株式会社 接合構造体および接合材料
JP7451103B2 (ja) * 2019-07-31 2024-03-18 株式会社村田製作所 チップ型電子部品、電子部品の実装構造体および電子部品連
DE102019218866A1 (de) * 2019-12-04 2021-06-10 Albert-Ludwigs-Universität Freiburg Verfahren zum Fügen mindestens eines ersten und eines zweiten Fügebereichs, Fügeverbindung und elektronische Komponente sowie Schaltungsanordnung
CN113275787B (zh) * 2020-01-31 2023-05-30 铟泰公司 作为热界面材料的无铅焊料膏
CN111540570B (zh) * 2020-06-09 2021-10-29 济宁鲁星电气科技有限公司 一种基于自反馈均一散热的变压器柜
CN112372174A (zh) * 2020-09-24 2021-02-19 南昌航空大学 耐高温服役的复合钎料、焊膏及其焊接方法与电子基板
JP7014991B1 (ja) 2021-03-31 2022-02-02 千住金属工業株式会社 プリフォームはんだ及びその製造方法、並びにはんだ継手の製造方法
WO2023248664A1 (ja) * 2022-06-23 2023-12-28 パナソニックＩｐマネジメント株式会社 接合材料および接合構造体

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121467B2 (ja) * 1986-02-24 1995-12-25 三菱マテリアル株式会社 Ｓｉ半導体素子をＣｕ基合金製リードフレームに少ない残留熱歪ではんだ付けする方法
JPS62199260A (ja) * 1986-02-26 1987-09-02 Hitachi Ltd 金属のろう付方法
DE3635369A1 (de) * 1986-10-17 1988-04-28 Degussa Verfahren zum beschichten von oberflaechen mit hartstoffen
JP2696508B2 (ja) * 1986-12-29 1998-01-14 株式会社 徳力本店 複合ろう材のろう付方法
JPS63309390A (ja) * 1987-01-12 1988-12-16 Asahi Chem Ind Co Ltd はんだペ−スト
JPH02207539A (ja) * 1989-02-07 1990-08-17 Sanken Electric Co Ltd 半導体装置
JPH02292343A (ja) * 1989-05-02 1990-12-03 Kuraray Co Ltd ゴム組成物
JPH03281093A (ja) 1990-03-28 1991-12-11 Mitsubishi Materials Corp 耐熱性高気密性ハンダ
JP2560518B2 (ja) 1990-06-15 1996-12-04 富士電機株式会社 半導体装置の製造方法
US5178685A (en) * 1991-06-11 1993-01-12 Mobil Solar Energy Corporation Method for forming solar cell contacts and interconnecting solar cells
JPH04371394A (ja) 1991-06-18 1992-12-24 New Japan Radio Co Ltd 粉末ろう材
JPH05182973A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置の製造方法
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JPH07235565A (ja) 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
US5427865A (en) * 1994-05-02 1995-06-27 Motorola, Inc. Multiple alloy solder preform
US5520752A (en) 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JPH08141780A (ja) * 1994-11-22 1996-06-04 Sony Corp ソルダーペースト
US6217433B1 (en) 1995-05-16 2001-04-17 Unova Ip Corp. Grinding device and method
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JP3173350B2 (ja) * 1995-10-04 2001-06-04 住友金属鉱山株式会社 合金ろう材
WO1997012718A1 (en) 1995-10-06 1997-04-10 Brown University Research Foundation Soldering methods and compositions
JP3664188B2 (ja) 1995-12-08 2005-06-22 株式会社東京精密 表面加工方法及びその装置
US5679055A (en) 1996-05-31 1997-10-21 Memc Electronic Materials, Inc. Automated wafer lapping system
JP4368946B2 (ja) 1996-08-16 2009-11-18 ダウ・コーニング・コーポレーション 印刷可能組成物、並びにその印刷回路板の製造に用いる誘電表面への適用
JP3226213B2 (ja) * 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
JP3446798B2 (ja) 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JPH10173006A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH10180624A (ja) 1996-12-19 1998-07-07 Shin Etsu Handotai Co Ltd ラッピング装置及び方法
US5928404A (en) * 1997-03-28 1999-07-27 Ford Motor Company Electrical solder and method of manufacturing
US5964646A (en) 1997-11-17 1999-10-12 Strasbaugh Grinding process and apparatus for planarizing sawed wafers
US5980366A (en) 1997-12-08 1999-11-09 Speedfam-Ipec Corporation Methods and apparatus for polishing using an improved plate stabilizer
JPH11186712A (ja) 1997-12-24 1999-07-09 Nissan Motor Co Ltd はんだペーストおよび接続方法
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JPH11317413A (ja) * 1998-02-19 1999-11-16 Texas Instr Inc <Ti> 接着シ―トから基板へ粒子を移す方法およびその方法で製造された半導体パッケ―ジ
JPH11254185A (ja) * 1998-03-10 1999-09-21 Mitsui High Tec Inc フレックス接合材
US6132289A (en) 1998-03-31 2000-10-17 Lam Research Corporation Apparatus and method for film thickness measurement integrated into a wafer load/unload unit
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP2000052027A (ja) 1998-08-11 2000-02-22 Nihon Almit Co Ltd 耐高温用金属接合法
JP2000116571A (ja) 1998-10-14 2000-04-25 Toto Ltd 樹脂発熱成形体
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2000223831A (ja) 1999-02-03 2000-08-11 Yuken Kogyo Kk Ｂｇａによる表面実装用ペーストはんだと表面実装方法
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
US6227950B1 (en) 1999-03-08 2001-05-08 Speedfam-Ipec Corporation Dual purpose handoff station for workpiece polishing machine
JP2001009587A (ja) 1999-04-27 2001-01-16 Nec Kansai Ltd ろう材，ろう付け部材およびろう付け方法
US6366973B1 (en) * 1999-05-03 2002-04-02 3Com Corporation Slave interface circuit for providing communication between a peripheral component interconnect (PCI) domain and an advanced system bus (ASB)
US6365973B1 (en) 1999-12-07 2002-04-02 Intel Corporation Filled solder
JP2001205476A (ja) 2000-01-27 2001-07-31 Sumitomo Metal Mining Co Ltd 合金ろう材
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module

Also Published As

Publication number Publication date
JP3966332B2 (ja) 2007-08-29
JP3558063B2 (ja) 2004-08-25
TWI248384B (en) 2006-02-01
JP2005229113A (ja) 2005-08-25
JP3414388B2 (ja) 2003-06-09
TWI248842B (en) 2006-02-11
JP2002280396A (ja) 2002-09-27
US7075183B2 (en) 2006-07-11
JP2002261105A (ja) 2002-09-13
KR20030078853A (ko) 2003-10-08
US20070031279A1 (en) 2007-02-08
KR20010111635A (ko) 2001-12-19
US20020114726A1 (en) 2002-08-22
JP2002254194A (ja) 2002-09-10
KR100724031B1 (ko) 2007-06-04
KR100724030B1 (ko) 2007-06-04
JP4788119B2 (ja) 2011-10-05
US20020100986A1 (en) 2002-08-01
US20020171157A1 (en) 2002-11-21
JP2005026702A (ja) 2005-01-27
US8022551B2 (en) 2011-09-20
US7259465B2 (en) 2007-08-21
KR100428277B1 (ko) 2004-04-27
TWI230104B (en) 2005-04-01

Similar Documents

Publication Publication Date Title
KR100724030B1 (ko) 반도체 모듈
JP3757881B2 (ja) はんだ
JP4416373B2 (ja) 電子機器
JP4096992B2 (ja) 半導体モジュールの製造方法
KR20030070075A (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP2002305213A (ja) はんだ箔および半導体装置および電子装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee