[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010031575A - 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법 - Google Patents

실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법 Download PDF

Info

Publication number
KR20010031575A
KR20010031575A KR1020007004623A KR20007004623A KR20010031575A KR 20010031575 A KR20010031575 A KR 20010031575A KR 1020007004623 A KR1020007004623 A KR 1020007004623A KR 20007004623 A KR20007004623 A KR 20007004623A KR 20010031575 A KR20010031575 A KR 20010031575A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
wafer
doped
crystal wafer
Prior art date
Application number
KR1020007004623A
Other languages
English (en)
Other versions
KR100588098B1 (ko
Inventor
타마츠카마사로
아이하라켄
미끼까쯔히꼬
다께노히로시
하야미요시노리
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP26084398A external-priority patent/JP2000072595A/ja
Priority claimed from JP26084498A external-priority patent/JP3433678B2/ja
Priority claimed from JP26084698A external-priority patent/JP3412531B2/ja
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20010031575A publication Critical patent/KR20010031575A/ko
Application granted granted Critical
Publication of KR100588098B1 publication Critical patent/KR100588098B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

억제된 산소농도에 불구하고, 용이한 산소 석출이 허용되며 높은 게더링 능력을 보이는, 고농도 붕소-도프 실리콘 단결정 웨이퍼, 안티몬-도프 실리콘 단결정 웨이퍼 또는 인-도프 실리콘 단결정 웨이퍼로 구성되는 에피택셜 성장용 실리콘 웨이퍼와; 기판 웨이퍼로서 상기 웨이퍼를 이용하여 극히 낮은 중금속 불순물 농도를 갖는 에피택셜 층이 성장된 에피택셜 실리콘 웨이퍼가 높은 생산성으로 제조되어 제공된다.
본 발명은 질소도핑을 하는 초크랄스키법으로 제조된 실리콘 단결정 잉곳을 절단하여 제조하는, 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖는 붕소-도프 실리콘 단결정 웨이퍼, 안티몬-도프 실리콘 단결정 웨이퍼 또는 인-도프 실리콘 단결정 웨이퍼에 관한 것이다. 본 발명은 또한 상기 웨이퍼들의 표면에 에피택셜 층을 형성하는 에피택셜 웨이퍼에 관한 것이다. 나아가, 본 발명은 그 제조방법에 관한 것이다.

Description

실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그 제조방법{SILICON SINGLE CRYSTAL WAFER, EPITAXIAL SILICON WAFER, AND METHOD FOR PRODUCING THEM}
에피택셜 실리콘 단결정 웨이퍼는 그 우수한 특성으로 인해 개별 반도체, 바이폴라 IC 등의 제조용 웨이퍼로서 널리 오랫동안 사용되어 왔다.
나아가, MOS LSI용으로도, 상기 웨이퍼들은 그 우수한 소프트오류(soft error)와 래치업(latch up) 특성 때문에 마이크로 프로세서용 소자 또는 플래시 메모리 디바이스용으로 널리 사용된다. 더욱이, 실리콘 단결정의 제조시에 도입되는, 소위 그로운-인 결함(grown-in defect)에 의한 DRAM의 불량한 신뢰성을 향상시키기 위해, 에피택셜 실리콘 단결정 웨이퍼의 수요는 점점 더 확대되고 있다.
그러나, 상기 반도체 디바이스들에서 사용되는 에피택셜 실리콘 단결정 웨이퍼 상의 중금속 불순물의 존재는 반도체 디바이스의 불량한 특성을 발생시킨다. 특히, 최종 디바이스에서 요구되는 청결도로서, 중금속 불순물 농도는 1 x 10 atoms/㎠ 이하야 한다고 생각되며, 따라서 실리콘 웨이퍼상에 존재하는 중금속 불순물은 가능한 상당히 감소시켜야 한다.
더욱이, 최근 연구에서, 상기 에피택셜 웨이퍼에서도 기판 웨이퍼의 표면상에 존재하는 그로운-인 결함의 영향은 에피택셜 공정의 조건과 에피택셜 성장 후 에피택셜층 두께에 의존하는 것이 명백하다고 지적되어 왔다.(kimura et al. 일본 결정성장학회지 Vol.24, No.5, p.444, 1997)
특히, 저저항 디바이스로 사용되는, 안티몬이 도핑된 N형 기판(이하, 안티몬-도프 실리콘 단결정 웨이퍼)은 통상의 붕소가 도핑된 P형 기판(이하, 붕소-도프 실리콘 단결정 웨이퍼)과 비교하여 보다 높은 그로운-인 결함 밀도를 갖는다. 왜냐하면 안티몬의 원자반경은 실리콘의 원자반경보다 크기 때문이다. 그러므로 다른 기판들과 비교하여, 에피택셜 성장 후 그로운-인 결함의 보다 중대한 영향을 받는 문제가 있다.
게더링(gettering) 기술의 중요성은 상기 중금속 불순물의 감소를 위한 기술 중 하나로서 점점 더 높아져 왔다. 로직(logic) 디바이스용 에피택셜 실리콘 단결정 웨이퍼의 제조방법에 있어서, 저항률 10mΩ·㎝미만의 매우 높은 붕소 농도의 붕소-도프 실리콘 단결정 웨이퍼로 이루어진 P++형 기판(이하, 초고농도 붕소-도프 실리콘 단결정 웨이퍼)은 일반적으로 에피택셜 성장 실시용 기판 웨이퍼로 사용되어 왔고, 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 나타내는 높은 붕소농도의 P+형 기판(이하, 고농도 붕소-도프 실리콘 단결정 웨이퍼)으로 이루어진 기판 웨이퍼와 비교하여 더 높은 디바이스 수율을 얻어 왔다. 그러나, 초고농도 붕소-도프 실리콘 단결정 웨이퍼의 매우 높은 붕소농도는 소위 자동도핑(auto doping)라 불리는, 기판의 붕소 불순물이 기상으로 일단 방출되고 에피택셜 성장층으로 다시 들어오는 문제를 일으킨다.
상기 자동도핑에 대한 대책으로, 예를 들면, 에피택셜 성장이 감소된 기압하에서 행하거나, CVD 산화막을 기판의 배면에 제공하여 왔다. 그러나, 이들 처리 모두 생산성의 감소, 비용의 증가 등을 초래하는 문제가 있다.
따라서, 에피택셜 성장 실시용 기판으로서, 자동도핑에 대한 어떤 대책도 요구되지 않는 고농도 실리콘 단결정 웨이퍼의 사용이 기대되었으나, 낮은 산소농도를 가진 초고농도 붕소-도프 단결정 웨이퍼의 게더링은 붕소원자로 얻어지는 편석형 게더링(segregation type gettering)이다. 따라서 산소 석출물(oxide precipitates)로 얻는 완화형 게더링(relaxtion type gettering)과 비교하여 구리, 니켈 등의 중금속 불순물에 대한 낮은 게더링 능력이라는 문제가 있다.
한편, CCD용 에피택셜 실리콘 단결정 웨이퍼의 제조에 있어서, 인이 도핑된 N형 기판(이하, 인-도프 실리콘 단결정 웨이퍼)과 같은 N형 기판과 안티몬-도프 실리콘 단결정 웨이퍼는 통상적으로 에피택셜 성장 실시용 기판으로서 사용되어 왔으나, 이들 N형 기판은 또한 붕소-도프 실리콘 단결정 웨이퍼와 비교하여 산소석출이 발생되기 어렵다는 문제가 있다. N형 기판에서 산소 석출물의 부족한 양에 의한 게더링 능력의 부족은 중금속 불순물에 의한 결정 결함에 민감한 CCD와 같은 디바이스에서는 치명적인 문제가 된다.
특히, 안티몬-도프 실리콘 단결정 웨이퍼에 있어서, 안티몬이 도핑된 실리콘 단결정 잉곳(ingot)이 초크랄스키법으로 육성될 때, 산화 안티몬의 증발로 인해, 단결정 잉곳의 후반부 성장에서 얻은, 높은 안티몬 농도를 갖는 부분에서 산소농도를 유지하는 것을 극히 어렵다. 이런 이유로, 산소농도는 낮아지고, 그런 부분에서 절단된 실리콘 웨이퍼의 산소석출은 억제된다.
이와 같이, 상기 디바이스 제조에서 요구되는 게더링 능력을 얻을 수 없다.
그러나, 안티몬-도프 실리콘 단결정 웨이퍼 또는 인-도프 실리콘 단결정 웨이퍼에서, 붕소-도프 실리콘 단결정 웨이퍼에서 얻는 석출된 산소 양과 비교될 수 있는 석출된 산소 양을 얻고자 하면, 붕소-도프 실리콘 단결정 웨이퍼와 비교하여 생산성을 감소시키는 연장된 산소석출 열처리가 요구되는 문제가 발생된다.
특히, 인-도프 실리콘 단결정 웨이퍼에 있어서는, 예를 들어, 각 단계에 몇 시간 소요되는, 1100℃이상의 고온에서 최초단계 열처리, 두 번째 단계로 약600-700℃정도에서 석출 핵의 형성을 위한 열처리, 그리고 세 번째 단계로 약 1000℃정도에서 산소석출물의 형성을 위한 열처리로 이루어지는 IG 열처리라 불리는 열처리를 행한다.
한편, 이들 고농도 붕소-도프 실리콘 단결정 웨이퍼, 안티몬-도프 실리콘 단결정 웨이퍼와 인-도프 실리콘 단결정 웨이퍼의 산소 석출을 증가시키기 위해 웨이퍼의 산소농도를 상승시킬 수 있으면, 산소석출은 촉진되고, 이와 같이 그런 열처리에 요구되는 시간은 단축될 것이다. 그러나, 웨이퍼에서 석출된 산소양은 과도해지고, 웨이퍼의 변형과 웨이퍼 강도의 감소와 같은 문제가 발생된다. 더구나, 에피택셜층이 이 실리콘 단결정 웨이퍼의 표면에 형성될 때, 산소불순물의 외부확산에 의해 유해한 결함이 에피택셜층에서 생성되고, 반도체 디바이스의 특성에 불리한 영향을 주는 문제가 발생될 수 있다.
본 발명은 에피택셜 층에 존재하는, 디바이스의 신뢰성을 저하시키는 중금속 불순물을 감소시킨 반도체 디바이스 제조용 에피택셜 실리콘 단결정 웨이퍼와, 상기 에피택셜 웨이퍼의 기판으로 제공되는 붕소-도프 실리콘 단결정 웨이퍼, 안티몬-도프 실리콘 단결정 웨이퍼와 인-도프 실리콘 단결정 웨이퍼뿐만 아니라, 그 제조방법에 관한 것이다.
도1은 실시예1과 비교예1에서 산소석출물의 석출을 위한 열처리 후에 웨이퍼에 대해 OPP법으로 실시한 산소 석출물 결함밀도 측정의 결과를 나타내는 그래프이다.
도2는 실시예2와 비교예2에서 에피택셜 성장 전과 후에 웨이퍼에 대해 입자카운터(particle counter)를 이용하여 실시한 웨이퍼표면에 결정결함 밀도의 측정 결과를 나타내는 그래프이다.
도3은 실시예2와 비교예2에서 산소석출물의 석출을 위한 열처리 후, 웨이퍼에 대해 OPP법으로 행한 산소 석출물 결함 밀도의 측정 결과를 나타내는 그래프이다.
도4는 실시예3과 비교예3에서 얻은 웨이퍼에 대해 OPP법으로 실시된 산소 석출물 결함 밀도의 측정결과를 나타내는 그래프이다.
본 발명은 상기 문제를 해결하기 위해 이루어졌다. 그리고 본 발명의 주요 목적은, 웨이퍼의 변형과 실리콘 강도의 감소와 같은 문제가 발생되지 않도록 억제되는 억제된 기판 산소농도에 불구하고, 용이한 산소석출이 허용되며 높은 게더링 능력을 나타내는, 고농도 붕소-도프 실리콘 단결정 웨이퍼, 안티몬-도프 실리콘 단결정 웨이퍼 또는 인-도프 실리콘 단결정 웨이퍼로 구성되는 에피택셜 성장용 실리콘 웨이퍼와, 에피택셜 층이 극히 낮은 중금속 불순물 농도를 갖고 상기 웨이퍼를 기판 웨이퍼로서 사용하여 성장시킨 에피택셜 실리콘 단결정 웨이퍼를 제조하고 공급하는 것이다.
본 발명은, 상기 목적을 이루기 위해, 실리콘 단결정 웨이퍼의 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도(oxidation-induced stacking fault density)를 갖는, 도펀트(dopant)가 도핑된 실리콘 단결정 웨이퍼를 제공한다. 도펀트가 도핑된, 실리콘 단결정 웨이퍼의 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 상기 실리콘 단결정 웨이퍼는 도펀트의 종류와 관계없이 높은 게더링 효과를 나타낸다. 에피택셜 실리콘 단결정 웨이퍼의 기판 웨이퍼로 상기 웨이퍼를 사용하여, 높은 품질의 에피택셜 실리콘 단결정 웨이퍼를 얻을 수 있다.
본 발명은 또한 상기 목적을 이루기 위해, 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖고, 붕소-도프 실리콘 단결정 웨이퍼의 산소농도가 JEIDA (일본 전자 공업 진흥 협회)기준으로 16ppma이하인 붕소-도프 실리콘 단결정 웨이퍼를 제공한다. 그리고 상기 웨이퍼는 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는다.
10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖고, 16ppma이하인 붕소-도프 실리콘 단결정 웨이퍼 낮은 산소농도에도 불구하고, 산소가 석출되기 쉬운, 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 상기 붕소-도프 실리콘 단결정 웨이퍼는 구리와 니켈과 같은 중금속 불순물에 대한 높은 게더링 능력을 나타낸다. 게다가, 웨이퍼의 낮은 산소 농도 때문에, 웨이퍼의 변형 또는 부족한 웨이퍼 강도를 방지할 수 있다.
더구나, 상기 붕소-도프 실리콘 단결정 웨이퍼를 에피택셜 웨이퍼 제조용 기판으로 사용하므로, 반도체 디바이스 제조 층에서 높은 게더링효과와 매우 낮은 중금속 불순물 농도를 가진 에피택셜 실리콘 단결정 웨이퍼는, 에피택셜 층에서 산소불순물의 외부확산에 의해 발생되는 유해한 결함을 생성하지 않고, 높은 생산성을 얻을 수 있다. 동시에, 자동도핑의 문제를 해결할 수 있다.
본 발명은 또한 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖고, 질소가 도핑되는 초크랄스키법에 의해 육성된 실리콘 단결정 잉곳을 절단(slicing)하여 얻는 붕소-도프 실리콘 단결정 웨이퍼를 제공한다.
10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖는 붕소-도프 실리콘 단결정 웨이퍼는 질소가 도핑되는 초크랄스키법에 의해 육성된 실리콘 단결정 잉곳을 절단하여 얻어 질 때, 웨이퍼의 벌크부내에 질소의 존재로 산소석출이 생긴다. 이와 같이, 웨이퍼의 변형 또는 감소된 웨이퍼 강도와 같은 문제를 발생시키지 않을 정도의 낮은 기판 산소 농도라도, 상기 웨이퍼는 높은 게더링 효과를 가질 수 있다.
더욱이, 에피택셜 웨이퍼 제조용 기판 웨이퍼와 같은 붕소-도프 실리콘 단결정 웨이퍼를 사용하여, 자동도핑에 의한 에피택셜 층으로의 불순물의 집결을 방지할 수 있다. 그리고 높은 게더링 효과와 매우 낮은 중금속 불순물 농도를 갖는 에피택셜 실리콘 단결정 웨이퍼는 높은 생산성을 얻을 수 있다. 또한, 바람직하게는 상기 붕소-도프 단결정 웨이퍼는 16ppma이하의 산소농도를 갖는 것이 좋다.
16ppma이하의 낮은 산소 농도에서는, 웨이퍼의 변형 또는 웨이퍼강도의 감소에 대한 위험 또한 감소한다. 게다가, 붕소-도프 실리콘 단결정 웨이퍼에서 결정결함의 형성을 방지할 수 있고, 웨이퍼 표면 층에서 산소석출물의 형성도 방지할 수 있다. 따라서 웨이퍼표면 상에서 에피택셜 층이 형성될 때, 에피택셜 층의 결정성은 불리한 영향을 받지 않는다. 한편, 벌크부에서 질소의 존재로 산소석출은 촉진된다. 상기 낮은 산소농도에도 불구하고 충분한 게더링 효과를 얻을 수 있다.
나아가 본 발명은 상기 목적을 이루기 위해, 안티몬-도프 실리콘 단결정 웨이퍼의 표면에 결정결함 농도가 0.1number/㎠ 이하인 안티몬-도프 실리콘 단결정 웨이퍼를 제공한다.
안티몬-도프 실리콘 단결정 웨이퍼의 표면상의 결정결함 농도가 0.1number/㎠ 이하인 실리콘 단결정 웨이퍼는 웨이퍼 표면에 그로운-인 결함의 농도가 통상의 안티몬-도프 실리콘 단결정 웨이퍼와 비교하여 극히 낮은 수준으로 억제되는 실리콘 단결정 웨이퍼이다.
따라서, 에피택셜기판 제조용으로 상기 안티몬-도프 단결정 웨이퍼를 사용하여, 우수한 품질의 에피택셜 층을 가진 에피택셜 실리콘 단결정 웨이퍼를 얻을 수 있다.
본 발명은 또한 안티몬-도프 실리콘 단결정 웨이퍼의 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 안티몬-도프 실리콘 단결정 웨이퍼를 제공한다.
상기와 같은 안티몬-도프 실리콘 단결정 웨이퍼의 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 안티몬-도프 실리콘 단결정 웨이퍼는 극히 우수한 게더링 능력을 나타낸다. 따라서 이는 웨이퍼 표면 층에 극도로 낮은 중금속 불순물 밀도의 실리콘 단결정 웨이퍼가 될 수 있다. 이와 같이, 상기 안티몬-도프 실리콘 단결정 웨이퍼를 에피택셜 웨이퍼 제조용 기판 웨이퍼로 사용하여, 우수한 품질의 에피택셜 층을 가진 에피택셜 실리콘 단결정 웨이퍼를 얻을 수 있다.
나아가 본 발명은 안티몬 첨가 실리콘 단결정 웨이퍼의 표면에 0.1number/㎠ 이하의 결정결함 밀도를 갖고, 석출 열처리 후 1 x 109number/㎤ 이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 안티몬-도프 실리콘 단결정 웨이퍼를 제공한다.
안티몬-도프 실리콘 단결정 웨이퍼의 표면에 0.1number/㎠ 이하의 결정결함 밀도를 갖고, 석출 열처리 후 1 x 109number/㎤ 이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 안티몬-도프 실리콘 단결정 웨이퍼는 웨이퍼 표면상의 그로운-인 결함의 밀도를 통상의 안티몬-도프 실리콘 단결정 웨이퍼와 비교하여 극히 낮은 수준으로 억제되는 실리콘 단결정 웨이퍼이다. 게다가, 극히 높은 게더링 능력을 나타내므로, 웨이퍼 표면층에서 극히 낮은 중금속 불순물 밀도를 갖는 실리콘 단결정 웨이퍼일 수 있다. 따라서, 상기와 같은 안티몬-도프 실리콘 단결정 웨이퍼를 에피택셜 웨이퍼 제조용 기판 웨이퍼로 사용하므로써, 극히 우수한 품질의 에피택셜 층을 갖는 에피택셜 실리콘 단결정 웨이퍼를 얻을 수 있다.
본 발명은 또한 질소로 도핑되며 초크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 절단하여 얻는 안티몬-도프 실리콘 단결정 웨이퍼를 제공한다.
질소로 도핑되며 초크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 절단하여 얻는 안티몬-도프 실리콘 단결정 웨이퍼는 질소의 활동에 의한 웨이퍼 표면상의 큰 크기의 그로운-인 결함의 밀도를 극도로 감소시킬 수 있었다. 더구나, 산소석출은 웨이퍼의 벌크부 내에서 질소의 존재로 촉진된다. 이와 같이, 웨이퍼의 변형 또는 웨이퍼 강도의 감소와 같은 문제를 발생되지 않을 정도의 비교적 낮은 기판 산소 농도를 가져도, 단시간의 열처리 후, 상기 웨이퍼는 높은 게더링 효과를 가질 수 있다.
나아가, 상기 안티몬-도프 실리콘 단결정 웨이퍼가 에피택셜 웨이퍼 제조용 기판 웨이퍼로 사용된다면, 높은 게더링 효과는 단시간의 열처리에 의해 얻을 수 있고, 에피택셜 층의 중금속 불순물 농도는 극도로 감소될 수 있다. 왜냐하면 웨이퍼 기판 표면에 큰 크기로 그로운-인 결함이 거의 없기 때문이다. 그리하여 에피택셜 층에 유해한 영향은 극히 작아진다. 따라서, 높은 생산성을 지닌 극히 우수한 품질의 에피택셜 층을 가진 에피택셜 실리콘 단결정 웨이퍼의 제조를 가능하게 한다.
나아가, 상기 안티몬-도프 실리콘 단결정 웨이퍼는 JEIDA 기준에 따라 20ppma 이하의 산소농도를 갖는다.
20ppma 이하의 낮거나 중간의 산소농도는 웨이퍼의 변형과 웨이퍼 강도의 감소에 대한 위험을 줄인다. 더욱이, 안티몬-도프 실리콘 단결정 웨이퍼에서 결정결함의 형성을 억제하고, 웨이퍼의 표면층에서 산소 석출물의 형성을 방지할 수 있다. 따라서, 에피택셜층을 웨이퍼표면 상에 형성할 때, 에피택셜층의 결정화도는 불리한 영향을 받지 않는다. 한편, 산소석출은 벌크부에 질소의 존재로 촉진되므로, 낮거나 중간의 산소 농도에도 불구하고 충분한 게더링 효과는 얻을 수 있다.
본 발명은 또한 상기목적을 이루기 위해, 인-도프 실리콘 단결정 웨이퍼에서 JEIDA 기준에 따라 18ppma이하의 산소농도를 갖고, 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 인-도프 실리콘 단결정 웨이퍼를 제공한다.
인-도프 실리콘 단결정 웨이퍼에서 산소석출을 일으키기 쉬운, 18ppma이하인 중간 또는 낮은 산소농도에도 불구하고 석출 열처리 후 1 x 109number/㎤이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 인-도프 실리콘 단결정 웨이퍼는 단시간의 열처리에서도 구리와 니켈과 같은 중금속 불순물에 대한 높은 게더링 능력을 갖는다. 게다가, 웨이퍼의 낮은 산소 농도 때문에, 웨이퍼의 변형과 불충분한 웨이퍼 강도를 방지할 수 있다.
나아가, 인-도프 실리콘 단결정 웨이퍼를 에피택셜 웨이퍼 제조용 기판 웨이퍼로 사용하여, 높은 게더링 효과와 매우 낮은 중금속 불순물 농도를 갖는 에피택셜 실리콘 단결정 웨이퍼는 산소 불순물의 외부 확산으로 발생되는, 에피택셜 층에서 유해한 결함을 생성하지 않고 단기간의 열처리에 의해 높은 생산성으로 얻을 수 있다.
본 발명은 또한 질소로 도핑되며 초크랄스키법으로 육성된 실리콘 단결정 잉곳을 절단하여 얻는 인-도프 실리콘 단결정 웨이퍼를 제공한다.
질소가 도핑되는 초크랄스키법으로 육성된 실리콘 단결정 잉곳을 절단하여 얻는 인-첨가 실리콘 단결정 웨이퍼에 있어서, 웨이퍼의 벌크부내에 질소의 존재로 산소석출이 촉진된다. 이와 같이, 상기 웨이퍼는 웨이퍼의 변형 또는 웨이퍼 강도의 감소와 같은 문제를 발생하지 않을 정도의 비교적 낮은 산소 농도를 가져도, 단시간의 열처리로 높은 게더링 효과를 가질 수 있다.
나아가, 인-도프 실리콘 단결정 웨이퍼가 에피택셜 제조용 기판 웨이퍼로서 사용되면, 높은 게더링 효과와 극히 낮은 중금속 불순물 농도의 에피택셜 실리콘 단결정 웨이퍼는 단시간의 열처리로 의해 높은 생산성으로 얻을 수 있다.
또한, 상기 인-도프 실리콘 단결정 웨이퍼는 18ppma 이하의 산소농도를 갖는 것이 바람직하다.
18ppma 이하인 낮거나 중간의 산소농도는 또한 웨이퍼의 변형과 웨이퍼 강도의 감소에 대한 위험을 줄인다. 게다가, 인-도프 실리콘 단결정 웨이퍼에서 결정 결함의 형성을 억제하고, 웨이퍼 표면 층에 산소석출물의 형성을 방지할 수 있으므로, 웨이퍼 표면에 에피택셜 층을 형성할 때, 에피택셜 층의 결정화도는 불리한 영향을 받지 않는다. 한편, 산소석출은 벌크부내에 질소의 존재로 촉진되므로, 충분한 게더링 효과를 그런 낮은 산소 농도에도 불구하고 얻을 수 있다.
질소가 도핑된 실리콘 단결정을 육성시킬 때, 상기 실리콘 단결정 웨이퍼의 질소농도가 1 x 1010에서 5 x 1015atoms/㎤가 되도록 도핑하는 것이 좋다.
이는 실리콘 웨이퍼에 큰 크기의 그로운-인 결함의 형성을 억제하고, 산소석출을 충분히 촉진하기 위한 효과를 얻기 위해서, 산소농도는 1 x 1010atoms/㎤ 이상으로 하는 것이 바람직하고, 초크랄스키법에 의한 실리콘 단결정의 단결정화도를 억제하지 못하도록 5 x 1015atoms/㎤ 이하로 하는 것이 바람직하기 때문이다.
또한, 상기 실리콘 단결정 웨이퍼는 900℃에서 실리콘의 융점까지의 온도에서 열처리되는 것이 바람직하다.
900℃에서 실리콘의 융점까지의 온도에서 열처리된 실리콘 단결정 웨이퍼에 있어서, 질소와 산소는 실리콘 단결정 웨이퍼의 표면 층에서 외부 확산된다. 그리하여 웨이퍼 표면에 결정결함은 거의 없어지게 될 것이다. 더구나, 후속되는 석출은 에피택셜 층의 형성을 위한, 고온에서 열처리 동안 석출핵의 분해로 억제되지 않고, 충분한 게더링 효과를 나타내는 웨이퍼를 얻는다.
나아가, 본 발명은 에피택셜 층이 본 발명의 실리콘 단결정 웨이퍼의 표면상에 형성되는, 에피택셜 실리콘 단결정 웨이퍼를 제공한다.
본 발명의 실리콘 단결정 웨이퍼의 표면상에 형성되는 에피택셜 층을 가진 에피택셜 실리콘 단결정 웨이퍼는 자동도핑 문제가 없다. 그리하여, 원하는 저항률을 갖는 높은 품질의 에피택셜 층을 가질 수 있다. 더욱이, 높은 생산성으로 제조될 수 있고, 구리와 니켈과 같은 중금속 불순물에 대한 우수한 게더링 능력과 웨이퍼의 변형과 웨이퍼강도의 감소와 같은 문제를 발생되지 않을 정도의 억제된 기판 산소 농도에 불구하고 극히 낮은 중금속 농도를 가진 에피택셜 실리콘 단결정 웨이퍼가 될 수 있다.
본 발명은 또한 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖고, 초크랄스키법에 의해 붕소와 질소가 도핑된 실리콘 단결정 잉곳을 육성하는 과정과 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 과정으로 이루어진 붕소-도프 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖는 붕소-도프 실리콘 단결정 웨이퍼를 상기 같이, 초크랄스키법에 의해 붕소와 질소를 도핑한 실리콘 단결정 잉곳을 육성시키고 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 과정에 의해 제조할 때, 산소 석출은 웨이퍼의 벌크부내에 질소의 존재로 촉진된다. 따라서 웨이퍼의 변형 또는 웨이퍼 강도의 감소와 같은 문제를 야기되지 않을 정도로 낮은 기판 산소 농도를 가져도 높은 게더링 효과를 지닌 붕소-도프 실리콘 단결정 웨이퍼를 제조할 수 있다.
나아가, 상기와 같은 방법으로 제조된 붕소-도프 실리콘 단결정 웨이퍼가 에피택셜 웨이퍼 제조용 기판 웨이퍼로 사용 되면, 자동도핑에 기한 에피택셜 층으로 불순물의 결집을 방지할 수 있다. 그리하여 높은 게더링 효과와 극히 낮은 중금속 불순물 농도의 에피택셜 실리콘 단결정 웨이퍼를 높은 생산성으로 얻을 수 있다.
상기 방법에 있어서, 단결정 잉곳의 산소농도는 바람직하게는 16ppma 이하로 제어한다. 이런 산소농도로, 에피택셜 층의 결정화도에 불리한 영향을 주지 않고 충분한 게더링 효과를 얻을 수 있다.
본 발명은 또한 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖고, 초크랄스키법에 의해 붕소와 질소가 도핑된 실리콘 단결정 잉곳을 육성하는 과정과 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 과정으로 이루어진 안티몬-도프 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
상기된 바와 같이, 초크랄스키법에 의해 붕소와 질소가 도핑된 실리콘 단결정 잉곳을 육성하는 과정과 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 과정에 의해 안티몬-도프 실리콘 단결정 웨이퍼를 제조하므로, 질소의 활동으로 웨이퍼의 표면에 그로운-인 결함의 밀도는 탁월하게 감소된다. 더구나, 산소석출은 웨이퍼의 벌크부내에 질소의 존재로 촉진된다. 이와 같이 단시간의 열처리를 하여, 웨이퍼의 변형 또는 웨이퍼강도의 감소와 같은 문제가 야기되지 않을 정도로 낮은 기판 산소 농도를 가져도 높은 게더링 효과를 지닌 안티몬-도프 실리콘 단결정 웨이퍼를 제조할 수 있다.
나아가, 상기 방법으로 제조된 안티몬-도프 실리콘 단결정 웨이퍼를 에피택셜 웨이퍼 제조용 기판 웨이퍼로 사용하면, 기판 웨이퍼 표면에 있는 큰 크기의 그로운-인 결함의 에피택셜 층에 대한 나쁜 영향은 극히 작아진다. 그리하여 단시간의 열처리로 높은 게더링 효과를 얻을 수 있고, 에피택셜 층의 중금속 불순물 농도는 극히 감소될 수 있다. 따라서, 높은 생산성으로 극히 우수한 품질의 에피택셜 층을 갖춘 에피택셜 실리콘 단결정 웨이퍼의 제조를 가능하게 한다.
상기 방법에서, 단결정 잉곳에 산소농도는 바람직하게는 20ppma이하로 제어한다.
상기 산소 농도로, 충분한 게더링 효과는 에피택셜 층의 결정화도에 불리한 영향을 주지 않고 얻을 수 있다.
본 발명은 또한 초크랄스키법에 의해 인과 질소가 도핑된 실리콘 단결정 잉곳을 육성하는 과정과 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 과정으로 이루어진 인-도프 실리콘 단결정 웨이퍼 제조방법을 제공한다.
상기와 같이, 초크랄스키법에 의해 붕소와 질소가 도핑된 실리콘 단결정 잉곳을 육성하고, 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하여 인-첨가 실리콘 단결정 웨이퍼를 제조할 경우, 산소석출은 웨이퍼의 벌크부내에 질소의 존재로 촉진된다. 따라서 산소석출이 상대적으로 일어나기 어려운 단시간의 열처리로, 웨이퍼의 변형 또는 웨이퍼 강도의 감소와 같은 문제가 발생되지 않을 정도로 낮은 기판 산소 농도를 가져도 높은 게더링 효과를 지닌 인-도프 실리콘 단결정 웨이퍼를 제조할 수 있다.
나아가, 상기 방법으로 제조된 인-도프 실리콘 단결정 웨이퍼를 에피택셜 웨이퍼 제조용 기판 웨이퍼로 사용하면, 높은 게더링 효과와 극히 낮은 중금속 불순물 농도를 지닌 에피택셜 실리콘 단결정 웨이퍼는 단시간의 열처리로 높은 생산성으로 얻을 수 있다.
상기 방법에서, 단결정 잉곳에 산소농도는 바람직하게는 18ppma이하로 제어한다.
상기 산소 농도로, 충분한 게더링 효과는 에피택셜 층의 결정화도에 불리한 영향을 주지 않고 얻을 수 있다.
나아가, 질소가 도핑된 실리콘 단결정을 초크랄스키법으로 육성시킬 때, 상기 실리콘 단결정 웨이퍼에서 질소농도가 1 x 1010에서 5 x 1015atoms/㎤가 되도록 질소도핑을 행하는 것이 바람직하다. 그리고 상기 실리콘 단결정 웨이퍼를 900℃에서 실리콘의 융점까지의 온도에서 열처리하는 것이 바람직하다.
상기와 같이 실리콘 단결정 웨이퍼를 제조하여, 훨씬 더 우수한 게더링 능력과 거의 없는 표면 결함과 다른 여러 가지 훌륭한 특징을 갖는, 에피택셜 성장을 행하는 기판 웨이퍼로 적합한 실리콘 단결정 웨이퍼를 제조할 수 있다.
본 발명은 또한 본 발명의 실리콘 단결정 웨이퍼 제조방법에 의한 실리콘 단결정 웨이퍼를 제조하는 과정과, 실리콘 단결정 웨이퍼의 표면상에 에피택셜 층을 형성하는 과정으로 이루어진 에피택셜 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
상기 설명된 바와 같이, 에피택셜 실리콘 단결정 웨이퍼가, 본 발명의 실리콘 단결정 웨이퍼 제조방법에 의한 실리콘 단결정 웨이퍼를 제조하여 그 실리콘 단결정 웨이퍼의 표면상에 에피택셜 층을 형성하는 방법으로 제조하면, 웨이퍼의 변형과 웨이퍼 강도의 감소와 같은 문제가 발생되지 않도록 기판 산소 농도를 억제하더라도 중금속에 대한 높은 게더링 효과가 단시간의 열처리효과로 부여되므로, 기판 웨이퍼 표면상의 그로운-인 결함의 에피택셜 층에 대한 영향은 극히 작아지고, 에피택셜 층에 있는 중금속 불순물 농도는 극도로 감소시킬 수 있다.
따라서, 우수한 품질의 에피택셜 층을 갖춘 에피택셜 실리콘 단결정 웨이퍼는 높은 생산성으로 제조될 수 있다.
상기와 같이, 질소가 도핑된 실리콘 웨이퍼가 본 발명에서 에피택셜 실리콘 단결정 웨이퍼용 기판으로 사용된다. 이는, 산소석출이 발생되기 어려운 안티몬-도프 실리콘 단결정 웨이퍼와 인-도프 실리콘 단결정 웨이퍼 뿐만 아니라 낮은 산소 농도의 고농도 붕소-도프 실리콘에 대해서도, 산소석출이 쉽게 발생되고 높은 게더링 효과가 발휘되는, 우수한 품질의 실리콘 단결정 웨이퍼의 용이한 제조를 가능케 한다.
나아가, 상기 웨이퍼의 표면상에 에피택셜 성장을 행할 때, 에피택셜 층에 낮은 결함밀도와 낮은 중금속 불순물 농도를 가진, 우수한 품질의 에피택셜 실리콘 단결정 웨이퍼를 높은 생산성으로 용이하게 제조할 수 있다.
이하, 본 발명을 보다 상세하게 설명한다. 그러나 본 발명은 설명된 바에 제한되지 않는다.
본 발명의 발명자는 CZ법으로 제조하는, 특히 결정을 육성하는 동안 질소 도핑기술을 이용하여 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 가진 고농도 붕소-도프 실리콘 단결정 웨이퍼와, 낮은 산소농도와 높은 산소 석출물 또는 산화-유기 적층결함 농도를 가진 안티몬-도프 실리콘 단결정 웨이퍼 또는 인-도프 실리콘 단결정 웨이퍼로 구성된 실리콘 단결정 웨이퍼를 얻고, 그것을 에피택셜 실리콘 단결정 웨이퍼 제조용 기판 웨이퍼으로 사용하여, 높은 게더링 효과와 극히 낮은 중금속 불순물 농도를 가진 에피택셜 단결정 웨이퍼를, 에피택셜 층에 산소불순물의 외부확산에 의한 유해한 결함을 생성시키지 않고 높은 생산성과 낮은 비용으로 제조할 수 있다는 사실을 알아냈다.
질소가 실리콘 단결정에 도핑되면, 실리콘에서 산소원자의 집결이 촉진되고 산소 석출물 농도는 높아지는 것을 지적된 바 있다(T.Abe and H.Takeno, Mat. Res. Soc. Symp. Proc. Vol. 262, 3, 1992). 이 효과는 균일한 핵형성에서 불균일한 핵형성까지 핵으로서 산소 원자의 집결과정의 전환에 의해 발생된다.
따라서, 초크랄스키법으로 실리콘 단결정이 육성될 때에 질소를 도핑하여, 높은 산소 석출 농도를 갖는 실리콘 단결정을 얻을 수 있다. 그리고 상기 단결정 공정으로 산소 석출물 농도를 갖는 실리콘 단결정 웨이퍼를 얻을 수 있다. 그리고 이 실리콘 단결정 웨이퍼를 기판으로 사용하여 에피택셜 층을 성장시키므로써, 원래 산소석출이 발생되기 어려운 안티몬-도프 실리콘 단결정 웨이퍼와 인-도프 실리콘 단결정 웨이퍼뿐만 아니라, 낮은 산소 농도를 갖는 붕소-도프 실리콘 단결정 웨이퍼에서도 높은 산소 석출물 밀도를 얻을 수 있다.
그 결과로, 매우 낮은 중금속 불순물 밀도를 갖는 에피택셜 층을 성장시킬 수 있다. 더욱이, 웨이퍼의 산소농도는 낮게 되므로, 웨이퍼의 변형과 웨이퍼 강도의 감소와 같은 문제는 발생되지 않으며, 에피택셜 층은 산소 불순물로 의한 불리한 영향을 받지 않는다.
나아가, 저항률이 10mΩ·㎝에서 100mΩ·㎝까지인 붕소의 도핑량을 갖는 웨이퍼 또는 원래 산소석출이 발생되기 어려운 안티몬 또는 인으로 도핑된 웨이퍼라도, 실리콘 단결정이 육성되는 동안 질소도핑으로 제조되는 실리콘 단결정 웨이퍼는 높은 게더링 효과를 가질 수 있다. 따라서, 우수한 품질의 에피택셜 층을 형성할 수 있고, 자동도핑에 대한 대책은 또한 불필요하게 된다. 이와 같이, 에피택셜 실리콘 단결정 웨이퍼 품질을 향상뿐만 아니라, 생산성과 경제성의 향상이 기대될 수 있다.
본 발명의 목적에 대해, 붕소와 질소가 도핑된 실리콘 단결정 잉곳은, 예를 들어 일본 특허출원공개(KOKAI) 제60-251190호에 개시된 바와 같은 공지 방법에 의해 초크랄스키법으로 성장시킬 수 있다.
초크랄스키법은 종결정(seed crystal)을 석영도가니에 담긴 다결정 실리콘 원료의 융액과 접촉시키는 과정과, 의도한 직경을 갖는 실리콘 단결정 잉곳이 융성하도록 회전하여 인상시키는 과정으로 이루어진다. 상기 방법에서, 미리 석경 도가니에서 질소와 함께 붕소를 도핑한 다결정 실리콘 원료에 하거나, 실리콘 융액에 질소를 첨가하거나 또는 질소를 함유한 대기가스(atmosphere gas)를 사용하므로, 붕소와 질소가 인상된 실리콘 단결정에 도핑될 수 있다. 상기 결정에서 질소의 도핑 양은 질소양과 질소가스 주입의 시간과 농도를 제어하여 조절할 수 있다.
초크랄스키법으로 단결정을 육성시킬 때 질소로 도핑하여, 삽입된 큰 크기 그로운-인 결함은 감소되고, 실리콘에서 산소원자 집결은 높은 산소 석출물 농도를 얻을 수 있다. 이 방법은 통상적으로 사용되는 그로운-인 결함 감소를 위한 인상속도의 감소를 요구하지 않는다. 그리고 통상적인 제조장치를 사용하여 용이하게 실시할 수 있다. 따라서, 새롭게 추가되는 제조장치를 요구하지 않는다. 그리고 이는 높은 생산성으로 실리콘 단결정의 제조를 가능하게 한다.
더욱이, 통상적인 기술에 의해, 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖는 고농도 붕소-도프 실리콘 단결정 웨이퍼에서 산소석출은 10mΩ·㎝이하의 저항률을 갖는 초고농도 붕소-도프 실리콘 단결정 웨이퍼와 비교하여 보다 억제된다. 또한 안티몬-도프 실리콘 단결정 웨이퍼와 인-도프 실리콘 단결정 웨이퍼에서 산소석출은 붕소-도프 실리콘 단결정 웨이퍼와 비교하여 보다 발생되기 어렵다. 이와 같이 디바이스 제조에서 요구되는 게더링 능력을 얻을 수 없다.
안티몬-도프 실리콘 단결정 웨이퍼의 경우에서, 특히, 초크랄스키법으로 안티몬이 도핑된 실리콘 단결정 잉곳이 육성될 때, 산화 안티몬의 증발에 의해 높은 안티몬 농도를 갖는 육성되는 단결정 잉곳의 후반부에 높은 산소 농도를 유지하기 매우 어렵다. 그러므로, 산소농도는 매우 낮아진다. 이와 같이 상기 부분으로부터 절단한 실리콘 웨이퍼의 산소석출은 억제된다. 그리고 디바이스 제조에 요구되는 게더링 능력은 얻을 수 없다.
한편, 상기 문제를 해결하기 위해 이들 웨이퍼의 산소농도를 증가시키면, 웨이퍼의 변형과 웨이퍼강도의 감소가 발생된다. 또한, 에피택셜 층을 웨이퍼 표면상에 형성할 때, 산소불순물의 외부확산으로 발생되는 결함이 생성된다. 그리하여 반대로 특성은 저하된다. 그러나, 본 발명에서와 같이 실리콘 단결정에서 질소도핑을 하므로, 디바이스 제조에 요구되는 게더링 능력을 산소 농도의 증가 없이 얻을 수 있다.
질소로 도핑할 때 실리콘 단결정에서 산소원자 집결의 가속화와 산화 석출물 농도가 증가하는 이유에 대해, 상기와 같이 질소 불순물이 핵으로 사용되는, 균일한 핵형성에서 불균일한 핵형성까지의 산소원자의 집결과정 전환에 의한 것으로 생각된다.
따라서, 도핑된 질소의 농도는 바람직하게는 불균일한 핵형성이 충분히 일어나는 범위인 1 x 1010atoms/㎤이상이 좋다. 이 범위에서 도핑된 질소의 농도는 산소 석출물 농도를 충분하게 상승시킬 수 있다.
한편, 질소 농도가 실리콘 단결정에서 고용한도인 5 x 1015atoms/㎤을 초과하면, 실리콘 단결정 자체의 단결정화도가 억제될 수 있다. 따라서, 상기 농도를 초과하지 않는 것이 좋다.
또한, 본 발명에 의해, 높은 산소 석출물 농도는 낮은 산소 농도로도 얻을 수 있다. 따라서, 질소가 도핑된 실리콘 단결정 잉곳이 초크랄스키법으로 육성할 때, 상기 잉곳에서 산소 농도는 중간 또는 낮은 농도로 제어될 수 있다. 예를 들면 붕소 도핑인 경우엔 16ppma이하, 안티몬 도핑인 경우엔 20ppma이하, 인 도핑인 경우엔 18ppma이하로 제어될 수 있다.
실리콘 단결정에서 산소농도가 상기 치 이하일 때, 에피택셜 층의 결정화도를 저하시키는, 실리콘 단결정 웨이퍼 표면에서 산소 석출물과 같은 결함의 형성이 실질적으로 완전하게 방지될 수 있다. 따라서, 실리콘 단결정 웨이퍼에서 성장되는 에피택셜 층의 결정화도에 대한 나쁜 영향을 방지할 수 있다. 한편, 벌크부에서는, 산소석출이 질소의 존재로 촉진되므로, 게더링 효과는 낮은 산소 농도에서도 충분하게 얻을 수 있다.
실리콘 단결정 잉곳의 산소농도는 통상 방법으로 상기 범위로 감소될 수 있다. 상기 범위내의 산소농도는 예를 들어 도가니 회전수의 감소, 주입 가스 유동율의 증가, 기압의 감소, 온도분포의 조절 그리고 실리콘 융액의 전도 등으로 용이하게 얻을 수 있다.
이 방법으로, 원하는 농도로 붕소, 안티몬 또는 인과 질소 도핑되고, 거의 큰 크기의 그로운-인 결함을 함유하지 않고, 원하는 산소를 함유하는 실리콘 단결정 잉곳은 초크랄스키법으로 얻을 수 있다. 이 잉곳은 내부 직경 절단기(inner diameter slicer)나 와이어소우(wire saw)와 같은 절단기를 이용하여 절단하고, 실리콘 단결정 웨이퍼로 진행되는 챔퍼링(chamfering), 래핑(lapping), 에칭(etching), 폴리싱(polishing)등 단계로 처리된다. 물론, 이 단계는 단지 예에 불과하며, 세척(cleaning)단계 그리고 열처리 단계와 같은 다양한 또 다른 단계가 있을 수 있다. 또한, 상기 단계들은 단계의 생략과 단계순서의 변환을 포함된 적합하게 개량되어 사용된다.
나아가, 에피택셜 성장을 실시하기 전에, 얻어진 실리콘 단결정 웨이퍼는 바람직하게는 900℃에서 실리콘 융점까지의 온도에서 열처리를 한다. 에피택셜 층을 형성하기 전에 상기 열처리를 행하여, 실리콘 단결정 웨이퍼의 표면 층에 있는 질소는 외부 확산된다.
에피택셜 층은, 질소의 산소석출 촉진 효과에 의해 발생되는, 실리콘 단결정 웨이퍼 표면 층에서 산소석출에 의한 결함 형성으로 불리한 영향을 후속적으로 받지 않기 위해 실리콘 단결정 웨이퍼 표면 층의 질소는 외부 확산된다.
실리콘에서 질소의 확산속도는 산소의 확산속도보다 탁월하게 빠르다. 따라서, 표면층의 질소는 열처리에 의해 확실하게 외부 확산될 수 있다.
열처리의 정확한 조건을 말하자면, 바람직하게는, 900℃에서 실리콘의 융점까지 범위 온도에서 행한다. 보다 바람직하게는 1100℃에서 1200℃범위가 좋다.
상기 온도범위에서 상기 실리콘 단결정 웨이퍼를 열처리하여, 실리콘 단결정 웨이퍼의 표면 층에서 질소는 충분하게 외부확산이 되고, 동시에 산소도 외부 확산된다.
따라서, 그 표면에 산소 석출물에 의한 결함생성은 실질적으로 완전히 방지될 수 있고, 에피택셜 층의 결정화도에 대한 나쁜 영향도 방지될 수 있다.
또한, 에피택셜 성장 전 상기 열처리를 실시하지 않고 이와 같이 웨이퍼는 에피택셜 성장을 위한 온도에서 직접 열처리하면, 산소 석출 핵이 분해되고 충분한 석출이 후속되는 열처리에도 일어나지 않아 이와 같이 게더링 효과를 얻을 수 없다는 우려가 있을 수도 있다. 그러나, 에피택셜 성장을 위한 높은 온도에서 열처리하기 전에, 에피택셜 층이 형성되는 동안, 상기와 같은 열처리를 행하여 충분한 게더링 효과를 얻을 수 있다. 이와 같이 극히 낮은 중금속 불순물 농도를 가진 에피택셜 실리콘 단결정 웨이퍼를 얻을 수 있다.
나아가, 두 번째 효과로서, 웨이퍼의 벌크부 내에서의 산소 석출물은 벌크 적층 결함(BSF)을 유도하게 될 수 있다. 이로 인해 더 강력한 게더링 효과를 발휘한다.
이하 본 발명을 실시예와 비교예를 참고하여 설명한다. 그러나 본 발명은 이에 제한되지 않는다.
(실시예1)
10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 얻도록 정해진 농도로 붕소를 첨가한 원료 다결정 실리콘은 실리콘 질화막을 갖춘 실리콘 웨이퍼와 함께 직경 24인치인 석영 도가니에 배치되고, 용융시켰다. 직경8인치와 〈100〉방향이 갖춘 P형의 단결정 잉곳을 CZ법에 따른 1.0㎜/min의 통상 인상속도로 용융액으로부터 인상하였다. 상기 결정이 인상될 때, 도가니의 회전은 단결정에서 산소농도는 14-16ppma(JEIDA)가 되도록 제어되었다.
질소농도는 편석 계수(segregation coefficient)를 이용하여 계산된 값으로 2-7 x 1014atoms/㎤이 되었다. 단결정잉곳의 산소농도는 가스퓨전법(gas fusion method)으로 측정할 때, 14-16ppma로 확인되었다.
웨이퍼는 와이어소우(wire saw)를 이용하여 상기에서 얻은 단결정 잉곳으로부터 절단되었고, 직경 8인치인 4개의 실리콘 단결정 미러 표면 웨이퍼(silicon single crystal mirror surface)를 제조하기 위해 챔퍼링, 래핑, 에칭 그리고 미러 폴리싱(mirror polishing)으로 처리된다. 이 4개의 실리콘 단결정 웨이퍼의 저항률을 측정했을 때, 4개 웨이퍼 모두, 도핑된 붕소의 도핑양으로부터 예상되었던 범위내인 14-17mΩ·㎝의 저항률을 나타내었다.
이들 4개의 실리콘 단결정 웨이퍼 중 2개의 웨이퍼는 그 표면에 에피택셜층을 형성하기 전에 웨이퍼 표면 층에서 질소가 외부 확산되도록 1050℃에서 열처리를 행한다.
그 다음, 열처리가 된 상기 2개의 웨이퍼와 열처리하지 않은 다른 2개의 웨이퍼의 각각 하나 웨이퍼 상에 1170℃에서, 그리고 2개의 웨이퍼로 된 두 세트에서 각각 나머지 하나의 웨이퍼는 1130℃에서 두께 6㎛인 에피택셜 층은 성장시켰다.
반응기 속으로 SiHCl3+ H2를 주입하여, 실리콘의 에피택셜 성장을 붕소-도프 실리콘 단결정 웨이퍼에서 이루었다.
상기와 같이 얻어진 에피택셜 웨이퍼의 게더링 능력을 측정하기 위하여, 상기 웨이퍼를 4시간동안 N2가스분위기에서 800℃로 열처리하고, 이어 산소 석출물을 석출시키기 위해 16시간 동안 O2가스분위기에서 1000℃로 열처리를 하였다. 그리고나서, 이 에피택셜 실리콘 단결정 웨이퍼의 게더링 효과는 웨이퍼의 벌크부 내에 산소 석출물 농도에 기초하여 향상되었다.
상기 산소 석출물 농도는 OPP(Optical Precipitate Profiler)법으로 측정하였다. 노마르스키(Normarski)미분 간섭 현미경을 이용한 OPP법에서, 광원으로부터 발산되는 레이저광은 편광프리즘에 의해 서로 교차하여 90°로 다른 위상을 갖는 2개의 선형 편광 선으로 분리된다. 상기 광선들은 웨이퍼 미러 표면측에서 웨이퍼로 들어온다. 그때, 한 광선은 결함을 지날 때, 위상 전환이 일어나고, 두 광선 사이에 위상차이가 발생된다. 그 광선이 결함을 감지하여 웨이퍼배면으로 통과한 후에 두 선 사이 위상의 차이를 편광 분석기에 의해 탐지한다.
이 측정의 결과는 도1에 나타나 있다. 도1의 우측편에 나타난 점은 2-7 x 1014atoms/㎤의 질소 도핑양을 갖는 웨이퍼의 산소 석출물 결함밀도를 나타낸다. 원들로 표시된 상기 점은 에피택셜 성장이 1170℃일 때 얻은 결과를 나타내고, 삼각형으로 표시된 점은 에피택셜 성장이 1130℃일 때 얻은 결과를 나타낸다.
도1에 나타난 결과로부터, 질소가 도핑되고 붕소-도프 실리콘 단결정 웨이퍼의 표면상에 에피택셜 성장이 행한 웨이퍼는 14-16ppma의 낮은 산소 농도에도 불구하고 두 에피택셜 성장 온도에 대한 높은 산소 석출물 농도를 보였고, 이와 같이 높은 게더링 효과를 가졌다는 것을 알 수 있다.
열처리된 웨이퍼와 열처리되지 않은 웨이퍼를 비교할 때, 높은 게더링 효과는 열처리된 웨이퍼들에서 얻을 수 있다는 것을 알 수 있다. 또한, 산소 농도가 낮으므로, 에피택셜 층의 결정화도는 매우 좋다. 더욱이, 붕소도핑 농도가 상기 수준과 같은 경우에 자동도핑에 대한 대책은 요구되지 않으므로, 생산성의 향상이 기대될 수 있다.
(비교예1)
질소를 도핑시키지 않는 것만을 제외하고 상기 실시예과 같은 방식으로 직경 8인치, 〈100〉방향과 산소농도14-16ppma를 가진 P형의 붕소도핑된 단결정 잉곳을 인상시켰다. 그리고나서 직경 8인치인 2개 실리콘 단결정 미러 표면 웨이퍼를 상기 실시예와 같은 방식으로 상기 단결정 잉곳으로부터 제조하였다. 두개의 실리콘 단결정 웨이퍼는 상기 실시예와 같이 14-17mΩ·㎝정도의 저항률을 갖는다.
그 다음으로, 두께 6㎛인 에피택셜 층을 질소의 외부확산을 위한 열처리는 하지 않는 것을 제외하고 실시예와 같은 방식으로 2개의 웨이퍼중 하나의 단결정 웨이퍼상에 1170℃에서 성장시키고, 다른 하나의 단결정 웨이퍼상에서는 1130℃에서 성장시켰다.
상기 얻어진 에피택셜 웨이퍼에서, 산소 석출물은 상기 실시예와 같은 방식으로 열처리에 의해 석출된다. 그리고 이들 에피택셜 실리콘 단결정 웨이퍼의 게더링 효과는 상기 웨이퍼의 벌크부 내에서의 산소 석출물 농도에 기초한 OPP법으로 평가된다.
이 측정 결과 또한 도1에 나타나 있다. 도1의 좌측편에 나타난 점들은 상기 웨이퍼의 산소석출물의 결함 밀도를 나타낸다. 원으로 표시된 점은 1170℃에서 에피택셜 성장을 행할 때 얻은 산소 석출물의 결함 밀도를 나타내고, 삼각형으로 표시된 점은 1130℃에서 에피택셜 성장을 행할 때 얻은 산소 석출물의 결함 밀도를 나타내었다.
도1에 나타난 결과로부터, 질소를 도핑하지 않은 붕소-도프 실리콘 단결정 웨이퍼는 두 에피택셜 성장 온도 모두에 대해 14-16ppma인 낮은 산소농도로 인해 낮은 산소석출물 농도를 보였고, 이와 같이 낮은 게더링 효과를 가졌다는 것을 알 수 있다.
(실시예2)
예정된 농도로 안티몬이 도핑된 원료 다결정 실리콘은 실리콘 질화막을 갖는 실리콘 웨이퍼들과 함께 직경 24인치를 갖는 석영 도가니에 배치되었고, 용융시켰다. 직경 8인치이고 방향 〈100〉을 갖는 N형의 단결정 잉곳을 CZ법에 따른 통상 인상 속도 1.0㎜/min으로 용융액으로부터 인상시켰다. 도가니의 회전은 상기 단결정에서 산소농도는 20ppma이하(JEIDA)가 되도록 제어되었다. 상기 공정을 반복하여, 다른 질소도핑양을 갖는 2개의 단결정 잉곳을 인상시켰다.
이들 실리콘 단결정의 잉곳의 후미부에서의 질소농도는 편석계수를 사용하여 계산되는 값으로서 평가되었고, 1.0 x 1014atoms/㎤ 와 5.0 x 1014atoms/㎤의 질소농도를 보였다. 실리콘 단결정 잉곳의 산소농도를 가스퓨전법으로 측정할 때, 상기 2개의 잉곳 모두 10-20ppma로 확인되었다.
웨이퍼는 와이어소우를 사용하여 상기 2개의 단결정 잉곳으로부터 절단되었고, 각각의 잉곳으로부터 직경 8인치를 갖는 두개의 실리콘 단결정 미러 표면 웨이퍼를 총 4개의 웨이퍼를 얻기 위해 챔퍼링, 래핑, 에칭과 미러 폴리싱으로 처리하였다. 이들 4개의 실리콘 단결정 웨이퍼의 저항률을 측정했을 때, 4개 웨이퍼 모두, 도핑된 안티몬의 도핑양으로부터 기대되던 범위내의 7-25mΩ·㎝의 저항률을 가졌다.
이들 4개의 실리콘 단결정 웨이퍼 중 2개의 웨이퍼는 그 표면에 에피택셜 층을 형성하기 전에 웨이퍼 표면 층에서 질소가 외부 확산되도록 1100℃에서 열처리를 하였다.
또한, 에피택셜 성장 전에 웨이퍼 표면에서 결정결함 밀도를 측정하기 위해, 4개의 단결정 웨이퍼를 충분하게 세척한다. 그리고 웨이퍼 상에 결정 결함 밀도를 입자카운터(particle counter)로 측정했다.
그 다음으로, 2개의 실리콘 단결정 잉곳으로부터 절단된 4개의 실리콘 단결정 웨이퍼에서, 두께 6㎛인 에피택셜 층을, 같은 잉곳에서 절단된 2개의 단결정 웨이퍼 중 각각 하나의 웨이퍼 상에는 1200℃에서 성장시켰고, 나머지 다른 웨이퍼 상에는 1125℃에서 성장시켰다. 에피택셜 성장 반응기는 하나의 웨이퍼 공정형인 반응기(furnace)이다. 반응기 속으로 SiHCl3+ H2를 주입하여, 안티몬-도프 실리콘 단결정 웨이퍼에서 실리콘의 에피택셜 성장을 이루었다.
상기와 같이 얻어진 에피택셜 웨이퍼의 게더링 능력을 측정하기 위하여, 상기 웨이퍼를 4시간동안 N2가스분위기에서 800℃로 열처리하고, 이어 산소 석출물을 석출시키기 위해 16시간 동안 O2가스분위기에서 1000℃로 열처리를 하였다. 그리고나서, 이 에피택셜 실리콘 단결정 웨이퍼의 게더링 효과는 웨이퍼의 벌크부내에의 산소 석출물 농도에 기초하여 평가되었다.
다른 한편으로, 에피택셜 층에서 기판 웨이퍼 표면에 결정 결함의 효과를 측정하기 위해, 에피택셜 성장후에 이들 에피택셜 실리콘 단결정 웨이퍼의 표면에 있는 결정 결함 밀도는 입자카운터로 0.13㎛이상의 크기를 가진 입자 밀도로 측정하였다.
우선, 에피택셜 성장 전과 후에 결정 결함 밀도의 측정 결과는 도2에 나타나 있다. 도1의 중앙에 나타난 점은 1.0 x 1014atoms/㎤의 질소 도핑 양을 갖는 웨이퍼 표면의 결함밀도를 나타내고, 도2의 우측편에 나타난 점들은 5.0x 1014atoms/㎤의 질소 도핑양을 갖는 웨이퍼 표면의 결함밀도를 나타낸다. 원들로 표시된 상기 점은 에피택셜 성장 전에 결정결함 밀도를 나타내고, 삼각형으로 표시된 점은 에피택셜 성장 후에 결정 결함 밀도를 나타낸다. 이들 값은 같은 질소 도핑양을 갖는 두 웨이퍼에서 얻은 값의 평균을 가리킨다.
도2에 나타난 결과로부터, 1.0 x 1014atoms/㎤과 5.0 x 1014atoms/㎤의 두 질소 도핑양을 갖는 웨이퍼는 에피택셜 성정 전과 후에 0.1number/㎠이하의 낮은 결정 결함 밀도를 갖는다.
그 다음으로, 산소 석출을 위한 열처리 후에 산소 석출물 밀도의 측정 결과는 도3에 나타나 있다. 도3의 중앙에 나타난 점들은 1.0 x 1014atoms/㎤의 질소 도핑양을 갖는 웨이퍼의 산소 석출물 밀도를 나타내고, 도3의 우측면에 나타난 점들은 5.0 x 1014atoms/㎤의 질소 도핑양을 갖는 웨이퍼의 산소 석출물 밀도를 나타낸다. 원들로 표시된 점들은 1200℃에서 에피택셜을 행할 때 얻은 산소 석출물 결함밀도를 나타내고, 삼각형들로 표시된 점들은 1125℃에서 에피택셜을 행할 때 얻은 산소 석출물 결함밀도을 나타낸다.
도3에 나타난 결과로부터, 질소가 도핑되고 안티몬-도프 실리콘 단결정 웨이퍼의 표면에 에피택셜 성장을 행한 웨이퍼는 두 에피택셜 성장온도에 대해 중간의 산소 농도인 10-20ppma에 불구하고 높은 산소 석출물 밀도를 나타내는 것을 알 수 있다. 이와 같이 상기 웨이퍼들은 높은 게더링 효과를 가졌다. 또한, 본 실시예에서 상기 에피택셜 실리콘 단결정 웨이퍼들의 제조에 요구되는 게더링 효과를 위한 열처리 시간은 붕소-도프 실리콘 단결정 웨이퍼들이 기판 웨이퍼로서 사용될 때 요구되는 시간에 비교할 수 있다. 따라서, 생산성의 향상이 기대될 수 있다.
(비교예2)
직경 8인치, 〈100〉방향를 갖고, 산소농도 20ppma이하를 갖는 N형 안티몬-도프 단결정 잉곳을 질소를 도핑하지 않는 것을 제외하고 상기 실시예와 같은 방식으로 인상시켰다. 그리고나서, 직경 8인치를 갖는 두 실리콘 단결정 미러 표면 웨이퍼를 상기 실시예와 같은 방식으로 상기 단결정 잉곳으로부터 제조하였다. 이들 두 실리콘 단결정 웨이퍼 모두 상기 실시예와 같은 7-25mΩ·㎝의 저항률을 가졌다.
그 다음으로, 질소의 외부확산을 위한 열처리를 행하지 않고, 상기 웨이퍼 표면에서 단결정 결함 밀도를 입자카운터로 측정하였다. 그리고 두께 6㎛인 에피택셜 층을 상기 실시예와 같은 방식으로 하나의 실리콘 단결정 웨이퍼상에서는 1200℃에서 성장 시켰고 두 웨이퍼 중의 다른 하나의 실리콘 단결정 웨이퍼상에서는 1125℃로 성장시켰다.
얻어진 에피택셜에서, 산소 석출물의 석출은 상기 실시예와 같은 방식으로 발생되었다. 그리고 나서, 이들 에피택셜 실리콘 단결정 웨이퍼의 게더링효과는 실리콘 웨이퍼의 벌크부 내에서 산소 석출물 농도에 기초한 OPP법에 의해 평가되었다. 그리고 에피택셜 성장후 상기 웨이퍼에서 결정결함 밀도는 입자카운터로 측정되었다.
본 비교예에서 에피택셜 성장의 전과 후에 결정 결함 밀도의 측정결과 또한 도2에 나타나 있다. 도2의 좌측편에 나타난 점들은 질소를 도핑하지 않은 웨이퍼의 결정결함 밀도를 나타낸다. 원들로 표시된 점들은 에피택셜 성장 후의 결정 결함 밀도를 나타내고, 삼각형으로 표시된 점들은 에피택셜 성장 후의 결정결함밀도를 나타낸다. 이들 값은 두 웨이퍼로부터 얻은 값의 평균을 나타낸다.
도2에 나타난 결과로부터, 질소로 도핑하지 않은 안티몬-도프 실리콘 단결정 웨이퍼는 질소로 도핑된 웨이퍼의 농도와 비교하여 탁월하게 더 높은 단결정 결함 농도를 갖는, 에피택셜 성장 전과 후에 0.5number/㎠를 초과하는 웨이퍼 표면의 결정 결함 농도를 가졌다는 것을 알 수 있다.
산소석출을 위한 열처리 후에 비교예에서 웨이퍼의 산소 석출물 밀도에 대한 측정 결과 또한 도3에 나타나 있다. 도3의 좌측편에 보이는 점들은 질소로 도핑되지 않은 웨이퍼의 산소 석출물 밀도를 나타낸다. 원들로 표시되는 점들은 에피택셜 성장을 1200℃에서 행할 때 결정 석출물 밀도를 나타내고, 삼각형으로 표시되는 점들은 에피택셜 성장을 1125℃에서 행할 때 결정 석출물 밀도를 나타내고 있다.
도3에서 나타난 결과로부터, 질소로 도핑되지 않은 안티몬-도프 실리콘 단결정 웨이퍼에서 에피택셜 성장을 행한 웨이퍼는 낮은 산소 석출물 농도를 보이는 것을 알 수 있다. 그리고 이와 같이 사용한 열처리 시간은 붕소-도프 실리콘 단결정 웨이퍼를 기판 웨이퍼로써 사용하는 경우 에 사용된 시간과 비교할 수 있기 때문에 상기 웨이퍼들은 두 에피택셜 성장 온도에 대해 낮은 게더링 효과를 지녔다. 그리고 웨이퍼는 20ppma인 중간산소 농도를 가졌다.
(실시예3)
예정된 농도로 인을 첨가한 원료 다결정 실리콘은 실리콘 질화막을 가는 실리콘 웨이퍼와 함께 직경 18인치인 석영 도가니에 배치되고, 용융시켰다. 직경 6인치이고 〈100〉방향을 갖는 P형의 단결정 잉곳을 CZ법에 따른 1.0㎜/min의 통상 인상속도로 용융액으로부터 인상하였다. 상기 결정이 인상될 때, 도가니의 회전은 단결정에서 산소농도는 18ppma(JEIDA)가 되도록 제어되었다.
단결정 잉곳 후미부의 질소농도를 FT-IR로 측정하였다. 그리고 질소농도는 5.0 x 1014atoms/㎤인 것을 알았다. 단결정 잉곳의 산소농도는 FT-IR로 측정할 때, 18ppma로 확인되었다.
웨이퍼를 와이어소우를 이용하여 상기에서 얻은 단결정 잉곳으로부터 절단하였고, 직경 6인치인 4개의 실리콘 단결정 미러 표면 웨이퍼를 제조하기 위해 챔퍼링, 래핑, 에칭 그리고 미러 폴리싱을 하였다. 이 4개의 실리콘 단결정 웨이퍼의 저항률을 측정했을 때, 4개 웨이퍼 모두, 도핑된 붕소의 도핑양으로부터 예상되었던 범위내인 5-10mΩ·㎝의 저항률을 나타내었다.
이들 4개의 실리콘 단결정 웨이퍼 중 2개의 웨이퍼는 그 표면에 에피택셜층을 형성하기 전에 웨이퍼 표면층에서 질소가 외부 확산되도록 1100℃에서 30분동안 열처리를 하였다.
그 다음으로, 열처리가 된 상기 2개의 웨이퍼와 열처리하지 않은 다른 2개의 웨이퍼의 각각 하나 웨이퍼 상에 1170℃에서, 그리고 2개의 웨이퍼로 된 두 세트에서 각각 나머지 하나의 웨이퍼는 1130℃에서 두께 20㎛인 에피택셜 층은 성장시켰다.
에피택셜 성장 반응기는 그 내부에 기판 웨이퍼를 배치할 서셉터(susceptor)를 포함한 실리던형의 벨 자(bell jar)로 이루어져 있다. 반응기 속으로 SiHCl3+ H2를 주입하여, 실리콘의 에피택셜 성장을 붕소-도프 실리콘 단결정 웨이퍼에서 이루었다.
상기와 같이 얻어진 에피택셜 웨이퍼의 게더링 능력을 측정하기 위하여, 상기 웨이퍼를 4시간동안 N2가스분위기에서 800℃로 열처리하고, 이어 산소 석출물을 석출시키기 위해 16시간 동안 O2가스분위기에서 1000℃로 열처리를 하였다.
그리고 나서, 이 에피택셜 실리콘 단결정 웨이퍼의 게더링 효과는 웨이퍼의 벌크부에서 산소 석출물 농도에 기초하여 평가되었다.
상기 산소 석출물 농도는 OPP법으로 측정하였다.
이 측정의 결과는 도4에 나타나 있다. 도4의 우측편에 도시된 점은 5.0 x 1014atoms/㎤의 질소 도핑양을 갖는 웨이퍼의 산소 석출물 결함 밀도를 나타낸다. 원들로 표시된 상기 점들은 에피택셜 성장이 1170℃에서 행했을 때 얻은 결과를 나타내고, 삼각형으로 표시된 점들은 에피택셜 성장이 1130℃에서 행했을 때 얻은 결과를 나타낸다.
도4에 나타난 결과로부터, 질소가 도핑되고 인-도프 실리콘 단결정 웨이퍼의 표면상에 에피택셜 성장을 행한 웨이퍼는 18ppma인 중간의 산소농도에도 불구하고 두 에피택셜 성장온도 모두에서 1 x 109number/㎤ 이상의 높은 산소농도를 보였고, 이와 같이 상기 웨이퍼들은 높은 게더링 효과를 가졌다는 것을 알 수 있다.
열처리된 웨이퍼와 열처리되지 않은 웨이퍼를 비교할 때, 높은 게더링 효과는 열처리된 웨이퍼들에서 얻을 수 있다는 것을 알 수 있다. 또한, 산소 농도가 낮으므로, 에피택셜 층의 결정화도는 매우 좋다. 더욱이, 본 실시예에서 에피택셜 성장 전에 석출을 위한 열처리에 요구되는 시간은 열처리를 하지 않거나 통상의 IG 열처리에 요구되는 시간보다 훨씬 짧았다. 따라서 생산성의 향상이 기대될 수 있다.
(비교예3)
질소를 도핑시키지 않는 것만을 제외하고 상기 실시예과 같은 방식으로 직경 6인치이고 〈100〉방향이며 산소농도 18ppma를 가진 P형의 붕소 첨가된 단결정 잉곳을 인상시켰다. 그리고나서 직경 6인치인 4개 실리콘 단결정 미러 표면 웨이퍼를 상기 실시예와 같은 방식으로 상기 단결정 잉곳으로부터 제조하였다. 상기 4개의 실리콘 단결정 웨이퍼 모두는 상기 실시예와 같이 5-10mΩ·㎝정도의 저항률을 가졌다.
이들 4개의 웨이퍼 중 2개의 웨이퍼는 산소 석출을 촉진하기 위한 IG 열처리를 했다. 즉, 우선 1100℃에서 30분 동안 첫단계 열처리를 하고 나서, 650℃에서 4시간동안 석출 핵 형성을 위한 열처리를 하고, 1000℃에서 16시간동안 산소 석출물의 형성을 위한 열처리를 한다.
두께 20㎛인 에피택셜 층을, 두 개의 단결정 웨이퍼의 각 세트 중 하나의 웨이퍼상에서는 1170℃에서 성장시키고, 다른 하나의 단결정 웨이퍼 상에서는 1130℃에서 성장시켰다. 그 다음으로, 이상 얻은 에피택셜 웨이퍼들에서, 산소 석출물의 산소석출은 상기 실시예와 같은 방식으로 열처리에 의해 발생된다. 그리고 이들 에피택셜 실리콘 단결정 웨이퍼의 게더링 효과는 상기 웨이퍼의 벌크부에서의 산소 석출물 농도에 기초한 OPP법으로 평가된다.
이 측정 결과 또한 도4에 도시되어 있다. 도4의 좌측편에 나타난 점들은 질소로 도핑되지 않은 웨이퍼의 산소 석출물의 결함 밀도를 나타낸다. 원들로 표시된 점들은 1170℃에서 에피택셜 성장을 행할 때 얻은 산소 석출물의 결함 밀도를 나타내고, 삼각형들로 표시된 점들은 1130℃에서 에피택셜 성장을 행할 때 얻은 산소 석출물의 결함 밀도를 나타내었다.
도4에 나타난 결과로부터, 에피택셜 성장하기 전 IG열처리하지 않고, 질소로 도핑하지 않은 인-도프 실리콘 단결정 웨이퍼 상에 에피택셜을 행한 웨이퍼는 낮은 산소 석출물 농도를 보였고 그리하여 중간 산소농도인 18ppma로 인해 두 에피택셜 성장온도에 대해 낮은 게더링 효과를 나타냄을 알 수 있다. 나아가, 긴 시간이 소요되는 IG 열처리에도 웨이퍼는 에피택셜 성장 전에 질소 도핑을 얻고 열처리되지 않은 웨이퍼와 비교되는 석출물 밀도만을 보였다.
본 발명은 상기 실시예에 제한되지 않는다. 상기 실시예는 단지 예에 불과하며, 첨부된 특허청구범위에서 설명된 것과 실질적으로 같은 구조를 갖고 유사한 기능과 효과를 가진 예들은 본 발명의 범위에 포함된다.
예를 들어, 질소로 도핑된 실리콘 단결정 잉곳이 초크랄스키법에 의해 육성될 때, 본 발명에 의한, 용융은 자기장이 적용될 수도 있고 그렇지 않을 수도 있다. 즉, 본 발명에 사용되는 초크랄스키법은 자기장이 용융에 적용되는 소위 MCZ법을 포함한다.
또한, 에피택셜 성장은 CVD법에 의한 에피택셜 성장에 제한되지 않는다. 그리고 본 발명은 에피택셜 실리콘 단결정 기판은 MBE법으로 에피택셜 성장을 행하여 제조될 수 있는 경우에도 사용될 수 있다.
더욱이, 상기 실시예가 높은 게더링 효과의 웨이퍼가 특히 높은 붕소도핑 농도와 낮은 산소 농도를 가진 고농도 붕소-도프 실리콘 단결정 웨이퍼와 중간 또는 낮은 산소농도를 가진 안티몬-도프 또는 인-도프 실리콘 단결정 웨이퍼에 대해서도 질소 도핑을 사용하여 얻을 수 있어도, 본 발명은 이에 제한되지 않는다. 10mΩ·㎝에서 100mΩ·㎝까지의 저항도와 실리콘 단결정 웨이퍼에서 16ppma의 낮은 산소농도 그리고 석출 열처리 후 1 x 109number/㎤ 이상의 산소 석출물 또는 산화-유기 적층결함 밀도를 갖는 고농도 붕소-도핑된 실리콘 단결정 웨이퍼, 0.1 number/㎠ 이하의 실리콘 단결정 웨이퍼의 표면에 작은 결정 결함 밀도와 열처리한 후에 1x109number/㎤ 이상의 큰 산소 석출물 또는 산화-유기 적층 결함 밀도를 갖는 안티몬-도프 실리콘 단결정 웨이퍼 그리고 실리콘 단결정 웨이퍼에서 18ppma이하의 낮은 산소농도 그리고석출 열처리 후 1 x 109number/㎤ 이상의 산소석출물 또는 산화-유기 적층결함 밀도를 갖는 인-도프 실리콘 단결정 웨이퍼는 본 발명의 범위에 포함된다.
'1x109number/㎤ 이상의 산소 석출물 또는 산화-유기 적층 결함 밀도'의 정의는 실리콘 웨이퍼를 석출 열처리한 후 또는 실리콘 웨이퍼를 에피택셜 성장용 열처리 또는 후속 석출 열처리를 한 후에도 얻을 수 있는 산소 석출물 또는 산화-유기 적층결함 밀도를 포함한다.

Claims (24)

  1. 도펀트(dopant)로 도프(dope)된 실리콘 단결정 웨이퍼에 있어서,
    상기 실리콘 단결정 웨이퍼의 석출 열처리 후에 산소 석출물 또는 산화-유기 적층 결함 밀도가 1 x 109number/㎤ 이상임을 특징으로 하는 실리콘 단결정 웨이퍼
  2. 저항률이 10mΩ·㎝이상 100mΩ·㎝이하인 붕소-도프 실리콘 단결정 웨이퍼에 있어서,
    상기 붕소-도프 실리콘 단결정 웨이퍼의 산소농도는 16ppma 이하이고, 석출 열처리 후에 상기 웨이퍼는 1x109number/㎤ 이상의 산소 석출물 또는 산화-유기 적층 결함밀도임을 특징으로 하는 실리콘 단결정 웨이퍼
  3. 저항률이 10mΩ·㎝이상 100mΩ·㎝ 이하인 붕소-도프 실리콘 단결정 웨이퍼에 있어서,
    질소로 도프하며 초크랄스키법으로 육성시킨 실리콘 단결정 잉곳(ingot)을 절단(slicing)하여 얻어짐을 특징으로 하는 붕소-도프 실리콘 단결정 웨이퍼
  4. 제3항에 있어서,
    상기 붕소-도프 실리콘 단결정 웨이퍼의 산소 농도가 16ppma 이하임을 특징으로 하는 붕소-도프 실리콘 단결정 웨이퍼
  5. 안티몬-도프 실리콘 단결정 웨이퍼에 있어서,
    상기 안티몬-도프 실리콘 단결정 웨이퍼의 표면에 결정 결함 밀도는 0.1 number/㎠ 이하임을 특징으로 하는 안티몬-도프 실리콘 단결정 웨이퍼
  6. 안티몬-도프 실리콘 단결정 웨이퍼에 있어서,
    상기 안티몬-도프 실리콘 단결정 웨이퍼의 석출 열처리 후에 산소 석출물 또는 산화-유기 적층 결함 밀도가 1 x 109number/㎤ 이상임을 특징으로 하는 안티몬-도프 실리콘 단결정 웨이퍼
  7. 안티몬-도프 실리콘 단결정 웨이퍼에 있어서,
    상기 안티몬-도프 실리콘 단결정 웨이퍼의 표면에 결정 결함 밀도는 0.1number/㎠ 이하이고, 석출 열처리 후에 산소 석출물 또는 산화-유기 적층 결함밀도는 1 x 109number/㎤ 이상임을 특징으로 하는 안티몬-도프 실리콘 단결정 웨이퍼
  8. 안티몬-도프 실리콘 단결정 웨이퍼에 있어서,
    질소로 도프하며 초크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 절단하여 얻어짐을 특징으로 하는 안티몬-도프 실리콘 단결정 웨이퍼
  9. 제8항에 있어서,
    상기 안티몬-도프 실리콘 단결정 웨이퍼의 산소 농도가 20ppma 이하임을 특징으로 하는 안티몬-도프 실리콘 단결정 웨이퍼
  10. 인-도프 실리콘 단결정 웨이퍼에 있어서,
    상기 인-도프 실리콘 단결정 웨이퍼의 산소농도는 18ppma 이하이고, 석출 열처리 후에 산소 석출물 또는 산화-유기 적층 결함 밀도는 1 x 109number/㎤ 이상임을 특징으로 하는 인-도프 실리콘 단결정 웨이퍼
  11. 인-도프 실리콘 단결정 웨이퍼에 있어서,
    질소로 도프하며 초크랄스키법으로 육성시킨 실리콘 단결정 잉곳을 절단하여 얻어짐을 특징으로 하는 인-도프 실리콘 단결정 웨이퍼
  12. 제11항에 있어서,
    상기 인-도프 실리콘 단결정 웨이퍼의 산소농도가 18ppma 이하임을 특징으로 하는 인-도프 실리콘 단결정 웨이퍼
  13. 제3항, 제4항, 제8항, 제9항, 제11항 및 제12항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 웨이퍼의 질소 농도가 1 x 1010에서 5 x 1015atoms/㎤ 까지임을 특징으로 실리콘 단결정 웨이퍼
  14. 제3항, 제4항, 제8항, 제9항, 제11항, 제12항 및 제13항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 웨이퍼는 900℃에서 실리콘 융점까지의 온도로 열처리됨을 특징으로 하는 실리콘 단결정 웨이퍼
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    에피택셜 층이 상기 실리콘 단결정 웨이퍼의 표면에 형성됨을 특징으로 하는 에피택셜 실리콘 단결정 웨이퍼
  16. 10mΩ·㎝에서 100mΩ·㎝까지의 저항률을 갖는 붕소-도프 실리콘 단결정 웨이퍼 제조방법에 있어서,
    초크랄스키법으로 붕소와 질소로 도프된 실리콘 단결정 잉곳을 육성하는 단계와;
    상기 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 단계를 포함함을 특징으로 하는 붕소-도프 실리콘 단결정 웨이퍼 제조방법
  17. 제16항에 있어서,
    질소로 도프된 실리콘 단결정 잉곳이 초크랄스키법으로 육성될 때, 상기 단결정 잉곳의 산소농도는 16ppma 이하로 제어됨을 특징으로 하는 붕소-도프 실리콘 단결정 웨이퍼 제조방법
  18. 안티몬-도프 실리콘 단결정 웨이퍼의 제조방법에 있어서,
    초크랄스키법으로 안티몬과 질소로 도프된 실리콘 단결정 잉곳을 육성하는 단계와;
    상기 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 단계를 포함함을 특징으로 하는 안티몬-도프 실리콘 단결정 웨이퍼 제조방법
  19. 제18항에 있어서,
    질소로 도프된 실리콘 단결정 잉곳이 초크랄스키법으로 육성될 때, 상기 단결정 잉곳의 산소농도는 20ppma 이하로 제어됨을 특징으로 하는 안티몬-도프 실리콘 단결정 웨이퍼 제조방법
  20. 인-도프 실리콘 단결정 웨이퍼의 제조방법에 있어서,
    초크랄스키법으로 인과 질소로 도프된 실리콘 단결정 잉곳을 육성하는 단계와;
    상기 실리콘 단결정 잉곳을 실리콘 단결정 웨이퍼로 절단하는 단계를 포함함을 특징으로 하는 인-도프 실리콘 단결정 웨이퍼 제조방법
  21. 제20항에 있어서,
    질소로 도프된 실리콘 단결정 잉곳이 초크랄스키법으로 육성될 때, 상기 단결정 잉곳의 산소농도는 18ppma 이하로 제어됨을 특징으로 하는 인-도프 실리콘 단결정 웨이퍼 제조방법
  22. 제16항 내지 제21항 중 어느 한 항에 있어서,
    질소로 도프된 실리콘 단결정이 초크랄스키법으로 육성될 때, 상기 실리콘 단결정 잉곳의 질소 농도는 1x1010에서 5 x 1015atoms/㎤ 까지가 되도록 질소로 도핑됨을 특징으로 하는 실리콘 단결정 웨이퍼 제조방법
  23. 제16항 내지 제22항 중 어느 한 항에 있어서,
    상기 실리콘 단결정 웨이퍼가 900℃에서 실리콘 융점까지의 온도에서 열처리됨을 특징으로 하는 실리콘 단결정 웨이퍼 제조방법
  24. 에피택셜 실리콘 단결정 웨이퍼의 제조방법에 있어서,
    제16항 내지 제23항 중 어느 한 항에 의한 실리콘 단결정 제조방법으로 실리콘 단결정 웨이퍼를 제조하는 단계와;
    상기 실리콘 단결정 웨이퍼의 표면에 에피택셜 층을 형성하는 단계를 포함함을 특징으로 하는 에피택셜 실리콘 단결정 제조방법
KR1020007004623A 1998-08-31 1999-08-27 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법 KR100588098B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP26084398A JP2000072595A (ja) 1998-08-31 1998-08-31 ボロンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP26084498A JP3433678B2 (ja) 1998-08-31 1998-08-31 アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
JP10-260843 1998-08-31
JP26084698A JP3412531B2 (ja) 1998-08-31 1998-08-31 リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP10-260846 1998-08-31
JP10-260844 1998-08-31
PCT/JP1999/004652 WO2000012787A1 (en) 1998-08-31 1999-08-27 Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them

Publications (2)

Publication Number Publication Date
KR20010031575A true KR20010031575A (ko) 2001-04-16
KR100588098B1 KR100588098B1 (ko) 2006-06-09

Family

ID=27334973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007004623A KR100588098B1 (ko) 1998-08-31 1999-08-27 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법

Country Status (5)

Country Link
US (1) US6478883B1 (ko)
EP (1) EP1035236A4 (ko)
KR (1) KR100588098B1 (ko)
TW (1) TWI227286B (ko)
WO (1) WO2000012787A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810566B1 (ko) * 2005-12-21 2008-03-18 주식회사 실트론 안티몬(Ｓｂ) 도프된 실리콘 단결정 및 그 성장방법
KR100871626B1 (ko) * 2006-01-12 2008-12-02 실트로닉 아게 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
KR100885762B1 (ko) * 2001-08-23 2009-02-26 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼 및 그 제조방법
KR100911925B1 (ko) * 2002-01-25 2009-08-13 신에쯔 한도타이 가부시키가이샤 실리콘 에피텍셜 웨이퍼 및 그 제조방법
WO2013062380A1 (en) * 2011-10-26 2013-05-02 Lg Innotek Co., Ltd. Wafer and method of fabricating the same
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
KR20200024918A (ko) * 2017-07-10 2020-03-09 실트로닉 아게 단결정 실리콘으로 제조된 반도체 웨이퍼 및 이를 생성하기 위한 프로세스

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023874A1 (en) * 2002-03-15 2004-02-05 Burgess Catherine E. Therapeutic polypeptides, nucleic acids encoding same, and methods of use
JP3861524B2 (ja) * 1999-09-06 2006-12-20 信越半導体株式会社 シリコンウエーハ及びその製造方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP2002184779A (ja) 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
US7081422B2 (en) 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
US6898362B2 (en) * 2002-01-17 2005-05-24 Micron Technology Inc. Three-dimensional photonic crystal waveguide structure and method
JP2002353434A (ja) * 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
KR100445190B1 (ko) * 2001-11-13 2004-08-21 주식회사 실트론 단결정 실리콘 잉곳 제조 방법
JP4656788B2 (ja) * 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
US6740158B2 (en) * 2002-05-09 2004-05-25 Rwe Schott Solar Inc. Process for coating silicon shot with dopant for addition of dopant in crystal growth
JP4092993B2 (ja) 2002-09-13 2008-05-28 信越半導体株式会社 単結晶育成方法
DE10250822B4 (de) * 2002-10-31 2006-09-28 Siltronic Ag Verfahren zur Herstellung eines mit leichtflüchtigem Fremdstoff dotierten Einkristalls aus Silicium
US6756681B1 (en) 2002-12-23 2004-06-29 Nokia Corporation Radio frequency integrated circuit having increased substrate resistance enabling three dimensional interconnection with feedthroughs
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
JP2004315258A (ja) * 2003-04-14 2004-11-11 Shin Etsu Handotai Co Ltd 単結晶の製造方法
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7115480B2 (en) 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7273788B2 (en) 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
JP4832067B2 (ja) * 2005-02-01 2011-12-07 東京エレクトロン株式会社 シリコン部材およびその製造方法
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US7544584B2 (en) * 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
KR101422713B1 (ko) * 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP4869396B2 (ja) * 2009-12-07 2012-02-08 株式会社東芝 電鋳用原盤、及びその製造方法
KR101461531B1 (ko) * 2010-02-08 2014-11-13 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법, 그리고, 반도체 디바이스의 제조 방법
WO2012129184A1 (en) * 2011-03-18 2012-09-27 Crystal Solar, Inc. Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
CN103094316B (zh) * 2013-01-25 2016-01-20 浙江大学 一种具有高金属吸杂能力的n/n+硅外延片及其制备方法
CN104711675B (zh) * 2015-02-16 2017-11-10 浙江金瑞泓科技股份有限公司 磷砷锑共掺杂的n型重掺直拉硅单晶及其硅外延片
JP6447351B2 (ja) 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162830A1 (en) * 1984-04-19 1985-11-27 Monsanto Company Improved semiconductor substrates
JPS60251190A (ja) * 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
JPS62166531A (ja) * 1986-01-20 1987-07-23 Nec Corp エピタキシアルウエ−ハの製造方法
JPS63239200A (ja) * 1987-03-27 1988-10-05 Shin Etsu Handotai Co Ltd シリコンウエ−ハ強化方法
US5066359A (en) * 1990-09-04 1991-11-19 Motorola, Inc. Method for producing semiconductor devices having bulk defects therein
JPH06122592A (ja) * 1992-10-12 1994-05-06 Sumitomo Metal Ind Ltd 単結晶シリコン基板
JPH09298135A (ja) * 1996-04-30 1997-11-18 Sumitomo Sitix Corp シリコン半導体基板
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
US6162708A (en) * 1998-05-22 2000-12-19 Shin-Etsu Handotai Co., Ltd. Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885762B1 (ko) * 2001-08-23 2009-02-26 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼 및 그 제조방법
KR100911925B1 (ko) * 2002-01-25 2009-08-13 신에쯔 한도타이 가부시키가이샤 실리콘 에피텍셜 웨이퍼 및 그 제조방법
KR100810566B1 (ko) * 2005-12-21 2008-03-18 주식회사 실트론 안티몬(Ｓｂ) 도프된 실리콘 단결정 및 그 성장방법
KR100871626B1 (ko) * 2006-01-12 2008-12-02 실트로닉 아게 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
KR101303422B1 (ko) * 2011-03-28 2013-09-05 주식회사 엘지실트론 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼
WO2013062380A1 (en) * 2011-10-26 2013-05-02 Lg Innotek Co., Ltd. Wafer and method of fabricating the same
US9281189B2 (en) 2011-10-26 2016-03-08 Lg Innotek Co., Ltd. Wafer and method of fabricating the same
KR20200024918A (ko) * 2017-07-10 2020-03-09 실트로닉 아게 단결정 실리콘으로 제조된 반도체 웨이퍼 및 이를 생성하기 위한 프로세스

Also Published As

Publication number Publication date
KR100588098B1 (ko) 2006-06-09
TWI227286B (en) 2005-02-01
EP1035236A1 (en) 2000-09-13
US6478883B1 (en) 2002-11-12
EP1035236A4 (en) 2007-01-10
WO2000012787A1 (en) 2000-03-09

Similar Documents

Publication Publication Date Title
KR100588098B1 (ko) 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
KR100622622B1 (ko) 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
US6413310B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
JP4463957B2 (ja) シリコンウエーハの製造方法およびシリコンウエーハ
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
JPH11189493A (ja) シリコン単結晶およびエピタキシャルウェーハ
JP2000211995A (ja) シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
KR100753169B1 (ko) 에피택셜 실리콘 웨이퍼
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
US6835245B2 (en) Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP3412531B2 (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP3433678B2 (ja) アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
JP2000072595A (ja) ボロンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JP2005064405A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2005064406A (ja) エピタキシャルシリコン単結晶ウェーハの製造方法及びエピタキシャルシリコン単結晶ウェーハ
JP2002083779A (ja) エピタキシャルウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee