[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003188176A - シリコンウェーハおよびシリコンウェーハの製造方法 - Google Patents

シリコンウェーハおよびシリコンウェーハの製造方法

Info

Publication number
JP2003188176A
JP2003188176A JP2001384755A JP2001384755A JP2003188176A JP 2003188176 A JP2003188176 A JP 2003188176A JP 2001384755 A JP2001384755 A JP 2001384755A JP 2001384755 A JP2001384755 A JP 2001384755A JP 2003188176 A JP2003188176 A JP 2003188176A
Authority
JP
Japan
Prior art keywords
silicon wafer
gettering
copper
bmd
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001384755A
Other languages
English (en)
Inventor
Hisao Iga
久雄 伊賀
Satoru Kitagawa
悟 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP2001384755A priority Critical patent/JP2003188176A/ja
Priority to TW091135701A priority patent/TW200305225A/zh
Priority to US10/499,612 priority patent/US20070140828A1/en
Priority to EP02790794A priority patent/EP1458017A4/en
Priority to PCT/JP2002/013214 priority patent/WO2003052811A1/ja
Priority to KR10-2004-7009371A priority patent/KR20040066173A/ko
Publication of JP2003188176A publication Critical patent/JP2003188176A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】窒素をドーピングする処理を付加したIGにお
いても、EGにおいても、ゲッタリング能力が不足する
事態が発生しているが、この問題は現状では未解決にな
っている。 【解決手段】窒素をドーピングする処理と、エクストリ
ンシックゲッタリング(EG)処理、たとえばポリシリ
コン層3を形成する処理を、シリコンウェーハ1′に施
す。このためデバイス工程で銅、ニッケルといった重金
属イオンにさらされたとしても熱処理の過程でイントリ
ンシックゲッタリング(IG)が作用して、これら銅、
ニッケルを捕獲することができる。また歪み層としての
ポリシリコン層3を形成しているためエクストリンシッ
クゲッタリング(EG)の作用により、ポリシリコン層
3を捕獲拠点として鉄、銅を捕獲することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコンウェーハ
およびシリコンウェーハの製造方法に関し、特に重金属
イオンの汚染を防ぐことができるシリコンウェーハおよ
びその製造方法に関する。
【0002】
【従来の技術】半導体デバイスはシリコンウェーハの表
面に薄膜、拡散等でデバイス層を形成するデバイス工程
を経て作成される。
【0003】図3はシリコン(Si)ウェーハを想定
し、シリコンウェーハ基板1の上にエピタキシャル成長
層2が形成された後のシリコンウェーハ1′の断面を示
している。
【0004】シリコンウェーハ1′には、不純物(ドー
パント)としてホウ素Bが添加(ドーピング)されてい
る。シリコンウェーハ1′は、比較的低濃度の不純物B
が添加されたP/P-型のシリコンウェーハである。エピ
タキシャル成長装置の炉内で、薄膜の原料ガス、たとえ
ばトリクロルシラン(SiHCl3)が少量のホウ素Bと
ともにシリコン基板1の表面1aに供給される。そして
トリクロルシランの化学反応によってシリコン基板1の
表面に同じシリコンの薄膜2がエピタキシャル成長によ
って形成されていく。
【0005】このようにして原子配列がシリコン基板1
と同一の結晶が、基板1上に形成される。
【0006】一般に、シリコンウェーハ1′は、その後
のデバイス工程で、鉄、銅、ニッケルなどの重金属によ
って汚染される。デバイス工程でシリコンウェーハ1′
のデバイス層に、鉄などの重金属イオンが侵入すると、
デバイスが誤動作し低寿命になるおそれがある。
【0007】そこで、従来より重金属イオンがシリコン
ウェーハ1′のデバイス層に到達しないようにゲッタリ
ングの処理を施すようにしている。
【0008】ゲッタリングには、イントリンシックゲッ
タリング(以下IGという)とエクストリンシックゲッ
タリング(以下EGという)がある。
【0009】IGとは、シリコンウェーハに熱処理を施
すことによってシリコンウェーハのバルク中に、BMD
(バルク・マイクロ・ディフェクト)と呼ばれる欠陥を
析出させ、BMDを捕獲拠点として重金属不純物を捕獲
するというゲッタリング手法である。
【0010】図4は、IGを説明する図である。
【0011】すなわちチョクラルスキー法(CZ法)に
より成長し作成されたシリコンウェーハ1′には、シリ
コンインゴットの製造過程で石英るつぼから溶けだした
酸素が含まれている。そしてデバイス工程で、シリコン
ウェーハ1′に熱処理を施すと、バルク内で酸化シリコ
ンSiOxが析出される。酸化シリコンSiOxはその析出
核が一定の大きさ、つまり概ね直径数十nm程度まで成
長するとゲッタリング能力をもつようになる。このよう
にゲッタリング能力を有する酸化シリコンSiOxの析出
核のことを、BMDという。酸化シリコンSiOxは、同
原子量濃度の単結晶シリコンよりも体積が大きいことか
ら、析出されたBMDは、局所的な歪みを、バルク内で
発生する。同様の熱処理を施した場合にBMD濃度が高
いほどゲッタリングの効果が大きくなる。またドーパン
トであるホウ素の濃度が高いほどBMDの濃度が高くな
る。
【0012】これに対してEGとは、シリコンウェーハ
の裏面に故意に機械的歪みを与えるか、ポリシリコン層
を形成することで歪み層を形成し、この歪み層を捕獲拠
点として重金属不純物を捕獲するというゲッタリング手
法である。
【0013】図5は、ポリシリコン層を形成することで
歪み層を与えるEGを説明する図である。
【0014】すなわちポリシリコン層を形成する工程は
以下のとおりである。
【0015】a)炉内にシリコン基板1を入れる。
【0016】b)シリコン基板1にCVD処理等を施し
て基板全体にポリシリコン層3を形成する。
【0017】c)シリコン基板1の表面1bのポリシリ
コン層3を研磨し、全体を洗浄し、裏面1aにポリシリ
コン層3が形成された状態にする。
【0018】なおシリコン基板1の裏面1aのみにシラ
ンガスを流して裏面1aのみにポリシリコン層3を形成
する方法もある。
【0019】シリコン基板1に、エピタキシャル成長膜
2を成長させると、BMD析出核が消滅するため、その
後熱処理を施してもBMD濃度が低くなりゲッタリング
能力が低くなる。またドーパントであるホウ素の濃度が
高いほどBMDの濃度が高くなることから、ホウ素が低
濃度にドーピングされたP/P-シリコンウェーハ1′で
は、BMD濃度が低くなりゲッタリング能力が低くな
る。
【0020】このようにホウ素が低濃度にドーピングさ
れエピタキシャル成長膜2が形成されたシリコンウェー
ハ1′ではゲッタリング能力が低いという問題があっ
た。
【0021】ここで、エピタキシャル成長膜2を形成す
る前に予め熱処理を施して酸化シリコンSiOxの析出核
を大きく成長させてBMD析出を促進させる試みがなさ
れている。しかしこの方法では、処理工程に時間を要し
シリコンウェーハの製造コストが上昇するという問題が
ある。
【0022】そこで、シリコン基板1に窒素をドーピン
グして、BMD濃度を増加させる研究開発が行われてい
る。
【0023】一方、シリコンウェーハ1′にEG処理を
施すためには、前述したa)〜c)に示す工程を経なけ
ればならないため、工程が複雑化しウェーハの製造に時
間を要するとともに製造コストが増大する。しかしホウ
素が低濃度にドーピングされたP/P-シリコンウェーハ
1′では、EGはIGと比較してゲッタリング能力が大
きいためエピタキシャル成長膜が形成されたシリコンウ
ェーハでは、EGを施すことが主流になっている。
【0024】
【発明が解決しようとする課題】しかし窒素をドーピン
グする処理を付加したIGにおいても、EGにおいて
も、ゲッタリング能力が不足する事態が発生している。
この問題は現状では未解決になっている。
【0025】本発明は、こうした実状に鑑みてなされた
ものであり、重金属イオンのゲッタリング能力を高める
ことを解決課題とするものである。
【0026】
【課題を解決するための手段および効果】そこで第1発
明は、シリコンウェーハに、BMD析出を促進させる元
素をドーピングし、エクストリンシックゲッタリング
(EG)の処理を施すことを特徴とする。
【0027】第2発明は、第1発明において、前記元素
は、窒素または炭素のいずれか一方または窒素および炭
素の両方であることを特徴とする。
【0028】第3発明は、第1発明において、低濃度の
ホウ素がドーピングされていることを特徴とする。
【0029】第4発明は、第1発明において、エピタキ
シャル成長層が形成されていることを特徴とする。
【0030】第5発明は、シリコンウェーハに、少なく
ともニッケルをイントリンシックゲッタリング(IG)
することができる程度にBMD濃度が増加するように窒
素をドーピングし、鉄、銅をゲッタリングすることがで
きる程度にエクストリンシックゲッタリング(EG)の
処理を施すことを特徴とする。
【0031】第6発明は、シリコンウェーハの製造法に
おいて、BMD析出を促進させる元素をドーピングする
工程と、エクストリンシックゲッタリング(EG)の処
理を施す工程とを含むことを特徴とする。
【0032】第7発明は、シリコンウェーハの製造方法
において、低濃度のホウ素とともにBMD析出を促進さ
せる元素をドーピングする工程と、エクストリンシック
ゲッタリング(EG)の処理を施す工程とを含むことを
特徴とする。
【0033】第8発明は、シリコンウェーハの製造方法
において、BMD析出を促進させる元素をドーピングす
る工程と、エクストリンシックゲッタリング(EG)の
処理を施す工程と、エピタキシャル成長層を形成する工
程とを含むことを特徴とする。
【0034】第9発明は、シリコンウェーハの製造方法
において、低濃度のホウ素とともにBMD析出を促進さ
せる元素をドーピングする工程と、エクストリンシック
ゲッタリング(EG)の処理を施す工程と、エピタキシ
ャル成長層を形成する工程とを含むことを特徴とする。
【0035】第10発明は、シリコンウェーハの製造方
法において、少なくともニッケルをイントリンシックゲ
ッタリングすることができる程度にBMD濃度が増加す
るように窒素をドーピングする工程と、鉄、銅をゲッタ
リングすることができる程度にエクストリンシックゲッ
タリング(EG)の処理を施す工程とを含むことを特徴
とする。
【0036】本発明では、図1に示すように、BMD析
出を促進させる元素である窒素をドーピングする処理
と、エクストリンシックゲッタリング(EG)処理、た
とえばポリシリコン層3を形成する処理を、シリコンウ
ェーハ1′に施す。このためデバイス工程で銅、ニッケ
ルといった重金属イオンにさらされたとしても熱処理の
過程でイントリンシックゲッタリング(IG)が作用し
て、銅、ニッケルを捕獲することができる(図2参
照)。また歪み層としてのポリシリコン層3を形成して
いるので、エクストリンシックゲッタリング(EG)が
作用して、ポリシリコン層3を捕獲拠点として鉄、銅を
捕獲することができる(図2参照)。このように本発明
によれば、鉄、銅、ニッケルといったデバイス工程で発
生する各種重金属イオンを十分にゲッタリングすること
ができる。このためシリコンウェーハ1′のデバイス層
に鉄、銅、ニッケルといった重金属イオンが侵入するこ
とがなく、デバイスの誤動作を防止し高寿命化を図るこ
とができる。
【0037】
【発明の実施の形態】以下図面を参照して本発明に係る
半導体ウェーハおよび半導体ウェーハの製造方法の実施
の形態について説明する。
【0038】なお以下に説明する実施形態では、半導体
ウェーハとしてシリコンウェーハを想定する。
【0039】本発明者らは、窒素をドーピングする処理
を付加したIGにおいても、EGにおいても、ゲッタリ
ング能力が不足する事態に鑑み、IGとEGは、重金属
イオンの種類によってゲッタリング能力が異なっている
との仮定のもとに分析を行った。その結果を図2に示
す。ただし分析対象となるシリコンウェーハは、ホウ素
が低濃度でドーピングされたP/P-シリコンウェーハ
1′である。ここで「低濃度」とは、ホウ素の濃度が3
×1014 /cm 〜1×1016 /cm(1
Ω−cm〜15Ω−cm)程度の濃度をいうものとす
る。
【0040】同図2に示すように、窒素をドーピングす
る処理を付加したIGでは、鉄に対してはゲッタリング
能力が低いが、銅に対してはゲッタリング能力が高く、
ニッケルに対してはゲッタリング能力が非常に高くなる
という分析結果を得た。
【0041】一方、EGでは、ニッケルに対してはゲッ
タリング能力が低いが、鉄、銅に対してはゲッタリング
能力が高くなるという分析結果を得た。なおIG処理も
EG処理も施されていないP/P-シリコンウェーハ1′
では、鉄、銅、ニッケルの各重金属イオンに対してゲッ
タリング能力が低くなる。
【0042】以上の分析結果から、鉄、銅、ニッケルの
各重金属イオンに対してゲッタリング能力を不足するこ
となく高めるためには、窒素をドーピングする処理を付
加したIGと、EGとを併用してシリコンウェーハ1′
に施せばよいとの結論を得た。
【0043】図1は実施形態のシリコンウェーハ1′の
断面を示す。このシリコンウェーハ1′は以下のように
して製造される。
【0044】すなわち、まず、石英るつぼ内でホウ素B
と窒素Nが含まれたシリコン融液を溶融して、不純物
(ドーパント)として低濃度のホウ素Bと窒素Nが添加
(ドーピング)されたシリコンインゴットを成長させ
る。
【0045】シリコンインゴットは、シリコン基板1に
スライスされる。こうして低濃度の不純物Bが添加され
たP-型のシリコン基板が得られる。
【0046】つぎに、EGで鉄、銅に対して十分なゲッ
タリング能力をもつことができるように、ポリシリコン
層3が形成される。
【0047】ポリシリコン層3を形成する工程は以下の
とおりである。
【0048】a)炉内にシリコン基板1を入れる。
【0049】b)シリコン基板1にCVD処理等を施し
て基板全体にポリシリコン層3を形成する。
【0050】c)シリコン基板1の表面1bのポリシリ
コン層3を研磨し、全体を洗浄し、裏面1aにポリシリ
コン層3が形成された状態にする。
【0051】なおシリコン基板1の裏面1aのみにシラ
ンガスを流して裏面1aのみにポリシリコン層3を形成
する方法もある。
【0052】つぎにエピタキシャル成長装置の炉内で、
薄膜の原料ガス、たとえばトリクロルシラン(SiHCl
3)がシリコン基板1の表面1aに供給される。そして
トリクロルシランの化学反応によってシリコン基板1の
表面1bに同じシリコンの薄膜2がエピタキシャル成長
によって形成されていく。
【0053】このようにして原子配列がシリコン基板1
と同一の結晶が、基板1上に形成される。
【0054】このようにして製造されたシリコンウェー
ハ1′は、その後のデバイス工程で、シリコンウェーハ
1′に熱処理を施すと、バルク内で一定の大きさ(概ね
直径数十nm程度)以上まで酸化シリコンSiOxの析出
核が成長してBMDを析出する。ここでシリコンウェー
ハ1′には窒素が予めドーピングされているためBMD
濃度が高くなり図2に示すように銅、ニッケルに対する
ゲッタリング能力が高くなる。
【0055】また製造後のシリコンウェーハ1′は、デ
バイス工程で鉄、銅といった重金属イオンにさらされた
としても、図2に示すように、歪み層としてのポリシリ
コン層3でこれら重金属イオンを十分に高いゲッタリン
グ能力にて捕獲することができる。
【0056】以上のように本実施形態によれば、窒素を
ドーピングする処理と、エクストリンシックゲッタリン
グ(EG)の処理を、シリコンウェーハ1′に施すよう
にしたので、デバイス工程で銅、ニッケルといった重金
属イオンにさらされたとしても熱処理の過程でイントリ
ンシックゲッタリング(IG)が作用して、これら銅、
ニッケルを捕獲することができ、また歪み層としてもポ
リシリコン層3を形成しているのでエクストリンシック
ゲッタリング(EG)の作用により、ポリシリコン層3
を捕獲拠点にして鉄、銅を捕獲することができる。この
ように本実施形態によれば、鉄、銅、ニッケルといった
デバイス工程で発生する各種重金属イオンを十分にゲッ
タリングすることができる。このためシリコンウェーハ
1′のデバイス層に鉄、銅、ニッケルといった重金属イ
オンが侵入することがなく、デバイスの誤動作を防止し
高寿命化を図ることができる。
【0057】なお図2に示すように、銅をゲッタリング
する能力はEG、IGともにあり、IGの場合、銅より
もニッケルのゲッタリング能力が高い。したがってシリ
コンウェーハ1′に、窒素をドーピングする際には、少
なくともニッケルのゲッタリング能力が得られる程度の
濃度をドーピングする実施も可能である。
【0058】図5は、横軸に窒素のドーピング濃度(/
cm)をとり縦軸に少数キャリアの発生ライムタイム
をとったグラフを示している。少数キャリアの発生ライ
フタイムが大きいほど金属汚染量が小さくなる。同図5
に示すように窒素の濃度が1E+14(/cm)のと
きに金属汚染量がもっとも小さくなることがわかる。な
お窒素が全くドーピングされていない場合には少数キャ
リアの発生ライフタイムは測定限界以下であった。
【0059】上述した実施形態では、窒素をドーピング
してBMDの析出を促進させてIGの能力を高めている
が、窒素以外に炭素を用いてBMD析出を促進させても
よい。また窒素と炭素の両方をドーピングすることによ
ってBMD析出を促進させてもよい。
【0060】また上述した実施形態では、EGとしてポ
リシリコン層3を歪み層として形成する手法を想定して
いるが、シリコンウェーハ1′の裏面1aにサンドブラ
スト等の加工を施すことによって機械的歪み層を形成す
る手法であっても同様な効果を得ることができる。
【0061】なお上述した実施形態では、ホウ素が低濃
度でドーパントされたシリコンウェーハ1′を想定して
おり、この場合特に本発明の効果が有効なものとなる
が、もちろん高濃度でホウ素がドーパントされたシリコ
ンウェーハに対しても本発明を適用することができる。
またホウ素以外の不純物がドーピングされたシリコンウ
ェーハに対しても本発明を適用することができる。
【図面の簡単な説明】
【図1】図1は実施形態のシリコンウェーハの断面図で
ある。
【図2】図2は、窒素をドーピングする処理が付加され
たイントリンシックゲッタリング(IG)、エクストリ
ンシックゲッタリング(EG)と、各種重金属イオンの
ゲッタリング能力との関係を示す表である。
【図3】図3はシリコンウェーハの断面図であり、イン
トリンシックゲッタリング(IG)を説明する図であ
る。
【図4】図4はシリコンウェーハの断面図であり、エク
ストリンシックゲッタリング(EG)を説明する図であ
る。
【図5】図5は窒素のドーピング濃度と少数キャリアの
発生ライフタイムとの関係を示すグラフである。
【符号の説明】
1 シリコン基板 2 エピタキシャル成長層 1′ シリコンウェーハ 3 ポリシリコン層

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 BMD析出を促進させる元素がドー
    ピングされ、エクストリンシックゲッタリング(EG)
    の処理が施されていることを特徴とするシリコンウェー
    ハ。
  2. 【請求項2】 前記元素は、窒素または炭素のいず
    れか一方または窒素および炭素の両方であることを特徴
    とする請求項1記載のシリコンウェーハ。
  3. 【請求項3】 低濃度のホウ素がドーピングされて
    いることを特徴とする請求項1記載のシリコンウェー
    ハ。
  4. 【請求項4】 エピタキシャル成長層が形成されて
    いることを特徴とする請求項1記載のシリコンウェー
    ハ。
  5. 【請求項5】 少なくともニッケルをイントリンシ
    ックゲッタリング(IG)することができる程度にBM
    D濃度が増加するように窒素がドーピングされ、鉄、銅
    をゲッタリングすることができる程度にエクストリンシ
    ックゲッタリング(EG)の処理が施されていることを
    特徴とするシリコンウェーハ。
  6. 【請求項6】 BMD析出を促進させる元素をドー
    ピングする工程と、 エクストリンシックゲッタリング(EG)の処理を施す
    工程とを含むことを特徴とするシリコンウェーハの製造
    方法。
  7. 【請求項7】 低濃度のホウ素とともにBMD析出
    を促進させる元素をドーピングする工程と、 エクストリンシックゲッタリング(EG)の処理を施す
    工程とを含むことを特徴とするシリコンウェーハの製造
    方法。
  8. 【請求項8】 BMD析出を促進させる元素をドー
    ピングする工程と、 エクストリンシックゲッタリング(EG)の処理を施す
    工程と、 エピタキシャル成長層を形成する工程とを含むことを特
    徴とするシリコンウェーハの製造方法。
  9. 【請求項9】 低濃度のホウ素とともにBMD析出
    を促進させる元素をドーピングする工程と、 エクストリンシックゲッタリング(EG)の処理を施す
    工程と、 エピタキシャル成長層を形成する工程とを含むことを特
    徴とするシリコンウェーハの製造方法。
  10. 【請求項10】 少なくともニッケルをイントリン
    シックゲッタリングすることができる程度にBMD濃度
    が増加するように窒素をドーピングする工程と、 鉄、銅をゲッタリングすることができる程度にエクスト
    リンシックゲッタリング(EG)の処理を施す工程とを
    含むことを特徴とするシリコンウェーハの製造方法。
JP2001384755A 2001-12-18 2001-12-18 シリコンウェーハおよびシリコンウェーハの製造方法 Pending JP2003188176A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001384755A JP2003188176A (ja) 2001-12-18 2001-12-18 シリコンウェーハおよびシリコンウェーハの製造方法
TW091135701A TW200305225A (en) 2001-12-18 2002-12-10 Silicon wafer and method for production of silicon wafer
US10/499,612 US20070140828A1 (en) 2001-12-18 2002-12-18 Silicon wafer and method for production of silicon wafer
EP02790794A EP1458017A4 (en) 2001-12-18 2002-12-18 SILICON PLATE, AND METHOD FOR PRODUCING THE SAME
PCT/JP2002/013214 WO2003052811A1 (fr) 2001-12-18 2002-12-18 Plaquette en silicium, et procede d'elaboration
KR10-2004-7009371A KR20040066173A (ko) 2001-12-18 2002-12-18 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384755A JP2003188176A (ja) 2001-12-18 2001-12-18 シリコンウェーハおよびシリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2003188176A true JP2003188176A (ja) 2003-07-04

Family

ID=19187754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384755A Pending JP2003188176A (ja) 2001-12-18 2001-12-18 シリコンウェーハおよびシリコンウェーハの製造方法

Country Status (6)

Country Link
US (1) US20070140828A1 (ja)
EP (1) EP1458017A4 (ja)
JP (1) JP2003188176A (ja)
KR (1) KR20040066173A (ja)
TW (1) TW200305225A (ja)
WO (1) WO2003052811A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311126A (ja) * 2004-04-22 2005-11-04 Shin Etsu Handotai Co Ltd p型シリコン単結晶ウェーハ及びその製造方法
WO2006025409A1 (ja) * 2004-08-31 2006-03-09 Sumco Corporation シリコンエピタキシャルウェーハ及びその製造方法
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2010131412A1 (ja) * 2009-05-15 2010-11-18 株式会社Sumco シリコンウェーハおよびその製造方法
CN105185696B (zh) * 2015-09-25 2018-04-06 上海华力微电子有限公司 通过多晶硅吸杂降低cmos图像传感器白像素的方法
KR20190011475A (ko) * 2017-07-25 2019-02-07 에스케이실트론 주식회사 웨이퍼 제조 방법 및 웨이퍼

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635879A2 (en) * 1993-07-22 1995-01-25 Kabushiki Kaisha Toshiba Semiconductor silicon wafer and process for producing it
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
EP0959154A1 (en) * 1998-05-22 1999-11-24 Shin-Etsu Handotai Company Limited A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757063A (en) * 1994-03-25 1998-05-26 Kabushiki Kaisha Toshiba Semiconductor device having an extrinsic gettering film
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
KR100788988B1 (ko) * 1999-10-15 2007-12-28 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP2001253795A (ja) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635879A2 (en) * 1993-07-22 1995-01-25 Kabushiki Kaisha Toshiba Semiconductor silicon wafer and process for producing it
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
EP0959154A1 (en) * 1998-05-22 1999-11-24 Shin-Etsu Handotai Company Limited A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
OGUSHI SATOSHI ET AL.: ""Gettering Characteristics of Heavy Metal Impurities in Silicon Wafers with Polysilicon Back Seal an", JAPANESE JOURNAL OF APPLIED PHYSICS PART 1, vol. 36, no. 11, JPN6008008384, November 1997 (1997-11-01), pages 6601 - 6606, XP002965800, ISSN: 0000986725, DOI: 10.1143/JJAP.36.6601 *
R. HOLZL ET AL.: ""Gettering efficiencies for Cu and Ni as a function of size and density of oxygen precipitates in p/", APPLIED PHYSICS A, MATERIALS SCIENCE & PROCESSING, vol. 73, JPN7008001615, 2001, pages 137 - 142, XP002965799, ISSN: 0000986724 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311126A (ja) * 2004-04-22 2005-11-04 Shin Etsu Handotai Co Ltd p型シリコン単結晶ウェーハ及びその製造方法
WO2006025409A1 (ja) * 2004-08-31 2006-03-09 Sumco Corporation シリコンエピタキシャルウェーハ及びその製造方法
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
EP1801863A1 (en) * 2004-08-31 2007-06-27 SUMCO Corporation Silicon epitaxial wafer and method for manufacturing the same
EP1801863A4 (en) * 2004-08-31 2008-09-24 Sumco Corp SILICON EPITAXIAL WAFERS AND METHOD FOR THE PRODUCTION THEREOF
KR100877772B1 (ko) * 2004-08-31 2009-01-08 가부시키가이샤 사무코 실리콘 에피택셜 웨이퍼 및 그 제조 방법
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
KR20040066173A (ko) 2004-07-23
WO2003052811A1 (fr) 2003-06-26
TWI313035B (ja) 2009-08-01
EP1458017A4 (en) 2008-02-27
TW200305225A (en) 2003-10-16
US20070140828A1 (en) 2007-06-21
EP1458017A1 (en) 2004-09-15

Similar Documents

Publication Publication Date Title
JPWO2008029918A1 (ja) 固体撮像素子用半導体基板および固体撮像素子ならびにそれらの製造方法
JPH10223640A (ja) 半導体基板およびその製造方法
TW201003746A (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
WO2006025409A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP3381816B2 (ja) 半導体基板の製造方法
KR101028683B1 (ko) 실리콘 기판과 그 제조 방법
JP5439801B2 (ja) エピタキシャルウェーハ及びその製造方法
JP2003188176A (ja) シリコンウェーハおよびシリコンウェーハの製造方法
JP2014099481A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2009200231A (ja) エピタキシャルウェーハ及びその製造方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
US6544899B2 (en) Process for manufacturing silicon epitaxial wafer
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
Amri et al. Enhancement of electrical parameters in solar grade monocrystalline silicon by external gettering through sacrificial silicon nanowire layer
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
JP2762183B2 (ja) シリコン基板の製造方法
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JPH06216137A (ja) 半導体装置およびその製造方法
JP2002076005A (ja) シリコン単結晶ウエハ
JPH09199507A (ja) 半導体基板およびその製造方法
TW201909246A (zh) 晶圓製造方法和晶圓
JP4826993B2 (ja) p型シリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805