KR19980049913A - 센스 앰프(Sense Amp)의 제어회로 - Google Patents
센스 앰프(Sense Amp)의 제어회로 Download PDFInfo
- Publication number
- KR19980049913A KR19980049913A KR1019960068662A KR19960068662A KR19980049913A KR 19980049913 A KR19980049913 A KR 19980049913A KR 1019960068662 A KR1019960068662 A KR 1019960068662A KR 19960068662 A KR19960068662 A KR 19960068662A KR 19980049913 A KR19980049913 A KR 19980049913A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- sense amplifier
- enable
- control circuit
- receives
- Prior art date
Links
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 101150052012 PPP1R14B gene Proteins 0.000 description 6
- 101100013829 Zea mays PHI1 gene Proteins 0.000 description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
Claims (4)
- 클럭과 어드레스 멀티플렉서의 신호를 받아 코딩하는 코딩부와, 상기 코딩부에서 코딩된 출력신호를 입력으로 받아 Y신호를 선택하는 Y신호 선택부와, 상기 코딩부에서 코딩된 출력신호를 받아 센스 앰프 인에이블 신호를 발생시키는 인에이블 발생부와, 상기 인에이블 발생부의 인에이블 신호를 받아 미세한 전압차의 데이타 신호를 감지하여 디지탈 로직에 적합하도록 충분히 증폭하는 센스 앰프와, 상기 센스 앰프의 신호와 상기 Y신호를 입력받아 해당하는 데이타를 저장하고 있는 메로리 셀을 선택하는 칩 선택부를 포함하여 구성됨을 특징으로 하는 센스 앰프의 제어회로.
- 제 1 항에 있어서, 상기 코딩부는 클럭가 어드레스 멀티플렉서 신호를 입력받아 앤드 게이트와, 상기 앤드 게이트와 다음 클럭신호를 받아 코딩하는 오어 게이트와, 상기 클럭신호들을 반전시키어 출력하는 복수개의 인버터로 이루어짐을 특징으로 하는 센스 앰프의 제어 회로.
- 제 1 항에 있어서, 상기 Y신호 선택부는 Y신호를 선택하는 오어 게이트와, 상기 오어 게이트의 출력을 반전시키어 Y신호를 출력하는 인버터로 이루어짐을 특징으로 하는 센스 앰프의 제어 회로.
- 제 1 항에 있어서, 인에이블 발생부는 상기 코딩부의 출력을 받아 펄스를 만들기 위해 일정시간 동안 지연시키는 딜레이부와, 상기 딜레이부에서 지연된 신호를 연산하여 인에이블 신호를 만드는 앤드 게이트와, 상기 신호들을 구동시키는 복수개의 인버터를 포함하여 이루어짐을 특징으로 하는 센스 앰프의 제어 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960068662A KR100192524B1 (ko) | 1996-12-20 | 1996-12-20 | 센스 앤프의 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960068662A KR100192524B1 (ko) | 1996-12-20 | 1996-12-20 | 센스 앤프의 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980049913A true KR19980049913A (ko) | 1998-09-15 |
| KR100192524B1 KR100192524B1 (ko) | 1999-06-15 |
Family
ID=19489564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960068662A KR100192524B1 (ko) | 1996-12-20 | 1996-12-20 | 센스 앤프의 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192524B1 (ko) |
-
1996
- 1996-12-20 KR KR1019960068662A patent/KR100192524B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100192524B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37176E1 (en) | Semiconductor memory | |
| KR20040033256A (ko) | 2개의 메모리 셀에 1비트 데이터를 저장하는 모드를구비하는 반도체 기억 장치와 그 제어 방법 | |
| US5440511A (en) | Semiconductor memory device | |
| EP0630024A1 (en) | Semiconductor memory device | |
| EP0401521A2 (en) | Semiconductor memory device | |
| KR100220785B1 (ko) | 펄스 발생 회로 및 반도체 기억 장치 | |
| JP3351643B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| KR100293772B1 (ko) | 외부 클럭 신호에 대해고정밀도로 위상 동기한 내부 클럭 신호를 발생하는내부 클럭 신호 발생 회로를 구비하는동기형 반도체 기억 장치 | |
| GB2341706A (en) | Synchronous semiconductor memory device with a clock generating circuit | |
| JP3072698B2 (ja) | 半導体メモリ・システム | |
| US5886553A (en) | Semiconductor device having a latch circuit for latching data externally input | |
| US6501702B2 (en) | Semiconductor memory integrated circuit | |
| US6813207B2 (en) | Semiconductor memory device | |
| US6385108B2 (en) | Voltage differential sensing circuit and methods of using same | |
| US5691943A (en) | Page mode mask ROM using a two-stage latch circuit and a method for controlling the same | |
| EP0952549A2 (en) | Edge transition detection disable circuit to alter memory device operating characteristics | |
| KR0157289B1 (ko) | 컬럼 선택 신호 제어회로 | |
| EP0809249B1 (en) | Input circuit for semiconductor memory device | |
| KR100253297B1 (ko) | 메모리 소자의 어드레스 천이 검출회로 | |
| KR100192524B1 (ko) | 센스 앤프의 제어회로 | |
| JPH1186557A (ja) | 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法 | |
| KR20000020963A (ko) | 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로 | |
| EP0714100B1 (en) | Synchronous memory device | |
| JP3672968B2 (ja) | ブースト回路 | |
| JPH04265598A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961220 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961220 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981229 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990129 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990130 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20011214 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20021223 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031219 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041220 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051219 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061211 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080102 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091222 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101224 Start annual number: 13 End annual number: 13 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20121209 |