[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102717808B1 - 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치 - Google Patents

두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102717808B1
KR102717808B1 KR1020160161609A KR20160161609A KR102717808B1 KR 102717808 B1 KR102717808 B1 KR 102717808B1 KR 1020160161609 A KR1020160161609 A KR 1020160161609A KR 20160161609 A KR20160161609 A KR 20160161609A KR 102717808 B1 KR102717808 B1 KR 102717808B1
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
layer
display device
region
Prior art date
Application number
KR1020160161609A
Other languages
English (en)
Other versions
KR20180061903A (ko
Inventor
이준석
김세준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160161609A priority Critical patent/KR102717808B1/ko
Priority to TW106141673A priority patent/TWI662339B/zh
Priority to EP17204336.6A priority patent/EP3331016A1/en
Priority to US15/825,424 priority patent/US10516011B2/en
Priority to CN201711227140.2A priority patent/CN108122929B/zh
Priority to JP2017229779A priority patent/JP6542864B2/ja
Publication of KR20180061903A publication Critical patent/KR20180061903A/ko
Application granted granted Critical
Publication of KR102717808B1 publication Critical patent/KR102717808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 하부 전극과 상부 전극 사이에 절연막들이 위치하는 디스플레이 장치에 관한 것으로, 컨택홀의 형성 없이, 하부 전극에 가까이 위치하는 절연막이 상기 하부 전극의 일부 측면을 노출하도록 하여 컨택홀이 차지하는 면적을 줄이는 것을 기술적 특징으로 한다.

Description

두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치{Display device having a plurality of insulating layer disposed between two electrodes}
본 발명은 서로 다른 층에 위치하는 두 개의 전극을 전기적으로 연결하기 위한 컨택홀이 다수의 절연막을 관통하는 디스플레이 장치에 관한 것이다.
일반적으로, 모니터, TV, 노트북, 디지털 카메라 등과 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.
상기 디스플레이 장치는 다수의 화소 영역을 포함할 수 있다. 각 화소 영역은 서로 다른 색을 구현할 수 있다. 예를 들어, 상기 디스플레이 장치는 청색을 나타내는 청색 화소 영역, 적색을 나타내는 적색 화소 영역, 녹색을 나타내는 녹색 화소 영역 및 백색을 나타내는 백색 화소 영역을 포함할 수 있다.
상기 디스플레이 장치는 각 화소 영역을 독립적으로 구동하기 위하여 다양한 신호 배선들 및 박막 트랜지스터들을 포함할 수 있다. 상기 디스플레이 장치는 각 화소 영역의 집적도를 높이기 위하여 해당 박막 트랜지스터과 신호 배선들을 적층할 수 있다. 예를 들어, 상기 디스플레이 장치는 서로 다른 층에 위치하는 두 개의 전극들이 다수의 절연막들을 관통하는 컨택홀을 통해 연결될 수 있다.
그러나, 상기 디스플레이 장치에서 상기 컨택홀은 공정 마진 등을 고려하여 상대적으로 위쪽에 위치하는 절연막에서 상대적으로 아래쪽에 위치하는 절연막보다 큰 면적으로 형성될 수 있다. 이에 따라 상기 디스플레이 장치에서는 적층된 절연막을 관통하는 컨택홀의 면적에 의해 집적도가 저하되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 집적도의 저하 없이, 박막 트랜지스터 및 신호 배선들을 적층할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 서로 다른 층에 위치하는 전극들 사이를 연결하기 위한 컨택홀의 크기를 감소할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판 상에 위치하는 제 1 오버 코트층을 포함한다. 제 1 오버 코트층은 제 1 컨택홀을 포함한다. 하부 기판과 제 1 오버 코트층 사이에는 박막 트랜지스터가 위치한다. 박막 트랜지스터는 제 1 오버 코트층의 제 1 컨택홀과 중첩하는 단부를 갖는 드레인 전극을 포함한다. 드레인 전극의 단부는 언더 컷 영역을 포함한다. 박막 트랜지스터와 제 1 오버 코트층 사이에는 하부 보호막이 위치한다. 하부 보호막은 드레인 전극의 단부의 측면을 부분적으로 노출한다. 제 1 오버 코트층 상에는 발광 구조물이 위치한다. 발광 구조물은 제 1 오버 코트층의 제 1 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결된다.
드레인 전극의 언더 컷 영역과 중첩하는 하부 보호막은 드레인 전극의 단부의 외측에 위치하는 하부 보호막과 이격될 수 있다.
드레인 전극은 제 1 드레인 전극 및 제 2 드레인 전극을 포함할 수 있다. 제 2 드레인 전극은 제 1 드레인 전극과 하부 보호막 사이에 위치할 수 있다. 제 2 드레인 전극의 측면은 제 1 드레인 전극의 측면보다 제 1 오버 코트층의 제 1 컨택홀의 내측에 가까이 위치할 수 있다.
하부 보호막은 제 1 드레인 전극의 측면을 노출할 수 있다.
제 2 드레인 전극은 제 1 드레인 전극과 식각 선택비를 가질 수 있다.
제 2 드레인 전극은 제 1 드레인 전극보다 식각 속도가 느린 물질을 포함할 수 있다.
제 1 오버 코트층과 발광 구조물 사이에는 연결 전극이 위치할 수 있다. 연결 전극은 제 1 오버 코트층의 제 1 컨택홀의 내측으로 연장할 수 있다. 연결 전극과 발광 구조물 사이에는 제 2 오버 코트층이 위치할 수 있다. 제 2 오버 코트층은 연결 전극과 중첩하는 제 2 컨택홀을 포함할 수 있다. 발광 구조물은 연결 전극 및 제 2 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다.
제 1 오버 코트층과 제 2 오버 코트층 사이에는 보조 전극이 위치할 수 있다. 보조 전극은 연결 전극과 이격될 수 있다. 제 2 오버 코트층은 보조 전극과 중첩하는 관통홀을 포함할 수 있다. 발광 구조물은 제 2 컨택홀을 통해 연결 전극과 연결되는 하부 발광 전극, 관통홀을 통해 보조 전극과 연결되는 상부 발광 전극 및 하부 발광 전극과 상부 발광 전극 사이에 위치하는 유기 발광층을 포함할 수 있다.
본 발명이 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 제 1 전극층 및 제 2 전극층을 갖는 제 1 전극을 포함한다. 제 2 전극층은 제 1 전극층 상에 위치한다. 제 2 전극층은 제 1 전극층의 외측에 위치하는 팁(tip) 영역을 포함한다. 제 1 전극 상에는 상부 절연막이 위치한다. 상부 절연막은 제 2 전극층의 팁 영역의 측면과 중첩하는 컨택홀을 포함한다. 상부 절연막 상에는 제 2 전극이 위치한다. 제 2 전극은 상부 절연막의 컨택홀을 통해 제 1 전극의 제 1 전극층의 측면과 연결된다. 제 1 전극과 상부 절연막 사이에는 하부 절연막이 위치한다. 하부 절연막은 제 1 전극의 제 1 전극층의 측면을 노출한다.
제 2 전극 상에는 발광층이 위치할 수 있다. 발광층 상에는 제 3 전극이 위치할 수 있다.
제 2 전극층의 두께는 제 1 전극층의 두께보다 얇을 수 있다.
제 2 전극층의 측면은 정 테이퍼일 수 있다. 제 1 전극의 제 1 전극층의 팁 영역의 단부는 역 테이퍼일 수 있다.
반도체 패턴의 채널 영역과 중첩하는 게이트 전극을 더 포함할 수 있다. 반도체 패턴과 게이트 전극 사이에는 게이트 절연막이 위치할 수 있다. 제 1 전극과 동일 층에는 소스 전극이 위치할 수 있다. 소스 전극은 반도체 패턴의 소스 영역과 연결될 수 있다. 제 1 전극은 반도체 패턴의 드레인 영역과 연결될 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 상대적으로 아래에 위치하는 전극의 단부에 언더 컷 영역을 형성하여, 상기 전극에 가까이 위치하는 절연막을 부분적으로 끊을 수 있다. 이에 따라 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 두 전극들 사이에 적층된 절연막들 중 상대적으로 아래에 위치하는 전극에 가까이 위치하는 절연막에 컨택홀을 형성하는 공정이 생략될 수 있다. 즉, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 두 전극들 사이에 적층된 절연막들을 관통하는 컨택홀의 면적이 줄어들 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 집적도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1의 P 영역을 확대한 도면이다.
도 3 및 4는 각각 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
도 5a 내지 5j는 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 순차적으로 나타낸 도면들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 2는 도 1의 P 영역을 확대한 도면이다.
도 1 및 2를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100), 박막 트랜지스터(200), 하부 보호막(120), 하부 오버 코트층(130), 연결 전극(310), 상부 오버 코트층(140) 및 발광 구조물(500)을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 자체 발광형 디스플레이 장치일 수 있다.
상기 하부 기판(100)은 상기 박막 트랜지스터(200) 및 상기 발광 구조물(500)을 지지할 수 있다. 상기 하부 기판(100)은 절연성 물질을 포함할 수 있다. 상기 하부 기판(100)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 하부 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 박막 트랜지스터(200)는 상기 하부 기판(100) 상에 위치할 수 있다. 예를 들어, 상기 박막 트랜지스터(200)는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다.
상기 반도체 패턴(210)은 상기 하부 기판(100)에 가까이 위치할 수 있다. 상기 반도체 패턴(210)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 반도체 패턴(210)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO를 포함할 수 있다.
상기 반도체 패턴(210)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 채널 영역의 전도율(conductivity)은 상기 소스 영역의 전도율 및 상기 드레인 영역의 전도율보다 낮을 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역은 도전형 불순물을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 박막 트랜지스터(200)의 반도체 패턴(210)이 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 박막 트랜지스터(200) 사이에 위치하는 버퍼 절연막을 더 포함할 수 있다. 상기 버퍼 절연막은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼 절연막은 실리콘 산화물을 포함할 수 있다.
상기 게이트 절연막(220)은 상기 반도체 패턴(210) 상에 위치할 수 있다. 상기 게이트 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 게이트 절연막(220)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다. 상기 게이트 절연막(220)은 다중층 구조일 수 있다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 상기 게이트 전극(230)은 상기 게이트 절연막(220)에 의해 상기 반도체 패턴(210)과 절연될 수 있다. 예를 들어, 상기 게이트 절연막(220)은 상기 게이트 전극(230)과 수직 정렬하는 측면을 포함할 수 있다. 상기 게이트 절연막(220)의 측면은 상기 게이트 전극(230)의 측면과 연속될 수 있다.
상기 게이트 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(230)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 게이트 전극(230)은 다중층 구조일 수 있다.
상기 층간 절연막(240)은 상기 반도체 패턴(210) 및 상기 게이트 전극(230) 상에 위치할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 외측으로 연장할 수 있다. 상기 반도체 패턴(210) 및 상기 게이트 전극(230)은 상기 층간 절연막(240)에 의해 덮일 수 있다.
상기 층간 절연막(240)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연막(240)은 실리콘 산화물을 포함할 수 있다.
상기 소스 전극(250)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 소스 영역을 노출하는 컨택홀을 포함할 수 있다.
상기 소스 전극(250)은 다중층 구조일 수 있다. 예를 들어, 상기 소스 전극(250)은 순서대로 적층된 하부 소스 전극(251), 중간 소스 전극(252) 및 상부 소스 전극(253)을 포함할 수 있다. 상기 하부 소스 전극(251), 상기 중간 소스 전극(252) 및 상기 상부 소스 전극(253)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 하부 소스 전극(251), 상기 중간 소스 전극(252) 및 상기 상부 소스 전극(253)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 중간 소스 전극(252)은 상기 하부 소스 전극(251) 및 상기 상부 소스 전극(253)보다 높은 전도율을 가질 수 있다. 상기 상부 소스 전극(253)은 상기 하부 소스 전극(251)과 동일한 물질을 포함할 수 있다.
상기 드레인 전극(260)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 이격될 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 드레인 영역을 노출하는 컨택홀을 포함할 수 있다.
상기 드레인 전극(260)은 다중층 구조일 수 있다. 상기 드레인 전극(260)의 구조는 상기 소스 전극(250)의 구조와 동일할 수 있다. 예를 들어, 상기 드레인 전극(260)은 순서대로 적층된 하부 드레인 전극(261), 중간 드레인 전극(262) 및 상부 드레인 전극(263)을 포함할 수 있다. 상기 하부 드레인 전극(261), 상기 중간 드레인 전극(262) 및 상기 상부 드레인 전극(263)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 하부 드레인 전극(261), 상기 중간 드레인 전극(262) 및 상기 상부 드레인 전극(263)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 중간 드레인 전극(262)은 상기 하부 드레인 전극(261) 및 상기 상부 드레인 전극(263)보다 높은 전도율을 가질 수 있다. 상기 상부 드레인 전극(263)은 상기 하부 드레인 전극(261)과 동일한 물질을 포함할 수 있다.
상기 상부 드레인 전극(263)은 상기 중간 드레인 전극(262)으로부터 외측 "???으로 연장하는 팁 영역(263t)을 포함할 수 있다. 상기 중간 드레인 전극(262)의 측면(262s)은 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)의 측면(263s)보다 상기 반도체 패턴(210)의 상기 채널 영역에 가까이 위치할 수 있다. 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)을 포함하는 단부는 상기 중간 드레인 전극(262)과 중첩하지 않을 수 있다. 상기 드레인 전극(263)의 단부는 상기 중간 드레인 전극(262) 및 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)에 의한 언더 컷 영역(UC)을 포함할 수 있다.
상기 상부 드레인 전극(263)은 상기 중간 드레인 전극(262)과 식각 선택비를 가질 수 있다. 상기 상부 드레인 전극(263)의 식각 속도는 상기 중간 드레인 전극(262)의 식각 속도와 다를 수 있다. 예를 들어, 상기 상부 드레인 전극(263)은 상기 중간 드레인 전극(262)보다 식각 속도가 느린 물질을 포함할 수 있다. 상기 중간 드레인 전극(262)의 측면(262s)은 정 테이퍼일 수 있다. 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)의 측면(263s)은 역 테이퍼일 수 있다.
상기 하부 드레인 전극(261)과 식각 속도는 상기 중간 드레인 전극(262)의 식각 속도보다 느릴 수 있다. 예를 들어, 상기 하부 드레인 전극(261)과 식각 속도는 상기 상부 드레인 전극(263)의 식각 속도와 동일할 수 있다. 상기 하부 드레인 전극(261)은 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)과 중첩하는 영역을 포함할 수 있다. 상기 하부 드레인 전극(261)의 측면(261s)은 상기 중간 드레인 전극(262)의 외측에 위치할 수 있다. 예를 들어, 상기 하부 드레인 전극(261)의 측면(261s)은 정 테이퍼일 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 게이트 전극(230)과 소스 전극(250) 및 드레인 전극(260) 사이에 층간 절연막(240)이 위치하는 박막 트랜지스터(200)를 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 게이트 전극(230)과 소스 전극(250) 및 드레인 전극(260) 사이에 게이트 절연막(220) 및 반도체 패턴(210)이 위치하는 박막 트랜지스터(200)를 포함할 수 있다.
상기 하부 보호막(120)은 상기 박막 트랜지스터(200) 상에 위치할 수 있다. 상기 하부 보호막(120)은 상기 소스 전극(250) 및 상기 드레인 전극(260)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 하부 보호막(120)은 상기 박막 트랜지스터(200)의 상기 소스 전극(250) 및 상기 드레인 전극(260)의 외측에서 상기 층간 절연막(240)과 직접 접촉할 수 있다.
상기 하부 보호막(120)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(120)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 하부 보호막(120)은 다중층 구조일 수 있다.
상기 하부 보호막(120)은 상기 드레인 전극(260)의 상기 팁 영역(263t)에 의해 부분적으로 끊어질 수 있다. 예를 들어, 상기 드레인 전극(260)의 상기 언더 컷 영역(UC)과 중첩하는 상기 하부 보호막(120)은 상기 드레인 전극(260)의 상기 팁 영역(263t)을 포함하는 단부의 외측에 위치하는 상기 하부 보호막(120)과 이격될 수 있다. 상기 하부 드레인 전극(261)의 측면(261s) 및 상기 중간 드레인 전극(262)의 측면(262s)은 상기 하부 보호막(260)에 의해 노출될 수 있다.
상기 하부 오버 코트층(130)은 상기 하부 보호막(120) 상에 위치할 수 있다. 상기 하부 오버 코트층(130)은 상기 박막 트랜지스터(200)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 하부 오버 코트층(130)의 상부면은 상기 하부 기판(100)의 표면과 평행할 수 있다.
상기 하부 오버 코트층(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 오버 코트층(130)은 유기 절연 물질을 포함할 수 있다. 상기 하부 오버 코트층(130)은 경화성 물질을 포함할 수 있다. 예를 들어, 상기 하부 오버 코트층(130)은 열경화성 수지를 포함할 수 있다.
상기 하부 오버 코트층(130)은 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)의 측면(263s)과 중첩하는 하부 컨택홀(130h)을 포함할 수 있다. 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)의 측면(263s)은 상기 중간 드레인 전극(262)의 측면(262s)보다 상기 하부 컨택홀(130h)의 내측에 가까이 위치할 수 있다. 상기 하부 컨택홀(130h)은 상기 드레인 전극(260)의 상기 언더 컷 영역(UC)과 연결될 수 있다. 예를 들어, 상기 하부 컨택홀(130h)은 상기 하부 보호막(120)에 의해 덮이지 않은 상기 하부 드레인 전극(261)의 측면(261s) 및 상기 중간 드레인 전극(262)의 측면(262s)을 노출할 수 있다.
상기 연결 전극(310)은 상기 하부 오버 코트층(130) 상에 위치할 수 있다. 상기 연결 전극(310)은 상기 하부 컨택홀(130h)의 내측으로 연장할 수 있다. 상기 연결 전극(310)은 상기 하부 컨택홀(130h)에 의해 상기 박막 트랜지스터(200)와 연결될 수 있다. 예를 들어, 상기 연결 전극(310)은 상기 하부 보호막(120) 및 상기 하부 컨택홀(130h)에 의해 노출된 상기 하부 드레인 전극(261)의 측면(261s) 및 상기 중간 드레인 전극(262)의 측면(262s)과 직접 접촉할 수 있다.
상기 연결 전극(310)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 연결 전극(310)은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 연결 전극(310)은 다중층 구조일 수 있다. 예를 들어, 상기 연결 전극(310)은 하부 연결 전극(311) 및 상기 하부 연결 전극(311) 상에 위치하는 상부 연결 전극(312)을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200) 상에 위치하는 하부 보호막(120)이 상기 박막 트랜지스터(200)의 드레인 전극(260)의 언더 컷 영역(UC)에 의해 상기 드레인 전극(260)의 측면(261s, 262s, 263s)을 부분적으로 노출할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 하부 보호막(120) 및 하부 오버 코트층(130)에 의해 이격된 박막 트랜지스터(200)의 드레인 전극(260)과 연결 전극(310)을 연결하기 위하여, 하부 보호막(120)을 관통하는 컨택홀이 필요하지 않을 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 연결 전극(310)을 상기 드레인 전극(260)과 연결하기 위하여 상기 하부 오버 코트층(130)을 관통하는 하부 컨택홀(130h)이 컨택홀들 간의 정렬을 위한 공정 마진을 고려하지 않고 형성될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 서로 다른 층에 위치하는 드레인 전극(260)과 연결 전극(310) 사이를 연결하기 위한 하부 컨택홀(130h)의 크기가 감소될 수 있다.
상기 상부 오버 코트층(140)은 상기 하부 오버 코트층(130) 및 상기 연결 전극(310) 상에 위치할 수 있다. 상기 연결 전극(310)은 상기 하부 오버 코트층(130)과 상기 상부 오버 코트층(140) 사이에 위치할 수 있다. 상기 상부 오버 코트층(140)은 상기 연결 전극(310)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 상부 오버 코트층(140)의 상부면은 상기 하부 기판(100)의 표면과 평행할 수 있다.
상기 상부 오버 코트층(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 오버 코트층(140)은 유기 절연 물질을 포함할 수 있다. 상기 상부 오버 코트층(140)은 경화성 물질을 포함할 수 있다. 상기 상부 오버 코트층(140)은 상기 하부 오버 코트층(130)과 다른 물질을 포함할 수 있다.
상기 상부 오버 코트층(140)은 상기 연결 전극(310)과 중첩하는 상부 컨택홀(141h)을 포함할 수 있다. 예를 들어, 상기 상부 오버 코트층(140)의 상기 상부 컨택홀(141h)은 상기 연결 전극(310)의 상부면 상에 위치할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 연결 전극(310)과 상부 오버 코트층(140) 사이에 위치하는 연결 클래드 층(410)을 더 포함할 수 있다. 상기 연결 클래드 층(410)은 후속 공정에 의한 상기 연결 전극(310)의 손상을 방지할 수 있다. 예를 들어, 상기 연결 클래드 층(410)은 상기 연결 전극(310)을 덮을 수 있다.
상기 연결 클래드 층(410)은 도전성 물질을 포함할 수 있다. 상기 연결 클래드 층(410)은 반응성이 낮은 물질을 포함할 수 있다. 예를 들어, 상기 연결 클래드 층(410)은 ITO 및 IZO 등과 같은 투명 도전성 물질을 포함할 수 있다.
상기 발광 구조물(500)은 특정 색을 구현할 수 있다. 예를 들어, 상기 발광 구조물(500)은 순서대로 적층된 하부 발광 전극(510), 유기 발광층(520) 및 상부 발광 전극(520)을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광층(520)을 포함하는 유기 발광 표시 장치일 수 있다.
상기 발광 구조물(500)은 상기 박막 트랜지스터(200)에 의해 제어될 수 있다. 예를 들어, 상기 발광 구조물(500)의 상기 하부 발광 전극(510)은 상기 박막 트랜지스터(200)의 상기 드레인 전극(260)과 전기적으로 연결될 수 있다. 상기 발광 구조물(500)은 상기 상부 오버 코트층(140) 상에 위치할 수 있다. 상기 하부 발광 전극(510)은 상기 상부 오버 코트층(140)의 상기 상부 컨택홀(141h)의 내측으로 연장할 수 있다. 상기 하부 발광 전극(510)은 상기 상부 컨택홀(141h) 및 상기 연결 전극(310)을 통해 상기 드레인 전극(260)과 연결될 수 있다.
상기 하부 발광 전극(510)은 도전성 물질을 포함할 수 있다. 상기 하부 발광 전극(510)은 반사율이 높은 물질을 포함할 수 있다. 예를 들어, 상기 하부 발광 전극(510)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 상기 하부 발광 전극(510)은 다중층 구조일 수 있다. 예를 들어, 상기 하부 발광 전극(510)은 ITO 및 IZO 등과 같은 투명 도전성 물질을 포함하는 투명 전극들 사이에 반사율이 높은 물질을 포함하는 반사 전극이 위치하는 구조일 수 있다.
상기 유기 발광층(520)은 상기 하부 발광 전극(510)과 상기 상부 발광 전극(530) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 유기 발광층(520)은 유기 발광 물질을 포함하는 발광 물질층(Emitting Material Layer; EML)을 포함할 수 있다. 상기 유기 발광층(520)은 발광 효율을 높일 수 있는 다중층 구조일 수 있다. 예를 들어, 상기 유기 발광층(520)은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Tranport Layer; HTL), 전자 수송층(Electron Transport Layer; ETL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 더 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 발광 구조물(500)이 유기 발광 물질의 유기 발광층(520)을 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 발광 구조물(500)이 무기 발광 물질 또는 하이브리드 발광 물질의 발광층(520)을 포함할 수 있다.
상기 상부 발광 전극(530)은 도전성 물질을 포함할 수 있다. 상기 상부 발광 전극(530)은 상기 하부 발광 전극(510)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 상부 발광 전극(530)은 투명 전극일 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치는 상기 유기 발광층(520)에 의해 생성된 빛이 상기 상부 발광 전극(530)을 통해 방출될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 인접한 화소 영역들의 발광 구조물들(500) 사이를 절연하기 위한 뱅크 절연막(150)을 더 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 각 발광 구조물(500)의 하부 발광 전극(510)의 가장 자리를 덮을 수 있다. 상기 유기 발광층(520) 및 상기 상부 발광 전극(530)은 상기 뱅크 절연막(150)에 의해 노출된 상기 하부 발광 전극(510)의 표면 상에 적층될 수 있다. 상기 뱅크 절연막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 벤소사이클로부텐(BCB), 폴리 이미드(poly imide) 또는 포토 아크릴(photo-acryl) 등과 같은 유기 절연 물질을 포함할 수 있다. 상기 하부 오버 코트층(140) 및 상기 상부 오버 코트층(150)은 상기 뱅크 절연막(150)과 다른 물질을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상부 발광 전극(530)의 전압 강하에 의한 휘도 불균일을 방지하기 위한 보조 전극(320)을 더 포함할 수 있다. 예를 들어, 상기 보조 전극(320)은 상기 하부 오버 코트층(130)과 상기 상부 오버 코트층(140) 사이에 위치할 수 있다. 상기 상부 오버 코트층(140)은 상기 보조 전극(320)과 중첩하는 관통홀(142h)을 더 포함할 수 있다. 상기 보조 전극(320)은 상기 연결 전극(310)과 이격될 수 있다.
상기 보조 전극(320)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 보조 전극(320)은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 보조 전극(320)의 구조는 상기 연결 전극(310)의 구조와 동일할 수 있다. 예를 들어, 상기 보조 전극(320)은 다중층 구조일 수 있다. 상기 보조 전극(320)은 하부 보조 전극(321) 및 상기 하부 보조 전극(321) 상에 위치하는 상부 보조 전극(322)을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(320)과 상부 오버 코트층(140) 사이에 위치하는 보조 클래드 층(420)을 더 포함할 수 있다. 상기 보조 클래드 층(420)은 상기 보조 전극(320)을 덮을 수 있다. 상기 보조 클래드 층(420)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 보조 클래드 층(420)은 상기 연결 클래드 층(310)과 동일한 물질을 포함할 수 있다. 상기 보조 클래드 층(420)은 ITO 및 IZO와 같은 투명 도전성 물질을 포함할 수 있다.
상기 유기 발광층(520) 및 상기 상부 발광 전극(530)은 상기 뱅크 절연막(150) 상으로 연장할 수 있다. 본 발명의 실시 예에 따른 디스플레이 장치는 상부 발광 전극(530)이 보조 전극(320)과 전기적으로 연결될 수 있는 공간을 마련하기 위한 격벽(600)을 더 포함할 수 있다. 예를 들어, 상기 유기 발광층(520)의 일부 영역은 상기 격벽(600)에 의해 다른 영역들과 분리될 수 있다. 상기 상부 발광 전극(530)은 상기 격벽(600)에 의해 상기 유기 발광층(520)의 분리된 영역들 사이의 공간을 통해 상기 보조 전극(320)과 전기적으로 연결될 수 있다. 상기 격벽(600)의 수직 길이는 상기 뱅크 절연막(150)의 수직 두께보다 클 수 있다. 예를 들어, 상기 격벽(600)은 하부 격벽(610) 및 상기 하부 격벽(610) 상에 위치하는 상부 격벽(620)을 포함할 수 있다. 상기 하부 격벽(610) 및 상기 상부 격벽(620)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 격벽(610)은 상기 뱅크 절연막(150)과 동일한 물질을 포함할 수 있다. 상기 상부 격벽(620)은 상기 하부 격벽(610)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 상부 격벽(620)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(320)과 뱅크 절연막(150) 사이에 위치하는 중간 전극(550)을 더 포함할 수 있다. 예를 들어, 상기 중간 전극(550)은 상기 상부 오버 코트층(150)의 상기 관통홀(152h)에 의해 상기 보조 전극(320)과 연결될 수 있다. 상기 격벽(600)은 상기 중간 전극(550)과 중첩할 수 있다. 예를 들어, 상기 유기 발광층(520)은 상기 격벽(600)에 의해 상기 중간 전극(550)의 일부 영역을 노출할 수 있다. 상기 뱅크 절연막(150)은 상기 중간 전극(550)의 가장 자리를 덮을 수 있다. 상기 격벽(600)은 상기 뱅크 절연막(150) 사이에 위치할 수 있다. 상기 상부 발광 전극(530)은 상기 격벽(600)에 의해 상기 유기 발광층(520)이 형성되지 않은 상기 중간 전극(550)의 일부 영역과 접촉할 수 있다. 상기 상부 발광 전극(530)은 상기 중간 전극(550)을 통해 상기 보조 전극(320)과 전기적으로 연결될 수 있다. 상기 중간 전극(550)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 중간 전극(550)은 상기 하부 발광 전극(510)과 동일한 물질을 포함할 수 있다. 상기 중간 전극(550)은 다중층 구조일 수 있다. 예를 들어, 상기 중간 전극(550)의 구조는 상기 하부 발광 전극(510)의 구조와 동일할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 대향하는 상부 기판(700)을 더 포함할 수 있다. 예를 들어, 상기 상부 기판(700)은 상기 발광 구조물(500) 상에 위치할 수 있다. 상기 상부 기판(700)은 절연성 물질을 포함할 수 있다. 상기 상부 기판(700)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(700)은 유리 또는 플라스틱을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 각 화소 영역의 발광 구조물(500)이 동일한 색을 구현할 수 있다. 예를 들어, 각 화소 영역의 발광 구조물(500)은 백색 유기 발광층(520)을 포함할 수 있다. 본 발명의 실시 예에 따른 디스플레이 장치는 상부 기판(700) 상에 위치하는 블랙 매트릭스(710) 및 컬러 필터(720)를 더 포함할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치는 동일한 색을 구현하는 발광 구조물(500)이 위치하는 각 화소 영역이 서로 다른 색을 나타낼 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 상부 기판(700) 사이를 채우는 충진제(800)를 더 포함할 수 있다. 상기 충진제(800)는 외부 충격에 의한 상기 발광 구조물(500)의 손상을 방지할 수 있다. 예를 들어, 상기 충진제(800)는 상기 발광 구조물(500)과 상기 블랙 매트릭스(710) 및 상기 컬러 필터(720) 사이로 연장할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 발광 구조물(500)이 충진제(800)와 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 발광 구조물(500)과 충진제(800) 사이에 위치하는 상부 보호막을 더 포함할 수 있다. 상기 상부 보호막은 외부 수분 등이 상기 발광 구조물(500)로 침투하는 것을 방지할 수 있다. 상기 상부 보호막은 다중층 구조일 포함할 수 있다. 예를 들어, 상기 상부 보호막은 무기 물질을 포함하는 무기막 및 유기 물질을 포함하는 유기막이 적층된 구조일 수 있다.
결과적으로 본 발명의 실시 예에 따른 디스플레이 장치는 드레인 전극(260)과 연결 전극(310) 사이에 위치하는 절연막들 중 상기 드레인 전극(260)에 가까이 위치하는 하부 보호막(120)이 컨택홀을 포함하지 않음으로, 상기 하부 보호막(120)과 상기 연결 전극(310) 사이에 위치하는 상기 하부 오버 코트층(130)을 관통하는 하부 컨택홀(130h)의 면적이 감소할 수 있다. 따라서 본 발명의 실시 예에 따른 디스플레이 장치에서는 집적도가 향상될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치가 각 화소 영역이 발광 영역과 투과 영역을 포함하는 투명 디스플레이 장치이면, 각 화소 영역에서 상기 발광 영역의 면적을 줄어 들고, 상기 투과 영역의 면적을 증가함으로써, 전체적인 투명성이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(260)이 3중층 구조인 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(260)이 언더 컷 영역(UC)의 형성을 위해 다양한 구조를 가질 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(260)이 제 1 드레인 전극(264) 및 상기 제 1 드레인 전극(264) 상에 위치하고, 상기 제 1 드레인 전극(264)보다 외측 방향으로 연장하는 영역을 갖는 제 2 드레인 전극(265)을 포함할 수 있다. 이에 따라 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 컨택홀의 면적이 효율적으로 감소될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)가 연결 전극(310)을 통해 발광 구조물(500)의 하부 발광 전극(510)과 전기적으로 연결되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 발광 구조물(500)의 하부 발광 전극(510)이 다양한 방식에 의해 박막 트랜지스터(200)와 전기적으로 연결될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 발광 구조물(500)의 하부 발광 전극(510)이 하부 오버 코트층(130)의 하부 컨택홀(130h)을 통해 박막 트랜지스터(200)의 드레인 전극(260)과 직접 접촉할 수 있다. 이에 따라 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 집적도가 효과적으로 향상될 수 있다.
도 5a 내지 5j는 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 순차적으로 나타낸 도면들이다.
도 1, 2a 및 5a 내지 5j를 참조하여 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 설명한다. 먼저, 도 5a에 도시된 바와 같이, 본 발명의 실시 따른 디스플레이 장치의 형성 방법은 하부 기판(100) 상에 반도체 패턴(210)을 형성하는 단계, 상기 반도체 패턴(210) 상에 게이트 절연막(220) 및 게이트 전극(230)을 형성하는 단계, 상기 반도체 패턴(210) 및 상기 게이트 전극(230) 상에 층간 절연막(240)을 형성하는 단계, 상기 층간 절연막(240)에 상기 반도체 패턴(210)의 일부 영역을 노출하는 컨택홀들을 형성하는 단계, 상기 층간 절연막(240) 상에 상기 컨택홀들을 통해 상기 반도체 패턴(210)과 연결되는 제 1 도전성 물질층(201)을 형성하는 단계, 상기 제 1 도전성 물질층(201) 상에 제 2 도전성 물질층(202)을 형성하는 단계 및 상기 제 2 도전성 물질층(202) 상에 제 3 도전성 물질층(203)을 형성하는 단계를 포함할 수 있다.
상기 제 3 도전성 물질층(203)은 상기 제 2 도전성 물질층(202)과 식각 선택비를 갖는 도전성 물질로 형성될 수 있다. 예를 들어, 상기 제 3 도전성 물질층(203)은 상기 제 2 도전성 물질층(202)보다 식각 속도가 느린 도전성 물질로 형성될 수 있다. 상기 제 1 도전성 물질층(201)은 상기 제 2 도전성 물질층(202)과 식각 선택비를 갖는 도전성 물질로 형성될 수 있다. 예를 들어, 상기 제 1 도전성 물질층(201)은 상기 제 2 도전성 물질층(202)보다 식각 속도가 느린 도전성 물질로 형성될 수 있다. 상기 제 1 도전성 물질층(201)은 상기 제 3 도전성 물질층(203)과 동일한 물질로 형성될 수 있다.
도 5b를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 제 3 도전성 물질층(203) 상에 하프 톤 영역(HT) 및 상기 하프 톤 영역(HT)보다 두꺼운 풀 톤 영역(FT)을 포함하는 마스크 패턴(911, 921)을 형성하는 단계를 포함할 수 있다.
상기 마스크 패턴(911, 921)은 상기 반도체 패턴(210)의 일측 영역을 노출하는 컨택홀과 중첩하는 제 1 마스크 패턴(911) 및 상기 반도체 패턴(210)의 타측 영역을 노출하는 컨택홀과 중첩하는 제 2 마스크 패턴(921)을 포함할 수 있다. 예를 들어, 상기 제 1 마스크 패턴(911)에 의해 덮힌 상기 반도체 패턴(210)의 일측 영역은 상기 반도체 패턴(210)의 드레인 영역일 수 있다. 예를 들어, 상기 제 2 마스크 패턴(921)에 의해 덮힌 상기 반도체 패턴(210)의 타측 영역은 상기 반도체 패턴(210)의 소스 영역일 수 있다. 상기 게이트 전극(230)은 상기 제 1 마스크 패턴(911)과 상기 제 2 마스크 패턴(921) 사이에 위치할 수 있다. 상기 게이트 전극(230)과 중첩하는 상기 반도체 패턴(210)의 영역은 채널 영역일 수 있다.
상기 제 1 마스크 패턴(911)의 하프 톤 영역(HT)은 상기 제 2 마스크 패턴(921)을 향한 단부에 위치할 수 있다. 상기 제 2 마스크 패턴(921)의 하프 톤 영역(HT)은 상기 제 1 마스크 패턴(911)을 향한 단부 및 상기 제 1 마스크 패턴(911)과 대향하는 단부에 위치할 수 있다. 상기 제 1 마스크 패턴(911)의 상기 제 2 마스크 패턴(921)과 대향하는 단부는 상기 제 1 마스크 패턴(911)의 풀 톤 영역(FT)일 수 있다.
상기 마스크 패턴(911, 921)을 형성하는 단계는 하프 톤 마스크를 이용할 수 있다. 예를 들어, 상기 마스크 패턴(911, 921)의 상기 하프 톤 영역(HT)은 하프 톤 마스크에 의해 부분 노광되는 영역일 수 있다.
도 5c에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 층간 절연막(240) 상에 예비 소스 전극(250p) 및 예비 드레인 전극(260p)을 형성하는 단계를 포함할 수 있다.
상기 예비 소스 전극(250p) 및 상기 예비 드레인 전극(260p)을 형성하는 단계는 상기 마스크 패턴(911, 921)을 이용하여 상기 제 3 도전성 물질층(203), 상기 제 2 도전성 물질층(202) 및 상기 제 1 도전성 물질층(201)을 순차적으로 식각하는 단계를 포함할 수 있다. 예를 들어, 상기 예비 소스 전극(250p)은 하부 예비 소스 전극(251p), 중간 예비 소스 전극(252p) 및 상부 예비 소스 전극(253p)을 포함할 수 있다. 예를 들어, 상기 예비 드레인 전극(260p)은 하부 예비 드레인 전극(261p), 중간 예비 드레인 전극(262p) 및 상부 예비 드레인 전극(263p)을 포함할 수 있다.
상기 제 2 도전성 물질층(202)은 상기 제 1 도전성 물질층(201) 및 상기 제 3 도전성 물질층(203)보다 식각 속도가 빠르므로, 상기 중간 예비 소스 전극(252p)의 측면 및 상기 중간 예비 드레인 전극(262p)의 측면은 상대적으로 내측에 위치할 수 있다. 예를 들어, 상기 상부 예비 드레인 전극(263p)은 상기 중간 예비 드레인 전극(262p)의 외측으로 연장하는 제 1 예비 드레인 팁 영역(911t) 및 제 2 예비 드레인 팁 영역(912t)을 포함할 수 있다. 상기 상부 예비 드레인 전극(263p)의 상기 제 1 예비 드레인 팁 영역(911t)은 상기 상부 예비 소스 전극(253p)을 향할 수 있다. 상기 상부 예비 드레인 전극(263p)의 상기 제 2 예비 드레인 팁 영역(912t)은 상기 상부 예비 드레인 전극(263p)의 상기 제 1 예비 드레인 팁 영역(911t)과 대향할 수 있다. 예를 들어, 상기 상부 예비 소스 전극(253p)은 상기 중간 예비 소스 전극(252p)의 외측으로 연장하는 제 1 예비 소스 팁 영역(921t) 및 제 2 예비 소스 팁 영역(922t)을 포함할 수 있다. 상기 상부 예비 소스 전극(253p)의 상기 제 1 예비 소스 팁 영역(921t)은 상기 상부 예비 드레인 전극(263p)을 향할 수 있다. 상기 상부 예비 소스 전극(253p)의 상기 제 2 예비 소스 팁 영역(922t)은 상기 상부 예비 소스 전극(253p)의 상기 제 1 예비 소스 팁 영역(921t)과 대향할 수 있다. 상기 하부 예비 소스 전극(251p) 및 상기 하부 예비 드레인 전극(261p)은 각각 상기 중간 예비 소스 전극(252p) 및 상기 중간 예비 드레인 전극(262p)의 외측에 위치하는 영역을 포함할 수 있다.
상기 하부 예비 소스 전극(251p)의 측면, 상기 중간 예비 소스 전극(252p)의 측면, 상기 하부 예비 드레인 전극(261p)의 측면 및 상기 중간 예비 드레인 전극(262p)의 측면은 정 테이퍼를 가질 수 있다. 상기 중간 예비 소스 전극(252p) 및 상기 중간 예비 드레인 전극(262p)이 상대적으로 빠르게 제거됨에 따라 상기 상부 예비 소스 전극(253p) 및 상기 상부 예비 드레인 전극(263p)은 상부면보다 하부면이 빠르게 식각될 수 있다. 상기 제 1 예비 소스 팁 영역(921t)의 측면 및 상기 제 2 예비 소스 팁 영역(922t)의 측면은 역 테이퍼를 가질 수 있다. 상기 제 1 예비 드레인 팁 영역(911t)의 측면 및 상기 제 2 예비 드레인 팁 영역(912t)의 측면은 역 테이퍼를 가질 수 있다.
도 5d에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 예비 드레인 전극(260p) 상에 위치하는 제 3 마스크 패턴(912) 및 상기 예비 소스 전극(250p) 상에 위치하는 제 4 마스크 패턴(922)을 형성하는 단계를 포함할 수 있다.
상기 제 3 마스크 패턴(912) 및 상기 제 4 마스크 패턴(922)을 형성하는 단계는 상기 제 1 마스크 패턴(911)의 하프 톤 영역(HT) 및 상기 제 2 마스크 패턴(921)의 하프 톤 영역(HT)을 제거하는 단계를 포함할 수 있다. 예를 들어, 상기 제 3 마스크 패턴(912) 및 상기 제 4 마스크 패턴(922)을 형성하는 단계는 상기 마스크 패턴(911, 921)을 애싱(ashing)하는 단계를 포함할 수 있다.
상기 제 3 마스크 패턴(912)은 상기 상부 예비 드레인 전극(263p)의 상기 제 1 예비 드레인 팁 영역(911t)을 노출할 수 있다. 상기 제 3 마스크 패턴(912)은 상기 상부 예비 드레인 전극(263p)의 상기 제 2 예비 드레인 팁 영역(912t)을 덮을 수 있다. 상기 상부 예비 드레인 전극(263p)의 상기 제 2 예비 드레인 팁 영역(912t)은 상기 제 3 마스크 패턴(912)에 의해 가려질 수 있다. 상기 제 4 마스크 패턴(922)은 상기 상부 예비 소스 전극(253p)의 상기 제 1 예비 소스 팁 영역(921t) 및 상기 제 2 예비 소스 팁 영역(922t)을 노출할 수 있다.
도 5e에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 층간 절연막(240) 상에 소스 전극(250) 및 드레인 전극(260)을 형성하여 박막 트랜지스터(200)를 완성하는 단계를 포함할 수 있다.
상기 소스 전극(250) 및 상기 드레인 전극(260)을 형성하는 단계는 상기 제 3 마스크 패턴(912) 및 상기 제 4 마스크 패턴(922)에 의해 노출된 팁 영역들(911t, 921t, 922t)을 제거하는 공정을 포함할 수 있다. 상기 소스 전극(250)은 순서대로 적층된 하부 소스 전극(251), 중간 소스 전극(252) 및 상부 소스 전극(253)을 포함할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 연결될 수 있다. 상기 드레인 전극(260)은 순서대로 적층된 하부 드레인 전극(261), 중간 드레인 전극(262) 및 상부 드레인 전극(263)을 포함할 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 연결될 수 있다.
상기 제 3 마스크 패턴(912) 및 상기 제 4 마스크 패턴(922)에 의해 노출된 팁 영역들(911t, 921t, 922t)을 제거하는 공정에 의해 상기 팁 영역들(911t, 921t, 922t)이 위치하던 상기 상부 소스 전극(253)의 측면 및 상기 상부 드레인 전극(263)의 측면은 각각 상기 중간 소스 전극(252)의 측면 및 상기 중간 드레인 전극(253)의 측면과 연속될 수 있다. 서로 마주보는 상기 상부 소스 전극(253)의 측면 및 상기 상부 드레인 전극(263)의 측면은 정 테이퍼일 수 있다. 상기 상부 드레인 전극(263)과 대향하는 상기 상부 소스 전극(253)의 측면은 정 테이퍼일 수 있다.
상기 제 4 마스크 패턴(912)에 의해 가려진 상기 제 2 예비 드레인 팁 영역(912t)은 제거되지 않을 수 있다. 상기 드레인 전극(260)의 상기 상부 드레인 전극(263)은 상기 소스 전극(250)과 대향하는 단부에 위치하는 팁 영역(263t)을 포함할 수 있다. 상기 드레인 전극(260)의 상기 팁 영역(263t)의 측면은 역 테이퍼일 수 있다.
도 5f에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 제 3 마스크 패턴(912) 및 상기 제 4 마스크 패턴(922)을 제거하는 단계를 포함할 수 있다.
도 5g에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 소스 전극(250) 및 상기 드레인 전극(260)이 형성된 상기 하부 기판(100) 상에 하부 보호막(120)을 형성하는 단계를 포함할 수 있다.
상기 하부 보호막(120)은 스텝 커버리지(step coverage)가 상대적으로 좋지 않은 공정으로 형성될 수 있다. 예를 들어, 상기 하부 보호막(120)을 형성하는 단계는 열 증착(thermal evaporation) 공정을 포함할 수 있다. 상기 하부 보호막(120)은 상기 드레인 전극(260)의 상기 팁 영역(263t)에 의해 상기 드레인 전극(260)의 측면을 부분적으로 노출할 수 있다. 예를 들어, 상기 하부 보호막(120)은 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)과 중첩하는 상기 중간 드레인 전극(262)의 측면 및 상기 하부 드레인 전극(261)의 측면을 노출할 수 있다.
도 5h에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 하부 보호막(120) 상에 하부 컨택홀(130h)을 포함하는 하부 오버 코트층(130)을 형성하는 단계를 포함할 수 있다.
상기 하부 컨택홀(130h)을 포함하는 상기 하부 오버 코트층(130)을 형성하는 단계는 상기 하부 보호막(120) 상에 상기 하부 오버 코트층(130)을 형성하는 단계 및 상기 하부 오버 코트층(130)에 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)의 측면과 중첩하는 상기 하부 컨택홀(130h)을 형성하는 단계를 포함할 수 있다. 상기 하부 보호막(120) 및 상기 하부 컨택홀(130h)은 상기 상부 드레인 전극(263)의 상기 팁 영역(263t)에 가까이 위치하는 상기 중간 드레인 전극(262)의 측면을 노출할 수 있다.
도 5i에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 하부 오버 코트층(130) 상에 연결 전극(310), 보조 전극(320), 연결 클래드 층(410) 및 보조 클래드 층(420)을 형성하는 단계를 포함할 수 있다.
상기 보조 전극(320)은 상기 연결 전극(310)과 동시에 형성될 수 있다. 예를 들어, 상기 연결 전극(310) 및 상기 보조 전극(320)을 형성하는 공정은 상기 하부 오버 코트층(130) 상에 하부 도전성 물질층 및 상부 도전성 물질층을 순서대로 형성하는 단계 및 적층된 상기 하부 도성전 물질층과 상기 상부 도전성 물질층을 패터닝하는 단계를 포함할 수 있다. 적층된 상기 하부 도전성 물질층과 상기 상부 도전성 물질층은 상기 하부 오버 코트층(130)의 상기 하부 컨택홀(130h)을 채울 수 있다. 상기 연결 전극(310)은 상기 하부 오버 코트층(130)의 상기 하부 컨택홀(130h)을 채우는 상기 하부 도전성 물질층 및 상기 상부 도전성 물질층을 포함할 수 있다. 상기 보조 전극(320)은 상기 연결 전극(310)과 이격될 수 있다.
상기 보조 클래드 층(420)은 상기 연결 클래드 층(410)과 동시에 형성될 수 있다. 예를 들어, 상기 연결 클래드 층(410) 및 상기 보조 클래드 층(420)을 형성하는 단계는 상기 연결 전극(310) 및 상기 보조 전극(320) 상에 클래드 물질층을 형성하는 단계 및 상기 클래드 물질층을 패터닝하는 단계를 포함할 수 있다. 상기 연결 클래드 층(410)은 상기 연결 전극(310)을 덮을 수 있다. 상기 보조 클래드 층(420)은 상기 보조 전극(320)을 덮을 수 있다. 상기 보조 클래드 층(420)은 상기 연결 클래드 층(410)과 이격될 수 있다.
도 5j에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 연결 클래드 층(410) 및 상기 보조 클래드 층(420) 상에 상부 컨택홀(141h) 및 관통홀(142h)을 포함하는 상부 오버 코트층(140)을 형성하는 단계, 상기 상부 오버 코트층(140) 상에 상기 상부 컨택홀(141h)을 통해 상기 연결 전극(310)과 전기적으로 연결되는 하부 발광 전극(510) 및 상기 관통홀(142h)을 통해 상기 보조 전극(320)과 전기적으로 연결되는 중간 전극(550)을 형성하는 단계, 상기 하부 발광 전극(510)의 가장 자리 및 상기 중간 전극(550)의 가장 자리를 덮는 뱅크 절연막(150)을 형성하는 단계 및 상기 뱅크 절연막(150)에 의해 노출된 상기 중간 전극(550)의 표면 상에 격벽(600)을 형성하는 단계를 포함할 수 있다.
상기 격벽(600)을 형성하는 단계는 상기 뱅크 절연막(150)과 동시에 상기 중간 전극(550)의 표면을 부분적으로 노출하는 하부 격벽(610)을 형성하는 단계 및 상기 하부 격벽(610) 상에 상부 격벽(620)을 형성하는 단계를 포함할 수 있다.
도 1 및 2a에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 뱅크 절연막(150) 및 상기 격벽(600)이 형성된 상기 하부 기판(100) 상에 유기 발광층(520) 및 상부 발광 전극(530)을 순차적으로 형성하여 발광 구조물(500)을 완성하는 단계를 포함할 수 있다.
상기 유기 발광층(520)은 상대적으로 스텝 커버리지가 좋지 않은 공정으로 형성될 수 있다. 예를 들어, 상기 유기 발광층(520)을 형성하는 단계는 열 증착(thermal evaporation) 공정을 포함할 수 있다. 상기 유기 발광층(520)은 상기 격벽(600)에 의해 상기 중간 전극(550)의 일부 영역을 노출할 수 있다.
상기 상부 발광 전극(530)은 상대적으로 스텝 커버리지가 좋은 공정으로 형성될 수 있다. 예를 들어, 상기 상부 발광 전극(530)을 형성하는 단계는 스퍼터 공정을 포함할 수 있다. 상기 상부 발광 전극(530)은 상기 유기 발광층(520)에 의해 노출된 상기 중간 전극(550)과 직접 접촉할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 발광 구조물(500)이 형성된 하부 기판(100)을 블랙 매트릭스(710) 및 컬러 필터(720)가 형성된 상부 기판(700)과 합착하는 공정을 포함할 수 있다.
상기 하부 기판(100)과 상기 상부 기판(700)을 합착하는 공정은 상기 발광 구조물(500)과 상기 블랙 매트릭스(710) 및 상기 컬러 필터(720) 사이에 충진제(800)를 채우는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 박막 트랜지스터(200) 상에 하부 보호막(120)을 형성하는 공정에 의해 상기 박막 트랜지스터(200)의 드레인 전극(260)의 측면이 부분적으로 노출되므로, 상기 하부 보호막(120)에 컨택홀을 형성하는 공정이 생략될 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 하부 보호막(120) 상에 형성되는 하부 오버 코트층(130)의 하부 컨택홀(130h)에 의해 상기 하부 보호막(120)이 덮이지 않은 상기 드레인 전극(260)의 측면이 노출되도록 함으로써, 상기 하부 보호막(120) 및 상기 하부 오버 코트층(130)에 의해 이격된 드레인 전극(260)과 연결 전극(310)을 전기적으로 연결하는 컨택홀의 형성 공정을 단순화할 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 하부 오버 코트층(130)의 하부 컨택홀(130h)이 컨택홀들의 정렬을 위한 공정 마진을 고려하지 않고 형성될 수 있으므로, 상기 하부 컨택홀(130h)이 상대적으로 작은 크기로 형성될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 제조 비용 및 시간을 절감하며, 집적화될 수 있다.
110 : 하부 기판 120 : 하부 보호막
131 : 하부 오버 코트층 132 : 상부 오버 코트층
200 : 박막 트랜지스터 260 : 드레인 전극
261 : 하부 드레인 전극 262 : 중간 드레인 전극
263 : 상부 드레인 전극 263t : 상부 팁(upper tip)
300 : 연결 전극 400 : 보조 전극
500 : 발광 구조물

Claims (20)

  1. 하부 기판 상에 위치하고, 제 1 컨택홀을 포함하는 제 1 오버 코트층;
    상기 하부 기판과 상기 제 1 오버 코트층 사이에 위치하고, 상기 제 1 컨택홀과 중첩하는 단부를 갖는 드레인 전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터와 상기 제 1 오버 코트층 사이에 위치하고, 상기 드레인 전극의 상기 단부의 측면을 부분적으로 노출하는 하부 보호막; 및
    상기 제 1 오버 코트층 상에 위치하고, 상기 제 1 컨택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되는 발광 구조물을 포함하되,
    상기 드레인 전극은 제 1 드레인 전극 및 상기 제 1 드레인 전극과 상기 하부 보호막 사이에 위치하는 제 2 드레인 전극을 포함하고,
    상기 제 2 드레인 전극은 상기 제 1 드레인 전극의 외측에 위치하는 팁 영역을 가져, 상기 드레인 전극의 상기 단부는 상기 제 1 드레인 전극과 상기 제 2 드레인 전극에 의한 언더 컷 영역을 포함하며,
    상기 제 1 드레인 전극의 측면은 정 테이퍼이고, 상기 제 1 컨택홀과 중첩하는 상기 제 2 드레인 전극의 상기 팁 영역의 단부는 역 테이퍼인 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 드레인 전극의 상기 언더 컷 영역과 중첩하는 상기 하부 보호막은 상기 드레인 전극의 상기 단부의 외측에 위치하는 상기 하부 보호막과 이격되는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 드레인 전극은 상기 하부 기판과 상기 제 1 드레인 전극 사이에 위치하는 제 3 드레인 전극을 포함하되,
    상기 제 1 드레인 전극의 외측에서 상기 제 2 드레인 전극의 상기 팁 영역과 중첩하는 상기 제 3 드레인 전극의 일부 영역의 측면은 정 테이퍼인 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 하부 보호막은 상기 제 1 드레인 전극의 측면을 노출하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 2 드레인 전극은 상기 제 1 드레인 전극과 식각 선택비를 갖는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 2 드레인 전극은 상기 제 1 드레인 전극보다 식각 속도가 느린 물질을 포함하는 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 제 1 오버 코트층과 상기 발광 구조물 사이에 위치하고, 상기 제 1 컨택홀의 내측으로 연장하는 연결 전극; 및
    상기 연결 전극과 상기 발광 구조물 사이에 위치하고, 상기 연결 전극과 중첩하는 제 2 컨택홀을 포함하는 제 2 오버 코트층을 더 포함하되,
    상기 발광 구조물은 상기 연결 전극 및 상기 제 2 컨택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 제 1 오버 코트층과 상기 제 2 오버 코트층 사이에 위치하고, 상기 연결 전극과 이격되는 보조 전극을 더 포함하되,
    상기 제 2 오버 코트층은 상기 보조 전극과 중첩하는 관통홀을 더 포함하고,
    상기 발광 구조물은 상기 제 2 컨택홀을 통해 상기 연결 전극과 연결되는 하부 발광 전극, 상기 관통홀을 통해 상기 보조 전극과 연결되는 상부 발광 전극 및 상기 하부 발광 전극과 상기 상부 발광 전극 사이에 위치하는 유기 발광층을 포함하는 디스플레이 장치.
  9. 제 1 전극층 및 상기 제 1 전극층 상에 위치하고, 상기 제 1 전극층의 외측에 위치하는 팁(tip) 영역을 갖는 제 2 전극층을 포함하는 제 1 전극;
    상기 제 1 전극 상에 위치하고, 상기 제 2 전극층의 상기 팁 영역의 측면과 중첩하는 컨택홀을 포함하는 상부 절연막;
    상기 상부 절연막 상에 위치하고, 상기 컨택홀을 통해 상기 제 1 전극층의 측면과 연결되는 제 2 전극; 및
    상기 제 1 전극과 상기 상부 절연막 사이에 위치하고, 상기 제 1 전극층의 상기 측면을 노출하는 하부 절연막을 포함하되,
    상기 제 1 전극층의 측면은 정 테이퍼이고, 상기 제 2 전극층의 상기 팁 영역의 단부는 역 테이퍼인 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 제 2 전극 상에 위치하는 유기 발광층; 및
    상기 발광층 상에 위치하는 제 3 전극을 더 포함하는 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 제 2 전극층의 두께는 상기 제 1 전극층의 두께보다 얇은 디스플레이 장치.
  12. 제 9 항에 있어서,
    상기 제 1 전극은 상기 제 2 전극층과 중첩하는 제 3 전극층을 포함하고,
    상기 제 1 전극층은 상기 제 2 전극층과 상기 제 3 전극층 사이에 위치하며,
    상기 제 2 전극층의 상기 팁 영역과 중첩하는 상기 제 3 전극층의 일부 영역의 측면은 정 테이퍼인 디스플레이 장치.
  13. 제 9 항에 있어서,
    반도체 패턴의 채널 영역과 중첩하는 게이트 전극;
    상기 반도체 패턴과 상기 게이트 전극 사이에 위치하는 게이트 절연막; 및
    상기 제 1 전극과 동일 층에 위치하고, 상기 반도체 패턴의 소스 영역과 연결되는 소스 전극을 더 포함하되,
    상기 제 1 전극은 상기 반도체 패턴의 드레인 영역과 연결되는 디스플레이 장치.
  14. 제 1 전극층과 제 2 전극층의 적층 구조를 갖는 드레인 전극;
    상기 제 2 전극층의 상부면 상에 위치하고, 상기 드레인 전극의 외측으로 연장하는 하부 보호막;
    상기 하부 보호막 상에 위치하고, 상기 드레인 전극의 제 1 단부와 중첩하는 컨택홀을 포함하는 오버 코트층; 및
    상기 오버 코트층 상에 위치하고, 상기 컨택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 발광 소자를 포함하되,
    상기 드레인 전극의 상기 제 1 단부는 상기 제 1 전극층과 상기 제 2 전극층에 의한 언더 컷 영역을 포함하고,
    상기 제 2 전극층의 상기 상부면과 상기 오버 코트층 사이에 위치하는 상기 하부 보호막의 제 1 영역은 상기 언더 컷 영역에 의해 상기 드레인 전극의 상기 제 1 단부의 외측에 위치하는 상기 하부 보호막의 제 2 영역과 분리되며,
    상기 컨택홀은 상기 하부 보호막의 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 공간과 중첩하여, 상기 드레인 전극의 상기 제 1 단부의 측면의 적어도 일부는 상기 하부 보호막의 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 공간 및 상기 컨택홀에 의해 노출되는 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 언더 컷 영역의 수직 높이는 상기 하부 보호막의 두께보다 큰 디스플레이 장치.
  16. 제 14 항에 있어서,
    상기 드레인 전극의 제 2 단부에서 상기 제 1 전극층의 측면은 상기 드레인 전극의 상기 제 1 단부에서 상기 제 1 전극층의 측면과 대칭되는 형상을 갖고,
    상기 드레인 전극의 상기 제 2 단부에서 상기 제 2 전극층의 측면은 상기 드레인 전극의 상기 제 1 단부에서 상기 제 2 전극층의 측면과 다른 형상을 갖는 디스플레이 장치.
  17. 제 14 항에 있어서,
    상기 하부 보호막의 상기 제 2 영역은 상기 하부 보호막의 상기 제 1 영역과 동일한 두께를 갖는 디스플레이 장치.
  18. 제 17 항에 있어서,
    상기 드레인 전극, 상기 하부 보호막, 상기 오버 코트층 및 상기 발광 소자를 지지하는 소자 기판을 더 포함하되,
    상기 소자 기판과 상기 제 2 전극층의 상기 상부면 사이의 거리는 상기 소자 기판과 상기 제 2 영역의 상부면 사이의 거리보다 큰 디스플레이 장치.
  19. 제 14 항에 있어서,
    상기 드레인 전극은 제 3 전극층을 포함하고,
    상기 제 1 전극층은 상기 제 2 전극층과 상기 제 3 전극층 사이에 위치하며,
    상기 제 3 전극층의 일측 단부는 상기 하부 보호막의 상기 제 1 영역과 상기 제 2 영역 사이의 공간 및 상기 컨택홀에 의해 노출되는 디스플레이 장치.
  20. 제 19 항에 있어서,
    상기 드레인 전극 및 상기 발광 소자와 전기적으로 연결되고, 상기 컨택홀 내로 연장하는 연결 전극을 더 포함하되,
    상기 연결 전극은 상기 하부 보호막이 분리된 영역에서 상기 제 2 전극층의 측면 및 상기 제 3 전극층과 접촉하는 디스플레이 장치.
KR1020160161609A 2016-11-30 2016-11-30 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치 KR102717808B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160161609A KR102717808B1 (ko) 2016-11-30 2016-11-30 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치
TW106141673A TWI662339B (zh) 2016-11-30 2017-11-29 兩電極之間具有多層絕緣層的顯示裝置及其製造方法
EP17204336.6A EP3331016A1 (en) 2016-11-30 2017-11-29 Display device with a plurality of insulating layers between two electrodes and method of manufacturing the same
US15/825,424 US10516011B2 (en) 2016-11-30 2017-11-29 Display device with a plurality of insulating layers between two electrodes and method of manufacturing the same
CN201711227140.2A CN108122929B (zh) 2016-11-30 2017-11-29 具有两个电极之间的多个绝缘层的显示装置及其制造方法
JP2017229779A JP6542864B2 (ja) 2016-11-30 2017-11-30 二つの電極の間に位置する多数の絶縁膜を含むディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161609A KR102717808B1 (ko) 2016-11-30 2016-11-30 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180061903A KR20180061903A (ko) 2018-06-08
KR102717808B1 true KR102717808B1 (ko) 2024-10-15

Family

ID=60515189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161609A KR102717808B1 (ko) 2016-11-30 2016-11-30 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치

Country Status (6)

Country Link
US (1) US10516011B2 (ko)
EP (1) EP3331016A1 (ko)
JP (1) JP6542864B2 (ko)
KR (1) KR102717808B1 (ko)
CN (1) CN108122929B (ko)
TW (1) TWI662339B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494418B1 (ko) * 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
KR102405695B1 (ko) * 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2018180842A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板の製造方法、表示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
KR101976832B1 (ko) * 2017-11-06 2019-05-10 엘지디스플레이 주식회사 표시장치
JP6799567B2 (ja) * 2018-07-09 2020-12-16 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及びその製造方法、並びに有機ｅｌ表示装置、電子機器
US10879327B2 (en) 2018-07-09 2020-12-29 Joled Inc. Organic EL display panel and method of manufacturing the same, organic EL display device and electronic apparatus
CN109166897A (zh) * 2018-09-03 2019-01-08 京东方科技集团股份有限公司 透明显示面板、其制备方法及显示装置
KR102693172B1 (ko) * 2018-09-28 2024-08-07 엘지디스플레이 주식회사 표시장치
KR102717811B1 (ko) * 2018-10-31 2024-10-15 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
KR20200108145A (ko) * 2019-03-06 2020-09-17 삼성디스플레이 주식회사 표시 패널
CN109950283B (zh) * 2019-03-25 2021-11-19 昆山国显光电有限公司 一种显示驱动模组、显示面板及显示驱动模组的制备方法
CN110112205B (zh) * 2019-06-18 2021-04-09 京东方科技集团股份有限公司 显示基板及其制造方法、有机发光二极管显示装置
CN110911461B (zh) * 2019-11-26 2023-06-06 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US11126221B2 (en) * 2019-11-28 2021-09-21 Innolux Corporation Transparent display device
CN111106261B (zh) * 2019-12-06 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
KR20210101353A (ko) * 2020-02-07 2021-08-19 삼성디스플레이 주식회사 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법
CN112331801B (zh) * 2020-10-30 2023-11-28 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法和显示装置
KR20220073316A (ko) 2020-11-26 2022-06-03 엘지디스플레이 주식회사 표시장치
CN116018025A (zh) * 2021-10-20 2023-04-25 北京京东方技术开发有限公司 显示基板及显示装置
KR20230100156A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031651A (ja) 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334582B (en) * 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
US5969425A (en) 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
JPH11214326A (ja) 1998-01-29 1999-08-06 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
JP4963158B2 (ja) 2000-01-25 2012-06-27 株式会社半導体エネルギー研究所 表示装置の作製方法、電気光学装置の作製方法
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7221095B2 (en) 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
KR20050113894A (ko) * 2004-05-31 2005-12-05 삼성전자주식회사 트랜지스터의 제조 방법 및 그를 갖는 어레이 기판의 제조방법
JP2006332209A (ja) 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
KR101308437B1 (ko) * 2006-08-03 2013-09-16 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101373735B1 (ko) * 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR20080113782A (ko) * 2007-06-26 2008-12-31 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
KR20090021443A (ko) * 2007-08-27 2009-03-04 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101415794B1 (ko) * 2008-06-12 2014-07-11 삼성디스플레이 주식회사 유기전계 발광 표시장치 및 그 제조방법
KR101652995B1 (ko) * 2009-03-06 2016-09-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그의 제조방법
CN102804380B (zh) * 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
US20130208205A1 (en) * 2010-08-03 2013-08-15 Sharp Kabushiki Kaisha Thin film transistor substrate
KR101298612B1 (ko) 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI516836B (zh) 2013-03-07 2016-01-11 群創光電股份有限公司 液晶顯示面板及包含其之液晶顯示裝置
KR101548304B1 (ko) 2013-04-23 2015-08-28 엘지디스플레이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR102198111B1 (ko) * 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9553156B2 (en) 2014-07-16 2017-01-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US10032844B2 (en) 2014-12-29 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102482986B1 (ko) * 2014-12-29 2022-12-29 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031651A (ja) 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Also Published As

Publication number Publication date
US10516011B2 (en) 2019-12-24
JP6542864B2 (ja) 2019-07-10
US20180151647A1 (en) 2018-05-31
EP3331016A1 (en) 2018-06-06
KR20180061903A (ko) 2018-06-08
TW201821883A (zh) 2018-06-16
CN108122929A (zh) 2018-06-05
JP2018092168A (ja) 2018-06-14
CN108122929B (zh) 2021-12-17
TWI662339B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
KR102717808B1 (ko) 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치
KR102624153B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
US10224383B2 (en) Organic light-emitting display apparatus including pixel defining layer having first and second inclination portions and method of manufacturing the same
KR102721845B1 (ko) 보조 전극을 포함하는 디스플레이 장치
US10361391B2 (en) Organic light emitting display device having a connecting clad electrode
KR20180077767A (ko) 보조 전극을 포함하는 디스플레이 장치
US11563066B2 (en) Organic light emitting display device including a grooved planarazation layer
KR102510394B1 (ko) 도전 패턴의 형성 방법 및 유기 발광 표시 장치의 제조 방법
KR102377531B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US12114548B2 (en) Display apparatus having a connecting electrode which crosses a bending area
KR102705030B1 (ko) 유기 발광층을 포함하는 유기 발광 표시 장치
KR102717809B1 (ko) 발광 구조물을 포함하는 디스플레이 장치
KR20190034902A (ko) 보조 전극을 포함하는 디스플레이 장치
KR102680244B1 (ko) 발광 영역 및 투과 영역을 포함하는 유기 발광 표시 장치
CN107452765B (zh) 具有堤状物绝缘层的有机发光显示装置
KR102567323B1 (ko) 차광 패턴을 포함하는 디스플레이 장치
KR20210086343A (ko) 기판 홀을 포함하는 디스플레이 장치
KR102691278B1 (ko) 다른 색을 나타내는 발광 구조물들이 적층된 유기 발광 표시 장치
KR102634180B1 (ko) 오버 코트층 상에 위치하는 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법
KR102707562B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102537439B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101960390B1 (ko) 박막 트랜지스터를 포함하는 디스플레이 장치
KR20230101554A (ko) 발광 소자를 포함하는 디스플레이 장치
KR20180062719A (ko) 적층된 도전층들 사이에 위치하는 절연막을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant