[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102599049B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102599049B1
KR102599049B1 KR1020180135331A KR20180135331A KR102599049B1 KR 102599049 B1 KR102599049 B1 KR 102599049B1 KR 1020180135331 A KR1020180135331 A KR 1020180135331A KR 20180135331 A KR20180135331 A KR 20180135331A KR 102599049 B1 KR102599049 B1 KR 102599049B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
conductive layer
image sensor
pixel
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180135331A
Other languages
English (en)
Other versions
KR20200052126A (ko
Inventor
김국태
김진균
홍수진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180135331A priority Critical patent/KR102599049B1/ko
Priority to US16/451,412 priority patent/US11239269B2/en
Priority to CN202410304518.8A priority patent/CN118315401A/zh
Priority to CN201911068784.0A priority patent/CN111146218A/zh
Publication of KR20200052126A publication Critical patent/KR20200052126A/ko
Priority to US17/519,701 priority patent/US11652113B2/en
Priority to US18/144,969 priority patent/US12068337B2/en
Application granted granted Critical
Publication of KR102599049B1 publication Critical patent/KR102599049B1/ko
Priority to US18/731,895 priority patent/US20240321910A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H01L27/14643—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H01L27/14603—
    • H01L27/14612—
    • H01L27/1463—
    • H01L27/14683—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Abstract

이미지 센서가 개시된다. 이미지 센서는, 제1 면 및 제2 면을 갖는 반도체 기판; 및 상기 반도체 기판의 상기 제1 면으로부터 상기 반도체 기판 내부로 연장되고, 상기 반도체 기판 내에 액티브 화소들을 정의하는 화소 소자 분리막을 포함하며, 상기 화소 소자 분리막은, 미세화 원소(fining element)가 제1 농도로 함유된 폴리실리콘을 포함하는 매립 도전층; 및 상기 매립 도전층과 상기 반도체 기판 사이에 개재되는 절연 라이너를 포함하고, 상기 미세화 원소는 산소, 카본, 및 플루오르 중 적어도 하나를 포함한다.

Description

이미지 센서{Image sensors}
본 발명의 기술적 사상은 이미지 센서에 관한 것으로, 더욱 상세하게는, 포토다이오드(photodiode)를 포함하는 이미지 센서에 관한 것이다.
이미지 센서는 광학 이미지 신호를 전기 신호로 변환시키는 장치이다. 이미지 센서는 입사되는 빛을 수광하여 전기 신호로 전환하며 복수의 포토다이오드 영역을 포함하는 화소 영역(pixel region)과, 화소 영역 사이의 전기적 분리를 위한 화소 소자 분리 영역을 포함한다. 이미지 센서의 집적도가 증가됨에 따라 복수의 포토다이오드 영역 각각의 크기가 작아지고 화소 소자 분리 영역 형성 공정의 난이도가 증가하는 문제가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 종횡비가 큰 화소 소자 분리 영역 내부에 매립 도전층을 보이드 또는 심 없이 채울 수 있는 이미지 센서를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 제1 면 및 제2 면을 갖는 반도체 기판; 및 상기 반도체 기판의 상기 제1 면으로부터 상기 반도체 기판 내부로 연장되고, 상기 반도체 기판 내에 액티브 화소들을 정의하는 화소 소자 분리막을 포함하며, 상기 화소 소자 분리막은, 미세화 원소(fining element)가 제1 농도로 함유된 폴리실리콘을 포함하는 매립 도전층; 및 상기 매립 도전층과 상기 반도체 기판 사이에 개재되는 절연 라이너를 포함하고, 상기 미세화 원소는 산소, 카본, 및 플루오르 중 적어도 하나를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 반도체 기판; 및 상기 반도체 기판을 관통하는 화소 트렌치 내에 배치되고, 상기 반도체 기판 내에 액티브 화소들을 정의하는 화소 소자 분리막;을 포함하고, 상기 화소 소자 분리막은, 상기 화소 트렌치의 측벽 상에 배치되는 절연 라이너; 및 상기 절연 라이너 상에서 상기 화소 트렌치 내부를 채우며, 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함하는 매립 도전층을 포함하고, 상기 미세화 원소는 산소, 카본, 및 플루오르 중 적어도 하나를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 복수의 액티브 화소들을 포함하는 반도체 기판; 및 상기 복수의 액티브 화소들 사이에 배치되고, 상기 반도체 기판을 관통하는 화소 트렌치 내에 배치되는 화소 소자 분리막을 포함하며, 상기 화소 소자 분리막은, 상기 화소 트렌치의 측벽 상에 배치되는 절연 라이너; 및 상기 절연 라이너 상에서 상기 화소 트렌치 내부를 채우며, 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함하는 매립 도전층을 포함하고, 상기 미세화 원소는 산소를 포함하고, 상기 제1 농도는 5 내지 40 at%이다.
본 발명의 기술적 사상에 따르면, 매립 도전층은 산소, 카본, 플루오르 중 적어도 하나의 미세화 원소가 함유된 폴리실리콘을 포함할 수 있다. 화소 트렌치의 종횡비가 크더라도, 매립 도전층을 형성하는 공정에서 미세화 원소에 의해 폴리실리콘의 그레인 사이즈가 작아질 수 있고, 후속의 열처리 공정에서 실리콘의 이동이 방지되어 매립 도전층 내에 보이드(void) 또는 심(seam)이 형성되지 않을 수 있다. 상기 이미지 센서는 암전류 발생이 방지되고 노이즈가 감소되어 우수한 성능을 가질 수 있다.
도 1은 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 2는 도 1의 II-II' 부분의 단면도이다.
도 3은 예시적인 실시예들에 따른 이미지 센서의 액티브 화소의 등가 회로도이다.
도 4는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 5는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 6은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 7a 내지 도 7l은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들이다.
도 8은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 플로우차트이다.
도 9a 내지 도 9c는 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들이다.
도 10은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 플로우차트이다.
도 11은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 플로우차트이다.
도 12a 내지 도 12d는 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들이다.
도 13은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 플로우차트이다.
도 14는 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 플로우차트이다.
도 15는 예시적인 실시예와 비교예들에 따른 이미지 센서에 포함된 매립 도전층의 X선 회절 분석 그래프를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 예시적인 실시예들에 따른 이미지 센서(100)를 나타내는 레이아웃도이다. 도 2는 도 1의 II-II' 부분의 단면도이다.
도 1 및 도 2를 참조하면, 이미지 센서(100)는 반도체 기판(110)에 형성된 액티브 화소 영역(APR), 주변 회로 영역(PCR), 및 패드 영역(PDR)을 포함할 수 있다.
액티브 화소 영역(APR)은 복수의 액티브 화소(PX)를 포함하며, 복수의 액티브 화소(PX) 내에 각각 복수의 광전 변환 영역(120)이 배치될 수 있다. 액티브 화소 영역(APR)에서, 복수의 액티브 화소(PX)가 반도체 기판(110)의 상면에 평행한 제1 방향(예를 들어, 도 1의 X 방향)과, 상기 제1 방향에 수직하여 반도체 기판(110)의 상면에 평행한 제2 방향(예를 들어, 도 1의 Y 방향)을 따라 열과 행을 이루며 매트릭스 형상으로 배열될 수 있다.
주변 회로 영역(PCR)은 평면적으로 액티브 화소 영역(APR)의 일 측 상에 배치된 것으로 예시적으로 도시되었지만, 이에 한정되는 것은 아니고 액티브 화소 영역(APR)의 전체를 둘러싸도록 배치될 수도 있다. 또한 도 1에 도시된 것과는 달리 추가적인 기판(도시 생략) 상에 주변 회로 영역(PCR)이 배치되고, 반도체 기판(110)에 상기 추가적인 기판이 부착될 수도 있다.
주변 회로 영역(PCR)은 액티브 화소 영역(APR) 내의 복수의 액티브 화소(PX)를 제어하기 위한 다양한 종류의 회로가 형성되는 영역일 수 있다. 예를 들어, 주변 회로 영역(PCR)은 복수의 트랜지스터를 포함할 수 있고, 상기 복수의 트랜지스터는 액티브 화소 영역(APR)의 각각의 광전 변환 영역(120) 내에 일정한 신호를 제공하거나, 각각의 광전 변환 영역(120)에서의 출력 신호를 제어하도록 구동할 수 있다. 예를 들어, 상기 트랜지스터는 타이밍 발생기(timing generator), 행 디코더(row decoder), 행 드라이버(row driver), 상관 이중 샘플러(correlated double sampler: CDS), 아날로그 디지탈 컨버터(analog to digital converter: ADC), 래치부(latch), 열 디코더(column decoder) 등 다양한 종류의 로직 회로를 구성할 수 있으나, 이에 한정되는 것은 아니다.
패드 영역(PDR)은 액티브 화소 영역(APR)과 주변 회로 영역(PCR)을 둘러싸도록 배치될 수 있다. 도전 패드(PAD)는 반도체 기판(110)의 주변 영역 상에 배치되고, 복수의 액티브 화소(PX) 및 주변 회로 영역(PCR)에 포함되는 회로에 전기적으로 연결될 수 있다. 도전 패드(PAD)는 복수의 액티브 화소(PX) 및 주변 회로 영역(PCR)에 포함되는 회로에 외부로부터 전원 및 신호를 제공하는 접속 단자로 기능할 수 있다.
반도체 기판(110)은 서로 반대되는 제1 면(110F1) 및 제2 면(110F2)을 포함할 수 있다. 여기서는, 편의상 상부에 마이크로렌즈(168)가 배치되는 반도체 기판(110)의 표면을 제2 면(110F2)으로, 제2 면(110F2)에 반대되는 면을 제1 면(110F1)으로 지칭하였다.
예시적인 실시예들에 있어서, 반도체 기판(110)은 P 형 반도체 기판을 포함할 수 있다. 예를 들면, 반도체 기판(110)은 P형 실리콘 기판으로 이루어질 수 있다. 예시적인 실시예들에서, 반도체 기판(110)은 P 형 벌크 기판과 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 다른 실시예들에서, 반도체 기판(110)은 N 형 벌크 기판과, 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 또는, 반도체 기판(110)은 유기(organic) 플라스틱 기판으로 이루어질 수 있다.
액티브 화소 영역(APR)에서 반도체 기판(110) 내에 복수의 액티브 화소(PX)가 매트릭스 형태로 배열될 수 있다. 복수의 액티브 화소(PX) 내에는 각각 복수의 광전 변환 영역(120)이 배치될 수 있다. 복수의 광전 변환 영역(120) 각각은 포토다이오드 영역(122)과 웰 영역(124)을 포함할 수 있다.
액티브 화소 영역(APR)에서 반도체 기판(110) 내에 화소 소자 분리막(130)이 배치되고, 화소 소자 분리막(130)에 의해 복수의 액티브 화소(PX)가 정의될 수 있다. 화소 소자 분리막(130)은 복수의 광전 변환 영역(120) 중 하나와 이에 인접한 광전 변환 영역(120) 사이에 배치될 수 있다. 하나의 광전 변환 영역(120)과 이와 이웃하는 다른 하나의 광전 변환 영역(120)은, 화소 소자 분리막(130)에 의해 물리적으로, 그리고 전기적으로 분리될 수 있다. 화소 소자 분리막(130)은 매트릭스 형태로 배열된 복수의 광전 변환 영역(120) 각각 사이에 배치되며, 평면도에서 그리드 또는 메쉬 형상을 가질 수 있다.
화소 소자 분리막(130)은 반도체 기판(110)의 제1 면(110F1)으로부터 제2 면(110F2)까지 반도체 기판(110)을 관통하는 화소 트렌치(130T) 내부에 형성될 수 있다. 화소 소자 분리막(130)은 화소 트렌치(130T) 측벽 상에 콘포말하게 형성되는 절연 라이너(132)와, 절연 라이너(132) 상에서 화소 트렌치(130T) 내부를 채우는 매립 도전층(134)을 포함할 수 있다.
예시적인 실시예들에서, 절연 라이너(132)는 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물을 포함할 수 있다. 이러한 경우에, 절연 라이너(132)는 음의 고정 전하층(negative fixed charge layer)으로 작용할 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 다른 실시예들에서, 절연 라이너(132)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다.
매립 도전층(134)은 미세화 원소(fining element)를 제1 농도로 함유한 폴리실리콘을 포함할 수 있다. 상기 미세화 원소는 산소, 카본, 및 플루오르 중 적어도 하나를 포함할 수 있다. 예시적인 실시예들에서, 매립 도전층(134)은 산소가 약 5 내지 약 40 at%(원자 퍼센트) 함유된 폴리실리콘을 포함할 수 있다. 일부 예시에서, 매립 도전층(134)은 산소가 약 20 내지 약 30 at% 함유된 폴리실리콘을 포함할 수 있다. 다른 실시예들에서, 매립 도전층(134)은 카본이 약 1 내지 약 20 at% 함유된 폴리실리콘을 포함할 수 있다. 또 다른 실시예들에서, 매립 도전층(134)은 플루오르가 약 1 내지 약 20 at% 함유된 폴리실리콘을 포함할 수 있다. 예시적인 실시예들에서, 매립 도전층(134)은 실리콘으로 이루어지며 실리콘 결정구조를 갖는 다수의 그레인들을 포함할 수 있고, 미세화 원소가 실리콘 그레인 내부에서 균일하게 분산될 수 있다. 예를 들어, 매립 도전층(134)은 X선 회절 분석에서 실리콘 (111) 결정면에 의해 나타나는 약 28.44˚에서의 회절 피크를 가질 수 있다.
매립 도전층(134)이 미세화 원소를 제1 농도로 함유한 폴리실리콘을 포함함에 따라, 매립 도전층(134)은 상대적으로 작은 그레인 사이즈를 가질 수 있다. 예를 들어, 매립 도전층(134)은 약 30 나노미터(nm) 이하의 평균 그레인 사이즈를 가질 수 있다. 또한 매립 도전층(134)은 X선 회절 분석에서 관찰되는 실리콘 (111) 결정면에 의한 X선 회절 피크(약 28.44˚의 스캐터링 각도에서 관찰되는 피크)의 반가폭(full width at half maximum)이 약 0.4˚ 내지 약 1.1˚일 수 있다(도 15 참조). 예를 들어, X 선 회절 피크로부터 계산된 매립 도전층(134)의 평균 그레인 사이즈는 약 7.5 내지 약 20.5 nm의 값을 가질 수 있다.
예를 들어, 화소 트렌치(130T)는 반도체 기판(110)의 제1 면(110F1)과 동일한 레벨에서 제1 폭(w11)을 가지고, 반도체 기판(110)의 제2 면(110F2)과 동일한 레벨에서 제1 폭(w11)보다 작은 제2 폭(w12)을 가질 수 있다. 또한 화소 트렌치(130T)는 반도체 기판(110)의 제1 면(110F1)에 수직한 방향으로 제1 높이(h11)를 가질 수 있고, 제1 폭(w11)에 대한 제1 높이(h11)의 비율은 약 20 내지 약 100일 수 있다.
예시적인 실시예들에 따르면, 매립 도전층(134) 내부에 보이드 또는 심이 형성되지 않을 수 있다. 일반적으로 화소 트렌치(130T)가 상대적으로 높은 종횡비(즉, 약 20 내지 100의 종횡비)를 가짐에 따라 화소 트렌치(130T) 내부에 폴리실리콘을 사용하여 매립 도전층(134)을 형성하는 과정에서 매립 도전층(134) 내부에 심(seam)이 형성될 수 있고, 후속의 열처리 공정에서 매립 도전층(134)의 그레인 성장(grain growth) 또는 그레인 병합(grain coalescence)이 일어나 원치 않는 보이드가 형성되는 문제가 발생할 수 있다. 그러나, 예시적인 실시예들에 따른 매립 도전층(134)은 산소, 카본, 및 플루오르 중 적어도 하나를 포함하는 미세화 원소가 함유된 폴리실리콘을 포함할 수 있고, 이에 따라 화소 트렌치(130T) 내부를 채우는 매립 도전층(134)을 형성하는 공정에서 매립 도전층(134)은 상대적으로 작은 그레인 사이즈를 갖도록 형성될 수 있다. 또한 매립 도전층(134) 형성 이후 열처리 공정에서 미세화 원소가 실리콘 원자의 이동(migration)에 의한 그레인 성장 또는 그레인 병합을 방지할 수 있고, 이에 따라 매립 도전층(134) 내부에 보이드 또는 심이 형성되지 않을 수 있다. 매립 도전층(134)의 그레인 사이즈와 미세 구조에 관한 내용은 도 15를 참조로 다시 상세히 설명하도록 한다.
매립 도전층(134)은 화소 트렌치(130T) 내부의 일부분을 채우지 않을 수 있고, 매립 도전층(134)의 바닥면이 반도체 기판(110)의 제1 면(110F1)보다 높은 레벨에 배치될 수 있다(즉, 반도체 기판(110)의 제1 면(110F1)으로부터 매립 도전층(134)의 상기 바닥면이 수직 방향(Z 방향)을 따라 소정의 거리로 이격될 수 있다). 매립 절연층(140)은 매립 도전층(134)의 상기 바닥면 상에서 화소 트렌치(130T)의 잔류 부분을 채울 수 있고, 매립 절연층(140)과 화소 트렌치(130T) 내벽 사이에는 절연 라이너(132)가 개재될 수 있다. 매립 절연층(140)의 상면은 반도체 기판(110)의 제1 면(110F1)과 동일한 레벨에 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 도 2에 도시된 것과는 달리 매립 절연층(140)이 생략되고 매립 도전층(134)이 화소 트렌치(130T)의 전체 높이(h11)에 걸쳐 화소 트렌치(130T) 내부를 채움으로써 매립 도전층(134)의 바닥면이 반도체 기판(110)의 제1 면(110F1)과 동일한 레벨에 배치될 수도 있다.
도 2에 예시적으로 도시된 바와 같이, 반도체 기판(110)의 제1 면(110F1) 상에는 활성 영역(도시 생략) 및 플로팅 확산 영역(floating diffusion region)(FD)을 정의하는 소자 분리막(STI)이 형성될 수 있다.
반도체 기판(110)의 제1 면(110F1) 상에는 복수의 트랜지스터들을 구성하는 게이트 전극들(TG, RG, SG)(도 3 참조)이 형성될 수 있다. 예를 들어, 상기 복수의 트랜지스터들은 광전 변환 영역(120)에서 생성된 전하를 플로팅 확산 영역(FD)에 전송하도록 구성되는 전송 트랜지스터(TX), 플로팅 확산 영역(FD)에 저장되어 있는 전하를 주기적으로 리셋시키도록 구성되는 리셋 트랜지스터(RX), 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며 상기 플로팅 확산 영역에 충전된 전하에 따른 신호를 버퍼링하도록 구성되는 드라이브 트랜지스터(DX), 및 액티브 화소 영역(APR)을 선택하기 위한 스위칭 및 어드레싱 역할을 하는 선택 트랜지스터(SX)를 포함할 수 있다. 그러나, 상기 복수의 트랜지스터들이 이에 한정되는 것은 아니다.
도 2에는 상기 전송 트랜지스터(TX)를 구성하는 전송 게이트(TG)가 반도체 기판(110)의 제1 면(110F1)으로부터 반도체 기판(110) 내부로 연장되는 리세스 게이트 타입으로 형성된 것으로 예시적으로 도시하였으나, 전송 게이트(TG)의 형상이 이에 한정되는 것은 아니다. 반도체 기판(110)과 전송 게이트(TG) 사이에는 전송 게이트 절연층(TGI)이 배치될 수 있다. 예를 들어, 전송 게이트(TG)가 리세스 게이트 타입으로 형성됨에 따라 전송 게이트 절연층(TGI)의 일부분은 반도체 기판(110)의 내부로 연장될 수 있다.
반도체 기판(110)의 제1 면(110F1) 상에는 제1 내부 배선 구조(152)가 배치될 수 있다. 제1 내부 배선 구조(152)는 상기 게이트 전극들 또는 상기 활성 영역과 전기적으로 연결될 수 있다. 제1 내부 배선 구조(152)는 복수의 층들의 적층 구조로 형성될 수 있다. 제1 내부 배선 구조(152)는 불순물이 도핑되거나 도핑되지 않은 폴리실리콘, 금속, 금속 실리사이드, 금속 질화물, 또는 금속 함유막 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 내부 배선 구조(152)는 텅스텐, 알루미늄, 구리, 텅스텐 실리사이드, 티타늄 실리사이드, 텅스텐 질화물, 티타늄 질화물, 도핑된 폴리실리콘 등을 포함할 수 있다.
제1 층간 절연막(154)은 반도체 기판(110)의 제1 면(110F1) 상에서 제1 내부 배선 구조(152)를 커버하도록 배치될 수 있다. 제1 층간 절연막(154)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다.
반도체 기판(110)의 제2 면(110F2) 상에는 후면 절연층(160)이 배치될 수 있다. 후면 절연층(160)은 반도체 기판(110)의 제2 면(110F2)의 실질적으로 전체 면적 상에 배치될 수 있고, 후면 절연층(160)이 반도체 기판(110)의 제2 면(110F2)과 동일 레벨에 배치되는 화소 소자 분리막(130)의 상면과 접촉할 수 있다. 예시적인 실시예들에서, 후면 절연층(160)은 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물을 포함할 수 있다. 다른 실시예들에서, 후면 절연층(160)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 저유전율 물질 등의 절연 물질을 포함할 수 있다.
후면 절연층(160) 상에 가이드 패턴(162)이 형성될 수 있다. 평면적으로 가이드 패턴(162)은 그리드 형상 또는 메쉬 형상을 가질 수 있다. 가이드 패턴(162)은 하나의 광전 변환 영역(120)으로 경사각을 가지며 입사하는 빛이 인접한 광전 변환 영역(120) 내로 진입하는 것을 방지할 수 있다. 가이드 패턴(162)은 예를 들어, 텅스텐, 알루미늄, 티타늄, 루테늄, 코발트, 니켈, 구리, 금, 은, 또는 백금 중 적어도 하나의 금속 물질을 포함할 수 있다.
패시베이션층(164)은 반도체 기판(110)의 제2 면(110F2) 상에서 후면 절연층(160)과 가이드 패턴(162)을 커버할 수 있다. 패시베이션층(164) 상에는 컬러 필터(166)와 마이크로렌즈(168)가 배치될 수 있다.
선택적으로, 반도체 기판(110)의 제1 면(110F1) 상에는 지지 기판(170)이 배치될 수 있다. 지지 기판(170)과 제1 층간 절연막(154) 사이에는 접착 부재(도시 생략)가 더 배치될 수 있다.
일반적으로 상대적으로 높은 종횡비를 갖는 화소 트렌치(130T) 내부에 폴리실리콘을 사용하여 매립 도전층(134)을 형성하는 과정에서 매립 도전층(134) 내부에 심이 형성될 수 있고, 후속의 열처리 공정에서 매립 도전층(134)의 그레인 성장 또는 그레인 병합이 일어나 원치 않는 보이드가 형성되는 문제가 발생할 수 있다. 이와 같은 보이드가 형성되는 경우, 암전류 발생 또는 노이즈 레벨 증가 등 이미지 센서(100)의 성능이 저하될 수 있다.
반면, 전술한 이미지 센서(100)에 따르면, 매립 도전층(134)은 산소, 카본, 및 플루오르 중 적어도 하나를 포함하는 미세화 원소가 함유된 폴리실리콘을 포함할 수 있고, 이에 따라 매립 도전층(134)은 상대적으로 작은 그레인 사이즈를 갖도록 형성될 수 있다. 또한 매립 도전층(134) 형성 이후 열처리 공정에서 미세화 원소가 그레인 성장 또는 그레인 병합을 방지함에 따라 원치 않는 보이드의 형성을 방지할 수 있다. 따라서, 매립 도전층(134) 내부에 보이드 또는 심이 형성되지 않을 수 있고, 이미지 센서(100)는 암전류 발생 또는 노이즈 레벨 증가가 방지되어 우수한 성능을 가질 수 있다.
도 15는 예시적인 실시예와 비교예들에 따른 이미지 센서에 포함된 매립 도전층의 X선 회절 분석 그래프를 나타낸다.
도 15를 참조하면, 예시적인 실시예에 따른 매립 도전층(EX11)은 도 1 및 도 2를 참조로 설명한 바와 같이 미세화 원소로서 산소를 제1 농도로 함유한 폴리실리콘을 사용하여 형성되었고 후속 열처리가 수행되었다. 비교예에 따른 매립 도전층(CO11, CO12)은 미세화 원소를 함유하지 않은 폴리실리콘을 사용하여 형성되었고 후속 열처리가 수행되었다.
도 15와 아래의 표 1을 함께 참조하면, 예시적인 실시예에 따른 매립 도전층(EX11) 및 비교예들에 따른 매립 도전층(CO11, CO12)은 약 28.44˚의 스캐터링 각도에서 실리콘 (111) 결정면에 의한 회절 피크가 관찰되었고, 예시적인 실시예에 따른 매립 도전층(EX11)의 회절 피크의 강도(intensity)가 비교예들에 따른 매립 도전층(CO11, CO12)의 회절 피크의 강도보다 더 낮았다.
또한 예시적인 실시예에 따른 매립 도전층(EX11)은 실리콘 (111) 결정면에 의한 반가폭(full width at half maximum)(FEX11)이 비교예 1에 따른 매립 도전층(CO11)의 반가폭(FCO11) 및 비교예 2에 따른 매립 도전층(CO12)의 반가폭(FCO12)보다 더 컸다. 이러한 X선 회절 피크의 반가폭으로부터 계산할 때, 예시적인 실시예에 따른 매립 도전층(EX11)은 약 16.8 nm의 평균 그레인 사이즈를 갖는 반면, 비교예 1에 따른 매립 도전층(CO11)은 약 43.5 nm, 비교예 2에 따른 매립 도전층(CO12)은 약 45.8 nm의 평균 그레인 사이즈를 가질 수 있다.
(111)면 회절 피크의 강도 반가폭(˚)
비교예 1(CO11) 481 0.19
비교예 2(CO12) 611 0.18
실시예(EX11) 79 0.49
또한 도시되지는 않았으나, 비교예들에 따른 매립 도전층(CO11, CO12)은 내부에 보이드 또는 심이 관찰된 반면, 예시적인 실시예에 따른 매립 도전층(EX11)은 내부에 보이드 또는 심이 관찰되지 않았다.
이는 전술한 바와 같이 산소, 카본, 및 플루오르 중 적어도 하나를 포함하는 미세화 원소에 의해 매립 도전층(134)(도 2 참조)이 상대적으로 작은 그레인 사이즈를 갖도록 형성되며, 또한 미세화 원소에 의해 후속의 열처리 공정에서 원치 않는 보이드의 형성이 방지될 수 있기 때문임을 확인할 수 있다.
도 3은 예시적인 실시예들에 따른 도 1 및 도 2의 이미지 센서(100)의 액티브 화소(PX)의 등가 회로도이다.
도 3을 참조하면, 복수의 액티브 화소(PX)는 매트릭스 형태로 배열될 수 있다. 복수의 액티브 화소(PX) 각각은 전송 트랜지스터(TX)와 로직 트랜지스터들(RX, SX, DX)을 포함할 수 있다. 여기서, 로직 트랜지스터들은 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 드라이브 트랜지스터(DX)(또는 소스 팔로워 트랜지스터)를 포함할 수 있다. 리셋 트랜지스터(RX)는 리셋 게이트(RG)를 포함하고, 선택 트랜지스터(SX)는 선택 게이트(SG)를 포함하며, 전송 트랜지스터(TX)는 전송 게이트(TG)를 포함할 수 있다.
복수의 액티브 화소(PX) 각각은 광전 변환 소자(PD) 및 플로팅 확산 영역(FD)을 더 포함할 수 있다. 광전 변환 소자(PD)는 도 1 및 도 2에서 설명한 광전 변환 영역(120)에 대응될 수 있다. 광전 변환 소자(PD)는 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있고, 포토 다이오드, 포토 트랜지스터(photo transistor), 포토 게이트, 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 사용될 수 있다.
전송 게이트(TG)는 광전 변환 소자(PD)에서 생성된 전하를 플로팅 확산 영역(FD)으로 전송할 수 있다. 플로팅 확산 영역(FD)은 광전 변환 소자(PD)에서 생성된 전하를 전송받아 누적으로 저장할 수 있다. 플로팅 확산 영역(FD)에 축적된 광전하들의 양에 따라 드라이브 트랜지스터(DX)가 제어될 수 있다.
리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 드레인 전극은 플로팅 확산 영역(FD)와 연결되며 소스 전극은 전원 전압(VDD)에 연결된다. 리셋 트랜지스터(RX)가 턴-온(turn-on)되면, 리셋 트랜지스터(RX)의 소스 전극과 연결된 전원 전압(VDD)이 상기 플로팅 확산 영역(FD)로 전달된다. 리셋 트랜지스터(RX)가 턴-온될 때 플로팅 확산 영역(FD)에 축적된 전하들이 배출되어 플로팅 확산 영역(FD)이 리셋될 수 있다.
드라이브 트랜지스터(DX)는 복수의 액티브 화소(PX) 외부에 위치하는 전류원(도시 생략)과 연결되어 소스 팔로워 버퍼 증폭기(source follower buffer amplifier)로 기능하고, 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고 이를 출력 라인(VOUT)으로 출력한다.
선택 트랜지스터(SX)는 행 단위로 복수의 액티브 화소(PX)를 선택할 수 있고, 선택 트랜지스터(SX)가 턴-온될 때 전원 전압(VDD)이 드라이브 트랜지스터(DX)의 소스 전극으로 전달될 수 있다.
도 4는 예시적인 실시예들에 따른 이미지 센서(100A)를 나타내는 단면도이다. 도 4는 도 1의 II-II' 부분에 대응하는 부분의 단면도이다. 도 4에서 도 1 내지 도 3에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 4를 참조하면, 화소 소자 분리막(130A)은 절연 라이너(132)와 매립 도전층(134A)을 포함할 수 있다. 매립 도전층(134A)은 미세화 원소가 제1 농도로 함유되고, P형 도펀트 또는 N형 도펀트가 제2 농도로 함유된 폴리실리콘을 포함할 수 있다. 예를 들어, 상기 미세화 원소는 산소, 카본, 플루오르 중 적어도 하나를 포함할 수 있다. 또한 상기 P형 도펀트는 보론, 알루미늄, 및 인듐 중 적어도 하나를 포함하고, 상기 N형 도펀트는 인, 비소, 및 안티몬 중 적어도 하나를 포함할 수 있다. 상기 미세화 원소는 매립 도전층(134A)이 미세한 그레인 사이즈를 갖도록 형성될 수 있는 첨가제로 기능할 수 있고, 상기 P형 도펀트 또는 상기 N형 도펀트는 매립 도전층(134A)의 전도도를 증가시킬 수 있다.
예시적인 실시예들에서, 상기 미세화 원소는 매립 도전층(134A) 내부에 균일하게 분산되어 배치될 수 있고, 상기 P형 도펀트 또는 상기 N형 도펀트 역시 매립 도전층(134A) 내부에 균일하게 분산되어 배치될 수 있다.
예시적인 실시예들에 따른 이미지 센서(100A)의 제조 공정에서, 화소 트렌치(130T) 내벽 상에 P형 도펀트 또는 N형 도펀트를 포함하는 폴리실리콘을 사용하여 제1 도전층(134A1)(도 9a 참조)을 형성하고, 이후 제1 도전층(134A1) 상에 미세화 원소를 포함하는 폴리실리콘을 사용하여 제2 도전층(134B1)(도 9b 참조)을 형성하고, 열처리 공정을 수행하여 제1 도전층(134A1) 내부의 미세화 원소와 제2 도전층(134B1) 내부의 P형 도펀트 또는 N형 도펀트를 확산시킴으로써 매립 도전층(134A)을 형성할 수 있다.
도 5는 예시적인 실시예들에 따른 이미지 센서(100B)를 나타내는 단면도이다. 도 5는 도 1의 II-II' 부분에 대응하는 부분의 단면도이다. 도 5에서 도 1 내지 도 4에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 5를 참조하면, 화소 소자 분리막(130B)은 절연 라이너(132), 매립 도전층(134B), 및 계면층(136B)을 포함할 수 있다. 매립 도전층(134B)은 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함할 수 있고, 상기 미세화 원소는 산소, 카본, 플루오르 중 적어도 하나를 포함할 수 있다.
계면층(136B)은 절연 라이너(132)와 매립 도전층(134B) 사이에 개재될 수 있다. 계면층(136B)은 P형 도펀트 또는 N형 도펀트가 함유된 폴리실리콘을 포함할 수 있다.
예시적인 실시예에서, 계면층(136B)은 반도체 기판(110)의 제2 면(110F2)과 동일한 레벨에서 후면 절연층(160)과 매립 도전층(134B) 사이에 배치되어 매립 도전층(134B)이 후면 절연층(160)과 접촉하지 않을 수 있다. 다른 실시예들에서, 도 5에 도시된 것과는 달리, 계면층(136B)은 화소 트렌치(130T)의 측벽 상에서 매립 도전층(134B)의 측벽을 둘러싸도록 배치되고, 반도체 기판(110)의 제2 면(110F2)과 동일한 레벨에서 매립 도전층(134B)과 계면층(136B) 모두가 후면 절연층(160)과 접촉할 수도 있다.
예시적인 실시예들에 따른 이미지 센서(100B)의 제조 공정에서, 화소 트렌치(130T) 내벽 상에 P형 도펀트 또는 N형 도펀트를 포함하는 폴리실리콘을 사용하여 제1 도전층(134A1)(도 9a 참조)을 형성하고, 이후 제1 도전층(134A1) 상에 미세화 원소를 포함하는 폴리실리콘을 사용하여 제2 도전층(134B1)(도 9b 참조)을 형성할 수 있다. 여기서 제1 도전층(134A1) 부분이 계면층(136B)에, 제2 도전층(134B1) 부분이 매립 도전층(134B)에 각각 대응될 수 있다.
도 6은 예시적인 실시예들에 따른 이미지 센서(100C)를 나타내는 단면도이다. 도 6은 도 1의 II-II' 부분에 대응하는 부분의 단면도이다. 도 6에서 도 1 내지 도 5에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 6을 참조하면, 화소 소자 분리막(130C)은 절연 라이너(132), 매립 도전층(134C), 및 계면층(136C)을 포함할 수 있다. 매립 도전층(134C)은 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함할 수 있고, 상기 미세화 원소는 산소, 카본, 플루오르 중 적어도 하나를 포함할 수 있다.
계면층(136C)은 절연 라이너(132)와 매립 도전층(134C) 사이에 개재될 수 있고, 반도체 기판(110)의 제1 면(110F1)을 향하는 방향으로 테이퍼진 형상을 가질 수 있다. 계면층(136C)은 P형 도펀트 또는 N형 도펀트가 함유된 폴리실리콘을 포함할 수 있다.
예시적인 실시예들에 따른 이미지 센서(100C)의 제조 공정에서, 화소 트렌치(130T) 내벽 상에 P형 도펀트 또는 N형 도펀트를 포함하는 폴리실리콘을 사용하여 제1 도전층(134A2)(도 12a 참조)을 형성하고, 이후 제1 도전층(134A2)에 이방성 식각 공정을 수행하여 화소 트렌치(130T)의 상부 입구를 확장하는 한편 제1 도전층(134A2)(도 12b 참조)의 상부(134A2T)가 테이퍼진 형상을 갖도록 할 수 있다. 이후 제1 도전층(134A2) 상에 미세화 원소를 포함하는 폴리실리콘을 사용하여 제2 도전층(134B2)(도 12c 참조)을 형성할 수 있다. 여기서 제1 도전층(134A2) 부분이 계면층(136C)에, 제2 도전층(134B2) 부분이 매립 도전층(134C)에 각각 대응될 수 있다.
도 7a 내지 도 7l은 예시적인 실시예들에 따른 이미지 센서(100)의 제조 방법을 나타내는 단면도들이다. 도 7a 내지 도 7l에서는 도 1의 II-II' 단면에 대응하는 단면들을 공정 순서에 따라 도시하였다. 도 7a 내지 도 7l에서, 도 1 내지 도 6에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 7a를 참조하면, 서로 반대되는 제1 면(110F1)과 제2 면(110F2)을 구비하는 반도체 기판(110)을 준비한다.
이후, 반도체 기판(110)의 제1 면(110F1) 상에 개구부(210H)를 구비하는 제1 마스크층(210)을 형성하고, 제1 마스크층(210)을 사용하여 반도체 기판(110)의 제1 면(110F1)으로부터 반도체 기판(110)의 일부분을 제거하여 소자 분리 트렌치(ST)를 형성할 수 있다.
도 7b를 참조하면, 반도체 기판(110)의 제1 면(110F1) 및 제1 마스크층(210) 상에 소자 분리 트렌치(ST)를 채우는 소자 분리 절연층(220)을 형성할 수 있다. 소자 분리 절연층(220)은 실리콘 산화물, 실리콘 산질화물, 또는 실리콘 질화물을 사용하여 형성할 수 있다.
이후, 소자 분리 절연층(220) 상에 마스크 패턴(도시 생략)을 형성하고, 상기 마스크 패턴을 사용하여 반도체 기판(110) 내에 화소 트렌치(130T)를 형성할 수 있다.
화소 트렌치(130T)는 반도체 기판(110)의 제1 면(110F1)으로부터 제1 높이(h01)를 가질 수 있고, 반도체 기판(110)의 제1 면(110F1)과 동일한 레벨에서 제1 방향(X 방향)을 따라 제1 폭(w11)을 가질 수 있다. 화소 트렌치(130T)는 약 20 내지 약 100의 종횡비를 가질 수 있으나, 이에 한정되는 것은 아니다.
예시적인 실시예들에서, 화소 트렌치(130T)는 화소 트렌치(130T)의 바닥부(130TB)에서 제1 방향(X 방향)을 따라 제1 폭(w11)보다 더 작은 제2 폭(w13)을 가질 수 있고, 이러한 경우에 화소 트렌치(130T)의 상부로부터 하부를 향해 폭이 좁아지도록 화소 트렌치(130T)의 측벽(130TS)은 약간 경사질 수 있다.
도 7c를 참조하면, 소자 분리 절연층(220) 및 화소 트렌치(130T)의 내벽 상에 화학 기상 증착(chemical vapor deposition, CVD) 공정, 원자층 증착(atomic layer deposition, ALD) 공정에 의해 예비 절연 라이너(132P)를 콘포말하게 형성할 수 있다. 예비 절연 라이너(132P)는 화소 트렌치(130T)의 측벽(130TS)과 바닥부(130TB) 상에서 실질적으로 동일한 두께로 형성될 수 있다.
도 7d를 참조하면, 예비 절연 라이너(132P) 상에 화소 트렌치(130T)의 내부를 채우는 도전층(134P)을 형성할 수 있다. 도전층(134P)은 미세화 원소를 제1 농도로 함유한 폴리실리콘을 포함할 수 있다.
예시적인 실시예들에서, 도전층(134P)을 형성하는 공정은 실리콘 소스 물질과 미세화 원소 소스 물질을 전구체로 사용한 CVD 공정 또는 ALD 공정일 수 있다. 예를 들어, 상기 미세화 원소가 산소를 포함할 때, 상기 미세화 원소 소스 물질은 아산화질소(nitrogen oxide, N2O) 또는 일산화질소(nitrogen monoxide, NO) 등의 산화제를 포함할 수 있으나, 이에 한정되는 것은 아니다. 미세화 원소가 카본을 포함할 때, 미세화 원소 소스 물질은 메탄(CH4), 에틸렌(C2H4), 아세틸렌(C2H2) 또는 프로판(C3H8)과 같은 탄화수소를 포함할 수 있으나, 이에 한정되는 것은 아니다. 미세화 원소가 플루오르를 포함할 때, 미세화 원소 소스 물질은 플루오르화질소(nitrogen trifluororide, NF3), 실리콘 테트라플루오라이드(silicon tetrafluoride, SiF4) 등의 플루오르 함유 전구체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
예를 들어, 도전층(134P)은 실리콘 소스 물질과 산소 소스 물질을 사용하여 다음의 화학식 1에 따른 반응에 의해 형성될 수 있다.
SiH4(g) + N2O -> Si(s) + O + 2H2(g) + N2(g) -(화학식 1)
예시적인 실시예들에서, 미세화 원소가 산소를 포함할 때 도전층(134P)은 약 5 내지 40 at%의 산소가 함유된 폴리실리콘을 포함할 수 있다. 다른 실시예들에서, 미세화 원소가 카본 또는 플루오르를 포함할 때, 도전층(134P)은 약 1 내지 20 at%의 카본이 함유된 폴리실리콘 또는 약 1 내지 20 at%의 카본이 함유된 폴리실리콘을 포함할 수 있다.
도전층(134P)이 미세화 원소를 제1 농도로 함유한 폴리실리콘을 포함하도록 형성됨에 따라, 도전층(134P)은 상대적으로 작은 그레인 사이즈를 가질 수 있다. 예를 들어, 도전층(134P)은 약 30 nm 보다 더 작은 평균 그레인 사이즈를 갖는 다결정질 미세구조를 가질 수 있다. 또한 상대적으로 큰 종횡비를 갖는 화소 트렌치(134T) 내에서 도전층(134P) 내부에 보이드 또는 심이 형성되지 않을 수 있다.
도 7e를 참조하면, 화소 트렌치(134T) 외부의 예비 절연 라이너(132P) 상에 배치되는 도전층(134P)(도 7d 참조) 일부분을 제거하여 화소 트렌치(134T) 내부에 매립 도전층(134)을 잔류시킬 수 있다. 도 7e에 도시된 바와 같이, 매립 도전층(134)의 상면은 반도체 기판(110)의 제1 면(110F1)보다 낮은 레벨에 배치될 수 있으나, 이에 한정되는 것은 아니다.
도 7f를 참조하면, 매립 도전층(134)과 예비 절연 라이너(132P) 상에 절연 물질을 사용하여 예비 매립 절연층(140P)을 형성할 수 있다. 예비 매립 절연층(140P)은 화소 트렌치(130T)의 잔류 공간을 채울 수 있다.
도 7g를 참조하면, 예비 매립 절연층(140P)(도 7f 참조)의 일부분, 예비 절연 라이너(132P)(도 7f 참조)의 일부분, 소자 분리 절연층(220)(도 7f 참조)의 일부분, 및 제1 마스크층(210)(도 7f 참조)을 제거하여 반도체 기판(110)의 제1 면(110F1)을 노출시킬 수 있다. 예비 매립 절연층(140P)의 잔류 부분은 매립 절연층(140)이, 예비 절연 라이너(132P)의 잔류 부분은 절연 라이너(132)가, 소자 분리 절연층(220)의 잔류 부분은 소자 분리막(STI)이 될 수 있다.
도 7h를 참조하면, 반도체 기판(110)의 제1 면(110F1)으로부터 이온 주입 공정에 의해 포토다이오드 영역(122)과 웰 영역(124)을 포함하는 광전 변환 영역(120)이 형성될 수 있다. 예를 들어, 포토다이오드 영역(122)은 N 형 불순물을 도핑하여 형성될 수 있고 웰 영역(124)은 P 형 불순물을 도핑하여 형성될 수 있다.
반도체 기판(110)의 제1 면(110F1) 상에 전송 게이트(TG)와 전송 게이트 절연층(TGI)를 포함하는 게이트 구조물들을 형성하고, 반도체 기판(110)의 제1 면(110F1) 상의 일부 영역에 이온 주입 공정을 수행하여 플로팅 확산 영역(FD) 및 활성 영역(도시 생략)을 형성할 수 있다.
도 7i를 참조하면, 반도체 기판(110)의 제1 면(110F1) 상에 도전층(도시 생략)을 형성하고 상기 도전층을 패터닝하고, 상기 패터닝된 도전층을 덮도록 절연층(도시 생략)을 형성하는 단계들을 반복적으로 수행함에 의해, 반도체 기판(110) 상에 제1 내부 배선 구조(152)와, 제1 내부 배선 구조(152)를 덮는 제1 층간 절연막(154)을 형성할 수 있다.
이후, 제1 층간 절연막(154) 상에 지지 기판(170)을 접착시킬 수 있다. 지지 기판(170)과 제1 층간 절연막(154) 사이에는 접착층(도시 생략)이 개재될 수도 있다.
도 7j를 참조하면, 반도체 기판(110)의 제2 면(110F2)이 위를 향하도록 반도체 기판(110)을 뒤집을 수 있다. 여기서, 화소 트렌치(130T)의 바닥부(130TB)는 제2 면(110F2)에 노출되지 않은 상태일 수 있다.
도 7k를 참조하면, 매립 도전층(134)이 노출될 때까지 CMP 공정 또는 에치백 공정 등의 평탄화 공정에 의해 반도체 기판(110)의 제2 면(110F2)으로부터 반도체 기판(110)의 일부분을 제거할 수 있다. 상기 제거 공정이 수행됨에 따라 반도체 기판(110)의 제2 면(110F2)의 레벨은 낮아질 수 있다.
화소 소자 분리막(130)에 의해 둘러싸이는 하나의 액티브 화소(PX)는, 이에 인접한 액티브 화소(PX)와 물리적으로 및 전기적으로 분리될 수 있다. 화소 트렌치(130T)는 반도체 기판(110)의 제1 면(110F1)으로부터 제2 면(110F2)까지 연장되며, 수직 방향(Z 방향)을 따라 제1 높이(h11)를 가질 수 있다. 평탄화 공정 이후의 화소 트렌치(130T)의 제1 높이(h11)는 평탄화 공정 이전의 화소 트렌치(130T)의 제1 높이(h01)(도 7b 참조)보다 더 작은 것으로 도시되었다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 다른 실시예들에서 평탄화 공정 이후의 화소 트렌치(130T)의 제1 높이(h11)가 평탄화 공정 이전의 화소 트렌치(130T)의 제1 높이(h01)와 실질적으로 동일할 수도 있다.
이후, 반도체 기판(110)의 제2 면(110F2), 매립 도전층(134) 및 절연 라이너(132) 상에 후면 절연층(160)을 형성할 수 있다. 후면 절연층(160)은 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 저유전율 물질 등의 절연 물질을 사용하여 형성될 수 있다.
도 7l을 참조하면, 후면 절연층(160) 상에 도전층(도시 생략)을 형성하고, 상기 도전층을 패터닝하여 가이드 패턴(162)을 형성할 수 있다. 가이드 패턴(162)은 액티브 화소 영역(APR)에서 화소 소자 분리막(130)과 오버랩되도록 형성될 수 있다.
이후, 패드 영역(PDR)에서 후면 절연층(160) 상에 도전 패드(PAD)(도 1 참조)를 형성할 수 있다. 도전 패드(PAD)는 제1 금속층(도시 생략) 및 제2 금속층(도시 생략)을 순차적으로 형성함에 의해 형성될 수 있다. 예를 들어, 상기 제1 금속층은 CVD 공정, ALD 공정 등에 의해 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 티타늄 텅스텐, 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속 물질을 사용하여 형성할 수 있다. 상기 제2 금속층은 CVD 공정, ALD 공정, 도금 공정 등에 의해 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속 물질을 사용하여 형성될 수 있다.
이후, 후면 절연층(160) 및 가이드 패턴(162) 상에 패시베이션층(164)을 형성하고, 패시베이션층(164) 상에 컬러 필터(166) 및 마이크로렌즈(168)를 형성할 수 있다.
전술한 공정에 의해 이미지 센서(100)가 완성될 수 있다.
전술한 예시적인 실시예들에 따른 이미지 센서의 제조 방법에 따르면, 미세화 원소를 함유한 폴리실리콘을 사용하여 매립 도전층(134)을 형성할 수 있고, 매립 도전층(134) 내부에 보이드 또는 심이 형성되지 않을 수 있다. 또한 열처리 공정이 추가로 수행되더라도, 매립 도전층(134) 내부에 포함된 미세화 원소가 실리콘 원자의 이동을 억제하거나 그레인 성장을 억제할 수 있고, 매립 도전층(134) 내부에 보이드 또는 심이 형성되는 것을 방지할 수 있다.
도 8은 예시적인 실시예들에 따른 이미지 센서(100)의 제조 방법을 나타내는 플로우차트이다. 도 9a 내지 도 9c는 예시적인 실시예들에 따른 이미지 센서(100)의 제조 방법을 나타내는 단면도들이다. 도 8 내지 도 9c에서, 도 1 내지 도 7l에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
우선, 도 7a 내지 도 7c를 참조로 설명한 공정을 수행하여 화소 트렌치(130T) 내부에 예비 절연 라이너(132P)를 형성한다.
도 8 및 도 9a를 참조하면, 화소 트렌치(130T) 내벽 상에 폴리실리콘을 포함하는 제1 도전층(134A1)을 형성할 수 있다(S210 단계). 제1 도전층(134A1)은 불순물 또는 미세화 원소가 함유되지 않은 폴리실리콘을 포함할 수 있다.
예시적인 실시예들에서, 제1 도전층(134A1)은 실리콘 소스 물질을 사용하여 다음의 화학식 2에 따른 반응에 의해 형성될 수 있다.
SiH4(g) -> Si(s) + 2H2(g) -(화학식 2)
도 8 및 도 9b를 참조하면, 제1 도전층(134A1) 상에 미세화 원소가 함유된 폴리실리콘을 포함하는 제2 도전층(134B1)을 형성하여 화소 트렌치(130T) 내부를 채울 수 있다(S220 단계).
예시적인 실시예들에서, 상기 미세화 원소가 산소를 포함할 때 제2 도전층(134B1)은 실리콘 소스 물질과 산소 소스 물질을 사용하여 다음의 화학식 1에 따른 반응에 의해 형성될 수 있다.
SiH4(g) + N2O -> Si(s) + O + 2H2(g) + N2(g) -(화학식 1)
도 8 및 도 9c를 참조하면, 반도체 기판(110)을 열처리할 수 있다(S230 단계). 상기 열처리 공정에 의해 제2 도전층(134B1) 내에 포함되는 미세화 원소가 제1 도전층(134A1) 내부로 확산되어 도전층(134P1)이 형성될 수 있다.
예시적인 실시예들에서, 제1 도전층(134A1)을 형성하기 위한 공정과 제2 도전층(134B1)을 형성하기 위한 공정은 동일한 챔버 또는 반응기 내에서 인시츄(in-situ)로 수행될 수 있다. 다른 실시예들에서, 제1 도전층(134A1)을 형성하기 위한 공정과 제2 도전층(134B1)을 형성하기 위한 공정은 서로 다른 챔버 또는 반응기 내에서 엑스시츄(ex-situ)로 수행될 수 있다.
또한, 도 8 및 도 9a 내지 도 9c에서는 제2 도전층(134B1)이 화소 트렌치(130T)를 채우도록 형성되는 실시예에 대하여 설명하였으나, 다른 실시예에서, 화소 트렌치(130T)의 내벽 상에 상대적으로 얇은 두께를 갖는 제1 도전층(134A1) 및 제2 도전층(134B1)이 교대하여 반복적으로 형성될 수 있다. 예를 들어, 제1 도전층(134A1) 및 제2 도전층(134B1)의 형성 공정을 n 회 반복하여 수행하여 화소 트렌치(130T) 내부를 채울 수 있다.
이후, 도 7e 내지 도 7l을 참조로 설명한 공정들을 수행하여 이미지 센서(100)가 완성될 수 있다.
도 10은 예시적인 실시예들에 따른 이미지 센서(100)의 제조 방법을 나타내는 플로우차트이다.
도 10을 도 9a와 함께 참조하면, 화소 트렌치(130T) 내벽 상에 미세화 원소가 함유된 폴리실리콘을 포함하는 제1 도전층(134A1)을 형성할 수 있다(S210A 단계).
도 10을 도 9b와 함께 참조하면, 제1 도전층(134A1) 상에 미세화 원소 또는 불순물이 함유되지 않은 폴리실리콘을 포함하는 제2 도전층(134B1)을 형성하여 화소 트렌치(130T) 내부를 채울 수 있다(S220A 단계).
도 10을 도 9c와 함께 참조하면, 반도체 기판(110)을 열처리할 수 있다(S230A 단계). 상기 열처리 공정에 의해 제1 도전층(134A1) 내에 포함되는 미세화 원소가 제2 도전층(134B1) 내부로 확산되어 도전층(134P1)이 형성될 수 있다.
도 11은 예시적인 실시예들에 따른 이미지 센서(100)의 제조 방법을 나타내는 플로우차트이다. 도 12a 내지 도 12d는 예시적인 실시예들에 따른 이미지 센서(100)의 제조 방법을 나타내는 단면도들이다.
우선, 도 7a 내지 도 7c를 참조로 설명한 공정을 수행하여 화소 트렌치(130T) 내부에 예비 절연 라이너(132P)를 형성한다.
도 11 및 도 12a를 참조하면, 화소 트렌치(130T) 내벽 상에 폴리실리콘을 포함하는 제1 도전층(134A2)을 형성할 수 있다(S210B 단계). 제1 도전층(134A2)은 불순물 또는 미세화 원소가 함유되지 않은 폴리실리콘을 포함할 수 있다.
도 11 및 도 12b를 참조하면, 제1 도전층(134A2)에 이방성 식각 공정을 수행할 수 있다(S215B 단계). 상기 이방성 식각 공정에 의해 반도체 기판(110)의 제1 면(110F1) 상의 예비 절연 라이너(132P) 상에 배치되는 제1 도전층(134A2) 부분 및 화소 트렌치(130T)의 바닥부(130TB) 상에 배치되는 제1 도전층(134A2) 부분이 제거될 수 있다. 제1 도전층(134A2)은 화소 트렌치(130T)의 측벽(130TS) 상에 잔류할 수 있고, 제1 도전층(134A2)의 상부(134A2T)는 반도체 기판(110)의 제1 면(110F1)을 향하는 방향으로(예를 들어, 화소 트렌치(130T)의 입구를 향하는 방향으로) 테이퍼진 형상을 가질 수 있다. 제1 도전층(134A2)의 상부(134A2T)가 테이퍼진 형상을 가짐에 따라 화소 트렌치(130T)의 입구가 화소 트렌치(130T)의 바닥부에 비하여 측방향으로 확장될 수 있다.
도 11 및 도 12c를 참조하면, 제1 도전층(134A2) 상에 미세화 원소가 함유된 폴리실리콘을 포함하는 제2 도전층(134B2)을 형성하여 화소 트렌치(130T) 내부를 채울 수 있다(S220B 단계).
화소 트렌치(130T)의 입구가 화소 트렌치(130T)의 바닥부에 비하여 측방향으로 확장됨에 따라, 제2 도전층(134B2)의 형성 공정에서 화소 트렌치(130T) 내부에 소스 물질이 원활하게 공급될 수 있다. 따라서, 제2 도전층(134B2)은 보이드 또는 심이 없이 화소 트렌치(130T) 내부를 조밀하게 채울 수 있다.
도 11 및 도 12d를 참조하면, 반도체 기판(110)을 열처리할 수 있다(S230B 단계). 상기 열처리 공정에 의해 제2 도전층(134B2) 내에 포함되는 미세화 원소가 제1 도전층(134A2) 내부로 확산되어 도전층(134P2)이 형성될 수 있다.
예시적인 실시예들에서, 제1 도전층(134A2)을 형성하기 위한 공정, 제1 도전층(134A2)을 이방성 식각하기 위한 공정, 및 제2 도전층(134B2)을 형성하기 위한 공정은 동일한 챔버 또는 반응기 내에서 인시츄로 수행될 수 있다. 다른 실시예들에서, 제1 도전층(134A2)을 형성하기 위한 공정, 제1 도전층(134A2)을 이방성 식각하기 위한 공정, 및 제2 도전층(134B2)을 형성하기 위한 공정은 서로 다른 챔버 또는 반응기 내에서 엑스시츄로 수행될 수 있다.
도 11 및 도 12a 내지 도 12d에서는 제2 도전층(134B2)이 미세화 원소가 함유된 폴리실리콘을 포함하는 실시예에 대하여 설명하였으나, 이와는 달리 제1 도전층(134A2)이 미세화 원소가 함유된 폴리실리콘을 포함하고, 제2 도전층(134B2)이 미세화 원소 또는 불순물이 함유되지 않은 폴리실리콘을 포함할 수도 있다.
또한, 도 11 및 도 12a 내지 도 12d에서는 제2 도전층(134B2)이 화소 트렌치(130T)를 채우도록 형성되는 실시예에 대하여 설명하였으나, 다른 실시예에서, 화소 트렌치(130T)의 내벽 상에 상대적으로 얇은 두께를 갖는 제1 도전층(134A2) 및 제2 도전층(134B2)이 교대하여 반복적으로 형성될 수 있다. 예를 들어, 제1 도전층(134A2)의 형성 공정, 제1 도전층(134A2)의 이방성 식각 공정, 제2 도전층(134B2)의 형성 공정, 및 제2 도전층(134B2)의 이방성 식각 공정을 n 회 반복하여 수행하고, 최종적으로 제1 도전층(134A2)이 형성되어 화소 트렌치(130T) 내부를 채울 수 있다.
이후, 도 7e 내지 도 7l을 참조로 설명한 공정들을 수행하여 이미지 센서(100)가 완성될 수 있다.
도 13은 예시적인 실시예들에 따른 이미지 센서(100A)의 제조 방법을 나타내는 플로우차트이다.
도 13을 도 9a와 함께 참조하면, 화소 트렌치(130T) 내벽 상에 도펀트가 제2 농도로 함유된 폴리실리콘을 포함하는 제1 도전층(134A1)을 형성할 수 있다(S210C 단계). 상기 도펀트는 N형 도펀트 또는 P형 도펀트를 포함할 수 있다.
예시적인 실시예들에서, 제1 도전층(134A1)은 실리콘 소스 물질 및 도펀트 소스 물질을 사용하여 다음의 화학식 3 또는 화학식 4에 따른 반응들에 의해 형성될 수 있다.
SiH4(g) + PH3 -> Si(s) + P + H2(g) -(화학식 3)
SiH4(g) + BCl3 -> Si(s) + B + H2(g) + Cl2(g) -(화학식 4)
도 13을 도 9b와 함께 참조하면, 제1 도전층(134A1) 상에 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함하는 제2 도전층(134B1)을 형성하여 화소 트렌치(130T) 내부를 채울 수 있다(S220C 단계).
도 13을 도 9c와 함께 참조하면, 반도체 기판(110)을 열처리할 수 있다(S230C 단계). 상기 열처리 공정에 의해 제1 도전층(134A1) 내에 포함되는 도펀트가 제2 도전층(134B1) 내부로 확산되고, 제2 도전층(134B1) 내에 포함되는 미세화 원소가 제1 도전층(134A1) 내부로 확산되어 도전층(134P1)이 형성될 수 있다.
이후, 도 7e 내지 도 7l을 참조로 설명한 공정들을 수행하여 매립 도전층(134A)을 포함하는 이미지 센서(100A)가 완성될 수 있다.
도 13에서는 열처리 공정을 수행하여 매립 도전층(134A)의 전체 영역 내에 도펀트와 미세화 원소가 균일하게 분산된 실시예에 대하여 설명하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 도 13에서 설명한 것과 달리, 반도체 기판(110)의 열처리 공정이 생략될 수 있고, 제1 도전층(134A1) 부분이 계면층(136B)으로, 제2 도전층(134B1) 부분이 매립 도전층(134B)으로 잔류할 수 있다. 이러한 경우에, 도 5를 참조로 설명한 이미지 센서(100B)가 형성될 수 있다.
도 14는 예시적인 실시예들에 따른 이미지 센서(100A)의 제조 방법을 나타내는 플로우차트이다.
도 14를 도 12a와 함께 참조하면, 화소 트렌치(130T) 내벽 상에 도펀트가 제2 농도로 함유된 폴리실리콘을 포함하는 제1 도전층(134A2)을 형성할 수 있다(S210D 단계). 상기 도펀트는 N형 도펀트 또는 P형 도펀트를 포함할 수 있다.
도 14를 도 12b와 함께 참조하면, 제1 도전층(134A2)에 이방성 식각 공정을 수행할 수 있다(S215D 단계). 상기 이방성 식각 공정에 의해 제1 도전층(134A2)은 화소 트렌치(130T)의 측벽(130TS) 상에 잔류할 수 있고, 화소 트렌치(130T)의 입구가 화소 트렌치(130T)의 바닥부에 비하여 측방향으로 확장될 수 있다.
도 14를 도 12c와 함께 참조하면, 제1 도전층(134A2) 상에 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함하는 제2 도전층(134B2)을 형성하여 화소 트렌치(130T) 내부를 채울 수 있다(S220D 단계).
도 14를 도 12d와 함께 참조하면, 반도체 기판(110)을 열처리할 수 있다(S230D 단계). 상기 열처리 공정에 의해 제1 도전층(134A2) 내에 포함되는 도펀트가 제2 도전층(134B2) 내부로 확산되고, 제2 도전층(134B2) 내에 포함되는 미세화 원소가 제1 도전층(134A2) 내부로 확산되어 도전층(134P2)이 형성될 수 있다.
이후, 도 7e 내지 도 7l을 참조로 설명한 공정들을 수행하여 매립 도전층(134A)을 포함하는 이미지 센서(100A)가 완성될 수 있다.
도 14에서는 열처리 공정을 수행하여 매립 도전층(134A)의 전체 영역 내에 도펀트와 미세화 원소가 균일하게 분산된 실시예에 대하여 설명하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 도 14에서 설명한 것과 달리, 반도체 기판(110)의 열처리 공정이 생략될 수 있고, 제1 도전층(134A2) 부분이 계면층(136C)으로, 제2 도전층(134B2) 부분이 매립 도전층(134C)으로 잔류할 수 있다. 이러한 경우에, 도 6을 참조로 설명한 이미지 센서(100C)가 형성될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 이미지 센서 120: 광전 변환 영역
130: 화소 소자 분리막 130T: 화소 트렌치
132: 절연 라이너 134: 매립 도전층
136: 계면층

Claims (20)

  1. 제1 면 및 제2 면을 갖는 반도체 기판; 및
    상기 반도체 기판의 상기 제1 면으로부터 상기 반도체 기판 내부로 연장되고, 상기 반도체 기판 내에 액티브 화소들을 정의하는 화소 소자 분리막을 포함하며,
    상기 화소 소자 분리막은,
    폴리실리콘을 포함하는 매립층;
    상기 매립층과 상기 반도체 기판 사이에 개재되는 절연 라이너; 및
    상기 매립층과 상기 절연 라이너 사이에 개재되는 계면층을 포함하는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 매립층은 미세화 원소(fining element)를 제1 농도로 포함하고,
    상기 미세화 원소는 산소로 구성되고,
    상기 제1 농도는 5 내지 40 at%(원자 퍼센트)인 것을 특징으로 하는 이미지 센서.
  3. 제1항에 있어서,
    상기 매립층은 미세화 원소를 제1 농도로 포함하고,
    상기 미세화 원소는 카본 또는 플루오르로 구성되고,
    상기 제1 농도는 1 내지 20 at%인 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서,
    상기 매립층은 미세화 원소가 제1 농도로 함유되고, P형 도펀트 및 N형 도펀트 중 하나가 제2 농도로 더 함유된 폴리실리콘을 포함하며,
    상기 P형 도펀트는 보론, 알루미늄, 및 인듐 중 적어도 하나를 포함하고,
    상기 N형 도펀트는 인, 비소, 및 안티몬 중 적어도 하나를 포함하는 것을 특징으로 하는 이미지 센서.
  5. 제1항에 있어서,
    상기 매립층은 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함하고,
    상기 계면층은 P형 도펀트 및 N형 도펀트 중 하나가 함유된 폴리실리콘을 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제1항에 있어서,
    상기 계면층은 상기 반도체 기판의 상기 제1 면을 향하는 방향으로 테이퍼진 형상을 갖는 것을 특징으로 하는 이미지 센서.
  7. 제1항에 있어서,
    상기 매립층은 30 nm 이하의 평균 그레인 사이즈를 갖는 것을 특징으로 하는 이미지 센서.
  8. 제1항에 있어서,
    상기 매립층은 X선 회절 분석에서 관찰되는 실리콘 (111) 결정면에 의한 X선 회절 피크의 반가폭(full width at half maximum)이 0.4˚ 내지 1.1˚ 인 것을 특징으로 하는 이미지 센서.
  9. 제1항에 있어서,
    상기 반도체 기판의 상기 제1 면 상에 배치되는 내부 배선 구조; 및
    상기 반도체 기판의 상기 제2 면 상에 배치되는 마이크로 렌즈를 더 포함하고,
    상기 화소 소자 분리막은 상기 반도체 기판의 상기 제1 면으로부터 상기 제2 면까지 연장되고 상기 반도체 기판을 관통하는 것을 특징으로 하는 이미지 센서.
  10. 제9항에 있어서,
    상기 화소 소자 분리막은 상기 반도체 기판을 상기 제1 면으로부터 상기 제2 면까지 관통하는 화소 트렌치 내에 배치되고,
    상기 화소 트렌치는 상기 반도체 기판의 상기 제1 면과 동일한 레벨에서 제1 폭을 가지고, 상기 제2 면과 동일한 레벨에서 상기 제1 폭보다 더 작은 제2 폭을 갖는 것을 특징으로 하는 이미지 센서.
  11. 제10항에 있어서,
    상기 화소 트렌치는 상기 제1 폭에 대한 상기 제1 면에 수직한 방향으로의 제1 높이의 비율이 20 내지 100인 것을 특징으로 하는 이미지 센서.
  12. 제1항에 있어서,
    상기 매립층 내부에 심 또는 보이드가 배치되지 않는 것을 특징으로 하는 이미지 센서.
  13. 반도체 기판; 및
    상기 반도체 기판을 관통하는 화소 트렌치 내에 배치되고, 상기 반도체 기판 내에 액티브 화소들을 정의하는 화소 소자 분리막;을 포함하고,
    상기 화소 소자 분리막은,
    상기 화소 트렌치의 측벽 상에 배치되는 절연 라이너;
    상기 절연 라이너 상에서 상기 화소 트렌치 내부를 채우며, 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함하는 매립층; 및
    상기 매립층과 상기 절연 라이너 사이에 개재되는 계면층을 포함하고,
    상기 미세화 원소는 산소, 카본, 및 플루오르 중 적어도 하나를 포함하고,
    상기 계면층은 상기 반도체 기판의 상기 제1 면을 향하는 방향으로 테이퍼진 형상을 갖는 것을 특징으로 하는 이미지 센서.
  14. 제13항에 있어서,
    상기 미세화 원소는 산소로 구성되고, 상기 제1 농도는 5 내지 40 at%이거나,
    상기 미세화 원소는 카본 또는 플루오르로 구성되고, 상기 제1 농도는 1 내지 20at%인 것을 특징으로 하는 이미지 센서.
  15. 제13항에 있어서,
    상기 매립층은 30 nm 이하의 평균 그레인 사이즈를 갖고,
    상기 매립층은 X선 회절 분석에서 관찰되는 실리콘 (111) 결정면에 의한 X선 회절 피크의 반가폭이 0.4˚ 내지 1.1˚인 것을 특징으로 하는 이미지 센서.
  16. 제13항에 있어서,
    상기 매립층은 미세화 원소가 제1 농도로 함유되고, P형 도펀트 및 N형 도펀트 중 하나가 제2 농도로 더 함유된 폴리실리콘을 포함하는 것을 특징으로 하는 이미지 센서.
  17. 제13항에 있어서,
    상기 계면층은 P형 도펀트 및 N형 도펀트 중 하나가 제2 농도로 함유된 폴리실리콘을 포함하는 것을 특징으로 하는 이미지 센서.
  18. 복수의 액티브 화소들을 포함하는 반도체 기판; 및
    상기 복수의 액티브 화소들 사이에 배치되고, 상기 반도체 기판을 관통하는 화소 트렌치 내에 배치되는 화소 소자 분리막을 포함하며,
    상기 화소 소자 분리막은,
    상기 화소 트렌치의 측벽 상에 배치되는 절연 라이너; 및
    상기 절연 라이너 상에서 상기 화소 트렌치 내부를 채우며, 미세화 원소가 제1 농도로 함유된 폴리실리콘을 포함하는 매립층;을 포함하고,
    상기 미세화 원소는 산소로 구성되고, 상기 제1 농도는 5 내지 40 at%이거나,
    상기 미세화 원소는 카본 또는 플루오르로 구성되고, 상기 제1 농도는 1 내지 20 at%인 것을 특징으로 하는 이미지 센서.
  19. 제18항에 있어서,
    상기 매립층은 X선 회절 분석에서 관찰되는 실리콘 (111) 결정면에 의한 X선 회절 피크의 반가폭이 0.4˚ 내지 1.1˚인 것을 특징으로 하는 이미지 센서.
  20. 제18항에 있어서,
    상기 매립층 내부에 심 또는 보이드가 배치되지 않는 것을 특징으로 하는 이미지 센서.
KR1020180135331A 2018-11-06 2018-11-06 이미지 센서 Active KR102599049B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180135331A KR102599049B1 (ko) 2018-11-06 2018-11-06 이미지 센서
US16/451,412 US11239269B2 (en) 2018-11-06 2019-06-25 Image sensor
CN201911068784.0A CN111146218A (zh) 2018-11-06 2019-11-05 图像传感器
CN202410304518.8A CN118315401A (zh) 2018-11-06 2019-11-05 图像传感器
US17/519,701 US11652113B2 (en) 2018-11-06 2021-11-05 Image sensor
US18/144,969 US12068337B2 (en) 2018-11-06 2023-05-09 Image sensor
US18/731,895 US20240321910A1 (en) 2018-11-06 2024-06-03 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180135331A KR102599049B1 (ko) 2018-11-06 2018-11-06 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200052126A KR20200052126A (ko) 2020-05-14
KR102599049B1 true KR102599049B1 (ko) 2023-11-06

Family

ID=70459098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135331A Active KR102599049B1 (ko) 2018-11-06 2018-11-06 이미지 센서

Country Status (3)

Country Link
US (4) US11239269B2 (ko)
KR (1) KR102599049B1 (ko)
CN (2) CN118315401A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202005067A (zh) * 2018-05-25 2020-01-16 原相科技股份有限公司 改善背照式全域快門效率的結構
KR102553314B1 (ko) * 2018-08-29 2023-07-10 삼성전자주식회사 이미지 센서
KR102599049B1 (ko) * 2018-11-06 2023-11-06 삼성전자주식회사 이미지 센서
US20210408090A1 (en) * 2018-11-16 2021-12-30 Sony Semiconductor Solutions Corporation Imaging device
KR102662233B1 (ko) 2019-02-28 2024-05-02 삼성전자주식회사 이미지 센서
US11171015B2 (en) * 2019-09-11 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer
KR102818658B1 (ko) * 2020-05-29 2025-06-11 삼성전자주식회사 이미지 센서
US11837621B2 (en) 2020-07-07 2023-12-05 Samsung Electronics Co., Ltd. Image sensor including a semiconductor pattern
KR20220031807A (ko) 2020-09-04 2022-03-14 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20220044017A (ko) * 2020-09-29 2022-04-06 삼성전자주식회사 이미지 센서
US20220285203A1 (en) * 2021-03-04 2022-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning techniques for forming a deep trench isolation structure
US20220384507A1 (en) * 2021-05-31 2022-12-01 Samsung Electronics Co., Ltd. Image sensor
KR20230093563A (ko) * 2021-12-20 2023-06-27 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172391A1 (en) * 2014-02-27 2016-06-16 Hisanori Ihara Methods of Fabricating Image Sensors Having Deep Trenches Including Negative Charge Material

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444390B1 (en) * 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
KR100801053B1 (ko) 2006-10-27 2008-02-04 삼성전자주식회사 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
KR20110036312A (ko) * 2009-10-01 2011-04-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20120043600A1 (en) * 2010-08-18 2012-02-23 Van Der Vegt Henderikus Albert Floating-Gate Device and Method Therefor
KR101803719B1 (ko) * 2010-10-26 2017-12-04 삼성전자 주식회사 후면 조사형 액티브 픽셀 센서 어레이 및 그 제조 방법, 이를 구비하는 후면 조사형 이미지 센서
KR101819744B1 (ko) * 2011-04-26 2018-01-18 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR20130077213A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 반도체 소자의 제조 방법
JP5793456B2 (ja) * 2012-03-23 2015-10-14 株式会社東芝 半導体装置およびその製造方法、基板
KR101968197B1 (ko) 2012-05-18 2019-04-12 삼성전자주식회사 이미지 센서 및 이의 형성 방법
US9160949B2 (en) 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
KR20140147508A (ko) 2013-06-20 2014-12-30 삼성전자주식회사 이미지 센서
US9136298B2 (en) 2013-09-03 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with deep-trench isolation structure
JP2015088568A (ja) 2013-10-29 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
KR20150118638A (ko) 2014-04-14 2015-10-23 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
KR102306670B1 (ko) * 2014-08-29 2021-09-29 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102318197B1 (ko) 2014-09-22 2021-10-26 삼성전자주식회사 씨모스 이미지 센서의 픽셀 및 이를 포함하는 이미지 센서
KR102437163B1 (ko) * 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자
CN105047552A (zh) * 2015-08-26 2015-11-11 上海华力微电子有限公司 一种制备金属栅极的方法
KR102545170B1 (ko) * 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20170221983A1 (en) 2016-01-28 2017-08-03 Texas Instruments Incorporated In-situ doped then undoped polysilicon filler for trenches
KR20180079518A (ko) * 2016-12-30 2018-07-11 삼성전자주식회사 씨모스 이미지 센서
KR102401583B1 (ko) 2017-03-29 2022-05-24 삼성전자주식회사 이미지 센서
KR102599049B1 (ko) * 2018-11-06 2023-11-06 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172391A1 (en) * 2014-02-27 2016-06-16 Hisanori Ihara Methods of Fabricating Image Sensors Having Deep Trenches Including Negative Charge Material

Also Published As

Publication number Publication date
US20240321910A1 (en) 2024-09-26
US11652113B2 (en) 2023-05-16
US20220059585A1 (en) 2022-02-24
KR20200052126A (ko) 2020-05-14
US11239269B2 (en) 2022-02-01
US12068337B2 (en) 2024-08-20
US20200144316A1 (en) 2020-05-07
CN118315401A (zh) 2024-07-09
CN111146218A (zh) 2020-05-12
US20230275104A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
KR102599049B1 (ko) 이미지 센서
US10868053B2 (en) Image sensor with a high absorption layer
US11508771B2 (en) Image sensors
US8283710B2 (en) Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US7608870B2 (en) Isolation trench geometry for image sensors
US11538837B2 (en) Semiconductor imaging device having improved dark current performance
US10998359B2 (en) Image sensor with shallow trench edge doping
US10868067B2 (en) Image sensor device and manufacturing method for improving shutter efficiency
US20220367543A1 (en) Pixel device layout to reduce pixel noise
US20240379721A1 (en) High reflectance isolation structure to increase image sensor performance
US20210273123A1 (en) Full well capacity for image sensor
US20230317757A1 (en) Isolation structure to increase image sensor performance
US12284838B2 (en) Image sensor
US20230117818A1 (en) Image sensor with reduced leakage current
US20240038794A1 (en) Image sensor with reduced leakage current
US20240282800A1 (en) Image sensor and method of manufacturing the same
US12199119B2 (en) Image sensor
US20250228022A1 (en) Pixel device layout to reduce pixel noise

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181106

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211028

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181106

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230422

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230926

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231101

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration