[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102461324B1 - 오디오 처리 장치 및 그 제어 방법 - Google Patents

오디오 처리 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR102461324B1
KR102461324B1 KR1020160017892A KR20160017892A KR102461324B1 KR 102461324 B1 KR102461324 B1 KR 102461324B1 KR 1020160017892 A KR1020160017892 A KR 1020160017892A KR 20160017892 A KR20160017892 A KR 20160017892A KR 102461324 B1 KR102461324 B1 KR 102461324B1
Authority
KR
South Korea
Prior art keywords
channels
clock
audio
audio signal
signal
Prior art date
Application number
KR1020160017892A
Other languages
English (en)
Other versions
KR20170096472A (ko
Inventor
이태형
이대현
허창용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160017892A priority Critical patent/KR102461324B1/ko
Priority to US15/417,484 priority patent/US10284952B2/en
Publication of KR20170096472A publication Critical patent/KR20170096472A/ko
Application granted granted Critical
Publication of KR102461324B1 publication Critical patent/KR102461324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems
    • H04S1/007—Two-channel systems in which the audio signals are in digital form
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/12—Circuits for transducers, loudspeakers or microphones for distributing signals to two or more loudspeakers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/165—Management of the audio stream, e.g. setting of volume, audio stream path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/04—Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S3/00—Systems employing more than two channels, e.g. quadraphonic
    • H04S3/002—Non-adaptive circuits, e.g. manually adjustable or static, for enhancing the sound image or the spatial distribution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S3/00—Systems employing more than two channels, e.g. quadraphonic
    • H04S3/008—Systems employing more than two channels, e.g. quadraphonic in which the audio signals are in digital form, i.e. employing more than two discrete digital channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S2400/00—Details of stereophonic systems covered by H04S but not provided for in its groups
    • H04S2400/01—Multi-channel, i.e. more than two input channels, sound reproduction with two speakers wherein the multi-channel information is substantially preserved
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S2420/00—Techniques used stereophonic systems covered by H04S but not provided for in its groups
    • H04S2420/03—Application of parametric coding in stereophonic audio systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Otolaryngology (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

오디오 처리 장치 및 그 제어 방법이 개시된다. 본 발명에 따른 오디오 처리 장치의 제어 방법은 복수의 채널 각각에 대응되는 오디오 데이터를 포함하는 오디오 신호를 수신하는 단계, 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브(Strobe) 신호를 생성하는 단계, 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 기설정된 배수 속도의 마스터 클럭으로 변환하는 단계 및 마스터 클럭에 기초하여 상기 오디오 신호를 출력하는 단계를 포함한다. 이에 따라, 오디오 처리 장치는 하드웨어 구성만을 이용하여 오디오 신호의 입/출력을 동기화시킴으로써, 시스템 구성의 단순화를 달성할 수 있다.

Description

오디오 처리 장치 및 그 제어 방법{Audio processing apparatus and control method thereof}
본 발명은 오디오 처리 장치 및 그 제어 방법에 관한 것으로써, 보다 상세하게는 디지털 오디오 신호의 입/출력을 동기화시키기 위한 오디오 처리 장치 및 그 제어 방법에 관한 것이다.
일반적인 오디오 처리 장치는 디지털 오디오 신호의 입/출력을 동기화시키기 위해서 다음과 같은 일련의 처리 과정을 수행한다.
구체적으로, 오디오 처리 장치는 외부로부터 디지털 오디오 신호가 수신되면, 수신된 디지털 오디오 신호의 샘플링 레이트(Sampling rate)를 산출하고, 산출된 샘프링 레이트에 기초하여 디지털 오디오 신호의 출력 타이밍을 결정하기 위한 마스터 클럭을 생성한다. 이후, 오디오 처리 장치는 생성된 마스터 클럭에 기초하여 디지털 오디오 신호를 출력한다.
이때, 오디오 처리 장치는 수신되는 입/출력되는 디지털 오디오 신호의 주파수 클럭 간의 샘플 수의 차이와 기설정된 임계값을 비교하여 기설정된 임계값을 초과하면, 디지털 오디오 신호의 출력 타이밍을 결정하기 위한 마스터 클럭에 대한 파라메타 값을 조정하고, 조정된 파라메타 값에 기초하여 마스터 클럭을 생성한다. 이후, 오디오 처리 장치는 조정된 파라메타 값에 기초하여 생성된 마스터 클럭에 기초하여 디지털 오디오 신호를 출력한다.
이 같은 일련의 과정을 통해 디지털 오디오 신호의 입력과 출력은 동기화될 수 있다.
그러나, 이 같은 종래의 디지털 오디오 신호의 입력과 출력을 동기화하기 위한 방법은 전술한 바와 같이, 그 처리 과정의 복잡성으로 인하여 전체 시스템의 개발, 유지 및 보수에 어려움이 있다.
뿐만 아니라, 종래의 디지털 오디오 신호의 입력과 출력을 동기화하기 위한 방법은 마스터 클럭에 대한 미세 조정을 수행하는 동안 오디오 처리 장치의 프로세서에서 시스템을 구성하는 타 장치의 동작을 제어하지 못하므로, 전체 시스템 성능을 저하시키는 문제가 있다.
본 발명은 상술한 문제점을 해결하는 동시에 상술한 기술 개발 요청에 응답하기 위하여 안출된 것으로, 본 발명의 목적은 디지털 오디오 신호의 입력과 출력의 동기화를 위한 처리 과정의 단순화를 통해 시스템의 개발, 유지 및 보수가 용이해지도록 하기 위함을 목적으로 한다.
나아가, 본 발명은 하드웨어 구성만을 이용하여 디지털 오디오 신호의 입력과 출력의 동기화를 위한 처리 과정이 이루어지도록 함을 목적으로 한다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 오디오 처리 장치의 제어 방법은 복수의 채널 각각에 대응되는 오디오 데이터를 포함하는 오디오 신호를 수신하는 단계, 상기 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브(Strobe) 신호를 생성하는 단계, 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 기설정된 배수 속도의 마스터 클럭으로 변환하는 단계 및 상기 마스터 클럭에 기초하여 상기 오디오 신호를 출력하는 단계를 포함한다.
그리고, 상기 스토로브 신호를 생성하는 단계는, 상기 수신된 오디오 신호로부터 샘플링 클럭을 생성하는 단계, 상기 샘플링 클럭의 패턴으로부터 상기 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱(Parsing)하는 단계 및 상기 파싱된 메타데이터에 기초하여 상기 복수의 채널 각각에 대응되는 스토로브 신호를 생성하는 단계를 포함할 수 있다.
또한, 상기 변환하는 단계는, 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭의 속도를 256배속으로 업 스케일링하여 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환할 수 있다.
그리고, 상기 오디오 신호는, SPDIF(Sony Philips digital interface) 입력 신호일 수 있다.
또한, 상기 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트로 할당되며, 상기 복수의 채널 각각에 대응되는 오디오 데이터에 포함된 멀티데이터는 4 비트로 할당될 수 있다.
한편, 본 발명의 또다른 실시 예에 따르면, 오디오 처리 장치는, 복수의 채널 각각에 대응되는 오디오 데이터를 포함하는 오디오 신호를 수신하며, 상기복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브(Strobe) 신호를 생성하는 오디오 신호 수신부, 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 기설정된 배수 속도의 마스터 클럭으로 변환하는 클럭 제어부 및 상기 마스터 클럭에 기초하여 상기 오디오 신호를 출력하는 오디오 신호 출력부를 포함한다.
그리고, 상기 오디오 신호 수신부는, 상기 수신된 오디오 신호로부터 샘플링 클럭을 생성하는 신호 검출부, 상기 샘플링 클럭의 패턴으로부터 상기 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱(Parsing)하는 파싱부 및 상기 파싱된 메타데이터에 기초하여 상기 복수의 채널 각각에 대응되는 스토로브 신호를 생성하는 스토로브 신호 생성부를 포함할 수 있다.
또한, 상기 클럭 제어부는, 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭의 속도를 256배속으로 업 스케일링하여 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환할 수 있다.
그리고, 상기 오디오 신호는, SPDIF(Sony Philips digital interface) 입력 신호일 수 있다.
또한, 상기 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트로 할당되며, 상기 복수의 채널 각각에 대응되는 오디오 데이터에 포함된 멀티데이터는 4 비트로 할당될 수 있다.
이상과 같이 본 발명의 다양한 실시 예에 따르면, 오디오 처리 장치는 하드웨어 구성만을 이용하여 오디오 신호의 입/출력을 동기화시킴으로써, 시스템 구성의 단순화를 달성할 수 있다.
나아가, 본 발명에 따른 오디오 처리 장치는 입력된 디지털 오디오 신호로부터 파싱된 복수의 채널 각각에 대응되는 스토로브 신호를 이용하여 마스터 클럭을 생성함으로써, 마스터 클럭에 대한 파라메타 값의 조정 여부를 수행하는 등의 복잡한 처리 과정을 간소화시킬 수 있으며, 이에 시스템 성능 저하 문제를 개선할 수 있다.
도 1은 본 발명의 일반적인 오디오 처리 장치의 블록도,
도 2는 본 발명의 일 실시예에 따른 오디오 처리 장치의 블록도,
도 3은 본 발명의 일 실시예에 따른 오디오 신호 수신부의 세부 블록도,
도 4는 본 발명의 일 실시예에 따른 오디오 처리 장치에서 오디오 신호의 입/출력을 동기시키기 위한 제어 방법에 대한 흐름도,
도 5는 본 발명의 일 실시예에 따른 오디오 처리 장치에서 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브 신호를 생성하기 위한 흐름도이다.
본 발명에 대하여 구체적으로 설명하기에 앞서, 본 명세서 및 도면의 기재 방법에 대하여 설명한다.
먼저, 본 명세서 및 청구범위에서 사용되는 용어는 본 발명의 다양한 실시 예들에서의 기능을 고려하여 일반적인 용어들을 선택하였다. 하지만, 이러한 용어들은 당 분야에 종사하는 기술자의 의도나 법률적 또는 기술적 해석 및 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 일부 용어는 출원인이 임의로 선정한 용어도 있다. 이러한 용어에 대해서는 본 명세서에서 정의된 의미로 해석될 수 있으며, 구체적인 용어 정의가 없으면 본 명세서의 전반적인 내용 및 당해 기술 분야의 통상적인 기술 상식을 토대로 해석될 수도 있다.
또한, 본 명세서에 첨부된 각 도면에 기재된 동일한 참조번호 또는 부호는 실질적으로 동일한 기능을 수행하는 부품 또는 구성요소를 나타낸다. 설명 및 이해의 편의를 위해서 서로 다른 실시 예들에서도 동일한 참조번호 또는 부호를 사용하여 설명한다. 즉, 복수의 도면에서 동일한 참조 번호를 가지는 구성요소를 모두 도시되어 있다고 하더라도, 복수의 도면들이 하나의 실시 예를 의미하는 것은 아니다.
또한, 본 명세서 및 청구범위에서는 구성요소들 간의 구별을 위하여 "제1", "제2" 등과 같이 서수를 포함하는 용어가 사용될 수 있다. 이러한 서수는 동일 또는 유사한 구성요소들을 서로 구별하기 위하여 사용하는 것이며 이러한 서수 사용으로 인하여 용어의 의미가 한정 해석되어서는 안된다. 일 예로, 이러한 서수와 결합된 구성요소는 그 숫자에 의해 사용 순서나 배치 순서 등이 제한되어서는 안된다. 필요에 따라서는, 각 서수들은 서로 교체되어 사용될 수도 있다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 실시 예에서 "모듈", "유닛", "부(part)" 등과 같은 용어는 적어도 하나의 기능이나 동작을 수행하는 구성요소를 지칭하기 위한 용어이며, 이러한 구성요소는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈", "유닛", "부(part)" 등은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.
또한, 본 발명의 실시 예에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적인 연결뿐 아니라, 다른 매체를 통한 간접적인 연결의 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 포함한다는 의미는, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 다양한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
먼저, 본 발명에 따른 오디오 처리 장치 및 방법에 대한 설명에 앞서,종래의 오디오 처리 장치에 대해서 개략적으로 설명하도록 한다.
도 1은 본 발명의 일반적인 오디오 처리 장치의 블록도이다.
도 1에 도시된 바와 같이, 종래의 오디오 처리 장치(100)는 오디오 신호 수신부(110), 클럭 제어부(120), 오디오 신호 출력부(130)는 CPU(140)를 포함한다.
오디오 신호 수신부(110)는 외부로부터 디지털 오디오 신호가 수신되면, 수신된 디지털 오디오 신호의 샘플링 레이트(Sampling rate)를 산출한다.
클럭 제어부(120)는 수신된 디지털 오디오 신호의 샘프링 레이트에 기초하여 디지털 오디오 신호의 출력 타이밍을 결정하기 위한 마스터 클럭을 생성하여 오디오 신호 출력부(130)로 출력한다.
오디오 신호 출력부(130)는 클럭 제어부(120)로부터 출력된 마스터 클럭에 기초하여 디지털 오디오 신호를 출력한다.
그리고, CPU(140)는 수신된 디지털 오디오 신호의 샘플링 레이트에 기초하여 디지털 오디오 신호의 출력 타이밍을 결정하기 위한 마스터 클럭에 대한 파라메타의 초기값을 설정한다. 또한, CPU(140)는 오디오 신호 수신부(110)를 통해 수신되는 디지털 오디오 신호와 오디오 신호 출력부(130)를 통해 출력되는 디지털 오디오 신호를 모니터링하여 마스터 클럭에 대한 미세 조정 여부를 체크한다.
즉, CPU(140)는 오디오 신호 수신부(110)를 통해 수신되는 디지털 오디오 신호의 주파수 클럭과 오디오 신호 출력부(130)를 통해 출력되는 디지털 오디오 신호의 주파수 클럭 간의 샘플 수의 차이와 기설정된 임계값을 비교한다. 비교 결과, 기설정된 임계값을 초과하면, 디지털 오디오 신호의 출력 타이밍을 결정하기 위한 마스터 클럭에 대한 파라메타 값을 조정한다.
구체적으로, 오디오 신호 수신부(110)는 수신된 디지털 오디오 신호에 포함된 메타데이터를 이용하여 복수의 채널별 오디오 데이터를 추출하고, 추출된 복수의 채널별 오디오 데이터에 대한 샘플링 레이트를 산출한다.
이 같은 수신된 디지털 오디오 신호에 대한 샘플링 레이트가 산출되면, CPU(140)는 산출된 샘플링 레이트를 이용하여 오디오 신호 출력부(130)에서 이용할 마스터 클럭에 대한 주파수를 계산한다.
여기서, 마스터 클럭은 오디오 신호 수신부(130)를 통해 디지털 오디오 신호를 수신하는 타이밍과 오디오 신호 출력부(130)를 통해 디지털 오디오 신호를 출력하는 타이밍의 동기를 맞추기 위한 동기 신호가 될 수 있다.
이 같이 디지털 오디오 신호의 출력을 위한 마스터 클럭의 주파수가 산출되면, CPU(140)는 산출된 주파수 정보에 기초하여 초기의 파라메타 값을 설정하여 클럭 제어부(120)로 출력한다. 클럭 제어부(120)는 CPU(120)로부터 출력된 초기 파라메타 값에 기초하여 디지털 오디오 신호의 출력 타이밍을 결정하기 위한 마스터 클럭을 생성하고, 생성된 마스터 클럭을 오디오 신호 출력부(130)로 출력한다.
이에 따라, 오디오 신호 출력부(130)는 클럭 제어부(120)로부터 출력된 마스터 클럭에 기초하여 디지털 오디오 신호를 출력할 수 있다.
한편, CPU(140)는 초기 파라메타 값을 클럭 제어부(120)로 출력한 후, 오디오 신호 수신부(110)를 통해 수신되는 디지털 오디오 신호와 오디오 신호 출력부(130)를 통해 출력되는 디지털 오디오 신호를 모니터링하여 마스터 클럭에 대한 미세 조정 여부를 체크한다.
구체적으로, CPU(140)는 오디오 신호 수신부(110)를 통해 수신되는 디지털 오디오 신호의 주파수 클럭과 오디오 신호 출력부(130)를 통해 출력되는 디지털 오디오 신호의 주파수 클럭 간의 샘플 수의 차이와 기설정된 임계값을 비교한다. 비교 결과, 기설정된 임계값을 초과하면, 디지털 오디오 신호의 출력 타이밍을 결정하기 위한 마스터 클럭에 대한 파라메타 값을 조정하고, 조정된 파라메타 값을 클럭 제어부(120)로 출력한다.
이에 따라, 클럭 제어부(120)는 CPU(140)로부터 조정된 파라메타 값에 기초하여 마스터 클럭을 재생성하고, 오디오 신호 출력부(130)는 클럭 제어부(120)에 의해 재생성된 마스터 클럭에 기초하여 디지털 오디오 신호를 출력할 수 있다.
이 같은 일련의 과정을 통해 디지털 오디오 신호의 입력과 출력은 동기화될 수 있다.
그러나, 종래의 오디오 처리 장치(100)는 디지털 오디오 신호의 입력과 출력을 동기화시키기 위한 일련의 처리 과정을 수행하는데 있어 그 처리 과정의 복잡성과 이로 인한 시스템 성능에 영향을 미칠 수 있다. 특히, 마스터 클럭에 대한 미세 조정을 수행하는 동안 CPU(140)는 시스템을 구성하는 타 장치의 동작을 제어하지 못하므로, 전체 시스템 성능을 저하시키는 문제가 발생할 수 있다.
이하에서는, 본 발명에 따른 오디오 처리 장치(200)에 대해서 구체적으로 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 오디오 처리 장치의 블록도이다.
도 2에 도시된 바와 같이, 오디오 처리 장치(200)는 오디오 신호 수신부(210), 클럭 제어부(220) 및 오디오 신호 출력부(230)를 포함한다.
오디오 신호 수신부(210)는 복수의 채널 각각에 대응되는 오디오 데이터를 포함하는 오디오 신호를 수신하며, 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브(Strobe) 신호를 생성한다.
여기서, 입력된 오디오 신호는 SPDIF(Sony Philips digital interface) 포맷의 입력 신호가 될 수 있다. 그리고, 입력된 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트 크기로 할당되며, 복수의 채널 각각에 대응되는 오디오 데이터에 포함된 멀티데이터는 4 비트 크기로 할당될 수 있다. 뿐만 아니라, 복수의 채널 각각에 대응되는 오디오 데이터는 에러 체크 등과 같은 동작을 수행하기 위한 부가데이터를 더 포함할 수 있으며, 이 같은 부가데이터는 4 비트 크기로 할당될 수 있다.
클럭 제어부(220)는 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 기설정된 배수 속도의 마스터 클럭으로 변환한다.
그리고, 오디오 신호 출력부(230)는 클럭 제어부(220)에 의해 변환된 마스터 클럭에 기초하여 오디오 신호를 출력한다.
한편, 전술한 오디오 신호 수신부(210)는 도 3과 같은 구성을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 오디오 신호 수신부의 세부 블록도이다.
도 3에 도시된 바와 같이, 오디오 신호 수신부(210)는 신호 검출부(211), 파싱부(213) 및 스토로브 신호 생성부(215)를 포함할 수 있다.
신호 검출부(211)는 외부로부터 수신된 오디오 신호로부터 샘플링 클럭을 생성하고, 생성된 샘플링 클럭을 파싱부(213)로 출력한다.
파싱부(213)는 신호 검출부(211)로부터 출력된 오디오 신호에 대한 샘플링 클럭의 패턴으로부터 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱(Parsing)한다.
스토로브 신호 생성부(215)는 파싱부(213)에 의해 파싱된 메타데이터에 기초하여 복수의 채널 각각에 대응되는 스토로브 신호를 생성한다.
복수의 채널 각각에 대응되는 스토로브 신호가 생성되면, 클럭 제어부(220)는 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 기설정된 배수 속도의 마스터 클럭으로 변환한다.
실시예에 따라, 클럭 제어부(220)는 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭의 속도를 256 배속으로 업 스케일링하여, 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환할 수 있다.
예를 들어, 입력된 오디오 신호(이하 디지털 오디오 신호라 함)의 샘플링 주파수(fs)가 44.1KHz인 경우, 디지털 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트로 이루어질 수 있다. 여기서, 복수의 채널이 L(Left) 채널 및 R(Right) 채널인 경우, L/R 채널 각각에 대응되는 오디오 데이터는 32 비트로 이루어질 수 있다. 그리고, L/R 채널 각각에 대응되는 오디오 데이터 각각은 4 비트 크기의 메타데이터를 포함할 수 있다.
이 같은 샘플링 주파수(fs)가 44.1KHz인 디지털 오디오 신호가 입력되면, 신호 검출부(211)는 샘플 클럭을 이용하여 입력된 디지털 오디오 신호의 샘플링 주파수(fs)로부터 샘플링 클럭을 생성할 수 있다.
이후, 파싱부(213)는 디지털 오디오 신호의 샘플링 주파수로부터 생성된 샘플링 클럭의 패턴을 분석하여 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱한다. 여기서, 메타데이터는 디지털 오디오 신호에 포함된 복수의 채널별 오디오 데이터로부터 스토로브 신호를 검출하기 위한 데이터가 될 수 있다.
예를 들어, 디지털 오디오 신호에 L/R 채널 각각에 대응되는 오디오 데이터가 포함된 경우, 파싱부(213)는 디지털 오디오 신호로부터 생성된 샘플링 클럭의 패턴을 분석하여 디지털 오디오 신호에 포함된 L/R 채널별 스토로브 신호를 검출하기 위한 메타데이터를 파싱할 수 있다.
따라서, 스토로브 신호 생성부(215)는 파싱부(213)에 의해 파싱된 메타데이터에 기초하여 디지털 오디오 신호에 포함된 L/R 채널 각각에 대응되는 오디오 데이터로부터 L/R 채널별 스토로브 신호를 생성할 수 있다.
이후, 스토로브 신호 생성부(215)는 디지털 오디오 신호로부터 생성된 L/R 채널별 스토로브 신호를 클럭 제어부(220)로 출력한다.
따라서, 클럭 제어부(220)는 스토로브 신호 생성부(215)로부터 출력된 L/R 채널별 스토로브 신호에 대한 클럭의 속도를 256 배속으로 업 스케일링하여 L/R 채널별 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환할 수 있다.
따라서, 오디오 신호 출력부(230)는 클럭 제어부(220)에 의해 변환된 마스터 클럭에 기초하여 디지털 오디오 신호를 출력한다. 즉, 오디오 신호 출력부(230)는 마스터 클럭에 기초하여 입력된 디지털 오디오 신호에 포함된 L/R 채널 각각에 대응되는 스토로브 신호의 클럭보다 256 배 빠른 속도로 디지털 오디오 신호를 출력할 수 있다.
이와 같이, 본 발명에 따른 오디오 처리 장치(200)는 하드웨어 구성만을 이용하여 오디오 신호의 입/출력을 동기화시킴으로써, 종래의 오디오 처리 장치(100)에 비해 시스템 구성의 단순화를 달성할 수 있다.
나아가, 본 발명에 따른 오디오 처리 장치(200)는 입력된 디지털 오디오 신호로부터 파싱된 복수의 채널 각각에 대응되는 스토로브 신호를 이용하여 마스터 클럭을 생성함으로써, 종래의 오디오 처리 장치(100)와 같이, 마스터 클럭에 대한 파라메타 값의 조정 여부를 수행하는 등의 복잡한 처리 과정을 간소화시킬 수 있으며, 이에 시스템 성능 저하 문제를 개선할 수 있다.
지금까지, 본 발명에 따른 오디오 처리 장치(200)의 각 구성에 대해서 상세히 설명하였다. 이하에서는, 본 발명에 따른 오디오 처리 장치(200)의 제어 방법에 대해서 상세히 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 오디오 처리 장치에서 오디오 신호의 입/출력을 동기시키기 위한 제어 방법에 대한 흐름도이다.
도 4에 도시된 바와 같이, 오디오 처리 장치(200)는 복수의 채널 각각에 대응되는 오디오 데이터를 포함하는 오디오 신호를 수신한다(S410).
이후, 오디오 처리 장치(200)는 수신된 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브(Strobe) 신호를 생성한다(S420).
이후, 오디오 처리 장치(200)는 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 기설정된 배수 속도의 마스터 클럭으로 변환하고, 변환된 마스터 클럭에 기초하여 오디오 신호를 출력한다(S430,S440).
여기서, 입력된 오디오 신호는 SPDIF(Sony Philips digital interface) 포맷의 입력 신호가 될 수 있다.
그리고, 입력된 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트 크기로 할당되며, 복수의 채널 각각에 대응되는 오디오 데이터에 포함된 멀티데이터는 4 비트 크기로 할당될 수 있다. 뿐만 아니라, 복수의 채널 각각에 대응되는 오디오 데이터는 에러 체크 등과 같은 동작을 수행하기 위한 부가데이터를 더 포함할 수 있으며, 이 같은 부가데이터는 4 비트 크기로 할당될 수 있다.
한편, 전술한 단계 S420에서 오디오 처리 장치(200)는 다음과 같은 처리 과정을 통해 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브 신호를 생성할 수 있다.
이하에서는, 본 발명에 따른 오디오 처리 장치(200)에서 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브 신호를 생성하기 방법에 대해서 상세히 설명하도록 한다.
도 5는 본 발명의 일 실시예에 따른 오디오 처리 장치에서 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브 신호를 생성하기 위한 흐름도이다.
도 5에 도시된 바와 같이, 오디오 처리 장치(200)는 수신된 오디오 신호로부터 샘플링 클럭을 생성한다(S510). 이후, 오디오 처리 장치(200)는 샘플링 클럭의 패턴으로부터 수신된 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱(Parsing)한다.(S520).
이후, 오디오 처리 장치(200)는 파싱된 메타데이터에 기초하여 수신된 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터로부터 스토로브 신호를 생성한다(S530).
이 같이, 복수의 채널 각각에 대응되는 스토로브 신호가 생성되면, 오디오 처리 장치(200)는 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 기설정된 배수 속도의 마스터 클럭으로 변환할 수 있다.
실시예에 따라, 오디오 처리 장치(200)는 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭의 속도를 256 배속으로 업 스케일링하여, 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환할 수 있다.
예를 들어, 입력된 오디오 신호(이하 디지털 오디오 신호라 함)의 샘플링 주파수(fs)가 44.1KHz인 경우, 디지털 오디오 신호에 포함된 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트로 이루어질 수 있다. 여기서, 복수의 채널이 L(Left) 채널 및 R(Right) 채널인 경우, L/R 채널 각각에 대응되는 오디오 데이터는 32 비트로 이루어질 수 있다. 그리고, L/R 채널 각각에 대응되는 오디오 데이터 각각은 4 비트 크기의 메타데이터를 포함할 수 있다.
이 같은 샘플링 주파수(fs)가 44.1KHz인 디지털 오디오 신호가 입력되면, 오디오 처리 장치(200)는 샘플 클럭을 이용하여 입력된 디지털 오디오 신호의 샘플링 주파수(fs)로부터 샘플링 클럭을 생성할 수 있다.
이후, 오디오 처리 장치(200)는 디지털 오디오 신호의 샘플링 주파수로부터 생성된 샘플링 클럭의 패턴을 분석하여 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱한다. 여기서, 메타데이터는 디지털 오디오 신호에 포함된 복수의 채널별 오디오 데이터로부터 스토로브 신호를 검출하기 위한 데이터가 될 수 있다.
예를 들어, 디지털 오디오 신호에 L/R 채널 각각에 대응되는 오디오 데이터가 포함된 경우, 파싱부(213)는 디지털 오디오 신호로부터 생성된 샘플링 클럭의 패턴을 분석하여 디지털 오디오 신호에 포함된 L/R 채널별 스토로브 신호를 검출하기 위한 메타데이터를 파싱할 수 있다.
따라서, 오디오 처리 장치(200)는 파싱된 메타데이터에 기초하여 디지털 오디오 신호에 포함된 L/R 채널 각각에 대응되는 오디오 데이터로부터 L/R 채널별 스토로브 신호를 생성할 수 있다.
이후, 오디오 처리 장치(200)는 디지털 오디오 신호로부터 생성된 L/R 채널별 스토로브 신호에 대한 클럭의 속도를 256 배속으로 업 스케일링하여 L/R 채널별 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환할 수 있다.
이후, 오디오 처리 장치(200)는 마스터 클럭에 기초하여 디지털 오디오 신호를 출력한다. 즉, 오디오 처리 장치(200)는 마스터 클럭에 기초하여 입력된 디지털 오디오 신호에 포함된 L/R 채널 각각에 대응되는 스토로브 신호의 클럭보다 256 배 빠른 속도로 디지털 오디오 신호를 출력할 수 있다.
이와 같이, 본 발명에 따른 오디오 처리 장치(200)는 하드웨어 구성만을 이용하여 오디오 신호의 입/출력을 동기화시킴으로써, 종래의 오디오 처리 장치(100)에 비해 시스템 구성의 단순화를 달성할 수 있다.
나아가, 본 발명에 따른 오디오 처리 장치(200)는 입력된 디지털 오디오 신호로부터 파싱된 복수의 채널 각각에 대응되는 스토로브 신호를 이용하여 마스터 클럭을 생성함으로써, 종래의 오디오 처리 장치(100)와 같이, 마스터 클럭에 대한 파라메타 값의 조정 여부를 수행하는 등의 복잡한 처리 과정을 간소화시킬 수 있으며, 이에 시스템 성능 저하 문제를 개선할 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
한편, 상술한 다양한 실시 예들에 따른 오디오 처리 장치의 제어 방법은 소프트웨어로 코딩되어 비일시적 판독 가능 매체(non-transitory readable medium)에 저장될 수 있다. 이러한 비일시적 판독 가능 매체는 다양한 장치에 탑재되어 사용될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
100,200 : 오디오 처리 장치 110,210 : 오디오 신호 수신부
120,220 : 클럭 제어부 130,230 : 오디오 신호 출력부
211 : 신호 검출부 213 : 파싱부
215 : 스토로브 신호 생성부

Claims (10)

  1. 오디오 처리 장치의 제어 방법에 있어서,
    복수의 채널 각각에 대응되는 오디오 데이터를 포함하는 오디오 신호를 수신하는 단계;
    상기 복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브(Strobe) 신호를 생성하는 단계;
    상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 스토로브 신호에 대한 클럭보다 기설정된 배수만큼 상향된 속도의 마스터 클럭으로 변환하는 단계; 및
    상기 마스터 클럭에 기초하여 상기 오디오 신호를 출력하는 단계;
    를 포함하는 제어 방법.
  2. 제 1 항에 있어서,
    상기 스토로브 신호를 생성하는 단계는,
    상기 수신된 오디오 신호로부터 샘플링 클럭을 생성하는 단계;
    상기 샘플링 클럭의 패턴으로부터 상기 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱(Parsing)하는 단계; 및
    상기 파싱된 메타데이터에 기초하여 상기 복수의 채널 각각에 대응되는 스토로브 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 제어 방법.
  3. 제 1 항에 있어서,
    상기 변환하는 단계는,
    상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭의 속도를 256배속으로 업 스케일링하여 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환하는 것을 특징으로 하는 제어 방법.
  4. 제 1 항에 있어서,
    상기 오디오 신호는,
    SPDIF(Sony Philips digital interface) 입력 신호인 것을 특징으로 하는 제어 방법.
  5. 제 1 항에 있어서,
    상기 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트로 할당되며,
    상기 복수의 채널 각각에 대응되는 오디오 데이터에 포함된 멀티데이터는 4 비트로 할당되는 것을 특징으로 하는 제어 방법.
  6. 오디오 처리 장치에 있어서,
    복수의 채널 각각에 대응되는 오디오 데이터를 포함하는 오디오 신호를 수신하며, 상기복수의 채널 각각에 대응되는 오디오 데이터에 대한 스토로브(Strobe) 신호를 생성하는 오디오 신호 수신부;
    상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 스토로브 신호에 대한 클럭보다 기설정된 배수만큼 상향된 속도의 마스터 클럭으로 변환하는 클럭 제어부; 및
    상기 마스터 클럭에 기초하여 상기 오디오 신호를 출력하는 오디오 신호 출력부;
    를 포함하는 오디오 처리 장치.
  7. 제 6 항에 있어서,
    상기 오디오 신호 수신부는,
    상기 수신된 오디오 신호로부터 샘플링 클럭을 생성하는 신호 검출부;
    상기 샘플링 클럭의 패턴으로부터 상기 복수의 채널 각각에 대응되는 오디오 데이터를 식별하기 위한 메타데이터를 파싱(Parsing)하는 파싱부; 및
    상기 파싱된 메타데이터에 기초하여 상기 복수의 채널 각각에 대응되는 스토로브 신호를 생성하는 스토로브 신호 생성부;
    를 포함하는 것을 특징으로 하는 오디오 처리 장치.
  8. 제 6 항에 있어서,
    상기 클럭 제어부는,
    상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭의 속도를 256배속으로 업 스케일링하여 상기 복수의 채널 각각에 대응되는 스토로브 신호에 대한 클럭을 마스터 클럭으로 변환하는 것을 특징으로 하는 오디오 처리 장치.
  9. 제 6 항에 있어서,
    상기 오디오 신호는,
    SPDIF(Sony Philips digital interface) 입력 신호인 것을 특징으로 하는 오디오 처리 장치.
  10. 제 6 항에 있어서,
    상기 복수의 채널 각각에 대응되는 오디오 데이터는 32 비트로 할당되며,
    상기 복수의 채널 각각에 대응되는 오디오 데이터에 포함된 멀티데이터는 4 비트로 할당되는 것을 특징으로 하는 오디오 처리 장치.
KR1020160017892A 2016-02-16 2016-02-16 오디오 처리 장치 및 그 제어 방법 KR102461324B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160017892A KR102461324B1 (ko) 2016-02-16 2016-02-16 오디오 처리 장치 및 그 제어 방법
US15/417,484 US10284952B2 (en) 2016-02-16 2017-01-27 Audio processing apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160017892A KR102461324B1 (ko) 2016-02-16 2016-02-16 오디오 처리 장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20170096472A KR20170096472A (ko) 2017-08-24
KR102461324B1 true KR102461324B1 (ko) 2022-10-31

Family

ID=59561939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160017892A KR102461324B1 (ko) 2016-02-16 2016-02-16 오디오 처리 장치 및 그 제어 방법

Country Status (2)

Country Link
US (1) US10284952B2 (ko)
KR (1) KR102461324B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140270028A1 (en) * 2013-03-13 2014-09-18 Avnera Corporation SPDIF Clock and Data Recovery With Sample Rate Converter
CN104615403A (zh) * 2015-01-07 2015-05-13 大唐移动通信设备有限公司 一种音频输出装置
CN105047200A (zh) * 2015-07-21 2015-11-11 重庆邮电大学 一种基于fpga的flac硬件解码器及解码方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2187366B (en) * 1986-02-27 1989-11-08 Sony Corp Synchronizing signal decoding
US5889820A (en) 1996-10-08 1999-03-30 Analog Devices, Inc. SPDIF-AES/EBU digital audio data recovery
JP3800337B2 (ja) 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
KR100531321B1 (ko) 2004-01-19 2005-11-28 엘지전자 주식회사 오디오 디코딩 시스템 및 오디오 포맷 검출 방법
JP2007280584A (ja) 2006-03-17 2007-10-25 D & M Holdings Inc データ受信装置
WO2009149586A1 (en) 2008-06-13 2009-12-17 Zoran Corporation Method and apparatus for audio receiver clock synchronization
US8977884B2 (en) 2010-12-09 2015-03-10 Texas Instruments Incorporated Shared-PLL audio clock recovery in multimedia interfaces
US9088406B2 (en) * 2012-07-29 2015-07-21 Qualcomm Incorporated Frame sync across multiple channels
JP5748132B2 (ja) 2013-03-23 2015-07-15 ヤマハ株式会社 Ｐｌｌ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140270028A1 (en) * 2013-03-13 2014-09-18 Avnera Corporation SPDIF Clock and Data Recovery With Sample Rate Converter
CN104615403A (zh) * 2015-01-07 2015-05-13 大唐移动通信设备有限公司 一种音频输出装置
CN105047200A (zh) * 2015-07-21 2015-11-11 重庆邮电大学 一种基于fpga的flac硬件解码器及解码方法

Also Published As

Publication number Publication date
US20170238095A1 (en) 2017-08-17
KR20170096472A (ko) 2017-08-24
US10284952B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
US7327647B2 (en) Method and apparatus for generating the wobble clock signal
US20100169702A1 (en) Memory control apparatus, memory optimization program product, and memory optimization method
US7844020B2 (en) Transmission system, transmitter, receiver, and transmission method
US20140010276A1 (en) Circuit and method for clock data recovery
KR102461324B1 (ko) 오디오 처리 장치 및 그 제어 방법
JP2008227875A (ja) データ再生装置及びデータ再生方法
US8127170B2 (en) Method and apparatus for audio receiver clock synchronization
US7949131B2 (en) Digital security system
US20100283893A1 (en) Processing interlaced video over dsi
US8023594B1 (en) Asynchronous biphase mark signal receivers and methods of operating same
KR960035239A (ko) 디코드장치 및 기억장치
CN103856315B (zh) 一种信号捕获方法、装置及u盾
US20090167943A1 (en) Apparatus and Method for Synchronizing Video and Audio Data
JP3526566B2 (ja) 同期装置、同期方法およびその方法をコンピュータに実行させるプログラム
KR960035571A (ko) 디지탈 자기기록재생장치에 있어서 데이터 재생방법 및 회로
JPH06132923A (ja) デジタルデータ受信回路
TWI400923B (zh) 信號接收裝置及頻率判定電路
JP2000260131A (ja) 同期信号の検出保護方法およびその検出保護回路
KR101338542B1 (ko) 비동기 데이터 독출 장치 및 방법
JP2024148996A (ja) 復号装置、復号方法、及びプログラム
KR101907021B1 (ko) 동시 신호 판별 장치 및 방법
US9190064B2 (en) Resolution-independent dither sample insertion for audio transmissions
JPH0817139A (ja) 光ディスク装置
JPH03293833A (ja) 受信回路
KR100489214B1 (ko) 데이터 열의 동기 이탈 판정 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant