JP3526566B2 - 同期装置、同期方法およびその方法をコンピュータに実行させるプログラム - Google Patents
同期装置、同期方法およびその方法をコンピュータに実行させるプログラムInfo
- Publication number
- JP3526566B2 JP3526566B2 JP2002013545A JP2002013545A JP3526566B2 JP 3526566 B2 JP3526566 B2 JP 3526566B2 JP 2002013545 A JP2002013545 A JP 2002013545A JP 2002013545 A JP2002013545 A JP 2002013545A JP 3526566 B2 JP3526566 B2 JP 3526566B2
- Authority
- JP
- Japan
- Prior art keywords
- sequentially
- data
- value
- minimum value
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、所定のデータを
ネットワークを介して順次送信するデータ供給装置によ
ってデータに順次付加されたデータの送信時刻と、デー
タ供給装置からデータを順次受信しつつ所定の処理を実
行するデータ処理装置におけるデータの受信時刻との間
で生じる差分値を順次検出し、順次検出される差分値に
基づいて、データ供給装置による処理速度と同期するよ
うにデータ処理装置による処理速度を制御する同期装
置、同期方法およびその方法をコンピュータに実行させ
るプログラムに関し、特に、ネットワークの特性に依存
することなく、簡易に同期を実現することができる同期
装置、同期方法およびプログラムに関する。
ネットワークを介して順次送信するデータ供給装置によ
ってデータに順次付加されたデータの送信時刻と、デー
タ供給装置からデータを順次受信しつつ所定の処理を実
行するデータ処理装置におけるデータの受信時刻との間
で生じる差分値を順次検出し、順次検出される差分値に
基づいて、データ供給装置による処理速度と同期するよ
うにデータ処理装置による処理速度を制御する同期装
置、同期方法およびその方法をコンピュータに実行させ
るプログラムに関し、特に、ネットワークの特性に依存
することなく、簡易に同期を実現することができる同期
装置、同期方法およびプログラムに関する。
【０００２】
【従来の技術】従来より、所定のデータを順次受信しつ
つ所定の処理を実行するデータ処理装置と、該データ処
理装置に対してデータを順次送信するデータ供給装置と
をネットワークを介して接続したシステムにおいては、
データ供給装置による処理速度と同期するようにデータ
処理装置による処理速度を制御することが一般的におこ
なわれている。
つ所定の処理を実行するデータ処理装置と、該データ処
理装置に対してデータを順次送信するデータ供給装置と
をネットワークを介して接続したシステムにおいては、
データ供給装置による処理速度と同期するようにデータ
処理装置による処理速度を制御することが一般的におこ
なわれている。
【０００３】例えば、動画像を符号化した符号化データ
を順次送信するデータ供給装置としてのエンコーダと、
符号化データを順次受信しつつ復号再生処理を実行する
データ処理装置としてのデコーダとを接続したシステム
においては、エンコーダによる処理速度の変動によっ
て、符号化データがデコーダへ送信されるタイミングが
変化するため、デコーダによる再生画像に乱れが生じて
しまう。このため、エンコーダの処理速度と同期するよ
うにデコーダの処理速度を制御する同期装置を用いるこ
とによって、デコーダによる再生画像に乱れが生じない
ようにしている。以下、この同期装置を用いたシステム
について、具体的に説明する。
を順次送信するデータ供給装置としてのエンコーダと、
符号化データを順次受信しつつ復号再生処理を実行する
データ処理装置としてのデコーダとを接続したシステム
においては、エンコーダによる処理速度の変動によっ
て、符号化データがデコーダへ送信されるタイミングが
変化するため、デコーダによる再生画像に乱れが生じて
しまう。このため、エンコーダの処理速度と同期するよ
うにデコーダの処理速度を制御する同期装置を用いるこ
とによって、デコーダによる再生画像に乱れが生じない
ようにしている。以下、この同期装置を用いたシステム
について、具体的に説明する。
【０００４】図８は、従来技術に係る同期装置を用いた
システムの構成を示すシステム構成図である。同図に示
すように、このシステムは、エンコーダ１とデコーダ２
とをネットワーク３を介して接続し、さらに、同期装置
２０をデコーダ２に接続して構成される。概略的に、こ
のシステムでは、同期装置２０によって、エンコーダ１
において順次送信される符号化データに順次付加された
該データの送信時刻（ＰＣＲ：プログラムクロックリフ
ァレンス）と、デコーダ２において順次受信する符号化
データの受信時刻（ＳＴＣ：システムタイムクロック）
との間で生じる差分値を順次検出し、この差分値に基づ
いてエンコーダ１の処理速度の変動に追従するようにデ
コーダ２の処理速度を制御している。
システムの構成を示すシステム構成図である。同図に示
すように、このシステムは、エンコーダ１とデコーダ２
とをネットワーク３を介して接続し、さらに、同期装置
２０をデコーダ２に接続して構成される。概略的に、こ
のシステムでは、同期装置２０によって、エンコーダ１
において順次送信される符号化データに順次付加された
該データの送信時刻（ＰＣＲ：プログラムクロックリフ
ァレンス）と、デコーダ２において順次受信する符号化
データの受信時刻（ＳＴＣ：システムタイムクロック）
との間で生じる差分値を順次検出し、この差分値に基づ
いてエンコーダ１の処理速度の変動に追従するようにデ
コーダ２の処理速度を制御している。
【０００５】具体的に説明すると、同期装置２０は、同
図に示すように、基準クロック出力部２１と、時計２２
と、差分検出部２３とを備える。このうち、基準クロッ
ク出力部２１は、デコーダ２および時計２２に対して基
準クロックを出力するものであって、差分検出部２３か
ら順次入力される差分値に基づいて基準クロックを上昇
または下降させる。また、時計２２は、基準クロック出
力部２１から入力される基準クロックに基づいて時間を
計時するものであって、差分検出部２３に対して符号化
データの受信時刻（ＳＴＣ）を出力する。
図に示すように、基準クロック出力部２１と、時計２２
と、差分検出部２３とを備える。このうち、基準クロッ
ク出力部２１は、デコーダ２および時計２２に対して基
準クロックを出力するものであって、差分検出部２３か
ら順次入力される差分値に基づいて基準クロックを上昇
または下降させる。また、時計２２は、基準クロック出
力部２１から入力される基準クロックに基づいて時間を
計時するものであって、差分検出部２３に対して符号化
データの受信時刻（ＳＴＣ）を出力する。
【０００６】さらに、差分検出部２３は、デコーダ２に
おいて受信する符号化データに付加された該データの送
信時刻（ＰＣＲ）と、時計２２から入力される受信時刻
（ＳＴＣ）との間で生じる差分値を順次検出するもので
あって、順次検出した差分値を基準クロック出力部２１
に対して順次出力する。
おいて受信する符号化データに付加された該データの送
信時刻（ＰＣＲ）と、時計２２から入力される受信時刻
（ＳＴＣ）との間で生じる差分値を順次検出するもので
あって、順次検出した差分値を基準クロック出力部２１
に対して順次出力する。
【０００７】ここで、エンコーダ１とデコーダ２とを接
続するネットワーク３に揺らぎが存在しないものと仮定
すると、同期装置２０の差分検出部２３によって順次検
出される差分値には、エンコーダ１による処理速度の変
動のみが影響を及ぼすこととなる。このため、上記のよ
うに仮定した場合に、差分検出部２３によって順次検出
される差分値を図示すると、図９（ａ）に示すように、
緩やかな周期の曲線が描かれる。すなわち、エンコーダ
１による処理速度は、緩やかな周期で変動するものであ
るため、差分値の曲線も、緩やかな周期で変動するもの
となる。
続するネットワーク３に揺らぎが存在しないものと仮定
すると、同期装置２０の差分検出部２３によって順次検
出される差分値には、エンコーダ１による処理速度の変
動のみが影響を及ぼすこととなる。このため、上記のよ
うに仮定した場合に、差分検出部２３によって順次検出
される差分値を図示すると、図９（ａ）に示すように、
緩やかな周期の曲線が描かれる。すなわち、エンコーダ
１による処理速度は、緩やかな周期で変動するものであ
るため、差分値の曲線も、緩やかな周期で変動するもの
となる。
【０００８】したがって、基準クロック出力部２１は、
差分検出部２３から順次入力される差分値がゼロになる
ように基準クロックを上昇または下降させることによっ
て、デコーダ２の処理速度をエンコーダ１の処理速度と
同期させることができる。すなわち、順次入力される差
分値がプラス（ＰＣＲ＞ＳＴＣ）である場合には、基準
クロックを上げてデコーダ２および時計２２の処理速度
を上昇させ、一方、順次入力される差分値がマイナス
（ＰＣＲ＜ＳＴＣ）である場合には、基準クロックを下
げてデコーダ２および時計２２の処理速度を下降させ
る。
差分検出部２３から順次入力される差分値がゼロになる
ように基準クロックを上昇または下降させることによっ
て、デコーダ２の処理速度をエンコーダ１の処理速度と
同期させることができる。すなわち、順次入力される差
分値がプラス（ＰＣＲ＞ＳＴＣ）である場合には、基準
クロックを上げてデコーダ２および時計２２の処理速度
を上昇させ、一方、順次入力される差分値がマイナス
（ＰＣＲ＜ＳＴＣ）である場合には、基準クロックを下
げてデコーダ２および時計２２の処理速度を下降させ
る。
【０００９】ところで、上記ではネットワーク３に揺ら
ぎが存在しないものと仮定したが、イーサネット（登録
商標）やＰＣＩバスなど、ジッタを含んだネットワーク
３を介してエンコーダ１とデコーダ２とを接続した場合
には、上記の仮定は成立せず、差分検出部２３によって
順次検出される差分値には、ネットワーク３の複雑な揺
らぎも影響を及ぼすこととなる。このため、ジッタを含
んだネットワーク３を用いた場合に、差分検出部２３に
よって順次検出される差分値を図示すると、図９（ｂ）
に示すように、同図（ａ）に示した緩やかな曲線にネッ
トワーク３の複雑な揺らぎが混在した細かな周期の曲線
が描かれる。
ぎが存在しないものと仮定したが、イーサネット（登録
商標）やＰＣＩバスなど、ジッタを含んだネットワーク
３を介してエンコーダ１とデコーダ２とを接続した場合
には、上記の仮定は成立せず、差分検出部２３によって
順次検出される差分値には、ネットワーク３の複雑な揺
らぎも影響を及ぼすこととなる。このため、ジッタを含
んだネットワーク３を用いた場合に、差分検出部２３に
よって順次検出される差分値を図示すると、図９（ｂ）
に示すように、同図（ａ）に示した緩やかな曲線にネッ
トワーク３の複雑な揺らぎが混在した細かな周期の曲線
が描かれる。
【００１０】したがって、基準クロック出力部２１によ
る基準クロックの制御に、差分検出部２３によって順次
検出される差分値をそのまま用いたのでは、細かな周期
で変動する差分値に高感度で反応してしまう結果、同期
装置２０による同期制御が破綻することとなる。
る基準クロックの制御に、差分検出部２３によって順次
検出される差分値をそのまま用いたのでは、細かな周期
で変動する差分値に高感度で反応してしまう結果、同期
装置２０による同期制御が破綻することとなる。
【００１１】すなわち、ジッタを含んだネットワーク３
を介してエンコーダ１とデコーダ２とを接続した場合に
おいても、ネットワーク３の複雑な揺らぎが影響した差
分値（図９（ｂ）参照）に対応するように同期制御を実
行するのではなく、ネットワーク３の複雑な揺らぎが影
響していない差分値（同図（ａ）参照）に対応するよう
に同期制御を実行する必要がある。
を介してエンコーダ１とデコーダ２とを接続した場合に
おいても、ネットワーク３の複雑な揺らぎが影響した差
分値（図９（ｂ）参照）に対応するように同期制御を実
行するのではなく、ネットワーク３の複雑な揺らぎが影
響していない差分値（同図（ａ）参照）に対応するよう
に同期制御を実行する必要がある。
【００１２】このような必要性から、従来の同期装置２
０では、いわゆるローパスフィルタによって、差分検出
部２３が順次検出する差分値からネットワーク３の影響
を除去するようにしている。すなわち、図９（ｂ）に示
した曲線に対してローパスフィルタを掛けることによっ
て、ネットワーク３の影響を除去し、これによって、エ
ンコーダ１による処理速度の変動、すなわち同図（ａ）
に示した曲線を検出するようにしている。
０では、いわゆるローパスフィルタによって、差分検出
部２３が順次検出する差分値からネットワーク３の影響
を除去するようにしている。すなわち、図９（ｂ）に示
した曲線に対してローパスフィルタを掛けることによっ
て、ネットワーク３の影響を除去し、これによって、エ
ンコーダ１による処理速度の変動、すなわち同図（ａ）
に示した曲線を検出するようにしている。
【００１３】
【発明が解決しようとする課題】しかしながら、上記の
従来技術は、ローパスフィルタを用いてネットワーク３
の影響を除去することで、エンコーダ１による処理速度
の変動を検出しようとしているが、ネットワーク３の特
性は各ネットワーク３ごとに異なるので、簡易なローパ
スフィルタでは、特定のネットワーク３にしか適用する
ことができない。
従来技術は、ローパスフィルタを用いてネットワーク３
の影響を除去することで、エンコーダ１による処理速度
の変動を検出しようとしているが、ネットワーク３の特
性は各ネットワーク３ごとに異なるので、簡易なローパ
スフィルタでは、特定のネットワーク３にしか適用する
ことができない。
【００１４】このため、あらゆるネットワーク３に適用
できるようにするならば、巨大なローパスフィルタを用
いる必要があるが、ローパスフィルタが巨大になると、
同期させるまでの引き込み時間が長くなる。すなわち、
巨大なローパスフィルタでは、デコーダ２の処理速度を
エンコーダ１の処理速度の変動に追従させるのに時間が
掛かり、結果として、同期装置２０による同期制御が破
綻することとなる。
できるようにするならば、巨大なローパスフィルタを用
いる必要があるが、ローパスフィルタが巨大になると、
同期させるまでの引き込み時間が長くなる。すなわち、
巨大なローパスフィルタでは、デコーダ２の処理速度を
エンコーダ１の処理速度の変動に追従させるのに時間が
掛かり、結果として、同期装置２０による同期制御が破
綻することとなる。
【００１５】このように、ローパスフィルタを用いてネ
ットワーク３の影響を除去することで、エンコーダ１に
よる処理速度の変動を検出しようとする手法では、同期
制御の実現に自ずと限界がある。このため、ネットワー
ク３の影響を受けても、如何にしてエンコーダ１による
処理速度の変動を検出するかが極めて重要な課題となっ
ており、望ましくは、ネットワーク３の特性に依存する
ことなく、簡易に同期を実現する手法が必要とされてい
る。
ットワーク３の影響を除去することで、エンコーダ１に
よる処理速度の変動を検出しようとする手法では、同期
制御の実現に自ずと限界がある。このため、ネットワー
ク３の影響を受けても、如何にしてエンコーダ１による
処理速度の変動を検出するかが極めて重要な課題となっ
ており、望ましくは、ネットワーク３の特性に依存する
ことなく、簡易に同期を実現する手法が必要とされてい
る。
【００１６】そこで、この発明は、上述した従来技術に
よる問題点を解消するためになされたものであり、ネッ
トワークの特性に依存することなく、簡易に同期を実現
することができる同期装置、同期方法およびその方法を
コンピュータに実行させるプログラムを提供することを
目的とする。
よる問題点を解消するためになされたものであり、ネッ
トワークの特性に依存することなく、簡易に同期を実現
することができる同期装置、同期方法およびその方法を
コンピュータに実行させるプログラムを提供することを
目的とする。
【００１７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、請求項１の発明に係る同期装置
は、所定のデータをネットワークを介して順次送信する
データ供給装置によって前記データに順次付加されたデ
ータの送信時刻と、前記データ供給装置から前記データ
を順次受信しつつ所定の処理を実行するデータ処理装置
における前記データの受信時刻との間で生じる差分値を
順次検出し、順次検出される差分値に基づいて、前記デ
ータ供給装置による処理速度と同期するように前記デー
タ処理装置による処理速度を制御する同期装置であっ
て、前記順次検出される複数の差分値のなかから極大値
および極小値を順次検出する極値検出手段と、前記極値
検出手段によって順次検出される極大値および極小値そ
れぞれの増減に応じて前記データ処理装置による処理速
度を制御する制御手段と、を備えたことを特徴とする。
目的を達成するため、請求項１の発明に係る同期装置
は、所定のデータをネットワークを介して順次送信する
データ供給装置によって前記データに順次付加されたデ
ータの送信時刻と、前記データ供給装置から前記データ
を順次受信しつつ所定の処理を実行するデータ処理装置
における前記データの受信時刻との間で生じる差分値を
順次検出し、順次検出される差分値に基づいて、前記デ
ータ供給装置による処理速度と同期するように前記デー
タ処理装置による処理速度を制御する同期装置であっ
て、前記順次検出される複数の差分値のなかから極大値
および極小値を順次検出する極値検出手段と、前記極値
検出手段によって順次検出される極大値および極小値そ
れぞれの増減に応じて前記データ処理装置による処理速
度を制御する制御手段と、を備えたことを特徴とする。
【００１８】また、請求項２の発明に係る同期装置は、
請求項１に記載の発明において、前記制御手段は、前記
極値検出手段によって順次検出される極大値および極小
値が増加している場合には、前記データ処理装置による
処理速度を上げるように制御し、前記極値検出手段によ
って順次検出される極大値および極小値が減少している
場合には、前記データ処理装置による処理速度を下げる
ように制御することを特徴とする。
請求項１に記載の発明において、前記制御手段は、前記
極値検出手段によって順次検出される極大値および極小
値が増加している場合には、前記データ処理装置による
処理速度を上げるように制御し、前記極値検出手段によ
って順次検出される極大値および極小値が減少している
場合には、前記データ処理装置による処理速度を下げる
ように制御することを特徴とする。
【００１９】また、請求項３の発明に係る同期装置は、
請求項１または２に記載の発明において、前記制御手段
は、前記極値検出手段によって順次検出される極大値が
増加しているか若しくは減少しているかを順次判定する
第１の判定手段と、前記極値検出手段によって順次検出
される極小値が増加しているか若しくは減少しているか
を順次判定する第２の判定手段と、前記第１および第２
の判定手段による判定結果に基づいて前記極大値および
極小値が増加しているか若しくは減少しているかを順次
判定する第３の判定手段とを備え、前記第３の判定結果
に応じて前記データ処理装置による処理速度を制御する
ことを特徴とする。
請求項１または２に記載の発明において、前記制御手段
は、前記極値検出手段によって順次検出される極大値が
増加しているか若しくは減少しているかを順次判定する
第１の判定手段と、前記極値検出手段によって順次検出
される極小値が増加しているか若しくは減少しているか
を順次判定する第２の判定手段と、前記第１および第２
の判定手段による判定結果に基づいて前記極大値および
極小値が増加しているか若しくは減少しているかを順次
判定する第３の判定手段とを備え、前記第３の判定結果
に応じて前記データ処理装置による処理速度を制御する
ことを特徴とする。
【００２０】また、請求項４の発明に係る同期装置は、
請求項１、２または３に記載の発明において、前記極値
検出手段は、所定の時間ごとに、当該所定の時間内に順
次検出された複数の差分値のなかから前記極大値および
極小値を順次検出することを特徴とする。
請求項１、２または３に記載の発明において、前記極値
検出手段は、所定の時間ごとに、当該所定の時間内に順
次検出された複数の差分値のなかから前記極大値および
極小値を順次検出することを特徴とする。
【００２１】また、請求項５の発明に係る同期装置は、
請求項１〜４のいずれか一つに記載の発明において、前
記制御手段は、一連の符号化データからなる符号化スト
リームを順次入力しつつ復号再生処理を実行するデータ
処理装置について、当該データ処理装置による復号再生
処理の速度を制御することを特徴とする。
請求項１〜４のいずれか一つに記載の発明において、前
記制御手段は、一連の符号化データからなる符号化スト
リームを順次入力しつつ復号再生処理を実行するデータ
処理装置について、当該データ処理装置による復号再生
処理の速度を制御することを特徴とする。
【００２２】また、請求項６の発明に係る同期方法は、
所定のデータをネットワークを介して順次送信するデー
タ供給装置によって前記データに順次付加されたデータ
の送信時刻と、前記データ供給装置から前記データを順
次受信しつつ所定の処理を実行するデータ処理装置にお
ける前記データの受信時刻との間で生じる差分値を順次
検出し、順次検出される差分値に基づいて、前記データ
供給装置による処理速度と同期するように前記データ処
理装置による処理速度を制御する同期方法であって、前
記順次検出される複数の差分値のなかから極大値および
極小値を順次検出する極値検出工程と、前記極値検出工
程によって順次検出される極大値および極小値それぞれ
の増減に応じて前記データ処理装置による処理速度を制
御する制御工程と、を含んだことを特徴とする。
所定のデータをネットワークを介して順次送信するデー
タ供給装置によって前記データに順次付加されたデータ
の送信時刻と、前記データ供給装置から前記データを順
次受信しつつ所定の処理を実行するデータ処理装置にお
ける前記データの受信時刻との間で生じる差分値を順次
検出し、順次検出される差分値に基づいて、前記データ
供給装置による処理速度と同期するように前記データ処
理装置による処理速度を制御する同期方法であって、前
記順次検出される複数の差分値のなかから極大値および
極小値を順次検出する極値検出工程と、前記極値検出工
程によって順次検出される極大値および極小値それぞれ
の増減に応じて前記データ処理装置による処理速度を制
御する制御工程と、を含んだことを特徴とする。
【００２３】また、請求項７の発明に係るプログラム
は、所定のデータをネットワークを介して順次送信する
データ供給装置によって前記データに順次付加されたデ
ータの送信時刻と、前記データ供給装置から前記データ
を順次受信しつつ所定の処理を実行するデータ処理装置
における前記データの受信時刻との間で生じる差分値を
順次検出し、順次検出される差分値に基づいて、前記デ
ータ供給装置による処理速度と同期するように前記デー
タ処理装置による処理速度を制御する同期方法をコンピ
ュータに実行させるプログラムであって、前記順次検出
される複数の差分値のなかから極大値および極小値を順
次検出する極値検出工程と、前記極値検出工程によって
順次検出される極大値および極小値それぞれの増減に応
じて前記データ処理装置による処理速度を制御する制御
工程と、をコンピュータに実行させることを特徴とす
る。
は、所定のデータをネットワークを介して順次送信する
データ供給装置によって前記データに順次付加されたデ
ータの送信時刻と、前記データ供給装置から前記データ
を順次受信しつつ所定の処理を実行するデータ処理装置
における前記データの受信時刻との間で生じる差分値を
順次検出し、順次検出される差分値に基づいて、前記デ
ータ供給装置による処理速度と同期するように前記デー
タ処理装置による処理速度を制御する同期方法をコンピ
ュータに実行させるプログラムであって、前記順次検出
される複数の差分値のなかから極大値および極小値を順
次検出する極値検出工程と、前記極値検出工程によって
順次検出される極大値および極小値それぞれの増減に応
じて前記データ処理装置による処理速度を制御する制御
工程と、をコンピュータに実行させることを特徴とす
る。
【００２４】
【発明の実施の形態】以下に添付図面を参照して、この
発明に係る同期装置、同期方法およびその方法をコンピ
ュータに実行させるプログラムの好適な実施の形態を詳
細に説明する。
発明に係る同期装置、同期方法およびその方法をコンピ
ュータに実行させるプログラムの好適な実施の形態を詳
細に説明する。
【００２５】（システムの概略および特徴）まず最初
に、本実施の形態に係る同期装置を用いたシステムの概
略および主たる特徴を説明する。図１は、本実施の形態
に係る同期装置を用いたシステムの構成を示すシステム
構成図である。
に、本実施の形態に係る同期装置を用いたシステムの概
略および主たる特徴を説明する。図１は、本実施の形態
に係る同期装置を用いたシステムの構成を示すシステム
構成図である。
【００２６】同図に示すように、このシステムは、エン
コーダ１とデコーダ２とを、イーサネット（登録商標）
やＰＣＩバスなど、ジッタを含んだネットワーク３を介
して接続し、さらに、同期装置１０をデコーダ２に接続
して構成される。なお、エンコーダ１は、特許請求の範
囲に記載の「データ供給装置」に対応し、デコーダ２
は、特許請求の範囲に記載の「データ処理装置」に対応
する。
コーダ１とデコーダ２とを、イーサネット（登録商標）
やＰＣＩバスなど、ジッタを含んだネットワーク３を介
して接続し、さらに、同期装置１０をデコーダ２に接続
して構成される。なお、エンコーダ１は、特許請求の範
囲に記載の「データ供給装置」に対応し、デコーダ２
は、特許請求の範囲に記載の「データ処理装置」に対応
する。
【００２７】概略的に、このシステムにおいて、エンコ
ーダ１は、ＭＰＥＧ（エムペグ：moving picture exper
ts group）と呼ばれる圧縮符号化方式により動画像を符
号化して得られた符号化ストリーム（以下、適宜「符号
化データ」という。）を、デコーダ２に対して順次送信
し、デコーダ２は、エンコーダ１から順次送信される符
号化データを、順次受信しつつ復号再生処理を実行す
る。
ーダ１は、ＭＰＥＧ（エムペグ：moving picture exper
ts group）と呼ばれる圧縮符号化方式により動画像を符
号化して得られた符号化ストリーム（以下、適宜「符号
化データ」という。）を、デコーダ２に対して順次送信
し、デコーダ２は、エンコーダ１から順次送信される符
号化データを、順次受信しつつ復号再生処理を実行す
る。
【００２８】ここで、エンコーダ１からデコーダ２に順
次送信される符号化データ、すなわちＭＰＥＧ２方式に
よって符号化された符号化データには、エンコーダ１に
おける符号化データの送信時刻（ＰＣＲ：プログラムク
ロックリファレンス）が順次付加される。
次送信される符号化データ、すなわちＭＰＥＧ２方式に
よって符号化された符号化データには、エンコーダ１に
おける符号化データの送信時刻（ＰＣＲ：プログラムク
ロックリファレンス）が順次付加される。
【００２９】そこで、同期装置１０は、デコーダ２にお
いて順次受信した符号化データに付加された該データの
送信時刻（ＰＣＲ）と、デコーダ２における各符号化デ
ータの受信時刻（ＳＴＣ：システムタイムクロック）と
の間で生じる差分値を順次検出し、この差分値に基づい
てエンコーダ１の処理速度の変動に追従するようにデコ
ーダ２の処理速度を制御する。
いて順次受信した符号化データに付加された該データの
送信時刻（ＰＣＲ）と、デコーダ２における各符号化デ
ータの受信時刻（ＳＴＣ：システムタイムクロック）と
の間で生じる差分値を順次検出し、この差分値に基づい
てエンコーダ１の処理速度の変動に追従するようにデコ
ーダ２の処理速度を制御する。
【００３０】そして、このような概略を有する図１に示
したシステムは、同期装置１０による同期処理に主たる
特徴がある。具体的には、同期装置１０は、順次検出さ
れる複数の差分値のなかから極大値および極小値を順次
検出し、この順次検出される極大値および極小値それぞ
れの増減に応じてデコーダ２による処理速度を制御する
ことで、ネットワーク３の特性に依存することなく、簡
易に同期を実現することができるようにしている。
したシステムは、同期装置１０による同期処理に主たる
特徴がある。具体的には、同期装置１０は、順次検出さ
れる複数の差分値のなかから極大値および極小値を順次
検出し、この順次検出される極大値および極小値それぞ
れの増減に応じてデコーダ２による処理速度を制御する
ことで、ネットワーク３の特性に依存することなく、簡
易に同期を実現することができるようにしている。
【００３１】（同期装置の構成）次に、図１に示した同
期装置１０の構成を説明する。本実施の形態に係る同期
装置１０は、同図に示すように、基準クロック出力部１
１と、時計１２と、差分検出部１３と、極大値極小値検
出部１４と、クロック出力制御部１５と、制御用メモリ
１６とを備える。
期装置１０の構成を説明する。本実施の形態に係る同期
装置１０は、同図に示すように、基準クロック出力部１
１と、時計１２と、差分検出部１３と、極大値極小値検
出部１４と、クロック出力制御部１５と、制御用メモリ
１６とを備える。
【００３２】このうち、基準クロック出力部１１は、デ
コーダ２および時計１２に対して基準クロックを出力す
る処理部であって、クロック出力制御部１５から入力さ
れる制御命令にしたがって、基準クロックを上昇または
下降させる。なお、基準クロックの上昇によって、デコ
ーダ２および時計１２の処理速度は上がり、一方、基準
クロックの下降によって、デコーダ２および時計１２の
処理速度は下がる。
コーダ２および時計１２に対して基準クロックを出力す
る処理部であって、クロック出力制御部１５から入力さ
れる制御命令にしたがって、基準クロックを上昇または
下降させる。なお、基準クロックの上昇によって、デコ
ーダ２および時計１２の処理速度は上がり、一方、基準
クロックの下降によって、デコーダ２および時計１２の
処理速度は下がる。
【００３３】時計１２は、基準クロック出力部１１から
入力される基準クロックに基づいて時間を計時する処理
部であって、差分検出部１３に対して符号化データの受
信時刻（ＳＴＣ）を出力する。なお、時計１２は、デコ
ーダ２が最初に受信した符号化データに付加された該デ
ータの送信時刻（ＰＣＲ）によって、時刻合わせがおこ
なわれる。
入力される基準クロックに基づいて時間を計時する処理
部であって、差分検出部１３に対して符号化データの受
信時刻（ＳＴＣ）を出力する。なお、時計１２は、デコ
ーダ２が最初に受信した符号化データに付加された該デ
ータの送信時刻（ＰＣＲ）によって、時刻合わせがおこ
なわれる。
【００３４】差分検出部１３は、デコーダ２において順
次受信した符号化データに付加された該データの送信時
刻（ＰＣＲ）と、デコーダ２における各符号化データの
受信時刻（ＳＴＣ）との間で生じる差分値を順次検出す
る処理部であって、順次検出した差分値を極大値極小値
検出部１４に対して順次出力する。
次受信した符号化データに付加された該データの送信時
刻（ＰＣＲ）と、デコーダ２における各符号化データの
受信時刻（ＳＴＣ）との間で生じる差分値を順次検出す
る処理部であって、順次検出した差分値を極大値極小値
検出部１４に対して順次出力する。
【００３５】具体的には、差分検出部１３は、送信時刻
（ＰＣＲ）から受信時刻（ＳＴＣ）を引き算する計算式
（ＰＣＲ−ＳＴＣ）によって、差分値を順次検出する。
例えば、この差分検出部１３によって順次検出された差
分値を図示すると、図４に示すように、図９（ａ）に示
した緩やかな曲線にネットワーク３の複雑な揺らぎが混
在した細かな周期の曲線が描かれる。
（ＰＣＲ）から受信時刻（ＳＴＣ）を引き算する計算式
（ＰＣＲ−ＳＴＣ）によって、差分値を順次検出する。
例えば、この差分検出部１３によって順次検出された差
分値を図示すると、図４に示すように、図９（ａ）に示
した緩やかな曲線にネットワーク３の複雑な揺らぎが混
在した細かな周期の曲線が描かれる。
【００３６】極大値極小値検出部１４は、差分検出部１
３によって順次検出される複数の差分値のなかから極大
値および極小値を順次検出する処理部であって、順次検
出した極大値および極小値をクロック出力制御部１５に
対して順次出力する。具体的には、極大値および極小値
を精度良く検出するために、所定の時間ごとに、当該所
定の時間内に順次検出された複数の差分値のなかから極
大値および極小値を順次検出する。例えば、この極大値
極小値検出部１４によって順次検出された極大値および
極小値を図示すると、図５に示すように、図４に示した
曲線の各極点となる。
３によって順次検出される複数の差分値のなかから極大
値および極小値を順次検出する処理部であって、順次検
出した極大値および極小値をクロック出力制御部１５に
対して順次出力する。具体的には、極大値および極小値
を精度良く検出するために、所定の時間ごとに、当該所
定の時間内に順次検出された複数の差分値のなかから極
大値および極小値を順次検出する。例えば、この極大値
極小値検出部１４によって順次検出された極大値および
極小値を図示すると、図５に示すように、図４に示した
曲線の各極点となる。
【００３７】クロック出力制御部１５は、極大値極小値
検出部１４によって順次検出される極大値および極小値
それぞれの増減に応じてデコーダ２による処理速度を制
御する処理部である。具体的に説明すると、順次検出さ
れる極大値が増加しているか若しくは減少しているか、
順次検出される極小値が増加しているか若しくは減少し
ているかを判定し、続いて、これらの判定結果に基づい
て極大値および極小値が増加しているか若しくは減少し
ているかを判定する。
検出部１４によって順次検出される極大値および極小値
それぞれの増減に応じてデコーダ２による処理速度を制
御する処理部である。具体的に説明すると、順次検出さ
れる極大値が増加しているか若しくは減少しているか、
順次検出される極小値が増加しているか若しくは減少し
ているかを判定し、続いて、これらの判定結果に基づい
て極大値および極小値が増加しているか若しくは減少し
ているかを判定する。
【００３８】その後、クロック出力制御部１５は、この
判定の結果および制御用メモリ１６に規定された制御内
容に基づいて、基準クロック出力部１１に対して所定の
制御命令を出力する。ここで、かかる制御用メモリ１６
は、図２に示すように、極大値および極小値それぞれの
増減に応じて制御内容を規定したものである。
判定の結果および制御用メモリ１６に規定された制御内
容に基づいて、基準クロック出力部１１に対して所定の
制御命令を出力する。ここで、かかる制御用メモリ１６
は、図２に示すように、極大値および極小値それぞれの
増減に応じて制御内容を規定したものである。
【００３９】すなわち、制御用メモリ１６には、同図に
示すように、制御用メモリ１６には、極大値および極小
値が増加している場合には、基準クロックを上昇させる
よう基準クロック出力部１１を制御し、極大値および極
小値が減少している場合には、基準クロックを下降させ
るよう基準クロック出力部１１を制御し、その他の場合
には、基準クロックを上昇または下降をおこなわない旨
が規定されている。
示すように、制御用メモリ１６には、極大値および極小
値が増加している場合には、基準クロックを上昇させる
よう基準クロック出力部１１を制御し、極大値および極
小値が減少している場合には、基準クロックを下降させ
るよう基準クロック出力部１１を制御し、その他の場合
には、基準クロックを上昇または下降をおこなわない旨
が規定されている。
【００４０】このため、クロック出力制御部１５は、制
御用メモリ１６を参照して、極大値および極小値が増加
している場合には、基準クロックを上昇させる制御命令
を基準クロック出力部１１に出力し、極大値および極小
値が減少している場合には、基準クロックを下降させる
制御命令を基準クロック出力部１１に出力し、その他の
場合には、いずれの制御命令の出力もおこなわない。
御用メモリ１６を参照して、極大値および極小値が増加
している場合には、基準クロックを上昇させる制御命令
を基準クロック出力部１１に出力し、極大値および極小
値が減少している場合には、基準クロックを下降させる
制御命令を基準クロック出力部１１に出力し、その他の
場合には、いずれの制御命令の出力もおこなわない。
【００４１】このように、クロック出力制御部１５が、
極大値および極小値の増減に基づいて基準クロックを制
御することとしたのは、細かな周期で変動する差分値そ
のものに基づいて基準クロックを制御したのでは、同期
装置１０による同期制御が破綻するからである。すなわ
ち、図５に示したような極大値および極小値が順次検出
されたとした場合、かかる極大値および極小値の増減に
それぞれ着目すると、図６に示すように、極大値および
極小値は、それぞれ緩やかな周期の曲線を描く。このた
め、かかる極大値および極小値の増減に基づいて基準ク
ロックを制御することによって、同期制御の破綻を防止
できると考えられるからである。
極大値および極小値の増減に基づいて基準クロックを制
御することとしたのは、細かな周期で変動する差分値そ
のものに基づいて基準クロックを制御したのでは、同期
装置１０による同期制御が破綻するからである。すなわ
ち、図５に示したような極大値および極小値が順次検出
されたとした場合、かかる極大値および極小値の増減に
それぞれ着目すると、図６に示すように、極大値および
極小値は、それぞれ緩やかな周期の曲線を描く。このた
め、かかる極大値および極小値の増減に基づいて基準ク
ロックを制御することによって、同期制御の破綻を防止
できると考えられるからである。
【００４２】また、クロック出力制御部１５が、極大値
および極小値がともに増加しているか若しくはともに減
少しているか基づいて基準クロックを制御することとし
たのは、ネットワーク３の特性に依存することなく同期
を実現するためである。すなわち、極大値および極小値
がともに増加している場合には、エンコーダ１による処
理速度も上昇していると考えることができ、一方、これ
らがともに減少している場合には、エンコーダ１による
処理速度も下降していると考えることができ、結果とし
て、ネットワーク３の影響を除去して、エンコーダ１に
よる処理速度の変動を検出することができるからであ
る。このため、制御用メモリ１６においては、極大値お
よび極小値が増加している場合には、基準クロックを上
昇させ、極大値および極小値が減少している場合には、
基準クロックを下降させるように規定している。
および極小値がともに増加しているか若しくはともに減
少しているか基づいて基準クロックを制御することとし
たのは、ネットワーク３の特性に依存することなく同期
を実現するためである。すなわち、極大値および極小値
がともに増加している場合には、エンコーダ１による処
理速度も上昇していると考えることができ、一方、これ
らがともに減少している場合には、エンコーダ１による
処理速度も下降していると考えることができ、結果とし
て、ネットワーク３の影響を除去して、エンコーダ１に
よる処理速度の変動を検出することができるからであ
る。このため、制御用メモリ１６においては、極大値お
よび極小値が増加している場合には、基準クロックを上
昇させ、極大値および極小値が減少している場合には、
基準クロックを下降させるように規定している。
【００４３】なお、極大値または極小値の一方が増加ま
たは減少している場合に制御不実行としたのは、制御内
容が上昇または下降のいずか一方へ発散してしまい、同
期装置１０による同期制御が破綻することを防止するた
めである。すなわち、極大値または極小値の一方が増加
または減少している場合には、エンコーダ１による処理
速度も定常速度に戻ろうとしている状態と考えられるの
で、かかる場合に基準クロックの上昇または下降を継続
すると、同期制御が破綻すると考えられるからである。
たは減少している場合に制御不実行としたのは、制御内
容が上昇または下降のいずか一方へ発散してしまい、同
期装置１０による同期制御が破綻することを防止するた
めである。すなわち、極大値または極小値の一方が増加
または減少している場合には、エンコーダ１による処理
速度も定常速度に戻ろうとしている状態と考えられるの
で、かかる場合に基準クロックの上昇または下降を継続
すると、同期制御が破綻すると考えられるからである。
【００４４】（同期処理の手順）次に、本実施の形態に
係る同期装置１０による同期処理の手順を説明する。図
３は、本実施の形態に係る同期装置１０による同期処理
の手順を示すフローチャートである。なお、ここでは、
極大値極小値検出部１４によって順次検出された極大値
および極小値が、クロック出力制御部１５に対して順次
入力されたものとして、かかるクロック出力制御部１５
による処理を説明する。
係る同期装置１０による同期処理の手順を説明する。図
３は、本実施の形態に係る同期装置１０による同期処理
の手順を示すフローチャートである。なお、ここでは、
極大値極小値検出部１４によって順次検出された極大値
および極小値が、クロック出力制御部１５に対して順次
入力されたものとして、かかるクロック出力制御部１５
による処理を説明する。
【００４５】クロック出力制御部１５は、同図に示すよ
うに、極大値極小値検出部１４によって極大値または極
小値が検出されて入力されると（ステップＳ３０１）、
極大値および極小値が増加しているか否かを判定する
（ステップＳ３０２）。この判定によって、極大値およ
び極小値が増加しているものと判定された場合には（ス
テップＳ３０２肯定）、基準クロック出力部１１に対し
て基準クロックを上昇させる制御命令を出力する（ステ
ップＳ３０３）。
うに、極大値極小値検出部１４によって極大値または極
小値が検出されて入力されると（ステップＳ３０１）、
極大値および極小値が増加しているか否かを判定する
（ステップＳ３０２）。この判定によって、極大値およ
び極小値が増加しているものと判定された場合には（ス
テップＳ３０２肯定）、基準クロック出力部１１に対し
て基準クロックを上昇させる制御命令を出力する（ステ
ップＳ３０３）。
【００４６】これとは反対に、極大値および極小値が増
加していないものと判定された場合には（ステップＳ３
０２否定）、極大値および極小値が減少しているか否か
を判定する（ステップＳ３０４）。この判定によって、
極大値および極小値が減少しているものと判定された場
合には（ステップＳ３０４肯定）、基準クロック出力部
１１に対して基準クロックを下降させる制御命令を出力
する（ステップＳ３０５）。これとは反対に、極大値お
よび極小値が減少していないものと判定された場合には
（ステップＳ３０４否定）、かかる極大値または極小値
に基づく制御を実行することなく処理を終了する。
加していないものと判定された場合には（ステップＳ３
０２否定）、極大値および極小値が減少しているか否か
を判定する（ステップＳ３０４）。この判定によって、
極大値および極小値が減少しているものと判定された場
合には（ステップＳ３０４肯定）、基準クロック出力部
１１に対して基準クロックを下降させる制御命令を出力
する（ステップＳ３０５）。これとは反対に、極大値お
よび極小値が減少していないものと判定された場合には
（ステップＳ３０４否定）、かかる極大値または極小値
に基づく制御を実行することなく処理を終了する。
【００４７】（同期処理の具体例）次に、本実施の形態
に係る同期装置１０による同期処理の具体例を説明す
る。図６は、極大値極小値検出部１４によって順次検出
された極大値および極小値の増減を示す具体例であり、
図７は、かかる増減に基づいたクロック出力制御部１５
による処理を示す具体例である。
に係る同期装置１０による同期処理の具体例を説明す
る。図６は、極大値極小値検出部１４によって順次検出
された極大値および極小値の増減を示す具体例であり、
図７は、かかる増減に基づいたクロック出力制御部１５
による処理を示す具体例である。
【００４８】すなわち、図６に示すように、極大値極小
値検出部１４によって極大値および極小値が順次検出さ
れた場合に、クロック出力制御部１５において、順次検
出される極大値が増加しているか若しくは減少している
か、順次検出される極小値が増加しているか若しくは減
少しているかを判定すると、図７に示すような判定結果
を得る。
値検出部１４によって極大値および極小値が順次検出さ
れた場合に、クロック出力制御部１５において、順次検
出される極大値が増加しているか若しくは減少している
か、順次検出される極小値が増加しているか若しくは減
少しているかを判定すると、図７に示すような判定結果
を得る。
【００４９】そして、クロック出力制御部１５は、これ
らの判定結果に基づいて極大値および極小値が増加して
いるか若しくは減少しているかを判定し、極大値および
極小値が増加している場合には、基準クロックを上昇さ
せる制御命令を基準クロック出力部１１に出力し、極大
値および極小値が減少している場合には、基準クロック
を下降させる制御命令を基準クロック出力部１１に出力
し、その他の場合には、いずれの制御命令の出力もおこ
なわない。
らの判定結果に基づいて極大値および極小値が増加して
いるか若しくは減少しているかを判定し、極大値および
極小値が増加している場合には、基準クロックを上昇さ
せる制御命令を基準クロック出力部１１に出力し、極大
値および極小値が減少している場合には、基準クロック
を下降させる制御命令を基準クロック出力部１１に出力
し、その他の場合には、いずれの制御命令の出力もおこ
なわない。
【００５０】具体的には、図７に示すように、時間Ｔ１
〜Ｔ２、時間Ｔ５〜Ｔ６、時間Ｔ９〜Ｔ１０において
は、極大値および極小値が増加しているので、かかる時
間に順次検出された極大値および極小値に対応して、基
準クロック出力部１１に対して基準クロックを上昇させ
る制御命令が出力される。
〜Ｔ２、時間Ｔ５〜Ｔ６、時間Ｔ９〜Ｔ１０において
は、極大値および極小値が増加しているので、かかる時
間に順次検出された極大値および極小値に対応して、基
準クロック出力部１１に対して基準クロックを上昇させ
る制御命令が出力される。
【００５１】一方、時間Ｔ３〜Ｔ４、時間Ｔ７〜Ｔ８、
時間Ｔ１１〜Ｔ１２においては、極大値および極小値が
減少しているので、かかる時間に順次検出された極大値
および極小値に対応して、基準クロック出力部１１に対
して基準クロックを下降させる制御命令が出力される。
時間Ｔ１１〜Ｔ１２においては、極大値および極小値が
減少しているので、かかる時間に順次検出された極大値
および極小値に対応して、基準クロック出力部１１に対
して基準クロックを下降させる制御命令が出力される。
【００５２】なお、時間０〜Ｔ１、時間Ｔ２〜Ｔ３、時
間Ｔ４〜Ｔ５などにおいては、極大値および極小値がと
もに増加または減少しているわけではないので、かかる
時間に順次検出された極大値および極小値に対応して制
御命令は出力されることはなく、制御不実行となる。
間Ｔ４〜Ｔ５などにおいては、極大値および極小値がと
もに増加または減少しているわけではないので、かかる
時間に順次検出された極大値および極小値に対応して制
御命令は出力されることはなく、制御不実行となる。
【００５３】上述してきたように、本実施の形態によれ
ば、同期装置１０は、順次検出される複数の差分値のな
かから極大値および極小値を順次検出し、この順次検出
される極大値および極小値それぞれの増減に応じてデコ
ーダ２による処理速度を制御することとしたので、ネッ
トワーク３の特性に依存することなく、簡易に同期を実
現することができる。
ば、同期装置１０は、順次検出される複数の差分値のな
かから極大値および極小値を順次検出し、この順次検出
される極大値および極小値それぞれの増減に応じてデコ
ーダ２による処理速度を制御することとしたので、ネッ
トワーク３の特性に依存することなく、簡易に同期を実
現することができる。
【００５４】（他の実施の形態）さて、これまで本発明
の実施の形態について説明したが、本発明は上述した実
施の形態以外にも、上記特許請求の範囲に記載した技術
的思想の範囲内において種々の異なる実施の形態にて実
施されてもよいものである。
の実施の形態について説明したが、本発明は上述した実
施の形態以外にも、上記特許請求の範囲に記載した技術
的思想の範囲内において種々の異なる実施の形態にて実
施されてもよいものである。
【００５５】例えば、本実施の形態では、極大値および
極小値が増加しているか若しくは減少しているかによっ
て、デコーダ２による処理速度を上昇または下降させる
ように制御する場合を説明したが、本発明はこれに限定
されるものではなく、例えば、極大値および極小値それ
ぞれの増減の程度によって制御するなど、極大値および
極小値それぞれの増減に応じて制御する場合に同様に適
用することができる。
極小値が増加しているか若しくは減少しているかによっ
て、デコーダ２による処理速度を上昇または下降させる
ように制御する場合を説明したが、本発明はこれに限定
されるものではなく、例えば、極大値および極小値それ
ぞれの増減の程度によって制御するなど、極大値および
極小値それぞれの増減に応じて制御する場合に同様に適
用することができる。
【００５６】また、本実施の形態では、一連の符号化デ
ータからなる符号化ストリームを順次入力しつつ復号再
生処理を実行するデコーダ２について同期制御をおこな
う場合を説明したが、本発明はこれに限定されるもので
はなく、所定のデータ供給装置から送信時刻が付加され
たデータを順次受信しつつ所定の処理を実行する所定の
データ処理装置であれば、同様に適用することができ
る。
ータからなる符号化ストリームを順次入力しつつ復号再
生処理を実行するデコーダ２について同期制御をおこな
う場合を説明したが、本発明はこれに限定されるもので
はなく、所定のデータ供給装置から送信時刻が付加され
たデータを順次受信しつつ所定の処理を実行する所定の
データ処理装置であれば、同様に適用することができ
る。
【００５７】また、本実施の形態において説明した各処
理のうち、自動的におこなわれるものとして説明した処
理の全部または一部を手動的におこなうこともでき、あ
るいは、手動的におこなわれるものとして説明した処理
の全部または一部を公知の方法で自動的におこなうこと
もできる。この他、上記文書中や図面中で示した処理手
順、制御手順、具体的名称、各種のデータやパラメータ
を含む情報については、特記する場合を除いて任意に変
更することができる。
理のうち、自動的におこなわれるものとして説明した処
理の全部または一部を手動的におこなうこともでき、あ
るいは、手動的におこなわれるものとして説明した処理
の全部または一部を公知の方法で自動的におこなうこと
もできる。この他、上記文書中や図面中で示した処理手
順、制御手順、具体的名称、各種のデータやパラメータ
を含む情報については、特記する場合を除いて任意に変
更することができる。
【００５８】また、図示した各装置の各構成要素は機能
概念的なものであり、必ずしも物理的に図示の如く構成
されていることを要しない。すなわち、各装置の分散・
統合の具体的形態は図示のものに限られず、その全部ま
たは一部を、各種の負荷や使用状況などに応じて、任意
の単位で機能的または物理的に分散・統合して構成する
ことができる。さらに、各装置にて行なわれる各処理機
能は、その全部または任意の一部が、ＣＰＵおよび当該
ＣＰＵにて解析実行されるプログラムにて実現され、あ
るいは、ワイヤードロジックによるハードウェアとして
実現され得る。
概念的なものであり、必ずしも物理的に図示の如く構成
されていることを要しない。すなわち、各装置の分散・
統合の具体的形態は図示のものに限られず、その全部ま
たは一部を、各種の負荷や使用状況などに応じて、任意
の単位で機能的または物理的に分散・統合して構成する
ことができる。さらに、各装置にて行なわれる各処理機
能は、その全部または任意の一部が、ＣＰＵおよび当該
ＣＰＵにて解析実行されるプログラムにて実現され、あ
るいは、ワイヤードロジックによるハードウェアとして
実現され得る。
【００５９】なお、本実施の形態で説明した同期方法
は、あらかじめ用意されたプログラムをパーソナル・コ
ンピュータやワークステーションなどのコンピュータで
実行することによって実現することができる。このプロ
グラムは、インターネットなどのネットワークを介して
配布することができる。また、このプログラムは、ハー
ドディスク、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ
ＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能
な記録媒体に記録され、コンピュータによって記録媒体
から読み出されることによって実行することもできる。
は、あらかじめ用意されたプログラムをパーソナル・コ
ンピュータやワークステーションなどのコンピュータで
実行することによって実現することができる。このプロ
グラムは、インターネットなどのネットワークを介して
配布することができる。また、このプログラムは、ハー
ドディスク、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ
ＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能
な記録媒体に記録され、コンピュータによって記録媒体
から読み出されることによって実行することもできる。
【００６０】
【発明の効果】以上説明したように、請求項１、６また
は７の発明によれば、順次検出される複数の差分値のな
かから極大値および極小値を順次検出し、順次検出され
る極大値および極小値それぞれの増減に応じてデータ処
理装置による処理速度を制御することとしたので、ネッ
トワークの特性に依存することなく、簡易に同期を実現
することが可能な同期装置、同期方法またはプログラム
が得られるという効果を奏する。
は７の発明によれば、順次検出される複数の差分値のな
かから極大値および極小値を順次検出し、順次検出され
る極大値および極小値それぞれの増減に応じてデータ処
理装置による処理速度を制御することとしたので、ネッ
トワークの特性に依存することなく、簡易に同期を実現
することが可能な同期装置、同期方法またはプログラム
が得られるという効果を奏する。
【００６１】また、請求項２の発明によれば、順次検出
される極大値および極小値が増加している場合には、デ
ータ処理装置による処理速度を上げるように制御し、順
次検出される極大値および極小値が減少している場合に
は、データ処理装置による処理速度を下げるように制御
することとしたので、差分値からネットワークの影響を
除去した形の同期を簡易に実現することが可能な同期装
置が得られるという効果を奏する。
される極大値および極小値が増加している場合には、デ
ータ処理装置による処理速度を上げるように制御し、順
次検出される極大値および極小値が減少している場合に
は、データ処理装置による処理速度を下げるように制御
することとしたので、差分値からネットワークの影響を
除去した形の同期を簡易に実現することが可能な同期装
置が得られるという効果を奏する。
【００６２】また、請求項３の発明によれば、順次検出
される極大値が増加しているか若しくは減少しているか
を順次判定し、順次検出される極小値が増加しているか
若しくは減少しているかを順次判定し、これらの判定結
果に基づいて極大値および極小値が増加しているか若し
くは減少しているかを順次判定し、この判定結果に応じ
てデータ処理装置による処理速度を制御することとした
ので、簡易な判定によってデータ供給装置による処理速
度の変動を検出して、簡易に同期を実現することが可能
な同期装置が得られるという効果を奏する。
される極大値が増加しているか若しくは減少しているか
を順次判定し、順次検出される極小値が増加しているか
若しくは減少しているかを順次判定し、これらの判定結
果に基づいて極大値および極小値が増加しているか若し
くは減少しているかを順次判定し、この判定結果に応じ
てデータ処理装置による処理速度を制御することとした
ので、簡易な判定によってデータ供給装置による処理速
度の変動を検出して、簡易に同期を実現することが可能
な同期装置が得られるという効果を奏する。
【００６３】また、請求項４の発明によれば、所定の時
間ごとに、当該所定の時間内に順次検出された複数の差
分値のなかから極大値および極小値を順次検出すること
としたので、精度良く極大値および極小値を検出して確
実に同期を実現することが可能な同期装置が得られると
いう効果を奏する。
間ごとに、当該所定の時間内に順次検出された複数の差
分値のなかから極大値および極小値を順次検出すること
としたので、精度良く極大値および極小値を検出して確
実に同期を実現することが可能な同期装置が得られると
いう効果を奏する。
【００６４】また、請求項５の発明によれば、一連の符
号化データからなる符号化ストリームを順次入力しつつ
復号再生処理を実行するデータ処理装置について、当該
データ処理装置による復号再生処理の速度を制御するこ
ととしたので、いわゆるエンコーダとデコーダとをネッ
トワークを介して接続した場合に、ネットワークの特性
に依存することなく、簡易に同期を実現することが可能
な同期装置が得られるという効果を奏する。
号化データからなる符号化ストリームを順次入力しつつ
復号再生処理を実行するデータ処理装置について、当該
データ処理装置による復号再生処理の速度を制御するこ
ととしたので、いわゆるエンコーダとデコーダとをネッ
トワークを介して接続した場合に、ネットワークの特性
に依存することなく、簡易に同期を実現することが可能
な同期装置が得られるという効果を奏する。
【図１】本実施の形態に係る同期装置を用いたシステム
の構成を示すシステム構成図である。
の構成を示すシステム構成図である。
【図２】図１に示した制御用メモリに規定される情報の
構成例を示す図である。
構成例を示す図である。
【図３】本実施の形態に係る同期装置による同期処理の
手順を示すフローチャートである。
手順を示すフローチャートである。
【図４】図１に示した差分検出部による処理を説明する
ための図である。
ための図である。
【図５】図１に示した極大値極小値検出部による処理を
説明するための図である。
説明するための図である。
【図６】極大値および極小値の増減を示す具体例であ
る。
る。
【図７】クロック出力制御部による処理を示す具体例で
ある。
ある。
【図８】従来技術に係る同期装置を用いたシステムの構
成を示すブロック図である。
成を示すブロック図である。
【図９】ネットワークによる揺らぎを説明するための図
である。
である。
【符号の説明】
１ エンコーダ
２ デコーダ
３ ネットワーク
１０ 同期装置
１１ 基準クロック出力部
１２ 時計
１３ 差分検出部
１４ 極大値極小値検出部
１５ クロック出力制御部
１６ 制御用メモリ
フロントページの続き
(72)発明者 久保 直和
神奈川県川崎市麻生区南黒川10番１号
株式会社エルエスアイシステムズ内
(56)参考文献 特開 平10−210019（ＪＰ，Ａ)
特開 平８−307863（ＪＰ，Ａ)
特開2000−174742（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/00
Claims (7)
- 【請求項１】 所定のデータをネットワークを介して順
次送信するデータ供給装置によって前記データに順次付
加されたデータの送信時刻と、前記データ供給装置から
前記データを順次受信しつつ所定の処理を実行するデー
タ処理装置における前記データの受信時刻との間で生じ
る差分値を順次検出し、順次検出される差分値に基づい
て、前記データ供給装置による処理速度と同期するよう
に前記データ処理装置による処理速度を制御する同期装
置であって、 前記順次検出される複数の差分値のなかから極大値およ
び極小値を順次検出する極値検出手段と、 前記極値検出手段によって順次検出される極大値および
極小値それぞれの増減に応じて前記データ処理装置によ
る処理速度を制御する制御手段と、 を備えたことを特徴とする同期装置。 - 【請求項２】 前記制御手段は、前記極値検出手段によ
って順次検出される極大値および極小値が増加している
場合には、前記データ処理装置による処理速度を上げる
ように制御し、前記極値検出手段によって順次検出され
る極大値および極小値が減少している場合には、前記デ
ータ処理装置による処理速度を下げるように制御するこ
とを特徴とする請求項１に記載の同期装置。 - 【請求項３】 前記制御手段は、前記極値検出手段によ
って順次検出される極大値が増加しているか若しくは減
少しているかを順次判定する第１の判定手段と、前記極
値検出手段によって順次検出される極小値が増加してい
るか若しくは減少しているかを順次判定する第２の判定
手段と、前記第１および第２の判定手段による判定結果
に基づいて前記極大値および極小値が増加しているか若
しくは減少しているかを順次判定する第３の判定手段と
を備え、前記第３の判定結果に応じて前記データ処理装
置による処理速度を制御することを特徴とする請求項１
または２に記載の同期装置。 - 【請求項４】 前記極値検出手段は、所定の時間ごと
に、当該所定の時間内に順次検出された複数の差分値の
なかから前記極大値および極小値を順次検出することを
特徴とする請求項１、２または３に記載の同期装置。 - 【請求項５】 前記制御手段は、一連の符号化データか
らなる符号化ストリームを順次入力しつつ復号再生処理
を実行するデータ処理装置について、当該データ処理装
置による復号再生処理の速度を制御することを特徴とす
る請求項１〜４のいずれか一つに記載の同期装置。 - 【請求項６】 所定のデータをネットワークを介して順
次送信するデータ供給装置によって前記データに順次付
加されたデータの送信時刻と、前記データ供給装置から
前記データを順次受信しつつ所定の処理を実行するデー
タ処理装置における前記データの受信時刻との間で生じ
る差分値を順次検出し、順次検出される差分値に基づい
て、前記データ供給装置による処理速度と同期するよう
に前記データ処理装置による処理速度を制御する同期方
法であって、 前記順次検出される複数の差分値のなかから極大値およ
び極小値を順次検出する極値検出工程と、 前記極値検出工程によって順次検出される極大値および
極小値それぞれの増減に応じて前記データ処理装置によ
る処理速度を制御する制御工程と、 を含んだことを特徴とする同期方法。 - 【請求項７】 所定のデータをネットワークを介して順
次送信するデータ供給装置によって前記データに順次付
加されたデータの送信時刻と、前記データ供給装置から
前記データを順次受信しつつ所定の処理を実行するデー
タ処理装置における前記データの受信時刻との間で生じ
る差分値を順次検出し、順次検出される差分値に基づい
て、前記データ供給装置による処理速度と同期するよう
に前記データ処理装置による処理速度を制御する同期方
法をコンピュータに実行させるプログラムであって、 前記順次検出される複数の差分値のなかから極大値およ
び極小値を順次検出する極値検出工程と、 前記極値検出工程によって順次検出される極大値および
極小値それぞれの増減に応じて前記データ処理装置によ
る処理速度を制御する制御工程と、 をコンピュータに実行させることを特徴とするプログラ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013545A JP3526566B2 (ja) | 2002-01-22 | 2002-01-22 | 同期装置、同期方法およびその方法をコンピュータに実行させるプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013545A JP3526566B2 (ja) | 2002-01-22 | 2002-01-22 | 同期装置、同期方法およびその方法をコンピュータに実行させるプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218842A JP2003218842A (ja) | 2003-07-31 |
| JP3526566B2 true JP3526566B2 (ja) | 2004-05-17 |
Family
ID=27650478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002013545A Expired - Fee Related JP3526566B2 (ja) | 2002-01-22 | 2002-01-22 | 同期装置、同期方法およびその方法をコンピュータに実行させるプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526566B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118548A (ja) | 2006-11-07 | 2008-05-22 | Sharp Corp | 通信装置および通信装置としてコンピュータを機能させるためのプログラム |
| JP5544863B2 (ja) | 2009-12-17 | 2014-07-09 | 富士通株式会社 | 受信装置、受信方法及び受信プログラム |
-
2002
- 2002-01-22 JP JP2002013545A patent/JP3526566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218842A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5121712B2 (ja) | ビット・スキュー防止方法およびシステム | |
| US9088818B2 (en) | Adaptive media delay matching | |
| CA2379782C (en) | Circuit and method for live switching of digital video programs containing embedded audio data | |
| JP3526566B2 (ja) | 同期装置、同期方法およびその方法をコンピュータに実行させるプログラム | |
| US5778217A (en) | Parallel signal processing device for high-speed timing | |
| JP4469758B2 (ja) | 音声処理装置 | |
| JP2001503204A (ja) | ディジタルコンポーネントビデオ信号の安定性検出の方法および装置 | |
| JP3060742B2 (ja) | 符号化信号復号化装置 | |
| US20090167943A1 (en) | Apparatus and Method for Synchronizing Video and Audio Data | |
| JP2004531943A (ja) | 画像の流れの処理方法 | |
| JP2005229168A (ja) | メディア出力システムとその同期誤差制御方法およびプログラム | |
| JP2630150B2 (ja) | 符号化信号復号化装置 | |
| US10284952B2 (en) | Audio processing apparatus and control method thereof | |
| JP2002305727A (ja) | タイミング調整装置 | |
| JPH09106626A (ja) | データ処理装置 | |
| JP2009259333A (ja) | 再生装置及び再生方法 | |
| JPS613544A (ja) | 同期クロツク再生装置 | |
| US20040239376A1 (en) | Continuously retraining sampler and method of use thereof | |
| JP2000209458A (ja) | ビデオインタフェ―ス回路 | |
| US9182993B2 (en) | Data and phase locking buffer design in a two-way handshake system | |
| JPH0759031A (ja) | 音声ミュート制御回路 | |
| JP3901162B2 (ja) | タイミング調整装置及び方法 | |
| JP2000312317A (ja) | ディジタル信号処理装置 | |
| JPH09200711A (ja) | 伝送装置 | |
| JP2020145585A (ja) | 同期化装置、同期化方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |