JP5748132B2 - Ｐｌｌ回路 - Google Patents

Description

この発明は、デジタルの音信号処理に用いるサンプリングクロックを生成するデジタルＰＬＬ回路に関し、特に外部クロックに異常が検出された場合でも、できる限りＰＬＬ回路から出力する生成クロックを利用する装置側での動作を継続できるようにするＰＬＬ回路に関する。

下記特許文献１は、デジタルの音信号処理に用いるサンプリングクロックを生成するデジタルＰＬＬ（Phase Locked Loop）回路を開示する。このＰＬＬ回路は、外部からデジタルの音信号とともに供給されるサンプリングクロック（外部クロック）を受け取り、該外部クロックに同期し、かつ、周波数が安定したサンプリングクロックを生成する。生成されたクロック（生成クロック）は、各種の音信号処理回路（ＤＳＰ、Ｄ／Ａ変換器、Ａ／Ｄ変換器、ネットワークＩ／Ｏ等）に供給され、当該回路では、生成クロックに同期して音信号の各種処理（信号処理、Ｄ／Ａ変換、Ａ／Ｄ変換、送信、受信等）が行われる。このようなＰＬＬ回路は、音信号処理回路を内蔵するオーディオ装置の筺体に一緒に内蔵されている場合が多いが、該オーディオ装置から独立して設けられる場合もある。

特許第４６０６５３３号公報

上記特許文献１の技術では、「外部クロックの入力がなくなった」、「外部クロックと内部クロックの同期が失われた」、あるいは「外部クロックの周波数レンジが変わった」等の事象が検出されたとき、外部クロックに異常が生じたと判断して、ＰＬＬ回路の参照信号を、外部クロックから内部クロックに切り替えて動作を継続するようにしていた。その場合、外部クロックから内部クロックに切り替える際に、オーディオ信号を一時的にミュートしなければならないという問題があった。

加えて、上述したような外部クロックに関する異常の判断には時間遅れがあり、外部クロックに異常が生じてからその発生を判断できるまでの間に、生成クロックの周波数が揺らいでしまうという不具合があった。

本発明は、外部クロックに異常が検出された場合でも、極力、生成クロックの周波数の揺らぎを抑え、またオーディオ信号のミュートを行わずにオーディオ信号の出力を継続できるような、ＰＬＬ回路を提供することを目的とする。

上記目的を達成するため、請求項１に係る発明は、外部からデジタルの音信号とともに供給されるサンプリングクロックである外部クロックを受け取り、該外部クロックに同期したサンプリングクロックである生成クロックを生成するＰＬＬ回路であって、前記生成クロックの位相が前記外部クロックの位相に同期しているか否かを検出する第１検出手段と、前記外部クロックの立上りから立下りまでのハイ時間および立下りから立上りまでのロー時間の少なくとも一方を計測する計測手段と、今回計測されたハイ時間またはロー時間、および、今回以前に計測された過去のハイ時間またはロー時間に基づいて、所定レベル以上のハイ時間またはロー時間の変動の有無を検出する第２検出手段と、前記第１検出手段が前記生成クロックと前記外部クロックとが同期していることを検出している状態で、前記第２検出手段が前記ハイ時間またはロー時間の前記所定レベル以上の変動が有ったことを検出したとき、前記生成クロックの周波数をその時点で出力している周波数に固定して該生成クロックの出力を継続するホールド手段とを備えることを特徴とする。

請求項２に係る発明は、請求項１に記載のＰＬＬ回路において、前記ホールド手段により周波数を固定した生成クロックの出力を継続している間、音信号のミュートをしないミュート手段をさらに備えることを特徴とする。

請求項３に係る発明は、請求項１に記載のＰＬＬ回路において、前記外部クロックの周波数が、ユーザにより設定された任意の数の周波数レンジの何れかに含まれるかを判定する周波数判定手段と、前記ホールド手段により周波数を固定した生成クロックの出力を継続している場合は音信号のミュートをせず、前記周波数判定手段により、前記外部クロックの周波数が前記周波数レンジの何れにも含まれない、または、別の周波数レンジに変更されたと判定された場合は音信号をミュートするミュート手段とをさらに備えることを特徴とする。

請求項４に係る発明は、請求項３に記載のＰＬＬ回路において、前記ホールド手段は、前記周波数判定手段により前記外部クロックの周波数が前記周波数レンジの何れかに含まれたと判定されたとき、前記周波数を固定した生成クロックの出力を停止して、前記フェーズロックループによる位相追従動作を再開することを特徴とする。

本発明によれば、外部クロックに異常が検出された場合でも、その異常を、ハイ時間またはロー時間の比較により非常に迅速に検出でき、結果として非常に迅速に、固定した周波数の生成クロックを出力する状態に切り替えることが可能である。また、外部クロックに異常が検出されたとき、生成クロックの周波数を揺らがせることなく迅速に固定できるので、その間にオーディオ信号をミュートする必要がない。従って、外部クロックに異常が検出された場合でも、極力、オーディオ信号のミュートを行わずにオーディオ信号の出力を継続できる。

この発明に係る実施形態のＰＬＬ回路の構成図 クロック幅検出部が検出する時間長の説明図 実施形態のＰＬＬ回路の状態遷移図 実施形態のＰＬＬ回路を適用したオーディオ装置の全体図

以下、図面を用いて本発明の実施の形態を説明する。

図１は、本発明に係る実施形態であるＰＬＬ回路の構成図である。

位相差検出部１０１は、外部から供給されるサンプリングクロック（外部クロック）と、発振部１０３で生成されたサンプリングクロック（生成クロック）との間の位相差を検出し、該位相差を示す位相差信号（符号付きのデジタル値）を出力する。ローパスフィルタ１０２は、該位相差信号に基づいて、発振するクロックの周波数を示す周波数信号を出力する。ローパスフィルタ１０２は、生成クロックの位相が外部クロックの位相に追従し、検出される位相差が減少するように、周波数信号の大きさを増減する。位相追従の速度は、ローパスフィルタ１０２に設定される時定数により決定される。その時定数は、速い追従速度から遅い追従速度までの間で複数段階設定できる。またローパスフィルタ１０２は、位相追従を行わない場合、位相差検出部１０１からの位相差信号にかかわらず、値の固定された周波数信号を出力する。発振部１０３は、ローパスフィルタ１０２から出力される周波数信号に応じた周波数の生成クロックを発振・出力する。発振部１０３の実体は、サンプリングクロックに同期して、サンプリング周期ごとに、周波数信号の値を累算する累算器であり、最上位ビットからの繰り上がり信号を、生成クロックとして出力する。さらに、生成クロックを累算する累算器を設け、生成クロックの分周を行うようにしてもよい。

ロック判定部（第１検出手段）１０４は、生成クロックと外部クロックとを直接比較することにより、生成クロックの位相が外部クロックの位相に同期しているか否かを判定する。直接比較する代わりに、位相差検出部１０１が出力する位相差信号に基づいて判定しても良い（点線矢印１１１）。ロック判定部１０４は、複数クロックにわたり継続的な同期が確認されているとき、ロック信号「１」を出力し、そうでないときロック信号「０」を出力する。ローパスフィルタ１０２は、ロック信号「０」が入力されている間は、（生成クロックと外部クロックの位相差の絶対値が大きいということであるから）ローパスフィルタ１０２の時定数を変えて、できるだけ速い追従速度で生成クロックと外部クロックとの位相差が小さくなるように周波数信号を制御する。また、ローパスフィルタ１０２は、ロック信号「１」が入力されている間は、（生成クロックと外部クロックの位相差の絶対値が所定値より小さく同期しているということであるから）ローパスフィルタ１０２の時定数を変えて、生成クロックが外部クロックにゆっくり追従するように周波数信号を制御する。

このＰＬＬ回路に対しては、ユーザが、予め当該ＰＬＬ回路が追従する周波数レンジを設定するようになっている。周波数レンジとしては、例えば、３つの特定周波数４４．１ｋＨｚ、４８ｋＨｚ、９６ｋＨｚを中心とし、その±５％の範囲とする、３つの周波数レンジが用意される。ユーザは、そのうちの１乃至複数の特定周波数を指定することにより、対応する１乃至複数の周波数レンジを設定する。ここでは、１の特定周波数で特定される１の周波数レンジを、「周波数レンジ（特定周波数）」と表記することにする。

周波数判定部（周波数判定手段）１０５は、入力した外部クロックの周波数を検出し（なお前提となる外部クロックの供給の有無も検出する）、該周波数が、上記ユーザにより設定された周波数レンジ（特定周波数）の何れかに入るか否かを判定する。この周波数の検出には、ある程度の時間がかかる。周波数判定部１０５は、外部クロックの周波数が上記周波数レンジ（特定周波数）の何れかに入るとき周波数判定信号「１」を出力し、設定された何れの周波数レンジ（特定周波数）にも入らないとき周波数判定信号「０」を出力する。外部クロックが供給されていないとき、周波数判定部１０５は、周波数判定信号「０」を出力する。

なお、２つの特定周波数（例えば、４８ｋＨｚと９６ｋＨｚ）が指定され、２つの周波数レンジが設定された場合、外部クロックの周波数がその一方の周波数レンジ（４８ｋＨｚ）に含まれており、それに同期した生成クロック（４８ｋＨｚ）を発振していた状態から、外部クロックの周波数が他方の周波数レンジ（９６ｋＨｚ）に変化したときには、周波数判定部１０５は、外部クロックが、一旦、該一方の周波数レンジ（４８ｋＨｚ）を外れたものと判定して周波数判定信号「０」を出力し、その後に、該他方の周波数レンジ（９６ｋＨｚ）に含まれることが確認できた時点で、再び周波数判定信号「１」を出力する。

ミュート判定部（ミュート判定手段）１０６は、ロック判定部１０４からのロック信号と、周波数判定部１０５からの周波数判定信号とに基づいて、オーディオ信号のミュートを解除する「０」と、ミュートを指示する「１」のいずれか一方の値を有するミュート信号を出力する。ミュート判定部１０６は、出力するミュート信号の値を、ロック信号が「１」のとき「０」に設定し、周波数判定信号が「０」のとき「１」に設定し、また、その他の場合は、現在値を保持する（変化させない）。すなわち、外部クロックがある周波数レンジ（特定周波数）に入り、位相追従によりロックが完了したときには、ミュート信号を「０」に変化させてミュートを解除し、また、ある周波数レンジ（特定周波数）に入っていた外部クロックが、何れの周波数レンジ（特定周波数）にも含まれなくなったり、別の周波数レンジ（特定周波数）に変化したときは、ミュート信号を「１」に変化させてミュートを開始する。ミュート判定部１０６からのミュート信号は、後述する図４のオーディオ装置で使用される。

クロック幅検出部（計測手段）１０７は、入力した外部クロックが、ハイ（＝１）の時間長と、ロー（＝０）の時間長をそれぞれ計測し、計測された時間長を示すハイ時間とロー時間とを出力する。

図２に、クロック幅検出部１０７が検出する時間長の例を示す。２００は外部クロックを示す。図中、横軸が時間を示し、縦軸が電圧を示す。右方向へ行くほど後の時間であり、上方向に行くほど高い電圧であることを示す。ＨＴ１，ＨＴ２，ＨＴ３はクロック幅検出部１０７が検出するハイ時間であり、ＬＴ１，ＬＴ２，ＬＴ３はクロック幅検出部１０７が検出するロー時間である。クロック幅検出部１０７は、各ハイ時間、ロー時間の終端（図での右端）のタイミングで、検出されたハイ時間、ロー時間の値を出力する。

図１に戻って、クロック幅検出部１０７は、検出したハイ時間とロー時間を順次ホールド判定部１０８に出力する。ホールド判定部１０８は、最新に入力したハイ時間を前回入力したハイ時間と比較し、その差（ハイ時間の変動）が所定範囲内か否かを判定する。また、ホールド判定部１０８は、最新に入力したロー時間を前回入力したロー時間と比較し、その差（ロー時間の変動）が所定範囲内か否かを判定する。なお、過去の１回の値でなく、最新の値と過去ｎ回の値の合成値（例えば、平均値、重み付け平均値、最大値と最小値を除いた平均値など）とを比較するようにしてもよい。

ホールド判定部（第２検出手段およびホールド手段）１０８は、出力中のホールド信号が「０」であり、ロック信号が「１」であり、かつ、ハイ時間またはロー時間の変動が所定範囲外になったことを検出したとき、ホールド信号を「０」から「１」に変化させる。また、出力中のホールド信号が「１」であり、かつ、周波数判定信号が「１」のとき、ホールド信号を「１」から「０」に変化させる。このホールド信号は、ローパスフィルタ１０２に入力する。ローパスフィルタ１０２は、ホールド信号「０」を受けている間は、位相追従の処理、すなわち位相差信号をローパス処理して、値が徐々に変化する周波数信号を出力する。また、ローパスフィルタ１０２は、ホールド信号「１」を受けている間は、出力する周波数信号の値を変化させない。すなわち、ローパスフィルタ１０２は、位相差信号に基づく追従動作を行うことなく、ホールド信号「１」を受けた時点における周波数信号の値を固定して出力し続ける。

ホールド判定部１０８は、生成クロックが外部クロックに同期（ロック）している状況（ロック信号「１」）で、外部クロックの位相ないし周波数がゆらぐ（ハイ時間またはロー時間が所定幅以上変動する）と、ホールド信号を直ちに「１」に変化させて発振周波数を固定する。このとき、外部クロックの周波数レンジが変化していなければ（周波数判定信号が「１」が継続）、ミュート判定部１０６はミュート信号「０」の出力を継続し、オーディオ信号のミュートは行われない。また、生成クロックの発振周波数が固定されている状況（ホールド信号「１」）で、外部クロックが設定された周波数レンジの何れかに入ってきたときは、ホールド判定部１０８はホールド信号を「０」に変化させ、これにより、当該ＰＬＬ回路はその外部クロックへの位相追従を開始する。

図３は、図１のＰＬＬ回路における状態遷移図を示す。このＰＬＬ回路は、［初期状態］３０１、［ホールド状態］３０２、［第１位相追従状態］３０３、［第２位相追従状態］３０４、または［ロック状態］３０５の何れかの状態をとる。図３の各状態は、図１で説明したＰＬＬ回路の各部の状態の１つの組み合わせに対応する。なお、［待機状態］３０６については後述の変形例で説明する。

本ＰＬＬ回路は、起動時（電源オンあるいはリセット時）には［初期状態］３０１をとる。［初期状態］３０１では、回路内の各部の初期化が行われるが、この時点では、安定した生成クロックは保障できないので、ミュート信号「１」が出力される。［初期状態］３０１からの移行条件を説明する。まず、周波数判定部１０５により外部クロックの供給が検出されていないか、または、外部クロックは検出されているがその周波数が設定されている周波数レンジの何れにも含まれない場合は、指定されている１の特定周波数（複数の特定周波数が指定されている場合は、一番高い（または低い）周波数を選択する等の方法で、そのうちの１つを適宜選択する）を示す周波数信号を出力するようにローパスフィルタ１０２を設定するとともに、ミュート信号「０」を出力するようにミュート判定部１０６を初期設定し、その後［ホールド状態］３０２へ移行する（矢印３１１）。外部クロックが検出されており、かつ、該外部クロックの周波数が上記周波数レンジのうちの１つに含まれている場合は、ローパスフィルタ１０２の周波数信号を、その外部クロックの周波数レンジに応じた初期値（例えば、特定周波数）に設定し、［第１位相追従状態］３０３へ移行する（矢印３１２）。

［ホールド状態］３０２では、ローパスフィルタ１０２は、値の固定された周波数信号を出力する。すなわち、［ホールド状態］３０２に入った時点でローパスフィルタ１０２が出力している周波数信号をそのまま継続して出力し続ける。［ホールド状態］３０２では、位相の追従は行わず、発振部１０３は、［ホールド状態］３０２に入った時点の周波数の生成クロックを継続して出力し続ける。また、この状態では、ミュート判定部１０６はミュート信号「０」の出力を継続し、後述する信号処理部４１２ではオーディオ信号のミュートが行われない。

［ホールド状態］３０２からの移行条件を説明する。［ホールド状態］３０２において、周波数判定部１０５により外部クロックの供給が検出され、かつ、該外部クロックの周波数が設定された周波数レンジの何れかに含まれていた場合、次のように［第１位相追従状態］３０３または［第２位相追従状態］３０４に移行する。まず、外部クロックの周波数レンジが現在の生成クロックの周波数レンジと異なるとき（すなわち、ローパスフィルタ１０２が現在出力している周波数信号が示す周波数の周波数レンジが、周波数判定部１０５で検出された外部クロックの周波数レンジと異なるとき）は、ローパスフィルタ１０２を、検出した外部クロックの周波数レンジに対応する初期値（例えば、特定周波数）を示す周波数信号を出力するように設定し、［第１位相追従状態］３０３に移行する（矢印３１３）。この場合、周波数判定部１０５が外部クロックの周波数が変化したと判定した時点で周波数判定信号「０」を出力するので、ミュート判定部１０６はミュート信号「１」を出力し、直ちにミュートが実行される。一方、外部クロックの周波数レンジが現在の生成クロックの周波数レンジと同じとき（すなわち、現在出力している周波数信号が示す周波数の周波数レンジが、検出された外部クロックの周波数レンジと同じとき）は、そのまま［第２位相追従状態］に移行する（矢印３１４）。

［第１位相追従状態］３０３では、位相差検出部１０１、ローパスフィルタ１０２、および発振部１０３による位相追従が行われる。すなわち、ローパスフィルタ１０２が位相差検出部１０１からの位相差信号に基づいて周波数信号を増減する。具体的には、ローパスフィルタ１０２は、直前の周波数信号（過去値）に、時定数が乗算された位相差信号を加算する（位相差信号をフィードバックする）ことにより、新たな周波数信号（現在値）を生成する。このとき、ローパスフィルタ１０２の時定数は、ロックがかかり始めるまでは、速い追従速度となるような値が設定される。また、ロックがかかっていない（ロック信号は「０」）のでミュート判定部１０６からはミュート信号「１」が出力され、ミュートが行われる。［第１位相追従状態］３０３ではミュートを行うので、ローパスフィルタ１０２の追従速度を速くしても問題はない。

［第１位相追従状態］３０３からの移行条件を説明する。［第１位相追従状態］３０３において、ロック判定部１０４により生成クロックが外部クロックに同期していることを検出した場合は、［ロック状態］３０５に移行する（矢印３１５）。外部クロックの供給が検出されないか、または、外部クロックが設定されている周波数レンジのうちの何れにも含まれない場合（有効な外部クロックでない場合）は、［初期状態］３０１に移行する（矢印３１６）。なお、この場合は、［初期状態］３０１に移行する代わりに、上述の特定周波数（複数ある場合はそのうちの１つ）の生成クロックが発振されるような固定の周波数信号を出力するようにローパスフィルタ１０２を設定するとともに、ミュート信号「０」を出力するようミュート判定部１０６を設定し、［ホールド状態］３０２へ移行するようにしてもよい。

［第２位相追従状態］３０４では、［第１位相追従状態］３０３と同様に生成クロックの位相を外部クロックの位相に追従させる制御を行う。ここでは、ミュート判定部１０６がミュート信号「０」を出力しており、オーディオ信号はミュートされずに出力される。従って、ローパスフィルタ１０２には、長い時定数、すなわち、遅い追従速度が設定され、出力するオーディオ信号の品質が、サンプリングクロックの急激な変動で悪化するのを防止している。

［第２位相追従状態］３０４からの移行条件を説明する。［第２位相追従状態］３０４において、ロック判定部１０４により生成クロックが外部クロックに同期していることを検出した場合は、［ロック状態］３０５に移行する（矢印３１７）。外部クロックが別の周波数レンジに変わったことが検出された場合は、ローパスフィルタ１０２の周波数信号に、その周波数レンジに対応する初期値を設定し、［第１位相追従状態］３０３に移行する（矢印３１８）。なお、矢印３１８で［第１位相追従状態］３０３に移行する場合は、周波数判定部１０５が外部クロックの周波数が変わったと判定した時点で周波数判定信号「０」を出力するので、ミュート判定部１０６はミュート信号「１」を出力し、直ちにミュートが実行される。「外部クロックが別の周波数レンジに変わった」というのは、入力する外部クロックの周波数が変わって、設定されている何れの周波数レンジにも含まれなくなった場合と、周波数レンジが複数設定されている場合に、外部クロックの周波数が、設定されている１つの周波数レンジから設定されている別の周波数レンジに変化した場合の両方を含む。［第２位相追従状態］３０４において、外部クロックが検出されなくなったら、［ホールド状態］３０２に移行する（矢印３１９）。

［ロック状態］３０５では、［第２位相追従状態］３０４と同様に、生成クロックの位相を外部クロックの位相に追従させる制御を行う。ローパスフィルタ１０２の追従速度を決定する時定数は、常時、遅い追従速度となるような時定数を設定する。［ロック状態］３０５では、ミュート判定部１０６はミュート信号「０」を出力し、これによりミュートは行われない。

なお、［ロック状態］３０５と［第２位相追従状態］３０４とは、同様の位相追従動作を行いミュートを行わない点で同じであるが、［ロック状態］３０５では（生成クロックと外部クロックの位相が同期されてロックされていることが確認されて）ロック判定部１０４がロック信号「１」を出力しているのに対し、［第２位相追従状態］３０４では（［ホールド状態］３０２を介しているのでロックが解除され）ロック信号「０」を出力している点が異なる。

［ロック状態］３０５からの移行条件を説明する。［ロック状態］３０５において、ハイ時間またはロー時間の変動が所定値以上であることが検出されたら、ホールド判定部１０８がホールド信号「１」を出力し、［ホールド状態］３０２に移行する（矢印３２０）。［ロック状態］３０５において、ロックが外れたことが検出されたり、外部クロックが検出されなくなった場合にも、［ホールド状態］３０２に移行すべきであるが、ホールド判定部１０８のハイ時間乃至ロー時間に基づくホールド開始の判定は、常に、ロック判定部１０４によるアンロックの判定や、周波数判定部１０５による外部クロックなしの判定より先に行えるので、ここでの移行は、ハイ時間乃至ロー時間に基づく判定だけでも十分である。

図４は、上記実施形態のＰＬＬ回路を適用したオーディオ装置の全体図である。４０１は、サンプリングクロック（外部クロック）に同期したデジタルのオーディオ信号を出力するオーディオソースである。例えば、マイク等からのアナログのオーディオ信号をデジタルに変換して出力するＡ／Ｄ変換器、録音されているデジタルのオーディオ信号を再生する再生器などである。４０２は、オーディオソース４０１からデジタルのオーディオ信号と外部クロックとを入力し、該外部クロックに同期したサンプリングクロック（生成クロック）に同期して、該オーディオ信号に対して種々の信号処理を施し、処理済みのオーディオ信号を出力するオーディオ装置である。４０３は、オーディオ装置４０２から出力されるオーディオ信号を受信するオーディオシンクであり、例えば受信したオーディオ信号をＤＡ変換してスピーカやヘッドフォンなどで放音する装置である。

オーディオ装置４０２は、上述の実施形態のＰＬＬ回路４１１を備える。ＰＬＬ回路４１１は、オーディオ信号に伴う外部クロックに同期し、周波数・位相が安定した生成クロックを出力する。信号処理部４１２は、外部クロックに同期した生成クロックに同期して種々の信号処理を行うので、オーディオソース４０１からのオーディオ信号を、ＳＲＣ（サンプルレート変換器）で変換することなく、直接に信号処理することができる。ＰＬＬ回路４１１が出力するミュート信号はミュート回路４１３に入力する。ミュート回路４１３は、ミュート信号が「１」のとき、信号処理部４１２からのオーディオ信号をミュートし、無音のオーディオ信号（音量レベルがゼロ）を出力する、すなわち、実質的に音を表わすオーディオ信号が出力されないようにする。また、ミュート信号が「０」のとき、信号処理部４１２からのオーディオ信号をスルーしてオーディオシンク４０３に出力する。これにより、オーディオシンク４０３に対して、有音の、音量レベルがゼロでないオーディオ信号が出力される。

上記実施形態の第１の変形例を説明する。第１の変形例は、起動時に、設定された周波数レンジの外部クロック（有効な外部クロック）が供給されるまで、サンプリングクロックを生成せず待機するものである。ここでは、図３の状態遷移図に［待機状態］３０６を追加する。そして、［初期状態］３０１において、設定された何れの周波数レンジでも外部クロックが検出されていない場合は、そのまま［待機状態］３０６へ移行する（矢印３２１）。［待機状態］３０６は、設定された何れの周波数レンジの外部クロックも検出されていない状態であり、周波数判定部１０４は周波数判定信号「０」を出力する。このとき、ミュート判定部１０６は、ミュート信号「１」を出力しているので、オーディオ信号のミュートが行われる。［待機状態］３０６において、外部クロックが設定された何れかの周波数レンジにあることが検出されたら、ローパスフィルタ１０２を、その検出された周波数レンジに対応する初期値の周波数信号を出力するよう設定し、［第１位相追従状態］３０３に移行する（矢印３２２）。第１の変形例では、矢印３１１による［ホールド状態］３０２への移行は無く、矢印３１９，３２０の何れかで［ホールド状態］３０２へ移行するので、［ホールド状態］３０２で出力される生成クロックの周波数は、常に、直前に供給されていた外部クロックと略同じ周波数であり、外部クロックが供給されていない周波数の生成クロックが出力されることはない。

上記実施形態の第２の変形例を説明する。第２の変形例では、上記の［待機状態］３０６が追加された上で、起動時に外部クロックなしのとき、ホールドするのか、あるいは待機するのかを、ユーザが予め選択するようになっている。そして、［初期状態］３０１において、設定された周波数レンジの外部クロック（有効な外部クロック）が検出されていない場合、「待機」が選択されていれば、そのまま［待機状態］３０６へ移行し（矢印３２１）、「ホールド」が選択されていれば、ローパスフィルタ１０２を、指定された１の特定周波数を示す周波数信号を出力するよう設定するとともに、ミュート判定部１０６を、ミュート信号「０」を出力するよう設定して、［ホールド状態］３０２に移行する（矢印３１１）。一方、［初期状態］３０１において、設定された周波数レンジの外部クロック（有効な外部クロック）が検出されているときは、ローパスフィルタ１０２を、その外部クロックの周波数レンジの初期値を示す周波数信号を出力するよう設定し、［第１位相追従状態］３０３へ移行する（矢印３１２）。このように、第２の変形例では、起動時に有効な外部クロックが供給されていない場合に、とりあえず独自の周波数で生成クロックの出力を開始するか、有効な外部クロックの供給を待ってから生成クロックの出力を開始するかを、ユーザが適宜選択できる。

上記実施形態の第３の変形例を説明する。第３の変形例では、「外部クロックへの同期を行う／行わない」をユーザが選択できるようにする。状態遷移図には［固定状態］を追加する（不図示）。［固定状態］では、ローパスフィルタ１０２は上記特定周波数（複数あるときはその中の１つ）に対応する周波数信号を固定的に出力するものとし、位相の追従を行わない。また、ミュートは行わなず、信号処理部４１２からのオーディオ信号が出力されるようにする。実際の起動時には、ユーザにより「外部クロックへの同期を行う」が選択されていた場合は、上述の実施形態の動作を行う。ユーザにより「外部クロックへの同期を行わない」が選択されていた場合は、起動後直ちに［固定状態］に移行する。［固定状態］からの移行条件は無い。ユーザにより「外部クロックへの同期を行う」が選択されるまで、［固定状態］に留まるものとする。

上記実施形態およびその変形例では、ユーザが、予め、オーディオソースで想定される外部クロックの周波数レンジに基づいて、１乃至複数の特定周波数を個別に指定し、指定された特定周波数に対応する周波数レンジが設定されるようになっていたが、これについては、様々のバリエーションがある。例えば、ユーザが指定できる特定周波数を１つだけに限定して、常に、１つの周波数レンジが設定されるようにしてもよい。その場合、一旦、［ロック状態］３０５に入った後は、［ロック状態］３０５、［ホールド状態］３０２、および［第２位相追従状態］３０４の３状態の間での遷移が起こるのみとなり、オーディオ信号のミュートが起こらなくなる。

或いは、ユーザからの特定周波数の指定は受け付けず、追従できる全周波数レンジを設定するようにしてもよい。追従可能な何れの周波数レンジの外部クロックにも自動追従して、生成クロックが出力される。

或いは、特定周波数の指定を個別に受け付けるのではなく、特定周波数の組み合わせを複数セット用意しておき、ユーザがその中から１つのセットを選択し、選択されたセットに含まれる１乃至複数の特定周波数に対応する周波数レンジを設定するようにしてもよい。

さらに、それらバリエーションの何れでも動作できるようにしておき、何れで動作させるかを、ユーザが選択するようにしてもよい。

１０１…位相差検出部、１０２…ローパスフィルタ、１０３…発振部、１０４…ロック判定部、１０５…周波数判定部、１０６…ミュート判定部、１０７…クロック幅検出部、１０８…ホールド判定部。

Claims (4)

1. 外部からデジタルの音信号とともに供給されるサンプリングクロックである外部クロックを受け取り、該外部クロックに同期したサンプリングクロックである生成クロックを生成するＰＬＬ回路であって、
   前記生成クロックの位相が前記外部クロックの位相に同期しているか否かを検出する第１検出手段と、
   前記外部クロックの立上りから立下りまでのハイ時間および立下りから立上りまでのロー時間の少なくとも一方を計測する計測手段と、
   今回計測されたハイ時間またはロー時間、および、今回以前に計測された過去のハイ時間またはロー時間に基づいて、所定レベル以上のハイ時間またはロー時間の変動の有無を検出する第２検出手段と、
   前記第１検出手段が前記生成クロックと前記外部クロックとが同期していることを検出している状態で、前記第２検出手段が前記ハイ時間またはロー時間の前記所定レベル以上の変動が有ったことを検出したとき、前記生成クロックの周波数をその時点で出力している周波数に固定して該生成クロックの出力を継続するホールド手段と
   を備えることを特徴とするＰＬＬ回路。
2. 請求項１に記載のＰＬＬ回路において、
   前記ホールド手段により周波数を固定した生成クロックの出力を継続している間、音信号のミュートをしないミュート手段を
   さらに備えることを特徴とするＰＬＬ回路。
3. 請求項１に記載のＰＬＬ回路において、
   前記外部クロックの周波数が、ユーザにより設定された任意の数の周波数レンジの何れかに含まれるかを判定する周波数判定手段と、
   前記ホールド手段により周波数を固定した生成クロックの出力を継続している場合は音信号のミュートをせず、前記周波数判定手段により、前記外部クロックの周波数が前記周波数レンジの何れにも含まれない、または、別の周波数レンジに変更されたと判定された場合は音信号をミュートするミュート手段とを
   さらに備えることを特徴とするＰＬＬ回路。
4. 請求項３に記載のＰＬＬ回路において、
   前記ホールド手段は、前記周波数判定手段により前記外部クロックの周波数が前記周波数レンジの何れかに含まれたと判定されたとき、前記周波数を固定した生成クロックの出力を停止して、前記フェーズロックループによる位相追従動作を再開することを特徴とするＰＬＬ回路。

Images