[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102385488B1 - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR102385488B1
KR102385488B1 KR1020160051301A KR20160051301A KR102385488B1 KR 102385488 B1 KR102385488 B1 KR 102385488B1 KR 1020160051301 A KR1020160051301 A KR 1020160051301A KR 20160051301 A KR20160051301 A KR 20160051301A KR 102385488 B1 KR102385488 B1 KR 102385488B1
Authority
KR
South Korea
Prior art keywords
gas
plasma
processing
mask
film
Prior art date
Application number
KR1020160051301A
Other languages
English (en)
Other versions
KR20160127674A (ko
Inventor
요시히데 기하라
도모유키 오이시
도루 히사마츠
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160127674A publication Critical patent/KR20160127674A/ko
Application granted granted Critical
Publication of KR102385488B1 publication Critical patent/KR102385488B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(과제) 피처리체를 처리하는 방법을 제공한다.
(해결 수단) 일 실시 형태의 방법은, 피처리체를 수용한 처리 용기 내에, 실리콘 함유 가스를 포함하는 제 1 가스를 공급하는 제 1 공정과, 제 1 공정의 실행 후에, 처리 용기 내에서 희가스의 플라즈마를 생성하는 제 2 공정과, 제 2 공정의 실행 후에, 처리 용기 내에서 산소 가스를 포함하는 제 2 가스의 플라즈마를 생성하는 제 3 공정과, 제 3 공정의 실행 후에, 처리 용기 내에서 희가스의 플라즈마를 생성하는 제 4 공정을 포함한다. 이 방법에서는, 제 1~제 4 공정을 포함하는 시퀀스가 반복하여 실행되는 것에 의해, 실리콘 산화막이 형성된다. 또한, 이 방법에서는, 제 2 공정, 제 3 공정, 및 제 4 공정 중 적어도 어느 한쪽에 있어서, 용량 결합형의 플라즈마 처리 장치의 상부 전극에 음의 직류 전압이 인가된다.

Description

피처리체를 처리하는 방법{METHOD FOR PROCESSING TARGET OBJECT}
본 발명의 실시 형태는, 피처리체를 처리하는 방법에 관한 것이다.
반도체 디바이스라고 하는 전자 디바이스의 제조 프로세스에서는, 플라즈마 처리 장치를 이용하여 피처리체의 플라즈마 처리가 행해지는 일이 있다. 플라즈마 처리에 있어서는, 제품의 결함의 요인이 될 수 있는 파티클의 발생을 억제할 것이 요구된다.
파티클은, 플라즈마가 생성되는 처리 공간을 구획하는 플라즈마 처리 장치의 내벽면으로부터 발생할 수 있다. 내벽면으로부터의 파티클의 발생을 억제하기 위한 하나의 대책은, 정기적으로 내벽면을 제공하는 부재를 교환하는 것이다. 또한, 내벽면으로부터의 파티클의 발생을 억제하기 위한 다른 대책은, 피처리체의 플라즈마 처리의 실행 전에 내벽면에 피막을 형성하는 것이다. 후자, 즉, 피처리체의 플라즈마 처리의 실행 전에 내벽면에 피막을 형성하는 기술은, 예컨대, 하기의 특허 문헌 1~3에 기재되어 있다.
그런데, 플라즈마 처리의 일종으로서, 플라즈마 에칭이 있다. 플라즈마 에칭은, 피에칭층상에 마련된 마스크의 패턴을 해당 피에칭층에 전사하기 위해 행해진다. 마스크로서는, 일반적으로, 레지스트 마스크가 이용된다. 레지스트 마스크는, 포토리소그래피 기술에 의해 형성된다. 따라서, 피에칭층에 형성되는 패턴의 한계 치수는, 포토리소그래피 기술에 의해 형성되는 레지스트 마스크의 해상도에 의존한다. 그렇지만, 레지스트 마스크의 해상도에는 한계, 즉 해상 한계가 있다.
한편, 전자 디바이스의 고집적화에 대한 요구가 더욱 더 높아지고 있고, 레지스트 마스크의 해상 한계보다 작은 치수의 패턴을 형성하는 것이 요구되게 되고 있다. 이 때문에, 특허 문헌 4에 기재되어 있는 바와 같이, 레지스트 마스크상에 실리콘 산화막을 형성하는 것에 의해, 해당 레지스트 마스크의 치수를 조정하고, 해당 레지스트 마스크에 의해 제공되는 개구의 폭을 축소하는 기술이 제안되어 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2014-53644호 공보
(특허 문헌 2) 미국 특허 제 7204913호 명세서
(특허 문헌 3) 일본 특허 공개 2007-165479호 공보
(특허 문헌 4) 일본 특허 공개 2011-82560호 공보
상술한 바와 같이 치수가 조정된 마스크를 이용하여 행해지는 플라즈마 에칭에 있어서도 파티클의 발생이 억제될 필요가 있다. 따라서, 플라즈마 처리 장치의 내벽면에 피막을 마련할 것이 요구된다. 또한, 이와 같은 피막을 내벽면의 전체 영역에 형성하는 것이 아니고, 해당 피막을 내벽면에 선택적으로 형성할 것도 요구된다. 또한, 피막의 형성에 의해 피처리체의 처리에 요하는 시간이 증가하는 것을 피할 것도 요구된다. 즉, 스루풋의 저하를 억제할 것도 요구된다.
따라서, 마스크의 치수의 조정을 포함하는 피처리체의 처리에 있어서, 플라즈마 처리 장치의 내벽면에 선택적으로 피막을 형성하고, 또한, 스루풋의 저하를 억제하는 것이 필요하다.
일 양태에서는, 용량 결합형의 플라즈마 처리 장치를 이용하여 피처리체를 처리하는 방법이 제공된다. 피처리체는, 마스크를 갖는다. 플라즈마 처리 장치는, 처리 용기, 탑재대, 및 상부 전극을 갖는다. 처리 용기는, 처리 공간을 제공하도록 구성되어 있다. 탑재대는, 그 위에 피처리체가 탑재되도록 구성되어 있고, 하부 전극을 포함하고 있다. 상부 전극은, 천판을 포함한다. 천판은, 실리콘제이고, 처리 용기 내의 처리 공간을 사이에 두고 탑재대에 면하고 있다. 이 방법은, (a) 피처리체를 수용한 처리 용기 내에, 실리콘 함유 가스를 포함하는 제 1 가스를 공급하는 제 1 공정과, (b) 제 1 공정의 실행 후에, 처리 용기 내에서 희가스의 플라즈마를 생성하는 제 2 공정과, (c) 제 2 공정의 실행 후에, 처리 용기 내에서 산소 가스를 포함하는 제 2 가스의 플라즈마를 생성하는 제 3 공정과, (d) 제 3 공정의 실행 후에, 처리 용기 내에서 희가스의 플라즈마를 생성하는 제 4 공정을 포함한다. 이 방법에서는, 제 1~제 4 공정을 포함하는 시퀀스가 반복하여 실행되는 것에 의해, 실리콘 산화막이 형성된다. 또한, 이 방법에서는, 제 2 공정, 제 3 공정, 및 제 4 공정의 적어도 어느 한쪽에 있어서, 상부 전극에 음의 직류 전압이 인가된다.
일 양태와 관련되는 방법에서는, 시퀀스 중의 제 1 공정에 있어서 실리콘을 포함하는 전구체가 피처리체상에 형성되고, 해당 시퀀스 중의 제 3 공정에서 전구체가 산화한다. 따라서, 이 방법에 의하면, 시퀀스의 반복 횟수에 따른 막 두께를 갖는 실리콘 산화막이, 피처리체상에 형성된다. 이것에 의해, 마스크의 치수가 조정된다. 또한, 해당 실리콘 산화막은, 플라즈마 처리 장치의 처리 공간을 구획하는 내벽면에도 형성된다. 단, 천판의 표면에 형성되는 막, 즉, 실리콘 함유막 또는 실리콘 산화막은, 상부 전극에 인가되는 음의 직류 전압에 의해 양이온이 해당 막에 충돌하는 것에 의해, 제거된다. 따라서, 이 방법에 의하면, 처리 공간을 구획하는 내벽면의 전체 영역 중 천판 이외의 영역에 선택적으로 실리콘 산화막을 피막으로서 형성하는 것이 가능하다. 또한, 이 방법에서는, 마스크의 치수의 조정을 위한 시퀀스의 실행시에 내벽면에 피막이 형성되므로, 스루풋의 저하를 억제하는 것도 가능하다.
또한, 상기 방법에서는, 제 1 공정과 제 3 공정의 사이의 제 2 공정에 있어서, 희가스 원자의 활성종에 의해 전구체 표면에 있어서의 결합이 활성화된다. 또한, 제 4 공정에 있어서, 실리콘 산화막의 표면의 결합이 활성화된다. 이것에 의해, 실리콘 산화막 중의 Si-O의 네트워크에 있어서의 산소 결손이 해소된다. 따라서, 형성되는 실리콘 산화막이 치밀화되고, 높은 밀도를 갖는 것이 된다. 이것에 의해, 높은 어스펙트비의 개구를 제공하는 마스크를 갖는 피처리체이더라도, 높은 면 내 균일성과 컨포멀한 피복성을 갖는 실리콘 산화막이, 해당 피처리체의 표면상에 형성된다. 즉, 피처리체의 표면상에 형성되는 실리콘 산화막의 막 두께의 격차가 저감된다. 또, 컨포멀한 피복성이란, 마스크의 상면의 위의 실리콘 산화막의 막 두께, 개구를 구획하는 마스크의 측면을 따른 실리콘 산화막의 막 두께(폭), 및, 개구의 저면상의 실리콘 산화막의 막 두께의 서로의 차이가 작은 것을 말한다.
일 실시 형태에서는, 실리콘 함유 가스는 아미노실란 가스이더라도 좋다. 이 실시 형태에서는, 제 1 공정에 있어서 플라즈마는 생성되지 않더라도 좋다.
일 실시 형태에서는, 실리콘 함유 가스는 할로겐화규소 가스이더라도 좋고, 이 실시 형태의 제 1 공정에서는, 제 1 가스의 플라즈마가 생성된다. 할로겐화규소 가스, 예컨대, SiCl4 가스, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스는, 상온에서 기화 상태에 있으므로, 전용의 기화기를 이용하지 않고 전구체를 피처리체상 및 플라즈마 처리 장치의 내벽면에 퇴적시키는 것이 가능하게 된다.
일 실시 형태에서는, 제 1 공정, 제 2 공정, 제 3 공정, 및 제 4 공정이 차례로 연속하여 실행되고, 제 1 공정, 제 2 공정, 제 3 공정, 및 제 4 공정에 걸쳐서, 희가스의 플라즈마가 생성된다. 이 실시 형태에 의하면, 제 1 공정과 제 3 공정의 사이, 제 3 공정과 다음의 제 1 공정의 사이에 있어서 처리 용기 내의 공간의 퍼지를 별도로 행할 필요가 없다. 또한, 플라즈마의 안정화를 위한 기간도 생략하는 것이 가능하게 된다. 따라서, 스루풋이 더욱 개선된다.
일 실시 형태에서는, 제 4 공정에 있어서 처리 용기 내에 공급되는 희가스의 유량이, 제 3 공정에 있어서 처리 용기 내에 공급되는 희가스의 유량보다 큰 유량으로 설정된다. 이 실시 형태에서는, 제 3 공정에 있어서 사용된 산소 가스를 처리 용기 내의 공간으로부터 고속으로 배출하는 것이 가능하게 된다. 따라서, 스루풋이 더욱 개선된다. 또, 제 4 공정에 있어서 처리 용기 내에 공급되는 희가스의 유량은, 제 3 공정에 있어서 처리 용기 내에 공급되는 희가스의 유량의 5배 이상의 유량으로 설정되더라도 좋다. 이러한 유량의 희가스가 제 4 공정에 있어서 이용되는 것에 의해, 제 3 공정에 있어서 사용된 산소 가스를 처리 용기 내로부터 더욱 고속으로 배출하는 것이 가능하게 된다.
일 실시 형태의 제 1 공정에서는, 처리 용기 내의 압력이 13.33㎩ 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100W 이하인 고압 저전력의 조건이 설정되더라도 좋다. 이와 같은 고압 또한 저파워의 조건으로 플라즈마를 생성하는 것에 의해, 과잉의 할로겐 원소의 활성종의 발생을 억제할 수 있다. 이것에 의해, 마스크의 손상, 및/또는, 이미 형성되어 있는 실리콘 산화막의 손상을 억제하는 것이 가능하게 된다. 또한, 피처리체상의 위치에 의한 실리콘 산화막의 막 두께의 격차를 저감하는 것이 가능하게 된다. 또한, 마스크가 밀(密)하게 마련되어 있는 영역 및 성기게(粗) 마련되어 있는 영역이 존재하는 경우에, 즉, 마스크의 패턴에 조밀(粗密)이 존재하는 경우에, 양쪽의 영역에 형성되는 실리콘 산화막의 막 두께의 차이를 저감하는 것이 가능하다.
일 실시 형태의 제 1 공정에서는, 이온 인입용의 고주파 바이어스가 하부 전극에 공급되지 않는다. 이 실시 형태에 의하면, 요철부의 마스크 형상에 대하여 마스크의 상면 및 측면, 및 해당 마스크의 베이스의 표면의 각각에 형성되는 실리콘 산화막의 막 두께의 균일성이 보다 향상된다.
일 실시 형태에서는, 피처리체는, 유기막을 더 갖고, 상기 마스크는 그 유기막상에 마련되어 있더라도 좋다. 이 실시 형태의 방법은, 처리 용기 내에서 발생시킨 플라즈마에 의해, 마스크의 측벽을 따라서 형성된 실리콘 산화막의 부분 영역이 남도록, 실리콘 산화막을 에칭하는 공정과, 처리 용기 내에서 발생시킨 플라즈마에 의해, 유기막을 에칭하는 공정을 더 포함할 수 있다. 이 방법에 의하면, 플라즈마 처리 장치의 내벽면에 피막이 형성되어 있으므로, 유기막의 에칭시에 생성되는 플라즈마에 기인하는 내벽면으로부터의 파티클의 발생이 억제된다.
일 실시 형태에서는, 피처리체는, 실리콘 산화막인 피에칭층을 더 갖고, 유기막은 그 피에칭층상에 마련되어 있다. 이 실시 형태의 방법은, 유기막을 에칭하는 상기 공정의 실행 후에, 처리 용기 내에서 발생시킨 플라즈마에 의해, 피에칭층을 에칭하는 공정을 더 포함할 수 있다. 이 실시 형태에 의하면, 피에칭층의 에칭시에, 플라즈마 처리 장치의 내벽면에 형성되어 있는 실리콘 산화막도 제거된다.
일 실시 형태에 있어서, 피처리체는, 유기막상에 마련된 실리콘 함유 반사 방지막을 더 갖고, 마스크는, 반사 방지막상에 마련된 레지스트 마스크이다. 이 실시 형태의 방법은, 실리콘 산화막을 에칭하는 상기 공정의 실행 후, 유기막을 에칭하는 상기 공정의 실행 전에, 처리 용기 내에서 발생시킨 플라즈마에 의해, 반사 방지막을 에칭하는 공정을 더 포함하고 있더라도 좋다.
일 실시 형태의 방법은, 제 1~제 4 공정을 포함하는 시퀀스를 반복하여 실행하기 전에, 처리 용기 내에서 플라즈마를 발생시켜, 상부 전극에 음의 직류 전압을 인가하는 것에 의해, 마스크에 이차 전자를 조사하는 공정을 더 포함하고 있더라도 좋다. 이 실시 형태에 의하면, 레지스트 마스크를 개질하고, 후속의 공정에 의한 레지스트 마스크의 손상을 억제하는 것이 가능하다.
일 실시 형태의 방법은, 제 1~제 4 공정을 포함하는 시퀀스를 반복하여 실행하기 전에, 처리 용기 내에서 발생시킨 플라즈마에 의해, 그 위에 레지스트 마스크를 갖는 반사 방지막을 에칭하는 공정으로서, 그 반사 방지막으로 상기 마스크가 형성되는, 그 공정을 더 포함하고 있더라도 좋다.
일 실시 형태의 방법은, 반사 방지막을 에칭하는 상기 공정의 실행 전에, 처리 용기 내에서 플라즈마를 발생시켜, 상부 전극에 음의 직류 전압을 인가하는 것에 의해, 레지스트 마스크에 이차 전자를 조사하는 공정을 더 포함하고 있더라도 좋다. 이 실시 형태에 의하면, 레지스트 마스크를 개질하고, 후속의 공정에 의한 레지스트 마스크의 손상을 억제하는 것이 가능하다.
일 실시 형태의 방법은, 반사 방지막을 에칭하는 상기 공정의 실행 후, 또한, 제 1~제 4 공정을 포함하는 시퀀스를 반복하여 실행하기 전에, 피처리체상에 산화실리콘제의 보호막을 형성하는 공정을 더 포함하고 있더라도 좋다. 이 실시 형태에 의하면, 제 3 공정에 있어서 생성되는 산소 가스의 플라즈마로부터 유기막을 보호하는 것이 가능하다.
이상 설명한 바와 같이, 마스크의 치수의 조정을 포함하는 피처리체의 처리에 있어서, 플라즈마 처리 장치의 내벽면에 선택적으로 피막을 형성하고, 또한, 스루풋의 저하를 억제하는 것이 가능하게 된다.
도 1은 일 실시 형태와 관련되는 피처리체를 처리하는 방법을 나타내는 흐름도이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도면이다.
도 3은 도 1에 나타내는 방법의 실시 전의 피처리체의 상태 및 플라즈마 처리 장치의 상태를 개략적으로 나타내는 단면도이다.
도 4는 도 1에 나타내는 방법의 실시의 도중 단계에 있어서의 피처리체의 상태 및 플라즈마 처리 장치의 상태를 개략적으로 나타내는 단면도이다.
도 5는 상부 전극에 음의 직류 전압을 인가했을 때의 양이온의 거동을 나타내는 도면이다.
도 6은 도 1에 나타내는 방법의 실시의 도중 단계에 있어서의 피처리체의 상태 및 플라즈마 처리 장치의 상태를 개략적으로 나타내는 단면도이다.
도 7은 도 1에 나타내는 방법의 실시의 종료시의 피처리체의 상태 및 플라즈마 처리 장치의 상태를 개략적으로 나타내는 단면도이다.
도 8은 도 1에 나타내는 방법에 관련되는 타이밍 차트이다.
도 9는 다른 실시 형태와 관련되는 피처리체를 처리하는 방법을 나타내는 흐름도이다.
도 10은 도 9에 나타내는 방법에 있어서의 플라즈마의 생성 및 희가스의 가스 유량에 관한 타이밍 차트이다.
도 11은 도 1에 나타내는 방법 또는 도 9에 나타내는 방법을 포함하는 피처리체를 처리하는 방법의 일 실시 형태를 나타내는 흐름도이다.
도 12는 도 11에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 13은 도 11에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 14는 도 1에 나타내는 방법 또는 도 9에 나타내는 방법을 포함하는 피처리체를 처리하는 방법의 다른 실시 형태를 나타내는 흐름도이다.
도 15는 도 14에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 16은 도 14에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
이하, 도면을 참조하여 여러 가지의 실시 형태에 대하여 상세하게 설명한다. 또, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은 일 실시 형태와 관련되는 피처리체를 처리하는 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법 MTA는, 피처리체(이하, 「웨이퍼 W」라고 하는 일이 있다)의 레지스트 마스크의 치수를 조정하여, 해당 레지스트 마스크의 개구 폭을 축소하는 것을 포함하는 방법이다. 일 실시 형태의 방법 MTA에서는, 일련의 공정을 단일 플라즈마 처리 장치를 이용하여 실행하는 것이 가능하다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도면이다. 도 2에는, 피처리체를 처리하는 방법의 여러 가지의 실시 형태에서 이용 가능한 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 나타나 있다. 도 2에 나타내는 플라즈마 처리 장치(10)는, 용량 결합형의 플라즈마 에칭 장치이다. 플라즈마 처리 장치(10)는, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 대략 원통 형상을 갖고 있다. 처리 용기(12)는, 예컨대, 알루미늄으로 구성되어 있다. 또한, 처리 용기(12)의 내벽면, 즉, 해당 처리 용기(12)의 내부 공간을 구획하는 벽면에는, 양극 산화 처리가 실시되어 있다. 또한, 처리 용기(12)의 내벽면은, 산화이트륨이라고 하는 세라믹 재료로 구성된 피복을 포함할 수 있다. 또한, 처리 용기(12)의 측벽(12s)에는 웨이퍼 W의 반입출구(12g)가 마련되어 있다. 이 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다. 이 처리 용기(12)는 접지되어 있다.
처리 용기(12) 내에는, 탑재대 PD가 마련되어 있다. 탑재대 PD는, 그 상면에 있어서 웨이퍼 W를 유지한다. 탑재대 PD는, 지지부(14), 하부 전극 LE, 및 정전 척 ESC를 포함하고 있다. 지지부(14)는, 대략 원통 형상을 갖고 있고, 석영이라고 하는 절연 재료로 구성되어 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 저부로부터 연직 방향으로 연장되고 있다. 이 지지부(14)는, 하부 전극 LE 및 정전 척 ESC를 지지하고 있다.
하부 전극 LE는, 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는, 예컨대 알루미늄이라고 하는 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는, 제 1 플레이트(18a)상에 마련되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제 2 플레이트(18b)상에는, 정전 척 ESC가 마련되어 있다. 정전 척 ESC는, 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 정전 척 ESC의 전극에는, 직류 전원(22)이 스위치(23)를 통해서 전기적으로 접속되어 있다. 이 정전 척 ESC는, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼 W를 흡착한다. 이것에 의해, 정전 척 ESC는, 웨이퍼 W를 유지할 수 있다.
제 2 플레이트(18b)의 주연부상에는, 웨이퍼 W의 에지 및 정전 척 ESC를 둘러싸도록 포커스 링 FR이 배치되어 있다. 포커스 링 FR은, 플라즈마 처리의 균일성을 향상시키기 위해 마련되어 있다. 포커스 링 FR은, 플라즈마 처리에 따라 적당하게 선택되는 재료로 구성되어 있고, 예컨대, 석영으로 구성될 수 있다.
제 2 플레이트(18b)의 내부에는, 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는, 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 통해서 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는, 배관(26b)을 통해서 칠러 유닛에 되돌아간다. 이와 같이, 냉매 유로(24)에는, 냉매가 순환하도록, 공급된다. 이 냉매의 온도를 제어하는 것에 의해, 정전 척 ESC에 의해 지지된 웨이퍼 W의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전 척 ESC의 상면과 웨이퍼 W의 이면의 사이에 공급한다.
또한, 플라즈마 처리 장치(10)에는, 가열 소자인 히터 HT가 마련되어 있다. 히터 HT는, 예컨대, 제 2 플레이트(18b) 내에 묻혀 있다. 히터 HT에는, 히터 전원 HP가 접속되어 있다. 히터 전원 HP로부터 히터 HT에 전력이 공급되는 것에 의해, 탑재대 PD의 온도가 조정되어, 해당 탑재대 PD상에 탑재되는 웨이퍼 W의 온도가 조정되도록 되어 있다. 또, 히터 HT는, 정전 척 ESC에 내장되어 있더라도 좋다.
또한, 플라즈마 처리 장치(10)는, 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 탑재대 PD의 위쪽에 있어서, 해당 탑재대 PD와 대향 배치되어 있다. 하부 전극 LE와 상부 전극(30)은, 서로 대략 평행하게 마련되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통해서, 처리 용기(12)의 상부에 지지되어 있다. 절연성 차폐 부재(32)는, 절연 재료로 구성되어 있고, 예컨대, 석영으로 구성될 수 있다. 상부 전극(30)은, 천판(34) 및 전극 지지체(36)를 포함하고 있다. 천판(34)은 처리 공간 S에 면하고 있고, 해당 천판(34)에는 복수의 가스 토출 구멍(34a)이 마련되어 있다. 이 천판(34)은, 실리콘으로 구성되어 있다.
전극 지지체(36)는, 천판(34)을 착탈이 자유롭게 지지하는 것이고, 예컨대 알루미늄이라고 하는 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는, 수랭 구조를 가질 수 있다. 전극 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 아래쪽으로 연장되고 있다. 또한, 전극 지지체(36)에는, 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해서, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은, 복수의 가스 소스를 갖고 있다. 복수의 가스 소스는, 실리콘 함유 가스의 소스, 산소 가스의 소스, 질소 가스의 소스, 플루오로카본 가스의 소스, 희가스의 소스, 및, 불활성 가스의 소스를 포함할 수 있다. 일 실시 형태에서는, 실리콘 함유 가스는, 아미노실란 가스이다. 또한, 다른 실시 형태에서는, 실리콘 함유 가스는, 할로겐화규소 가스이다. 할로겐화규소 가스로서는, 예컨대, SiCl4 가스가 이용될 수 있다. 또한, 할로겐화규소 가스로서는, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스가 이용되더라도 좋다. 또한, 플루오로카본 가스로서는, CF4 가스, C4F6 가스, C4F8 가스라고 하는 임의의 플루오로카본 가스가 이용될 수 있다. 또한, 희가스로서는, He 가스, Ne 가스, Ar 가스, Kr 가스라고 하는 임의의 희가스가 이용될 수 있다. 또한, 불활성 가스로서는, 한정되는 것은 아니지만, 질소 가스가 이용될 수 있다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러라고 하는 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 통해서, 가스 공급관(38)에 접속되어 있다. 따라서, 플라즈마 처리 장치(10)는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 하나 이상의 가스 소스로부터의 가스를, 개별적으로 조정된 유량으로, 처리 용기(12) 내에 공급하는 것이 가능하다.
처리 용기(12) 내, 또한, 지지부(14)와 처리 용기(12)의 측벽(12s)의 사이에는, 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예컨대, 알루미늄재에 산화이트륨 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다. 이 배기 플레이트(48)에는, 다수의 관통 구멍이 형성되어 있다. 배기 플레이트(48)의 아래쪽에 있어서는, 배기관(52)이 처리 용기(12)의 저부에 접속되어 있다. 이 배기관(52)에는, 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(12) 내의 공간을 소망하는 진공도까지 감압할 수 있다.
또한, 플라즈마 처리 장치(10)는, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은, 플라즈마 생성용의 제 1 고주파를 발생시키는 전원이고, 27~100㎒의 주파수, 일례에 있어서는 40㎒의 고주파를 발생시킨다. 제 1 고주파 전원(62)은, 정합기(66)를 통해서 상부 전극(30)에 접속되어 있다. 정합기(66)는, 제 1 고주파 전원(62)의 출력 임피던스와 부하측(상부 전극(30)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또, 제 1 고주파 전원(62)은, 정합기(66)를 통해서 하부 전극 LE에 접속되어 있더라도 좋다.
제 2 고주파 전원(64)은, 웨이퍼 W에 이온을 끌어들이기 위한 제 2 고주파, 즉 고주파 바이어스를 발생시키는 전원이고, 400㎑~13.56㎒의 범위 내의 주파수, 일례에 있어서는 3.2㎒의 고주파 바이어스를 발생시킨다. 제 2 고주파 전원(64)은, 정합기(68)를 통해서 하부 전극 LE에 접속되어 있다. 정합기(68)는, 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극 LE측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는, 전원(70)을 더 구비하고 있다. 전원(70)은, 상부 전극(30)에 접속되어 있다. 전원(70)은, 처리 공간 S 내에 존재하는 양이온을 천판(34)으로 끌어들이기 위한 음의 직류 전압을, 상부 전극(30)에 인가한다.
이 플라즈마 처리 장치(10)를 이용한 플라즈마 처리의 실행시에는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터의 가스가, 처리 용기(12) 내에 있어서 공급된다. 처리 용기(12) 내에 공급된 가스는, 제 1 고주파 전원(62)으로부터의 고주파에 의해 발생하는 고주파 전계에 의해 여기된다. 이것에 의해, 처리 용기(12) 내의 처리 공간 S에 있어서 플라즈마가 생성된다. 또, 처리 공간 S는, 플라즈마 처리 장치(10)에 있어서 플라즈마가 생성되는 공간이고, 배기 플레이트(48)보다 위쪽의 처리 용기(12) 내의 공간이다. 이 처리 공간 S를 구획하는 플라즈마 처리 장치(10)의 내벽면은, 처리 용기(12)의 측벽(12s)의 내벽면(12i), 탑재대 PD의 표면, 및, 천판(34)의 하면(34i)을 포함하고 있다. 이와 같은 처리 공간 S에 있어서 플라즈마가 생성되면, 이온 및 라디칼이라고 하는 활성종에 의해 탑재대 PD상에 탑재된 웨이퍼 W가 처리된다. 또, 플라즈마 처리에 있어서 웨이퍼 W에 대한 이온의 인입이 필요하게 되는 경우에는, 해당 플라즈마 처리의 실행시에, 제 2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극 LE에 주어지더라도 좋다. 또한, 플라즈마 처리에 있어서 상부 전극(30)에 대한 양이온의 인입이 필요하게 되는 경우에는, 해당 플라즈마 처리의 실행시에, 전원(70)으로부터 상부 전극(30)에 음의 직류 전압이 인가되더라도 좋다.
일 실시 형태에 있어서는, 플라즈마 처리 장치(10)는, 제어부 Cnt를 더 구비할 수 있다. 이 제어부 Cnt는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이고, 플라즈마 처리 장치(10)의 각 부를 제어한다. 구체적으로, 제어부 Cnt는, 밸브군(42), 유량 제어기군(44), 배기 장치(50), 제 1 고주파 전원(62), 정합기(66), 제 2 고주파 전원(64), 정합기(68), 전원(70), 히터 전원 HP, 및 칠러 유닛에 접속되어 있다.
제어부 Cnt는, 입력된 레시피에 근거하는 프로그램에 따라서 동작하고, 제어 신호를 송출한다. 제어부 Cnt로부터의 제어 신호에 의해, 가스 소스군(40)으로부터의 가스의 공급, 배기 장치(50)의 배기, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)으로부터의 고주파의 공급, 전원(70)으로부터의 전압 인가, 히터 전원 HP의 전력 공급, 칠러 유닛으로부터의 냉매 유량 및 냉매 온도가 제어된다. 또, 본 명세서에 있어서 개시되는 피처리체를 처리하는 방법의 각 공정은, 제어부 Cnt에 의한 제어에 의해 플라즈마 처리 장치(10)의 각 부를 동작시키는 것에 의해, 실행될 수 있다.
다시 도 1을 참조하여, 방법 MTA에 대하여 상세하게 설명한다. 이하에서는, 방법 MTA의 실시에 플라즈마 처리 장치(10)가 이용되는 예에 대하여 설명을 행한다. 또한, 이하의 설명에 있어서는, 도 3~도 8을 참조한다. 도 3은 도 1에 나타내는 방법의 실시 전의 피처리체의 상태 및 플라즈마 처리 장치의 상태를 개략적으로 나타내는 단면도이다. 도 4 및 도 6은 도 1에 나타내는 방법의 실시의 도중 단계에 있어서의 피처리체의 상태 및 플라즈마 처리 장치의 상태를 개략적으로 나타내는 단면도이다. 도 5는 상부 전극에 음의 직류 전압을 인가했을 때의 양이온의 거동을 나타내는 도면이다. 도 7은 도 1에 나타내는 방법의 실시의 종료시의 피처리체의 상태 및 플라즈마 처리 장치의 상태를 개략적으로 나타내는 단면도이다. 도 8은 도 1에 나타내는 방법에 관련되는 타이밍 차트이다. 도 8에는, 할로겐화규소 가스의 플라즈마의 생성, 산소 가스의 플라즈마의 생성, 및, 희가스의 플라즈마의 생성, 및 퍼지의 실행의 타이밍 차트가 나타나 있다. 도 8의 플라즈마에 관한 타이밍 차트에 있어서, High 레벨(도면 중, 「H」로 표기)은, 각 가스의 플라즈마가 생성되고 있는 것을 나타내고 있고, Low 레벨(도면 중, 「L」로 표기)은, 각 가스의 플라즈마가 생성되고 있지 않은 것을 나타내고 있다. 또한, 도 8에는, 퍼지에 관한 타이밍 차트도 나타나 있다. 퍼지에 관한 타이밍 차트에 있어서, High 레벨(도면 중, 「H」로 표기)은, 퍼지가 행해지고 있는 것을 나타내고 있고, Low 레벨(도면 중, 「L」로 표기)은, 퍼지가 행해지고 있지 않은 것을 나타내고 있다.
도 1에 나타내는 방법 MTA에서는, 우선, 도 3의 (a)에 나타내는 웨이퍼 W가 준비된다. 웨이퍼 W는, 베이스 영역 UR 및 마스크 MK를 포함하고 있다. 베이스 영역 UR은, 마스크 MK의 베이스이고, 피에칭층을 포함하는 영역이다. 방법 MTA에서는, 이와 같은 웨이퍼 W가, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되고, 도 3의 (b)에 나타내는 바와 같이, 탑재대 PD상에 탑재된다.
그리고, 방법 MTA에서는, 시퀀스 SQA가 반복하여 실행된다. 시퀀스 SQA는, 공정 STA1, 공정 STA2, 공정 STA3, 및 공정 STA4를 포함하고 있다. 또한, 시퀀스 SQA는, 퍼지를 실행하는 공정 STP1, 공정 STP2, 공정 STP3, 및 공정 STP4를 더 포함할 수 있다.
도 1에 나타내는 바와 같이, 공정 STA1에서는, 처리 용기(12) 내에 제 1 가스가 공급된다. 공정 STA1의 일 실시 형태에서는, 제 1 가스는, 실리콘 함유 가스로서, 할로겐화규소 가스를 포함한다. 제 1 가스는, 할로겐화규소 가스로서, 예컨대, SiCl4 가스를 포함한다. 또, 제 1 가스는, 할로겐화규소 가스로서, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스를 포함하고 있더라도 좋다. 또한, 제 1 가스는, He 가스, Ne 가스, Ar 가스, 또는 Kr 가스라고 하는 희가스를 더 포함할 수 있다.
제 1 가스가 실리콘 함유 가스로서 할로겐화규소를 포함하는 실시 형태의 공정 STA1에서는, 도 8에 나타내는 바와 같이, 제 1 가스의 플라즈마가 생성된다. 구체적으로, 공정 STA1에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 제 1 가스(할로겐화규소 가스 및 희가스)가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 이것에 의해, 제 1 가스의 플라즈마가 생성된다. 공정 STA1에 있어서 제 1 가스의 플라즈마가 생성되면, 제 1 가스에 포함되는 할로겐화규소의 해리종이라고 하는 반응 전구체가 생성된다. 생성된 전구체는 웨이퍼 W에 부착되어, 도 4의 (a)에 나타내는 바와 같이, 웨이퍼 W의 표면상에 실리콘 함유막 SF를 형성한다. 또한, 생성된 전구체는, 도 4의 (b)에 나타내는 바와 같이, 처리 용기(12)의 내벽면(12i), 천판(34)의 하면(34i)이라고 하는 플라즈마 처리 장치(10)의 내벽면에도, 실리콘 함유막 SF를 형성한다.
공정 STA1의 다른 실시 형태에서는, 제 1 가스는 실리콘 함유 가스로서 아미노실란 가스를 포함한다. 이 실시 형태, 즉, 제 1 가스가 아미노실란 가스를 포함하는 실시 형태에서는, 공정 STA1에 있어서, 플라즈마는 생성되지 않는다. 아미노실란 가스를 포함하는 제 1 가스가 이용되는 실시 형태에 있어서도, 할로겐화규소 가스를 포함하는 제 1 가스의 플라즈마가 생성되는 실시 형태와 마찬가지로, 실리콘 함유막 SF를 웨이퍼 W의 표면상, 및, 플라즈마 처리 장치(10)의 내벽면에 형성할 수 있다.
도 1 및 도 8에 나타내는 바와 같이, 계속되는 공정 STP1에서는, 처리 용기(12) 내의 공간이 퍼지된다. 구체적으로는, 공정 STA1에 있어서 공급된 제 1 가스가 배기된다. 공정 STP1에서는, 퍼지 가스로서 질소 가스라고 하는 불활성 가스가 플라즈마 처리 장치의 처리 용기(12) 내에 공급되더라도 좋다. 즉, 공정 STP1에서는, 불활성 가스를 처리 용기(12) 내에 흐르게 하는 가스 퍼지, 진공 흡인에 의한 퍼지, 또는 가스 퍼지 및 진공 흡인에 의한 퍼지의 양쪽이 실행된다. 이 공정 STP1에서는, 웨이퍼 W상에 과잉 부착된 전구체가 제거된다.
계속되는 공정 STA2에서는, 처리 용기(12) 내에 있어서, He 가스, Ne 가스, Ar 가스, 또는 Kr 가스라고 하는 희가스의 플라즈마가 생성된다. 구체적으로는, 공정 STA2에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 희가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 이것에 의해, 희가스의 플라즈마가 생성된다. 계속되는 공정 STP2에서는, 공정 STP1과 마찬가지로 처리 용기(12) 내의 공간이 퍼지된다.
계속되는 공정 STA3에서는, 처리 용기(12) 내에 있어서 산소 가스를 포함하는 제 2 가스의 플라즈마가 생성된다. 일 실시 형태에서는, 제 2 가스는, 산소 가스에 더하여, He 가스, Ne 가스, Ar 가스, 또는 Kr 가스라고 하는 희가스를 포함하고, 공정 STA3에서는, 도 8에 나타내는 바와 같이, 산소 가스의 플라즈마 및 희가스의 플라즈마가 생성된다. 구체적으로, 공정 STA3에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 제 2 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 일 실시 형태의 공정 STA3에서는, 상부 전극(30)에 전원(70)으로부터의 음의 직류 전압이 인가된다. 전원(70)으로부터 상부 전극(30)에 인가되는 음의 직류 전압은, -500V 이하의 전압치를 갖는다.
도 5에 나타내는 바와 같이, 공정 STA3에서는, 제 2 가스의 플라즈마가 생성된다. 그리고, 상부 전극(30)에 인가된 음의 직류 전압에 의해, 양이온(도면 중, 원으로 둘러싼 「+」에 의해 나타낸다)이, 천판(34)의 하면(34i)에 형성되어 있는 실리콘 함유막 SF에 충돌한다. 이것에 의해, 도 6의 (b)에 나타내는 바와 같이, 천판(34)의 하면(34i)에 형성되어 있는 실리콘 함유막 SF가 제거된다. 한편, 천판(34)의 하면(34i) 이외의 플라즈마 처리 장치(10)의 내벽면, 즉, 처리 용기(12)의 내벽면(12i) 등에 형성되어 있는 실리콘 함유막 SF는, 산소와의 반응에 의해, 실리콘 산화막 SX로 변질된다. 또한, 도 6의 (a)에 나타내는 바와 같이, 웨이퍼 W상의 실리콘 함유막 SF도 실리콘 산화막 SX로 변질된다.
계속되는 공정 STP3에서는, 공정 STP1 및 공정 STP2와 마찬가지로 처리 용기(12) 내의 공간의 퍼지가 행해진다. 계속되는 공정 STA4에서는, 공정 STA2와 마찬가지로 처리 용기(12) 내에 있어서 희가스의 플라즈마가 생성된다. 계속되는 공정 STP4에서는, 공정 STP1, 공정 STP2, 및 공정 STP3과 마찬가지로 처리 용기(12) 내의 공간의 퍼지가 행해진다.
계속되는 공정 STJ에서는, 시퀀스 SQA의 실행을 종료하는지 여부가 판정된다. 구체적으로는, 공정 STJ에서는, 시퀀스 SQA의 실행 횟수가 소정 횟수에 도달했는지 여부가 판정된다. 시퀀스 SQA의 실행 횟수는, 웨이퍼 W의 표면 및 플라즈마 처리 장치(10)의 내벽면에 형성되는 실리콘 산화막 SX의 막 두께를 결정한다. 즉, 1회의 시퀀스 SQA의 실행에 의해 형성되는 실리콘 산화막의 막 두께와 시퀀스 SQA의 실행 횟수의 곱에 의해, 최종적으로 형성되는 실리콘 산화막 SX의 막 두께가 실질적으로 결정된다. 따라서, 웨이퍼 W의 표면상에 형성되는 실리콘 산화막의 소망하는 막 두께에 따라서, 시퀀스 SQA의 실행 횟수가 설정된다.
공정 STJ에 있어서 시퀀스 SQA의 실행 횟수가 소정 횟수에 도달하고 있지 않다고 판정되는 경우에는, 시퀀스 SQA의 실행이 공정 STA1로부터 다시 반복된다. 한편, 공정 STJ에 있어서 시퀀스 SQA의 실행 횟수가 소정 횟수에 도달하고 있다고 판정되는 경우에는, 시퀀스 SQA의 실행이 종료된다. 이와 같은 시퀀스 SQA의 반복에 의해, 도 7의 (a)에 나타내는 바와 같이, 소망하는 막 두께를 갖는 실리콘 산화막 SX가 웨이퍼 W의 표면상에 형성된다. 또한, 도 7의 (b)에 나타내는 바와 같이, 플라즈마 처리 장치(10)의 내벽면의 전체 영역 중 천판(34)의 하면(34i) 이외의 영역, 즉, 처리 용기(12)의 내벽면(12i) 등에 실리콘 산화막 SX가 피막으로서 선택적으로 형성된다.
이 방법 MTA에서는, 실리콘 산화막 SX의 막 두께를 시퀀스 SQA의 실행 횟수에 따른 소망하는 막 두께로 조정할 수 있으므로, 마스크 MK의 치수를 조정하여 해당 마스크 MK의 개구의 폭을 소망하는 폭으로 조정하는 것이 가능하다. 또한, 플라즈마 처리 장치(10)의 내벽면의 전체 영역 중 천판(34)의 하면(34i) 이외의 영역에 실리콘 산화막 SX를 선택적으로 형성하는 것이 가능하다. 또한, 마스크 MK의 치수의 조정을 위한 시퀀스 SQA의 실행시에 플라즈마 처리 장치(10)의 내벽면에 실리콘 산화막 SX를 선택적으로 형성할 수 있으므로, 스루풋의 저하를 억제하는 것도 가능하다.
또, 상기 설명에서는, 공정 STA3에 있어서 상부 전극(30)에 전원(70)으로부터의 음의 직류 전압이 인가되는 예에 대하여 말했지만, 전원(70)으로부터의 음의 직류 전압은, 공정 STA2, 공정 STA3, 및 공정 STA4 중 적어도 하나의 공정에 있어서, 상부 전극(30)에 인가될 수 있다. 이것에 의해, 시퀀스 SQA의 실행 중에 천판(34)의 하면(34i)에 형성된 막을 선택적으로 제거하는 것이 가능하게 된다.
또한, 방법 MTA에 의하면, 공정 STA1과 공정 STA3의 사이의 공정 STA2에 있어서, 희가스 원자의 활성종에 의해 실리콘 함유막 SF의 전구체 표면에 있어서의 결합이 활성화된다. 또한, 공정 STA4에 있어서, 실리콘 산화막 SX의 표면의 결합이 활성화된다. 이것에 의해, 실리콘 산화막 SX 중의 Si-O의 네트워크에 있어서의 산소 결손이 해소된다. 따라서, 형성되는 실리콘 산화막 SX가 치밀화되어, 높은 밀도를 갖는 것이 된다. 이것에 의해, 높은 어스펙트비로 형성된 개구를 제공하는 마스크 MK를 갖는 웨이퍼 W이더라도, 높은 면 내 균일성과 컨포멀한 피복성을 갖는 실리콘 산화막 SX가 해당 웨이퍼 W의 표면상에 컨포멀하게 형성된다. 즉, 웨이퍼 W의 표면상에 형성되는 실리콘 산화막 SX의 막 두께의 격차가 저감된다.
보다 구체적으로는, 도 7의 (a)에 나타내는 바와 같이, 웨이퍼 W상에 형성된 실리콘 산화막 SX는, 영역 R1, 영역 R2 및 영역 R3을 포함하고 있다. 영역 R3은, 마스크 MK의 측면, 즉 개구 OP를 구획하는 측벽면상에서 해당 측면을 따라서 연장되는 영역이다. 영역 R1은, 마스크 MK1의 상면의 위 및 영역 R3상에서 연장되고 있다. 또한, 영역 R2는, 인접하는 영역 R3의 사이, 또한, 베이스 영역 UR의 표면상에서 연장되고 있다. 방법 MTA에 의하면, 높은 어스펙트비의 개구 OP를 갖는 마스크 MK를 구비한 웨이퍼 W이더라도, 영역 R1, 영역 R2, 및 영역 R3의 각각의 실리콘 산화막의 막 두께 T1, T2, T3의 차이를 저감시키는 것이 가능하게 된다.
또한, 일 실시 형태의 공정 STA1에서는, 전구체용의 가스로서 할로겐화규소 가스가 이용되고 있다. 할로겐화규소 가스, 예컨대, SiCl4 가스, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스는, 상온에서 기화 상태에 있다. 따라서, 일 실시 형태의 공정 STA1에서는, 기화기를 갖는 전용의 성막 장치를 이용하지 않고, 실리콘을 포함하는 전구체를, 저온에서 웨이퍼 W상 및 플라즈마 처리 장치(10)의 내벽면에 퇴적시키는 것이 가능하다.
또, 전구체용의 가스로서 할로겐화규소 가스를 이용하는 실시 형태에서는, 공정 STA1의 실행시의 처리 용기(12) 내의 압력은, 한정되는 것은 아니지만, 13.33㎩(100mTorr) 이상의 압력으로 설정된다. 또한, 이 실시 형태의 공정 STA1의 실행시의 제 1 고주파 전원(62)의 고주파의 전력은, 100W 이하의 전력으로 설정된다. 이와 같은 고압 또한 저파워의 조건에서 플라즈마를 생성하는 것에 의해, 할로겐화규소 가스의 과잉 해리를 억제할 수 있다. 즉, 할로겐 원소의 활성종의 과잉 발생을 억제할 수 있다. 또, 과잉 해리를 억제한 것과 마찬가지의 동일한 플라즈마 상태를 생성하는 수법으로서 제 2 고주파 전원(64)을 이용하더라도 좋다. 이것에 의해, 마스크 MK의 손상, 및/또는, 이미 형성되어 있는 실리콘 산화막의 손상을 억제하는 것이 가능하게 된다. 또한, 영역 R1, 영역 R2, 및 영역 R3의 막 두께의 차이를 저감하는 것이 가능하게 된다. 또한, 마스크 MK가 빽빽하게 마련되어 있는 영역 및 엉성하게 마련되어 있는 영역이 존재하는 경우에, 즉, 마스크 MK의 패턴에 조밀이 존재하는 경우에, 양쪽의 영역에 형성되는 실리콘 산화막의 막 두께의 차이를 저감하는 것이 가능하다.
또한, 전구체용의 가스로서 할로겐화규소 가스를 이용하는 실시 형태에서는, 공정 STA1의 실행시에, 제 2 고주파 전원(64)으로부터의 고주파 바이어스는 하부 전극 LE에 거의 공급되지 않거나, 또는 공급되지 않는다. 이것은, 고주파 바이어스를 인가하면 이방성 성분이 생기는 것에 기인한다. 이와 같이 고주파 바이어스의 전력을 최소한으로 하는 것에 의해, 전구체를 등방적으로 웨이퍼 W에 부착시킬 수 있다. 그 결과, 마스크 MK의 상면 및 측면, 및 해당 마스크 MK의 베이스의 표면의 각각에 형성되는 실리콘 산화막의 막 두께의 균일성이 더욱 향상된다. 또, 제 2 고주파 전원(64)을 이용하여 플라즈마를 생성하는 경우에는, 전구체를 등방적으로 부착시키기 위해 이온 에너지를 최소한으로 하는 조건의 선택이 필요하게 된다. 또한, 공정 STA3의 실행은 공정 STA1에서 부착한 전구체를 실리콘 산화막으로 치환하기 위해, 전술한 공정 STA1과 동일한 등방적인 반응이 필요하게 된다. 그 때문에, 공정 STA3에 있어서도 제 2 고주파 전원(64)으로부터의 고주파 바이어스는 하부 전극 LE에 거의 공급되지 않거나, 또는 공급되지 않는다.
이하, 피처리체를 처리하는 방법의 다른 실시 형태에 대하여 설명한다. 도 9는 다른 실시 형태와 관련되는 피처리체를 처리하는 방법을 나타내는 흐름도이다. 도 10은 도 9에 나타내는 방법에 있어서의 플라즈마의 생성 및 희가스의 가스 유량에 관한 타이밍 차트이다. 도 10에 있어서는, 할로겐화규소 가스의 플라즈마, 산소 가스의 플라즈마, 및 희가스의 플라즈마에 관한 타이밍 차트가 나타나 있다. 도 10의 플라즈마에 관한 타이밍 차트에 있어서, High 레벨(도면 중, 「H」로 표기)은, 각 가스의 플라즈마가 생성되고 있는 것을 나타내고 있고, Low 레벨(도면 중, 「L」로 표기)은, 각 가스의 플라즈마가 생성되고 있지 않은 것을 나타내고 있다. 또한, 도 10에 있어서는, 플라즈마 처리 장치의 처리 용기 내에 공급되는 희가스의 유량에 관한 타이밍 차트도 나타나 있다. 희가스의 유량에 관한 타이밍 차트에서는, 레벨이 높을수록 희가스의 유량이 높은 것이 나타나 있다.
도 9에 나타내는 방법 MTB는, 시퀀스 SQB를 반복하여 실행하는 것에 의해, 웨이퍼 W의 표면상에 실리콘 산화막 SX를 형성하는 것이다. 또, 방법 MTB의 공정 STJ는, 방법 MTA의 공정 STJ와 마찬가지로 시퀀스의 실행의 종료를 판정하는 공정이다.
시퀀스 SQB는, 공정 STB1, 공정 STB2, 공정 STB3, 및 공정 STB4를 포함하고 있다. 공정 STB1은 시퀀스 SQA의 일 실시 형태의 공정 STA1과 동일한 공정이고, 해당 공정 STB1에서는, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 있어서 할로겐화규소 가스 및 희가스를 포함하는 제 1 가스의 플라즈마가 생성된다. 공정 STB2는 시퀀스 SQA의 공정 STA2와 동일한 공정이고, 해당 공정 STB2에서는, 처리 용기(12) 내에 있어서 희가스의 플라즈마가 생성된다. 공정 STB3은 시퀀스 SQA의 공정 STA3과 동일한 공정이고, 해당 공정 STB3에서는, 처리 용기(12) 내에 있어서 제 2 가스의 플라즈마가 생성된다. 또한, 공정 STB4는 시퀀스 SQA의 공정 STA4와 동일한 공정이고, 해당 공정 STB4에서는, 처리 용기(12) 내에 있어서 희가스의 플라즈마가 생성된다. 또, 상부 전극(30)으로의 음의 직류 전압의 인가, 공정 STB2, 공정 STB3, 및 공정 STB4 중 적어도 하나의 공정에 있어서 실행될 수 있다.
시퀀스 SQB에서는, 희가스의 플라즈마가 유지되면서, 공정 STB1, 공정 STB2, 공정 STB3, 및 공정 STB4가 차례로 연속하여 실행된다. 즉, 시퀀스 SQB에서는, 시퀀스 SQA의 공정 STP1, 공정 STP2, 공정 STP3, 및 공정 STP4와 같은 퍼지가, 실행되지 않는다.
또한, 시퀀스 SQB에서는, 도 10에 나타내는 바와 같이, 공정 STB1, 공정 STB2, 공정 STB3, 및 공정 STB4에 걸쳐서, 희가스의 플라즈마가 생성된다. 즉, 시퀀스 SQB의 실행 기간 중에 걸쳐서, 처리 용기(12) 내에 희가스가 공급되고, 해당 희가스의 플라즈마가 생성된다. 일 실시 형태에서는, 최초로 실행되는 시퀀스 SQB의 공정 STB1의 실행에 앞서, 처리 용기(12) 내에 희가스가 공급되고, 그러한 후에 플라즈마 생성용의 고주파가 공급되는 것에 의해, 희가스의 플라즈마가 생성된다. 그 후에, 처리 용기(12) 내에 할로겐화규소 가스가 공급되는 것에 의해, 제 1 가스의 플라즈마가 생성되더라도 좋다.
이러한 시퀀스 SQB를 포함하는 방법 MTB에서는, 공정 STB1에 있어서 처리 용기(12) 내에 공급된 할로겐화규소 가스가, 공정 STB2의 희가스의 플라즈마의 생성 중에, 처리 용기(12) 내의 공간으로부터 배출된다. 일 실시 형태의 공정 STB2에서는, 처리 용기(12) 내의 플라즈마의 발광을, 발광 분광 계측(OES)에 의해 계측하고, 할로겐화규소 가스에 근거하는 발광이 거의 관찰되지 않는 상태가 되었을 때에, 해당 공정 STB2를 종료할 수 있다. 또한, 공정 STB3에 있어서 처리 용기(12) 내에 공급된 산소 가스가, 공정 STB4의 희가스의 플라즈마의 생성 중에, 처리 용기(12) 내의 공간으로부터 배출된다. 일 실시 형태의 공정 STB4에서는, 처리 용기(12) 내의 플라즈마의 발광을, OES에 의해 계측하고, 산소 가스에 근거하는 발광이 거의 관찰되지 않는 상태가 되었을 때에, 해당 공정 STB4를 종료할 수 있다.
상기 설명으로부터 분명한 바와 같이, 방법 MTB에서는, 퍼지를 별도로 행할 필요가 없다. 또한, 플라즈마의 안정화를 위한 기간을 생략하는 것이 가능하다. 즉, 플라즈마를 이용하는 각 공정의 실행 전에 플라즈마를 안정화시키기 위한 기간을 확보할 필요가 없어진다. 따라서, 방법 MTB에 의하면, 스루풋이 개선된다.
이 방법 MTB에서는, 시퀀스 SQB의 실행 기간 중에 걸쳐서 공급되는 희가스의 유량은, 일정하더라도 좋고, 변경되더라도 좋다. 일 실시 형태에서는, 도 10에 나타내는 바와 같이, 공정 STB4에 있어서 처리 용기(12) 내에 공급되는 희가스의 유량이, 공정 STB3에 있어서 처리 용기(12) 내에 공급되는 희가스의 유량보다 큰 유량으로 설정된다. 이것에 의해, 공정 STB3에 있어서 사용된 산소 가스를 처리 용기(12) 내의 공간으로부터 고속으로 배출하는 것이 가능하게 된다. 따라서, 스루풋이 더욱 개선된다.
또한, 일 실시 형태에서는, 공정 STB4에 있어서 처리 용기(12) 내에 공급되는 희가스의 유량은, 공정 STB3에 있어서 처리 용기(12) 내에 공급되는 희가스의 유량의 5배 이상의 유량으로 설정되더라도 좋다. 이러한 유량의 희가스가 공정 STB4에 있어서 이용되는 것에 의해, 공정 STB3에 있어서 사용된 산소 가스를 처리 용기(12) 내의 공간으로부터 더욱 고속으로 배출하는 것이 가능하게 된다.
이하, 방법 MTA 또는 방법 MTB를 포함하는 피처리체를 처리하는 방법의 일 실시 형태에 대하여 설명한다. 도 11은 도 1에 나타내는 방법 또는 도 9에 나타내는 방법을 포함하는 피처리체를 처리하는 방법의 일 실시 형태를 나타내는 흐름도이다. 또한, 도 12 및 도 13은 도 11에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 11에 나타내는 방법 MT1에서는, 우선, 공정 ST1에 있어서 웨이퍼 W가 준비된다. 공정 ST1에 있어서 준비되는 웨이퍼 W는, 도 12의 (a)에 나타내는 바와 같이, 베이스 영역 UR로서, 기판 SB, 피에칭층 EL, 유기막 OL, 및 반사 방지막 AL을 갖고 있고, 마스크 MK1을 더 갖고 있다. 피에칭층 EL은, 기판 SB상에 마련되어 있다. 피에칭층 EL은, 일 실시 형태에서는, 산화실리콘(SiO2)으로 구성된 층이다. 유기막 OL은, 피에칭층 EL상에 마련되어 있다. 유기막 OL은, 탄소를 포함하는 층이고, 예컨대, SOH(스핀 온 하드 마스크)층이다. 반사 방지막 AL은, 실리콘 함유 반사 방지막이고, 유기막 OL상에 마련되어 있다.
마스크 MK1은, 반사 방지막 AL상에 마련되어 있다. 마스크 MK1은, 레지스트 재료로 구성된 레지스트 마스크이고, 포토리소그래피 기술에 의해 레지스트층이 패터닝되는 것에 의해 작성된다. 마스크 MK1은, 반사 방지막 AL을 부분적으로 덮고 있다. 또한, 마스크 MK1은, 반사 방지막 AL을 부분적으로 노출시키는 개구 OP1을 제공하고 있다. 마스크 MK1의 패턴은, 예컨대, 라인 앤드 스페이스 패턴이다. 또, 마스크 MK1은, 평면에서 볼 때에 있어서 원형의 개구를 제공하는 패턴을 갖고 있더라도 좋다. 혹은, 마스크 MK1은, 평면에서 볼 때에 있어서 타원 형상의 개구를 제공하는 패턴을 갖고 있더라도 좋다.
공정 ST1에서는, 도 12의 (a)에 나타내는 웨이퍼 W가 준비되고, 해당 웨이퍼 W가 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되고, 탑재대 PD상에 탑재된다.
방법 MT1에서는, 이어서, 공정 ST2가 실행된다. 공정 ST2에서는, 웨이퍼 W에 이차 전자가 조사된다. 구체적으로는, 처리 용기(12) 내에 수소 가스 및 희가스가 공급되고, 제 1 고주파 전원(62)으로부터 고주파가 공급되는 것에 의해, 플라즈마가 생성된다. 또한, 전원(70)에 의해, 상부 전극(30)에 음의 직류 전압이 인가된다. 이것에 의해, 처리 공간 S 중의 양이온이 상부 전극(30)에 끌어들여지고, 해당 양이온이 상부 전극(30)의 천판(34)에 충돌한다. 양이온이 천판(34)에 충돌하는 것에 의해, 천판(34)으로부터는 이차 전자가 방출된다. 그리고, 방출된 이차 전자가 웨이퍼 W에 조사되는 것에 의해, 마스크 MK1이 개질된다. 또, 상부 전극(30)에 인가되는 음의 직류 전압의 절대치의 레벨이 높은 경우에는, 천판(34)에 양이온이 충돌하는 것에 의해, 해당 천판(34)의 구성 재료인 실리콘이, 이차 전자와 함께 방출된다. 방출된 실리콘은, 플라즈마에 노출된 플라즈마 처리 장치(10)의 구성 부품으로부터 방출되는 산소와 결합한다. 해당 산소는, 예컨대, 지지부(14), 및, 절연성 차폐 부재(32)라고 하는 부재로부터 방출된다. 이와 같은 실리콘과 산소의 결합에 의해, 산화실리콘 화합물이 생성되고, 해당 산화실리콘 화합물이 웨이퍼 W상에 퇴적되어 마스크 MK1을 덮어 보호한다. 이들 개질과 보호의 효과에 의해, 후속의 공정에 의한 마스크 MK1의 손상이 억제된다. 또, 공정 ST2에서는 이차 전자의 조사에 의한 개질이나 보호막의 형성을 위해, 제 2 고주파 전원(64)의 고주파 바이어스의 전력을 최소한으로 하여, 실리콘의 방출을 억제하더라도 좋다.
이어서, 방법 MT1에서는 공정 ST3이 실행된다. 공정 ST3에서는, 상술한 방법 MTA 또는 방법 MTB가 실행된다. 이것에 의해, 도 12의 (b)에 나타내는 바와 같이, 마스크 MK1의 표면상 및 반사 방지막 AL상에 실리콘 산화막 SX가 형성된다. 또한, 도 7의 (b)에 나타낸 바와 같이, 실리콘 산화막 SX는, 천판(34)의 하면(34i) 이외의 플라즈마 처리 장치(10)의 내벽면에 선택적으로 형성된다.
방법 MT1에서는, 이어서, 공정 ST4가 실행된다. 공정 ST4에서는, 영역 R1, 영역 R2, 및 영역 R3 중, 영역 R3이 남겨지도록, 웨이퍼 W상의 실리콘 산화막 SX가 에칭된다. 즉, 영역 R1 및 영역 R2를 제거하도록, 웨이퍼 W상의 실리콘 산화막 SX가 에칭된다. 이들 영역 R1 및 영역 R2의 제거를 위해서는, 이방성의 에칭 조건이 필요하다. 이 때문에, 공정 ST4에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급되어 플라즈마가 생성된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 고주파 바이어스에 의한 연직 방향으로의 인입에 의해, 영역 R1 및 영역 R2를 우선적으로 에칭한다. 그 결과, 도 12의 (c)에 나타내는 바와 같이, 영역 R1 및 영역 R2가 제거되고, 남겨진 영역 R3으로부터 마스크 MS가 형성된다. 마스크 MS는 마스크 MK1과 함께, 마스크 MK1의 개구 OP1의 폭을 축소시키도록 구성된 마스크 MK2를 형성한다. 이 마스크 MK2에 의해, 개구 OP1의 폭보다 작은 폭의 개구 OP2가 제공된다.
계속되는 공정 ST5에서는, 반사 방지막 AL이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 반사 방지막 AL의 전체 영역 중 마스크 MK2로부터 노출된 영역을 에칭한다. 이것에 의해, 도 13의 (a)에 나타내는 바와 같이, 반사 방지막 AL로부터 마스크 ALM이 형성된다. 이후, 마스크 MK2는 제거되더라도 좋다.
계속되는 공정 ST6에서는, 유기막 OL이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 산소 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 산소의 활성종은, 유기막 OL의 전체 영역 중 마스크 ALM으로부터 노출된 영역을 에칭한다. 이것에 의해, 도 13의 (b)에 나타내는 바와 같이, 유기막 OL로부터 마스크 OLM이 형성된다. 이 마스크 OLM이 제공하는 개구 OP3의 폭은, 개구 OP2(도 12의 (c)를 참조)의 폭과 대략 동일하게 된다. 또, 유기막 OL을 에칭하는 가스로서는, 질소 가스와 수소 가스를 포함하는 처리 가스를 이용하더라도 좋다.
공정 ST6의 실행시에 발생하는 활성종은, 플라즈마 처리 장치(10)의 내벽면이 실리콘 산화막 SX에 의해 덮여 있지 않으면, 해당 내벽면에 손상을 줄 수 있으므로, 해당 내벽면으로부터 파티클이 방출될 수 있다. 그렇지만, 방법 MT1의 공정 ST6의 실행시에는, 플라즈마 처리 장치(10)의 내벽면이 실리콘 산화막 SX에 의해서 덮여 있으므로, 해당 내벽면으로부터의 파티클의 발생이 억제된다.
이어서, 공정 ST7에서는, 피에칭층 EL이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 처리 가스가 처리 용기(12) 내에 공급된다. 처리 가스는, 피에칭층 EL을 구성하는 재료, 즉 산화실리콘을 에칭하기 위해 적당하게 선택될 수 있다. 예컨대, 처리 가스는, 플루오로카본 가스를 포함할 수 있다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 공정 ST7에서는, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 피에칭층 EL의 전체 영역 중, 마스크 OLM으로부터 노출된 영역을 에칭한다. 이것에 의해, 도 13의 (c)에 나타내는 바와 같이, 마스크 OLM의 패턴이 피에칭층 EL에 전사된다. 또한, 공정 ST7에서는, 플라즈마 처리 장치(10)의 내벽면에 형성되어 있는 실리콘 산화막 SX도 제거된다. 이것에 의해, 공정 ST7의 종료 후에는, 플라즈마 처리 장치(10)의 내벽면의 상태는, 도 3의 (b)에 나타낸 바와 같은 초기의 상태와 대략 동일한 상태가 된다.
이 방법 MT1에서는, 공정 ST2~공정 ST7, 즉, 레지스트 마스크에 근거하는 마스크의 작성으로부터 피에칭층의 에칭까지의 전체 공정을, 단일 플라즈마 처리 장치(10)를 이용하여 실행하는 것이 가능하다. 따라서, 웨이퍼 W의 반송의 시간을 생략할 수 있어, 피에칭층 EL의 고해상도의 에칭을, 높은 스루풋으로 실현하는 것이 가능하다.
이하, 방법 MTA 또는 방법 MTB를 포함하는 피처리체를 처리하는 방법의 다른 실시 형태에 대하여 설명한다. 도 14는 도 1에 나타내는 방법 또는 도 9에 나타내는 방법을 포함하는 피처리체를 처리하는 방법의 다른 실시 형태를 나타내는 흐름도이다. 또한, 도 15 및 도 16은 도 14에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 14에 나타내는 방법 MT2에서는, 우선, 공정 ST21이 실행된다. 공정 ST21은, 방법 MT1의 공정 ST1과 동일한 공정이다. 따라서, 공정 ST21에서는, 도 15의 (a)에 나타내는 웨이퍼 W, 즉 도 12의 (a)에 나타내는 웨이퍼와 동일한 웨이퍼 W가 준비되고, 해당 웨이퍼 W가 처리 용기(12) 내에 수용되어, 탑재대 PD상에 탑재된다.
이어서, 방법 MT2에서는, 방법 MT1의 공정 ST2와 동일한 공정 ST22가 실행된다. 즉, 웨이퍼 W에 이차 전자가 조사되어 마스크 MK1이 개질된다. 또한, 상부 전극(30)에 인가되는 음의 직류 전압의 절대치의 레벨이 높은 경우에는, 공정 ST2에 관하여 상술한 바와 같이, 천판(34)의 스퍼터링에 의해 해당 천판(34)으로부터 방출되는 실리콘과 플라즈마에 노출된 플라즈마 처리 장치(10)의 구성 부품으로부터 방출되는 산소의 결합에 의해 산화실리콘 화합물이 생성되고, 해당 산화실리콘 화합물이 웨이퍼 W상에 퇴적되어 마스크 MK1을 보호하더라도 좋다.
계속되는 공정 ST23에서는, 반사 방지막 AL이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 반사 방지막 AL의 전체 영역 중 마스크 MK1로부터 노출된 영역을 에칭한다. 이것에 의해, 도 15의 (b)에 나타내는 바와 같이, 반사 방지막 AL로부터 마스크 ALM2가 형성된다.
계속되는 공정 ST24에서는, 도 15의 (b)에 나타내는 웨이퍼 W의 표면상에 보호막 PF가 형성된다. 이 보호막 PF는, 이후의 방법 MTA 또는 방법 MTB의 실행시에 생성되는 산소의 활성종으로부터 유기막 OL을 보호하기 위해 형성된다.
일 실시 형태의 공정 ST24에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 예컨대, 수소 가스 및 희가스를 포함하는 혼합 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 이것에 의해, 처리 용기(12) 내에 있어서 플라즈마가 생성된다. 또한, 전원(70)으로부터 상부 전극(30)에 음의 직류 전압이 인가된다. 이것에 의해, 플라즈마 중의 양이온이 천판(34)에 충돌하고, 해당 천판(34)으로부터 실리콘이 방출된다. 또한, 플라즈마에 노출된 플라즈마 처리 장치(10)의 부품으로부터 산소가 방출된다. 이와 같이 방출된 산소와 천판(34)으로부터 방출된 실리콘이 결합하여, 산화실리콘이 생성되고, 해당 산화실리콘이 웨이퍼 W상에 퇴적되어, 도 15의 (c)에 나타내는 바와 같이, 산화실리콘제의 보호막 PF가 형성된다.
다른 실시 형태의 공정 ST24에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 할로겐화규소 가스, 및 산소 가스를 포함하는 혼합 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 이것에 의해, 산화실리콘이 생성되고, 해당 산화실리콘이 웨이퍼 W상에 퇴적되어, 도 15의 (c)에 나타내는 바와 같이, 보호막 PF가 형성된다.
방법 MT2에서는, 이어서, 공정 ST25가 실행된다. 공정 ST25에서는, 상술한 방법 MTA 또는 방법 MTB가 실행된다. 이것에 의해, 도 15의 (d)에 나타내는 바와 같이, 웨이퍼 W의 표면상에, 실리콘 산화막 SX2가 형성된다. 실리콘 산화막 SX2는, 영역 R1, 영역 R2 및 영역 R3을 포함하고 있다. 영역 R3은, 마스크 MK1 및 마스크 ALM2의 측면상에서 해당 측면을 따라서 연장되는 영역이다. 영역 R3은, 유기막 OL상에 형성된 보호막 PF의 표면으로부터 영역 R1의 아래쪽까지 연장되어 있다. 영역 R1은, 마스크 MK1의 상면 위 및 영역 R3상에서 연장되어 있다. 또한, 영역 R2는, 인접하는 영역 R3의 사이, 또한, 유기막 OL의 표면상(즉, 유기막 OL상의 보호막 PF상)에서 연장되어 있다. 또한, 공정 ST25에서는, 실리콘 산화막은, 천판(34)의 하면(34i) 이외의 플라즈마 처리 장치(10)의 내벽면에도 선택적으로 형성된다. 도 7의 (b)에 있어서 참조 부호 SX로 나타내는 영역이 참조된다.
이어서, 방법 MT2에서는, 공정 ST26이 실행된다. 공정 ST26에서는, 영역 R1, 영역 R2, 및 영역 R3 중, 영역 R3이 남겨지도록, 웨이퍼 W상의 실리콘 산화막 SX2가 에칭된다. 즉, 영역 R1 및 영역 R2를 제거하도록, 실리콘 산화막 SX2가 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 플루오로카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 고주파 바이어스에 의한 연직 방향으로의 인입에 의해, 영역 R1 및 영역 R2를 우선적으로 에칭한다. 그 결과, 도 16의 (a)에 나타내는 바와 같이, 영역 R1 및 영역 R2가 제거되고, 남겨진 영역 R3으로부터 마스크 MS2가 형성된다. 마스크 MS2는 마스크 ALM2와 함께, 마스크 MK1의 개구 OP1의 폭을 축소시키도록 구성된 마스크 MK22를 형성한다. 이 마스크 MK22에 의해, 개구 OP1의 폭보다 작은 폭의 개구 OP2가 제공된다.
계속되는 공정 ST27에서는, 유기막 OL이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 산소 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 산소의 활성종은, 유기막 OL의 전체 영역 중 마스크 MK22로부터 노출된 영역을 에칭한다. 이것에 의해, 도 16의 (b)에 나타내는 바와 같이, 유기막 OL로부터 마스크 OLM이 형성된다. 이 마스크 OLM이 제공하는 개구 OP3의 폭은, 개구 OP2(도 12의 (a)를 참조)의 폭과 대략 동일하게 된다. 또, 유기막 OL을 에칭하는 가스로서는, 질소 가스와 수소 가스를 포함하는 처리 가스를 이용하더라도 좋다. 이 공정 ST27에 있어서도, 방법 MT1의 공정 ST6과 마찬가지로, 플라즈마 처리 장치(10)의 내벽면이 실리콘 산화막에 의해 덮여 있으므로, 해당 내벽면으로부터의 파티클의 발생이 억제된다.
계속되는, 공정 ST28에서는, 피에칭층 EL이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 처리 가스가 처리 용기(12) 내에 공급된다. 처리 가스는, 피에칭층 EL을 구성하는 재료, 즉 산화실리콘을 에칭하기 위해 적당하게 선택될 수 있다. 예컨대, 처리 가스는, 플루오로카본 가스를 포함할 수 있다. 또한, 공정 ST28에서는, 배기 장치(50)를 동작시키는 것에 의해, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 공정 ST28에서는, 제 1 고주파 전원(62)으로부터 고주파가 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스가 공급된다. 이것에 의해, 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 피에칭층 EL의 전체 영역 중, 마스크 OLM으로부터 노출된 영역을 에칭한다. 이것에 의해, 도 16의 (c)에 나타내는 바와 같이, 마스크 OLM의 패턴이 피에칭층 EL에 전사된다. 또한, 공정 ST28에서는, 플라즈마 처리 장치(10)의 내벽면에 형성되어 있는 실리콘 산화막도 제거된다. 이것에 의해, 공정 ST28의 종료 후에는, 플라즈마 처리 장치(10)의 내벽면의 상태는, 도 3의 (b)에 나타낸 바와 같은 초기의 상태와 대략 동일한 상태가 된다.
이 방법 MT2에서는, 공정 ST22~공정 ST28, 즉, 레지스트 마스크에 근거하는 마스크의 작성으로부터 피에칭층의 에칭까지의 전체 공정을, 단일 플라즈마 처리 장치(10)를 이용하여 실행하는 것이 가능하다. 따라서, 웨이퍼 W의 반송의 시간을 생략할 수 있어, 피에칭층 EL의 고해상도의 에칭을, 높은 스루풋으로 실현하는 것이 가능하다.
이상, 여러 가지의 실시 형태에 대하여 설명해 왔지만, 상술한 실시 형태로 한정되는 일 없이 여러 가지의 변형 형태를 구성 가능하다. 예컨대, 상술한 방법 MTA, 방법 MTB, 방법 MT1, 및 방법 MT2의 설명에서는, 플라즈마 처리 장치(10)를 이용하는 예를 나타냈지만, 방법 MTA, 방법 MTB, 방법 MT1, 및 방법 MT2는, 실리콘제의 천판을 갖는 상부 전극을 구비한 임의의 용량 결합형의 플라즈마 처리 장치를 이용하여 실시하는 것이 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 탑재대
ESC : 정전 척
LE : 하부 전극
30 : 상부 전극
34 : 천판
40 : 가스 소스군
50 : 배기 장치
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
70 : 전원
Cnt : 제어부
W : 웨이퍼
MK : 마스크
UR : 베이스 영역
SB : 기판
EL : 피에칭층
OL : 유기막
AL : 반사 방지막
MK1 : 마스크
SX, SX2 : 실리콘 산화막

Claims (15)

  1. 용량 결합형의 플라즈마 처리 장치를 이용하여 피처리체를 처리하는 방법으로서,
    상기 피처리체는, 마스크를 갖고,
    상기 플라즈마 처리 장치는, 처리 공간을 제공하는 처리 용기, 하부 전극을 포함하고, 그 위에 상기 피처리체가 탑재되는 탑재대, 및, 상기 처리 용기 내의 처리 공간을 사이에 두고 상기 탑재대에 면하는 실리콘제의 천판을 포함하는 상부 전극을 구비하고,
    상기 피처리체를 수용한 상기 처리 용기 내에, 실리콘 함유 가스를 포함하는 제 1 가스를 공급하는 제 1 공정과,
    상기 제 1 공정의 실행 후에, 상기 처리 용기 내에서 희가스의 플라즈마를 생성하는 제 2 공정과,
    상기 제 2 공정의 실행 후에, 상기 처리 용기 내에서 산소 가스를 포함하는 제 2 가스의 플라즈마를 생성하는 제 3 공정과,
    상기 제 3 공정의 실행 후에, 상기 처리 용기 내에서 희가스의 플라즈마를 생성하는 제 4 공정
    을 포함하고,
    상기 제 1 공정, 상기 제 2 공정, 상기 제 3 공정, 및 상기 제 4 공정을 포함하는 시퀀스를 반복하여 실행하는 것에 의해 실리콘 산화막을 형성하고,
    상기 제 2 공정, 상기 제 3 공정, 및, 상기 제 4 공정 중 적어도 어느 한쪽에 있어서, 상기 상부 전극에 음의 직류 전압이 인가되는
    방법.
  2. 제 1 항에 있어서,
    상기 실리콘 함유 가스는, 아미노실란 가스이고, 상기 제 1 공정에서는, 플라즈마는 생성되지 않는 방법.
  3. 제 1 항에 있어서,
    상기 실리콘 함유 가스는, 할로겐화규소 가스이고, 상기 제 1 공정에서는, 상기 제 1 가스의 플라즈마가 생성되는 방법.
  4. 제 3 항에 있어서,
    상기 실리콘 함유 가스는, SiCl4 가스인 방법.
  5. 제 3 항에 있어서,
    상기 제 1 가스는 희가스를 더 포함하고, 상기 제 1 공정에서 상기 희가스의 플라즈마가 생성되고,
    상기 제 2 가스는 희가스를 더 포함하고, 상기 제 3 공정에서 상기 희가스의 플라즈마가 생성되고,
    상기 희가스의 플라즈마가 유지되면서, 상기 제 1 공정 내지 상기 제 4 공정이 차례로 연속하여 실행되는
    방법.
  6. 제 5 항에 있어서,
    상기 제 4 공정에 있어서 상기 처리 용기 내에 공급되는 상기 희가스의 유량이, 상기 제 3 공정에 있어서 상기 처리 용기 내에 공급되는 상기 희가스의 유량보다 큰 방법.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 공정에서는, 상기 처리 용기 내의 압력이 13.33㎩ 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100W 이하인 고압 저전력의 조건으로 설정되는 방법.
  8. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 공정에서는, 이온의 인입용의 고주파 바이어스가 상기 하부 전극에 공급되지 않는 방법.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 피처리체는, 유기막을 더 갖고, 상기 마스크는 상기 유기막상에 마련되어 있고,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 마스크의 측벽을 따라서 형성된 상기 실리콘 산화막의 부분 영역이 남도록, 상기 실리콘 산화막을 에칭하는 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 유기막을 에칭하는 공정
    을 더 포함하는
    방법.
  10. 제 9 항에 있어서,
    상기 피처리체는, 실리콘 산화막인 피에칭층을 더 갖고, 상기 유기막은 상기 피에칭층상에 마련되어 있고,
    상기 유기막을 에칭하는 상기 공정의 실행 후에, 상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 피에칭층을 에칭하는 공정을 더 포함하는
    방법.
  11. 제 9 항에 있어서,
    상기 피처리체는, 상기 유기막상에 마련된 실리콘 함유 반사 방지막을 더 갖고,
    상기 마스크는, 상기 반사 방지막상에 마련된 레지스트 마스크이고,
    상기 방법은, 실리콘 산화막을 에칭하는 상기 공정의 실행 후, 상기 유기막을 에칭하는 상기 공정의 실행 전에, 상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 반사 방지막을 에칭하는 공정을 더 포함하는
    방법.
  12. 제 11 항에 있어서,
    상기 시퀀스를 반복하여 실행하기 전에, 상기 처리 용기 내에서 플라즈마를 발생시키고, 상기 상부 전극에 음의 직류 전압을 인가하는 것에 의해, 상기 마스크에 이차 전자를 조사하는 공정을 더 포함하는 방법.
  13. 제 9 항에 있어서,
    상기 시퀀스를 반복하여 실행하기 전에, 상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 그 위에 레지스트 마스크를 갖는 반사 방지막을 에칭하는 공정을 더 포함하되, 상기 반사 방지막으로부터 상기 마스크가 형성되는 방법.
  14. 제 13 항에 있어서,
    반사 방지막을 에칭하는 상기 공정의 실행 전에, 상기 처리 용기 내에서 플라즈마를 발생시키고, 상기 상부 전극에 음의 직류 전압을 인가하는 것에 의해, 상기 레지스트 마스크에 이차 전자를 조사하는 공정을 더 포함하는 방법.
  15. 제 13 항에 있어서,
    반사 방지막을 에칭하는 상기 공정의 실행 후, 또한, 상기 시퀀스를 반복하여 실행하기 전에, 상기 피처리체상에 산화실리콘제의 보호막을 형성하는 공정을 더 포함하는 방법.
KR1020160051301A 2015-04-27 2016-04-27 피처리체를 처리하는 방법 KR102385488B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-090158 2015-04-27
JP2015090158A JP6462477B2 (ja) 2015-04-27 2015-04-27 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
KR20160127674A KR20160127674A (ko) 2016-11-04
KR102385488B1 true KR102385488B1 (ko) 2022-04-11

Family

ID=55860709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160051301A KR102385488B1 (ko) 2015-04-27 2016-04-27 피처리체를 처리하는 방법

Country Status (6)

Country Link
US (1) US9859126B2 (ko)
EP (1) EP3089198A1 (ko)
JP (1) JP6462477B2 (ko)
KR (1) KR102385488B1 (ko)
CN (1) CN106098523B (ko)
TW (1) TWI689995B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355823B2 (en) * 2014-05-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for removing particles from etching chamber
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法
US20170314129A1 (en) 2016-04-29 2017-11-02 Lam Research Corporation Variable cycle and time rf activation method for film thickness matching in a multi-station deposition system
JP6890459B2 (ja) 2017-04-14 2021-06-18 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP6899693B2 (ja) 2017-04-14 2021-07-07 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP2019114692A (ja) * 2017-12-25 2019-07-11 東京エレクトロン株式会社 成膜方法
JP7089881B2 (ja) * 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
JP7055031B2 (ja) * 2018-02-16 2022-04-15 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP6910319B2 (ja) * 2018-04-23 2021-07-28 東京エレクトロン株式会社 有機領域をエッチングする方法
JP7203531B2 (ja) * 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7345382B2 (ja) 2018-12-28 2023-09-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
WO2020152889A1 (ja) * 2019-07-30 2020-07-30 株式会社日立ハイテク 装置診断装置、プラズマ処理装置及び装置診断方法
JP2021039925A (ja) 2019-09-05 2021-03-11 東京エレクトロン株式会社 プラズマプローブ装置、プラズマ処理装置及び制御方法
JP2023501371A (ja) * 2019-11-08 2023-01-18 ラム リサーチ コーポレーション 高周波電力増加によるプラズマ強化原子層堆積

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081104A1 (en) 2006-09-28 2008-04-03 Kazuhide Hasebe Film formation method and apparatus for forming silicon oxide film
US20120009802A1 (en) 2010-04-15 2012-01-12 Adrien Lavoie Plasma activated conformal dielectric film deposition

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987102A (en) * 1989-12-04 1991-01-22 Motorola, Inc. Process for forming high purity thin films
US7204913B1 (en) 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4456533B2 (ja) * 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP2007165479A (ja) 2005-12-12 2007-06-28 Tokyo Electron Ltd 成膜装置のプリコート方法、成膜装置及び記憶媒体
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US7989354B2 (en) 2007-06-08 2011-08-02 Tokyo Electron Limited Patterning method
US20100255625A1 (en) 2007-09-07 2010-10-07 Fujifilm Manufacturing Europe B.V. Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma
JP2009199052A (ja) * 2007-09-12 2009-09-03 Ricoh Co Ltd 電子写真用トナー及びその製造法
JP5236983B2 (ja) * 2007-09-28 2013-07-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
JP2009194248A (ja) 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
US8647722B2 (en) 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
US8298949B2 (en) * 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
JP2011066164A (ja) 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US9373521B2 (en) 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
JP5450187B2 (ja) 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP4733214B1 (ja) 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
KR20120001339A (ko) * 2010-06-29 2012-01-04 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5541183B2 (ja) 2011-02-07 2014-07-09 日本精工株式会社 電動パワーステアリング装置の制御装置
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2012204644A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
US9922802B2 (en) * 2012-02-20 2018-03-20 Tokyo Electron Limited Power supply system, plasma etching apparatus, and plasma etching method
JP6001940B2 (ja) * 2012-07-11 2016-10-05 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
KR102052936B1 (ko) * 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법
JP5750496B2 (ja) 2013-12-11 2015-07-22 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6366454B2 (ja) 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
JP6559430B2 (ja) 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081104A1 (en) 2006-09-28 2008-04-03 Kazuhide Hasebe Film formation method and apparatus for forming silicon oxide film
US20120009802A1 (en) 2010-04-15 2012-01-12 Adrien Lavoie Plasma activated conformal dielectric film deposition

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Pieter C. Rowlette et al., "Digital Control of SiO2 Film Deposition at Room Temperature", J. Phys. Chem. C, Vol.113, pp.6906-6909

Also Published As

Publication number Publication date
CN106098523B (zh) 2018-09-07
KR20160127674A (ko) 2016-11-04
TW201705310A (zh) 2017-02-01
TWI689995B (zh) 2020-04-01
JP6462477B2 (ja) 2019-01-30
US9859126B2 (en) 2018-01-02
EP3089198A1 (en) 2016-11-02
US20160314982A1 (en) 2016-10-27
JP2016207915A (ja) 2016-12-08
CN106098523A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
KR102385488B1 (ko) 피처리체를 처리하는 방법
JP6382055B2 (ja) 被処理体を処理する方法
KR102309936B1 (ko) 피처리체를 처리하는 방법
JP6366454B2 (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
KR102626138B1 (ko) 피처리체의 처리 방법
CN105914144B (zh) 蚀刻方法
KR102428552B1 (ko) 플라즈마 처리 방법
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
CN109417029B (zh) 对被处理体进行处理的方法
KR20230127373A (ko) 피처리체를 처리하는 방법
KR20160070711A (ko) 플라즈마 처리 방법
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant