[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102334399B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102334399B1
KR102334399B1 KR1020140176070A KR20140176070A KR102334399B1 KR 102334399 B1 KR102334399 B1 KR 102334399B1 KR 1020140176070 A KR1020140176070 A KR 1020140176070A KR 20140176070 A KR20140176070 A KR 20140176070A KR 102334399 B1 KR102334399 B1 KR 102334399B1
Authority
KR
South Korea
Prior art keywords
substrate
housing
noise
control unit
semiconductor package
Prior art date
Application number
KR1020140176070A
Other languages
English (en)
Other versions
KR20160069894A (ko
Inventor
우동순
윤선우
박지현
Original Assignee
주식회사 솔루엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 솔루엠 filed Critical 주식회사 솔루엠
Priority to KR1020140176070A priority Critical patent/KR102334399B1/ko
Publication of KR20160069894A publication Critical patent/KR20160069894A/ko
Application granted granted Critical
Publication of KR102334399B1 publication Critical patent/KR102334399B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

내부공간을 가지는 하우징과, 상기 하우징에 조립되는 제1 기판을 구비하는 파워부 및 상기 제1 기판의 일측 상부에 배치되도록 상기 하우징에 조립되는 제2 기판을 구비하는 제어부를 포함하며, 상기 제1 기판에는 상기 제2 기판의 하부에 배치되며 발생되는 노이즈의 상기 제2 기판으로의 전달을 방지하는 노이즈 전달방지층이 형성되는 반도체 패키지가 개시된다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것이다.
현대에 있어서 에너지 사용량의 증가와 더불어 소형/집적에 따라 패키지 공정이 다양해지고 있는 추세에 있다.
그리고, 반도체 패키지는 제어부에 구비되는 회로기판에 구동 IC 소자와 수동 소자들이 실장되고, 파워부에 구비되는 방열기판에 FRD 칩과 스위칭소자인 MOSFET이 실장된다.
그리고, 반도체 패키지는 기능적으로 PFC부(Power Factor Correction)와 LLC부(Inductor Inductior Capacitor)로 구성된다. 즉, 실제 구동시 PFC부에서는 인가되는 전압과 전류의 위상차이를 보정하고, LLC부에서는 DC/DC 컨버터 역을, 다시 말해 PFC부의 출력에 해당되는 고전압을 실제 사용에 필요한 저전압으로 변환하는 역할을 한다.
이 때, 스위칭소자인 MOSFET에서 발생되는 노이즈로 인하여 제어부의 소자들에 부정적인 영향을 주는 문제가 있다.
따라서, 노이즈의 전달을 감소시킬 수 있는 구조의 개발이 필요한 실정이다.
일본 공개특허공보 제2000-133768호
노이즈의 전달을 감소시킬 수 있는 반도체 패키지가 제공된다.
본 발명의 일 실시예에 따른 반도체 패키지는 내부공간을 가지는 하우징과, 상기 하우징에 조립되는 제1 기판을 구비하는 파워부 및 상기 제1 기판의 일측 상부에 배치되도록 상기 하우징에 조립되는 제2 기판을 구비하는 제어부를 포함하며, 상기 제1 기판에는 상기 제2 기판의 하부에 배치되며 발생되는 노이즈의 상기 제2 기판으로의 전달을 방지하는 노이즈 전달방지층이 형성될 수 있다.
노이즈 전달을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지에 구비되는 제1 기판을 나타내는 개략 사시도이다.
도 4는 제1 기판의 제1 변형실시예를 나타내는 개략 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 분해 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 일예로서, 하우징(110), 파워부(120) 및 제어부(130)를 포함하여 구성될 수 있다.
하우징(110)은 내부공간을 가진다. 일예로서, 하우징(110)은 일측이 개구된 박스 형상을 가질 수 있다.
한편, 하우징(110)은 프레임부(112)와, 외벽부(114)를 구비할 수 있다.
프레임부(112)에는 제1,2 개구부(112a,112b)가 형성된다. 이를 위해, 프레임부(112)의 중앙에는 제1,2 개구부(112a,112b)를 구획하는 분할바(112c)가 형성된다.
한편, 프레임부(112)에는 제어부(130)의 설치를 위한 설치홈(112d)이 형성될 수 있다. 즉, 제어부(130)는 프레임부(112)의 설치홈(112d)에 삽입되어 설치된다.이에 따라, 제어부(130)의 저면은 제1 개구부(112a)를 통해 하우징(110)의 외부로 노출될 수 있다.
외벽부(114)는 프레임부(112)의 가장자리로부터 연장 형성되어 하우징(110)이 내부공간을 가지도록 한다. 그리고, 외벽부(114)에는 리드 프레임(116)이 형성된다. 리드 프레임(116)은 메인기판(미도시)에 반도체 패키지(110)가 설치될 때, 메인기판에 연결되도록 하는 구성으로서, 외벽부(114)로부터 돌출 형성된다.
한편, 리드 프레임(116)은 외벽부(114)의 일측과 타측에 각각 형성된다. 그리고, 외벽부(114)의 일측에 설치되는 리드 프레임(116)과, 외벽부(114)의 타측에 설치되는 리드 프레임(116)은 서로 다른 크기를 가질 수 있으며, 설치되는 개수도 상이할 수 있다.
다만, 이에 한정되지 않으며, 리드 프레임(116)은 모두 같은 크기를 가질 수도 있으며, 외벽부(114)의 일측과 타측에 설치되는 리드 프레임(116)의 개수도 동일할 수 있다.
또한, 외벽부(114)에는 나사체결부(114a)가 형성될 수 있다.
한편, 제2 개구부(112b)는 제1 개구부(112a)와 나란하게 배치될 수 있으며, 분할바(112c)에 의해 제1 개구부(112a)와 제2 개구부(112b)는 분리된다. 그리고, 제2 개구부(112b)에 의해 파워부(120)가 외부로 노출될 수 있다.
파워부(120)는 하우징(110)에 조립되는 제1 기판(122)을 구비한다. 일예로서, 파워부(120)는 제1 기판(122)과, 복수개의 파워 소자(124)를 구비할 수 있다.
제1 기판(122)은 금속 재질로 이루어지는 베이스부(122a)를 구비할 수 있으며, 베이스부(122a)는 외부로 열을 용이하게 전달할 수 있도록 일예로서 알루미늄 재질로 이루어질 수 있다. 한편, 제1 기판(122)에는 절연층(122b)이 형성될 수 있으며, 절연층(122b) 상에는 패턴층(122c)이 형성될 수 있다.
그리고, 패턴층(122c)에는 복수개의 파워 소자(124)가 설치될 수 있다. 파워소자(124)는 모스펫(MOSFET, Metal Oxide Silicon Field Effect Transistor)과 다이오드(FRD) 등으로 구성될 수 있다.
한편, 제1 기판(122)은 하우징(110)의 저면에 설치되며, 패턴층(122c)과 파워소자(124)는 제2 개구부(112b)를 통해 프레임부(112)의 상면 측으로 노출될 수 있다.
이와 같이, 제1 기판(122)이 하우징(110)의 저면에 설치되고 금속 재질로 이루어지므로 복수개의 파워 소자(124)로부터 발생되는 열이 제1 기판(122)을 통해 외부로 전달될 수 있다.
여기서, 방향에 대한 용어를 정의하면, 하우징(110)의 상면은 도 1에서 프레임부(112)로부터 외벽부(114)가 연장 형성되는 면을 말하며, 하우징(110)의 저면은 하우징(110)의 상면의 반대측에 배치되는 면을 말한다.
다만, 여기서의 상면과 저면은 설명의 편의를 위한 것으로, 반도체 패키지(100)가 메인 기판에 설치되는 경우 상면과 저면은 상기에서 설명한 방향과 반대방향일 수 있다.
또한, 제1 기판(122)은 방열의 효율을 증대시키기 위해 하우징(110)의 프레임부(112)에 대응되는 크기를 가질 수 있다.
나아가, 제1 기판(122)에는 제어부(130)의 하부에 배치되며, 발생되는 노이즈의 제어부(130)로의 전달을 방지하기 위한 노이즈 전달 방지층(126)이 형성된다.
노이즈 전달 방지층(126)은 패턴층(122c)으로부터 이격 배치되며, 금속 재질로 이루어질 수 있다. 일예로서, 노이즈 전달 방지층(126)은 구리 재질로 이루어지며, 패터닝에 의해 형성될 수 있다.
이와 같이, 노이즈 전달 방지층(126)이 제어부(130)의 하부에 배치되므로, 파워 소자(124)로부터 발생되는 노이즈가 제어부(130)로 전달되는 것을 저감시킬 수 있다.
한편, 노이즈 전달 방지층(126)은 제어부(130)의 크기에 대응되는 크기를 가질 수 있다.
이에 대하여 도 3을 참조하여 보다 자세하게 살펴보면, 파워 소자(124)의 구동 시 파워 소자(124) 중 모스펫으로부터 노이즈가 발생된다. 발생된 노이즈는 일반적으로 제1 기판(122)을 매개로 하여 이동된다. 즉, 발생된 노이즈는 패턴층(122c)를 지나 절연층(122b)으로 전달되고, 절연층(122b)으로 전달된 노이즈는 금속 재질로 이루어지는 제1 기판(122)의 베이스부(122a)로 전달된다.
그리고, 베이스부(122a)로 전달된 노이즈는 베이스부(122a)의 일측으로부터 베이스부(122a)의 타측으로(도 3의 A 방향으로) 전달되고, 이후 베이스부(122a)의 타측에서 절연층(122b)을 지나 상부 측으로 이동된다.
그런데, 노이즈 전달 방지층(126)이 제1 기판(122)의 타측에 형성되므로, 노이즈의 이동을 억제할 수 있다. 즉, 구리 재질로 이루어지는 노이즈 전달 방지층(126)에 의해 노이즈를 차폐할 수 있는 것이다.
결국, 제1 기판(122)으로부터 제어부(130)로의 노이즈 전달을 방지할 수 있다.
이하에서는 다시 도 1 및 도 2를 참조하여 설명하기로 한다.
제어부(130)는 제1 기판(122)의 일측 상부에 배치되도록 하우징(110)에 조립되는 제2 기판(132)을 구비한다. 일예로서, 제어부(130)는 제2 기판(132)과, 구동 IC 소자(134) 및 수동 소자(136)를 구비할 수 있다.
제2 기판(132)은 인쇄회로기판으로 이루어질 수 있으며, 금속 패턴층(미도시)이 형성된다. 한편, 제2 기판(132)은 상기에서 설명한 바와 같이, 프레임부(112)의 설치홈(112d)에 삽입 설치된다.
또한, 제2 기판(132)과 제1 기판(122)는 도면에는 도시되지 않았으나, 리드 와이어(미도시)를 통해 전기적으로 연결될 수 있다. 나아가, 제1 기판(122)과 제2 기판(132)은 상기한 리드 프레임(116)에 전기적으로 연결되며, 일예로서, 리드 와이어(미도시)를 매개로 하여 리드 프레임(116)에 연결될 수 있다.
다만, 이에 한정되지 않으며, 별도의 접속부재를 통해 제1,2 기판(122,132)이 전기적으로 연결될 수도 있으며, 제1,2 기판(122,132)과 리드 프레임(116)이 연결될 수도 있을 것이다.
한편, 도면에는 도시되지 않았으나, 하우징(110)의 내부 공간에는 몰딩층(미도시)이 적층될 수도 있다. 몰딩층은 상기한 제1,2 기판(122,132)에 실장된 파워소자(124)와 구동 IC 소자(134), 수동소자(136)가 내부에 매립되도록 적층되며, 파워소자(124)와 구동 IC 소자(134) 및 수동소자(136)를 보호하는 역할을 수행할 수 있다.
즉, 외부 충격에 의해 파워소자(124)와 구동 IC 소자(134), 수동소자(136)가 제1,2 기판(122,132)로부터 분리되는 것을 방지하는 동시에 파워소자(124)와 구동 IC 소자(134), 수동소자(136)가 파손되는 것을 방지할 수 있는 것이다.
상기한 바와 같이, 노이즈 전달 방지층(126)을 통해 파워부(120)로부터 발생되는 노이즈가 제어부(130)로 전달되는 것을 억제할 수 있다.
이에 따라, 노이즈에 의한 제어부(130)의 구동 IC 소자(134) 및 수동 소자(136)에 끼치는 악영향을 방지할 수 있는 것이다.
이하에서는 도면을 참조하여 제1 기판의 변형 실시예에 대하여 설명하기로 한다.
도 4는 제1 기판의 제1 변형실시예를 나타내는 개략 사시도이다.
도 4를 참조하면, 제1 기판(222)은 금속 재질로 이루어지는 베이스부(222a)를 구비할 수 있다. 베이스부(212a)는 외부로 열을 용이하게 전달할 수 있도록 일예로서 알루미늄 재질로 이루어질 수 있다.
한편, 제1 기판(222)에는 절연층(222b)이 형성될 수 있으며, 절연층(222b) 상에는 패턴층(222c)이 형성될 수 있다.
그리고, 패턴층(222c)에는 복수개의 파워 소자(124, 도 2 참조)가 설치될 수 있다. 파워소자(124)는 모스펫(MOSFET, Metal Oxide Silicon Field Effect Transistor)과 다이오드(FRD) 등으로 구성될 수 있다.
한편, 제1 기판(222)은 하우징(110, 도 2 참조)의 저면에 설치되며, 패턴층(222b)과 파워소자(224)는 제2 개구부(112b, 도 2 참조)를 통해 프레임부(112, 도 2 참조)의 상면 측으로 노출될 수 있다.
이와 같이, 제1 기판(222)이 하우징(110)의 저면에 설치되고 금속 재질로 이루어지므로 복수개의 파워 소자(224)로부터 발생되는 열이 제1 기판(222)을 통해 외부로 전달될 수 있다.
또한, 제1 기판(222)은 방열의 효율을 증대시키기 위해 하우징(110)의 프레임부(112)에 대응되는 크기를 가질 수 있다.
나아가, 제1 기판(222)에는 제어부(130, 도 2 참조)의 하부에 배치되며, 발생되는 노이즈의 제어부(130)로의 전달을 방지하기 위한 노이즈 전달 방지층(226)이 형성된다.
노이즈 전달 방지층(226)은 패턴층(222c)에 연결될 수 있다. 즉, 노이즈 전달 방지층(226)은 패턴층(222c)의 접지패턴(222d)에 연결될 수 있다. 그리고, 노이즈 전달 방지층(226)은 금속 재질로 이루어질 수 있다. 일예로서, 노이즈 전달 방지층(226)은 구리 재질로 이루어지며, 패터닝에 의해 형성될 수 있다.
한편, 노이즈 전달 방지층(226)은 제어부(130)의 크기에 대응되는 크기를 가질 수 있다.
이와 같이, 노이즈 전달 방지층(226)이 제어부(130)의 하부에 배치되므로, 파워 소자(124)로부터 발생되는 노이즈가 제어부(130)로 전달되는 것을 저감시킬 수 있다.
그리고, 노이즈 전달 방지층(226)으로 유입된 노이즈는 접지패턴(222d)을 통해 외부로 유출될 수 있다.
이에 대하여 보다 자세하게 살펴보면, 파워 소자(224)의 구동 시 파워 소자(124) 중 모스펫으로부터 노이즈가 발생된다. 발생된 노이즈는 일반적으로 제1 기판(222)을 매개로 하여 이동된다. 즉, 발생된 노이즈는 패턴층(222c)를 지나 절연층(222b)으로 전달되고, 절연층(222b)으로 전달된 노이즈는 금속 재질로 이루어진 제1 기판(222)의 베이스부(222a)로 전달된다.
그리고, 베이스부(222a)로 전달된 노이즈는 베이스부(222a)의 일측으로부터 타측으로(A 방향으로) 전달되고, 이후 베이스부(222a)의 타측에서 절연층(222b)을 지나 상부 측으로 이동된다.
그런데, 노이즈 전달 방지층(226)이 제1 기판(122)의 타측에 형성되므로, 노이즈의 제1 기판(222)을 통과하여 상부의 제어부(130)로 이동되는 것을 억제할 수 있다. 즉, 구리 재질로 이루어지는 노이즈 전달 방지층(226)에 의해 노이즈를 차폐할 수 있는 것이다.
결국, 제1 기판(222)으로부터 제어부(130)로의 노이즈 전달을 방지할 수 있다.
나아가, 노이즈 전달 방지층(226)으로 유입된 노이즈는 접지패턴(222d)를 통해 외부의 접지단자(미도시)로 이동된다.
따라서, 발생된 노이즈가 접지단자를 통해 외부로 유출될 수 있는 것이다.
결국, 접지패턴(222d)에 연결되는 노이즈 전달 방지층(226)을 통해 노이즈가 제어부(130) 측으로 이동되는 것을 보다 확실하게 방지할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 : 반도체 패키지
110 : 하우징
120 : 파워부
122, 222, 322 : 제1 기판
124 : 파워소자
126, 226 : 노이즈 전달 방지층
130 : 제어부
132 : 제2 기판
134 : 구동 IC 소자
136 : 수동 소자

Claims (10)

  1. 내부공간을 가지는 하우징;
    상기 하우징에 조립되는 제1 기판을 구비하는 파워부; 및
    상기 제1 기판 상부에 배치되도록 상기 하우징에 조립되는 제2 기판을 구비하는 제어부;
    를 포함하며,
    상기 제1 기판은:
    상기 제2 기판의 하부에 수직 중첩하게 배치되며, 발생되는 노이즈를 상기 제2 기판으로의 전달을 방지하는 노이즈 전달방지층; 및
    상기 노이즈 전달방지층의 일측으로부터 이격 배치되어 상기 제 2 기판에 의해 노출되는 패턴층을 포함하되, 상기 노이즈 전달방지층은 상기 패턴층에 형성된 접지패턴에 연결되는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 기판은 금속 재질로 이루어지는 베이스부를 구비하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 제1 기판은 상기 하우징의 일면에 설치되며, 상기 제2 기판은 상기 하우징의 타면에 설치되되,
    하우징의 타면은 하우징의 상면이고 하우징의 일면은 상면의 반대측에 배치되는 면인 반도체 패키지.
  4. 제1항에 있어서,
    상기 하우징은 제1,2 개구부가 형성되는 프레임부와, 상기 프레임부의 가장자리로부터 연장 형성되는 외벽부를 구비하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 외벽부의 일측에는 상기 제어부에 연결되는 제1 리드프레임이 설치되고, 상기 외벽부의 타측에는 상기 파워부에 연결되는 제2 리드프레임이 설치되는 반도체 패키지.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 파워부는 상기 제1 기판에 실장되는 파워 소자를 더 구비하는 반도체 패키지.
  9. 제1항에 있어서,
    상기 제어부는 상기 제2 기판에 실장되는 구동 IC 소자와 수동 소자 중 적어도 하나를 더 구비하는 반도체 패키지.
  10. 삭제
KR1020140176070A 2014-12-09 2014-12-09 반도체 패키지 KR102334399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140176070A KR102334399B1 (ko) 2014-12-09 2014-12-09 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140176070A KR102334399B1 (ko) 2014-12-09 2014-12-09 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160069894A KR20160069894A (ko) 2016-06-17
KR102334399B1 true KR102334399B1 (ko) 2021-12-02

Family

ID=56343934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140176070A KR102334399B1 (ko) 2014-12-09 2014-12-09 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102334399B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102248521B1 (ko) * 2015-07-03 2021-05-06 삼성전기주식회사 전력 모듈 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055302B2 (ja) * 1992-04-24 2000-06-26 三菱電機株式会社 半導体装置
JP3941266B2 (ja) 1998-10-27 2007-07-04 三菱電機株式会社 半導体パワーモジュール
KR101862370B1 (ko) * 2011-05-30 2018-05-29 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 장치

Also Published As

Publication number Publication date
KR20160069894A (ko) 2016-06-17

Similar Documents

Publication Publication Date Title
US20070195563A1 (en) Dc/dc converter
EP3073812B1 (en) Integrated power electronics assembly module
JP5939246B2 (ja) 電子制御装置
US9877408B2 (en) Package assembly
KR102334399B1 (ko) 반도체 패키지
JP6649890B2 (ja) バックコンバータのためのモノリシックに集積されたトランジスタ
EP3850909B1 (en) Snubber circuit, power semiconductor module, and induction heating power supply device
WO2018173379A1 (ja) 電力変換装置
JP6360865B2 (ja) スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
JP5708390B2 (ja) 電子回路装置
KR102425694B1 (ko) 파워 모듈 패키지
KR101288220B1 (ko) 히트 싱크
CN108738367B (zh) 电子模块
KR102211961B1 (ko) 모터용 인버터 패키지 및 이를 포함하는 모터
KR101287664B1 (ko) 히트 싱크 모듈
US20140252541A1 (en) Systems and methods for power train assemblies
KR20160111825A (ko) 파워 모듈 패키지
JP2012028529A (ja) 半導体装置及びdc−dcコンバータ
KR20160111826A (ko) 파워 모듈 패키지
KR100708679B1 (ko) 지능형 전원 모듈의 방열 구조
KR100669768B1 (ko) 지능형 전원 모듈의 방열 구조 및 이를 구비한 디스플레이모듈
JP2011074905A (ja) 内燃機関用の点火イグナイタ
KR20120004763A (ko) 파워 보드 및 그를 포함하는 전자기기
KR20120017247A (ko) 스위칭 모드 전원공급장치와 이를 이용한 노이즈 감쇠 방법
KR19990037483U (ko) 파워 디바이스의 방열 구조

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant