JP3055302B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3055302B2 JP3055302B2 JP4106254A JP10625492A JP3055302B2 JP 3055302 B2 JP3055302 B2 JP 3055302B2 JP 4106254 A JP4106254 A JP 4106254A JP 10625492 A JP10625492 A JP 10625492A JP 3055302 B2 JP3055302 B2 JP 3055302B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- side circuit
- board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置が実装され
た放熱基板と、外部装置接続用制御回路基板とが外囲ケ
ース内に設けられた半導体装置に関し、特に制御回路基
板の構造に関するものである。
た放熱基板と、外部装置接続用制御回路基板とが外囲ケ
ース内に設けられた半導体装置に関し、特に制御回路基
板の構造に関するものである。
【０００２】
【従来の技術】従来、パワーモジュール等の電力用半導
体装置としては、外囲ケース内に半導体素子実装用基板
（放熱基板）以外に制御回路基板（以下、単に制御基板
という）が設けられたものがある。この制御基板は半導
体素子実装用基板の上方に位置づけられており、半導体
素子のＯＮ，ＯＦＦ制御を行う制御ＩＣや、半導体素子
の出力信号を制御する制御ＩＣ等が搭載されていた。
体装置としては、外囲ケース内に半導体素子実装用基板
（放熱基板）以外に制御回路基板（以下、単に制御基板
という）が設けられたものがある。この制御基板は半導
体素子実装用基板の上方に位置づけられており、半導体
素子のＯＮ，ＯＦＦ制御を行う制御ＩＣや、半導体素子
の出力信号を制御する制御ＩＣ等が搭載されていた。
【０００３】そして、この種の半導体装置では、制御基
板に立設されて外囲ケースの上方へ突出する外部装置接
続用端子を介して外部装置に対して信号の授受が行われ
るように構成されていた。従来のこの種の半導体装置に
使用する制御基板を図３によって説明する。
板に立設されて外囲ケースの上方へ突出する外部装置接
続用端子を介して外部装置に対して信号の授受が行われ
るように構成されていた。従来のこの種の半導体装置に
使用する制御基板を図３によって説明する。
【０００４】図３は従来の半導体装置に使用する制御基
板の構成を示す断面図である。同図において、１は制御
基板で、この制御基板１は基板本体２の上下両面に銅パ
ターンからなる配線層３，４が形成されている。なお、
図３では構成が容易に理解できるように配線層３，４を
基板本体２から離して描いてある。
板の構成を示す断面図である。同図において、１は制御
基板で、この制御基板１は基板本体２の上下両面に銅パ
ターンからなる配線層３，４が形成されている。なお、
図３では構成が容易に理解できるように配線層３，４を
基板本体２から離して描いてある。
【０００５】５は制御基板１に設けられた回路を不図示
の外部装置に電気的に接続するための外部装置接続用端
子で、この端子５は、前記制御基板１の上面に接合さ
れ、上端が外囲ケース（図示せず）より上方へ突出する
ように形成されている。
の外部装置に電気的に接続するための外部装置接続用端
子で、この端子５は、前記制御基板１の上面に接合さ
れ、上端が外囲ケース（図示せず）より上方へ突出する
ように形成されている。
【０００６】６は半導体素子（図示せず）のＯＮ，ＯＦ
Ｆ制御を行う入力用制御ＩＣとしてのＰ側の制御ＩＣ、
７は半導体素子の出力を制御する出力用制御ＩＣとして
のＮ側の制御ＩＣで、これらのＩＣ６，７は制御基板１
の配線層３に接合されて制御基板１上に搭載されてい
る。
Ｆ制御を行う入力用制御ＩＣとしてのＰ側の制御ＩＣ、
７は半導体素子の出力を制御する出力用制御ＩＣとして
のＮ側の制御ＩＣで、これらのＩＣ６，７は制御基板１
の配線層３に接合されて制御基板１上に搭載されてい
る。
【０００７】そして、これらの制御ＩＣ６，７が接続さ
れた配線層３は各制御ＩＣが接続されるＰ側回路，Ｎ側
回路が形成されており、後述する中継端子８を介して半
導体素子に接続されている。なお、Ｐ側回路およびＮ側
回路は制御基板１の下面側の配線層４にも形成され、配
線層３と同様にして中継端子８を介して半導体素子に接
続されている。
れた配線層３は各制御ＩＣが接続されるＰ側回路，Ｎ側
回路が形成されており、後述する中継端子８を介して半
導体素子に接続されている。なお、Ｐ側回路およびＮ側
回路は制御基板１の下面側の配線層４にも形成され、配
線層３と同様にして中継端子８を介して半導体素子に接
続されている。
【０００８】８は配線層３，４に形成されたＰ側回路，
Ｎ側回路と不図示の半導体素子実装用基板とを接続する
ための中継端子である。この中継端子８は、上部が前記
基板本体２を貫通して各配線層３，４に電気的に接続さ
れており、下端部には不図示の半導体素子実装用基板に
接合される接合部８ａが形成されている。
Ｎ側回路と不図示の半導体素子実装用基板とを接続する
ための中継端子である。この中継端子８は、上部が前記
基板本体２を貫通して各配線層３，４に電気的に接続さ
れており、下端部には不図示の半導体素子実装用基板に
接合される接合部８ａが形成されている。
【０００９】このように構成された制御基板１を備えた
半導体装置では、外部装置接続用端子５から例えばＯＮ
信号が入力されると、その信号は配線層３，４のＰ側回
路および中継端子８を介して半導体素子に伝えられる。
そして、Ｐ側回路中のＰ側制御ＩＣ６によって半導体素
子が動作されることになる。
半導体装置では、外部装置接続用端子５から例えばＯＮ
信号が入力されると、その信号は配線層３，４のＰ側回
路および中継端子８を介して半導体素子に伝えられる。
そして、Ｐ側回路中のＰ側制御ＩＣ６によって半導体素
子が動作されることになる。
【００１０】また、半導体素子の出力信号等は中継端子
８を介してＮ側回路に伝えられ、Ｎ側回路中のＮ側制御
ＩＣ７によって制御される。そして、Ｎ側回路によって
外部接続用端子５に伝えられ、そこから外部装置へ出力
される。
８を介してＮ側回路に伝えられ、Ｎ側回路中のＮ側制御
ＩＣ７によって制御される。そして、Ｎ側回路によって
外部接続用端子５に伝えられ、そこから外部装置へ出力
される。
【００１１】
【発明が解決しようとする課題】しかるに、上述した制
御基板１を使用した半導体装置では、制御基板の制御Ｉ
Ｃが誤動作しやすいという問題があった。これは、Ｐ側
回路やＮ側回路にノイズが入るからであった。
御基板１を使用した半導体装置では、制御基板の制御Ｉ
Ｃが誤動作しやすいという問題があった。これは、Ｐ側
回路やＮ側回路にノイズが入るからであった。
【００１２】すなわち、Ｐ側回路とＮ側回路とが上下に
位置する配線層３，４に形成されている関係から、一方
の回路の信号線が他方の回路の信号線と交差してしま
い、その交差部分においてＰ側回路やＮ側回路に他方の
回路から生じるノイズが入ってしまう。交差しなくて
も、例えば配線層３に２つの回路が混在して一方の回路
の信号線が他方の回路の信号線に近接し、その近接部分
でノイズが入ることもあった。
位置する配線層３，４に形成されている関係から、一方
の回路の信号線が他方の回路の信号線と交差してしま
い、その交差部分においてＰ側回路やＮ側回路に他方の
回路から生じるノイズが入ってしまう。交差しなくて
も、例えば配線層３に２つの回路が混在して一方の回路
の信号線が他方の回路の信号線に近接し、その近接部分
でノイズが入ることもあった。
【００１３】そのような不具合を解消するには信号線ど
うしの間隔をノイズが伝わらない程度まで拡げればよい
が、そのようにすると制御基板１が大型化してしまう。
うしの間隔をノイズが伝わらない程度まで拡げればよい
が、そのようにすると制御基板１が大型化してしまう。
【００１４】さらに、ノイズとしては、信号線間を伝わ
って浸入する以外に、半導体素子実装用基板側から制御
基板１の下面に位置する配線層４に伝わるものもあっ
た。
って浸入する以外に、半導体素子実装用基板側から制御
基板１の下面に位置する配線層４に伝わるものもあっ
た。
【００１５】
【課題を解決するための手段】第１の発明に係る半導体
装置は、基板本体の両面に制御用ＩＣが実装されたＰ側
回路とＮ側回路とが形成された制御回路基板を備えると
ともに、前記制御回路基板と対向する基板に、前記制御
用ＩＣにオン、オフ制御される半導体素子を備えた半導
体装置において、前記基板本体の両面のそれぞれにおい
て前記Ｐ側回路と前記Ｎ側回路との形成領域を互いに分
離させ、前記基板本体の前記両面の面に沿った方向に、
前記Ｐ側回路と前記Ｎ側回路とが重ならないようにした
ものである。
装置は、基板本体の両面に制御用ＩＣが実装されたＰ側
回路とＮ側回路とが形成された制御回路基板を備えると
ともに、前記制御回路基板と対向する基板に、前記制御
用ＩＣにオン、オフ制御される半導体素子を備えた半導
体装置において、前記基板本体の両面のそれぞれにおい
て前記Ｐ側回路と前記Ｎ側回路との形成領域を互いに分
離させ、前記基板本体の前記両面の面に沿った方向に、
前記Ｐ側回路と前記Ｎ側回路とが重ならないようにした
ものである。
【００１６】第２の発明に係る半導体装置は、基板本体
の両面に制御用ＩＣが実装されたＰ側回路とＮ側回路と
が形成された制御回路基板を備えるとともに、前記制御
回路基板と対向する基板に、前記制御用ＩＣにオン、オ
フ制御される半導体素子を備えた半導体装置において、
前記基板本体の両面のそれぞれにおいて前記Ｐ側回路と
前記Ｎ側回路との形成領域を互いに分離させ、前記基板
本体の前記両面の面に沿った方向に、前記Ｐ側回路と前
記Ｎ側回路とを互いに重ならないように配設し、前記制
御回路基板における前記基板と対向する面に電磁シール
ド層を形成したものである。
の両面に制御用ＩＣが実装されたＰ側回路とＮ側回路と
が形成された制御回路基板を備えるとともに、前記制御
回路基板と対向する基板に、前記制御用ＩＣにオン、オ
フ制御される半導体素子を備えた半導体装置において、
前記基板本体の両面のそれぞれにおいて前記Ｐ側回路と
前記Ｎ側回路との形成領域を互いに分離させ、前記基板
本体の前記両面の面に沿った方向に、前記Ｐ側回路と前
記Ｎ側回路とを互いに重ならないように配設し、前記制
御回路基板における前記基板と対向する面に電磁シール
ド層を形成したものである。
【００１７】
【作用】Ｐ側回路の信号線と、Ｎ側回路の信号線とは、
交差したり、他方の回路の信号線に近接することがなく
なる。また、電磁シールド層が半導体素子側から制御回
路基板へ入るノイズを遮断する。
交差したり、他方の回路の信号線に近接することがなく
なる。また、電磁シールド層が半導体素子側から制御回
路基板へ入るノイズを遮断する。
【００１８】
【実施例】実施例１．以下、本発明の一実施例を図１お
よび図２によって詳細に説明する。図１は本発明に係る
半導体装置を示す断面図、図２は本発明に係る半導体装
置に使用する制御回路基板の構成を示す断面図である。
よび図２によって詳細に説明する。図１は本発明に係る
半導体装置を示す断面図、図２は本発明に係る半導体装
置に使用する制御回路基板の構成を示す断面図である。
【００１９】これらの図において、１１は本発明に係る
半導体装置の外囲ケースで、この外囲ケース１１は、枠
体１２と、この枠体１２の下部開口部を閉塞するベース
板１３と、枠体１２の上部開口部を閉塞する蓋体（図示
せず）等とから構成されている。なお、この外囲ケース
１１内には、従来の半導体装置と同様にしてシリコンゲ
ル等のゲル物質（図示せず）が充填されると共に、その
ゲル物質を封止する樹脂層（図示せず）が設けられてい
る。
半導体装置の外囲ケースで、この外囲ケース１１は、枠
体１２と、この枠体１２の下部開口部を閉塞するベース
板１３と、枠体１２の上部開口部を閉塞する蓋体（図示
せず）等とから構成されている。なお、この外囲ケース
１１内には、従来の半導体装置と同様にしてシリコンゲ
ル等のゲル物質（図示せず）が充填されると共に、その
ゲル物質を封止する樹脂層（図示せず）が設けられてい
る。
【００２０】前記ベース板１３の上面には放熱基板１４
が接合され、その放熱基板１４上にはパワーデバイスと
しての半導体素子１５が実装されている。半導体素子１
５の電極（図示せず）は放熱基板１４上に形成された配
線パターン（図示せず）にワイヤボンディングされてい
る。そして、その配線パターンには、後述する回路基板
に接続される入力用中継端子１６と出力用中継端子１７
とが立てた状態で接合されている。
が接合され、その放熱基板１４上にはパワーデバイスと
しての半導体素子１５が実装されている。半導体素子１
５の電極（図示せず）は放熱基板１４上に形成された配
線パターン（図示せず）にワイヤボンディングされてい
る。そして、その配線パターンには、後述する回路基板
に接続される入力用中継端子１６と出力用中継端子１７
とが立てた状態で接合されている。
【００２１】１８は制御基板で、この制御基板１８は２
枚の基板本体１９，２０を重ねて形成され、前記中継端
子１６，１７が両基板本体を上下に貫通した状態で外囲
ケース１１に対して支持固定されている。そして、この
制御基板１８を構成する基板本体１９，２０は、上下両
面に銅パターンからなる配線層２１〜２４が形成されて
おり、上側に位置する基板本体１９の上面の配線層２１
にＰ側の制御ＩＣ２５およびＮ側の制御ＩＣ２６が搭載
されている。これらの制御ＩＣ２５，２６は従来の半導
体装置で使用したものと同等のものであるので、ここに
おいて詳細な説明は省略する。
枚の基板本体１９，２０を重ねて形成され、前記中継端
子１６，１７が両基板本体を上下に貫通した状態で外囲
ケース１１に対して支持固定されている。そして、この
制御基板１８を構成する基板本体１９，２０は、上下両
面に銅パターンからなる配線層２１〜２４が形成されて
おり、上側に位置する基板本体１９の上面の配線層２１
にＰ側の制御ＩＣ２５およびＮ側の制御ＩＣ２６が搭載
されている。これらの制御ＩＣ２５，２６は従来の半導
体装置で使用したものと同等のものであるので、ここに
おいて詳細な説明は省略する。
【００２２】なお、図１および図２では、制御基板１８
の構成を理解しやすくするために配線層２１〜２４を基
板本体１９，２０から離間させて描いたが、実際には配
線層２１〜２４は基板本体１９，２０の上面あるいは下
面に密着している。また、基板本体１９，２０は、配線
層どうしが接触しない程度に近接されている。
の構成を理解しやすくするために配線層２１〜２４を基
板本体１９，２０から離間させて描いたが、実際には配
線層２１〜２４は基板本体１９，２０の上面あるいは下
面に密着している。また、基板本体１９，２０は、配線
層どうしが接触しない程度に近接されている。
【００２３】また、基板本体１９，２０の各配線層２１
〜２４は、図２中Ａで示すＰ側領域とＢで示すＮ側領域
とにそれぞれ画成されており、前記入力用中継端子１６
はＰ側領域に位置する配線層２１ａ，２２ａ，２３ａお
よび２４ａに接続され、出力用中継端子１７は配線層２
１ｂ，２２ｂ，２３ｂおよび２４ｂに接続されている。
さらに、前記Ｐ側の制御ＩＣ２５は配線層２１ａに接続
され、Ｎ側の制御ＩＣ２６は配線層２１ｂに接続されて
いる
〜２４は、図２中Ａで示すＰ側領域とＢで示すＮ側領域
とにそれぞれ画成されており、前記入力用中継端子１６
はＰ側領域に位置する配線層２１ａ，２２ａ，２３ａお
よび２４ａに接続され、出力用中継端子１７は配線層２
１ｂ，２２ｂ，２３ｂおよび２４ｂに接続されている。
さらに、前記Ｐ側の制御ＩＣ２５は配線層２１ａに接続
され、Ｎ側の制御ＩＣ２６は配線層２１ｂに接続されて
いる
【００２４】そして、Ｐ側の制御ＩＣ２５と接続される
入力側回路（以下、単にＰ側回路という）が配線層２１
〜２３のＰ側領域となる部分に形成され、Ｎ側の制御Ｉ
Ｃ２６と接続される出力側回路（以下、単にＮ側回路と
いう）が配線層２１〜２３のＮ側領域となる部分に形成
されている。すなわち、Ｐ側回路は配線層２１ａ，２２
ａおよび２３ａの３層にわたって形成され、Ｎ側回路は
配線層２１ｂ，２２ｂおよび２３ｂの３層にわたって形
成されることになる。
入力側回路（以下、単にＰ側回路という）が配線層２１
〜２３のＰ側領域となる部分に形成され、Ｎ側の制御Ｉ
Ｃ２６と接続される出力側回路（以下、単にＮ側回路と
いう）が配線層２１〜２３のＮ側領域となる部分に形成
されている。すなわち、Ｐ側回路は配線層２１ａ，２２
ａおよび２３ａの３層にわたって形成され、Ｎ側回路は
配線層２１ｂ，２２ｂおよび２３ｂの３層にわたって形
成されることになる。
【００２５】各配線層のうち最も下側に位置して放熱基
板１４と対向する配線層２４は、Ｐ側回路やＮ側回路が
形成されてはおらず、電磁シールド層を構成している。
本実施例では上述したようにＰ側領域に位置する配線層
２４ａが入力用中継端子１６に接続され、Ｎ側領域に位
置する配線層２４ｂが出力用中継端子１７に接続されて
いる。そして、これらの配線層２４ａ，２４ｂに接続さ
れる中継端子１６，１７は半導体素子１５のエミッタに
電気的に接続されている。なお、エミッタに接続する以
外にもＰ側回路の電源やＮ側回路の電源にそれぞれ接続
することもできる。
板１４と対向する配線層２４は、Ｐ側回路やＮ側回路が
形成されてはおらず、電磁シールド層を構成している。
本実施例では上述したようにＰ側領域に位置する配線層
２４ａが入力用中継端子１６に接続され、Ｎ側領域に位
置する配線層２４ｂが出力用中継端子１７に接続されて
いる。そして、これらの配線層２４ａ，２４ｂに接続さ
れる中継端子１６，１７は半導体素子１５のエミッタに
電気的に接続されている。なお、エミッタに接続する以
外にもＰ側回路の電源やＮ側回路の電源にそれぞれ接続
することもできる。
【００２６】２７は制御基板１８のＰ側回路およびＮ側
回路を不図示の外部装置に接続するための外部装置接続
用端子である。この端子２７は、制御基板１８の上面と
なる配線層２１ａに接合され、上端が外囲ケース（図示
せず）より上方へ突出するように形成されている。この
端子２７とＮ側回路用端子２７とＮ側回路とは、Ｎ側回
路専用の出力配線パターン（図示せず）を介して導通さ
れている。なお、この端子２７としてはＰ側回路用のも
のとＮ側回路用のものとで別々に設けることもできる。
回路を不図示の外部装置に接続するための外部装置接続
用端子である。この端子２７は、制御基板１８の上面と
なる配線層２１ａに接合され、上端が外囲ケース（図示
せず）より上方へ突出するように形成されている。この
端子２７とＮ側回路用端子２７とＮ側回路とは、Ｎ側回
路専用の出力配線パターン（図示せず）を介して導通さ
れている。なお、この端子２７としてはＰ側回路用のも
のとＮ側回路用のものとで別々に設けることもできる。
【００２７】このように構成された制御基板１８を備え
た半導体装置では、外部装置接続用端子２７から信号が
入力されると、その信号は配線層２１ａ，２２ａおよび
２３ａに形成されたＰ側回路を介して入力用中継端子１
６に伝えられ、その入力用中継端子１６から半導体素子
１５へ伝えられる。そして、Ｐ側の制御ＩＣ２５によっ
て半導体素子１５が動作されることになる。
た半導体装置では、外部装置接続用端子２７から信号が
入力されると、その信号は配線層２１ａ，２２ａおよび
２３ａに形成されたＰ側回路を介して入力用中継端子１
６に伝えられ、その入力用中継端子１６から半導体素子
１５へ伝えられる。そして、Ｐ側の制御ＩＣ２５によっ
て半導体素子１５が動作されることになる。
【００２８】また、半導体素子１５の出力信号等は出力
用中継端子１７を介してＮ側回路へ伝えられ、Ｎ側回路
中の制御ＩＣ２６によって制御される。そして、Ｎ側回
路から外部接続用端子２７に伝えられ、そこから外部装
置へ出力される。
用中継端子１７を介してＮ側回路へ伝えられ、Ｎ側回路
中の制御ＩＣ２６によって制御される。そして、Ｎ側回
路から外部接続用端子２７に伝えられ、そこから外部装
置へ出力される。
【００２９】したがって、本発明に係る半導体装置で
は、入力用中継端子１６に接続されたＰ側回路の信号線
と、出力用中継端子１７に接続されたＮ側回路の信号線
とは、交差したり、他方の回路の信号線に近接すること
がなくなる。このため、Ｐ側回路やＮ側回路に他方の回
路からノイズが入ることがなくなる。また、最も下側に
位置する配線層２４が電磁シールド層となるので、放熱
基板１４側から制御基板１８へ入るノイズが遮断され
る。
は、入力用中継端子１６に接続されたＰ側回路の信号線
と、出力用中継端子１７に接続されたＮ側回路の信号線
とは、交差したり、他方の回路の信号線に近接すること
がなくなる。このため、Ｐ側回路やＮ側回路に他方の回
路からノイズが入ることがなくなる。また、最も下側に
位置する配線層２４が電磁シールド層となるので、放熱
基板１４側から制御基板１８へ入るノイズが遮断され
る。
【００３０】実施例２．上記実施例では４層の配線層の
うち上側の３層（配線層２１〜２３）を回路として使用
し、最下部の配線層２４電磁シールド層として使用した
例を示したが、本発明はそのような限定にとらわれるこ
となく、各基板本体１９，２０の上面に設けられた配線
層２１，２３に回路を形成し、それら回路形成用配線層
の直下に位置する配線層（基板本体１９，２０の下面側
の配線層）２２，２４を電磁シールド層とすることもで
きる。このようにしても前記第１実施例と同等の効果が
得られる。
うち上側の３層（配線層２１〜２３）を回路として使用
し、最下部の配線層２４電磁シールド層として使用した
例を示したが、本発明はそのような限定にとらわれるこ
となく、各基板本体１９，２０の上面に設けられた配線
層２１，２３に回路を形成し、それら回路形成用配線層
の直下に位置する配線層（基板本体１９，２０の下面側
の配線層）２２，２４を電磁シールド層とすることもで
きる。このようにしても前記第１実施例と同等の効果が
得られる。
【００３１】実施例３．また、配線層２１〜２３のうち
回路が形成される配線層には、信号線と隣合う位置に電
磁シールド用の配線パターンを形成することもできる。
なお、その電磁シールド用配線パターンには半導体素子
のエミッタや、回路電源を接続することもできる。
回路が形成される配線層には、信号線と隣合う位置に電
磁シールド用の配線パターンを形成することもできる。
なお、その電磁シールド用配線パターンには半導体素子
のエミッタや、回路電源を接続することもできる。
【００３２】実施例４．さらに、上記実施例では２枚の
基板本体１９，２０を重ねて制御基板１８を形成した例
を示したが、本発明はそのような限定にとらわれること
なく、制御基板１８としては基板本体を１枚だけ使用し
て形成することもできる。
基板本体１９，２０を重ねて制御基板１８を形成した例
を示したが、本発明はそのような限定にとらわれること
なく、制御基板１８としては基板本体を１枚だけ使用し
て形成することもできる。
【００３３】実施例５．加えて、図１および図２で示し
た実施例では半導体装置としてＩＧＢＴを用いた例を示
したが、本発明は、ＩＧＢＴ以外にパワーＭＯＳ ＦＥ
Ｔやバイポーラトランジスタ等にも適用することができ
る。
た実施例では半導体装置としてＩＧＢＴを用いた例を示
したが、本発明は、ＩＧＢＴ以外にパワーＭＯＳ ＦＥ
Ｔやバイポーラトランジスタ等にも適用することができ
る。
【００３４】
【発明の効果】以上説明したように第１の発明に係る半
導体装置は、基板本体の両面に制御用ＩＣが実装された
Ｐ側回路とＮ側回路とが形成された制御回路基板を備え
るとともに、前記制御回路基板と対向する基板に、前記
制御用ＩＣにオン、オフ制御される半導体素子を備えた
半導体装置において、前記基板本体の両面のそれぞれに
おいて前記Ｐ側回路と前記Ｎ側回路との形成領域を互い
に分離させ、前記基板本体の前記両面の面に沿った方向
に、前記Ｐ側回路と前記Ｎ側回路とが重ならないように
したため、Ｐ側回路の信号線と、Ｎ側回路の信号線と
は、交差したり、他方の回路の信号線に近接することが
なくなる。したがって、Ｐ側回路とＮ側回路との互いの
ノイズ干渉による誤動作が少なく、しかも、平面方向、
厚み方向に小型の半導体装置を提供することができる。
導体装置は、基板本体の両面に制御用ＩＣが実装された
Ｐ側回路とＮ側回路とが形成された制御回路基板を備え
るとともに、前記制御回路基板と対向する基板に、前記
制御用ＩＣにオン、オフ制御される半導体素子を備えた
半導体装置において、前記基板本体の両面のそれぞれに
おいて前記Ｐ側回路と前記Ｎ側回路との形成領域を互い
に分離させ、前記基板本体の前記両面の面に沿った方向
に、前記Ｐ側回路と前記Ｎ側回路とが重ならないように
したため、Ｐ側回路の信号線と、Ｎ側回路の信号線と
は、交差したり、他方の回路の信号線に近接することが
なくなる。したがって、Ｐ側回路とＮ側回路との互いの
ノイズ干渉による誤動作が少なく、しかも、平面方向、
厚み方向に小型の半導体装置を提供することができる。
【００３５】第２の発明に係る半導体装置は、基板本体
の両面に制御用ＩＣが実装されたＰ側回路とＮ側回路と
が形成された制御回路基板を備えるとともに、前記制御
回路基板と対向する基板に、前記制御用ＩＣにオン、オ
フ制御される半導体素子を備えた半導体装置において、
前記基板本体の両面のそれぞれにおいて前記Ｐ側回路と
前記Ｎ側回路との形成領域を互いに分離させ、前記基板
本体の前記両面の面に沿った方向に、前記Ｐ側回路と前
記Ｎ側回路とを互いに重ならないように配設し、前記制
御回路基板における前記基板と対向する面に電磁シール
ド層を形成したため、Ｐ側回路の信号線と、Ｎ側回路の
信号線とは、交差したり、他方の回路の信号線に近接す
ることがなくなるとともに、半導体素子側から制御回路
基板へ入るノイズが電磁シールド層によって遮断される
ようになる。 したがって、Ｐ側回路とＮ側回路との互い
のノイズ干渉による誤動作が少なく、しかも、平面方
向、厚み方向に小型の半導体装置を提供することができ
るとともに、半導体素子のオン、オフ動作時のノイズに
よる制御回路の誤動作を防止することができる。また、
制御回路基板本体の一面を利用して電磁シールド層を形
成するので、構造が簡単で安価な半導体装置を提供する
ことができる。
の両面に制御用ＩＣが実装されたＰ側回路とＮ側回路と
が形成された制御回路基板を備えるとともに、前記制御
回路基板と対向する基板に、前記制御用ＩＣにオン、オ
フ制御される半導体素子を備えた半導体装置において、
前記基板本体の両面のそれぞれにおいて前記Ｐ側回路と
前記Ｎ側回路との形成領域を互いに分離させ、前記基板
本体の前記両面の面に沿った方向に、前記Ｐ側回路と前
記Ｎ側回路とを互いに重ならないように配設し、前記制
御回路基板における前記基板と対向する面に電磁シール
ド層を形成したため、Ｐ側回路の信号線と、Ｎ側回路の
信号線とは、交差したり、他方の回路の信号線に近接す
ることがなくなるとともに、半導体素子側から制御回路
基板へ入るノイズが電磁シールド層によって遮断される
ようになる。 したがって、Ｐ側回路とＮ側回路との互い
のノイズ干渉による誤動作が少なく、しかも、平面方
向、厚み方向に小型の半導体装置を提供することができ
るとともに、半導体素子のオン、オフ動作時のノイズに
よる制御回路の誤動作を防止することができる。また、
制御回路基板本体の一面を利用して電磁シールド層を形
成するので、構造が簡単で安価な半導体装置を提供する
ことができる。
【図１】本発明に係る半導体装置を示す断面図である。
【図２】本発明に係る半導体装置に使用する制御回路基
板の構成を示す断面図である。
板の構成を示す断面図である。
【図３】従来の半導体装置に使用する制御基板の構成を
示す断面図である。
示す断面図である。
１１ 外囲ケース １４ 放熱基板 １５ 半導体素子 １６ 入力用中継端子 １７ 出力用中継端子 １８ 制御回路基板 １９ 基板本体 ２０ 基板本体 ２１ 配線層 ２２ 配線層 ２３ 配線層 ２４ 配線層 ２７ 外部装置接続用端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−153195（ＪＰ，Ａ) 特開 昭61−22698（ＪＰ，Ａ) 実開 昭63−59386（ＪＰ，Ｕ) 実開 昭54−28368（ＪＰ，Ｕ) 実開 平２−129763（ＪＰ，Ｕ) 実公 昭58−37139（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 9/00 H01L 25/10
Claims (2)
- 【請求項１】 基板本体の両面に制御用ＩＣが実装され
たＰ側回路とＮ側回路とが形成された制御回路基板を備
えるとともに、前記制御回路基板と対向する基板に、前
記制御用ＩＣにオン、オフ制御される半導体素子を備え
た半導体装置において、前記基板本体の両面のそれぞれ
において前記Ｐ側回路と前記Ｎ側回路との形成領域を互
いに分離させ、前記基板本体の前記両面の面に沿った方
向に、前記Ｐ側回路と前記Ｎ側回路とが重ならないよう
にしたことを特徴とする半導体装置。 - 【請求項２】 基板本体の両面に制御用ＩＣが実装され
たＰ側回路とＮ側回路とが形成された制御回路基板を備
えるとともに、前記制御回路基板と対向する基板に、前
記制御用ＩＣにオン、オフ制御される半導体素子を備え
た半導体装置において、前記基板本体の両面のそれぞれ
において前記Ｐ側回路と前記Ｎ側回路との形成領域を互
いに分離させ、前記基板本体の前記両面の面に沿った方
向に、前記Ｐ側回路と前記Ｎ側回路とを互いに重ならな
いように配設し、前記制御回路基板における前記基板と
対向する面に電磁シールド層を形成したことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106254A JP3055302B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106254A JP3055302B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299876A JPH05299876A (ja) | 1993-11-12 |
| JP3055302B2 true JP3055302B2 (ja) | 2000-06-26 |
Family
ID=14428971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4106254A Expired - Lifetime JP3055302B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055302B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2936855B2 (ja) * | 1991-12-26 | 1999-08-23 | 富士電機株式会社 | 電力用半導体装置 |
| JP4218193B2 (ja) | 2000-08-24 | 2009-02-04 | 三菱電機株式会社 | パワーモジュール |
| JP5227259B2 (ja) * | 2009-05-27 | 2013-07-03 | ダイヤモンド電機株式会社 | 車載用半導体装置 |
| JP5533787B2 (ja) * | 2011-06-09 | 2014-06-25 | 株式会社豊田自動織機 | 放熱装置 |
| KR102334399B1 (ko) * | 2014-12-09 | 2021-12-02 | 주식회사 솔루엠 | 반도체 패키지 |
| JP6541859B1 (ja) | 2018-11-01 | 2019-07-10 | 三菱電機株式会社 | 電力変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153195A (ja) * | 1984-01-20 | 1985-08-12 | マスプロ電工株式会社 | 電子機器 |
| US4661888A (en) * | 1984-07-03 | 1987-04-28 | Hewlett-Packard Company | Removable modular housing for RF circuits |
| JPS6359386U (ja) * | 1986-10-06 | 1988-04-20 | ||
| JPH0636639Y2 (ja) * | 1988-12-21 | 1994-09-21 | 株式会社日立製作所 | 電源モジュール |
| JPH0623019Y2 (ja) * | 1989-03-31 | 1994-06-15 | 日立電線株式会社 | 大電流配線板ユニット |
-
1992
- 1992-04-24 JP JP4106254A patent/JP3055302B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299876A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159764A (en) | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages | |
| JP2854757B2 (ja) | 半導体パワーモジュール | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| JP2603636B2 (ja) | 半導体装置 | |
| US6509643B2 (en) | Tab tape with stiffener and semiconductor device using same | |
| JP2825084B2 (ja) | 半導体装置およびその製造方法 | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| JP3055302B2 (ja) | 半導体装置 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| JP3658946B2 (ja) | 電力用トランジスタの実装構造 | |
| US5434450A (en) | PGA package type semiconductor device having leads to be supplied with power source potential | |
| JP2962575B2 (ja) | 半導体装置 | |
| JPH079969B2 (ja) | 高出力用混成集積回路装置 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH0648875Y2 (ja) | 半導体装置 | |
| JPH0648876Y2 (ja) | 半導体装置 | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JPH02262356A (ja) | 半導体装置 | |
| JPH04252057A (ja) | 混成集積回路 | |
| JPH02210858A (ja) | 半導体装置 | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JPH0555562U (ja) | 半導体集積回路装置 | |
| JPH11186463A (ja) | 混成集積回路装置 | |
| JPH10270599A (ja) | 半導体装置 |