[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102145317B1 - 칩 전자부품 및 그 제조방법 - Google Patents

칩 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR102145317B1
KR102145317B1 KR1020140027766A KR20140027766A KR102145317B1 KR 102145317 B1 KR102145317 B1 KR 102145317B1 KR 1020140027766 A KR1020140027766 A KR 1020140027766A KR 20140027766 A KR20140027766 A KR 20140027766A KR 102145317 B1 KR102145317 B1 KR 102145317B1
Authority
KR
South Korea
Prior art keywords
coil
coil pattern
poorly soluble
forming
pattern
Prior art date
Application number
KR1020140027766A
Other languages
English (en)
Other versions
KR20150105787A (ko
Inventor
김고은
황화성
도바시 마코토
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140027766A priority Critical patent/KR102145317B1/ko
Priority to JP2014110921A priority patent/JP2015170846A/ja
Priority to US14/296,074 priority patent/US20150255208A1/en
Publication of KR20150105787A publication Critical patent/KR20150105787A/ko
Application granted granted Critical
Publication of KR102145317B1 publication Critical patent/KR102145317B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/30Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306Fastening or mounting coils or windings on core, casing or other support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • Y10T29/49073Electromagnet, transformer or inductor by assembling coil and core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은 칩 전자부품 및 그 제조방법에 관한 것으로, 보다 상세하게는 코일 간 쇼트(short) 발생을 방지하면서 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 내부 코일 구조를 구현할 수 있는 칩 전자부품 및 그 제조방법에 관한 것이다.

Description

칩 전자부품 및 그 제조방법{Chip electronic component and manufacturing method thereof}
본 발명은 칩 전자부품 및 그 제조방법에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
최근 들어 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있는데, 이러한 IT 디바이스에 채용되는 인덕터, 캐패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다. 이에, 인덕터도 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 코일의 단면적이 클수록 낮아진다. 따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일의 단면적 증가가 필요하다.
코일의 단면적을 증가시키는 방법에는 두 가지가 있는데, 코일 폭을 증가시키는 것과 코일 높이를 증가시키는 것이다.
코일의 폭을 증가시키는 경우 코일과 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 인덕터 칩에서 구현할 수 있는 턴수의 한계가 발생하며, 자성체가 차지하는 면적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.
따라서, 박막형 인덕터의 내부 코일은 코일의 높이를 증가시킨 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조가 요구되고 있다. 내부 코일의 어스펙트 비(AR)란, 코일의 높이를 코일의 폭으로 나눈 값으로, 높은 어스펙트 비(AR) 구현을 위해서는 코일의 폭 방향 성장을 억제하고 높이 방향의 성장을 촉진하여야 한다.
그러나, 종래에 도금 레지스트를 사용하는 패턴 도금법을 수행하여 코일의 높이를 높게 형성하기 위해서는 도금 레지스트를 높게 형성해야 하는데, 도금 레지스트가 그 형태를 유지하기 위해서는 일정 폭 이상을 가져야하고, 이에 따라 코일 간 간격이 매우 넓어지는 한계가 있었다.
또한, 종래에 전기 도금법 수행 시 도금이 진행됨에 따라 코일의 높이 방향과 함께 폭 방향 성장이 이루어지는 등방 성장으로 인하여 코일 간 쇼트(short)가 발생하고, 코일의 높은 어스펙트 비(AR) 구현하기 어려운 한계가 있었다.
일본공개특허 제2006-278479호
본 발명의 일 실시형태는 코일 간 쇼트(short) 발생을 방지하면서 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)를 구현할 수 있는 칩 전자부품 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태는 절연 기판을 포함하는 자성체 본체; 상기 절연 기판의 적어도 일면에 형성되는 내부 코일부; 및 상기 자성체 본체의 일 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극;을 포함하고, 상기 내부 코일부를 형성하는 코일 패턴의 측면부에 난용성 막이 형성되며, 상기 내부 코일부의 어스펙트 비(aspect ratio)가 1.5 이상인 칩 전자부품을 제공한다.
상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 중앙부 코일 패턴의 측면부에 형성될 수 있다.
상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 최외주부 코일 패턴 및 최내주부 코일 패턴의 내측면부에 형성될 수 있다.
상기 난용성 막은 테트라졸(tetrazole)계, 트리아졸(triazole)계 및 이미다졸(imidazole)계로 이루어진 군에서 선택된 어느 하나 이상의 화합물을 포함할 수 있다.
상기 내부 코일부는 상기 절연 기판 상에 형성된 제 1 코일 패턴, 상기 제 1 코일 패턴을 피복하도록 형성된 제 2 코일 패턴 및 상기 제 2 코일 패턴 상에 형성된 제 3 코일 패턴을 포함할 수 있다.
상기 난용성 막은 상기 제 2 코일 패턴의 측면부에 형성될 수 있다.
상기 제 2 코일 패턴은 폭 방향 및 높이 방향으로 성장된 형상이며, 상기 제 3 코일 패턴은 높이 방향으로만 성장된 형상일 수 있다.
상기 제 2 코일 패턴은 등방 도금으로 형성되고, 상기 제 3 코일 패턴은 이방 도금으로 형성될 수 있다.
상기 내부 코일부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 내부 코일부를 피복하는 절연층을 더 포함할 수 있다.
본 발명의 다른 일 실시형태는 절연 기판의 적어도 일면에 내부 코일부를 형성하는 단계; 상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 자성체 본체를 형성하는 단계; 및 상기 자성체 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;를 포함하며, 상기 내부 코일부를 형성하는 단계는, 코일 패턴의 측면부에 난용성 막을 형성하고 전기 도금을 수행하는 칩 전자부품의 제조방법을 제공한다.
상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 중앙부 코일 패턴의 측면부에 형성할 수 있다.
상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 최외주부 코일 패턴 및 최내주부 코일 패턴의 내측면부에 형성할 수 있다.
상기 난용성 막은 테트라졸(tetrazole)계, 트리아졸(triazole)계 및 이미다졸(imidazole)계로 이루어진 군에서 선택된 어느 하나 이상의 화합물을 포함할 수 있다.
상기 내부 코일부를 형성하는 단계는, 상기 절연 기판의 적어도 일면에 제 1 코일 패턴을 형성하고, 상기 제 1 코일 패턴 상에 전기 도금을 수행하여 상기 제 1 코일 패턴을 피복하는 제 2 코일 패턴을 형성하는 단계; 상기 제 2 코일 패턴을 피복하는 난용성 막을 형성하는 단계; 상기 제 2 코일 패턴의 측면부를 제외한 영역에 형성된 상기 난용성 막을 제거하는 단계; 및 상기 난용성 막이 일부 제거된 제 2 코일 패턴 상에 전기 도금을 수행하여 제 3 코일 패턴을 형성하는 단계;를 포함할 수 있다.
상기 제 2 코일 패턴은 등방 도금으로 형성되고, 상기 제 3 코일 패턴은 이방 도금으로 형성될 수 있다.
상기 내부 코일부는 어스펙트 비(aspect ratio)가 1.5 이상을 만족하도록 형성할 수 있다.
본 발명의 일 실시형태의 칩 전자부품은 코일 간 쇼트(short) 발생을 방지하면서 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 내부 코일 구조를 구현할 수 있다.
이에 따라, 코일의 단면적이 커지고, 직류 저항(Rdc)이 감소하며, 인덕턴스가 향상될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 3은 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부 일부를 확대하여 도시한 단면도이다.
도 5는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 공정도이다.
도 6 내지 도 9는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 순차적으로 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
칩 전자부품
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태의 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이며, 도 2는 도 1의 I-I'선에 의한 단면도이고, 도 3은 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 1 및 도 2를 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 칩 인덕터(100)가 개시된다. 상기 칩 전자부품은 칩 인덕터 이외에도 칩 비드(chip bead), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.
상기 박막형 인덕터(100)는 자성체 본체(50), 절연 기판(20), 내부 코일부(40) 및 외부전극(80)을 포함한다.
자성체 본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다.
상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등의 공지된 페라이트를 포함할 수 있다.
상기 금속계 연자성 재료로, Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고 예를 들어, Fe-Si-B-Cr 계 비정질 금속 입자를 포함할 수 있으며, 이에 제한되는 것은 아니다.
상기 금속계 연자성 재료의 입자 직경은 0.1㎛ 내지 20㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 고분자 상에 분산된 형태로 포함될 수 있다.
자성체 본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 상기 자성체 본체(50)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직육면체의 형상을 가질 수 있다.
상기 자성체 본체(50)의 내부에 형성되는 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성될 수 있다.
상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부(55)를 형성할 수 있다. 자성체로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(L)를 향상시킬 수 있다.
상기 절연 기판(20)의 일면에는 코일 형상의 패턴을 가지는 내부 코일부(40)가 형성될 수 있으며, 상기 절연 기판(20)의 반대 면에도 코일 형상 패턴의 내부 코일부(40)가 형성될 수 있다.
상기 내부 코일부(40)는 스파이럴(spiral) 형상으로 코일 패턴이 형성될 수 있으며, 상기 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)는 상기 절연 기판(20)에 형성되는 비아 전극(45)을 통해 전기적으로 접속될 수 있다.
도 3을 참조하면, 상기 내부 코일부(40)를 형성하는 코일 패턴의 측면부에는 난용성 막(91)이 형성될 수 있다.
상기 난용성 막(91)은 내부 코일부(40)를 형성하는 코일 패턴 중 중앙부 코일 패턴(42)의 측면부에 형성될 수 있다. 또한, 난용성 막(91)은 최외주부 코일 패턴(41) 및 최내주부 코일 패턴(43)의 내측면부에도 형성될 수 있다.
이와 같이, 코일 패턴의 측면부에 난용성 막(91)이 형성됨에 따라 코일의 높이 방향 성장을 촉진하면서도 폭 방향 성장을 억제하여 코일 간의 쇼트(short) 발생을 방지하고, 높은 어스펙트 비(Aspect Ratio, AR)의 내부 코일부(40)를 구현할 수 있으며, 예를 들어 1.5 이상의 어스펙트 비(AR)(T/W)를 나타낼 수 있다.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부 일부를 확대하여 도시한 단면도이다.
도 4를 참조하면, 상기 내부 코일부(40)는 절연 기판(20) 상에 형성된 제 1 코일 패턴(46), 제 1 코일 패턴(46)을 피복하도록 형성된 제 2 코일 패턴(47) 및 제 2 코일 패턴(47) 상에 형성된 제 3 코일 패턴(48)을 포함할 수 있다.
상기 제 1 코일 패턴(46)은 절연 기판(20) 상에 패터닝된 도금 레지스트를 형성하고, 개구부를 전도성 금속으로 충진하여 형성된 패턴 도금층일 수 있다.
상기 제 2 코일 패턴(47)은 전기 도금을 수행하여 형성될 수 있으며, 코일의 폭 방향(W) 및 높이 방향(T)으로 동시에 성장된 형상의 등방 도금층일 수 있다.
상기 난용성 막(91)은 제 2 코일 패턴(47)을 모두 피복하도록 형성한 후, 인칭(inching) 공법 등으로 제 2 코일 패턴(47)의 측면부를 제외한 영역에 형성된 상기 난용성 막(91)을 제거하여 제 2 코일 패턴(47)의 측면부에만 난용성 막(91)이 형성되도록 할 수 있다.
측면부에 난용성 막(91)이 형성된 제 2 코일 패턴(47) 상에 전기 도금을 수행하여 제 3 코일 패턴(48)을 형성할 수 있다. 제 3 코일 패턴(48)은 제 2 코일 패턴(47)의 측면부에 형성된 난용성 막(91)에 의해 코일의 폭 방향(W)의 성장은 억제되면서 높이 방향(T)으로만 성장된 형상의 이방 도금층으로 형성될 수 있다.
한편, 상기 난용성 막(91)은 중앙부 코일 패턴(42)에서는 측면부에 모두 형성되지만, 최외주부 코일 패턴(41) 및 최내주부 코일 패턴(43)에서는 내측면부에만 형성될 수 있어 상기 최외주부 코일 패턴(41) 및 최내주부 코일 패턴(43)의 제 3 코일 패턴(49)은 코일의 폭 방향(W) 및 높이 방향(T)으로 동시에 성장된 형상의 등방 도금층으로 형성될 수 있다.
상기 내부 코일부(40)는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
제 1 코일 패턴(46), 제 2 코일 패턴(47) 및 제 3 코일 패턴(48, 49)은 동일한 금속으로 형성될 수 있으며, 가장 바람작하게는 구리(Cu)로 형성될 수 있다.
상기 난용성 막(91)은 테트라졸(tetrazole)계, 트리아졸(triazole)계 및 이미다졸(imidazole)계로 이루어진 군에서 선택된 어느 하나 이상의 화합물을 포함할 수 있으며, 예를 들어 벤즈이미다졸(benzimidazole)계일 수 있다.
상기 내부 코일부(40)는 절연층(30)으로 피복될 수 있다.
절연층(30)은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. 내부 코일부(40)는 절연층(30)으로 피복되어 자성체 본체(50)를 이루는 자성체 재료와 직접 접촉되지 않을 수 있다.
절연 기판(20)의 일면에 형성되는 내부 코일부(40)의 일 단부는 자성체 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 절연 기판(20)의 반대 면에 형성되는 내부 코일부(40)의 일 단부는 자성체 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 내부 코일부(40)와 접속하도록 길이 방향의 양 단면에는 외부 전극(80)이 형성될 수 있다. 상기 외부 전극(80)은 상기 자성체 본체(50)의 두께 방향의 양 단면 및/또는 폭 방향의 양 단면으로 연장되어 형성될 수 있다.
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
칩 전자부품의 제조방법
도 5는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 공정도이며, 도 6 내지 도 9는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 순차적으로 나타내는 도면이다.
도 5를 참조하면, 먼저 절연 기판(20)의 적어도 일면에 내부 코일부(40)를 형성한다.
상기 절연 기판(20)은 특별하게 제한되지 않으며 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등을 사용할 수 있고, 40 내지 100 ㎛의 두께일 수 있다.
상기 내부 코일부(40)의 형성 방법으로 도 6을 참조하면, 절연 기판(20) 상에 제 1 코일 패턴(46)을 형성하고, 제 1 코일 패턴(46)을 피복하도록 제 2 코일 패턴(47)을 형성할 수 있다.
상기 제 1 코일 패턴(46)은 절연 기판(20) 상에 제 1 코일 패턴 형성용 개구부를 갖는 도금 레지스트를 형성하고, 제 1 코일 패턴 형성용 개구부에 전기 도금 등의 공정을 적용하여 전기 전도성 금속을 충진한 후, 화학적 에칭 등의 공정을 적용하여 도금 레지스트를 제거함으로써 형성할 수 있다.
상기 도금 레지스트는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 제 2 코일 패턴(47)은 제 1 코일 패턴(46) 상에 전기 도금을 수행하여 형성할 수 있다. 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 제 2 코일 패턴(47)을 코일의 폭 방향(W) 및 높이 방향(T)으로 동시에 성장된 형상의 등방 도금층으로 형성할 수 있다.
도 7을 참조하면, 상기 제 2 코일 패턴(47)을 모두 피복하도록 난용성 피막(91)을 형성할 수 있다.
상기 난용성 피막(91)은 테트라졸(tetrazole)계, 트리아졸(triazole)계 및 이미다졸(imidazole)계로 이루어진 군에서 선택된 어느 하나 이상의 화합물을 포함하는 용액에 침적하여 형성할 수 있으며, 예를 들어 벤즈이미다졸(benzimidazole)계 용액을 사용할 수 있다.
도 8을 참조하면, 상기 제 2 코일 패턴(47)을 피복하는 난용성 막(91) 중 제 2 코일 패턴(47)의 측면부를 제외한 영역에 형성된 난용성 막(91)을 제거할 수 있다.
상기 난용성 막(91)의 제거는 인칭(inching) 공법 등을 적용하여 수행할 수 있으며, 물리적으로 타력이 큰 부분의 난용성 막(91)이 제거될 수 있다.
이와 같이 일부 영역의 난용성 막(91)이 제거되고, 내부 코일부(40)를 형성하는 코일 패턴 중 중앙부 코일 패턴(42)의 측면부와 최외주부 코일 패턴(41) 및 최내주부 코일 패턴(43)의 내측면부에 난용성 막(91)이 잔존할 수 있다.
도 9를 참조하면, 난용성 막(91)이 일부 제거되어 측면부에만 난용성 막(91)이 형성된 제 2 코일 패턴(47) 상에 전기 도금을 수행하여 제 3 코일 패턴(48, 49)을 형성할 수 있다.
제 3 코일 패턴(48)은 제 2 코일 패턴(47)의 측면부에 형성된 난용성 막(91)에 의해 코일의 폭 방향(W)의 성장은 억제되면서 높이 방향(T)으로만 성장된 형상의 이방 도금층으로 형성될 수 있다.
한편, 상기 난용성 막(91)은 중앙부 코일 패턴(42)에서는 측면부에 모두 형성되지만, 최외주부 코일 패턴(41) 및 최내주부 코일 패턴(43)에서는 내측면부에만 형성될 수 있어 상기 최외주부 코일 패턴(41) 및 최내주부 코일 패턴(43)의 제 3 코일 패턴(49)은 코일의 폭 방향(W) 및 높이 방향(T)으로 동시에 성장된 형상의 등방 도금층으로 형성될 수 있다.
상기 제 1 코일 패턴(46), 제 2 코일 패턴(47) 및 제 3 코일 패턴(48, 49)을 포함하는 내부 코일부(40)는 전기 전도성이 뛰어난 금속을 포함하여 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.
제 1 코일 패턴(46), 제 2 코일 패턴(47) 및 제 3 코일 패턴(48, 49)은 동일한 금속으로 형성될 수 있으며, 가장 바람작하게는 구리(Cu)로 형성할 수 있다.
이와 같이, 코일 패턴의 측면부에 난용성 막(91)을 형성하고, 전기 도금을 수행함에 따라 코일의 높이 방향 성장을 촉진하면서도 폭 방향 성장을 억제하여 코일 간의 쇼트(short) 발생을 방지하고, 높은 어스펙트 비(Aspect Ratio, AR)의 내부 코일부(40)를 구현할 수 있으며, 예를 들어 1.5 이상의 어스펙트 비(AR)(T/W)를 나타낼 수 있다.
상기 절연 기판(20)의 일부에는 홀을 형성하고 전도성 물질을 충진하여 비아 전극(45)을 형성할 수 있으며, 상기 비아 전극(45)을 통해 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)를 전기적으로 접속시킬 수 있다.
상기 절연 기판(20)의 중앙부에는 드릴, 레이저, 샌드 블래스트, 펀칭 가공 등을 수행하여 절연 기판을 관통하는 홀을 형성할 수 있다.
내부 코일부(40)를 형성한 후, 상기 내부 코일부(40)를 피복하는 절연층(30)을 형성할 수 있다. 절연층(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있으며, 이에 제한되지는 않는다.
다음으로, 내부 코일부(40)가 형성된 절연 기판(20)의 상부 및 하부에 자성체 층을 적층하여 자성체 본체(50)를 형성한다.
자성체 층을 절연 기판(20)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 자성체 본체(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부(55)를 형성할 수 있다.
다음으로, 상기 자성체 본체(50)의 적어도 일 단면에 노출되는 내부 코일부(40)와 접속되도록 외부전극(80)을 형성할 수 있다.
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성할 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(80)을 형성하는 방법은 외부 전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 박막형 인덕터 45 : 비아 전극
20 : 절연 기판 46 : 제 1 코일 패턴
30 : 절연층 47 : 제 2 코일 패턴
40 : 내부 코일부 48, 49 : 제 3 코일 패턴
41 : 최외주부 코일 패턴 50 : 자성체 본체
42 : 중앙부 코일 패턴 55 : 코어부
43 : 최내주부 코일 패턴 80 : 외부전극
91 : 난용성 막

Claims (17)

  1. 절연 기판을 포함하는 자성체 본체;
    상기 절연 기판의 적어도 일면에 형성되는 내부 코일부;
    상기 자성체 본체의 일 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극;
    상기 내부 코일부를 형성하는 코일 패턴의 측면부를 커버하는 난용성 막; 및
    상기 코일 패턴의 상면부와 측면부를 커버하는 절연층;을 포함하며,
    상기 절연층은 상기 코일 패턴의 상면부와 직접 접촉하며 상기 난용성 막 사이에 해당하는 영역에 충전된 칩 전자부품.
  2. 제 1항에 있어서,
    상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 중앙부 코일 패턴의 측면부에 형성되는 칩 전자부품.
  3. 제 1항에 있어서,
    상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 최외주부 코일 패턴의 내측면부 및 최내주부 코일 패턴의 외측면부에 형성되는 칩 전자부품.
  4. 제 1항에 있어서,
    상기 난용성 막은 테트라졸(tetrazole)계, 트리아졸(triazole)계 및 이미다졸(imidazole)계로 이루어진 군에서 선택된 어느 하나 이상의 화합물을 포함하는 칩 전자부품.
  5. 제 1항에 있어서,
    상기 내부 코일부는 상기 절연 기판 상에 형성된 제 1 코일 패턴, 상기 제 1 코일 패턴을 피복하도록 형성된 제 2 코일 패턴 및 상기 제 2 코일 패턴 상에 형성된 제 3 코일 패턴을 포함하는 칩 전자부품.
  6. 제 5항에 있어서,
    상기 난용성 막은 상기 제 2 코일 패턴의 측면부에 형성되는 칩 전자부품.
  7. 제 5항에 있어서,
    상기 제 2 코일 패턴은 폭 방향 및 높이 방향으로 성장된 형상이며, 상기 제 3 코일 패턴은 높이 방향으로만 성장된 형상인 칩 전자부품.
  8. 제 5항에 있어서,
    상기 제 2 코일 패턴은 등방 도금으로 형성되고, 상기 제 3 코일 패턴은 이방 도금으로 형성된 칩 전자부품.
  9. 제 1항에 있어서,
    상기 내부 코일부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품.
  10. 제 1항에 있어서,
    상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 최외주부 코일 패턴의 외측면부 및 최내주부 코일 패턴의 내측면부에는 형성되지 않는 칩 전자부품.
  11. 절연 기판의 적어도 일면에 내부 코일부를 형성하는 단계;
    상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 자성체 본체를 형성하는 단계;
    상기 자성체 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;
    상기 내부 코일부를 형성하는 코일 패턴의 측면부를 커버하도록 난용성 막을 형성하는 단계; 및
    상기 코일 패턴의 상면부와 측면부를 커버하는 절연층을 형성하는 단계;를 포함하며,
    상기 절연층은 상기 코일 패턴의 상면부와 직접 접촉하며 서로 인접한 상기 난용성 막의 사이에 해당하는 영역에 충전된 칩 전자부품의 제조방법.
  12. 제 11항에 있어서,
    상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 중앙부 코일 패턴의 측면부에 형성하는 칩 전자부품의 제조방법.
  13. 제 11항에 있어서,
    상기 난용성 막은 상기 내부 코일부를 형성하는 코일 패턴 중 최외주부 코일 패턴의 내측면부 및 최내주부 코일 패턴의 외측면부에 형성하는 칩 전자부품의 제조방법.
  14. 제 11항에 있어서,
    상기 난용성 막은 테트라졸(tetrazole)계, 트리아졸(triazole)계 및 이미다졸(imidazole)계로 이루어진 군에서 선택된 어느 하나 이상의 화합물을 포함하는 칩 전자부품의 제조방법.
  15. 제 11항에 있어서,
    상기 내부 코일부를 형성하는 단계는,
    상기 절연 기판의 적어도 일면에 제 1 코일 패턴을 형성하고, 상기 제 1 코일 패턴 상에 전기 도금을 수행하여 상기 제 1 코일 패턴을 피복하는 제 2 코일 패턴을 형성하는 단계;
    상기 제 2 코일 패턴을 피복하는 난용성 막을 형성하는 단계;
    상기 제 2 코일 패턴의 측면부를 제외한 영역에 형성된 상기 난용성 막을 제거하는 단계; 및
    상기 난용성 막이 일부 제거된 제 2 코일 패턴 상에 전기 도금을 수행하여 제 3 코일 패턴을 형성하는 단계;
    를 포함하는 칩 전자부품의 제조방법.
  16. 제 15항에 있어서,
    상기 제 2 코일 패턴은 등방 도금으로 형성되고, 상기 제 3 코일 패턴은 이방 도금으로 형성되는 칩 전자부품의 제조방법.
  17. 제 11항에 있어서,
    상기 내부 코일부는 어스펙트 비(aspect ratio)가 1.5 이상을 만족하도록 형성하는 칩 전자부품의 제조방법.
KR1020140027766A 2014-03-10 2014-03-10 칩 전자부품 및 그 제조방법 KR102145317B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140027766A KR102145317B1 (ko) 2014-03-10 2014-03-10 칩 전자부품 및 그 제조방법
JP2014110921A JP2015170846A (ja) 2014-03-10 2014-05-29 チップ電子部品及びその製造方法
US14/296,074 US20150255208A1 (en) 2014-03-10 2014-06-04 Chip electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140027766A KR102145317B1 (ko) 2014-03-10 2014-03-10 칩 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150105787A KR20150105787A (ko) 2015-09-18
KR102145317B1 true KR102145317B1 (ko) 2020-08-18

Family

ID=54018035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140027766A KR102145317B1 (ko) 2014-03-10 2014-03-10 칩 전자부품 및 그 제조방법

Country Status (3)

Country Link
US (1) US20150255208A1 (ko)
JP (1) JP2015170846A (ko)
KR (1) KR102145317B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6652273B2 (ja) * 2015-03-13 2020-02-19 住友電工プリントサーキット株式会社 平面コイル素子及び平面コイル素子の製造方法
KR102118490B1 (ko) * 2015-05-11 2020-06-03 삼성전기주식회사 다층 시드 패턴 인덕터 및 그 제조방법
KR101751117B1 (ko) * 2015-07-31 2017-06-26 삼성전기주식회사 코일 전자 부품 및 그 제조방법
JP6738635B2 (ja) 2016-03-31 2020-08-12 太陽誘電株式会社 コイル部品
JP6519561B2 (ja) * 2016-09-23 2019-05-29 株式会社村田製作所 インダクタ部品およびその製造方法
KR20180054264A (ko) * 2016-11-15 2018-05-24 삼성전기주식회사 박막형 인덕터 및 그의 제조방법
KR102064041B1 (ko) 2017-12-11 2020-01-08 삼성전기주식회사 코일 부품
KR102016497B1 (ko) * 2018-04-02 2019-09-02 삼성전기주식회사 코일 부품
KR102052819B1 (ko) * 2018-04-10 2019-12-09 삼성전기주식회사 코일 부품의 제조방법
KR102345108B1 (ko) * 2020-01-17 2021-12-30 삼성전기주식회사 코일 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093179A (ja) * 2004-09-21 2006-04-06 Matsushita Electric Ind Co Ltd 絶縁皮膜形成方法
JP2006278479A (ja) * 2005-03-28 2006-10-12 Tdk Corp コイル部品
US20070235873A1 (en) * 2006-03-28 2007-10-11 Cheng Hsu M Pad structures and methods for forming pad structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091139A (en) * 1975-09-17 1978-05-23 Westinghouse Electric Corp. Semiconductor binding tape and an electrical member wrapped therewith
JP3035154B2 (ja) * 1994-04-14 2000-04-17 東京特殊電線株式会社 銅導体との密着性を強めたエナメル銅線
JPH08181019A (ja) * 1994-12-27 1996-07-12 Asahi Chem Ind Co Ltd 平面コイル
KR100324209B1 (ko) * 2000-01-28 2002-02-16 오길록 은을 이용한 인덕터 제조 방법
JP2002151332A (ja) * 2000-11-15 2002-05-24 Sony Corp 薄膜コイル及びその形成方法、並びに薄膜磁気ヘッド、薄膜インダクタ、薄膜磁気センサ
JP4191506B2 (ja) * 2003-02-21 2008-12-03 Tdk株式会社 高密度インダクタおよびその製造方法
JP4317470B2 (ja) * 2004-02-25 2009-08-19 Tdk株式会社 コイル部品及びその製造方法
JP2006310716A (ja) * 2005-03-31 2006-11-09 Tdk Corp 平面コイル素子
JP2010080525A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 半導体装置の製造方法
JP2012231035A (ja) * 2011-04-26 2012-11-22 Fujifilm Corp 成形回路基板およびその製造方法
JP6102578B2 (ja) * 2012-09-27 2017-03-29 Tdk株式会社 異方性めっき方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093179A (ja) * 2004-09-21 2006-04-06 Matsushita Electric Ind Co Ltd 絶縁皮膜形成方法
JP2006278479A (ja) * 2005-03-28 2006-10-12 Tdk Corp コイル部品
US20070235873A1 (en) * 2006-03-28 2007-10-11 Cheng Hsu M Pad structures and methods for forming pad structures

Also Published As

Publication number Publication date
JP2015170846A (ja) 2015-09-28
US20150255208A1 (en) 2015-09-10
KR20150105787A (ko) 2015-09-18

Similar Documents

Publication Publication Date Title
KR102080660B1 (ko) 칩 전자부품 및 그 제조방법
KR101525703B1 (ko) 칩 전자부품 및 그 제조방법
KR102145317B1 (ko) 칩 전자부품 및 그 제조방법
KR101994726B1 (ko) 칩 전자부품 및 그 제조방법
US10109409B2 (en) Chip electronic component and board for mounting thereof
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
KR101565700B1 (ko) 칩 전자부품, 이의 제조방법 및 그 실장기판
KR102004238B1 (ko) 칩 전자부품 및 그 제조방법
US20150187484A1 (en) Chip electronic component
KR102069629B1 (ko) 칩 전자부품 및 그 제조방법
KR101532172B1 (ko) 칩 전자부품 및 그 실장기판
KR20160019266A (ko) 칩 전자부품 및 그 실장기판
US20160104563A1 (en) Chip electronic component
US10804021B2 (en) Chip electronic component and method of manufacturing the same
KR102118489B1 (ko) 칩 전자부품의 제조방법
KR102198529B1 (ko) 칩 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant