[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101898810B1 - Double balanced frequency mixer - Google Patents

Double balanced frequency mixer Download PDF

Info

Publication number
KR101898810B1
KR101898810B1 KR1020170064596A KR20170064596A KR101898810B1 KR 101898810 B1 KR101898810 B1 KR 101898810B1 KR 1020170064596 A KR1020170064596 A KR 1020170064596A KR 20170064596 A KR20170064596 A KR 20170064596A KR 101898810 B1 KR101898810 B1 KR 101898810B1
Authority
KR
South Korea
Prior art keywords
signal
unit
core circuit
input
transistor
Prior art date
Application number
KR1020170064596A
Other languages
Korean (ko)
Inventor
윤태열
최수영
이지영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020170064596A priority Critical patent/KR101898810B1/en
Application granted granted Critical
Publication of KR101898810B1 publication Critical patent/KR101898810B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

A frequency mixer is disclosed. A dual balanced frequency mixer includes an input part for receiving a radio frequency (RF) signal; a core circuit part for receiving an LO+ signal and an LO- signal having a phase difference of 180 degrees and generating at least one IF signal using the inputted LO+ signal, the LO- signal and the RF signal provided from the input part; and a current blocking part for blocking a current flowing between the core circuit part and the input part when the LO+ signal and the LO- signal meet. It is possible to eliminate direct flicker noise.

Description

주파수 혼합기{Double balanced frequency mixer}Double balanced frequency mixer

본 발명은 주파수 혼합기에 관한 것이다. The present invention relates to a frequency mixer.

주파수 혼합기(frequency mixer)는 신호가 가지고 있는 정보를 그대로 유지한 채, 주파수를 변환하는 기능을 수행하는 회로로써, 각종 통신 송수신 시스템에 널리 활용되고 있다. A frequency mixer is a circuit that performs frequency conversion while keeping the information of a signal intact, and is widely used in various communication transmission / reception systems.

도 1 내지, 제3 내지 도 5는 종래의 주파수 혼합기들을 설명하기 위해 도시한 도면이다.FIGS. 1 to 3 are views illustrating conventional frequency mixers. Referring to FIG.

먼저, 도 1에 따른 종래의 이중 평형 주파수 혼합기는 RF 신호를 입력받는 제1 트랜지스터(M1)와 제2 트랜지스터(M1), LO 신호를 입력받아 RF 주파수를 하향 변환하여 IF 신호를 출력하는 제3 내지 제6 트랜지스터들(M3, M4, M5, M6), IF 신호를 출력하는 출력부 및 부하단을 구성하는 저항들(RL1, RL2)을 포함한다. 1, the conventional dual balanced frequency mixer includes a first transistor M 1 and a second transistor M 1 receiving an RF signal, a second transistor M 1 receiving an LO signal, down-converting an RF frequency to output an IF signal, An output unit for outputting the IF signal, and resistors R L1 and R L2 constituting the lower stage. The first and second transistors M 3 , M 4 , M 5 , and M 6 are connected in series.

도 2는 종래의 이중 평형 주파수 혼합기에서 발생하는 다이렉트 플리커 잡음을 설명하기 위해 도시한 도면이다. 다이렉트 플리커 잡음은 위상이 180도 다른 LO 신호가 서로 겹치게 되는 순간에 나타나며, 제3 내지 제6 트랜지스터에 의한 전류의 크기에 비례하고, LO 신호에 반비례한다. 2 is a diagram illustrating direct flicker noise generated in a conventional dual balanced frequency mixer. The direct flicker noise appears at the moment when the LO signals having phases different from each other overlap each other and is proportional to the magnitude of the current by the third to sixth transistors and inversely proportional to the LO signal.

이와 관련된 내용은 Hooman Darabi 와 Asad A. Abidi 가 IEEE TRANSACTIONS ON SOLID STATE CIRCUITS, VOL. 35, NO. 1, JANUARY 2000 에 게시한 “Noise in RF-CMOS Mixers: A Simple Physical Model”을 통해 알 수 있다.Hooman Darabi and Asad A. Abidi in IEEE TRANSACTIONS ON SOLID STATE CIRCUITS, VOL. 35, NO. 1, JANUARY 2000 "Noise in RF-CMOS Mixers: A Simple Physical Model".

이러한 다이렉트 플리커 잡음을 제거하기 위해 도 3과 같이 current-bleeding에 스위치(301)를 추가하여 다이렉트 플리커 잡음이 발생하는 순간(203)에 LO 단의 전류를 안 흐르게 하여 잡음을 없앨 수 있는 방안이 제안되었다. 이에 대해서는 Hooman Darabi 와 Janice Chiu 가 IEEE JOURNAL OF SOLID-STATE CIRCUITS. VOL. 40, NO. 12, DECEMBER 2005 에 게시한 “ A Noise Cancellation Technique in Active RF-CMOS Mixers”에 상세히 설명되어 있다.In order to eliminate such direct flicker noise, a switch 301 is added to current-bleeding as shown in FIG. 3 so that a noise at the LO stage is prevented from flowing at the moment 203 where direct flicker noise occurs, . Hooman Darabi and Janice Chiu in IEEE JOURNAL OF SOLID-STATE CIRCUITS. VOL. 40, NO. 12, DECEMBER 2005, which is incorporated herein by reference in its entirety.

그러나, 도 3과 같은 경우, 스위치의 추가로 인해 기생 캐패시터가 증가하기 때문에 변환 이득이 낮은 문제점이 있다.However, in the case of FIG. 3, since the parasitic capacitors are increased due to the addition of the switches, the conversion gain is low.

또 다른 종래 기술로, 도 4와 같이, RF 단(401)과 LO 단(402) 사이에 2배의 LO 신호로 동작하는 스위치 단(403)을 추가하여 다이렉트 플리커 잡음이 발생하는 순간에 LO 단의 전류를 안 흐르게 하여 잡음을 없애는 방안이 제안되었다. 이에 대해서는 Raja S Pullela, Tirdad Sowlati 와 Dmitriy Rozenblit 가 IEEE International Solid-State Circuits Conference (ISSCC) FEBRUARY 2006 에 게시한 “Low Flicker-Noise Quadrature Mixer Topology”에 상세히 기술되어 있다.4, a switch stage 403 operating with a double LO signal is added between the RF stage 401 and the LO stage 402, and at the moment when direct flicker noise is generated, And the noise is eliminated. This is described in detail in "Low Flicker-Noise Quadrature Mixer Topology" published by Raja S Pullela, Tirdad Sowlati and Dmitriy Rozenblit at IEEE International Solid-State Circuits Conference (ISSCC) FEBRUARY 2006.

그러나, 도 4와 같은 종래 기술은 스위치 단(403)을 동작시키는 2배의 LO 신호를 생성하기 위한 버퍼(404)의 추가 때문에 추가적인 전력 소비가 발생하는 문제점이 있다. However, the conventional technique as shown in FIG. 4 has a problem that additional power consumption occurs due to the addition of the buffer 404 for generating the double LO signal for operating the switch stage 403. [

또 다른 예로, 도 5와 같이, 기존의 LO 단(501)과 다른 주파수의 LO 신호로 동작하는 LO 단(502)을 추가하여 플리커 잡음의 주파수를 상향 변환 시켜 잡음을 없애는 기술이 존재한다. 이에 대해서는, Dongju Lee 와 Minjae Lee 가 IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 50, NO. 10, OCTOBER 2015 에 게시한 “Low Flicker Noise, Odd-Phase Master LO Active Mixer Using a Low Switching Frequency Scheme”에 상세히 기재되어 잇다.As another example, as shown in FIG. 5, there is a technique of adding an LO stage 502 that operates with an LO signal of a frequency different from that of the existing LO stage 501 to up-convert the frequency of the flicker noise to eliminate noise. In this regard, Dongju Lee and Minjae Lee, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 50, NO. 10, and OCTOBER 2015, which are incorporated herein by reference in their entireties.

그러나, 도 5의 경우, 기존의 LO 단(501)과 추가된 LO 단(502)이 각기 다른 주파수의 LO 신호를 필요로 하기 때문에 신호 발생기(503)가 추가 되어, 추가적인 전력 소비가 발생하는 문제점이 있다. However, in the case of FIG. 5, since the conventional LO stage 501 and the added LO stage 502 require LO signals of different frequencies, a signal generator 503 is added, which causes additional power consumption .

본 발명은 주파수 혼합기를 제공하기 위한 것이다.The present invention is intended to provide a frequency mixer.

또한, 본 발명은 다이렉트 플리커 잡음을 제거할 수 있는 주파수 혼합기를 제공하기 위한 것이다.The present invention also provides a frequency mixer capable of eliminating direct flicker noise.

또한, 본 발명은 추가적인 회로와 전력 소비 없이도 주파수 혼합기에 인가되는 LO 신호에 의해 동작되어 다이렉트 플리커 잡음을 효과적으로 제거할 수 있는 주파수 혼합기를 제공하기 위한 것이다. The present invention is also intended to provide a frequency mixer which is operated by an LO signal applied to a frequency mixer without additional circuitry and power consumption to effectively eliminate direct flicker noise.

본 발명의 일 측면에 따르면, 다이렉트 플리커 잡음을 제거할 수 있는 이중 평형 주파수 혼합기가 제공된다. According to an aspect of the present invention, a double balanced frequency mixer capable of eliminating direct flicker noise is provided.

본 발명의 일 실시예에 따르면, RF(Radio Frequency) 신호를 입력받는 입력부; 180도 위상 차이를 가지는 LO+ 신호와 LO- 신호를 입력받고, 상기 입력된 LO+ 신호, 상기 LO- 신호와 상기 입력로부터 제공된 상기 RF 신호를 이용하여 적어도 하나의 IF 신호를 생성하는 코어 회로부; 및 상기 LO+ 신호와 상기 LO- 신호가 만날 때 상기 코어 회로부와 상기 입력부 사이에 흐르는 전류를 차단시키는 전류 차단부를 포함하는 것을 특징으로 하는 이중 평형 주파수 혼합기가 제공될 수 있다.According to an embodiment of the present invention, there is provided an apparatus including an input unit for receiving a radio frequency (RF) signal; A core circuit for receiving an LO + signal and an LO- signal having a phase difference of 180 degrees and generating at least one IF signal using the input LO + signal, the LO- signal and the RF signal provided from the input; And a current blocking unit for blocking a current flowing between the core circuit unit and the input unit when the LO + signal and the LO- signal meet each other.

상기 전류 차단부는, 복수의 트랜지스터를 포함하되, 상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 각 게이트 전극을 통해 상기 LO 신호가 입력될 수 있다.Wherein each of the source electrodes of the plurality of transistors is connected to the input unit, each drain electrode of the plurality of transistors is connected to the core circuit unit, and the LO A signal can be input.

상기 전류 차단부는, 캐패시터를 더 포함하되, 상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결될 수 있다.The current interrupting unit may further include a capacitor, one end of the capacitor may be connected to the input unit, and the other end of the capacitor may be connected to the core circuit unit.

상기 전류 차단부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함할 수 있다.And an inductor disposed between the current blocking portion and the core circuit portion.

본 발명의 다른 실시예에 따르면, RF(Radio Frequency) 신호를 입력받는 입력부; LO(Local Oscillator) 신호를 입력받고, 상기 LO 신호와 상기 RF 신호를 이용하여 IF 신호를 생성하는 코어 회로부; 상기 입력부와 상기 코어 회로부 사이에 전기적으로 연결되며, 상기 LO 신호에 의해 스위칭되어 상기 코어 회로부로부터 상기 입력부로 흐르는 전류를 통과시키거나 차단하는 스위칭부; 및 상기 IF 신호를 출력하는 출력부를 포함하는 이중 평형 주파수 혼합기가 제공될 수 있다. According to another embodiment of the present invention, there is provided a radio communication system including: an input unit for receiving a radio frequency (RF) signal; A core circuit for receiving a local oscillator (LO) signal and generating an IF signal using the LO signal and the RF signal; A switching unit electrically connected between the input unit and the core circuit unit and switching or blocking the current flowing from the core circuit unit to the input unit by the LO signal; And an output unit for outputting the IF signal.

상기 스위칭부는, 복수의 트랜지스터를 포함하되, 상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 각 게이트 전극을 통해 상기 LO 신호가 입력될 수 있다.Wherein the switching unit includes a plurality of transistors, each source electrode of the plurality of transistors is connected to the input unit, each drain electrode is connected to the core circuit unit, and the LO signal Can be input.

상기 복수의 트랜지스터의 DC는 오프(Off)되도록 설정된다.And the DC of the plurality of transistors is set to be off.

상기 스위칭부는, 상기 복수의 트랜지스터의 게이트 전극을 통해 LO 신호가 입력됨에 따라 스위치 온(On)되며, 상기 복수의 트랜지스터의 게이트 전극을 통해 위상이 180도 다른 LO 신호가 입력시 오프(Off)된다.The switching unit is turned on when an LO signal is input through the gate electrode of the plurality of transistors and is turned off when an LO signal having a phase difference of 180 degrees through the gate electrode of the plurality of transistors is input .

상기 스위칭부는 캐패시터를 더 포함하되, 상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결될 수 있다. The switching unit may further include a capacitor, one end of the capacitor may be connected to the input unit, and the other end of the capacitor may be connected to the core circuit unit.

상기 스위칭부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함할 수 있다.And an inductor disposed between the switching unit and the core circuit unit.

본 발명의 일 실시예에 따른 다이렉트 플리커 잡음을 제거할 수 있는 주파수 혼합기를 제공함으로써, 다이렉트 플리커 잡음을 제거할 수 있다. By providing a frequency mixer capable of eliminating direct flicker noise according to an embodiment of the present invention, it is possible to eliminate direct flicker noise.

또한, 본 발명은 추가적인 회로와 전력 소비 없이도 주파수 혼합기에 인가되는 LO 신호에 의해 동작되어 다이렉트 플리커 잡음을 효과적으로 제거할 수 있다.In addition, the present invention can be operated by an LO signal applied to a frequency mixer without additional circuitry and power consumption to effectively eliminate direct flicker noise.

도 1은 종래의 이중 평형 주파수 혼합기를 나타낸 도면.
도 2는 이중 평형 주파수 혼합기에서 발생하는 다이렉트 플리커 잡음을 설명하기 위해 도시한 도면.
도 3 내지 도 5는 종래의 다이렉트 플리커 잡음을 제거할 수 있는 이중 평형 주파수 혼합기를 나타낸 도면.
도 6은 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기를 나타낸 도면.
도 7은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류를 도시한 그래프.
도 8은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류와 LO 신호에 의한 스위칭에 의해 나타내는 잡음 전류를 도시한 그래프.
도 9는 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기에서 인덕터와 스위칭부의 캐패시터 유무에 따른 성능을 비교한 표.1 shows a conventional double balanced frequency mixer.
FIG. 2 is a diagram for explaining direct flicker noise occurring in a dual balanced frequency mixer; FIG.
FIGS. 3-5 illustrate a dual balanced frequency mixer capable of eliminating conventional direct flicker noise. FIG.
FIG. 6 illustrates a dual balanced frequency mixer in accordance with an embodiment of the present invention. FIG.
7 is a graph showing noise currents generated in the transistors of the switching unit according to an embodiment of the present invention.
FIG. 8 is a graph showing a noise current generated in a transistor of a switching unit and a noise current represented by switching by an LO signal according to an embodiment of the present invention. FIG.
9 is a table comparing performance of inductors and capacitors in capacitors in a dual balanced frequency mixer according to an embodiment of the present invention.

본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.As used herein, the singular forms "a", "an" and "the" include plural referents unless the context clearly dictates otherwise. In this specification, the terms "comprising ", or" comprising "and the like should not be construed as necessarily including the various elements or steps described in the specification, Or may be further comprised of additional components or steps. Also, the terms "part," " module, "and the like described in the specification mean units for processing at least one function or operation, which may be implemented in hardware or software or a combination of hardware and software .

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 6은 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기의 개략적인 구성을 도시한 도면이고, 도 7은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류를 도시한 그래프이며, 도 8은 본 발명의 일 실시예에 따른 스위칭부의 트랜지스터에서 발생하는 잡음 전류와 LO 신호에 의한 스위칭에 의해 나타내는 잡음 전류를 도시한 그래프이고, 도 9는 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기에서 인덕터와 스위칭부의 캐패시터 유무에 따른 성능을 비교한 표이다. FIG. 6 is a diagram illustrating a schematic configuration of a dual balanced frequency mixer according to an embodiment of the present invention. FIG. 7 is a graph illustrating a noise current generated in a transistor of a switching unit according to an embodiment of the present invention, FIG. 8 is a graph illustrating a noise current generated in a transistor of a switching unit according to an exemplary embodiment of the present invention and a noise current represented by switching by an LO signal. FIG. 9 is a graph illustrating a double balanced frequency This table compares the performance of the mixer with and without capacitors in the inductor and the switching unit.

도 6을 참조하면, 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기(600)는 전원부(610), 입력부(620), 전류 차단부(630), 코어 회로부(640) 및 출력부(650)를 포함하여 구성된다. 6, the dual balanced frequency mixer 600 includes a power supply 610, an input unit 620, a current cutoff unit 630, a core circuit unit 640, and an output unit 650, .

전원부(610)는 이중 평형 주파수 혼합기(600) 내의 구성 요소가 동작하기 위한 전원을 공급한다.The power supply unit 610 supplies power for operation of components in the dual balanced frequency mixer 600. [

입력부(620)는 RF(Radio Frequency) 신호를 입력받기 위한 수단이다.The input unit 620 is a means for receiving an RF (Radio Frequency) signal.

예를 들어, 입력부(620)는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 포함한다. 여기서, 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 예를 들어, 엔-모스 트랜지스터(N-MOS transistor)일 수 있다. For example, the input unit 620 includes a first transistor M 1 and a second transistor M 2 . Here, the first transistor M 1 and the second transistor M 2 may be, for example, N-MOS transistors.

제1 트랜지스터(M1)의 소스 전극과 제2 트랜지스터(M2)의 소스 전극은 접지단과 연결되며, 제1 트랜지스터(M1)의 게이트 전극과 제2 트랜지스터(M2)는 스위칭부(630)의 캐패시터(C1, C2)와 각각 연결된다. The source electrode of the first transistor M 1 and the source electrode of the second transistor M 2 are connected to the ground terminal and the gate electrode of the first transistor M 1 and the second transistor M 2 are connected to the switching unit 630 (C 1 , C 2 ), respectively.

또한, 제1 트랜지스터(M1)의 제어 전극, 즉 게이트 전극으로는 RF+ 신호가 입력되고, 제2 트랜지스터(M2)의 제어 전극, 즉 게이트 전극으로는 RF- 신호가 입력된다.In addition, the first to the control electrode, i.e. gate electrode of the transistor (M 1) is the RF + signal is input to the second control electrode, that is, the gate electrode is RF- signal of the transistor (M 2) is input.

전류 차단부(630)는 입력부(620)와 코어 회로부(640) 사이에 연결되며, LO+ 신호와 LO- 신호가 만날 때 코어 회로부(640)와 입력부(620) 사이에 흐르는 전류를 차단시키기 위한 수단이다.The current interrupting unit 630 is connected between the input unit 620 and the core circuit unit 640 and includes a means for interrupting the current flowing between the core circuit unit 640 and the input unit 620 when the LO + to be.

전류 차단부(630)는 LO+ 신호와 LO- 신호가 만날 때 전류를 스위칭하는 스위칭부와 동일하게 동작하므로, 이하에서는 스위칭부로 통칭하여 설명하기로 한다. 따라서, 이하에서 설명되는 스위칭부의 구성 및 동작은 전류 차단부의 구성 및 동작과 동일하므로 전류 차단부로 확장 해석되어야 할 것이다. The current interruption unit 630 operates in the same manner as the switching unit for switching the current when the LO + signal and the LO- signal meet, and will be collectively referred to as a switching unit. Therefore, the configuration and operation of the switching unit, which will be described below, are the same as the configuration and operation of the current interruption unit, and therefore, it should be expanded to the current interruption unit.

스위칭부(630)는 입력부(620)와 코어 회로부(640) 사이에 배치된다. 스위칭부(630)는 LO 신호를 입력받아 동작되어 다이렉트 플리커 잡음을 제거하기 위한 수단이다. The switching unit 630 is disposed between the input unit 620 and the core circuit unit 640. The switching unit 630 receives the LO signal and operates to remove direct flicker noise.

이미 전술한 바와 같이, 주파수 혼합기에서 발생되는 다이렉트 플리커 잡음은 위상이 180도 다른 LO 신호가 서로 겹치는 순간이 발생한다. 이러한 다이렉트 플리커 잡음은 코어 회로부(640)의 전류 크기에 비례하며, LO 신호의 크기에 반비례하는 특성을 가지고 있다.As described above, the direct flicker noise generated in the frequency mixer occurs at the moment when LO signals having phases different from each other overlap each other. This direct flicker noise is proportional to the current magnitude of the core circuit portion 640 and has a characteristic inversely proportional to the magnitude of the LO signal.

따라서, 스위칭부(630)는 위상이 180도 다른 LO 신호(LO+ 신호 및 LO- 신호)가 서로 겹치는 순간 코어 회로부(640)의 전류가 입력부(620)로 흐르지 않도록 차단하도록 구성되어야 한다.Therefore, the switching unit 630 should be configured to block the current of the core circuit unit 640 from flowing to the input unit 620 at the moment when the LO signals (LO + signal and LO- signal) having phases different from each other overlap each other.

본 발명의 일 실시예에 따른 스위칭부(630)는 이중 평형 주파수 혼합기이므로 복수의 스위치를 포함한다. The switching unit 630 according to an exemplary embodiment of the present invention includes a plurality of switches because it is a dual balanced frequency mixer.

제1 스위치는 제3 트랜지스터(M3)와 제4 트랜지스터(M4) 및 제1 캐패시터(C1)를 포함하며, 제2 스위치는 제5 트랜지스터(M5)와 제6 트랜지스터(M6) 및 제2 캐패시터(C2)를 포함한다. 여기서, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)는 예를 들어, 엔-모스 트랜지스터(N-MOS transistor)일 수 있다. The first switch includes a third transistor M 3 and a fourth transistor M 4 and a first capacitor C 1 and a second switch includes a fifth transistor M 5 and a sixth transistor M 6 . And a second capacitor (C 2 ). Here, the third to sixth transistors M 3 to M 6 may be, for example, N-MOS transistors.

본 발명의 일 실시예에 따른 스위칭부(630)에 포함되는 트랜지스터의 DC는 오프(Off)상태로 설정될 수 있다. 이하 트랜지스터들의 연결 관계를 설명한 후 동작에 대해 설명하기로 한다. The DC of the transistor included in the switching unit 630 according to an exemplary embodiment of the present invention may be set to an off state. Hereinafter, the operation of the transistor will be described after describing the connection relationship of the transistors.

이때, 제3 트랜지스터(M3)의 소스 전극과 제4 트랜지스터(M4)의 소스 전극은 서로 연결되며, 제3 트랜지스터(M3)의 제어 전극, 즉 게이트 전극으로는 LO+ 신호가 입력되며, 제4 트랜지스터(M4)의 제어 전극, 즉 게이트 전극으로는 LO- 신호가 입력된다. 또한, 제3 트랜지스터(M3)의 드레인 전극과 제4 트랜지스터(M4)의 드레인 전극은 코어 회로부(640)과 연결된다. At this time, the third source electrode of the transistor (M 3) the source electrode of the fourth transistor (M 4) for being connected to each other, first the control electrode, i.e. gate electrode of the third transistor (M 3) is the LO + signal input, The LO- signal is input to the control electrode of the fourth transistor M 4 , that is, the gate electrode. The drain electrode of the third transistor M 3 and the drain electrode of the fourth transistor M 4 are connected to the core circuit unit 640.

또한, 제5 트랜지스터(M5)의 소스 전극과 제6 트랜지스터(M6)의 소스 전극은 서로 연결되며, 제5 트랜지스터(M5)의 제어 전극, 즉 게이트 전극으로는 LO+ 신호가 입력되며, 제6 트랜지스터(M6)의 제어 전극, 즉 게이트 전극으로는 LO- 신호가 입력된다. 또한, 제5 트랜지스터(M5)의 드레인 전극과 제6 트랜지스터(M6)의 드레인 전극은 코어 회로부(640)과 연결된다.In addition, the fifth source electrode of the transistor (M 5) a source electrode and a sixth transistor (M 6) for being connected to each other, and the fifth to the control electrode, i.e. gate electrode of the transistor (M 5) is the LO + signal input, the sixth to the control electrode, i.e. gate electrode of the transistor (M 6) is the LO- signal is input. The drain electrode of the fifth transistor M 5 and the drain electrode of the sixth transistor M 6 are connected to the core circuit unit 640.

본 발명의 일 실시예에 따른 스위칭부(630)는 다이렉트 플리커 잡음을 제거하기 위해 위상이 180도 다른 LO 신호가 서로 겹치게 되는 순간에 코어 회로부(640)의 전류가 흐르지 않도록 해야만 한다. 따라서, 스위칭부(630)를 구성하는 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)의 DC를 오프(Off) 상태가 되도록 설정한다. DC 상태에서 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)로의 LO 신호 입력됨에 따라 LO 신호가 증가하면 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)가 온(On) 상태가 되어 주파수 혼합기가 정상적으로 동작하게 된다. 또한, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)가 온(On) 상태에서 다시 LO 신호가 감소하여 DC 상태보다 더 감소하게 되면, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)가 오프(Off) 상태가 되어 코어 회로부(640)의 전류가 흐르지 않게 된다. The switching unit 630 according to the embodiment of the present invention must prevent the current of the core circuit unit 640 from flowing at the moment when LO signals having phases different from each other overlap each other to eliminate direct flicker noise. Thus, the set so that the third transistor (M 3) to the sixth transistor (M 6) off (Off), the state of the DC constituting the switch section 630. The A third transistor (M 3) to the sixth transistor if (M 6) increases the LO signal as the LO signal input to the third transistor (M 3) to the sixth transistor (M 6) is turned on (On) state in the DC state So that the frequency mixer operates normally. In addition, the third transistor (M 3) to 6 when the transistor (M 6) is turned on (On) decreased again LO signal in a state to further reduce DC state, the third transistor (M 3) to the sixth transistor ( M 6 are turned off, and the current of the core circuit portion 640 does not flow.

이와 같이 이중 평형 주파수 혼합기에서 기존에 이용하던 LO 신호에 의해 스위칭부(630)가 동작되도록 함으로써 스위칭부(630)를 동작시키기 위한 신호를 생성하는 회로가 별도로 필요치 않은 이점이 있으며, 이로 인해 추가적인 전력 소비가 필요치 않은 이점이 있다. As described above, the dual balanced frequency mixer has an advantage that a circuit for generating a signal for operating the switching unit 630 is unnecessary because the switching unit 630 is operated by the existing LO signal, There is an advantage that consumption is not necessary.

이와 같이, 스위칭부(630)의 DC와 AC를 설정함으로써 위상이 180도 다른 LO 신호가 서로 겹치게 되는 순간 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)는 오프(Off) 상태가 되어 코어 회로부(640)의 전류가 흐르지 않게 되어 다이렉트 플리커 잡음이 없어지게 된다. In this way, by setting the DC and AC of the switching unit 630, the third to sixth transistors M 3 to M 6 are turned off as soon as the LO signals having phases different from each other overlap each other The current of the core circuit portion 640 does not flow and direct flicker noise is lost.

다시 정리하면, 본 발명의 일 실시예에 따른 스위칭부(630)에 포함되는 트랜지스터들(M3 내지 M6)의 DC가 오프(Off)된 상태에서, 트랜지스터들(M3 내지 M6)의 각 게이트 전극을 통해 LO 신호가 입력됨에 따라 온(On)되어 정상적으로 동작하게 된다. 이후, 트랜지스터들(M3 내지 M6)의 각 게이트 전극을 통해 위상이 180도 다른 LO 신호가 입력되면, 해당 스위칭부(630)는 오프(Off)됨으로써 코어 회로부(640)의 전류가 스위칭부(630)에서 차단되어 입력부(620)로 흐르지 않게 된다. In other words, when the DC of the transistors M 3 to M 6 included in the switching unit 630 according to the embodiment of the present invention is turned off, the transistors M 3 to M 6 As the LO signal is input through each gate electrode, the transistor is turned on and normally operates. Thereafter, when an LO signal having a phase difference of 180 degrees is inputted through each gate electrode of the transistors M 3 to M 6 , the switching unit 630 is turned off so that the current of the core circuit unit 640 is switched (630) and does not flow to the input unit (620).

이와 같이, 스위칭부(630)이 오프(Off)되는 경우, 입력부(620)를 통해 입력되는 RF 신호 또한 차단되어 손실이 발생하게 되는 문제점이 있다. 이를 해결하기 위해, 본 발명의 일 실시예에 따른 스위칭부(630)는 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 통해 이를 방지할 수 있다.When the switching unit 630 is turned off, the RF signal input through the input unit 620 is also blocked to cause a loss. In order to solve this problem, the switching unit 630 according to an embodiment of the present invention can prevent the switching unit 630 through the first capacitor C 1 and the second capacitor C 2 .

제1 캐패시터(C1)의 일단은 입력부의 제1 트랜지스터(M1)의 드레인 전극과 연결되며, 타단은 코어 회로부(640)와 연결된다. 따라서, 제1 캐패시터(C1)가 고주파 신호 통과 필터 역할을 하며 이를 방지할 수 있다. 즉, 제1 캐패시터(C1)의 일단이 제1 트랜지스터(M1)의 드레인 전극과 연결되며 타단이 코어 회로부(640)에 포함되는 트랜지스터의 소스 전극과 연결되어 있으므로 스위칭부(630)가 오프(Off)되더라도 입력부(620)를 통해 입력되는 RF+ 신호는 코어 회로부(640)로 전달될 수 있다. One end of the first capacitor C 1 is connected to the drain electrode of the first transistor M 1 of the input unit and the other end of the first capacitor C 1 is connected to the core circuit unit 640. Therefore, the first capacitor C 1 functions as a high-frequency signal pass filter and can be prevented. That is, since one end of the first capacitor C 1 is connected to the drain electrode of the first transistor M 1 and the other end is connected to the source electrode of the transistor included in the core circuit unit 640, the switching unit 630 is off The RF + signal input through the input unit 620 may be transmitted to the core circuit unit 640 even if the RF signal is off.

LO 주파수 대역에서의 잡음 전류가 코어 회로부(640)을 통해 하향 변화하게 되면 출력단 저주파대역의 잡음 전류가 나타나서 출력 신호에 영향을 미치게 된다. 그러나, 제1 캐패시터(C1)가 고주파 신호 통과 필터 역할을 하기 때문에, LO 주파수 대역에서의 잡음 전류는 제1 캐패시터(C1) 방향으로 진행하게 되며 LO 주파수 대역에서의 잡음 전류가 줄어들게 된다. 이로 인해, 제3 트랜지스터(M3) 내지 제6 트랜지스터(M6)에 의한 잡음이 출력부의 저주파대역에서 나타나지 않게 된다. When the noise current in the LO frequency band is changed downward through the core circuit unit 640, noise current in the output low frequency band appears and affects the output signal. However, since the first capacitor C 1 serves as a high-frequency signal pass filter, the noise current in the LO frequency band proceeds toward the first capacitor C 1 and the noise current in the LO frequency band is reduced. Therefore, the noise caused by the third to sixth transistors M 3 to M 6 does not appear in the low frequency band of the output part.

또한, 제2 캐패시터(C2)의 일단은 입력부의 제2 트랜지스터(M2)의 드레인 전극과 연결되며, 타단은 코어 회로부(640)와 연결된다. 따라서, 제2 캐패시터(C2)가 고주파 신호 통과 필터 역할을 하며 이를 방지할 수 있다. 즉, 제2 캐패시터(C2)의 일단이 제2 트랜지스터(M2)의 드레인 전극과 연결되며 타단이 코어 회로부(640)에 포함되는 트랜지스터의 드레인 전극과 연결되어 있으므로 스위칭부(630)가 오프(Off)되더라도 입력부(620)를 통해 입력되는 RF- 신호는 코어 회로부(640)로 전달될 수 있다. One end of the second capacitor C 2 is connected to the drain electrode of the second transistor M 2 of the input unit and the other end of the second capacitor C 2 is connected to the core circuit unit 640. Therefore, the second capacitor (C 2 ) serves as a high-frequency signal pass filter and can be prevented. That is, since one end of the second capacitor C 2 is connected to the drain electrode of the second transistor M 2 and the other end is connected to the drain electrode of the transistor included in the core circuit unit 640, the switching unit 630 is off The RF signal input through the input unit 620 may be transmitted to the core circuit unit 640 even if the RF signal is off.

코어 회로부(640)는 LO 신호를 입력받고, LO 신호와 RF 신호를 이용하여 IF 신호를 생성하기 위한 수단이다.The core circuit unit 640 is a means for receiving the LO signal and generating an IF signal using the LO signal and the RF signal.

코어 회로부(640)는 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제9 트랜지스터(M9) 및 제10 트랜지스터(M10)를 포함한다. The core circuit portion 640 includes a seventh transistor M 7 , an eighth transistor M 8 , a ninth transistor M 9 and a tenth transistor M 10 .

이때, 제7 트랜지스터(M7)의 소스 전극과 제8 트랜지스터(M8)의 소스 전극은 상호간 연결되며, 제9 트랜지스터(M9)의 소스 전극과 제 10 트랜지스터(M10)의 소스 전극은 상호간 연결된다. 또한, 제7 트랜지스터(M7)의 드레인 전극과 제9 트랜지스터(M9)의 드레인 전극이 교차 연결되며 전원부(610)의 일단에 연결되며, 제8 트랜지스터(M8)의 드레인 전극과 제 10 트랜지스터(M10)의 드레인 전극이 교차 연결되며 전원부(610)의 타단과 연결된다. At this time, the source electrode of the seventh transistor M 7 and the source electrode of the eighth transistor M 8 are connected to each other, and the source electrode of the ninth transistor M 9 and the source electrode of the tenth transistor M 10 And are interconnected. Further, the seventh transistor (M 7), one end being connected to the eighth transistor a drain electrode and a tenth of the (M 8) of the drain electrode and the ninth transistors (M 9), a drain electrode is the cross-connect and power supply section 610 of the The drain electrode of the transistor M 10 is cross-connected and connected to the other end of the power supply unit 610.

또한, 제7 트랜지스터(M7)의 제어 전극, 즉 게이트 전극은 LO+ 신호가 입력되며, 제 8 트랜지스터(M8)의 제어 전극, 즉 게이트 전극은 LO- 신호가 입력되며, 제9 트랜지스터(M9)의 게이트 전극은 LO- 신호가 입력되며, 제10 트랜지스터(M10)은 LO+ 신호가 각각 입력된다. In addition, the LO + signal is input to the control electrode of the seventh transistor M 7 , that is, the gate electrode, the LO- signal is input to the control electrode of the eighth transistor M 8 , 9 has the LO- signal input to the gate electrode thereof, and the tenth transistor M 10 has the LO + signal input thereto.

코어 회로부(640)와 스위칭부(630) 사이에는 회로의 선형성과 변환 이득을 향상시키기 위해 인덕터(L1)이 구비될 수 있다.An inductor L 1 may be provided between the core circuit portion 640 and the switching portion 630 to improve linearity and conversion gain of the circuit.

즉, 코어 회로부(640)의 제7 트랜지스터(M7)과 제9 트랜지스터(M9)는 IF+ 신호 출력단으로 연결되며, 제8 트랜지스터(M8)과 제10 트랜지스터(M10)는 IF- 신호 출력단으로 연결된다. That is, the seventh transistor M 7 and the ninth transistor M 9 of the core circuit portion 640 are connected to the IF + signal output terminal, and the eighth transistor M 8 and the tenth transistor M 10 are connected to the IF- Output terminal.

또한, 출력부(650)과 전원부(610) 사이에는 저항(R1, R2)가 배치될 수 있다. In addition, resistors R 1 and R 2 may be disposed between the output unit 650 and the power supply unit 610.

도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 이중 평형 주파수 혼합기(600)에서 캐패시터(C1, C2)가 존재하지 않았다면, 도 8에서 LO 주파수 대역에서 잡음 전류(901)가 코어 회로부(640)을 거쳐 하향 변환하게 되어 출력부에서 저주파대역의 접음 전류가 나타나 출력 신호에 영향을 미치게 된다. Referring to FIGS. 7 and 8, if the capacitors C 1 and C 2 are not present in the dual balanced frequency mixer 600 according to an embodiment of the present invention, the noise current 901 in the LO frequency band in FIG. Converted by the core circuit unit 640, so that a folding current of a low frequency band appears at the output unit, thereby affecting the output signal.

그러나, 스위칭부(630)에 포함된 캐패시터(C1, C2)가 고주파 신호 통과 필터 역할을 함으로써, LO 주파수 대역에서의 잡음 전류(901)는 캐패시터(C1, C2) 방향으로 진행하게 되어 LO 주파수 대역에서의 잡음 전류를 줄이므로 스위칭부(630)에 포힘된 복수의 트랜지스터들에 의한 잡음이 출력단의 저주파대역에서 나타나지 않을 수 있다. However, since the capacitors C 1 and C 2 included in the switching unit 630 serve as a high-frequency signal pass filter, the noise current 901 in the LO frequency band advances toward the capacitors C 1 and C 2 So that the noise due to the plurality of transistors included in the switching unit 630 may not appear in the low frequency band of the output stage.

도 9에는 스위치단의 캐패시터 유무에 따른 실험 결과가 도시되어 있다. FIG. 9 shows an experiment result depending on the presence or absence of a capacitor at the switch end.

상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다. It will be apparent to those skilled in the art that various modifications, additions and substitutions are possible, without departing from the spirit and scope of the invention as defined by the appended claims. Should be regarded as belonging to the following claims.

600: 이중 평형 주파수 혼합기
610: 전원부
620: 입력부
630: 전류 차단부, 스위칭부
640: 코어 회로부
650: 출력부600: Double balanced frequency mixer
610:
620:
630: current interruption unit,
640: Core circuit part
650: Output section

Claims (11)

RF(Radio Frequency) 신호를 입력받는 입력부;
180도 위상 차이를 가지는 LO+ 신호와 LO- 신호를 입력받고, 상기 입력된 LO+ 신호, 상기 LO- 신호와 상기 입력부로부터 제공된 상기 RF 신호를 이용하여 적어도 하나의 IF 신호를 생성하는 코어 회로부; 및
상기 LO+ 신호와 상기 LO- 신호가 만날 때 상기 코어 회로부와 상기 입력부 사이에 흐르는 전류를 차단시키는 전류 차단부를 포함하되,
상기 전류 차단부는,
복수의 트랜지스터를 포함하되,
상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 게이트 전극 중 일부를 통해 상기 LO+ 신호가 입력되며, 나머지 일부를 통해 상기 LO- 신호가 입력되는 것을 특징으로 하는 이중 평형 주파수 혼합기.
An input unit for receiving an RF (Radio Frequency) signal;
A core circuit for receiving an LO + signal and an LO- signal having a phase difference of 180 degrees and generating at least one IF signal using the input LO + signal, the LO- signal and the RF signal provided from the input unit; And
And a current blocking unit for blocking a current flowing between the core circuit unit and the input unit when the LO + signal and the LO-
The current cut-
A plurality of transistors,
Wherein each of the source electrodes of the plurality of transistors is connected to the input unit, each drain electrode is connected to the core circuit unit, the LO + signal is input through a part of the gate electrodes of the plurality of transistors, - < / RTI > signal.
삭제delete 제1 항에 있어서,
상기 복수의 트랜지스터의 DC는 오프(Off)되어 있는 것을 특징으로 하는 이중 평형 주파수 혼합기.
The method according to claim 1,
And the DCs of the plurality of transistors are off.
제1 항에 있어서,
상기 전류 차단부는, 캐패시터를 더 포함하되,
상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결되는 것을 특징으로 하는 이중 평형 주파수 혼합기.
The method according to claim 1,
The current interruption unit may further include a capacitor,
One end of the capacitor is connected to the input unit, and the other end of the capacitor is connected to the core circuit unit.
제1 항에 있어서,
상기 전류 차단부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함하는 것을 특징으로 하는 이중 평형 주파수 혼합기.
The method according to claim 1,
And an inductor disposed between the current interruption portion and the core circuit portion.
RF(Radio Frequency) 신호를 입력받는 입력부;
LO(Local Oscillator) 신호를 입력받고, 상기 LO 신호와 상기 RF 신호를 이용하여 IF 신호를 생성하는 코어 회로부;
상기 입력부와 상기 코어 회로부 사이에 전기적으로 연결되며, 상기 LO 신호에 의해 스위칭되어 상기 코어 회로부로부터 상기 입력부로 흐르는 전류를 통과시키거나 차단하는 스위칭부; 및
상기 IF 신호를 출력하는 출력부를 포함하는 주파수 혼합기.
An input unit for receiving an RF (Radio Frequency) signal;
A core circuit for receiving a local oscillator (LO) signal and generating an IF signal using the LO signal and the RF signal;
A switching unit electrically connected between the input unit and the core circuit unit and switching or blocking the current flowing from the core circuit unit to the input unit by the LO signal; And
And an output unit for outputting the IF signal.
제6 항에 있어서,
상기 스위칭부는,
복수의 트랜지스터를 포함하되,
상기 복수의 트랜지스터의 각 소스 전극은 상기 입력부와 연결되며, 각 드레인 전극은 상기 코어 회로부와 연결되고, 상기 복수의 트랜지스터의 각 게이트 전극을 통해 상기 LO 신호가 입력되는 것을 특징으로 하는 주파수 혼합기.
The method according to claim 6,
The switching unit includes:
A plurality of transistors,
Wherein each of the source electrodes of the plurality of transistors is connected to the input unit, each drain electrode is connected to the core circuit unit, and the LO signal is input through each gate electrode of the plurality of transistors.
제7 항에 있어서,
상기 복수의 트랜지스터의 DC는 오프(Off)되어 있는 것을 특징으로 하는 주파수 혼합기.
8. The method of claim 7,
And the DCs of the plurality of transistors are turned off.
제7 항에 있어서,
상기 스위칭부는,
상기 복수의 트랜지스터의 게이트 전극을 통해 LO 신호가 입력됨에 따라 온(On)되며, 상기 복수의 트랜지스터의 게이트 전극을 통해 위상이 180도 다른 LO 신호가 입력시 오프(Off)되는 것을 특징으로 하는 주파수 혼합기.
8. The method of claim 7,
The switching unit includes:
(LO) signal is input through a gate electrode of the plurality of transistors, and an LO signal having a phase difference of 180 degrees through a gate electrode of the plurality of transistors is turned off upon input. Mixer.
제7 항에 있어서,
상기 스위칭부는 캐패시터를 더 포함하되,
상기 캐패시터의 일단은 상기 입력부와 연결되며, 상기 캐패시터의 타단은 상기 코어 회로부와 연결되는 것을 특징으로 하는 주파수 혼합기.
8. The method of claim 7,
The switching unit may further include a capacitor,
One end of the capacitor is connected to the input unit, and the other end of the capacitor is connected to the core circuit unit.
제6 항에 있어서,
상기 스위칭부와 상기 코어 회로부 사이에 배치되는 인덕터를 더 포함하는 것을 특징으로 하는 주파수 혼합기.

The method according to claim 6,
And an inductor disposed between the switching unit and the core circuit unit.

KR1020170064596A 2017-05-25 2017-05-25 Double balanced frequency mixer KR101898810B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170064596A KR101898810B1 (en) 2017-05-25 2017-05-25 Double balanced frequency mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170064596A KR101898810B1 (en) 2017-05-25 2017-05-25 Double balanced frequency mixer

Publications (1)

Publication Number Publication Date
KR101898810B1 true KR101898810B1 (en) 2018-09-13

Family

ID=63593511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170064596A KR101898810B1 (en) 2017-05-25 2017-05-25 Double balanced frequency mixer

Country Status (1)

Country Link
KR (1) KR101898810B1 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
R. S. Pullela, "Low Flicker-Noise Quadrature Mixer Topology," 2006 IEEE International Solid-State Circuits Conference, 2006. 02.* *
S. S. K. Ho, "Low-Noise Mixing Circuits in CMOS Microwave Integrated Circuits," M.S. Thesis, Queen’s University, 2009. 08.* *

Similar Documents

Publication Publication Date Title
US7184739B2 (en) Quadrature mixer circuits and mobile terminal using the same
JP4138229B2 (en) Switch semiconductor integrated circuit
US7449934B2 (en) CMOS mixer for use in direct conversion receiver
US7276979B2 (en) Oscillation device and mobile communication apparatus
KR20100014861A (en) Multi―band low noise amplifier system
JP2004534470A (en) Low noise amplifier circuit
JP2005136948A (en) Antenna switch circuit
US7667541B2 (en) Amplifier circuit and wireless communication device
EP1187310A2 (en) Gilbert-cell Mixer
JP2012244236A (en) Down converter, down converter ic, and control method for down converter
US9948238B2 (en) Harmonic mixer having two transistors driven complimentarily
KR101898810B1 (en) Double balanced frequency mixer
US6400224B2 (en) Two stage low noise amplifier
KR100377427B1 (en) Double tuning circuit
EP2162986B1 (en) Tuner circuit with loop through function
JP2006510264A (en) Three-phase mixer system
US20090003496A1 (en) Reception apparatus
US7075345B2 (en) Frequency converter having low supply voltage
JP5344890B2 (en) Frequency converter
US20220209757A1 (en) Radio frequency device and voltage generation and harmonic suppressor thereof
US20210143861A1 (en) Transceiver device
US9912293B2 (en) Sub-harmonic mixer and a method therein for converting radio frequency signals to intermediate frequency signals
KR101197267B1 (en) Cmos mixer for use in a direct conversion receiver
KR101663421B1 (en) Self oscillating mixer with low power
KR102043560B1 (en) A current-reuse quadrature active mixing circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant